DE102013002986B4 - Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung - Google Patents

Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102013002986B4
DE102013002986B4 DE102013002986.4A DE102013002986A DE102013002986B4 DE 102013002986 B4 DE102013002986 B4 DE 102013002986B4 DE 102013002986 A DE102013002986 A DE 102013002986A DE 102013002986 B4 DE102013002986 B4 DE 102013002986B4
Authority
DE
Germany
Prior art keywords
semiconductor
metallization
region
carrier
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013002986.4A
Other languages
English (en)
Other versions
DE102013002986A1 (de
Inventor
Oliver Haeberlen
Clemens Ostermaier
Gerhard Prechtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013002986A1 publication Critical patent/DE102013002986A1/de
Application granted granted Critical
Publication of DE102013002986B4 publication Critical patent/DE102013002986B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Transistorbauelement, das aufweist:ein Halbleiter-Verbundmaterial (106) auf einem Halbleiterträger (100);eine Source-Region und eine Drain-Region, die im Halbleiter-Verbundmaterial (106) beabstandet zueinander angeordnet sind und zwischen denen eine Kanalregion (110) angeordnet ist;eine Schottky-Diode, die in den Halbleiterträger (100) integriert ist; undSource- und Drain-Kontakte (136, 138), die sich von der Source- und der Drain-Region durch das Halbleiter-Verbundmaterial (106) erstrecken und mit der Schottky-Diode derart in elektrischem Kontakt stehen, dass die Schottky-Diode zwischen der Source- und der Drain-Region parallel geschaltet ist,wobei die Schottky-Diode eine Metallisierung (140) auf einer Seite des Halbleiterträgers (100) aufweist, die dem Halbleiter-Verbundmaterial (106) abgewandt ist,wobei die Metallisierung (140) sich durch mindestens einen Teil des Halbleiterträgers (100) zum Source-Kontakt (136) erstreckt und der Drain-Kontakt (138) sich in den Halbleiterträger (100) erstreckt und vor dem Erreichen der Metallisierung (140) endet, so dass die Metallisierung (140) durch einen Abschnitt des Halbleiterträgers (100) vom Drain-Kontakt (138) beabstandet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft III-V-Halbleiterbauelemente und insbesondere integrierte Schottky-Dioden für III-V-Halbleiterbauelemente.
  • ALLGEMEINER STAND DER TECHNIK
  • AIGaN/GaN-Heterostruktur-Bauelemente weisen während des Schaltens des Bauelements geringe Kapazitäten auf, die teilweise von der hohen Elektronenbeweglichkeit herrühren und weil lediglich Majoritätsträger (z. B. Elektronen) für das Ein- und Ausschalten des Bauelements verantwortlich sind. Irgendwelche zusätzlichen Teile des Bauelements, wie beispielsweise eine Body-Diode, sollten idealerweise nicht störend auf diese Material- und Bauelementeigenschaften einwirken. Darüber hinaus führt die Schwellenspannung einer Body-Diode direkt zu Verlusten, die für Niederspannungsbauelemente besonders groß sind. Daher wird die Verwendung von Schottky-Dioden als Body-Dioden für Niederspannungsbauelemente typischerweise bevorzugt, da Schottky-Dioden im Vergleich zu Halbleiterdioden eine allgemein niedrigere Schwellenspannung aufweisen. Andere herkömmliche Lösungen zum Erreichen einer niedrigen Schwellenspannung sind die Ausführung einer zusätzlichen Diode mit MOS-Gate (MGD) oder einer zusätzlichen Quasi-Body-Diode, die im Halbleiterkörper unter dem Bauteil vergraben ist. Der MGD-Ansatz erfordert indes etwa 15% zusätzlichen Raum und kann ferner einen zusätzlichen Gate-Stack-Prozess erfordern, um die Schwellenspannung des MGD-Gates in der Nähe von etwa 0 V einzustellen, was typischerweise nicht dieselbe Schwellenspannung ist, die in Leistungsanwendungen benötigt wird. Eine im Halbleiterkörper unter einem AIGaN/GaN-Heterostruktur-Bauelement vergrabene Quasi-Body-Diode kann die Durchschlagspannung des Bauelements begrenzen.
  • Die US 2009 / 0 166 677 A1 zeigt in 4 ein Transistorbauelement mit einem auf einem Träger angeordneten Halbleiter-Verbundmaterial, in dem eine Source-Region, eine Drain-Region und eine zwischen der Source-Region und der Drain-Region angeordnete Kanalregion angeordnet sind. Ein Source-Kontakt erstreckt sich von der Source-Region durch das Halbleiter-Verbundmaterial und den Träger bis zu einer auf dem Träger angeordneten Schottky-Elektrode. Ein Drain-Kontakt erstreckt sich von der Drain-Region durch das Halbleiter-Verbundmaterial in den Träger und ist durch einen Abschnitt des Trägers von der Schottky-Elektrode getrennt.
  • Die JP 2010 - 040 814 A beschreibt ein Transistorbauelement mit einem auf einem Träger angeordneten Halbleiter-Verbundmaterial, in dem eine Source-Region, eine Drain-Region und eine zwischen der Source-Region und der Drain-Region angeordnete Kanalregion angeordnet sind. Ein Drain-Kontakt erstreckt sich durch das Halbleiter-Verbundmaterial bis zu dem Träger, der eine vertikale PN-Diode bildet.
  • Die US 2011 / 0 278 598 A1 beschreibt ein Transistorbauelement mit einem auf einem Träger angeordneten Halbleiter-Verbundmaterial, in dem eine Source-Region, eine Drain-Region und eine zwischen der Source-Region und der Drain-Region angeordnete Kanalregion angeordnet sind. Ein Drain-Kontakt erstreckt sich durch das Halbleiter-Verbundmaterial bis zu einer elektrisch leitenden Schicht des Trägers. Beabstandet zu der Source-Region und der Drain-Region erstreckt sich ein Graben, der mit einem Halbleitermaterial gefüllt ist, durch das Halbleiter-Verbundmaterial bis an die elektrisch leitende Schicht. Das in dem Graben angeordnete Halbleitermaterial bildet mit einer auf dem Halbleiter-Verbundmaterial angeordneten Schottky-Elektrode eine Schottky-Diode.
  • Aufgabe der Erfindung ist es, ein Heterostruktur-Bauelement mit einer zusätzlichen Body-Diode sowie ein Verfahren zur Herstellung eines solchen Heterostruktur-Bauelements bereit zu stellen, bei dem die Body-Diode keinen störenden Einfluss auf das Heterostruktur-Bauelement ausübt. Diese Aufgabe wird durch ein Transistorbauelement nach Anspruch 1 und Anspruch 9 und durch ein Verfahren nach Anspruch 8 und Anspruch 15 gelöst.
  • Merkmale und Vorteile sind für den Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Elemente der Zeichnungen sind im Verhältnis zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Teile werden durch gleiche Bezugszeichen bezeichnet. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können miteinander kombiniert werden, es sei denn, sie schließen sich gegenseitig aus. Die Ausführungsformen sind in den Zeichnungen bildlich dargestellt und in der folgenden Beschreibung ausführlich beschrieben.
    • 1 veranschaulicht als erläuterndes Beispiel eine perspektivische Ansicht eines Querschnitts eines III-V-Halbleiterbauelements, das eine integrierte Schottky-Diode aufweist.
    • 2A bis 2E veranschaulichen als erläuterndes Beispiel ein Verfahrens zum Herstellen des in 1 gezeigten Halbleiterbauelements.
    • 3 veranschaulicht als erläuterndes Beispiel eine perspektivische Ansicht eines Querschnitts eines weiteren III-V-Halbleiterbauelements, das eine integrierte Schottky-Diode aufweist.
    • 4 veranschaulicht eine perspektivische Ansicht eines Querschnitts einer Ausführungsform eines erfindungsgemäßen III-V-Halbleiterbauelements, das eine integrierte Schottky-Diode aufweist.
    • 5 veranschaulicht als erläuterndes Beispiel eine perspektivische Ansicht eines Querschnitts eines weiteren III-V-Halbleiterbauelements, das eine integrierte Schottky-Diode aufweist.
    • 6 veranschaulicht eine perspektivische Ansicht eines Querschnitts einer Ausführungsform eines III-V-Halbleiterbauelements, das eine integrierte Schottky-Diode aufweist, die durch eine Region aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium gebildet ist, das in einer Grabenstruktur des Bauelements angeordnet ist.
    • 7A bis 7I veranschaulichen eine Ausführungsform eines erfindungsgemäßen Verfahrens zum Herstellen des in 6 gezeigten Halbleiterbauelements.
    • 8 veranschaulicht als erläuterndes Beispiel eine perspektivische Ansicht eines Querschnitts eines Bulk-III-V-Halbleiterbauelements, das eine integrierte Schottky-Diode aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen betreffen Schottky-Dioden für III-V-Halbleiterbauelemente, wie beispielsweise AIGaN/ GaN-Heterostruktur-Bauelemente. Die Begriffe III-V-Halbleiterbauelement, HEMT (High Electron Mobility Transistor, Transistor mit hoher Elektronenbeweglichkeit), MESFET (Metall-Halbleiter-Feldeffekttransistor), HFET (Heterostruktur-FET) und MODFET (modulationsdotierter FET) werden hier untereinander auswechselbar verwendet, um ein Feldeffekttransistor-Bauelement zu bezeichnen, das einen Übergang zwischen zwei Materialien mit verschiedenen Bandabständen (d. h. einen Heteroübergang) als den Kanal enthält. Zum Beispiel kann GaAs mit AlGaAs kombiniert werden, GaN kann mit AlGaN kombiniert werden, InGaAs kann mit InAIAs kombiniert werden, GaN kann mit InGaN kombiniert werden usw. Auf jeden Fall bildet ein zweidimensionales Elektronengas (2DEG) für einen n-Kanal-Transistor oder ein zweidimensionales Lochgas (2DHG) für einen p-Kanal-Transistor den leitfähigen Kanal des Bauelements. Die hier offenbarten Ausführungsformen werden der Einfachheit der Erklärung und Veranschaulichung halber im Zusammenhang eines AIGaN/GaN-HEMT erklärt. Diese Ausführungsformen gelten indes auch für andere HEMTs, die unterschiedliche Materialkombinationen aufweisen. Auf jeden Fall können die hier beschriebenen Schottky-Dioden in ein Halbleitersubstrat, auf dem eine III-V-Halbleitervorrichtung hergestellt wird, integriert oder durch eine Region aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium gebildet werden, das in einer Grabenstruktur des III-V- Bauelements angeordnet ist, um eine Diode mit niedriger Durchlassspannung bereitzustellen. In noch weiteren Ausführungsformen kann die Schottky- Diode als Teil eines Bulk-III-V-Transistors integriert werden, z. B. wie später unter Bezugnahme auf 8 beschrieben.
  • 1 veranschaulicht als erläuterndes Beispiel ein III-V-Halbleitertransistorbauelement. Dieses Transistorbauelement weist einen Halbleiterträger 100, wie beispielsweise ein Si- oder SiC- Substrat mit einer metallisierten Rückseite 102 auf, d. h. die Seite 102 des Trägers 100, die von dem aktiven Bereich des Bauelements abgewandt ist, ist metallisiert. Eine Keimbildungs- oder Keimschicht 104, wie beispielsweise eine AIN-Schicht, ist auf der Vorder- oder Bauelementseite des Halbleiterträgers 100 angeordnet. Ein erstes Halbleiter-Verbundmaterial, das hier auch als Pufferregion 106 bezeichnet wird, ist auf der Keimbildungsschicht 104 angeordnet. Ein zweites Halbleiter-Verbundmaterial, das hier auch als Sperrregion 108 bezeichnet wird, ist auf der Pufferregion 106 angeordnet. Die Sperrregion 108 weist ein unterschiedliches Material auf wie die Pufferregion 106, derart, dass die Pufferregion 106 ein 2DEG (für ein n-Kanal-Bauelement) oder ein 2DHG (für ein p-Kanal-Bauelement) unmittelbar unter der Grenzfläche zwischen der Puffer- und der Sperrregion 106, 108 aufweist. Das 2DEG oder 2DHG bildet einen leitfähigen lateralen Kanal 110 zwischen der Source- und der Drain-Region 112, 114 des Bauelements. Die Source- und die Drain-Region 112, 114 erstrecken sich von der Sperrregion 108 in die Pufferregion 106 und sind durch den Kanal 110 getrennt. Das Bauelement kann selbstleitend oder selbstsperrend sein. Zum Beispiel kann ein Gate 116 bereitgestellt sein, das von der Sperrregion 108 durch ein Gate-Dielektrikum 118 isoliert ist und den Kanal 110 als Reaktion auf eine an das Gate 116 angelegte Spannung steuert. Es können auch zusätzliche Isolationsmaterialien bereitgestellt sein. Zum Beispiel kann ein Isolationsmaterial 120 bereitgestellt werden, um seitlich benachbarte Bauelemente elektrisch zu isolieren. Auf der Sperrregion 108 kann eine Nitridschicht 122 gebildet sein. Es können eine oder mehrere Zwischenschicht-Dielektrika 124, 126 bereitgestellt sein, derart, dass Kontakte 128 für die Source-, Drain- und Gate- Regionen 112, 114, 116 des Bauelements bereitgestellt und durch eine Anordnung einer Verdrahtung 132 und leitfähige Durchkontaktierungen 134 elektrische Verbindungen zu den Kontakten 128 hergestellt werden können. Die Pufferregion 106 des Bauelements kann GaN umfassen, die Sperrregion 108 kann AlGaN umfassen und ein 2DEG 110 kann die Pufferregion 106 zwischen der n+ GaN-Source und der Drain-Region 112, 114 bilden. Zum Bilden eines 2DEG oder 2DHG 110 in der Pufferregion 106 des Bauelements können andere Kombinationen von III-V-Halbleitermaterialien verwendet werden.
  • Das Transistorbauelement weist ferner eine integrierte Schottky-Diode auf, die eine Metallisierung 140, die auf der Rückseite 102 des Halbleiterträgers 100 gebildet ist, und Kontakte 136, 138 aufweist, die sich von der Source- beziehungsweise Drain-Region 112, 114 durch die Pufferregion 106 und in elektrischem Kontakt mit der Schottky-Diode erstrecken, derart, dass die Schottky-Diode zwischen der Source- und der Drain- Region 112, 114 des Bauelements parallel geschaltet ist. Eine seitliche Gestaltung eines HEMT, wo Strom vollständig entlang des Kanals 110 zwischen der Source- und der Drain-Region 112, 114 fließt, ermöglicht die Verwendung des Halbleiterträgers 100 zur Integration der Schottky-Diode. Die Verbindung zwischen der Trägerrückseite und der Bauelementvorderseite eines quasi-vertikalen HEMT, wo Strom teilweise lateral entlang des Kanals 110 und teilweise vertikal in Richtung des Trägers 100 fließt, kann unter Verwendung einer Stöpselstruktur auf der Source- und/oder Drain- Seite vorgenommen werden. Wenn beide Kontakte 136, 138 mit der Rückseite 102 des Trägers 100 verbunden sind, wie in 1 gezeigt, ist eine parallele Schottky-Diode zwischen der Source- und der Drain-Region 112, 114 ausgeführt. Eine solche Body-Diode erfordert keine zusätzliche Chip- Fläche. Die Schottky-Diode kann eine Durchlassspannung von 0,7 V oder weniger, z. B. 0,4 V oder weniger, aufweisen.
  • Auf der Source-Seite kann der Kontakt 136, der sich von der Source-Region 112 zur Metallisierung 140 auf der Rückseite des Trägers erstreckt, unter Verwendung eines dotierten Polysiliziumstöpsels und/oder Metallstöpsels ausgeführt werden. Der Kontakt auf der Drain-Seite 138, der auch unter Verwendung eines dotierten Polysiliziumstöpsels und/oder eines Metallstöpsels ausgeführt werden kann, verwendet den gesamten Halbleiterträger 100 als einen Schottky-Kontakt, der mit der Metallisierung 140 auf der Rückseite in Kontakt ist. Die Kontakte 136, 138 erstrecken sich gemäß diesem Beispiel von der Source- und der Drain-Region 112, 114 durch die Halbleiter-Verbundmaterialien 106, 108 und in elektrischem Kontakt mit der Schottky-Diode, derart, dass die Schottky-Diode zwischen der Source- und der Drain-Region 112, 114 parallel geschaltet ist.
  • Genauer gesagt, erstreckt sich der Source-Kontakt 136 durch die Pufferregion 106 und den Halbleiterträger 100 und berührt die Metallisierung 140 auf der Rückseite 102 des Trägers 100. Zum Isolieren des Source-Kontakts 136 vom Halbleiterträger 100 kann ein dielektrisches Material 142 bereitgestellt sein. Der Drain-Kontakt 138 erstreckt sich von der DrainRegion 114 in den Halbleiterträger 100 und steht in ohmschem Kontakt mit dem Träger 100, endet aber vor dem Erreichen der Metallisierung 140. Demzufolge ist die Metallisierung 140 vom Drain-Kontakt 138 durch einen Abschnitt des Halbleiterträgers 100 beabstandet. Der Abstand d zwischen dem Boden des Drain-Kontakts 138 und der Metallisierung 140 auf der Rückseite 102 des Trägers 100 bestimmt mindestens teilweise die Durchschlagspannung der Schottky-Diode. Der Abstand d beträgt für ein GaN-System zur Unterbringung einer 30 V Anwendung mindestens 0,5 µm. In Abhängigkeit vom verwendeten Halbleitersystem und der Zielanwendung können andere Abstände eingesetzt werden. Die in 1 gezeigte Gestaltung des Transistorbauelements vermindert den relevanten Widerstand eines solchen Bauelements. Zum Herstellen des Transistorbauelements können bestehende Standardverfahren verwendet werden, wodurch die Risiken der Ausführung minimiert werden.
  • 2A bis 2E veranschaulichen als erläuterndes Beispiel ein Verfahren zum Herstellen des in 1 veranschaulichten Transistorbauelements. 2A zeigt das Transistorbauelement nach der Keimbildung, die Puffer- und Sperrregionen 104, 106, 108 sind auf dem Halbleiterträger 100 gebildet, und nach der Bildung der Source-, Drain- und Gate-Regionen 112, 114, 116. Zum Bilden dieser Regionen des Transistorbauelements können Standardverarbeitungsschritte durchgeführt werden und daher wird keine weitere Erklärung bereitgestellt. Als nächstes wird ein Graben 200 geätzt, der sich durch die Source-Region 112 und die Puffer-Region 106 und in den Halbleiterträger 100 erstreckt. Ein ähnlicher Graben wird auf der Drain-Seite geätzt, der in den 2A bis 2E jedoch der Einfachheit der Veranschaulichung halber nicht gezeigt ist, da die Verfahrensfolge zum Bilden des Grabens auf der Drain-Seite derjenigen des Grabens 200 auf der Source-Seite ähnlich ist. Der Graben 200 auf der Source-Seite kann unter Verwendung bekannter Flaschenätztechniken geätzt werden, derart, dass die Breite des Grabens 200 innerhalb des Halbleiterträgers 100 breiter ist als in der Pufferregion 106 über dem Träger 100.
  • 2B zeigt das Transistorbauelement nach dem Wachsen eines Oxids 202 auf den Seitenwänden und dem Boden des Grabens 200 auf der Source-Seite in der Region des Trägers 100. Das Oxidwachstum kann derart eingestellt werden, dass der Oxidrand 204 mit dem Rand 206 der Pufferregion 106 übereinstimmt, wodurch im nachfolgenden Füllprozess Schritte eingespart werden.
  • 2C zeigt das Transistorbauelement nach dem Füllen der Gräben 200, 208 mit einem leitfähigen Material, wie beispielsweise n+- dotiertem Polysilizium zum Bilden der entsprechenden Source- und Drain-Kontakte 136, 138. Das leitfähige Material im Graben 200 auf der Source- Seite ist vom Halbleiterträger 100 durch ein Grabenseitenwandoxid 202 isoliert, während das leitfähige Material im Graben 208 auf der Drain-Seite in ohmschem Kontakt mit dem Halbleiterträger 100 steht.
  • 2D zeigt das Transistorbauelement, nach dem Verdünnen der Rückseite 102 des Halbleiterträgers 100 unter Verwendung eines herkömmlichen Verdünnungsverfahrens, wie beispielsweise CMP (chemisch-mechanisches Polieren). Das Ätzverfahren wird fortgesetzt, bis das Grabenseitenwandoxid 202 am Boden 210 des Grabens 200 auf der Source-Seite entfernt ist. Das Öffnen des Bodens 210 des Grabens auf der Source-Seite 200 ermöglicht eine anschließende Verbindung des Source-Kontakts 136 mit der Metallisierung 140 auf der Rückseite des Trägers.
  • 2E zeigt das Transistorbauelement nach dem Metallisieren der Rückseite 102 des Trägers 100. Die Metallisierung 140 der Rückseite berührt den Source-Kontakt 136 und der Drain-Kontakt 138 ist durch eine Region des Trägers 100 von der Metallisierung 140 beabstandet, da der Graben 200 auf der Source-Seite sich tiefer in den Halbleiterträger 100 erstreckt als der Graben 208 auf der Drain-Seite, wie vorhergehend erklärt. Von daher bleibt das elektrisch leitfähige Material, das im Graben 208 der Drain-Seite angeordnet ist, durch den Halbleiterträger 100 am Boden 212 des Grabens 208 der Drain-Seite bedeckt. Die integrierte Schottky-Diode ist dadurch gebildet, dass die Metallisierung 140 auf der Rückseite in engem Kontakt mit dem Halbleiterträger 100 ist.
  • Es kann eine weitere herkömmliche Verarbeitung durchgeführt werden, um die in 1 gezeigte HEMT-Struktur zu erreichen, die eine Verbindung von der Source-Region 112 durch den Träger 100 zur metallisierten Rückseite 102 des Trägers in Verbindung mit einer integrierten Schottky-Body-Diode zwischen der Source- und der Drain-Region 112, 114 aufweist. Der Source-Kontakt 136 ist hierbei durch ein Dielektrikum 202 auf der Seitenwand des Grabens vom Halbleiterträger 100 isoliert und die gesamte Rückseite 102 des Trägers ist durch eine Metallisierung 140 bedeckt, um einen guten Kontakt auf der Rückseite zu gewährleisten. Der Drain-Kontakt 138 wird auch unter Verwendung eines Grabens 208 ausgeführt. Der Drain-Graben 208 ist z. B. mit n+-Polysilizium gefüllt und berührt die Metallisierung 140 auf der Rückseite nicht physikalisch. Der Abstand d zwischen dem Drain-Grabenboden 212 und der Metallisierung 140 auf der Rückseite ist derart dotierten Halbleiterträger 100 ausgeführt ist, ausreicht, um die erforderliche Robustheit für die entsprechende Spannungsklasse bereitzustellen, wie vorhergehend beschrieben. Mit dieser Verfahrensfolge kann eine niederohmige Body-Schottky-Diode in ein GaN/AlGaN oder eine andere Art von HEMT-Struktur integriert werden.
  • 3 veranschaulicht als erläuterndes Beispiel ein weiteres III-V-Halbleitertransistorbauelement. Das in 3 gezeigte Beispiel ist dem in 1 gezeigten Beispiel ähnlich, doch der Graben auf der Drain-Seite erstreckt sich hier nicht in den Halbleiterträger 100. Zum Ausführen einer niederohmigen Schottky-Diode wird gemäß diesem Beispiel ein stark dotiertes Siliziumsubstrat 300, z. B. des n-Typs, bereitgestellt. Der Bodenteil 302 des Siliziumsubstrats 300 ist leicht dotiert, in diesem Beispiel z. B. vom n-Typ, um einen richtigen Schottky-Kontakt auf der Rückseite 102 des Trägers auszuführen. Die schwach dotierte Region 302 des Substrats 300 kann z. B. durch Gegendotieren erhalten werden. Auf jeden Fall ist die weniger stark dotierte Halbleiterregion 302 mit der Metallisierung 140 auf der Rückseite in Kontakt und die stärker dotierte Halbleiterregion 300 ist zwischen der weniger stark dotierten Halbleiterregion 302 und der Pufferregion 106 des Transistorbauelements eingefügt. Der Source-Kontakt 136 erstreckt sich durch beide Regionen des Halbleiterträgers 300, 302 und berührt die Metallisierung 140 auf der Rückseite. Der Drain-Kontakt 138 erstreckt sich zur stärker dotierten Halbleiterregion 300 und endet vor dem Erreichen der weniger stark dotierten Halbleiterregion 302. Auf diese Weise ist der Boden 212 des Drain-Kontakts 138 durch mindestens einen Teil der stärker dotierten Halbleiterregion 300 und auch durch die weniger stark dotierte Halbleiterregion 302 von der Metallisierung 140 auf der Rückseite beabstandet. Der Schottky-Kontakt ist zwischen der Grenzfläche zwischen der Metallisierung 140 auf der Rückseite und der weniger stark dotierten Halbleiterregion 302 ausgeführt.
  • 4 veranschaulicht eine Ausführungsform eines erfindungsgemäßen III-V-Halbleitertransistorbauelements. Die in 4 gezeigte Ausführungsform ist der in 1 gezeigten Ausführungsform ähnlich, doch der Source-Kontakt 136 erstreckt sich hier nicht bis zum Halbleiterträger 100. Stattdessen erstreckt sich die Metallisierung 140 auf der Rückseite 102 des Trägers durch mindestens einen Teil des Halbleiterträgers 100 zum Source-Kontakt 136. Der vertikale Teil 141 der Metallisierung 140 auf der Rückseite, d. h. der Teil, der sich allgemein senkrecht zur Rückseite 102 des Trägers zum Source-Kontakt 136 erstreckt, ist nicht elektrisch vom Träger 100 isoliert. Mit dieser Gestaltung ist ein Schottky-Kontakt an der Rückseite 102 des Wafers und auch entlang von Seitenwänden des Grabens auf der Source-Seite gebildet, in den sich die Metallisierung 140 auf der Rückseite vertikal erstreckt. Auch mit dieser Gestaltung ist der seitliche Abstand dsd zwischen der Source- und der Drain-Region 112, 114 des Bauelements groß genug, um die gewünschte Sperrspannung bereitzustellen. Zusätzlich muss auch der vertikale Abstand zwischen dem Drain-Boden 212 und der Rückseite 102 des Trägers ausreichen, um die gewünschte Sperrspannung aufrecht zu erhalten. Diese Ausführungsform stellt ferner eine sehr niederohmige Body- Schottky-Dioden-Integration innerhalb eines GaN/AlGaN-HEMT oder eines anderen Typs von HEMT bereit.
  • 5 veranschaulicht als erläuterndes Beispiel noch ein weiteres III-V-Halbleitertransistor-Bauelement. Das in 5 gezeigte Beispiel ist dem in 1 gezeigten Beispiel ähnlich, es wird jedoch anstatt von Polysilizium ein Metallstöpsel 400 verwendet, um den Boden des Grabens auf der Source-Seite zu füllen. Der obere Teil des Grabens auf der Source-Seite ist mit dotiertem Polysilizium gefüllt. Die Seitenwände des Grabens auf der Source-Seite weisen gemäß diesem Beispiel eine Isolationsschicht 402 in der Region des Halbleiterträgers 100 auf, um den Metallstöpsel 400 vom Träger 100 zu isolieren. Der Graben auf der Drain-Seite ist mit dotiertem Polysilizium gefüllt, um den Drain- Kontakt 138 zu bilden, wobei der Grabenboden 212 auf der Drain-Seite über der Metallisierung 140 auf der Rückseite endet, wie vorhergehend beschrieben.
  • 6 veranschaulicht eine Ausführungsform eines III-V-HalbleitertransistorBauelements, das eine integrierte Schottky-Diode aufweist, die durch eine Region aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium 550 gebildet ist, das in einer Grabenstruktur des Bauelements angeordnet ist. Das Transistorbauelement weist einen Träger 500, wie beispielsweise ein Si-, SiC- oder Saphir-Substrat oder ein dielektrisches Material mit einer metallisierten Rückseite 502 auf, d. h. die Seite des Trägers 500, die von dem aktiven Bereich des Bauelements abgewandt ist, ist metallisiert. Das Transistorbauelement weist ferner eine Keimbildungs- oder Keimschicht 504 auf und so ist beispielsweise eine AIN-Schicht auf dem Träger 500 angeordnet, eine Pufferregion 506 ist auf der Keimbildungsschicht 504 angeordnet und eine Sperrregion 508 ist auf der Pufferregion 506 angeordnet. Die Sperrregion 508 umfasst ein unterschiedliches Material als die Pufferregion 506, wie vorhergehend erklärt. Das Bauelement weist je nach Typ der Halbleitermaterialien, die für die Puffer- und Sperrregionen 506, 508 verwendet werden, ein 2DEG oder 2DHG auf, das einen leitfähigen Seitenkanal 510 zwischen der Source- und der Drain-Region 512, 514 des Bauelements bildet. Die Source- und die Drain- Region 512, 514 erstrecken sich von der Sperrregion 508 in die Pufferregion 506 und sind durch den Kanal 510 getrennt. Für die Steuerung des Kanals 510 des Bauelements ist ein Gate 516 bereitgestellt und durch ein Gate-Dielektrikum 518 von der Sperrregion 508 isoliert. Es können auch zusätzliche Isolationsmaterialien bereitgestellt sein. Zum Beispiel kann ein Isolationsmaterial 520 bereitgestellt sein, um seitlich benachbarte Bauelemente elektrisch zu isolieren. Auf der Sperrregion 508 kann eine Nitridschicht 522 gebildet sein. Es können eine oder mehrere Zwischenschicht-Dielektrika 524, 526 bereitgestellt sein, derart, dass Kontakte 528 für die Source-, Drain- und Gate- Regionen 512, 514, 516 des Bauelements bereitgestellt und durch eine Anordnung einer Verdrahtung 532 und leitfähige Durchkontaktierungen 534 elektrische Verbindungen zu den Kontakten 528 hergestellt werden können. In einer Ausführungsform weist die Pufferregion 506 des Bauelements GaN auf, die Sperrregion 508 weist AlGaN auf und ein 2DEG 510 bildet sich in der Pufferregion 506. Zum Bilden eines 2DEG oder 2DHG 510 in der Pufferregion 506 des Bauelements können andere Kombinationen von III-V-Halbleitermaterialien verwendet werden.
  • Ein durch die Drain-Region 514 und in der Pufferregion 506 gebildeter Graben ist mit dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium 550 gefüllt. Das dotierte amorphe Silizium oder das dotierte polykristalline Silizium 550 ist mit der Drain-Region 514 in Kontakt und erstreckt sich durch mindestens einen Teil der Pufferregion 506. Die Metallisierung 540 auf der Rückseite 502 des Trägers 500 erstreckt sich zur Region 550 aus dotiertem amorphem Silizium oder aus dotiertem polykristallinem Silizium, um eine Schottky-Diode zu bilden. Ein Source-Kontakt 536 erstreckt sich von der Source-Region 512 durch mindestens einen Teil der Pufferregion 506 und in elektrischem Kontakt mit der Metallisierung 540 auf der Rückseite des Trägers, derart, dass die Schottky-Diode zwischen der Source- und der Drain-Region 512, 514 parallel geschaltet ist. Der Source-Kontakt 536 umfasst gemäß dieser Ausführungsform einen oberen Polysiliziumstöpsel 538 und einen unteren Metallstöpsel 539. Der Metallstöpsel kann durch ein dielektrisches Material 541 elektrisch vom Träger 500 isoliert sein oder nicht, wie vorhergehend beschrieben. Zum Berühren der Metallisierung 540 auf der Rückseite kann irgendeine der vorhergehend beschriebenen Source-Kontakt-Ausführungsformen eingesetzt werden. Zum Beispiel kann sich die Metallisierung 540 auf der Rückseite des Trägers durch den Träger 500 zu sowohl dem Source-Kontakt 536 als auch der Region 550 aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium erstrecken. In einer Ausführungsform erstreckt sich die Region 550 aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium bis zu einer Tiefe da-Si (Dicke) von mindestens 2 µm in eine Richtung hin zur Metallisierung 540 auf der Rückseite. Im Allgemeinen bestimmt die Tiefe (Dicke) der Region 550 aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium mindestens teilweise die Sperrspannungsfähigkeit des Transistorbauelements. Für ein AIGaN/GaN System kann die Region 550 aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium in einer Tiefe (Dicke) von etwa 2 µm eine 30 V-Anwendung unterstützen. In einer Ausführungsform weist die durch die Metallisierung 540 im Kontakt mit der Region 550 aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium gebildete Schottky-Diode eine Durchlassspannung von 0,7 V oder weniger auf.
  • 7A bis 7I veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen eines in 6 veranschaulichten Transistorbauelements. 7A zeigt das Transistorbauelement nach der Keimbildung, die Puffer- und Sperrregionen 504, 506, 508 sind auf einem Si-Substrat 500 gebildet, und nach der Bildung der Source-, Drain- und Gate-Regionen 512, 514, 516. Zum Bilden dieser Regionen des Transistorbauelements können Standardverarbeitungsschritte durchgeführt werden und daher wird keine weitere Erklärung bereitgestellt. 7A zeigt auch die Vorrichtung nach dem gleichzeitigen Ätzen der Gräben 600, 602 der Source- und Drain-Kontakte.
  • 7B zeigt das Transistorbauelement nach dem Füllen der Gräben 600, 602 mit einem Opferoxid 604.
  • 7C zeigt einen Oxidvertiefungsschritt, der derart durchgeführt wird, dass der obere Teil jedes Grabens 600, 602 geöffnet wird, ohne dass die Vertiefungsätzung in das Si-Substrat 500 eindringt.
  • 7D zeigt das Transistorbauelement nach dem Füllen eines oberen (geöffneten) Teils der Gräben 600, 602 mit einem stark dotierten (z. B. n+) Polysilizium 606. Das dotierte Polysilizium 606 im Graben 600 auf der Source-Seite bildet den Polysiliziumstöpsel 538, der Teil des Source- Kontakts 536 ist, der mit der Schottky-Diode verbunden wird. Das dotierte Polysilizium 606 im Graben 602 auf der Drain-Seite ist ein Opfer und wird anschließend entfernt.
  • 7E zeigt das Transistorbauelement, nachdem das stark dotierte Polysilizium 606 vom Graben 602 auf der Drain-Seite, z. B. durch Standard-Maskierungs- und Ätztechniken, entfernt wurde. Dieser Schritt öffnet erneut den oberen Teil des Grabens 602 auf der Drain-Seite.
  • 7F zeigt das Transistorbauelement nach dem Füllen des oberen (geöffneten) Teils des Grabens 602 auf der Drain-Seite mit einem schwach dotierten (z. B. n oder n-) amorphen oder dotierten polykristallinen Silizium 550. Diese Region 550 aus schwach dotiertem amorphem Silizium bildet in späteren Verarbeitungsschritten eine Schottky-Diode mit einer Metallisierungsregion. Die Tiefe des Stöpsels 550 aus amorphem Silizium wird derart gewählt, dass die Durchschlagsspannung der Schottky-Diode ausreicht, um die Anforderungen der entsprechenden Spannungsklasse des Bauelements zu erfüllen, z. B. entspricht eine Tiefe von 2 µm einer Durchschlagsspannung von etwa 50 V bei einem Dotierungsgrad von etwa 1e16 Atomen/cm3. Für den Fall der Verwendung einer Verfahrensfolge mit amorphem Silizium sollte der anschließende Temperaturhaushalt nicht höher sein als etwa 550°C, um eine Rekristallisation der Region 550 aus amorphem Silizium zu vermeiden (die Rekristallisation ergibt ein nicht gut kontrolliertes Durchschlagsverhalten der Schottky-Diode). Für niedrigere Spannungsklassen kann polykristallines Silizium verwendet werden, da das nicht gut kontrollierte Durchschlagsverhalten nicht ausschlaggebend ist, solange die Durchschlagsspannung über der gewünschten Spannungsklasse liegt.
  • 7G zeigt das Transistorbauelement nach dem Verdünnen der Rückseite 502 des Si-Substrats 500 durch z. B. CMP. Wahlweise kann falls gewünscht das gesamte Si-Substrat 500 oder nur ein Teil davon entfernt werden, wie in 7G gezeigt.
  • 7H zeigt das Transistorbauelement nach dem Entfernen des Opferoxids 604 von den Gräben 600, 602 auf der Source- Seite und der Drain-Seite. Nach diesem Schritt ist der Bodenteil der Gräben 600, 602 geöffnet.
  • 7I zeigt das Transistorbauelement nach dem Abscheiden einer Metallisierung 540 auf der Rückseite 502 des verdünnten Si-Substrats 500. Falls das Si-Substrat 500 vollständig entfernt wird, kann die Metallisierung 540 auf der Rückseite auf einer dielektrischen Schicht gebildet werden, die auf der Keimbildungs- oder Keimschicht 504 angeordnet ist. In beiden Fällen verbindet sich die Metallisierung 540 mit dem Source- Kontakt 536, der im Graben 600 auf der Source-Seite angeordnet ist, und mit der Region 550 aus dotiertem amorphem Silizium, die im Graben 602 auf der Drain-Seite angeordnet ist. Das heißt, die Metallisierung 540 füllt den unteren Teil des Grabens 602 auf der Drain-Seite und das dotierte amorphe Silizium 550 im oberen Teil des Grabens 602 auf der Drain-Seite berührt die Metallisierung 540, derart, dass eine direkte Grenzfläche 608 zwischen den zwei Materialien 540, 550 besteht. Die Metallisierung 540 füllt auch den unteren Teil des Grabens 600 auf der Source-Seite, um einen metallisierten Stöpsel 539 zu bilden. Der Stöpsel 538 aus dotiertem Polysilizium, der im oberen Teil des Grabens 600 der Source-Seite angeordnet ist, berührt den metallisierten Stöpsel 539 zum Bilden des Source-Kontakts 536. Durch das Bilden einer Region 550 aus schwach dotiertem amorphem Silizium im oberen Teil des Grabens 602 auf der Drain-Seite wird ein zweckmäßiger Schottky-Kontakt zwischen der Metallisierung 540 auf der Rückseite und der Region 550 aus dotiertem amorphem Silizium auf der Drain-Seite des Bauelements gebildet. Es kann eine weitere herkömmliche Verarbeitung durchgeführt werden, um die in 6 gezeigte HEMT-Struktur zu erhalten.
  • 8 veranschaulicht als erläuterndes Beispiel ein III-V-Halbleitertransistor-Bauelement, das der in 1 gezeigten Ausführungsform ähnlich ist, wobei jedoch keine Sperrregion bereitgestellt ist und sich daher kein 2DEG oder 2DHG in der Pufferregion 106 bildet. Gemäß dieser Ausführungsform ist das Bauelement ein Bulk-GaN-Transistor. Der Kanal des Bulk-GaN-Transistors ist zwischen der Source- und der Drain-Region 112, 114 an der Fläche der GaN-Pufferregion 106 direkt unter dem Gate-Oxid 118 gebildet. Wie bei den anderen beschriebenen Ausführungsformen wird der Kanal durch das Anlegen einer zweckmäßigen Spannung an die Gate-Elektrode 116 gesteuert. Es entsteht jedoch kein 2DEG oder 2DHG zwischen der Source 112 und dem Kanal oder zwischen dem Kanal und dem Drain 114. Die vorhergehend, z. B. unter Bezugnahme auf 6 und 7 beschriebenen Ausführungsformen des Schottky-Diodengrabens können auf ähnliche Weise für Bulk-GaN-Transistoren angepasst werden, indem die Sperrregion weggelassen wird, derart, dass kein 2DEG oder 2DHG in der Pufferregion 106 vorhanden ist.
  • Die räumlichen Begriffe, wie „unter“, „unterhalb“, „niedriger“, „über“, „obere/r“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Stellung von einem Element in Bezug zu einem zweiten Element zu beschreiben. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu denjenigen, die in den Figuren bildlich dargestellt sind, verschiedene Ausrichtungen des Bauelements umfassen. Ferner werden auch Begriffe wie „erste/r“, „zweite/r“ und dergleichen verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben und es wird auch hier nicht beabsichtigt, dass diese einschränkend sind. Über die gesamte Beschreibung hinweg beziehen sich gleiche Begriffe auf ähnliche Elemente.
  • Die Begriffe „aufweisen“, „enthalten“, „beinhalten“, „umfassen“ und dergleichen sind offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus. Es wird beabsichtigt, dass die Artikel „ein“, „eine“ und „der/die/das“ sowohl die Mehrzahl als auch die Einzahl aufweisen, es sei denn, dies wird im Zusammenhang eindeutig anders angegeben.

Claims (19)

  1. Transistorbauelement, das aufweist: ein Halbleiter-Verbundmaterial (106) auf einem Halbleiterträger (100); eine Source-Region und eine Drain-Region, die im Halbleiter-Verbundmaterial (106) beabstandet zueinander angeordnet sind und zwischen denen eine Kanalregion (110) angeordnet ist; eine Schottky-Diode, die in den Halbleiterträger (100) integriert ist; und Source- und Drain-Kontakte (136, 138), die sich von der Source- und der Drain-Region durch das Halbleiter-Verbundmaterial (106) erstrecken und mit der Schottky-Diode derart in elektrischem Kontakt stehen, dass die Schottky-Diode zwischen der Source- und der Drain-Region parallel geschaltet ist, wobei die Schottky-Diode eine Metallisierung (140) auf einer Seite des Halbleiterträgers (100) aufweist, die dem Halbleiter-Verbundmaterial (106) abgewandt ist, wobei die Metallisierung (140) sich durch mindestens einen Teil des Halbleiterträgers (100) zum Source-Kontakt (136) erstreckt und der Drain-Kontakt (138) sich in den Halbleiterträger (100) erstreckt und vor dem Erreichen der Metallisierung (140) endet, so dass die Metallisierung (140) durch einen Abschnitt des Halbleiterträgers (100) vom Drain-Kontakt (138) beabstandet ist.
  2. Transistorbauelement nach Anspruch 1, das ferner ein dielektrisches Material (142) aufweist, das den Source-Kontakt (136) vom Halbleiterträger (100) isoliert und wobei der Drain-Kontakt (138) in ohmschem Kontakt mit dem Halbleiterträger (100) steht.
  3. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei die Kontakte dotiertes Polysilizium aufweisen.
  4. Transistorbauelement nach einem der vorangehenden Ansprüche, wobei der Drain-Kontakt (138) durch eine mindestens 0,5 µm dicke Region des Halbleiterträgers (100) von der Metallisierung (140) getrennt ist.
  5. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiter-Verbundmaterial (106) GaN umfasst und die Kanalregion (110) ein zweidimensionales Elektronengas umfasst, das in dem GaN gebildet ist.
  6. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiterträger (100) Si, SiC oder Saphir umfasst.
  7. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei die Schottky-Diode eine Durchlassspannung von 0,7 V oder weniger aufweist.
  8. Verfahren zum Herstellen eines Transistorbauelements, das aufweist: Bilden eines Halbleiter-Verbundmaterials (106) auf einem Halbleiterträger (100); Bilden einer Source-Region und einer Drain-Region, die im Halbleiter-Verbundmaterial (106) voneinander beabstandet angeordnet sind und zwischen denen eine Kanalregion (110) angeordnet ist; Bilden einer Schottky-Diode, die in den Halbleiterträger (100) integriert ist; und Bilden von Source- und Drain Kontakten (136, 138), die sich von der Source- und von der Drain-Region durch das Halbleiter-Verbundmaterial (106) erstrecken und mit der Schottky-Diode derart in elektrischem Kontakt stehen, dass die Schottky-Diode zwischen der Source- und der Drain-Region parallel geschaltet ist, wobei das Bilden der Schottky-Diode das Bilden einer Metallisierung (140) auf einer Seite des Halbleiterträgers (100) aufweist, die dem Halbleiter-Verbundmaterial (106) abgewandt ist, wobei die Metallisierung (140) so gebildet wird, dass sie sich durch mindestens einen Teil des Halbleiterträgers (100) zum Source-Kontakt (136) erstreckt, und wobei der Drain-Kontakt (138) so gebildet wird, dass er sich in den Halbleiterträger (100) erstreckt und vor dem Erreichen der Metallisierung (140) endet, so dass die Metallisierung (140) durch einen Abschnitt des Halbleiterträgers (100) vom Drain-Kontakt (138) beabstandet ist.
  9. Transistorbauelement, das aufweist: ein Halbleiter-Verbundmaterial (506) auf einem Träger (500); eine Source-Region und eine Drain-Region, die im Halbleiter-Verbundmaterial (506) angeordnet sind und zwischen denen eine Kanalregion (110) angeordnet ist; eine Region (550) aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium, die mit der Drain-Region in Kontakt ist und sich durch mindestens einen Teil des Halbleiter-Verbundmaterials (506) erstreckt; eine Metallisierung (540) auf einer Seite des Trägers, die von dem Halbleiter-Verbundmaterial (506) abgewandt ist, wobei die Metallisierung (540) sich zur Region (550) aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium erstreckt, um eine Schottky-Diode zu bilden; und einen Source-Kontakt (536), der sich von der Source-Region durch mindestens einen Teil des Halbleiter-Verbundmaterials (506) erstreckt und mit der Metallisierung (540) derart in elektrischem Kontakt ist, dass die Schottky-Diode zwischen der Source- und der Drain-Region parallel geschaltet ist.
  10. Transistorbauelement nach Anspruch 9, wobei sich die Metallisierung (540) durch den Träger (500) zum Source-Kontakt (536) erstreckt.
  11. Transistorbauelement nach Anspruch 9 oder 10, wobei sich die Region (550) aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium bis zu einer Tiefe von mindestens 2 µm in eine Richtung hin zur Metallisierung (540) erstreckt.
  12. Transistorbauelement nach einem der Ansprüche 9 bis 11, wobei das Halbleiter-Verbundmaterial (506) GaN umfasst und die Kanalregion (510) ein ein zweidimensionales Elektronengas umfasst, das in dem GaN gebildet ist.
  13. Transistorbauelement nach einem der Ansprüche 9 bis 12, wobei der Träger (500) Si, SiC, Saphir oder ein dielektrisches Material umfasst.
  14. Transistorbauelement nach einem der Ansprüche 9 bis 13, wobei die Schottky-Diode eine Durchlassspannung von 0,7 V oder weniger aufweist.
  15. Verfahren zum Herstellen eines Transistorbauelements, das aufweist: Bilden eines Halbleiter-Verbundmaterials (506) auf einem Träger (500); Bilden einer Source-Region und einer Drain-Region, die im Halbleiter-Verbundmaterial (506) voneinander beabstandet angeordnet sind und zwischen denen eine Kanalregion (110) angeordnet ist; Bilden einer Region (550) aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium, die mit der Drain-Region in Kontakt ist und sich durch mindestens einen Teil des Halbleiter-Verbundmaterials (506) erstreckt; Bilden einer Metallisierung (540) auf einer Seite des Trägers (500), die von dem Halbleiter-Verbundmaterial (506) abgewandt ist, wobei sich die Metallisierung (540) zur Region (550) aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium erstreckt, um eine Schottky-Diode zu bilden; und Bilden eines Source-Kontakts (536), der sich von der Source-Region durch mindestens einen Teil des Halbleiter-Verbundmaterials (506) erstreckt und mit der Metallisierung (540) derart in elektrischem Kontakt ist, dass die Schottky-Diode zwischen der Source- und der Drain-Region parallel geschaltet ist.
  16. Verfahren nach Anspruch 15, wobei das Bilden der Region (550) aus dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium Folgendes aufweist: Bilden eines ersten Grabens (602), der sich durch die Drain-Region und das Halbleiter-Verbundmaterial (506) und in den Träger (500) erstreckt; Bilden eines dielektrischen Materials (604) im ersten Graben (602); Entfernen des dielektrischen Materials (604) von einem oberen Teil des ersten Grabens (602); und Bilden von dotiertem amorphem Silizium oder dotiertem polykristallinem Silizium (550) im oberen Teil des ersten Grabens (602).
  17. Verfahren nach Anspruch 16, wobei das Bilden der Metallisierung (540) aufweist: Entfernen des übrigen dielektrischen Materials (604) vom ersten Graben (602) zum Öffnen eines unteren Abschnitts des ersten Grabens (602); und Bilden der Metallisierung auf der Seite des Trägers (500), die dem Halbleiter-Verbundmaterial (506) abgewandt ist, derart, dass die Metallisierung (540) den unteren Teil des ersten Grabens (602) füllt und das dotierte amorphe Silizium oder dotierte polykristalline Silizium (550) im oberen Teil des ersten Grabens (602) die Metallisierung (540) berührt.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Bilden des Source-Kontakts (536) aufweist: Bilden des zweiten Grabens (600), der sich durch die Source-Region und das Halbleiter-Verbundmaterial (506) und in den Träger (500) erstreckt; Bilden eines dielektrischen Materials (604) im zweiten Graben (600); Entfernen des dielektrischen Materials (604) von einem oberen Teil des zweiten Grabens (600); und Bilden eines leitfähigen Materials (606) im oberen Teil des zweiten Grabens (600).
  19. Verfahren nach Anspruch 18, wobei das Bilden der Metallisierung (540) aufweist: Entfernen des übrigen dielektrischen Materials (604) vom zweiten Graben (600) zum Öffnen eines unteren Teils des zweiten Grabens (600); und Bilden der Metallisierung (540) auf der Seite des Trägers (500), die dem Halbleiter-Verbundmaterial (506) abgewandt ist, derart, dass die Metallisierung (540) den unteren Teil des zweiten Grabens (600) füllt und das leitfähige Material (606) im oberen Teil des zweiten Grabens (600) die Metallisierung (540) berührt.
DE102013002986.4A 2012-02-23 2013-02-21 Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung Active DE102013002986B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/403,606 2012-02-23
US13/403,606 US8872235B2 (en) 2012-02-23 2012-02-23 Integrated Schottky diode for HEMTs

Publications (2)

Publication Number Publication Date
DE102013002986A1 DE102013002986A1 (de) 2013-08-29
DE102013002986B4 true DE102013002986B4 (de) 2023-07-20

Family

ID=48950891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013002986.4A Active DE102013002986B4 (de) 2012-02-23 2013-02-21 Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US8872235B2 (de)
CN (1) CN103337499B (de)
DE (1) DE102013002986B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773884B2 (en) * 2013-03-15 2017-09-26 Hrl Laboratories, Llc III-nitride transistor with engineered substrate
US9093462B2 (en) 2013-05-06 2015-07-28 Qualcomm Incorporated Electrostatic discharge diode
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
WO2015163916A1 (en) 2014-04-25 2015-10-29 Hrl Laboratories, Llc Fet transistor on a iii-v material structure with substrate transfer
US20160005845A1 (en) * 2014-07-02 2016-01-07 International Rectifier Corporation Group III-V Transistor Utilizing a Substrate Having a Dielectrically-Filled Region
US10153276B2 (en) * 2014-12-17 2018-12-11 Infineon Technologies Austria Ag Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
DE102017103111A1 (de) * 2017-02-16 2018-08-16 Semikron Elektronik Gmbh & Co. Kg Halbleiterdiode und elektronische Schaltungsanordnung hiermit
US11276780B2 (en) * 2018-06-29 2022-03-15 Intel Corporation Transistor contact area enhancement
TWI680580B (zh) * 2018-07-04 2019-12-21 穩懋半導體股份有限公司 具有電晶體與二極體之化合物半導體單晶集成電路元件
US11038048B2 (en) * 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
CN118016665B (zh) * 2024-04-10 2024-06-11 山东大学 集成SBD的SiC衬底上增强型GaN HEMT器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166677A1 (en) 2007-12-28 2009-07-02 Daisuke Shibata Semiconductor device and manufacturing method thereof
JP2010040814A (ja) 2008-08-06 2010-02-18 Sharp Corp 半導体装置
US20110278598A1 (en) 2009-02-03 2011-11-17 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845387A (en) * 1987-05-28 1989-07-04 Texas Instruments Incorporated Non-stacked ECL type and function
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US20020106587A1 (en) * 2000-11-21 2002-08-08 Advanced Micro Devices, Inc. Two mask via pattern to improve pattern definition
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7348612B2 (en) * 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8598713B2 (en) * 2009-07-22 2013-12-03 Newport Fab, Llc Deep silicon via for grounding of circuits and devices, emitter ballasting and isolation
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US20110260297A1 (en) * 2010-04-27 2011-10-27 Shian-Jyh Lin Through-substrate via and fabrication method thereof
KR20120030782A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166677A1 (en) 2007-12-28 2009-07-02 Daisuke Shibata Semiconductor device and manufacturing method thereof
JP2010040814A (ja) 2008-08-06 2010-02-18 Sharp Corp 半導体装置
US20110278598A1 (en) 2009-02-03 2011-11-17 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure

Also Published As

Publication number Publication date
CN103337499B (zh) 2016-08-03
US20150011058A1 (en) 2015-01-08
US9412834B2 (en) 2016-08-09
US20130221363A1 (en) 2013-08-29
DE102013002986A1 (de) 2013-08-29
CN103337499A (zh) 2013-10-02
US8872235B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102012224047B4 (de) Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013105713B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014116091B4 (de) Halbleiterbauelement
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102013010487A1 (de) Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE102013108698B4 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung und Verfahren
WO2014202409A1 (de) Transistor und verfahren zur herstellung eines transistors
DE102013008456A1 (de) In-situ Sperren-Oxidationstechniken und -gestaltungen
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102015121359A1 (de) Halbleiterbauelement und verfahren
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029812000

Ipc: H01L0029778000

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022713

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative