DE102014108628B4 - Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode - Google Patents

Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode Download PDF

Info

Publication number
DE102014108628B4
DE102014108628B4 DE102014108628.7A DE102014108628A DE102014108628B4 DE 102014108628 B4 DE102014108628 B4 DE 102014108628B4 DE 102014108628 A DE102014108628 A DE 102014108628A DE 102014108628 B4 DE102014108628 B4 DE 102014108628B4
Authority
DE
Germany
Prior art keywords
diode
hemt
source
anode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014108628.7A
Other languages
English (en)
Other versions
DE102014108628A1 (de
Inventor
Oliver Haeberlen
Clemens Ostermaier
Gerhard Prechtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014108628A1 publication Critical patent/DE102014108628A1/de
Application granted granted Critical
Publication of DE102014108628B4 publication Critical patent/DE102014108628B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Abstract

Kaskadendiode (100), umfassend:
einen III-Nitrid-Halbleiterkörper (200);
ein Si-Substrat (202), auf dem der III-Nitrid-Halbleiterkörper (200) angeordnet ist;
einen HEMT mit einem Gate, einem Drain, einer Source und einem Kanal, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers (200) mit unterschiedlichen Bandlücken gebildet ist;
eine Halbleiterdiode (D), die monolithisch mit dem HEMT integriert ist, wobei die Halbleiterdiode (D) eine Kathode (C), die mit der Source des HEMT verbunden ist und eine Anode (A), die mit dem Gate des HEMT verbunden ist, aufweist; und
einen elektrisch leitfähigen Stift (216), der sich durch den III-Nitrid-Halbleiterkörper (200) erstreckt und der die Source des HEMT mit dem Si-Substrat (202) verbindet,
wobei die Anode (A) der Halbleiterdiode (D) die Anode der Kaskadendiode (100) bildet, und der Drain des HEMT die Kathode der Kaskadendiode (100) bildet, und
wobei das Si-Substrat (202) ein dotierter p-Typ ist, wobei der Stift (216) ein n-dotiertes Polysilizium umfasst, wobei die Kathode (C) der Halbleiterdiode (D) von dem n-dotierten Polysilizium-Stift (216) gebildet ist und wobei die Anode (A) der Halbleiterdiode (D) von dem dotierten p-Typ-Si-Substrat (202) gebildet ist.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Kaskadendioden sowie Verfahren zur Herstellung einer Kaskadendiode.
  • HINTERGRUND
  • Die Si-Leistungsdioden mit dem besten Leistungsverhalten sind Si-Schottky-Dioden. Si-Schottky-Dioden weisen verglichen mit anderen Typen von Si-Leistungsdioden eine geringe Sperrverzögerungszeit auf und haben ebenfalls den geringsten Durchlassspannungsabfall (0,4 V bis 0,3 V) auf. Während Si-Schottky-Dioden verglichen mit anderen Dioden-Technologien den Vorteil von nur geringen Durchlassverlusten und nur unbedeutenden Schaltverlusten haben, begrenzt die geringe Bandlücke von Silizium ihre Verwendung auf eine Maximalspannung von um 200 V. Leistungsdioden mit einer Durchbruchspannung, die signifikant über 200 V liegt, wurden durch Kaskadieren einer Niedrigspannungs-Si-Schottky-Diode mit einem Hochspannungs-AIGaN/GaN-HEMT (Transistor mit hoher Elektronenbeweglichkeit) realisiert. Eine solche Kaskadendiode weist den Vorteil einer niedrigen Schwellenspannung einer Si-Schottky-Diode und gleichzeitig die hohe Stromdichte eines GaN auf.
  • Die Funktionalität der Kaskadendiode wird ihr von der Si-Schottky-Diode verliehen, was zu einem potentiellen Anstieg in der Sperrrichtung bis zum Einschnüren des Hochspannungs-HEMT führt (der HEMT ist in diesem Fall eine selbstleitende Vorrichtung). Ohne diese Minimalvorspannung an der Kathoden-Seite der Si-Schottky-Diode, ist der Hochspannungs-HEMT eingeschaltet. Als solche kann die Gesamtschaltgeschwindigkeit der Kaskadendiode von dem Hochspannungs-HEMT und von der schnellen Si-Schottky-Diode profitieren. Jedoch verwenden konventionelle Kaskadendioden die Niedrigspannungs-Si-Schottky-Diode und den Hochspannungs-HEMT auf zwei unterschiedlichen Nacktchips (Chips), wobei ein Nacktchip den Hochspannungs-GaN-HEMT und der andere Nacktchip die Niedrigspannungs-Si-Schottky-Diode aufweist. Die zwei Nacktchips werden über ein gemeinsames Gehäuse, einschließlich einer Bonding- oder Clip-Verbindung zwischen den Nacktchips, kombiniert. Diese Verbindungen im Gehäuse verursachen unerwünschte parasitäre Induktivitäten und Kapazitäten, die das dynamische Verhalten der gesamten Kaskadenschaltung vermindern. Beispielsweise betreffen die Druckschriften US 2009 / 0 189 191 A1 , JP 2013 - 098 317 A und US 2011 / 0 136 325 A1 Halbleiterbauteile mit einem HEMT und einer Halbleiterdiode.
  • ZUSAMMENFASSUNG
  • Es besteht Bedarf an einem Bereitstellen eines verbesserten Konzepts für eine Kaskadendiode, eine Kaskadendiode mit einer Durchbruchspannung über 300 V und ein Verfahren zur Herstellung einer Kaskadendiode. Ein solcher Bedarf kann von dem Gegenstand der Patentansprüche gedeckt werden.
  • Manche Ausführungsformen betreffen eine Kaskadendiode, die einen III-Nitrid-Siliziumkörper; einen HEMT mit einem Gate, einem Drain, einer Source und einem Kanal, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers mit unterschiedlichen Bandlücken gebildet ist; ein Si-Substrat, auf dem der III-Nitrid-Halbleiterkörper angeordnet ist; eine Halbleiterdiode umfasst, die monolithisch mit dem HEMT integriert ist, wobei die Halbleiterdiode eine mit der Source des HEMT verbundenen Kathode und eine mit dem Gate des HEMT verbundene Anode aufweist; und einen elektrisch leitfähigen Stift, der sich durch den III-Nitrid-Halbleiterkörper erstreckt und der die Source des HEMT mit dem Si-Substrat verbindet, umfasst, wobei die Anode der Halbleiterdiode die Anode der Kaskadendiode bildet und der Drain des HEMT die Kathode der Kaskadendiode bildet, und wobei das Si-Substrat ein dotierter p-Typ ist, wobei der Stift ein n-dotiertes Polysilizium umfasst, wobei die Kathode der Halbleiterdiode von dem n-dotierten Polysilizium-Stift gebildet ist und wobei die Anode der Halbleiterdiode von dem dotierten p-Typ-Si-Substrat gebildet ist.
  • Gegebenenfalls ist die Halbleiterdiode eine Si-p-n-Sperrschichtdiode.
  • Manche Ausführungsformen betreffen eine Kaskadendiode, die einen III-Nitrid-Siliziumkörper; einen HEMT mit einem Gate, einem Drain, einer Source und einem Kanal, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers mit unterschiedlichen Bandlücken gebildet ist; ein Si-Substrat, auf dem der Ill-Nitrid-Halbleiterkörper angeordnet ist; eine Halbleiterdiode umfasst, die monolithisch mit dem HEMT integriert ist, wobei die Halbleiterdiode eine mit der Source des HEMT verbundenen Kathode und eine mit dem Gate des HEMT verbundene Anode aufweist; und einen elektrisch leitfähigen Stift, der sich durch den Ill-Nitrid-Halbleiterkörper erstreckt und der die Source des HEMT mit dem Si-Substrat verbindet, umfasst, wobei die Anode der Halbleiterdiode die Anode der Kaskadendiode bildet und der Drain des HEMT die Kathode der Kaskadendiode bildet, wobei der Stift eine n-dotierte Polysiliziumregion, die mit der Source des HEMT in Kontakt steht und eine p-dotierte Polysiliziumregion, die durch die n-dotierte Polysiliziumregion von der Source des HEMT beabstandet ist, umfasst, wobei die Kathode der Halbleiterdiode von der n-dotierten Polysiliziumregion des Stifts gebildet ist und wobei die Anode der Halbleiterdiode von der dotierten p-Typ-Polysiliziumregion des Stifts gebildet ist.
  • Gegebenenfalls ist die Halbleiterdiode eine Si-p-n-Sperrschichtdiode.
  • Manche Ausführungsformen betreffen eine Kaskadendiode mit einer Durchbruchspannung von über 300 V, umfassend einen HEMT, einschließlich eines Gates, eines Drains, einer Source und einer zweidimensionalen Elektronengas-Kanalregion, die die Source und den Drain verbindet und von dem Gate gesteuert wird, wobei der HEMT eine Durchbruchspannung von über 300 V aufweist; ein Si-Substrat, auf dem der HEMT angeordnet ist; eine Si-Schottky-Diode, die monolithisch mit dem HEMT integriert ist, wobei die Si-Schottky-Diode eine Kathode, die mit der Source des HEMT verbunden ist und eine Anode, die mit dem Gate des HEMT verbunden ist, aufweist, wobei die Si-Schottky-Diode eine Durchbruchspannung von weniger als 300 V und eine Durchlassspannung von weniger oder gleich 0,4 V aufweist; und einen elektrisch leitfähigen Stift, der die Source des HEMT mit dem Si-Substrat verbindet, wobei die Anode der Si-Schottky-Diode die Anode der Kaskadendiode bildet und der Drain des HEMT die Kathode der Kaskadendiode bildet, wobei das Si-Substrat ein dotierter p-Typ ist, wobei der Stift ein Metallstift ist, wobei die Kathode der Si-Schottky-Diode von dem Metallstift gebildet ist und wobei die Anode der Si-Schottky-Diode von dem dotierten p-Typ-Si-Substrat gebildet ist.
  • Manche Ausführungsformen betreffen ein Verfahren zur Herstellung einer Kaskadendiode, wobei das Verfahren Folgendes umfasst: das Bilden eines HEMT in einem III-Nitrid-Halbleiterkörper, wobei der HEMT ein Gate, einen Drain, eine Source und einen Kanal aufweist, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers mit unterschiedlichen Bandlücken gebildet ist; das Anordnen des III-Nitrid-Halbleiterkörpers auf einem Si-Substrat; das monolithische Integrieren einer Halbleiterdiode mit dem HEMT, wobei die Halbleiterdiode eine Kathode, die mit der Source des HEMT verbunden ist und eine Anode, die mit dem Gate des HEMT verbunden ist, aufweist; das Verbinden eines Anodenanschlusses der Kaskadendiode mit der Anode der Halbleiterdiode; das Verbinden eines Kathodenanschlusses der Kaskadendiode mit dem Drain des HEMT; und das Bilden eines elektrisch leitfähigen Stifts, der sich durch den Ill-Nitrid-Halbleiterkörper erstreckt und der die Source des HEMT mit dem Si-Substrat verbindet. Das Si-Substrat ist ein dotierter p-Typ, wobei der Stift ein n-dotiertes Polysilizium umfasst, wobei die Kathode der Halbleiterdiode von dem n-dotierten Polysilizium-Stift gebildet ist und wobei die Anode der Halbleiterdiode von dem dotierten p-Typ-Si-Substrat gebildet ist.
  • Manche Ausführungsformen betreffen ein Verfahren zur Herstellung einer Kaskadendiode, wobei das Verfahren Folgendes umfasst: das Bilden eines HEMT in einem III-Nitrid-Halbleiterkörper, wobei der HEMT ein Gate, einen Drain, eine Source und einen Kanal aufweist, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers mit unterschiedlichen Bandlücken gebildet ist; das Anordnen des III-Nitrid-Halbleiterkörpers auf einem Si-Substrat; das monolithische Integrieren einer Halbleiterdiode mit dem HEMT, wobei die Halbleiterdiode eine Kathode, die mit der Source des HEMT verbunden ist und eine Anode, die mit dem Gate des HEMT verbunden ist, aufweist; das Verbinden eines Anodenanschlusses der Kaskadendiode mit der Anode der Halbleiterdiode; das Verbinden eines Kathodenanschlusses der Kaskadendiode mit dem Drain des HEMT; und das Bilden eines elektrisch leitfähigen Stifts, der sich durch den Ill-Nitrid-Halbleiterkörper erstreckt und der die Source des HEMT mit dem Si-Substrat verbindet. Der Stift umfasst eine n-dotierte Polysiliziumregion, die mit der Source des HEMT in Kontakt steht und eine p-dotierte Polysiliziumregion, die durch die n-dotierte Polysiliziumregion von der Source des HEMT beabstandet ist, wobei die Kathode der Halbleiterdiode von der n-dotierten Polysiliziumregion des Stifts gebildet ist und wobei die Anode der Halbleiterdiode von der dotierten p-Typ-Polysiliziumregion des Stifts gebildet ist.
  • Manche Ausführungsformen betreffen ein Verfahren zur Herstellung einer Kaskadendiode mit einer Durchbruchspannung von über 300 V, wobei das Verfahren Folgendes umfasst: das Bilden eines HEMT, wobei der HEMT ein Gate, einen Drain, eine Source und eine zweidimensionale Elektronengas-Kanalregion aufweist, der die Source und den Drain verbindet und von dem Gate gesteuert wird, wobei der HEMT eine Durchbruchspannung von über 300 V aufweist; das Anordnen des HEMT auf einem Si-Substrat; das monolithische Integrieren einer Si-Schottky-Diode mit dem HEMT wobei die Si-Schottky-Diode eine Kathode, die mit der Source des HEMT verbunden ist und eine Anode, die mit dem Gate des HEMT verbunden ist, aufweist, wobei die Si-Schottky-Diode eine Durchbruchspannung von weniger als 300 V und eine Durchlassspannung von weniger als oder gleich 0,4 V aufweist; das Verbinden eines Anoden-Anschlusses der Kaskadendiode mit der Anode der Si-Schottky-Diode; das Verbinden eines Kathoden-Anschlusses der Kaskadendiode mit dem Drain des HEMT; und das Bilden eines elektrisch leitfähigen Stifts, der die Source des HEMT mit dem Si-Substrat verbindet. Das Si-Substrat ist ein dotierter p-Typ, wobei der Stift ein Metallstift ist, wobei die Kathode der Si-Schottky-Diode von dem Metallstift gebildet ist und wobei die Anode der Si-Schottky-Diode von dem dotierten p-Typ-Si-Substrat gebildet ist.
  • Fachleute auf dem Gebiet werden zusätzliche Merkmale und Vorteile nach dem Durchlesen der folgenden detaillierten Beschreibung und bei Durchsicht der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die Bauteile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen liegt der Fokus darin auf dem Illustrieren der Prinzipien der Erfindung. Außerdem bezeichnen ähnliche Bezugszeichen in den Figuren entsprechende Teile. In den Zeichnungen zeigt:
    • 1 ein schematisches Diagramm einer Kaskadendiode, die eine monolithisch mit einem HEMT auf demselben Nacktchip integrierte Halbleiter-Schottky-Diode aufweist;
    • 2 eine Teilansicht eines Querschnitts einer Ausführungsform einer Kaskadendiode, die eine vertikale Si-Schottky-Diode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist;
    • 3 eine Teilansicht eines Querschnitts einer weiteren Ausführungsform einer Kaskadendiode, die eine vertikale Si-Schottky-Diode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist;
    • 4 eine Teilansicht eines Querschnitts einer noch weiteren Ausführungsform einer Kaskadendiode, die eine vertikale Si-Schottky-Diode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist;
    • 5 eine Teilansicht eines Querschnitts noch einer weiteren Ausführungsform einer Kaskadendiode, die eine vertikale Si-Schottky-Diode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist;
    • 6 eine Teilansicht eines Querschnitts einer weiteren Ausführungsform einer Kaskadendiode, die eine vertikale Si-Schottky-Diode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist;
    • 7 eine Teilansicht eines Querschnitts einer Ausführungsform einer Kaskadendiode, die eine vertikale Si-n-p-Sperrschichtdiode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist;
    • 8 eine Teilansicht eines Querschnitts einer weiteren Ausführungsform einer Kaskadendiode, die eine vertikale Si-n-p-Sperrschichtdiode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist;
    • 9 eine Teilansicht eines Querschnitts einer Ausführungsform einer Kaskadendiode, die eine laterale Halbleiterdiode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist; und
    • 10 eine Teilansicht eines Querschnitts einer weiteren Ausführungsform einer Kaskadendiode, die eine laterale Halbleiterdiode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist.
  • DETAILLIERTE BESCHREIBUNG
  • 1 zeigt ein schematisches Diagramm einer Kaskadendiode 100. Die Kaskadendiode 100 weist einen HEMT und eine monolithisch mit dem HEMT auf demselben Nacktchip integrierte Halbleiterdiode (D), wie durch den gestrichelten Kasten in 1 dargestellt, auf. Die Kathode (C) der Halbleiterdiode ist mit der Source (S) des HEMT verbunden, und die Anode (A) der Halbleiterdiode ist mit dem Gate (G) des HEMT verbunden. Die Anode der Halbleiterdiode bildet die Anode (,Anode‘) der Kaskadendiode 100, und der Drain (D) des HEMT bildet die Kathode (,Kathode‘) der Kaskadendiode 100. Eine solche monolithisch integrierte Konstruktion ergibt eine Kaskadendiode 100 mit dem Vorteil einer Niedrigschwellenspannung einer Halbleiterdiode und der hohen Stromdichte und hohen Durchbruchspannung eines HEMT, während unerwünschte parasitäre Gehäuseinduktivitäten und Kapazitäten, die das dynamische Verhalten der Kaskadendiode 100 sonst verschlechtern würden, eliminiert werden.
  • Im Allgemeinen kann der HEMT unter Verwendung jeder geeigneten III-Nitrid-Technologie wie GaN realisiert werden. Die Halbleiterdiode kann unter Verwendung derselben oder einer anderen Halbleitertechnologie wie der HEMT gebildet sein. Beispielsweise im Fall des HEMT mit einer AIGaN-Barriereregion und einer GaN-Pufferregion kann die Halbleiterdiode eine GaN-Diode oder einer Diode mit MIS-Gate (Metallisolationshalbleiter) sein. Im Fall einer Diode mit MIS-Gate basiert die Diode mit MIS-Gate auf einem selbstleitenden HEMT-Design (z.B. wird eine Gate-Pause durchgeführt, um selbstsperrende Bedingungen zu erhalten). Jedoch ist das Gate der Diode mit MIS-Gate elektrisch mit der Source der Diode verbunden, die die Anode bildet. Somit leitet die Diode mit MIS-Gate Strom, wenn eine Sperrspannung zwischen der Source (Anode) und dem Drain (Kathode) der Diode mit MIS-Gate die Schwellenspannung der Diode überschreitet. Die Schwellenspannung der Diode mit MIS-Gate kann geringer sein als die Schwellenspannung des HEMT. Der Kanal öffnet sich unter der Gate-Elektrode der Diode mit MIS-Gate in umgekehrter Richtung, wenn das Potential an dem Drain in Bezug auf die Source eine geringe negative Spannung ist. Bei III-V-Halbleitern kann der Isolator der Diode mit MIS-Gate ein Nitrid anstelle eines Oxids sein.
  • Alternativ dazu kann die Halbleiterdiode eine siliziumbasierte Diode wie eine Si-Schottky-Diode oder eine Si-p-n-Sperrschichtdiode sein. In noch einer weiteren Ausführungsform kann die Halbleiterdiode eine SiC-Schottky-Diode sein. Si- und SiC-Technologien können auf einfache Art mit III-Nitrid-Technologien wie GaN integriert werden, um so die Kaskadendiode 100 zu bilden, die eine Halbleiterdiode aufweist, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist, wie später hierin genauer beschrieben wird.
  • Der Begriff HEMT wird üblicherweise auch als HFET (Heteroübergangs-Feldeffekttransistor), MODFET (modulationsdotierter FET) und MESFET (Metallhalbleiter-Feldeffekttransistor) bezeichnet. Die Begriffe HEMT, HFET, MESFET und MODFET sind hierin austauschbar verwendet und beziehen sich auf jegliche III-Nitrid-basierenden Verbundhalbleitertransistoren, die einen Übergang zwischen zwei Materialien mit unterschiedlichen Bandlücken (d.h. einen Heteroübergang) als Kanal umfassen. Beispielsweise kann GaN mit AlGaN oder InGaN kombiniert werden, um den Kanal zu bilden. Die Verbundhalbleitervorrichtung kann AllnN/AIN/GaN-Barriere-/Zwischenlagen-/Pufferschichtstrukturen aufweisen.
  • Speziell in Bezug auf die GaN-Technologie führt die Gegenwart von Polarisierungsladungen und Dehnungseffekten zu der Bildung eines zweidimensionalen Ladungsträgergases, das eine zweidimensionale Elektronen- oder Lochinversionsschicht ist, die durch eine sehr hohe Trägerdichte und Trägerbeweglichkeit gekennzeichnet ist. Ein solches zweidimensionales Ladungsträgergas, wie ein 2DEG (zweidimensionales Elektronengas) oder 2DHG (zweidimensionales Lochgas), bildet eine leitfähige Kanalregion des HEMT nahe der Grenzfläche z.B. zwischen einer GaN-Legierungsbarriereregion und einer GaN-Pufferregion. Eine dünne, z.B. 1-2 nm dicke, AIN-Schciht kann zwischen der GaN-Pufferregion und der GaN-Legierungsbarriereregion vorgesehen sein, um Legierungsstreuung zu minimieren und eine 2DEG-Beweglichkeit zu verbessern. Im weitesten Sinne können die hierin beschriebenen HEMTs aus jedem binären, ternären oder quaternären Ill-Nitridverbindungs-Halbleitermaterial gebildet werden, bei dem eine Banddiskontinuität für das Vorrichtungskonzept verantwortlich ist.
  • 2 zeigt eine Teilansicht eines Querschnitts einer Ausführungsform eines Nacktchips, der die Hochspannungskaskadendiode 100 aufweist. Der Nacktchip weist einen HEMT auf, der in einem III-Nitrid-Halbleiterkörper 200 angeordnet ist. Der HEMT verfügt über ein Gate (,Gate‘), eine Source (,Source‘) und einen Drain (,Drain‘). Die Gate-, Source- und Drainregionen des HEMT können dotierte Regionen umfassen, z.B. siliziumdotierte Regionen in GaN-basierten III-Nitridmaterialien, um eine n-Typ-Dotierung, Metallregionen oder eine Kombination aus dotierten und Metallregionen zu ergeben. Die Bildung von Gate-, Source- und Drainregionen von HEMTs ist auf dem Gebiet der Halbleitertechnologie bekannt und in Anbetracht dessen wird darauf hierin nicht näher eingegangen.
  • Der III-Nitrid-Halbleiterkörper 200 ist auf einem Si-Substrat 202 mit einer (111) Kristallorientierung gemäß dieser Ausführungsform angeordnet. Eine oder mehrere Übergangsschichten 204 wie eine AIN sind auf dem Si-Substrat 202 gebildet. Eine Pufferregion 206 wie ein GaN ist auf einer oder mehreren Übergangsschicht(en) 204 gebildet, eine Barriereregion 208 wie eine GaN-Legierung wie AlGaN oder InGaN ist auf der Pufferregion 206 gebildet, und eine Passivierungsschicht 210 wie SiN ist auf der Barriereregion 208 gebildet. Die Barriere- und Pufferregionen 206, 208 umfassen Materialien des III-Nitrid-Halbleiterkörpers 200 mit unterschiedlichen Bandlücken und ergeben somit einen 2DEG- oder 2DHG-Kanal 212 des HEMT, wie hierin bereits zuvor erklärt, abhängig von der Materialart. Der Kanal 212 verbindet die Source und den Drain des HEMT und wird von dem Gate gesteuert. In dieser Ausführungsform ist der HEMT selbstleitend, d.h. das Gate muss mit einer negativen Gatespannung beaufschlagt werden, um den Kanal 212 unter dem Gate zu unterbrechen und um den HEMT auszuschalten. Im Allgemeinen können jegliche geeigneten binären, ternären oder quarternären III-Nitridverbindungs-Halbleiterschichten 204, 206, 208 zu Herstellungszwecken der Vorrichtung auf dem Si-Substrat 202 gebildet werden. Die Bildung solcher III-Nitridverbindungs-Halbleiterschichten 204, 206, 208 auf einem Wachstumssubstrat wie einem Si-Substrat 202 ist auf dem Gebiet der Halbleitertechnologie bekannt und in Anbetracht dessen wird darauf hierin nicht näher eingegangen.
  • Der Kaskadendioden-Nacktchip weist ferner eine monolithisch mit dem HEMT auf demselben Nacktchip integrierte Halbleiterdiode auf. In dieser Ausführungsform ist die Halbleiterdiode unter Verwendung einer anderen Halbleitertechnologie als HEMT gebildet. Insbesondere ist das Si-Substrat 202 ein dotierter n-Typ, und eine Metallisierung 214 ist auf einer Seite 203 des Si-Substrats 202, von dem III-Nitrid-Halbleiterkörper 200 abgewandt, angeordnet. Die Halbleiterdiode ist eine Si-Schottky-Diode gemäß dieser Ausführungsform. Die Kathode der Si-Schottky-Diode wird durch das dotierte n-Typ-Si-Substrat 202 gebildet, und die Anode der Si-Schottky-Diode wird durch die auf der Rückseite 203 des Si-Substrats 202 angeordneten Metallisierung 214 gebildet. Als solche bildet die Rückseitenmetallisierung 214 einen Schottky-Kontakt.
  • Ein elektrisch leitfähiger Ohmscher Stift (‚Ohmscher Stift‘) 216 erstreckt sich durch den III-Nitrid-Halbleiterkörper 200 und verbindet die Source des HEMT mit dem Si-Substrat 202. Der Stift 216 kann aus Metall oder Polysilizium bestehen und kann durch Ätzen einer Öffnung durch den III-Nitrid-Halbleiterkörper 200 bis hin zum Si-Substrat 202 und Füllen der Öffnung gebildet werden. Der Stift 216 kann isolierte Seitenwände 215 aufweisen, um den leitenden Teil des Stifts 216 von dem angrenzenden Halbleitermaterial 200 zu isolieren. Der Stift 216 vervollständigt die Kaskadenverbindung zwischen der Source des HEMT und der Kathode der Halbleiterdiode.
  • Alternativ dazu kann ein SiC-Substrat anstelle eines Si-Substrats 202 verwendet werden, und die Halbleiterdiode kann eine SiC-Schottky-Diode anstelle einer Si-Schottky-Diode sein. In noch einer weiteren Ausführungsform kann die Halbleiterdiode eine GaN-Diode oder eine Diode mit MIS-Gate sein, die in demselben III-Nitrid-Halbleiterkörper 200 wie der HEMT gebildet ist. In jedem Fall bildet die Anode der Halbleiterdiode die Anode der Hochspannungskaskadendiode und der Drain des HEMT bildet die Kathode der Hochspannungskaskadendiode wie in 1 dargestellt.
  • Die Kaskadendiodenform kann durch Bilden des III-Nitrid-Halbleiterkörpers 200 anstelle von auf einem Si(111)-Substrat durch Molekularstrahlepitaxie und metallorganische Dampfphasenepitaxie auf Fehlschnitt-Si(110)-oder-Si(100)-Substraten hergestellt werden. Alternativ dazu kann eine vorgewachsene GaN-Epischicht durch Entfernen des ursprünglichen Substrats und anschließendem Bonding mit dem Si(100)-Substrat, z.B. über eine Au/In/Au-Bondingschicht, eine Pdln3- und eine AuGe-Zwischenschicht oder eine SiO2-Zwischenschicht, auf ein Si(100)-Substrat übertragen werden. In noch einer weiteren Ausführungsform kann ein Substrat umfassend Si(100) und GaN durch Substratbonding und einen Rückätzungsvorgang gebildet werden. Im Allgemeinen können solche Verfahren und andere dazu verwendet werden, um eine Halbleiterdiode, die monolithisch zur Bildung einer Hochspannungskaskadendiode mit einem HEMT auf demselben Nacktchip integriert ist, zu realisieren.
  • Im Fall einer GaN-Diode, die monolithisch mit dem HEMT integriert ist, um die Kaskadendiode aus 1 auf demselben Nacktchip zu bilden, beträgt die Durchlassspannung der Halbleiterdiode etwa 1 V bis 0,8 V. Im Fall einer Diode mit MIS-Gate, die monolithisch mit dem HEMT integriert ist, um die Kaskadendiode aus 1 auf demselben Nacktchip zu bilden, kann die Durchlassspannung der Halbleiterdiode weniger als 0,8 V betragen. Das Leistungsverhalten der Kaskadendiode kann unter Verwendung einer Si-p-n-Sperrschichtdiode oder einer SiC-Schottky-Diode gesteigert werden, von denen jede eine Durchlassspannung von etwa 0,7 V bis 0,6 V aufweist. Das Leistungsverhalten der Kaskadendiode kann unter Verwendung einer Si-Schottky-Diode, die eine Durchlassspannung von etwa 0,4 V oder weniger aufweist, noch weiter gesteigert werden. Si-Schottky-Dioden haben eine Durchbruchspannung von weniger als 300 V, z.B. üblicherweise 200 V oder weniger. Im Gegensatz dazu weist der mit der Halbleiterdiode monolithisch integrierte HEMT eine Durchbruchspannung von mehr als 300 V auf. Beispielsweise im Fall eines lateralen GaN-HEMT, wie in 2 dargestellt, kann der laterale HEMT eine Durchbruchspannung von etwa 600 V oder mehr aufweisen. Vertikale oder quasi-vertikale HEMTs können verwendet werden, weisen jedoch aufgrund einer dünneren Driftregion eine niedrigere Durchbruchspannung auf.
  • 3 zeigt eine Teilansicht eines Querschnitts des in 2 dargestellten Nacktchips, bei dem das Gate des HEMT über einen Banddraht, eine Schleife oder einen Clip 220 mit einem Leiterrahmen 218 verbunden ist. Der Leiterrahmen 218 hat einen leitenden Pfad zur Vervollständigung der elektrischen Verbindung mit der Anode der Halbleiterdiode, d.h. mit der Rückseitenmetallisierung 214, die die in 1 dargestellte Kaskadendiodenverbindung darstellt.
  • 4 zeigt eine Teilansicht eines Querschnitts des in 2 dargestellten Nacktchips, bei dem das Gate des HEMT mit der Anode der Halbleiterdiode verbunden ist, d.h. mit der Rückseitenmetallisierung 214 über einen elektrisch leitfähigen Stift 222 verbunden ist. Der Stift 222 erstreckt sich durch den III-Nitrid-Halbleiterkörper 200 und das Si-Substrat 202 bis zur Rückseitenmetallisierung 214 und verbindet das Gate des HEMT über eine Metallschicht oder einen Clip 224, der an der Vorderseite 201 des Nacktchips angeordnet ist, mit der Anode der Halbleiterdiode. Der elektrisch leitfähige Stift 222 verfügt über isolierte Seitenwände 226, um den Stift 222 von dem angrenzenden Halbleitermaterial 200, 202 zu isolieren.
  • 5 zeigt eine Teilansicht eines Querschnitts einer weiteren Ausführungsform eines Nacktchips mit einer Hochspannungskaskadendiode. Die in 5 dargestellte Ausführungsform ähnelt der in 2 dargestellten Ausführungsform, jedoch ist die Konzentration der n-Typ-Dotierung des Si-Substrats 202 in 5 in einer ersten Region 228 des Si-Substrats 202, benachbart zu der Rückseitenmetallisierung 214, geringer und in einer zweiten Region 230 des Si-Substrats 202, das durch die erste (niedriger dotierte) Region 228 von der Rückseitenmetallisierung 214 beabstandet ist, höher. Beispielsweise kann die höher dotierte Region 230 des Si-Substrats 202 eine Dotierungskonzentration von 1017 bis 1020 cm-3 aufweisen, und die niedriger dotierte Region 228 des Si-Substrats 202 kann eine Dotierungskonzentration von 1014 bis 1016 cm-3 aufweisen. Die niedriger dotierte Region 228 kann von einem Rückseiten-Epitaxialvorgang auf der höher dotierten Region 230 gebildet sein. Im Allgemeinen führt eine solche Konstruktion zu einer besseren Schottky-Grenzfläche zwischen der Rückseitenmetallisierung 214 und dem Si-Substrat 202.
  • 6 zeigt eine Teilansicht eines Querschnitts noch einer weiteren Ausführungsform eines Nacktchips mit einer Hochspannungskaskadendiode. Die in 6 dargestellte Ausführungsform ähnelt der in 2 dargestellten Ausführungsform, jedoch ist das Si-Substrat 202 vom p-Typ, nicht vom n-Typ. Im Fall eines solchen p-Typ-Substrats 202 befindet sich der Schottky-Kontakt an der HEMT-Source-Seite, damit die Kaskadendiode wie in 1 dargestellt funktionieren kann. Somit kann der Schottky-Kontakt unter Verwendung eines Metallstifts (,Schottky-BD-Stift‘) 216 in Verbindung mit dem p-Typ-Si-Substrat 202 hergestellt werden. Die Rückseitenmetallisierung 214 ist gemäß dieser Ausführungsform ohmisch, so dass die Kathode der Si-Schottky-Diode von dem Metallstift 216 gebildet ist und die Anode der Diode von dem dotierten p-Typ-Si-Substrat 202 gebildet ist.
  • 7 zeigt eine Teilansicht eines Querschnitts noch einer weiteren Ausführungsform eines Nacktchips mit einer Hochspannungskaskadendiode. Die in 7 dargestellte Ausführungsform ähnelt der in 6 dargestellten Ausführungsform, jedoch umfasst der Stift (,n-Typ-Polystift‘) 216, der die Source des HEMT mit dem p-Typ-Si-Substrat 202 verbindet, n-dotiertes Polysilizium. Gemäß dieser Ausführungsform ist die Halbleiterdiode eine Si p-n-Sperrschichtdiode. Die Kathode der Si-p-n-Sperrschichtdiode ist von dem n-dotierten Polysiliziumstift 216 gebildet, und die Anode der Si-p-n-Sperrschichtdiode ist von dem dotierten p-Typ-Si-Substrat 202 gebildet. Die begrenzte Sperrverarmung des polybasierten p-n-Übergangs erfordert eine ausreichend hohe Schwellen- (Vth)-Spannung (d.h. Vth < 0), um die Kaskadenfunktionalität aufrecht zu erhalten. Alternativ dazu kann der p-n-Übergang an der Wafer-Rückseite 203 und nicht teilweise in dem Stift 216 ausgeführt sein.
  • 8 zeigt eine Teilansicht eines Querschnitts einer weiteren Ausführungsform eines Nacktchips mit einer Hochspannungskaskadendiode. Die in 8 dargestellte Ausführungsform ähnelt der in 7 dargestellten Ausführungsform, jedoch ist die Si-p-n-Sperrschichtdiode ausschließlich in dem Stift 216 gebildet, der die Source des HEMT mit dem p-Typ-Si-Substrat 202 verbindet. Gemäß dieser Ausführungsform umfasst der Stift 216 eine n-dotierte Polysiliziumregion (,n-Typ-Poly‘) 232, die mit der Source des HEMT in Kontakt steht und eine p-dotierte Polysiliziumregion (,p-Typ-Poly‘) 234, die von der Source des HEMT durch die n-dotierte Polysiliziumregion 232 beabstandet ist. Die Kathode der Si-p-n-Sperrschichtdiode ist von der n-dotierten Polysiliziumregion 232 des Stifts 216 gebildet, und die Anode der Si-p-n-Sperrschichtdiode ist von der dotierten p-Typ-Polysiliziumregion 234 des Stifts 216 gebildet.
  • Die hierin zuvor beschriebenen Ausführungsformen der Kaskadendiode verwenden eine vertikale Halbleiterdiode, die monolithisch mit dem HEMT auf demselben Nacktchip integriert ist. Alternativ dazu kann eine laterale Halbleiterdiode monolithisch mit dem HEMT auf demselben Nacktchip integriert werden. Beispielsweise kann eine laterale Diodenausführung unter Verwendung einer Polysiliziumanordnung auf oder benachbart zu den Source- und Gate-Metallelektroden umgesetzt werden. Das Polysilizium kann vor oder nach der Bildung der Source- und der Gate-Metallelektroden angeordnet werden. Wird das Polysilizium vor der Bildung der Source- und der Gate-Metallelektroden durchgeführt, kann das Polysilizium über einen Schottky-Kontakt mit der HEMT-Source und über einen Ohmschen Kontakt mit dem HEMT-Gate verbunden werden.
  • 9 zeigt eine Teilansicht eines Querschnitts einer Ausführungsform einer lateralen Halbleiterdiode, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist, um so die in 1 dargestellte Hochspannungskaskadendiode zu bilden. Die laterale Halbleiterdiode ist auf einer Seite des III-Nitrid-Halbleiterkörpers 200 mit dem Gate des HEMT angeordnet. Die laterale Halbleiterdiode weist eine hoch n-dotierte (n++) Polysiliziumregion 300, die auf der Vorderseite 201 des Ill-Nitrid-Halbleiterkörpers 200 angeordnet ist, eine niedrig n-dotierte (n-) Polysiliziumregion 302, benachbart zu der hoch n-dotierten Polysiliziumregion 300, einen Ohmschen Kontakt 304 auf der hoch n-dotierten Polysiliziumregion 300 und einen Schottky-Kontakt 306 auf der niedrig n-dotierten Polysiliziumregion 302 auf. Die hoch und niedrig n-dotierten Polysiliziumregionen 300, 302 können durch eine Standardabscheidung, Maskierungs- und Dotierungsprozesse gebildet werden und somit wird in dieser Hinsicht keine weitere Erklärung dazu hierin aufgenommen. Die Source des HEMT ist über einen Clip, Banddraht, eine Schlaufe oder über einen anderen Typ eines elektrischen Verbinders 308 mit dem Ohmschen Kontakt verbunden, und das Gate des HEMT ist über einen anderen Clip, Banddraht, einer anderen Schlaufe oder über einen anderen Typ eines elektrischen Verbinders 310 mit dem Schottky-Kontakt 306 verbunden, um die in 1 dargestellte Kaskadenverbindung zu komplettieren. Die Anode und Kathode der resultierenden Kaskadendiode sind in 9 mit ,Anode‘ bzw. mit .Kathode‘ bezeichnet.
  • 10 zeigt eine Teilansicht eines Querschnitts einer weiteren Ausführungsform einer lateralen Halbleiterdiode, die monolithisch mit einem HEMT auf demselben Nacktchip integriert ist, um somit die in 1 dargestellte Hochspannungskaskadendiode zu bilden. Die laterale Halbleiterdiode weist eine hoch p-dotierte (p++) Polysiliziumregion 312, die auf der Vorderseite 201 des Ill-Nitrid-Halbleiterkörpers 200 angeordnet ist, eine niedrig p-dotierte Polysiliziumregion 314, benachbart zu der hoch n-dotierten Polysiliziumregion 312, einen Ohmschen Kontakt 316 auf der hoch p-dotierten Polysiliziumregion 312 und einen Schottky-Kontakt 318 auf der niedrig p-dotierten Polysiliziumregion 314 auf. Die hoch und niedrig p-dotierten Polysiliziumregionen 312, 314 können durch eine Standardabscheidung, Maskierungs- und Dotierungsprozesse gebildet werden und somit wird in dieser Hinsicht keine weitere Erklärung dazu hierin aufgenommen. Die Source des HEMT ist über einen Clip, Banddraht, eine Schlaufe oder über einen anderen Typ eines elektrischen Verbinders 320 mit dem Schottky-Kontakt 318 verbunden, und das Gate des HEMT ist über einen anderen Clip, Banddraht, einer anderen Schlaufe oder über einen anderen Typ eines elektrischen Verbinders 322 mit dem Ohmschen Kontakt 316 verbunden, um die in 1 dargestellte Kaskadenverbindung zu komplettieren. Die Anode und Kathode der resultierenden Kaskadendiode sind in 9 mit ,Anode‘ bzw. mit .Kathode‘ bezeichnet.
  • Räumlich relative Begriffe wie „unter“, „unterhalb“, „niedriger“, „über“, „oberhalb“ und dergleichen sind zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erklären. Die Begriffe sollen unterschiedliche Ausrichtungen der Vorrichtung zusätzlich zu den verschiedenen Ausrichtungen, die in den Figuren dargestellt sind, umfassen. Außerdem werden Begriffe wie „erste(r)“, „zweite(r)“ und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Abschnitte etc. zu beschreiben und sollen ebenfalls nicht als beschränkend angesehen werden. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Wie hierin verwendet sind die Begriffe „einschließen“, „enthalten“, „aufweisen“, „umfassen“ und dergleichen offene Begriffe, die die Gegenwart von angegebenen Elementen oder Merkmalen anzeigen, jedoch keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ enthalten die Singular- und die Pluralform, sofern dies im Kontext nicht klar anders definiert ist.

Claims (8)

  1. Kaskadendiode (100), umfassend: einen III-Nitrid-Halbleiterkörper (200); ein Si-Substrat (202), auf dem der III-Nitrid-Halbleiterkörper (200) angeordnet ist; einen HEMT mit einem Gate, einem Drain, einer Source und einem Kanal, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers (200) mit unterschiedlichen Bandlücken gebildet ist; eine Halbleiterdiode (D), die monolithisch mit dem HEMT integriert ist, wobei die Halbleiterdiode (D) eine Kathode (C), die mit der Source des HEMT verbunden ist und eine Anode (A), die mit dem Gate des HEMT verbunden ist, aufweist; und einen elektrisch leitfähigen Stift (216), der sich durch den III-Nitrid-Halbleiterkörper (200) erstreckt und der die Source des HEMT mit dem Si-Substrat (202) verbindet, wobei die Anode (A) der Halbleiterdiode (D) die Anode der Kaskadendiode (100) bildet, und der Drain des HEMT die Kathode der Kaskadendiode (100) bildet, und wobei das Si-Substrat (202) ein dotierter p-Typ ist, wobei der Stift (216) ein n-dotiertes Polysilizium umfasst, wobei die Kathode (C) der Halbleiterdiode (D) von dem n-dotierten Polysilizium-Stift (216) gebildet ist und wobei die Anode (A) der Halbleiterdiode (D) von dem dotierten p-Typ-Si-Substrat (202) gebildet ist.
  2. Kaskadendiode (100) nach Anspruch 1, wobei die Halbleiterdiode (D) eine Si-p-n-Sperrschichtdiode ist.
  3. Kaskadendiode (100), umfassend: einen III-Nitrid-Halbleiterkörper (200); ein Si-Substrat (202), auf dem der III-Nitrid-Halbleiterkörper (200) angeordnet ist; einen HEMT mit einem Gate, einem Drain, einer Source und einem Kanal, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers (200) mit unterschiedlichen Bandlücken gebildet ist; eine Halbleiterdiode (D), die monolithisch mit dem HEMT integriert ist, wobei die Halbleiterdiode (D) eine Kathode (C), die mit der Source des HEMT verbunden ist und eine Anode (A), die mit dem Gate des HEMT verbunden ist, aufweist; und einen elektrisch leitfähigen Stift (216), der sich durch den III-Nitrid-Halbleiterkörper (200) erstreckt und der die Source des HEMT mit dem Si-Substrat (202) verbindet, wobei die Anode (A) der Halbleiterdiode (D) die Anode der Kaskadendiode (100) bildet, und der Drain des HEMT die Kathode der Kaskadendiode (100) bildet, und wobei der Stift (216) eine n-dotierte Polysiliziumregion (232), die mit der Source des HEMT in Kontakt steht und eine p-dotierte Polysiliziumregion (234), die durch die n-dotierte Polysiliziumregion (232) von der Source des HEMT beabstandet ist, umfasst, wobei die Kathode (C) der Halbleiterdiode (D) von der n-dotierten Polysiliziumregion (232)des Stifts (216) gebildet ist und wobei die Anode (A) der Halbleiterdiode (D) von der dotierten p-Typ-Polysiliziumregion (234) des Stifts (216) gebildet ist.
  4. Kaskadendiode (100) nach Anspruch 3, wobei die Halbleiterdiode (D) eine Si-p-n-Sperrschichtdiode ist.
  5. Kaskadendiode (100) mit einer Durchbruchspannung von über 300 V, umfassend: einen HEMT, der ein Gate, einen Drain, eine Source und eine zweidimensionale Elektronengas-Kanalregion aufweist, der die Source und den Drain verbindet und von dem Gate gesteuert wird, wobei der HEMT eine Durchbruchspannung von über 300 V aufweist; ein Si-Substrat (202), auf dem der HEMT angeordnet ist; eine Si-Schottky-Diode, die monolithisch mit dem HEMT integriert ist, wobei die Si-Schottky-Diode eine Kathode, die mit der Source des HEMT verbunden ist und eine Anode, die mit dem Gate des HEMT verbunden ist, aufweist, wobei die Si-Schottky-Diode eine Durchbruchspannung von weniger als 300 V und eine Durchlassspannung von weniger als oder gleich 0,4 V aufweist; und einen elektrisch leitfähigen Stift (216), der die Source des HEMT mit dem Si-Substrat (202) verbindet, wobei die Anode der Si-Schottky-Diode die Anode der Kaskadendiode (100) bildet und wobei der Drain des HEMT die Kathode der Kaskadendiode (100) bildet, wobei das Si-Substrat (202) ein dotierter p-Typ ist, wobei der Stift (216) ein Metallstift ist, wobei die Kathode der Si-Schottky-Diode von dem Metallstift (216) gebildet ist und wobei die Anode der Si-Schottky-Diode von dem dotierten p-Typ-Si-Substrat (202) gebildet ist.
  6. Verfahren zur Herstellung einer Kaskadendiode (100), wobei das Verfahren Folgendes umfasst: ein Bilden eines HEMT in einem III-Nitrid-Halbleiterkörper (200), wobei der HEMT ein Gate, einen Drain, eine Source und einen Kanal aufweist, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert wird und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers (200) mit unterschiedlichen Bandlücken gebildet ist; ein Anordnen des III-Nitrid-Halbleiterkörpers (200) auf einem Si-Substrat (202); ein monolithisches Integrieren einer Halbleiterdiode (D) mit dem HEMT, wobei die Halbleiterdiode (D) eine Kathode (C), die mit der Source des HEMT verbunden ist, und eine Anode (A), die mit dem Gate des HEMT verbunden ist, aufweist; ein Verbinden eines Anoden-Anschlusses der Kaskadendiode (100) mit der Anode (A) der Halbleiterdiode (D); ein Verbinden eines Kathoden-Anschlusses der Kaskadendiode (100) mit dem Drain des HEMT; und ein Bilden eines elektrisch leitfähigen Stifts (216), der sich durch den III-Nitrid-Halbleiterkörper (200) erstreckt und der die Source des HEMT mit dem Si-Substrat (202) verbindet, wobei das Si-Substrat (202) ein dotierter p-Typ ist, wobei der Stift (216) ein n-dotiertes Polysilizium umfasst, wobei die Kathode (C) der Halbleiterdiode (D) von dem n-dotierten Polysilizium-Stift (216) gebildet ist und wobei die Anode (A) der Halbleiterdiode (D) von dem dotierten p-Typ-Si-Substrat (202) gebildet ist.
  7. Verfahren zur Herstellung einer Kaskadendiode (100), wobei das Verfahren Folgendes umfasst: ein Bilden eines HEMT in einem III-Nitrid-Halbleiterkörper (200), wobei der HEMT ein Gate, einen Drain, eine Source und einen Kanal aufweist, der die Source und den Drain verbindet, wobei der Kanal von dem Gate gesteuert wird und von einem Übergang zwischen zwei Materialien des III-Nitrid-Halbleiterkörpers (200) mit unterschiedlichen Bandlücken gebildet ist; ein Anordnen des III-Nitrid-Halbleiterkörpers (200) auf einem Si-Substrat (202); ein monolithisches Integrieren einer Halbleiterdiode (D) mit dem HEMT, wobei die Halbleiterdiode (D) eine Kathode (C), die mit der Source des HEMT verbunden ist, und eine Anode (A), die mit dem Gate des HEMT verbunden ist, aufweist; ein Verbinden eines Anoden-Anschlusses der Kaskadendiode (100) mit der Anode (A) der Halbleiterdiode (D); ein Verbinden eines Kathoden-Anschlusses der Kaskadendiode (100) mit dem Drain des HEMT; und ein Bilden eines elektrisch leitfähigen Stifts (216), der sich durch den III-Nitrid-Halbleiterkörper (200) erstreckt und der die Source des HEMT mit dem Si-Substrat (202) verbindet, wobei der Stift (216) eine n-dotierte Polysiliziumregion (232), die mit der Source des HEMT in Kontakt steht und eine p-dotierte Polysiliziumregion (234), die durch die n-dotierte Polysiliziumregion (232) von der Source des HEMT beabstandet ist, umfasst, wobei die Kathode (C) der Halbleiterdiode (D) von der n-dotierten Polysiliziumregion (232) des Stifts (216) gebildet ist und wobei die Anode (A) der Halbleiterdiode (D) von der dotierten p-Typ-Polysiliziumregion (234) des Stifts (216) gebildet ist.
  8. Verfahren zur Herstellung einer Kaskadendiode (100) mit einer Durchbruchspannung von über 300 V, wobei das Verfahren Folgendes umfasst: ein Bilden eines HEMT, wobei der HEMT ein Gate, einen Drain, eine Source und eine zweidimensionale Elektronengas-Kanalregion aufweist, der die Source und den Drain verbindet und von dem Gate gesteuert wird, wobei der HEMT eine Durchbruchspannung von über 300 V aufweist; ein Anordnen des HEMT auf einem Si-Substrat (202); ein monolithisches Integrieren einer Si-Schottky-Diode mit dem HEMT wobei die Si-Schottky-Diode eine Kathode, die mit der Source des HEMT verbunden ist und eine Anode, die mit dem Gate des HEMT verbunden ist, aufweist, wobei die Si-Schottky-Diode eine Durchbruchspannung von weniger als 300 V und eine Durchlassspannung von weniger als oder gleich 0,4 V aufweist; ein Verbinden eines Anoden-Anschlusses der Kaskadendiode (100) mit der Anode der Si-Schottky-Diode; ein Verbinden eines Kathoden-Anschlusses der Kaskadendiode (100) mit dem Drain des HEMT; und ein Bilden eines elektrisch leitfähigen Stifts (216), der die Source des HEMT mit dem Si-Substrat (202) verbindet, wobei das Si-Substrat (202) ein dotierter p-Typ ist, wobei der Stift (216) ein Metallstift ist, wobei die Kathode der Si-Schottky-Diode von dem Metallstift (216) gebildet ist und wobei die Anode der Si-Schottky-Diode von dem dotierten p-Typ-Si-Substrat (202) gebildet ist.
DE102014108628.7A 2013-06-18 2014-06-18 Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode Active DE102014108628B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/920,621 2013-06-18
US13/920,621 US9142550B2 (en) 2013-06-18 2013-06-18 High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode

Publications (2)

Publication Number Publication Date
DE102014108628A1 DE102014108628A1 (de) 2014-12-18
DE102014108628B4 true DE102014108628B4 (de) 2022-07-28

Family

ID=52009932

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014108628.7A Active DE102014108628B4 (de) 2013-06-18 2014-06-18 Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode

Country Status (3)

Country Link
US (1) US9142550B2 (de)
CN (1) CN104241260B (de)
DE (1) DE102014108628B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
JP5678866B2 (ja) * 2011-10-31 2015-03-04 株式会社デンソー 半導体装置およびその製造方法
WO2013147710A1 (en) * 2012-03-29 2013-10-03 Agency For Science, Technology And Research Iii-nitride high electron mobility transistor structures and methods for fabrication of same
US9245991B2 (en) 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US9640611B2 (en) 2014-03-19 2017-05-02 Texas Instruments Incorporated HV complementary bipolar transistors with lateral collectors on SOI with resurf regions under buried oxide
US9397089B2 (en) 2014-06-23 2016-07-19 Infineon Technologies Americas Corp. Group III-V HEMT having a selectably floating substrate
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
US11335799B2 (en) 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
CN107104048A (zh) * 2016-02-23 2017-08-29 北京大学 集成肖特基二极管的氮化镓晶体管的制造方法
CN107154427B (zh) * 2016-03-03 2019-12-13 北京大学 一种减小GaN功率开关器件电流坍塌的器件结构
US10741644B2 (en) * 2016-11-22 2020-08-11 Delta Electronics, Inc. Semiconductor devices with via structure and package structures comprising the same
CN107342221B (zh) * 2017-06-22 2020-09-01 成都海威华芯科技有限公司 一种SiC基GaN晶体的深孔刻蚀方法
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
CN113826206A (zh) * 2019-03-21 2021-12-21 创世舫科技有限公司 Iii-氮化物器件的集成设计
FR3097682B1 (fr) * 2019-06-19 2023-01-13 St Microelectronics Gmbh Composant monolithique comportant un transistor de puissance au nitrure de gallium
CN110400776A (zh) * 2019-07-02 2019-11-01 珠海格力电器股份有限公司 一种功率芯片及其制备方法
EP3783663A1 (de) * 2019-08-21 2021-02-24 Infineon Technologies AG Halbleiterbauelement und verfahren
US11424239B2 (en) 2019-12-21 2022-08-23 Intel Corporation Diodes for package substrate electrostatic discharge (ESD) protection
US11264373B2 (en) * 2019-12-21 2022-03-01 Intel Corporation Die backend diodes for electrostatic discharge (ESD) protection
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN114823911B (zh) * 2022-06-30 2022-10-04 成都蓉矽半导体有限公司 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN115411106B (zh) * 2022-08-30 2023-06-16 杭州云镓半导体科技有限公司 一种具有雪崩耐量的GaN器件及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189191A1 (en) 2008-01-30 2009-07-30 The Furukawa Electric Co., Ltd Semiconductor device
US20110136325A1 (en) 2009-05-28 2011-06-09 International Rectifier Corporation Method for fabricating a monolithic integrated composite group III-V and group IV semiconductor device
JP2013098317A (ja) 2011-10-31 2013-05-20 Denso Corp 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084783B2 (en) * 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189191A1 (en) 2008-01-30 2009-07-30 The Furukawa Electric Co., Ltd Semiconductor device
US20110136325A1 (en) 2009-05-28 2011-06-09 International Rectifier Corporation Method for fabricating a monolithic integrated composite group III-V and group IV semiconductor device
JP2013098317A (ja) 2011-10-31 2013-05-20 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20140367700A1 (en) 2014-12-18
DE102014108628A1 (de) 2014-12-18
CN104241260A (zh) 2014-12-24
US9142550B2 (en) 2015-09-22
CN104241260B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
JP5793120B2 (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102013008456A1 (de) In-situ Sperren-Oxidationstechniken und -gestaltungen
DE102013010487A1 (de) Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur
DE102012020978A1 (de) Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102012111830B4 (de) III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür
DE102011052139A1 (de) Selbstsperrender Feldeffekttransistor, Herstellungsverfahren dafür und Verfahren zum Programmieren eines Leistungs-Feldeffekttransistors
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
EP3038163A1 (de) Eine seitliche schottky-barrierendiode der gruppe-iii-n und verfahren zur herstellung davon
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
US20170033187A1 (en) Enhancement mode field effect transistor with doped buffer and drain field plate
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
US20180076287A1 (en) Semiconductor device and semiconductor substrate
DE102014005879B4 (de) Vertikale Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative