JP2013098317A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013098317A
JP2013098317A JP2011239044A JP2011239044A JP2013098317A JP 2013098317 A JP2013098317 A JP 2013098317A JP 2011239044 A JP2011239044 A JP 2011239044A JP 2011239044 A JP2011239044 A JP 2011239044A JP 2013098317 A JP2013098317 A JP 2013098317A
Authority
JP
Japan
Prior art keywords
gate
diode
gallium nitride
region
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011239044A
Other languages
English (en)
Other versions
JP5678866B2 (ja
Inventor
Shinichi Hoshi
真一 星
Shoji Mizuno
祥司 水野
Toru Kaji
徹 加地
Tsutomu Uesugi
勉 上杉
Kazuyoshi Tomita
一義 冨田
Kenji Ito
健治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2011239044A priority Critical patent/JP5678866B2/ja
Priority to US14/347,863 priority patent/US9818856B2/en
Priority to CN201280051561.3A priority patent/CN103890923B/zh
Priority to KR1020147013909A priority patent/KR101562879B1/ko
Priority to DE112012004541.6T priority patent/DE112012004541B4/de
Priority to PCT/JP2012/006623 priority patent/WO2013065243A1/ja
Publication of JP2013098317A publication Critical patent/JP2013098317A/ja
Application granted granted Critical
Publication of JP5678866B2 publication Critical patent/JP5678866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】窒化ガリウム（ＧａＮ）系のＨＥＭＴを保護するダイオード構造を備えた半導体装置とその製造方法を提供する。
【解決手段】基板１０のうちＧａＮ層１３に２次元電子ガスが生成される領域が活性層領域４０とされ、基板１０のうち活性層領域４０を除いた領域にイオン注入が施されていることにより活性層領域４０とは電気的に分離された領域が素子分離領域５０とされている。そして、ダイオード６０は素子分離領域５０の層間絶縁膜２０の上に配置されている。このように、基板１０のうちＨＥＭＴが動作する活性層領域４０とは異なる素子分離領域５０を設けているので、１つの基板１０にＧａＮ−ＨＥＭＴとダイオード６０の両方を備えた構造とすることができる。
【選択図】図２

Description

本発明は、窒化ガリウム（ＧａＮ）系の高電子移動度トランジスタ（High Electron Mobility Transistor：HEMT）構造を備えた半導体装置およびその製造方法に関する。
窒化ガリウム（ＧａＮ）に代表される窒化物半導体は、バンドギャップがＧａＮで３．４ｅＶ、ＡｌＮで６．２ｅＶと非常に広いバンドギャップを持つ半導体である。さらにＧａＮは絶縁破壊電界および電子の飽和ドリフト速度がＧａＡｓやＳｉ等の他の半導体に比べて、２倍から３倍大きいという特徴を有している。
また、窒化物半導体は、アルミニウム（Ａｌ）、インジウム（Ｉｎ）を用いることで種種の多元混晶半導体を形成し、異なるバンドギャップをもつ半導体を積層することでヘテロ構造を設計することができる。
例えば、Ｃ軸方向においてＡｌ組成比２５％の窒化アルミニウムガリウムと窒化ガリウムのヘテロ界面には、自然分極と格子不整合の歪みで生じるピエゾ分極から１．０×１０１３ｃｍ−２以上の非常に大きなシートキャリア濃度が得られることが知られている。この高濃度の２次元電子ガス（two dimensional electron gas：2DEG）を利用したＡｌＧａＮ／ＧａＮのＨＥＭＴにおいては、Ｓｉ系デバイスの１０倍、同じ化合物半導体のＡｌＧａＡｓ／ＧａＡｓ系の２ＤＥＧと比べても約４倍と非常に大きく高い駆動能力が示される。
さらに窒化物半導体は、その素材のもつ能力の高さから、オン抵抗、耐圧の素子リミットとして、２００Ｖ耐圧をもつデバイスにおいて、Ｓｉを用いたＭＯＳＦＥＴ（金属―酸化膜―半導体電界効果トランジスタ）の１／１０、ＩＧＢＴ（絶縁ゲート倍ポートトランジスタ）の１／３以下の低オン抵抗化が実現されている（例えば、非特許文献１参照）。
W. Saito et al., "High Breakdown Voltage AlGaN-GaN Power-HEMT Design and High Current Density Switching Behavior", IEEE Transactions on Electron Devices, Vol. 50, No. 12, pp.2528-2531, 2003
しかしながら、ＧａＮ−ＨＥＭＴを誘導負荷のある電源や誘導負荷モータを有するインバータ等に応用する場合には以下のような問題がある。
ＨＥＭＴに誘導性負荷が接続された場合、ターンオフした際に誘導性負荷に蓄積したエネルギーを回路内で消費する必要がある。ここで、エネルギーは自己インダクタンスをＬとし電流をＩとするとＥ＝（１／２）×ＬＩ２で表される。Ｓｉを用いたＭＯＳＦＥＴは、デバイス構造にドレイン−ソース間に逆並列に接続された寄生ダイオードを有している。寄生ダイオードのカソードはドレインに接続され、アノードはソースに接続されている。ＭＯＳＦＥＴをオフしたときは、寄生ダイオードのアバランシェ領域を利用して、誘導性負荷からのエネルギーを消費することができるため、比較的大きなアバランシェエネルギー耐量を有する。
アバランシェエネルギー耐量とは、デバイスの破壊耐性の指標であり、誘導性負荷に蓄積されたエネルギーをデバイスで消費した場合、デバイスが破壊に至らすに消費できる最大エネルギーと定義される。
一方、ＧａＮ−ＨＥＭＴやＧａＡｓ−ＨＥＭＴ等の化合物半導体の電界効果トランジスタデバイスは、通常、Ｐ型領域を持たないため、寄生ダイオード構造を持たず、誘導性負荷からのエネルギーを素子内部で消費できず、ゲート・ドレイン間耐圧（ＢＶｇｄ）、またソースドレインオフ間耐圧（ＢＶｄｓｏｆｆ）を上回り素子破壊に至る。したがって、インバータ等、自己インダクタンスＬを持つ誘導性負荷のシステムでは、保護素子とともに用いられるのが通例である。
図１０は、保護素子接続の一例を示した図である。図１０（ａ）はダイオードがソース−ドレイン間に接続された例であり、図１０（ｂ）はダイオードがゲート−ドレイン間、およびゲート−ソース間に接続された例である。
図１０（ａ）に示された接続形態は例えば特開２００９−１６４１５８号公報に記載されたものであるが、ダイオードにＭＯＳＦＥＴの定格電流と同様の電流容量が要求されるため、保護素子の占有面積が大きくなるという欠点がある。
また、図１０（ｂ）に示された接続形態はＧａＮ−ＨＥＭＴでは未だ提案されていないものの、ＩＧＢＴ素子の保護回路と同等の接続形態である。これは、ゲート−ドレイン間電圧が上昇すると、ゲート−ドレイン間のツェナーダイオードが働き、同時にゲート−ソース間のダイオードも働く。このためゲート電圧が持ち上がり、チャネルが開いてアバランシェエネルギーが放出される仕組みの接続である。
ＩＧＢＴ素子に接続された誘導負荷のエネルギーでドレイン電圧が増大したとき、ゲート電圧にそのドレイン電圧を変調して伝達することでチャネルが開き、アバランシェエネルギーを放出する仕組みのため、大きな保護素子を必要としない利点を持つ。
そこで、ＧａＮ−ＨＥＭＴについてもＩＧＢＴ素子と同様に保護素子としてダイオードを設けることが考えられる。ＩＧＢＴ素子の保護素子はＳｉダイオードで構成されるため、これと同様にＧａＮ層の上にダイオードとなる例えばポリシリコンを形成することが自然である。ＧａＮ層は半絶縁性なので、ＧａＮ層の上にポリシリコン層を直接形成できるが、シリコンがＧａＮ層に進入してドーパントになってしまう。これを回避するため、ＧａＮ層の上に絶縁層を介してポリシリコン層を直接形成することになるが、ＧａＮ層、絶縁層、およびポリシリコン層による寄生容量が形成されてしまう。
以上のように、ＧａＮ−ＨＥＭＴにダイオード構造を設けることは困難であり、もちろん今日までＧａＮ−ＨＥＭＴに適した保護ダイオード構造が示されたことはなかった。
本発明は上記点に鑑み、窒化ガリウム（ＧａＮ）系のＨＥＭＴを保護するダイオード構造を備えた半導体装置を提供することを第１の目的とする。また、その製造方法を提供することを第２の目的とする。
上記目的を達成するため、請求項１に記載の発明では、２次元電子ガスが生成されると共にチャネル層として機能する窒化ガリウム層（１３）と、窒化ガリウム層（１３）の上に積層されていると共に、バリア層として機能する窒化アルミニウムガリウム層（１４）と、を含んだ基板（１０）と、窒化アルミニウムガリウム層（１４）の上に設けられていると共に窒化アルミニウムガリウム層（１４）とオーミック接触したソース電極（３０）と、窒化アルミニウムガリウム層（１４）の上にソース電極（３０）から離間して設けられていると共に窒化アルミニウムガリウム層（１４）とオーミック接触したドレイン電極（３１）と、ソース電極（３０）とドレイン電極（３１）との間の窒化アルミニウムガリウム層（１４）の上に形成された層間絶縁膜（２０、２１）と、層間絶縁膜（２０、２１）の上に形成されたゲート電極（３２）と、を有する高電子移動度トランジスタが構成されている。また。基板（１０）のうち窒化ガリウム層（１３）に２次元電子ガスが生成される領域が活性層領域（４０）として機能するように構成されている。
そして、アノードがゲート電極（３２）に電気的に接続されていると共にカソードがドレイン電極（３１）に電気的に接続されたゲート−ドレイン間のダイオード（６０、７０）を備えていることを特徴とする。
これによると、ゲート−ドレイン間のダイオード（６０、７０）によってゲート電極（３２）にドレイン電極（３１）の電圧を伝えることができるので、窒化ガリウム系の高電子移動度トランジスタのチャネルを通してエネルギーを流すことができる。したがって、ダイオード（６０、７０）によって窒化ガリウム系の高電子移動度トランジスタを保護することができる。
請求項２に記載の発明では、基板（１０）のうち活性層領域（４０）を除いた領域の少なくとも一部が、活性層領域（４０）とは電気的に分離された素子分離領域（５０）とされ、ダイオード（６０、７０）は、素子分離領域（５０）に配置されていることを特徴とする。
このように、基板（１０）のうち高電子移動度トランジスタが動作する領域とは異なる素子分離領域（５０）にダイオード（６０、７０）を配置しているので、１つの基板（１０）に窒化ガリウム系の高電子移動度トランジスタとダイオード（６０、７０）の両方を備えた構造を得ることができる。このようにして、窒化ガリウム系の高電子移動度トランジスタにダイオード（６０、７０）を内蔵した構造を得ることができる。
請求項３に記載の発明のように、請求項２に記載の発明において、素子分離領域（５０）は、当該素子分離領域（５０）における窒化ガリウム層（１３）と窒化アルミニウムガリウム層（１４）とにイオン注入されたことにより活性層領域（４０）とは電気的に分離された構造とすることができる。
また、請求項４に記載の発明のように、請求項２に記載の発明において、素子分離領域（５０）は、当該素子分離領域（５０）における窒化ガリウム層（１３）と窒化アルミニウムガリウム層（１４）とがメサエッチングされたことにより活性層領域（４０）とは電気的に分離された構造とすることができる。
さらに、請求項５に記載の発明では、請求項２に記載の発明において、素子分離領域（５０）は、当該素子分離領域（５０）に位置する窒化ガリウム層（１３）と窒化アルミニウムガリウム層（１４）との全てが除去されたことにより活性層領域（４０）とは電気的に分離された構造とすることができる。
請求項６に記載の発明では、素子分離領域（５０）には、窒化アルミニウムガリウム層（１４）の上に形成された層間絶縁膜（２０、２１）が設けられており、ダイオード（６０、７０）は、層間絶縁膜（２０、２１）の上に配置されていることを特徴とする。
これによると、ダイオード（６０、７０）が基板（１０）の上に直接接触しないので、ダイオード（６０、７０）を構成する材料が基板（１０）に拡散してしまうことを抑制することができる。
請求項７に記載の発明では、ダイオード（６０、７０）は、ポリシリコンにより形成された第１導電型層（６２）と第２導電型層（６３）との電気的接続により構成されていることを特徴とする。
このように、ダイオード（６０、７０）をポリシリコンで形成したとしても、ポリシリコンの不純物活性化時は層間絶縁膜（２０、２１）によって窒化ガリウム層（１３）や窒化アルミニウムガリウム層（１４）へのシリコンの拡散を防止することができる。したがって、ポリシリコンによってダイオード（６０、７０）を構成することができる。
請求項８に記載の発明では、ダイオード（６０、７０）は、ショットキー電極（７２）とオーミック電極（７３）とにより構成されたショットキーレベルシフトダイオードであることを特徴とする。このように、ショットキーダイオードの順方向特性をもつダイオードを保護素子とすることもできる。
請求項９に記載の発明では、ゲート電極（３２）に接続されたゲート引き出し配線（３５）と、ドレイン電極（３１）接続されたドレイン引き出し配線（３４）と、ダイオード（６０、７０）のアノードとゲート引き出し配線（３５）とに接続された第１引き出し配線（３６）と、ダイオード（６０、７０）のカソードとドレイン引き出し配線（３４）とに接続された第２引き出し配線（３７）と、を備えていることを特徴とする。
このように、オーミックメタルであるソース電極（３０）やドレイン電極（３１）の一部を配線としてゲート−ドレイン間のダイオード（６０、７０）にそのまま引き回さずに、引き出し配線を用いているので、ゲート−ドレイン間のダイオード（６０、７０）を構成する材料とソース電極（３０）やドレイン電極（３１）を構成する材料とがシリサイド化してしまうことを防止することができる。
そして、請求項１０に記載の発明のように、アノードがソース電極（３０）に電気的に接続されていると共にカソードがゲート電極（３２）に電気的に接続されたゲート−ソース間のダイオード（６１、７１）を備えることもできる。
また、請求項１１に記載の発明のように、請求項１０に記載の発明において、ゲート−ソース間のダイオード（６１、７１）は、基板（１０）のうち活性層領域（４０）を除いた領域の少なくとも一部が、活性層領域（４０）とは電気的に分離された素子分離領域（５０）に配置されている構成とすることもできる。
請求項１２に記載の発明では、請求項１０または１１に記載の発明において、ゲート電極（３２）に接続されたゲート引き出し配線（３５）と、ソース電極（３０）に接続されたソース引き出し配線（３３）と、ゲート−ソース間のダイオード（６１、７１）のカソードとゲート引き出し配線（３５）とに接続された第１引き出し配線（３６）と、ゲート−ソース間のダイオード（６１、７１）のアノードとソース引き出し配線（３３）とに接続された第３引き出し配線（３８）と、を備えていることを特徴とする。
このように、オーミックメタルであるソース電極（３０）やドレイン電極（３１）の一部を配線としてゲート−ソース間のダイオード（６１、７１）にそのまま引き回さずに、引き出し配線を用いているので、ゲート−ソース間のダイオード（６１、７１）を構成する材料とソース電極（３０）やドレイン電極（３１）を構成する材料とがシリサイド化してしまうことを防止することができる。
上記では、半導体装置の構成について述べたが、上記構成を備えた半導体装置を製造する方法について以下に述べる。
請求項１３に記載の発明では、基板（１０）を用意する工程と、基板（１０）のうち活性層領域（４０）となる領域を除いた少なくとも一部の領域に、活性層領域（４０）とは電気的に分離される素子分離領域（５０）を形成する工程と、基板（１０）のうち活性層領域（４０）となる領域に高電子移動度トランジスタを形成する工程と、素子分離領域（５０）に、アノードがゲート電極（３２）に接続されていると共にカソードがドレイン電極（３１）に接続されたゲート−ドレイン間のダイオード（６０、７０）を形成する工程と、を含んでいることを特徴とする。
これにより、窒化ガリウム系の高電子移動度トランジスタにダイオード（６０、７０）を内蔵した半導体装置を得ることができる。
そして、請求項１４に記載の発明のように、請求項１３に記載の発明において、素子分離領域（５０）を形成する工程では、基板（１０）のうち素子分離領域（５０）となる領域に位置する窒化ガリウム層（１３）と窒化アルミニウムガリウム層（１４）とにイオン注入することにより、活性層領域（４０）とは電気的に分離された素子分離領域（５０）を形成することができる。
また、請求項１５に記載の発明では、請求項１３に記載の発明において、素子分離領域（５０）を形成する工程では、基板（１０）のうち素子分離領域（５０）となる領域に位置する窒化ガリウム層（１３）と窒化アルミニウムガリウム層（１４）とをメサエッチングすることにより、活性層領域（４０）とは電気的に分離された素子分離領域（５０）を形成することができる。
さらに、請求項１６に記載の発明では、請求項１３に記載の発明において、素子分離領域（５０）を形成する工程では、基板（１０）のうち素子分離領域（５０）となる領域に位置する窒化ガリウム層（１３）と窒化アルミニウムガリウム層（１４）との全てを除去することにより、活性層領域（４０）とは電気的に分離された素子分離領域（５０）を形成することもできる。
請求項１７に記載の発明では、素子分離領域（５０）を形成する工程では、窒化アルミニウムガリウム層（１４）の上に層間絶縁膜（２０、２１）を形成する工程が含まれている。また、ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、層間絶縁膜（２０、２１）の上にゲート−ドレイン間のダイオード（６０、７０）を形成することを特徴とする。
これによると、ダイオード（６０、７０）を基板（１０）の上に直接接触させないように形成できるので、ダイオード（６０、７０）を構成する材料が基板（１０）に拡散することを抑制することができる。
そして、請求項１８に記載の発明のように、請求項１７に記載の発明において、ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、ポリシリコンの第１導電型層（６２）と第２導電型層（６３）とにより構成されたポリシリコンダイオードを形成することができる。
一方、請求項１９に記載の発明のように、ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、ショットキー電極（７２）とオーミック電極（７３）とにより構成されたショットキーレベルシフトダイオードを形成することもできる。
請求項２０に記載の発明では、ゲート−ドレイン間のダイオード（６０、７０）を形成する工程の後、ゲート電極（３２）に接続されるゲート引き出し配線（３５）と、ドレイン電極（３１）接続されるドレイン引き出し配線（３４）と、ゲート−ドレイン間のダイオード（６０、７０）のアノードとゲート引き出し配線（３５）とを接続する第１引き出し配線（３６）と、ゲート−ドレイン間のダイオード（６０、７０）のカソードとドレイン引き出し配線（３４）とを接続する第２引き出し配線（３７）と、を形成する工程を含んでいることを特徴とする。
これにより、ゲート−ドレイン間のダイオード（６０、７０）を構成する材料とソース電極（３０）やドレイン電極（３１）を構成する材料とがシリサイド化させずに引き出し配線を形成することができる。
また、請求項２１に記載の発明では、ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、素子分離領域（５０）に、アノードがソース電極（３０）に接続されていると共にカソードがゲート電極（３２）に接続されたゲート−ソース間のダイオード（６１、７１）を形成することができる。
そして、請求項２２に記載の発明では、請求項２１に記載の発明において、ゲート−ソース間のダイオード（６１、７１）を形成する工程の後、ゲート電極（３２）に接続されるゲート引き出し配線（３５）と、ソース電極（３０）に接続されるソース引き出し配線（３３）と、ゲート−ソース間のダイオード（６１、７１）のカソードとゲート引き出し配線（３５）とを接続する第１引き出し配線（３６）と、ゲート−ソース間のダイオード（６１、７１）のアノードとソース引き出し配線（３３）とを接続する第３引き出し配線（３８）と、を形成する工程を含んでいることを特徴とする。
これにより、ゲート−ソース間のダイオード（６１、７１）を構成する材料とソース電極（３０）やドレイン電極（３１）を構成する材料とがシリサイド化させずに引き出し配線を形成することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態に係る半導体装置の平面図である。 図１のＡ−Ａ’断面図である。 図１のＢ−Ｂ’断面図である。 本発明の第２実施形態に係る半導体装置の断面図である。 本発明の第３実施形態に係る半導体装置の断面図である。 本発明の第４実施形態に係る半導体装置の平面図である。 図１のＣ−Ｃ’断面図である。 図１のＤ−Ｄ’断面図である。 本発明の第５実施形態に係る半導体装置の断面図である。 課題を説明するための図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ型は本発明の第１導電型に対応し、Ｐ型は本発明の第２導電型に対応している。
（第１実施形態）
図１は、本実施形態に係る半導体装置の平面図である。また、図２は図１のＡ−Ａ’断面図であり、図３は図１のＢ−Ｂ’断面図である。図１〜図３を参照して本実施形態に係る半導体装置の構成について説明する。
まず、本実施形態に係る半導体装置は窒化ガリウム系の高電子移動度トランジスタ（以下、ＧａＮ−ＨＥＭＴという）を備えている。
図２に示されるように、ＧａＮ−ＨＥＭＴは、支持基板１１、バッファ層１２、窒化ガリウム層１３（以下、ＧａＮ層１３という）、および窒化アルミニウムガリウム層１４（以下、ＡｌＧａＮ層１４という）が順に積層された基板１０に形成されている。
支持基板１１は、例えば単結晶Ｓｉ基板である。バッファ層１２は、支持基板１１の格子定数とＧａＮ層１３の格子定数を合わせるための化合物層である。バッファ層１２の厚みは例えば１μｍ〜２μｍである。
ＧａＮ層１３は、２次元電子ガスを生成するチャネル層であり、バッファ層１２の上に積層されている。ＧａＮ層１３に２次元電子ガスが発生すると、２次元電子ガス層１５が形成される。ＧａＮ層１３の厚みは例えば１μｍである。
ＡｌＧａＮ層１４は、チャネル層の電子の障壁となるバリア層であり、ＧａＮ層１３の上に積層されている。ＡｌＧａＮ層１４の厚みは例えば２０ｎｍである。
そして、上記のような積層構造の基板１０の表面、すなわちＡｌＧａＮ層１４の表面に１００ｎｍ程度の層間絶縁膜２０が形成されている。
層間絶縁膜２０のうちの一部が開口し、この開口部にソース電極３０とソース電極３０から離間したドレイン電極３１とが形成されている。これらソース電極３０およびドレイン電極３１は、層間絶縁膜２０が基板１０の表面の面方向と平行な一方向に沿って開口しており、その開口部に延設されている。したがって、ソース電極３０およびドレイン電極３１はＡｌＧａＮ層１４の上に設けられている。
なお、ソース電極３０とドレイン電極３１とは離間しているので、これらソース電極３０とドレイン電極３１との間のＡｌＧａＮ層１４の上には当然層間絶縁膜２０が設けられている。
ソース電極３０およびドレイン電極３１は、ＡｌＧａＮ層１４とオーミック接触したオーミックメタルである。オーミックメタルとして、例えばＴｉ／Ａｌ層が形成されている。
また、ソース電極３０とドレイン電極３１との間の層間絶縁膜２０の上に上述の一方向に沿ってゲート電極３２が形成されている。ゲート電極３２は、例えばＮｉで形成されたショットキー電極である。
したがって、図２に示されるように、２つのドレイン電極３１の間に１つのソース電極３０が配置されている。そして、一方のドレイン電極３１とソース電極３０との間に一方のゲート電極３２が配置されている。また、他方のドレイン電極３１とソース電極３０との間に他方のゲート電極３２が配置されている。
上記の構成において、基板１０のうちＧａＮ層１３に２次元電子ガスが発生する２次元電子ガス層１５の領域が活性層領域４０として機能する。すなわち、活性層領域４０はＧａＮ−ＨＥＭＴが動作するアクティブ領域である。この活性層領域４０は、図１に示されるように、四角形状に区画されている。
一方、基板１０のうち活性層領域４０を除いた領域の少なくとも一部が、活性層領域４０とは電気的に分離された素子分離領域５０となっている。本実施形態では、活性層領域４０を除いた他の領域は全て素子分離領域５０となっている。
そして、素子分離領域５０は、当該素子分離領域５０におけるＧａＮ層１３とＡｌＧａＮ層１４とにＡｒイオンやＮイオンがイオン注入されたことにより、ＧａＮ層１３およびＡｌＧａＮ層１４に素子分離層５１が形成されている。これにより、素子分離領域５０は活性層領域４０とは電気的に分離されている。図２に示されるように、基板１０におけるイオン注入の深さはＧａＮ層１３に達する深さである。具体的には、ＧａＮ層１３の２次元電子ガス層１５よりも深くイオン注入されている。このように、素子分離領域５０はイオン注入によってＧａＮ−ＨＥＭＴが動作しないようにされた領域である。
図２に示されるように、ソース電極３０の上にはソース引き出し配線３３が設けられている。このソース引き出し配線３３は、図１に示されるように、ソース電極３０の延設方向の一方の方向に引き出され、層間絶縁膜２０上においてソース電極３０の延設方向に垂直な方向の一方の方向に引き回されていると共に端部がパッド状にレイアウトされている。
また、図２に示されるように、ドレイン電極３１の上にはドレイン引き出し配線３４が設けられている。図１に示されるように、ドレイン引き出し配線３４は、ソース電極３０の延設方向の他方の方向に引き出され、層間絶縁膜２０上においてソース電極３０の延設方向に垂直な方向の一方の方向に引き回されていると共に端部がパッド状にレイアウトされている。
図１に示されるように、ゲート電極３２はゲート引き出し配線３５に接続されている。このゲート引き出し配線３５は、ソース電極３０の延設方向の他方の方向に引き出され、層間絶縁膜２０上においてソース電極３０の延設方向に垂直な方向の一方の方向に引き回されていると共に端部がパッド状にレイアウトされている。ゲートパッドはドレインパッドとソースパッドとの間に配置されている。すなわち、ゲート電極３２はソース引き出し配線３３およびドレイン引き出し配線３４と同じ工程で形成された電極であり、その一部が配線として機能する。なお、各パッドはワイヤ等を介して図示しない外部回路と電気的に接続される。
そして、基板１０上には、アノードがゲート電極３２に電気的に接続されていると共にカソードがドレイン電極３１に電気的に接続されたゲート−ドレイン間のダイオード６０が設けられている。また、基板１０上には、アノードがソース電極３０に電気的に接続されていると共にカソードがゲート電極３２に電気的に接続されたゲート−ソース間のダイオード６１が設けられている。
これらのダイオード６０、６１は、基板１０のうち活性層領域４０とは電気的に分離された素子分離領域５０に配置されている。具体的には、各ダイオード６０、６１は、ソース電極３０の延設方向に垂直な方向の他方の方向に位置する層間絶縁膜２０上にそれぞれ配置されている。
図１に示されるように、各ダイオード６０、６１は、ポリシリコンにより形成されたＮ型層６２とＰ型層６３とが交互に配置された電気的接続により構成されている。これらＮ型層６２およびＰ型層６３は、ソース電極３０の延設方向に沿って交互に繰り返し配置されている。
そして、ゲート−ドレイン間のダイオード６０のアノードはゲート引き出し配線３５から引き出された第１引き出し配線３６を介してゲート電極３２に電気的に接続されている。また、ゲート−ドレイン間のダイオード６０のカソードはドレイン引き出し配線３４から引き出された第２引き出し配線３７を介してドレイン電極３１に電気的に接続されている。
また、図２に示されるように、第１引き出し配線３６および第２引き出し配線３７の端部は、ダイオード６０を構成するポリシリコンの上に配置されている。このように、ダイオード６０の引き出し配線として、ソース電極３０やドレイン電極３１と同じＴｉ／Ａｌ電極ではなく、その上層の引き出し配線すなわちゲート電極３２と同じ配線を採用しているのは、次の理由による。
ＧａＮ−ＨＥＭＴのオーミック材料は、上述のようにＴｉ／Ａｌ電極が一般的である。Ｔｉ／Ａｌの６００℃前後のシンタアニールでオーミックメタルが形成される。一方、ポリシリコンとＡｌは６００℃前後でシリサイド化してしまう。このため、ＧａＮ−ＨＥＭＴのオーミックメタルでダイオード６０用の電極を引き出すことは熱履歴的に障害である。このように、ダイオード６０を構成するポリシリコンにＴｉ／Ａｌ電極を接触させることができないので、ポリシリコンの引出電極はソース電極３０やドレイン電極３１の上層のソース引き出し配線３３やドレイン引き出し配線３４と同じ配線層となっている。
また、ゲート−ソース間のダイオード６１のアノードはソース引き出し配線３３から引き出された第３引き出し配線３８を介してソース電極３０に電気的に接続されている。また、ゲート−ソース間のダイオード６１のカソードはゲート引き出し配線３５から引き出された第１引き出し配線３６を介してゲート電極３２に電気的に接続されている。
このゲート−ソース間のダイオード６１に係る第３引き出し配線３８についても上記と同様の理由により、Ｔｉ／Ａｌ電極ではなく、ソース引き出し配線３３と同じ配線層となっている。
次に、ゲート−ドレイン間のダイオード６０の耐圧について説明する。例えば６００Ｖ耐圧のＧａＮ−ＨＥＭＴの場合、一般にゲート−ドレイン耐圧（ＢＶｇｄ）より若干低い電圧でポリシリコンダイオードがオンするように設計される。ここでは、５００Ｖの電圧でオンされると仮定する。ポリシリコンのツェナー電圧（逆方向電圧）は一段あたり５Ｖ〜６Ｖであるから、５００Ｖの電圧には８３段〜１００段のダイオード６０が必要になる。
ゲート−ドレイン間で動作するダイオード６０にはこのような高電圧が印加されるため、ダイオード動作時のリーク、または絶縁破壊を抑制する必要がある。ＧａＮ−ＨＥＭＴチャネルのアクティブ層上でポリシリコンのダイオード６０が形成された場合は、チャネルや電極との絶縁破壊に必要な絶縁膜厚（層間絶縁膜２０の膜厚）がＳｉＯ２やＳｉＮで１０μｍという非常に大きな厚みに達する。通常、ＧａＮ−ＨＥＭＴ上の絶縁膜（層間絶縁膜２０）は１μｍ以下であり、プロセスの整合性が非常に悪い。
素子分離領域５０上にポリシリコンのダイオード６０を作製した場合は、下層のアイソレーション層が絶縁破壊抑制層になるため、絶縁破壊に必要な膜厚はほぼ０となる。この理由は、ＧａＮ−ＨＥＭＴ素子が、低抵抗（１１１）Ｓｉ基板上のＧａＮエピ層で作製され、Ｓｉ基板電極をソース電極とするため、ソース−ドレイン間耐圧は、ＧａＮ層厚に依存している。もともとのＧａＮ−ＨＥＭＴ素子で６００Ｖ動作させるために必要な耐圧は、ＧａＮエピ膜が有しているためである。したがって、上述のように、ポリシリコンのダイオード６０をＧａＮ−ＨＥＭＴの素子分離領域５０に作製する構造が必要となる。
そして、ポリシリコンの製造方法にも因るが、ポリシリコンの不純物活性化等で必要なアニール温度（９００℃）でＧａＮ層１３にＳｉが拡散し、リーク電流因子になる場合には、その拡散防止膜としてポリシリコン／ＧａＮ間の層間絶縁膜２０は必要である。その厚さは、上述のように１００ｎｍ程度で良い。
以上が、本実施形態に係る半導体装置の全体構成である。上記のＧａＮ−ＨＥＭＴは、例えばノーマリーオフ型で動作する。なお、図１０（ｂ）が半導体装置の等価回路となる。
次に、上記の構造の半導体装置を製造する方法について説明する。まず、ＧａＮ層１３上にＡｌＧａＮ層１４が形成された基板１０を用意する。
続いて、この基板１０に素子分離領域５０を形成する。本実施形態ではマスクを用いて基板１０にＡｒイオンやＮイオンをイオン注入する。ここで、イオン注入のピークの深さは、２ＤＥＧである２次元電子ガス層１５に達する深さである。これにより、基板１０のうちイオン注入が行われた領域が素子分離領域５０となり、イオン注入が行われていない領域が活性層領域４０となる。
この後、基板１０の上すなわちＡｌＧａＮ層１４の上に１００ｎｍの層間絶縁膜２０を形成する。また、活性層領域４０に位置する層間絶縁膜２０に開口部を形成し、Ｔｉ／Ａｌ層を蒸着により形成してパターニングする。そして、６００℃でオーミックアニールを行うことでオーミックメタルであるソース電極３０およびドレイン電極３１を形成する。
また、層間絶縁膜２０の上にＮｉ層を蒸着により形成してパターニングすることでゲート電極３２を形成する。
次に、素子分離領域５０の層間絶縁膜２０の上にゲート−ドレイン間のダイオード６０およびゲート−ソース間のダイオード６１を形成する。すなわち、層間絶縁膜２０の上にポリシリコン層を形成し、このポリシリコン層にイオン注入を行うことでポリシリコンのＮ型層６２とＰ型層６３とを交互に繰り返し配置する。ダイオード６０の段数は耐圧に応じて適宜設定される。
Ｎ型層６２を形成する際には、Ａｓ（ヒ素）を１１０ｋｅＶ、８×１０１５／ｃｍ２の条件でイオン注入する。また、Ｐ型層６３を形成する際には、Ｂ（ホウ素）を５０ｋｅＶ、２×１０１５／ｃｍ２の条件でイオン注入する。そして、ポリシリコンをＮ２雰囲気中、９００℃、５分の条件で活性化アニールすることにより、Ｎ型層６２およびＰ型層６３を形成する。
続いて、ソース引き出し配線３３、ドレイン引き出し配線３４、ゲート引き出し配線３５、第１引き出し配線３６、第２引き出し配線３７、および第３引き出し配線３８の各配線を形成する。各配線としてＴｉ／Ａｌ層を形成し、図１に示されるようにパターニングする。
このように各ダイオード６０、６１に接続される第１〜第３引き出し配線３６〜３８はオーミックメタルではないので、各ダイオード６０、６１を構成するポリシリコンの上に第１〜第３引き出し配線３６〜３８を形成したとしても、ポリシリコンがシリサイド化することはない。以上により、保護素子であるダイオード６０、６１が内蔵されたＧａＮ−ＨＥＭＴが完成する。
次に、各ダイオード６０、６１の動作について説明する。ゲート−ドレイン間のダイオード６０は、ドレイン電極３１の電圧をゲート電極３２に伝達する。これにより、ＧａＮ−ＨＥＭＴが動作するため、チャネル層を介してエネルギーが流れ、ＧａＮ−ＨＥＭＴを保護することができる。すなわち、保護素子であるダイオード６０に電流が流れるのではなく、ＧａＮ−ＨＥＭＴに電流が流れる。このように、保護素子としてのダイオード６０は、電圧伝達手段としての役割を果たせば良いので、ダイオード６０のサイズが小さく済むという利点がある。
一方、ゲート−ソース間のダイオード６１は、ゲート−ドレイン間のダイオード６０に電流が流れたときにゲート電極３２に接続されたドライバ回路に影響が及ばないように、ダイオード６０に流れたソースに流す役割を果たすものである。
以上説明したように、本実施形態では、基板１０に設けた素子分離領域５０にＧａＮ−ＨＥＭＴの保護素子としてダイオード６０、６１を備えたことが特徴となっている。このように、ダイオード６０、６１は基板１０のうちＨＥＭＴが動作する領域とは異なる素子分離領域５０に配置されているので、１つの基板１０にＧａＮ−ＨＥＭＴと保護素子との両方を備えた構造を得ることができる。このようにして、窒化ガリウム系の高電子移動度トランジスタにダイオード６０を内蔵した構造を得ることができる。
また、ダイオード６０、６１は素子分離領域５０に設けられた層間絶縁膜２０の上に配置されているので、活性化アニール時にダイオード６０、６１を構成する材料であるシリコンが基板１０に拡散してしまうことを防止することができる。このため、ダイオード６０、６１を構成する材料すなわちシリコンが基板１０のドーパントになってしまうことはない。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、Ｎ型層６２が特許請求の範囲の「第１導電型層」に対応し、Ｐ型層６３が特許請求の範囲の「第２導電型層」に対応する。
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。上記第１実施形態では、基板１０に対するイオン注入によって活性層領域４０とは電気的に分離された素子分離領域５０を構成していた。本実施形態では、イオン注入ではなく、メサエッチングによって素子分離領域５０を構成していることが特徴となっている。
図４は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ’断面に相当する図である。この図に示されるように、素子分離領域５０は、当該素子分離領域５０におけるＧａＮ層１３の一部とＡｌＧａＮ層１４とがメサエッチングされている。すなわち、基板１０のうち活性層領域４０の部分が残されるように活性層領域４０の周囲がエッチングによって除去された構造である。したがって、活性層領域４０は素子分離領域５０に対して台形状に突出している。このようにして、素子分離領域５０は活性層領域４０とは電気的に分離されている。
本実施形態に係る素子分離領域５０は、基板１０を用意した後、基板１０のうち素子分離領域５０となる領域に位置するＧａＮ層１３の一部とＡｌＧａＮ層１４とをマスクを用いたドライエッチングによってメサエッチングする。これにより、活性層領域４０とは電気的に分離された素子分離領域５０を形成することができる。なお、この後に層間絶縁膜２０を形成する工程等は第１実施形態と同じである。
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。本実施形態では、支持基板１１上の積層構造のうち活性層領域４０以外の部分を全て除去することにより、素子分離領域５０を設けていることが特徴となっている。
図５は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ’断面に相当する図である。この図に示されるように、素子分離領域５０では、当該素子分離領域５０に位置するバッファ層１２とＧａＮ層１３とＡｌＧａＮ層１４との全てが除去されている。これにより、素子分離領域５０は活性層領域４０とは電気的に分離されている。
そして、素子分離領域５０には支持基板１１の表面にＬＯＣＯＳ膜２１が形成されている。ＬＯＣＯＳ膜２１の厚みは例えば１０μｍである。このＬＯＣＯＳ膜２１の上に保護素子である各ダイオード６０、６１が形成されている。
したがって、本実施形態に係る素子分離領域５０は、基板１０を用意した後、基板１０のうち素子分離領域５０となる領域に位置するバッファ層１２、ＧａＮ層１３、およびＡｌＧａＮ層１４を全て除去する。これは、第２実施形態で提案したメサエッチングの一例であると言える。これにより、活性層領域４０とは電気的に分離された素子分離領域５０を形成することができる。
この後、活性層領域４０に層間絶縁膜２０を形成し、素子分離領域５０の支持基板１１の表面にＬＯＣＯＳ膜２１を形成する。これら層間絶縁膜２０およびＬＯＣＯＳ膜２１を形成する工程は絶縁膜を形成する工程である。この後の工程すなわちソース電極３０等を形成する工程等は第１実施形態と同じである。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ＬＯＣＯＳ膜２１が特許請求の範囲の「層間絶縁膜」に対応する。
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。上記各実施形態では、保護素子であるダイオード６０、６１としてポリシリコンダイオードを採用していたが、本実施形態ではショットキーレベルシフトダイオードを採用したことが特徴となっている。すなわち、電圧の伝達手段をＰＮ接合の逆方向特性を持つポリシリコンダイオードからショットキーダイオードの順方向特性を持つショットキーレベルシフトダイオードに変更した構成を提案する。
図６は、本実施形態に係る半導体装置の平面図である。また、図７は図１のＣ−Ｃ’断面図であり、図８は図１のＤ−Ｄ’断面図である。図６〜図８を参照して本実施形態に係る半導体装置の構成について説明する。
図６に示されるように、本実施形態では、ゲート−ドレイン間のダイオード７０のアノードが第１引き出し配線３６に接続されていると共にカソードが第２引き出し配線３７に接続されている。また、ゲート−ソース間のダイオード７１のアノードが第３引き出し配線３８に接続されていると共にカソードが第１引き出し配線３６に接続されている。
なお、ソース電極３０、ドレイン電極３１、ゲート電極、各引き出し配線のレイアウトは第１実施形態で説明したものと同じである。
図７に示されるように、本実施形態では第１実施形態と同様に、基板１０にイオン注入された素子分離領域５０が活性層領域４０とは電気的に分離されている。そして、この素子分離領域５０に上記の各ダイオード７０、７１が配置されている。
また、ショットキーダイオードは２ＤＥＧである２次元電子ガス層１５を使う。このため、図７に示されるように、素子分離領域５０の全体にイオン注入が施されているのではなく、素子分離領域５０において基板１０に対するダイオード７０、７１の投影部分を除いた領域にイオン注入が行われている。また、第１実施形態と同様にＧａＮ層１３の２次元電子ガス層１５よりも深くイオン注入されている。したがって、素子分離領域５０のうちイオン注入が行われたＧａＮ層１３およびＡｌＧａＮ層１４に素子分離層５１が形成されている。
そして、図８に示されるように、各ダイオード７０、７１は、ショットキー電極７２（図８の「Ｓ」）とオーミック電極７３（図８の「Ｏ」）とにより構成されたショットキーレベルシフトダイオードとして構成されている。これらショットキー電極７２およびオーミック電極７３は基板１０の表面すなわちＡｌＧａＮ層１４の表面に直接形成されている。各ダイオード７０、７１の耐圧を確保するため、ショットキー電極７２とオーミック電極７３とは交互に繰り返し配置されている。
第１実施形態で説明したように、６００Ｖ耐圧のＧａＮ−ＨＥＭＴの場合、ショットキーダイオードが５００Ｖの電圧でオンされると仮定する。そして、ショットキーゲートの順方向電圧（Ｖｆ）の積層で電圧を伝達する。Ｖｆ＝２Ｖ程度であるため、５００Ｖを伝達するためには２５０段のショットキーレベルシフトダイオードが必要となる。
上記構成の半導体装置は、第１実施形態と同じ方法で製造することができる。異なる点は、素子分離領域５０のうち各ダイオード７０、７１が配置される領域を除いてイオン注入を行うことと、素子分離領域５０のうち各ダイオード７０、７１を配置する位置の層間絶縁膜２０を除去することである。
以上のように、保護素子としてショットキーレベルシフトダイオードを採用することもできる。
（第５実施形態）
本実施形態では、第４実施形態と異なる部分について説明する。本実施形態では、ダイオード７０、７１としてショットキーレベルシフトダイオードを採用した構成において、素子分離領域５０にメサエッチングを施したことが特徴となっている。
図９は、本実施形態に係る半導体装置の断面図であり、図１のＣ−Ｃ’断面に相当する図である。この図に示されるように、素子分離領域５０では、当該素子分離領域５０におけるＧａＮ層１３の一部とＡｌＧａＮ層１４とがメサエッチングされている。
ここで、図９に示されるように、基板１０において素子分離領域５０に位置するＧａＮ層１３およびＡｌＧａＮ層１４の全体にメサエッチングが施されているのではなく、素子分離領域５０において基板１０に対するダイオード７０、７１の投影部分を除いた領域がメサエッチングされている。これは、上述のように、ショットキーダイオードが２ＤＥＧである２次元電子ガス層１５を使うからである。
このように、ダイオード７０、７１としてショットキーレベルシフトダイオードを採用した構成においても、素子分離領域５０にメサエッチングを施すことで、素子分離領域５０を活性層領域４０から電気的に分離することができる。
（他の実施形態）
上記各実施形態で示された構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、上記各実施形態ではソース引き出し配線３３や第１引き出し配線３６等の引き出し配線の材料としてＴｉ／Ａｌ層を採用していたが、これは一例であり、他の導電物質を採用しても良い。また、上記各実施形態では、ＧａＮ−ＨＥＭＴ構造のチャネル層としてバリア層よりＡｌ比率の低い窒化アルミニウムガリウム層を用いても良いし、バリア層として窒化アルミニウムインジウム層を用いても良い。さらに、基板１０を構成する支持基板１１として単結晶Ｓｉ基板が用いられていたが、サファイア基板やＳｉＣ基板等の他の基板が用いられても良い。
１０ 基板
１３ 窒化ガリウム層
１４ 窒化アルミニウムガリウム層
２０ 層間絶縁膜
２１ ＬＯＣＯＳ膜
３０ ソース電極
３１ ドレイン電極
３２ ゲート電極
３４ ドレイン引き出し配線
３５ ゲート引き出し配線
３６ 第１引き出し配線
３７ 第２引き出し配線
４０ 活性層領域
５０ 素子分離領域
６０、７０ ゲート−ドレイン間のダイオード
６１、７１ ゲート−ソース間のダイオード

Claims (22)

  1. ２次元電子ガスが生成されると共にチャネル層として機能する窒化ガリウム層（１３）と、前記窒化ガリウム層（１３）の上に積層されていると共に、バリア層として機能する窒化アルミニウムガリウム層（１４）と、を含んだ基板（１０）と、
    前記窒化アルミニウムガリウム層（１４）の上に設けられていると共に前記窒化アルミニウムガリウム層（１４）とオーミック接触したソース電極（３０）と、
    前記窒化アルミニウムガリウム層（１４）の上に前記ソース電極（３０）から離間して設けられていると共に前記窒化アルミニウムガリウム層（１４）とオーミック接触したドレイン電極（３１）と、
    前記ソース電極（３０）と前記ドレイン電極（３１）との間の前記窒化アルミニウムガリウム層（１４）の上に形成された層間絶縁膜（２０、２１）と、
    前記層間絶縁膜（２０、２１）の上に形成されたゲート電極（３２）と、を有する高電子移動度トランジスタが構成されており、
    前記基板（１０）のうち前記窒化ガリウム層（１３）に前記２次元電子ガスが生成される領域が活性層領域（４０）として機能するように構成された半導体装置であって、
    アノードが前記ゲート電極（３２）に電気的に接続されていると共にカソードが前記ドレイン電極（３１）に電気的に接続されたゲート−ドレイン間のダイオード（６０、７０）を備えていることを特徴とする半導体装置。
  2. 前記基板（１０）のうち前記活性層領域（４０）を除いた領域の少なくとも一部が、前記活性層領域（４０）とは電気的に分離された素子分離領域（５０）とされ、
    前記ダイオード（６０、７０）は、前記素子分離領域（５０）に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記素子分離領域（５０）は、当該素子分離領域（５０）における前記窒化ガリウム層（１３）と前記窒化アルミニウムガリウム層（１４）とにイオン注入されたことにより前記活性層領域（４０）とは電気的に分離されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記素子分離領域（５０）は、当該素子分離領域（５０）における前記窒化ガリウム層（１３）と前記窒化アルミニウムガリウム層（１４）とがメサエッチングされたことにより前記活性層領域（４０）とは電気的に分離されていることを特徴とする請求項２に記載の半導体装置。
  5. 前記素子分離領域（５０）は、当該素子分離領域（５０）に位置する前記窒化ガリウム層（１３）と前記窒化アルミニウムガリウム層（１４）との全てが除去されたことにより前記活性層領域（４０）とは電気的に分離されていることを特徴とする請求項２に記載の半導体装置。
  6. 前記素子分離領域（５０）には、前記窒化アルミニウムガリウム層（１４）の上に形成された前記層間絶縁膜（２０、２１）が設けられており、
    前記ダイオード（６０、７０）は、前記層間絶縁膜（２０、２１）の上に配置されていることを特徴とする請求項２ないし５のいずれか１つに記載の半導体装置。
  7. 前記ダイオード（６０、７０）は、ポリシリコンにより形成された第１導電型層（６２）と第２導電型層（６３）との電気的接続により構成されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記ダイオード（６０、７０）は、ショットキー電極（７２）とオーミック電極（７３）とにより構成されたショットキーレベルシフトダイオードであることを特徴とする請求項２ないし４のいずれか１つに記載の半導体装置。
  9. 前記ゲート電極（３２）に接続されたゲート引き出し配線（３５）と、
    前記ドレイン電極（３１）接続されたドレイン引き出し配線（３４）と、
    前記ダイオード（６０、７０）のアノードと前記ゲート引き出し配線（３５）とに接続された第１引き出し配線（３６）と、
    前記ダイオード（６０、７０）のカソードと前記ドレイン引き出し配線（３４）とに接続された第２引き出し配線（３７）と、を備えていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
  10. アノードが前記ソース電極（３０）に電気的に接続されていると共にカソードが前記ゲート電極（３２）に電気的に接続されたゲート−ソース間のダイオード（６１、７１）を備えていることを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
  11. 前記ゲート−ソース間のダイオード（６１、７１）は、前記基板（１０）のうち前記活性層領域（４０）を除いた領域の少なくとも一部が、前記活性層領域（４０）とは電気的に分離された素子分離領域（５０）に配置されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記ゲート電極（３２）に接続されたゲート引き出し配線（３５）と、
    前記ソース電極（３０）に接続されたソース引き出し配線（３３）と、
    前記ゲート−ソース間のダイオード（６１、７１）のカソードと前記ゲート引き出し配線（３５）とに接続された第１引き出し配線（３６）と、
    前記ゲート−ソース間のダイオード（６１、７１）のアノードと前記ソース引き出し配線（３３）とに接続された第３引き出し配線（３８）と、を備えていることを特徴とする請求項１０または１１に記載の半導体装置。
  13. ２次元電子ガスが生成されると共にチャネル層として機能する窒化ガリウム層（１３）と、前記窒化ガリウム層（１３）の上に積層されていると共に、バリア層として機能する窒化アルミニウムガリウム層（１４）と、を含んだ基板（１０）と、
    前記窒化アルミニウムガリウム層（１４）の上に設けられていると共に前記窒化アルミニウムガリウム層（１４）とオーミック接触したソース電極（３０）と、
    前記窒化アルミニウムガリウム層（１４）の上に前記ソース電極（３０）から離間して設けられていると共に前記窒化アルミニウムガリウム層（１４）とオーミック接触したドレイン電極（３１）と、
    前記ソース電極（３０）と前記ドレイン電極（３１）との間の前記窒化アルミニウムガリウム層（１４）の上に形成された層間絶縁膜（２０、２１）と、
    前記層間絶縁膜（２０、２１）の上に形成されたゲート電極（３２）と、を有する高電子移動度トランジスタが構成されており、
    前記基板（１０）のうち前記窒化ガリウム層（１３）に前記２次元電子ガスが生成される領域が活性層領域（４０）として機能するように構成された半導体装置の製造方法であって、
    前記基板（１０）を用意する工程と、
    前記基板（１０）のうち前記活性層領域（４０）となる領域を除いた少なくとも一部の領域に、前記活性層領域（４０）とは電気的に分離される素子分離領域（５０）を形成する工程と、
    前記基板（１０）のうち前記活性層領域（４０）となる領域に前記高電子移動度トランジスタを形成する工程と、
    前記素子分離領域（５０）に、アノードが前記ゲート電極（３２）に接続されていると共にカソードが前記ドレイン電極（３１）に接続されたゲート−ドレイン間のダイオード（６０、７０）を形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。
  14. 前記素子分離領域（５０）を形成する工程では、前記基板（１０）のうち前記素子分離領域（５０）となる領域に位置する前記窒化ガリウム層（１３）と前記窒化アルミニウムガリウム層（１４）とにイオン注入することにより、前記活性層領域（４０）とは電気的に分離された前記素子分離領域（５０）を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記素子分離領域（５０）を形成する工程では、前記基板（１０）のうち前記素子分離領域（５０）となる領域に位置する前記窒化ガリウム層（１３）と前記窒化アルミニウムガリウム層（１４）とをメサエッチングすることにより、前記活性層領域（４０）とは電気的に分離された前記素子分離領域（５０）を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
  16. 前記素子分離領域（５０）を形成する工程では、前記基板（１０）のうち前記素子分離領域（５０）となる領域に位置する前記窒化ガリウム層（１３）と前記窒化アルミニウムガリウム層（１４）との全てを除去することにより、前記活性層領域（４０）とは電気的に分離された前記素子分離領域（５０）を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
  17. 前記素子分離領域（５０）を形成する工程では、前記窒化アルミニウムガリウム層（１４）の上に前記層間絶縁膜（２０、２１）を形成する工程が含まれており、
    前記ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、前記層間絶縁膜（２０、２１）の上に前記ゲート−ドレイン間のダイオード（６０、７０）を形成することを特徴とする請求項１３ないし１６のいずれか１つに記載の半導体装置の製造方法。
  18. 前記ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、ポリシリコンの第１導電型層（６２）と第２導電型層（６３）とにより構成されたポリシリコンダイオードを形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、ショットキー電極（７２）とオーミック電極（７３）とにより構成されたショットキーレベルシフトダイオードを形成することを特徴とする請求項１３ないし１５のいずれか１つに記載の半導体装置の製造方法。
  20. 前記ゲート−ドレイン間のダイオード（６０、７０）を形成する工程の後、前記ゲート電極（３２）に接続されるゲート引き出し配線（３５）と、前記ドレイン電極（３１）接続されるドレイン引き出し配線（３４）と、前記ゲート−ドレイン間のダイオード（６０、７０）のアノードと前記ゲート引き出し配線（３５）とを接続する第１引き出し配線（３６）と、前記ゲート−ドレイン間のダイオード（６０、７０）のカソードと前記ドレイン引き出し配線（３４）とを接続する第２引き出し配線（３７）と、を形成する工程を含んでいることを特徴とする請求項１３ないし１９のいずれか１つに記載の半導体装置の製造方法。
  21. 前記ゲート−ドレイン間のダイオード（６０、７０）を形成する工程では、前記素子分離領域（５０）に、アノードが前記ソース電極（３０）に接続されていると共にカソードが前記ゲート電極（３２）に接続されたゲート−ソース間のダイオード（６１、７１）を形成することを特徴とする請求項１３ないし２０のいずれか１つに記載の半導体装置の製造方法。
  22. 前記ゲート−ソース間のダイオード（６１、７１）を形成する工程の後、前記ゲート電極（３２）に接続されるゲート引き出し配線（３５）と、前記ソース電極（３０）に接続されるソース引き出し配線（３３）と、前記ゲート−ソース間のダイオード（６１、７１）のカソードと前記ゲート引き出し配線（３５）とを接続する第１引き出し配線（３６）と、前記ゲート−ソース間のダイオード（６１、７１）のアノードと前記ソース引き出し配線（３３）とを接続する第３引き出し配線（３８）と、を形成する工程を含んでいることを特徴とする請求項２１に記載の半導体装置の製造方法。
JP2011239044A 2011-10-31 2011-10-31 半導体装置およびその製造方法 Active JP5678866B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011239044A JP5678866B2 (ja) 2011-10-31 2011-10-31 半導体装置およびその製造方法
US14/347,863 US9818856B2 (en) 2011-10-31 2012-10-17 Semiconductor device with high electron mobility transistor
CN201280051561.3A CN103890923B (zh) 2011-10-31 2012-10-17 半导体器件
KR1020147013909A KR101562879B1 (ko) 2011-10-31 2012-10-17 반도체 장치
DE112012004541.6T DE112012004541B4 (de) 2011-10-31 2012-10-17 Halbleitervorrichtung
PCT/JP2012/006623 WO2013065243A1 (ja) 2011-10-31 2012-10-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011239044A JP5678866B2 (ja) 2011-10-31 2011-10-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013098317A true JP2013098317A (ja) 2013-05-20
JP5678866B2 JP5678866B2 (ja) 2015-03-04

Family

ID=48191625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011239044A Active JP5678866B2 (ja) 2011-10-31 2011-10-31 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US9818856B2 (ja)
JP (1) JP5678866B2 (ja)
KR (1) KR101562879B1 (ja)
CN (1) CN103890923B (ja)
DE (1) DE112012004541B4 (ja)
WO (1) WO2013065243A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082817A (ko) * 2014-01-08 2015-07-16 엘지이노텍 주식회사 반도체 소자
WO2015195788A1 (en) * 2014-06-17 2015-12-23 The Regents Of The University Of Michigan Resonant body high electron mobility transistor
KR20160038011A (ko) * 2013-07-29 2016-04-06 이피션트 파워 컨버젼 코퍼레이션 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
JP2017010957A (ja) * 2015-06-16 2017-01-12 富士通株式会社 化合物半導体装置及びその製造方法
DE102014108628B4 (de) 2013-06-18 2022-07-28 Infineon Technologies Austria Ag Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
WO2024062789A1 (ja) * 2022-09-20 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276097B2 (en) 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
JP6107435B2 (ja) 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
JP2015056637A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
CN104362147A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩击穿特性的AlGaN/GaN HTMTs器件
CN104362145A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩击穿特性的GaN基肖特基二极管的封装结构
CN104576623A (zh) * 2014-11-19 2015-04-29 佛山芯光半导体有限公司 一种带雪崩击穿特性的AlGaN/GaN HEMTs器件的封装结构
CN104362146A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩特性的GaN基肖特基二极管器件
US10367070B2 (en) * 2015-09-24 2019-07-30 Intel Corporation Methods of forming backside self-aligned vias and structures formed thereby
EP3440705A4 (en) 2016-04-01 2019-11-13 INTEL Corporation TRANSISTOR CELLS COMPRISING A DEEP INTERCONNECTION HOLE COVERED WITH DIELECTRIC MATERIAL
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
WO2018106233A1 (en) 2016-12-07 2018-06-14 Intel Corporation Integrated circuit device with crenellated metal trace layout
CN109643742A (zh) 2016-08-26 2019-04-16 英特尔公司 集成电路器件结构和双侧制造技术
US10854718B2 (en) * 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
DE112017007912T5 (de) * 2017-09-29 2020-07-02 Intel Corporation Gruppe-iii-nitrid-antennendiode
US11545586B2 (en) 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
US10084109B1 (en) * 2017-12-11 2018-09-25 Win Semiconductors Corp. Semiconductor structure for improving the gate adhesion and Schottky stability
US11869890B2 (en) 2017-12-26 2024-01-09 Intel Corporation Stacked transistors with contact last
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10950598B2 (en) * 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
WO2019172879A1 (en) 2018-03-05 2019-09-12 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization
CN112216740A (zh) * 2019-07-09 2021-01-12 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法
CN117832265A (zh) 2019-09-12 2024-04-05 联华电子股份有限公司 半导体装置及其制作方法
CN112490286B (zh) * 2019-09-12 2023-09-19 联华电子股份有限公司 半导体装置及其制作方法
US11038048B2 (en) * 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
CN111211176B (zh) * 2020-01-14 2023-06-02 香港商莫斯飞特半导体有限公司 一种氮化镓基异质结集成器件结构及制造方法
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法
CN112054056B (zh) * 2020-09-07 2023-03-10 南方科技大学 具有栅极静电防护结构的高电子迁移率晶体管及制作方法
WO2022178750A1 (en) * 2021-02-25 2022-09-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof
CN116741813B (zh) * 2023-08-15 2023-10-31 合肥仙湖半导体科技有限公司 一种交叉增强型GaN HEMT器件及其制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置
JP2007059882A (ja) * 2005-07-28 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762919B2 (ja) * 1994-03-24 1998-06-11 日本電気株式会社 半導体素子
JP2000200902A (ja) 1999-01-05 2000-07-18 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
JP2002050640A (ja) * 2000-05-22 2002-02-15 Sony Corp 電界効果トランジスタの保護回路及び半導体装置
US7230273B2 (en) 2002-06-13 2007-06-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a plurality of semiconductor elements each including a wide band-gap semiconductor
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7470958B2 (en) * 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
JP2007215389A (ja) 2006-01-12 2007-08-23 Hitachi Ltd パワー半導体素子とこれを用いた半導体回路
US8144441B2 (en) 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
JP5358882B2 (ja) * 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
US7511357B2 (en) * 2007-04-20 2009-03-31 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
JP5130906B2 (ja) * 2007-12-26 2013-01-30 サンケン電気株式会社 スイッチ装置
JP2009164158A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2009182107A (ja) * 2008-01-30 2009-08-13 Furukawa Electric Co Ltd:The 半導体装置
JP5170885B2 (ja) * 2008-03-31 2013-03-27 古河電気工業株式会社 電界効果トランジスタ及びその製造方法
JP5544713B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 化合物半導体装置及びその製造方法
JP4700125B2 (ja) 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
JP5728258B2 (ja) * 2011-03-10 2015-06-03 株式会社東芝 半導体装置
US9142550B2 (en) * 2013-06-18 2015-09-22 Infineon Technologies Austria Ag High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置
JP2007059882A (ja) * 2005-07-28 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014108628B4 (de) 2013-06-18 2022-07-28 Infineon Technologies Austria Ag Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
KR20160038011A (ko) * 2013-07-29 2016-04-06 이피션트 파워 컨버젼 코퍼레이션 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
JP2016529710A (ja) * 2013-07-29 2016-09-23 エフィシエント パワー コンヴァーション コーポレーション 追加の構成要素を創出するための、ポリシリコン層を有するＧａＮトランジスタ
US10312260B2 (en) 2013-07-29 2019-06-04 Efficient Power Conversion Corporation GaN transistors with polysilicon layers used for creating additional components
KR102210449B1 (ko) * 2013-07-29 2021-02-02 이피션트 파워 컨버젼 코퍼레이션 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
KR20150082817A (ko) * 2014-01-08 2015-07-16 엘지이노텍 주식회사 반도체 소자
KR102145911B1 (ko) * 2014-01-08 2020-08-19 엘지이노텍 주식회사 반도체 소자
WO2015195788A1 (en) * 2014-06-17 2015-12-23 The Regents Of The University Of Michigan Resonant body high electron mobility transistor
US9917244B2 (en) 2014-06-17 2018-03-13 The Regents Of The University Of Michigan Resonant body high electron mobility transistor
JP2017010957A (ja) * 2015-06-16 2017-01-12 富士通株式会社 化合物半導体装置及びその製造方法
WO2024062789A1 (ja) * 2022-09-20 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器

Also Published As

Publication number Publication date
US20140231874A1 (en) 2014-08-21
CN103890923B (zh) 2016-08-17
KR20140085543A (ko) 2014-07-07
CN103890923A (zh) 2014-06-25
KR101562879B1 (ko) 2015-10-23
WO2013065243A1 (ja) 2013-05-10
DE112012004541T5 (de) 2014-08-07
JP5678866B2 (ja) 2015-03-04
DE112012004541B4 (de) 2018-08-16
US9818856B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
JP5678866B2 (ja) 半導体装置およびその製造方法
JP5589850B2 (ja) 半導体装置及びその製造方法
US8928003B2 (en) Nitride semiconductor device
JP6021032B2 (ja) 半導体素子およびその製造方法
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
JP5672756B2 (ja) 半導体装置
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
TW201421648A (zh) 半導體裝置
JP6562359B2 (ja) 半導体装置
JP5548906B2 (ja) 窒化物系半導体装置
JP5985162B2 (ja) 窒化物系半導体装置
JP5549081B2 (ja) 半導体装置及びその製造方法
JP5545653B2 (ja) 窒化物系半導体装置
JP2014216573A (ja) 半導体装置
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP6145985B2 (ja) 電界効果トランジスタ
JP6261291B2 (ja) ＧａＮ系電界効果トランジスタおよび窒化物半導体装置
WO2020006848A1 (zh) 集成肖特基二极管的u型源槽vdmosfet器件
TW202406145A (zh) 半導體裝置
JP4876418B2 (ja) 半導体装置
CN114843225A (zh) 一种集成MIS-HEMT器件和GaN肖特基二极管的方法及应用
CN114843226A (zh) 一种集成MIS-HEMT器件和GaN混合阳极二极管的方法及应用

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5678866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250