WO2024062789A1 - 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器 - Google Patents

半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器 Download PDF

Info

Publication number
WO2024062789A1
WO2024062789A1 PCT/JP2023/028883 JP2023028883W WO2024062789A1 WO 2024062789 A1 WO2024062789 A1 WO 2024062789A1 JP 2023028883 W JP2023028883 W JP 2023028883W WO 2024062789 A1 WO2024062789 A1 WO 2024062789A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
compound semiconductor
semiconductor
semiconductor device
disposed
Prior art date
Application number
PCT/JP2023/028883
Other languages
English (en)
French (fr)
Inventor
伸也 盛田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024062789A1 publication Critical patent/WO2024062789A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present disclosure relates to a semiconductor device, a method for manufacturing a semiconductor device, a semiconductor module, and an electronic device.
  • Patent Document 1 discloses a semiconductor element as a power diode.
  • the semiconductor element includes a semiconductor layer, an anode portion, and a cathode portion.
  • the semiconductor layer is formed using a wide-gap material and has electrons as majority carriers.
  • the anode portion is bonded to the principal surface of the semiconductor layer and acts as the anode of the semiconductor element.
  • the cathode portion is bonded to the principal surface of another region of the semiconductor layer and acts as the cathode of the semiconductor element.
  • a semiconductor element configured in this manner can achieve excellent characteristics as a power diode.
  • each of the anode part and the cathode part is formed of two different types of electrode materials. For this reason, there has been a desire for a semiconductor device that uses a compound semiconductor and includes a diode formed of a single type of electrode material, a method for manufacturing the semiconductor device, and furthermore a semiconductor module and electronic equipment in which the semiconductor device is mounted.
  • a semiconductor device includes: a first compound semiconductor; a first electrode disposed on the first compound semiconductor and connected to the first compound semiconductor by Schottky contact; a second compound semiconductor disposed on the first compound semiconductor spaced apart from each other and having a higher impurity density than the first compound semiconductor; and a second compound semiconductor disposed on the second compound semiconductor and having the same conductive material as the first electrode. and a second electrode connected to the second compound semiconductor through ohmic contact.
  • a method for manufacturing a semiconductor device includes forming a second compound semiconductor having a higher impurity density than the first compound semiconductor in a part of the first compound semiconductor; A first electrode making Schottky contact is formed on the separated first compound semiconductor, and a second electrode making ohmic contact is formed on the second compound semiconductor in the same step as forming the first electrode.
  • the semiconductor module according to the third embodiment of the present disclosure includes a semiconductor device, the semiconductor device including a first compound semiconductor, a first electrode disposed on the first compound semiconductor and connected to the first compound semiconductor by a Schottky contact, a second compound semiconductor disposed on the first compound semiconductor and spaced apart from the first electrode and having a higher impurity density than the first compound semiconductor, and a second electrode disposed on the second compound semiconductor, made of the same conductive material as the first electrode, and connected to the second compound semiconductor by an ohmic contact.
  • An electronic device includes a semiconductor device, and the semiconductor device is provided with a first compound semiconductor and the first compound semiconductor, and is connected to the first compound semiconductor by a Schottky contact. a first compound semiconductor disposed on the first compound semiconductor and spaced apart from the first electrode and having a higher impurity density than the first compound semiconductor; A second electrode is formed of the same conductive material as the first electrode, and is connected to the second compound semiconductor through ohmic contact.
  • FIG. 1 is a circuit diagram including an electrostatic discharge protection circuit and an internal circuit installed in a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a longitudinal cross-sectional view of a semiconductor element that constructs the electrostatic discharge protection circuit and internal circuit shown in FIG.
  • FIG. 3 is an enlarged longitudinal cross-sectional view of a semiconductor element constructing the electrostatic discharge protection circuit shown in FIG.
  • FIG. 4 is a current-voltage characteristic diagram of the electrostatic discharge protection circuit shown in FIG. 2.
  • FIG. 5 is a current-voltage characteristic diagram of the electrostatic discharge protection circuit shown in FIG. 2.
  • FIG. 6 is a first step cross-sectional view corresponding to FIG. 2, showing each step of the method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 1 is a circuit diagram including an electrostatic discharge protection circuit and an internal circuit installed in a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a longitudinal cross-sectional view of a semiconductor element that constructs
  • FIG. 7 is a sectional view of the second step.
  • FIG. 8 is a sectional view of the third step.
  • FIG. 9 is a sectional view of the fourth step.
  • FIG. 10 is a sectional view of the fifth step.
  • FIG. 11 is a circuit diagram corresponding to FIG. 1 and including an electrostatic discharge protection circuit and an internal circuit mounted on a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 12 is a longitudinal sectional view corresponding to FIG. 2 of a semiconductor element that constructs the electrostatic discharge protection circuit and internal circuit shown in FIG. 11.
  • FIG. 13 is a circuit diagram of an electrostatic discharge protection circuit installed in a semiconductor device according to a third embodiment of the present disclosure.
  • FIG. 14 is a longitudinal cross-sectional view of a semiconductor element constructing the electrostatic discharge protection circuit shown in FIG. 13.
  • FIG. 15 is a circuit diagram corresponding to FIG. 13 of an electrostatic discharge protection circuit mounted on a semiconductor device according to a fourth embodiment of the present disclosure.
  • FIG. 16 is a longitudinal sectional view corresponding to FIG. 14 of a semiconductor element constructing the electrostatic discharge protection circuit shown in FIG. 15.
  • FIG. 17 is a perspective view of a semiconductor module according to a fifth embodiment of the present disclosure.
  • FIG. 18 is a block configuration diagram of an electronic device according to a sixth embodiment of the present disclosure.
  • the first embodiment is a first example in which the present technology is applied to a semiconductor device equipped with an electrostatic discharge protection circuit and an internal circuit.
  • the circuit configuration, cross-sectional configuration, and manufacturing method of the electrostatic discharge protection circuit and internal circuit will be described.
  • the operational characteristics of the electrostatic discharge protection circuit will also be described.
  • Second Embodiment The second embodiment is a second example in which the configuration of the electrostatic discharge protection circuit of the semiconductor device according to the first embodiment is changed.
  • Third Embodiment The third embodiment is a third example in which the configuration of the electrostatic discharge protection circuit of the semiconductor device according to the first embodiment is changed. 4.
  • the fourth embodiment is a fourth example in which the configuration of the electrostatic discharge protection circuit of the semiconductor device according to the first embodiment is changed. 5.
  • Fifth Embodiment is a fifth example for explaining a semiconductor module in which any of the semiconductor devices according to the first to fourth embodiments is mounted. 6.
  • Sixth Embodiment is a sixth example of an electronic device in which any of the semiconductor devices according to the first to fourth embodiments is mounted. 7.
  • Other embodiments
  • FIGS. 1 to 10 A semiconductor device 1 according to a first embodiment of the present disclosure will be described using FIGS. 1 to 10.
  • the arrow X direction shown as appropriate represents one plane direction of the semiconductor device 1 placed on a plane for convenience.
  • the arrow Y direction represents another plane direction orthogonal to the arrow X direction.
  • the arrow Z direction represents an upward direction orthogonal to the arrow X direction and the arrow Y direction. That is, the arrow X direction, arrow Y direction, and arrow Z direction exactly correspond to the X-axis direction, Y-axis direction, and Z-axis direction, respectively, of the three-dimensional coordinate system. Note that these directions are illustrated to help understand the explanation, and do not limit the direction of the present technology.
  • FIG. 1 shows the electrostatic discharge (ESD) protection circuit 2 and internal circuit 3 installed in the semiconductor device 1 according to the first embodiment. An example of a circuit configuration included in the diagram is shown. As shown in FIG. 1, the semiconductor device 1 includes an electrostatic discharge protection circuit 2 and an internal circuit 3.
  • the internal circuit 3 includes, as a main component, a field effect transistor Tr that constructs, for example, a power device, a high frequency device, or the like.
  • a field effect transistor Tr for example, a high electron mobility transistor (HEMT) is used.
  • the field effect transistor Tr is formed to have an n-channel conductivity type.
  • the field effect transistor Tr includes a gate electrode and a pair of main electrodes.
  • a gate electrode of a field effect transistor Tr serving as an input stage of the internal circuit 3 is connected to an input terminal Pin.
  • a signal is input to the input terminal Pin from outside the semiconductor device 1.
  • One main electrode of the field effect transistor Tr is used, for example, as a source region (source electrode).
  • One main electrode is connected to the power supply terminal Vss.
  • the power supply terminal Vss supplies, for example, a fixed potential, specifically, a circuit ground voltage of 0V.
  • the other main electrode is used, for example, as a drain region (drain electrode).
  • the other main electrode is used as an output terminal Pout and is connected to the next stage circuit or next stage element.
  • the electrostatic discharge protection circuit 2 is constructed here by a Schottky barrier diode SBD.
  • the anode region (or anode electrode) of the Schottky barrier diode SBD is electrically connected in parallel between the input terminal Pin and the gate electrode of the field effect transistor Tr.
  • the cathode region (or cathode electrode) of the Schottky barrier diode SBD is electrically connected in parallel between one main electrode of the field effect transistor Tr and the power supply terminal Vss.
  • FIG. 2 shows an example of the vertical cross-sectional configuration of the field effect transistor Tr that constructs the internal circuit 3 and the Schottky barrier diode SBD that constructs the electrostatic discharge protection circuit 2. There is.
  • the semiconductor device 1 is constructed using a substrate 10 as a base.
  • the substrate 10 is made of gallium nitride (GaN), which is a III-V compound semiconductor material as the first compound semiconductor.
  • This first compound semiconductor is formed as i-GaN, a so-called intrinsic semiconductor.
  • the first compound semiconductor is formed to have an impurity density of, for example, 1 ⁇ 10 17 [atoms/cm 3 ] or less.
  • the substrate 10 may be formed by laminating or bonding a GaN layer as a first compound semiconductor to a silicon (Si) substrate, a silicon carbide (SiC) substrate, or a diamond substrate.
  • the first compound semiconductor corresponds to a "first compound semiconductor" according to the present technology.
  • the field effect transistor Tr includes a channel layer 31, a barrier layer 33, a gate insulating layer 36, a gate electrode 37, and a pair of main electrodes 34 as main components.
  • the channel layer 31 is formed on at least the main surface portion of the substrate 10. That is, the channel layer 31 is formed of GaN here.
  • the channel layer 31 carriers are accumulated in the vicinity of the barrier layer 33, and a two-dimensional electron gas (2DEG) 32 that functions as a channel region for the carriers is generated.
  • 2DEG two-dimensional electron gas
  • Barrier layer 33 is disposed on channel layer 31 .
  • the barrier layer 33 is formed of a compound semiconductor material in which carriers are accumulated in the channel layer 31 due to polarization with the channel layer 31 .
  • the barrier layer 33 is formed of, for example, Al 1-xy Ga x In y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1).
  • the gate insulating layer 36 is disposed on the opposite side of the barrier layer 33 from the channel layer 31. Here, the gate insulating layer 36 is formed through an opening 11H penetrating the interlayer insulator 11 in the thickness direction.
  • the gate insulating layer 36 uses one or more insulating materials selected from, for example, aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), silicon oxide (SiO 2 ), and silicon nitride (SiN). .
  • the gate electrode 37 is disposed on the opposite side of the gate insulating layer 36 from the barrier layer 33 at least within the opening 11H.
  • the gate electrode 37 is formed of a composite film in which, for example, nickel (Ni) and gold (Au) are sequentially laminated in the direction of the arrow Z. That is, the field effect transistor Tr is configured as an insulated gate field effect transistor.
  • the pair of main electrodes 34 are disposed at each end of the gate electrode 37 in the gate length direction.
  • One main electrode 34 is used, for example, as a source electrode (S). Further, the other main electrode 34 is used, for example, as a drain electrode (D).
  • the pair of main electrodes 34 are respectively disposed on the main surface of the substrate 10. To explain in detail, in the first embodiment, the main electrode 34 is disposed in a recess 10R dug from the surface of the substrate 10 in the thickness direction of the substrate 10.
  • the main electrode 34 is made of GaN as a second compound semiconductor.
  • the main electrode 34 is formed to have a higher impurity density than the substrate 10.
  • the impurity density of the second compound semiconductor forming the main electrode 34 is set higher than the impurity density of the first compound semiconductor forming the substrate 10.
  • the main electrode 34 is formed by regrowing GaN in the recess 10R formed in the substrate 10. An epitaxial growth method is used to grow GaN.
  • the main electrode 34 is formed to have an n-type impurity density of, for example, 1 ⁇ 10 19 [atoms/cm 3 ] or more.
  • the second compound semiconductor corresponds to a "second compound semiconductor" according to the present technology.
  • An electrode 35 is disposed on each of the pair of main electrodes 34 .
  • the electrode 35 is formed of an electrode material that makes ohmic contact or near-ohmic contact with the main electrode 34 .
  • the electrode 35 for example, a composite film in which titanium (Ti), molybdenum (Mo), aluminum (Al), nickel (Ni), and gold (Au) are sequentially laminated is used.
  • the electrode 35 corresponds to a "third electrode" according to the present technology.
  • FIG. 3 shows an example of an enlarged vertical cross-sectional configuration of a Schottky barrier diode SBD that constructs the electrostatic discharge protection circuit 2.
  • the Schottky barrier diode SBD includes an anode electrode 35A, a cathode region 31C, an extraction electrode 34C, and a cathode electrode 35C as main components.
  • the cathode region 31C is formed on the main surface of the substrate 10. That is, the cathode region 31C is formed of GaN as the first compound semiconductor. Further, the cathode region 31C is formed of the same conductive layer and the same conductive material as the channel layer 31 of the field effect transistor Tr.
  • the anode electrode 35A is arranged in the cathode region 31C. To explain in detail, the anode electrode 35A is in contact with and bonded to the surface of the cathode region 31C. This anode electrode 35A is connected to the surface of the cathode region 31C by Schottky contact. The anode electrode 35A is also used as an anode region. In other words, an effective Schottky barrier diode SBD is formed near the junction between the anode electrode 35A and the cathode region 31C.
  • the anode electrode 35A is formed from the same conductive layer and the same conductive material as the electrode 35 of the field effect transistor Tr.
  • the anode electrode 35A corresponds to a "first electrode” according to the present technology.
  • the extraction electrode 34C is arranged on the substrate 10 and spaced apart from the anode electrode 35A.
  • the extraction electrode 34C is disposed in the recess 10R formed in the substrate 10 and is made of GaN as a second compound semiconductor.
  • the extraction electrode 34C is formed of the same conductive layer and the same conductive material as the main electrode 34 of the field effect transistor Tr, and is formed to have a higher impurity density than the substrate 10.
  • the extraction electrode 34C is formed integrally with the main electrode 34 of the field effect transistor Tr and is shared.
  • the extraction electrode 34C is formed as a current path connecting the cathode region 31C of the Schottky barrier diode SBD and the cathode electrode 35C, and realizes ohmic contact with the cathode electrode 35C.
  • the cathode electrode 35C is arranged on the extraction electrode 34C. To explain in detail, the cathode electrode 35C is in contact with and bonded to the surface of the extraction electrode 34C. This cathode electrode 35C is connected to the surface of the extraction electrode 34C through ohmic contact.
  • the cathode electrode 35C is formed of the same conductive layer and the same conductive material as the main electrode 34 and the anode electrode 35A of the field effect transistor Tr. In the first embodiment, the cathode electrode 35C is formed integrally with the electrode 35 of the field effect transistor Tr and is shared.
  • the cathode electrode 35C corresponds to a "second electrode" according to the present technology.
  • FIGS. 4 and 5 show examples of current-voltage characteristics of Schottky barrier diode SBD.
  • the horizontal axis indicates the drive voltage [V] of the Schottky barrier diode SBD.
  • the vertical axis indicates the drive current [mA] flowing through the Schottky barrier diode SBD.
  • the drive voltage increases, and when a certain threshold voltage is reached, a drive current flows.
  • the amount of drive current increases as the drive voltage increases.
  • the drive current relative to the drive voltage can be controlled by adjusting the separation distance La of the Schottky barrier diode SBD shown in FIG. 3 described above.
  • the separation distance La corresponds to the distance along the surface of the substrate 10 between the end of the extraction electrode 34C on the anode electrode 35A side and the end of the anode electrode 35A on the extraction electrode 34C side.
  • the separation distance La is set within a range of more than 0 and less than or equal to 0.9 [ ⁇ m]. As the separation distance La becomes smaller, the threshold voltage becomes smaller, as shown as data D2 in FIG. When the separation distance La is 0 or less, the extraction electrode 34C and the anode electrode 35A are in contact with each other, resulting in characteristics close to ohmic contact. That is, since the Schottky barrier diode SBD is not generated, the separation distance La needs to exceed 0. On the other hand, as the separation distance La increases, as shown as D3 in FIG. The operating voltage of the Schottky barrier diode SBD is set to be lower than the withstand voltage of the internal circuit 3.
  • the separation distance La exceeds 1 [ ⁇ m]
  • the operating voltage becomes approximately 40 [V] or more.
  • the semiconductor device 1 is used, for example, as a mobile terminal, the operating voltage is set not to exceed 40 [V]. Therefore, the separation distance La is adjusted to 0.9 [ ⁇ m] or less. Thereby, the semiconductor device 1 can achieve both electrostatic discharge protection performance and device performance.
  • the substrate 10 is prepared (see FIG. 6).
  • a GaN substrate as a first compound semiconductor is used as the substrate 10.
  • the substrate 10 is formed as a channel layer 31 in a region where the field effect transistor Tr is formed. Further, the substrate 10 is formed as a cathode region 31C (first compound semiconductor) in the formation region of the Schottky barrier diode SBD.
  • a recess 10R is formed in the main surface of the substrate 10 in each of the formation regions of the field effect transistor Tr and the Schottky barrier diode SBD (see FIG. 6).
  • the recess 10R is formed using, for example, photolithography and etching techniques.
  • GaN as a second compound semiconductor is formed in the recess 10R (see FIG. 6). GaN is formed to have a higher impurity density than the substrate 10. GaN is formed using an epitaxial growth method. GaN is formed as the main electrode 34 in the formation region of the field effect transistor Tr. Further, GaN is formed as the lead electrode 34C (second compound semiconductor) in the formation region of the Schottky barrier diode SBD. That is, the main electrode 34 and the lead electrode 34C are each formed in the same manufacturing process.
  • a barrier layer 33 is formed on the main surface of the substrate 10, except for the regions of the main electrode 34 and extraction electrode 34C.
  • a two-dimensional electron gas 32 is formed near the surface of the channel layer 31.
  • the barrier layer 33 is selectively removed in the formation region of the Schottky barrier diode SBD.
  • an electrode 35 (third electrode) is formed on the main electrode 34 in the formation region of the field effect transistor Tr.
  • an anode electrode 35A first electrode
  • a cathode electrode 35C second electrode
  • the electrode 35, the anode electrode 35A, and the cathode electrode 35C are formed by the same manufacturing process.
  • interlayer insulator 11 is formed over the entire surface of substrate 10, covering electrode 35, anode electrode 35A, and cathode electrode 35C (see FIG. 9).
  • an opening 11H is formed in the interlayer insulator 11 in the formation region of the field effect transistor Tr (see FIG. 9).
  • a gate insulating layer 36 is formed on the barrier layer 33 through the opening 11H.
  • a gate electrode 37 is formed on the gate insulating layer 36 in the formation region of the field effect transistor Tr. Once the gate electrode 37 is formed, the field effect transistor Tr is completed.
  • the semiconductor device 1 includes a first compound semiconductor, a first electrode, a second compound semiconductor, and a second electrode, as shown in FIGS. 2 and 3.
  • the first compound semiconductor forms a cathode region 31C.
  • the first electrode forms an anode electrode 35A.
  • the anode electrode 35A is disposed in the cathode region 31C and connected to the cathode region 31C by Schottky contact.
  • the second compound semiconductor forms the lead electrode 34C.
  • the extraction electrode 34C is disposed in the cathode region 31C (substrate 10) so as to be spaced apart from the anode electrode 35A, and is formed to have a higher impurity density than the cathode region 31C.
  • the second electrode forms the cathode electrode 35C.
  • the cathode electrode 35C is arranged on the extraction electrode 34C.
  • the cathode electrode 35C is formed of the same conductive material as the anode electrode 35A, and is connected to the extraction electrode 34C by ohmic contact. In other words, the cathode electrode 35C is formed of the same conductive layer as the anode electrode 35A.
  • the anode electrode 35A, the cathode region 31C, the extraction electrode 34C, and the cathode electrode 35C construct a Schottky barrier diode SBD having electrodes as a semiconductor element.
  • the Schottky barrier diode SBD is formed of a compound semiconductor and has a simple structure formed of a single type of electrode material.
  • a semiconductor device 1 can be provided.
  • the first compound semiconductor of the cathode region 31C of the Schottky barrier diode SBD is GaN. More specifically, the first compound semiconductor is i-GaN. More specifically, the first compound semiconductor is formed to have an impurity density of 1 ⁇ 10 17 [atoms/cm 3 ] or less.
  • the second compound semiconductor of the extraction electrode 34C of the Schottky barrier diode SBD is GaN in the semiconductor device 1. More specifically, the second compound semiconductor is formed to have an n-type impurity density of 1 ⁇ 10 19 [atoms/cm 3 ] or more. Therefore, it is possible to provide the semiconductor device 1 including the Schottky barrier diode SBD which is made of a compound semiconductor and has a simple structure formed from a single type of electrode material.
  • the semiconductor device 1 has a recess 10R formed by digging down from the surface of the substrate 10 in the thickness direction in a region spaced apart from the anode electrode 31A of the substrate 10. Be prepared.
  • the extraction electrode 34C (second compound semiconductor) is arranged in the recess 10R. Therefore, the height of the surface of the cathode region 31C and the height of the surface of the extraction electrode 34C are substantially equal, and a flat region is formed.
  • An anode electrode 31A is formed in this flat cathode region 31C, and a cathode electrode 35C is formed in the extraction electrode 34C. Therefore, since the anode electrode 31A and the cathode region 31C can be formed from the same conductive material, it is possible to provide the semiconductor device 1 including the Schottky barrier diode SBD formed from a single type of electrode material.
  • the lead electrode 34C (second compound semiconductor) of the Schottky barrier diode SBD extends beyond 0 from the anode electrode 35A along the surface of the substrate 10. and are spaced within a range of 0.9 [ ⁇ m] or less. As shown in FIGS. 4 and 5, by adjusting this separation distance La, the operating voltage and operating current of the Schottky barrier diode SBD can be appropriately controlled.
  • the Schottky barrier diode SBD constructs the electrostatic discharge protection circuit 2. Therefore, it is possible to provide a semiconductor device 1 that can improve electrostatic discharge protection performance.
  • the semiconductor device 1 also includes a field effect transistor Tr that constructs the internal circuit 3, as shown in FIG.
  • the field effect transistor Tr here is constituted by a high electron mobility transistor (HEMT).
  • the field effect transistor Tr includes a channel layer 31, a barrier layer 33, a gate insulating layer 36, a gate electrode 37, and a pair of main electrodes 34.
  • Channel layer 31 is formed of a first compound semiconductor.
  • Barrier layer 33 is disposed on channel layer 31 .
  • Gate insulating layer 36 is provided on the opposite side of barrier layer 33 from channel layer 31 .
  • Gate electrode 37 is provided on the opposite side of gate insulating layer 36 from barrier layer 33 .
  • the pair of main electrodes 34 are provided on the substrate 10 at each end of the gate electrode 37 in the gate length direction.
  • the cathode region 31C of the Schottky barrier diode SBD and the channel layer 31 of the field effect transistor Tr are each formed of the same conductive layer and the same conductive material. Furthermore, the lead electrode 35 of the Schottky barrier diode SBD and the main electrode 35 of the field effect transistor Tr are each formed of the same conductive layer and the same conductive material. Furthermore, the main electrode 35 of the field effect transistor Tr, the anode electrode 35A, and the cathode electrode 35C of the Schottky barrier diode SBD are each formed of the same conductive layer and the same conductive material.
  • each of the main electrode 35, the anode electrode 35A, and the cathode electrode 35C is formed by sequentially laminating, for example, each of Ti, Mo, Al, Ni, and Au. Therefore, since each component of the Schottky barrier diode SBD is configured using each component of the field effect transistor Tr, it is possible to provide the semiconductor device 1 having a simple structure.
  • the manufacturing method of the semiconductor device 1 includes at least the following steps: a step of forming an extraction electrode 34C having a higher impurity density than the cathode region 31C in a part of the cathode region 31C (substrate 10) as shown in Fig. 6. A step of forming an anode electrode 35A that forms a Schottky contact with the cathode region 31C separated from the extraction electrode 34C as shown in Fig. 8. A step of forming a cathode electrode 35C that forms an ohmic contact with the extraction electrode 34C in the same step as the anode electrode 35A as shown in Fig. 8. Therefore, it is possible to provide a method for manufacturing a semiconductor device 1 including a Schottky barrier diode SBD formed from a single type of electrode material.
  • Second embodiment> A semiconductor device 1, an electrostatic discharge protection circuit 2, and an internal circuit 3 according to a second embodiment of the present disclosure will be described using FIGS. 11 and 12.
  • the same reference numerals are given to the same components or substantially the same components as those in the first embodiment, and duplications are avoided. The explanation will be omitted.
  • FIG. 11 shows an example of a circuit configuration including the electrostatic discharge protection circuit 2 and internal circuit 3 installed in the semiconductor device 1 according to the second embodiment. ing.
  • the insertion direction of the Schottky barrier diode SBD of the electrostatic discharge protection circuit 2 is opposite to the semiconductor device 1 according to the first embodiment shown in FIG. 1 described above. It has become. That is, the cathode region of the Schottky barrier diode SBD is electrically connected in parallel between the input terminal Pin and the gate electrode of the field effect transistor Tr.
  • the anode region of the Schottky barrier diode SBD is electrically connected in parallel between one main electrode of the field effect transistor Tr and the power supply terminal Vss.
  • FIG. 12 shows an example of the vertical cross-sectional configuration of the field effect transistor Tr that constructs the internal circuit 3 and the Schottky barrier diode SBD that constructs the electrostatic discharge protection circuit 2.
  • the Schottky barrier diode SBD of the electrostatic discharge protection circuit 2 has an anode electrode 31A formed integrally with the electrode 35 of the field effect transistor Tr.
  • This electrode 35 is arranged on one main electrode 34 which becomes the source region (S).
  • the electrode 35 disposed on the main electrode 34 of the field effect transistor Tr is extended to the cathode region 31C, and this extended electrode 35 is formed as the cathode electrode 35C.
  • Components other than the above are the same or substantially the same as the components of the semiconductor device 1 according to the first embodiment described above.
  • FIG. 13 shows an example of a circuit configuration including the electrostatic discharge protection circuit 2 mounted on the semiconductor device 1 according to the third embodiment.
  • the electrostatic discharge protection circuit 2 mounted on the semiconductor device 1 includes a plurality of Schottky barrier diodes SBD.
  • the electrostatic discharge protection circuit 2 is constructed by three Schottky barrier diodes SBD electrically connected in parallel.
  • FIG. 14 shows an example of a vertical cross-sectional configuration of a Schottky barrier diode SBD that constructs the electrostatic discharge protection circuit 2.
  • the electrostatic discharge protection circuit 2 includes three Schottky barrier diodes SBD electrically connected in parallel.
  • Components other than those described above are the same or substantially the same as the components of the semiconductor device 1 according to the first embodiment or the second embodiment described above.
  • the number of connected Schottky barrier diodes SBD may be two or four or more.
  • an electrostatic discharge protection circuit 2 is constructed by a plurality of Schottky barrier diodes SBD electrically connected in parallel. .
  • the current characteristics of the Schottky barrier diode SBD are optimally designed by making a trade-off between protection performance and leakage current during device operation. Since a plurality of Schottky barrier diodes SBD are provided, the amount of current can be increased. Further, in the electrostatic discharge protection circuit 2, the aspect ratio of the entire protection element can be arbitrarily adjusted by using the plurality of Schottky barrier diodes SBD. Therefore, in the semiconductor device 1, the space of the electrostatic discharge protection circuit 2 can be saved.
  • FIG. 15 shows an example of a circuit configuration including the electrostatic discharge protection circuit 2 mounted on the semiconductor device 1 according to the fourth embodiment.
  • the electrostatic discharge protection circuit 2 mounted on the semiconductor device 1 includes a plurality of Schottky barrier diodes SBD.
  • the electrostatic discharge protection circuit 2 is constructed by three Schottky barrier diodes SBD electrically connected in series.
  • FIG. 16 shows an example of a vertical cross-sectional configuration of a Schottky barrier diode SBD that constructs the electrostatic discharge protection circuit 2.
  • the electrostatic discharge protection circuit 2 includes three Schottky barrier diodes SBD electrically connected in series.
  • the cathode electrode 35C of the Schottky barrier diode SBD is extended to the cathode region 31C of the next Schottky barrier diode SBD, and the extended region constitutes an anode electrode 35A.
  • Components other than those described above are the same or substantially the same as the components of the semiconductor device 1 according to the first embodiment or the second embodiment described above.
  • the number of connected Schottky barrier diodes SBD may be two or four or more.
  • the semiconductor device 1 according to the fourth embodiment by connecting in series a plurality of single Schottky barrier diodes SBD having an arbitrary separation dimension La, Schottky The entire operating voltage of the barrier diode SBD can be controlled. That is, by adjusting the number of stages, the entire operating voltage of the Schottky barrier diode SBD can be easily controlled.
  • the cathode electrode 35C of the Schottky barrier diode SBD is configured integrally with the anode electrode 35A of the Schottky barrier diode SBD in the next stage. Therefore, since there is no separation area between the cathode electrode 35C and the anode electrode 35A, the area occupied by the electrostatic discharge protection circuit 2 can be reduced.
  • FIG. 17 shows a schematic structure of a semiconductor module 100 according to the fifth embodiment.
  • the semiconductor module 100 is an antenna integrated module in which, for example, an edge antenna 101 arranged in an array and a front end component are mounted on a substrate 110 as one module.
  • the front end components include a switch 102, a low noise amplifier 103, a bandpass filter 104, a power amplifier 105, and the like.
  • the semiconductor module 100 can be used, for example, as a communication transceiver.
  • the semiconductor module 100 includes one of the semiconductor devices 1 according to the first to fourth embodiments as transistors that constitute the switch 102, the low noise amplifier 103, the power amplifier 105, etc., for example.
  • the semiconductor module 100 according to the fifth embodiment includes the semiconductor device 1, it is possible to achieve even higher speed, higher efficiency, and lower power consumption of wireless communication. Further, the electrostatic discharge protection circuit 2 according to any one of the first to fourth embodiments is mounted on the semiconductor device 1. Therefore, in the semiconductor module 100, it is possible to simplify the structure of the electrostatic discharge protection circuit 2, improve electrostatic damage protection resistance, and reduce the area occupied by the electrostatic discharge protection circuit 2.
  • FIG. 18 shows a schematic block configuration of a wireless communication device 300 according to the sixth embodiment.
  • the wireless communication device 300 includes an antenna ANT, an antenna switch circuit 301, a high power amplifier HPA, a radio frequency integrated circuit (RFIC), a baseband section BB, and an audio output section. It includes a MIC, a data output section DT, and an interface section I/F.
  • the interface unit I/F includes, for example, a wireless LAN (W-LAN: Wireless Local Area Network), Bluetooth (registered trademark), and the like.
  • the wireless communication device 300 is, for example, a mobile phone system having multiple functions such as voice, data communication, and LAN connection.
  • the wireless communication device 300 is a semiconductor device according to any one of the first to fourth embodiments as a transistor constituting an antenna switch circuit 301, a high power amplifier HPA, a high frequency integrated circuit RFIC, or a baseband section BB. 1.
  • the wireless communication device 300 according to the sixth embodiment includes the semiconductor device 1, it is possible to realize even higher speed, higher efficiency, and lower power consumption of wireless communication. Therefore, when the wireless communication device 300 is a mobile communication terminal, the usage time of the wireless communication device 300 can be further extended, so that portability can be further improved. Further, the electrostatic discharge protection circuit 2 according to any one of the first to fourth embodiments is mounted on the semiconductor device 1. Therefore, in the wireless communication device 300, the structure of the electrostatic discharge protection circuit 2 can be simplified, the electrostatic discharge protection circuit 2 can be improved in resistance to damage, and the area occupied by the electrostatic discharge protection circuit 2 can be reduced.
  • the semiconductor device in the semiconductor device according to the present technology, a compound semiconductor other than GaN that can obtain similar effects can be used.
  • the main electrode of the field effect transistor and the lead electrode of the Schottky barrier diode may be stacked on the compound semiconductor instead of within the recess.
  • the semiconductor device includes a first compound semiconductor, a first electrode, a second compound semiconductor, and a second electrode.
  • the first electrode is disposed on the first compound semiconductor and connected to the first compound semiconductor through a Schottky contact.
  • the second compound semiconductor is disposed on the first compound semiconductor and spaced apart from the first electrode, and has a higher impurity density than the first compound semiconductor.
  • the second electrode is disposed on the second compound semiconductor, is made of the same conductive material as the first electrode, and is connected to the second compound semiconductor through ohmic contact.
  • the first electrode and the second electrode are each made of the same conductive material, a Schottky barrier diode with a simple structure made of a compound semiconductor and made of a single type of electrode material can be used. It is possible to provide a semiconductor device equipped with the following.
  • a second compound semiconductor having a higher impurity density than the first compound semiconductor is formed in a part of the first compound semiconductor.
  • a first electrode making a Schottky contact is formed on the first compound semiconductor spaced apart from the second compound semiconductor.
  • a second electrode making ohmic contact is formed on the second compound semiconductor. Therefore, since the first electrode and the second electrode are each formed in the same process, the number of manufacturing processes of the semiconductor device can be reduced.
  • a semiconductor module according to a third embodiment of the present disclosure includes a semiconductor device.
  • the semiconductor device is a semiconductor device according to the first embodiment. Therefore, in the semiconductor module, the same effects as those obtained by the semiconductor device according to the first embodiment can be obtained.
  • An electronic device includes a semiconductor device.
  • the semiconductor device is a semiconductor device according to the first embodiment. Therefore, in the electronic device, the same effects as those obtained by the semiconductor device according to the first embodiment can be obtained.
  • the present technology has the following configuration. According to the present technology having the following configuration, a Schottky barrier having a simple structure formed of a compound semiconductor and formed of a single type of electrode material can be used in a semiconductor device, a method for manufacturing a semiconductor device, a semiconductor module, and an electronic device. A diode can be provided.
  • the first electrode is an anode electrode
  • the second compound semiconductor is spaced apart from the first electrode along the surface of the first compound semiconductor within a range of more than 0 and 0.9 [ ⁇ m] or less.
  • the semiconductor device according to any one of the above. (12) A plurality of Schottky barrier diodes are arranged, The semiconductor device according to (9) or (10), wherein the plurality of Schottky barrier diodes are electrically connected in parallel.
  • a plurality of Schottky barrier diodes are arranged, The semiconductor device according to (9) or (10), wherein the plurality of Schottky barrier diodes are electrically connected in series.
  • a channel layer formed of the first compound semiconductor a barrier layer disposed on the channel layer; a gate insulating layer disposed on a side of the barrier layer opposite to the channel layer; a gate electrode disposed on a side of the gate insulating layer opposite to the barrier layer; (1) to (14) above, further comprising a high electron mobility transistor having a pair of main electrodes disposed on the first compound semiconductor at each of both ends in the gate length direction of the gate electrode.
  • the first compound semiconductor and the channel layer are each formed of the same conductive layer and the same conductive material
  • Each of the second compound semiconductor and the main electrode is formed of the same conductive layer and the same conductive material
  • the semiconductor device according to (15) wherein each of the third electrode, the first electrode, and the second electrode connected to the main electrode is formed of the same conductive layer and the same conductive material.
  • each of the first electrode, the second electrode, and the third electrode is formed by sequentially stacking each of Ti, Mo, Al, Ni, and Au.
  • the semiconductor device includes: a first compound semiconductor; a first electrode disposed on the first compound semiconductor and connected to the first compound semiconductor by a Schottky contact; a second compound semiconductor disposed in the first compound semiconductor and spaced apart from the first electrode, and having a higher impurity density than the first compound semiconductor; a second electrode disposed on the second compound semiconductor, made of the same conductive material as the first electrode, and connected to the second compound semiconductor through ohmic contact.
  • the semiconductor device includes: a first compound semiconductor; a first electrode disposed on the first compound semiconductor and connected to the first compound semiconductor by a Schottky contact; a second compound semiconductor disposed in the first compound semiconductor and spaced apart from the first electrode, and having a higher impurity density than the first compound semiconductor; and a second electrode disposed on the second compound semiconductor, made of the same conductive material as the first electrode, and connected to the second compound semiconductor through ohmic contact.

Abstract

半導体装置は、第１化合物半導体と、第１化合物半導体に配設され、第１化合物半導体に対してショットキー接触により接続された第１電極と、第１電極に対して離間されて第１化合物半導体に配設され、第１化合物半導体よりも不純物密度が高い第２化合物半導体と、第２化合物半導体に配設され、第１電極に対して同一導電性材料により形成され、第２化合物半導体に対してオーミック接触により接続された第２電極とを備えている。

Description

半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器
　本開示は、半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器に関する。
　特許文献１には、電力用ダイオードとしての半導体素子が開示されている。半導体素子は、半導体層と、アノード部と、カソード部とを備えている。
　半導体層は、ワイドギャップ材料を用いて形成され、電子を多数キャリアとして形成されている。アノード部は、半導体層の主面に接合形成され、半導体素子のアノードとして作用する。カソード部は、半導体層の他の領域の主面に接合形成され、半導体素子のカソードとして作用する。
　このように構成される半導体素子では、電力用ダイオードとして優れた特性を得ることができる。
特開２００７－２４９９１９号公報
　上記半導体素子では、アノード部、カソード部のそれぞれが、異なる２種類の電極材料により形成されている。このため、化合物半導体を使用し、単一種類の電極材料により形成されたダイオードを備えた半導体装置並びに半導体装置の製造方法、更には半導体装置を実装した半導体モジュール並びに電子機器が望まれていた。
　本開示の第１実施態様に係る半導体装置は、第１化合物半導体と、第１化合物半導体に配設され、第１化合物半導体に対してショットキー接触により接続された第１電極と、第１電極に対して離間されて第１化合物半導体に配設され、第１化合物半導体よりも不純物密度が高い第２化合物半導体と、第２化合物半導体に配設され、第１電極に対して同一導電性材料により形成され、第２化合物半導体に対してオーミック接触により接続された第２電極とを備えている。
　本開示の第２実施態様に係る半導体装置の製造方法は、第１化合物半導体の一部に、第１化合物半導体よりも不純物密度が高い第２化合物半導体を形成し、第２化合物半導体に対して離間された第１化合物半導体に、ショットキー接触をなす第１電極を形成し、第１電極の形成と同一工程において、第２化合物半導体に、オーミック接触をなす第２電極を形成する。
　本開示の第３実施態様に係る半導体モジュールは、半導体装置を備え、半導体装置は、第１化合物半導体と、第１化合物半導体に配設され、第１化合物半導体に対してショットキー接触により接続された第１電極と、第１電極に対して離間されて第１化合物半導体に配設され、第１化合物半導体よりも不純物密度が高い第２化合物半導体と、第２化合物半導体に配設され、第１電極に対して同一導電性材料により形成され、第２化合物半導体に対してオーミック接触により接続された第２電極とを備えている。
　本開示の第３実施態様に係る電子機器は、半導体装置を備え、半導体装置は、第１化合物半導体と、第１化合物半導体に配設され、第１化合物半導体に対してショットキー接触により接続された第１電極と、第１電極に対して離間されて第１化合物半導体に配設され、第１化合物半導体よりも不純物密度が高い第２化合物半導体と、第２化合物半導体に配設され、第１電極に対して同一導電性材料により形成され、第２化合物半導体に対してオーミック接触により接続された第２電極とを備えている。
図１は、本開示の第１実施の形態に係る半導体装置に搭載された静電気放電保護回路及び内部回路を含む回路図である。 図２は、図１に示される静電気放電保護回路及び内部回路を構築する半導体素子の縦断面図である。 図３は、図２に示される静電気放電保護回路を構築する半導体素子の拡大縦断面図である。 図４は、図２に示される静電気放電保護回路の電流－電圧特性図である。 図５は、図２に示される静電気放電保護回路の電流－電圧特性図である。 図６は、第１実施の形態に係る半導体装置の製造方法を工程毎に示す、図２に対応する第１工程断面図である。 図７は、第２工程断面図である。 図８は、第３工程断面図である。 図９は、第４工程断面図である。 図１０は、第５工程断面図である。 図１１は、本開示の第２実施の形態に係る半導体装置に搭載された静電気放電保護回路及び内部回路を含む図１に対応する回路図である。 図１２は、図１１に示される静電気放電保護回路及び内部回路を構築する半導体素子の図２に対応する縦断面図である。 図１３は、本開示の第３実施の形態に係る半導体装置に搭載された静電気放電保護回路の回路図である。 図１４は、図１３に示される静電気放電保護回路を構築する半導体素子の縦断面図である。 図１５は、本開示の第４実施の形態に係る半導体装置に搭載された静電気放電保護回路の図１３に対応する回路図である。 図１６は、図１５に示される静電気放電保護回路を構築する半導体素子の図１４に対応する縦断面図である。 図１７は、本開示の第５実施の形態に係る半導体モジュールの斜視図である。 図１８は、本開示の第６実施の形態に係る電子機器のブロック構成図である。
　以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１実施の形態
　第１実施の形態は、静電気放電保護回路及び内部回路が搭載された半導体装置に、本技術を適用した第１例である。ここでは、静電気放電保護回路及び内部回路の回路構成、断面構成及び製造方法について説明する。特に、静電気放電保護回路の動作特性についても説明する。
２．第２実施の形態
　第２実施の形態は、第１実施の形態に係る半導体装置の静電気放電保護回路の構成を変えた第２例である。
３．第３実施の形態
　第３実施の形態は、第１実施の形態に係る半導体装置の静電気放電保護回路の構成を変えた第３例である。
４．第４実施の形態
　第４実施の形態は、第１実施の形態に係る半導体装置の静電気放電保護回路の構成を変えた第４例である。
５．第５実施の形態
　第５実施の形態は、第１実施の形態～第４実施の形態に係るいずれかの半導体装置を実装した半導体モジュールを説明する第５例である。
６．第６実施の形態
　第６実施の形態は、第１実施の形態～第４実施の形態に係るいずれかの半導体装置を実装した電子機器を説明する第６例である。
７．その他の実施の形態
＜１．第１実施の形態＞
　図１～図１０を用いて、本開示の第１実施の形態に係る半導体装置１を説明する。
　ここで、図中、適宜、示されている矢印Ｘ方向は、便宜的に平面上に載置された半導体装置１の１つの平面方向を表している。矢印Ｙ方向は、矢印Ｘ方向に対して直交する他の１つの平面方向を表している。また、矢印Ｚ方向は、矢印Ｘ方向及び矢印Ｙ方向に対して直交する上方向を表している。つまり、矢印Ｘ方向、矢印Ｙ方向、矢印Ｚ方向は、丁度、三次元座標系のＸ軸方向、Ｙ軸方向、Ｚ軸方向に各々一致している。
　なお、これらの各方向は、説明の理解を助けるために図示したものであり、本技術の方向を限定するものではない。
［半導体装置１の構成］
（１）静電気放電保護回路２及び内部回路３の回路構成
　図１は、第１実施の形態に係る半導体装置１に搭載された静電気放電（ＥＳＤ：Electro Static Discharge）保護回路２及び内部回路３を含む回路構成の一例を表している。
　図１に示されるように、半導体装置１は、静電気放電保護回路２と、内部回路３とを備えている。
　内部回路３は、第１実施の形態において、例えばパワーデバイス、高周波デバイス等を構築する電界効果トランジスタＴｒを主要な構成要素として備えている。電界効果トランジスタＴｒとしては、例えば高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が使用されている。ここでは、電界効果トランジスタＴｒは、ｎチャネル導電型に形成されている。
　電界効果トランジスタＴｒは、ゲート電極と、一対の主電極とを備えている。
　内部回路３の入力段となる電界効果トランジスタＴｒのゲート電極は、入力端子Ｐｉｎに接続されている。入力端子Ｐｉｎには、半導体装置１の外部から信号が入力される。
　電界効果トランジスタＴｒの一方の主電極は、例えばソース領域（ソース電極）として使用される。一方の主電極は、電源端子Ｖｓｓに接続されている。電源端子Ｖｓｓは、例えば固定電位、具体的には回路の接地電圧０Ｖを供給する。他方の主電極は、例えばドレイン領域（ドレイン電極）として使用される。他方の主電極は、出力端子Ｐｏｕｔとして使用され、次段回路若しくは次段素子に接続されている。
　静電気放電保護回路２は、ここではショットキーバリアダイオードＳＢＤにより構築されている。
　ショットキーバリアダイオードＳＢＤのアノード領域（又はアノード電極）は、入力端子Ｐｉｎと電界効果トランジスタＴｒのゲート電極との間に電気的に並列に接続されている。一方、ショットキーバリアダイオードＳＢＤのカソード領域（又はカソード電極）は、電界効果トランジスタＴｒの一方の主電極と電源端子Ｖｓｓとの間に電気的に並列に接続されている。
（２）電界効果トランジスタＴｒの具体的なデバイス構成
　図２は、内部回路３を構築する電界効果トランジスタＴｒ並びに静電気放電保護回路２を構築するショットキーバリアダイオードＳＢＤの縦断面構成の一例を表している。
　図２に示されるように、半導体装置１は、基板１０をベースとして構成されている。ここで、第１実施の形態では、基板１０は、第１化合物半導体としてのＩＩＩ－Ｖ族化合物半導体材料である窒化ガリウム（ＧａＮ）により形成されている。この第１化合物半導体は、ｉ－ＧａＮ、いわゆる真性半導体（Intrinsic Semiconductor）として形成されている。第１化合物半導体は、例えば１×１０１７［ａｔｏｍｓ／ｃｍ３］以下の不純物密度に形成されている。
　なお、基板１０は、珪素（Ｓｉ）基板、炭化珪素（ＳｉＣ）基板又はダイヤモンド基板に、第１化合物半導体としてのＧａＮ層を積層若しくは貼り合わせて形成してもよい。
　ここで、第１化合物半導体は、本技術に係る「第１化合物半導体」に相当する。
　電界効果トランジスタＴｒは、チャネル層３１と、バリア層３３と、ゲート絶縁層３６と、ゲート電極３７と、一対の主電極３４とを主要な構成要素として備えている。
　チャネル層３１は、基板１０の少なくとも主面部に形成されている。すなわち、チャネル層３１は、ここではＧａＮにより形成されている。
　チャネル層３１において、バリア層３３の近傍には、キャリアが蓄積され、キャリアのチャネル領域として機能する二次元電子ガス（２ＤＥＧ）３２が生成される。
　バリア層３３は、チャネル層３１に配設されている。バリア層３３は、チャネル層３１との分極によりチャネル層３１内にキャリアが蓄積される化合物半導体材料により形成されている。バリア層３３は、例えばＡｌ１－ｘ－ｙＧａｘＩｎｙＮ（０≦ｘ＜１、０≦ｙ＜１）により形成されている。
　ゲート絶縁層３６は、バリア層３３のチャネル層３１とは反対側に配設されている。ここでは、ゲート絶縁層３６は、層間絶縁体１１に厚さ方向に貫通された開口１１Ｈを通して形成されている。ゲート絶縁層３６には、例えば酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化シリコン（ＳｉＯ２）及び窒化シリコン（ＳｉＮ）から選択される１以上の絶縁材料が使用されている。
　ゲート電極３７は、少なくとも開口１１Ｈ内において、ゲート絶縁層３６のバリア層３３とは反対側に配設されている。ゲート電極３７は、ここでは、矢印Ｚ方向に向かって、例えば、ニッケル（Ｎｉ）、金（Ａｕ）のそれぞれを順次積層した複合膜により形成されている。つまり、電界効果トランジスタＴｒは、ゲート絶縁型電界効果トランジスタとして構成されている。
　一対の主電極３４は、ゲート電極３７のゲート長方向両端部のそれぞれに配設されている。一方の主電極３４は、例えばソース電極（Ｓ）として使用される。また、他の一方の主電極３４は、例えばドレイン電極（Ｄ）として使用される。
　一対の主電極３４は、それぞれ、基板１０の主面部に配設されている。詳しく説明すると、第１実施の形態では、主電極３４は、基板１０の表面から基板１０の厚さ方向に掘り下げたリセス１０Ｒ内に配設されている。
　主電極３４は、第２化合物半導体としてのＧａＮにより形成されている。主電極３４は、基板１０よりも不純物密度が高く形成されている。表現を代えれば、主電極３４を形成している第２化合物半導体の不純物密度は、基板１０を形成している第１化合物半導体の不純物密度よりも高い設定とされている。
　また、主電極３４は、基板１０に形成されたリセス１０Ｒ内に、ＧａＮを再成長させて形成されている。ＧａＮの成長には、エピタキシャル成長法が使用される。
　主電極３４は、例えば１×１０１９［ａｔｏｍｓ／ｃｍ３］以上のｎ型不純物密度に形成されている。
　ここで、第２化合物半導体は、本技術に係る「第２化合物半導体」に相当する。
　一対の主電極３４には、それぞれ、電極３５が配設されている。電極３５は、主電極３４に対してオーミック接触又はオーミック接触に近い接触となる電極材料により形成されている。電極３５には、例えばチタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）の各々を順次積層した複合膜が使用されている。
　ここで、電極３５は、本技術に係る「第３電極」に相当する。
（３）ショットキーバリアダイオードＳＢＤの具体的なデバイス構成
　図３は、静電気放電保護回路２を構築するショットキーバリアダイオードＳＢＤの拡大縦断面構成の一例を表している。
　図２及び図３に示されるように、ショットキーバリアダイオードＳＢＤは、アノード電極３５Ａと、カソード領域３１Ｃと、引出電極３４Ｃと、カソード電極３５Ｃとを主要な構成要素として備えている。
　まず、カソード領域３１Ｃは、基板１０の主面部に形成されている。つまり、カソード領域３１Ｃは、第１化合物半導体としてのＧａＮにより形成されている。
　また、カソード領域３１Ｃは、電界効果トランジスタＴｒのチャネル層３１に対して、同一導電層、かつ、同一導電性材料により形成されている。
　アノード電極３５Ａは、カソード領域３１Ｃに配設されている。詳しく説明すると、アノード電極３５Ａは、カソード領域３１Ｃの表面に接触し、かつ、接合されている。このアノード電極３５Ａは、カソード領域３１Ｃの表面に対してショットキー接触により接続されている。アノード電極３５Ａは、アノード領域としても使用されている。つまり、アノード電極３５Ａとカソード領域３１Ｃとの接合部近傍に、実効的なショットキーバリアダイオードＳＢＤが形成されている。
　アノード電極３５Ａは、電界効果トランジスタＴｒの電極３５に対して、同一導電層、かつ、同一導電性材料により形成されている。
　ここで、アノード電極３５Ａは、本技術に係る「第１電極」に相当する。
　引出電極３４Ｃは、アノード電極３５Ａに対して離間されて、基板１０に配設されている。引出電極３４Ｃは、基板１０に形成されたリセス１０Ｒ内に配設された、第２化合物半導体としてのＧａＮにより形成されている。引出電極３４Ｃは、電界効果トランジスタＴｒの主電極３４に対して、同一導電層、かつ、同一導電性材料により形成され、基板１０に対して高い不純物密度に形成されている。第１実施の形態では、引出電極３４Ｃは、電界効果トランジスタＴｒの主電極３４に一体に形成され、共有されている。
　引出電極３４Ｃは、ショットキーバリアダイオードＳＢＤのカソード領域３１Ｃとカソード電極３５Ｃとを結ぶ電流経路として形成され、かつ、カソード電極３５Ｃに対してオーミック接触を実現している。
　カソード電極３５Ｃは、引出電極３４Ｃに配設されている。詳しく説明すると、カソード電極３５Ｃは、引出電極３４Ｃの表面に接触し、かつ、接合されている。このカソード電極３５Ｃは、引出電極３４Ｃの表面に対してオーミック接触により接続されている。
　カソード電極３５Ｃは、電界効果トランジスタＴｒの主電極３４並びにアノード電極３５Ａに対して、同一導電層、かつ、同一導電性材料により形成されている。第１実施の形態では、カソード電極３５Ｃは、電界効果トランジスタＴｒの電極３５に一体に形成され、共有されている。
　ここで、カソード電極３５Ｃは、本技術に係る「第２電極」に相当する。
（４）ショットキーバリアダイオードＳＢＤの電流－電圧特性
　図４、図５は、いずれも、ショットキーバリアダイオードＳＢＤの電流－電圧特性の一例を表している。
　図４、図５のそれぞれにおいて、横軸は、ショットキーバリアダイオードＳＢＤの駆動電圧［Ｖ］を示している。縦軸は、ショットキーバリアダイオードＳＢＤに流れる駆動電流［ｍＡ］を示している。
　図４にデータＤ１として示されるように、ショットキーバリアダイオードＳＢＤでは、駆動電圧が増加し、一定の閾値電圧に達すると駆動電流が流れる。駆動電流量は、駆動電圧の増加に伴い、増加する。
　駆動電圧に対する駆動電流は、前述の図３に示されるショットキーバリアダイオードＳＢＤの離間距離Ｌａを調整することにより制御可能である。離間距離Ｌａは、引出電極３４Ｃのアノード電極３５Ａ側端とアノード電極３５Ａの引出電極３４Ｃ側端との間の基板１０の表面に沿った距離に相当する。
　第１実施の形態では、離間距離Ｌａは、０を越えて０．９［μｍ］以下の範囲内に設定されている。
　離間距離Ｌａが小さくなると、図５にデータＤ２として示されるように、閾値電圧が小さくなる。離間距離Ｌａが０以下であると、引出電極３４Ｃとアノード電極３５Ａとが接触し、オーミック接触に近い特性となる。つまり、ショットキーバリアダイオードＳＢＤが生成されないので、離間距離Ｌａは０を越える必要がある。
　一方、離間距離Ｌａが大きくなると、図５にＤ３として示されるように、閾値電圧が大きくなる。ショットキーバリアダイオードＳＢＤの動作電圧は、内部回路３の耐圧以下に設定されている。例えば、離間距離Ｌａが１［μｍ］を越えると、動作電圧は約４０［Ｖ］以上になる。半導体装置１が例えば携帯端末用途に使用される場合には、動作電圧が４０［Ｖ］を越えない設定にされている。このため、離間距離Ｌａは０．９［μｍ］以下に調整される。これにより、半導体装置１では、静電気放電保護性能とデバイス性能とを両立させることができる。
［半導体装置１の製造方法］
　次に、前述の半導体装置１の製造方法を説明する。図６～図１０は、内部回路３を構築する電界効果トランジスタＴｒ並びに静電気放電保護回路２を構築するショットキーバリアダイオードＳＢＤの製造方法を工程毎に説明する工程断面の一例を表している。
　まず、基板１０が準備される（図６参照）。基板１０には、第１化合物半導体としてのＧａＮ基板が使用される。基板１０は、電界効果トランジスタＴｒの形成領域において、チャネル層３１として形成される。また、基板１０は、ショットキーバリアダイオードＳＢＤの形成領域において、カソード領域３１Ｃ（第１化合物半導体）として形成される。
　電界効果トランジスタＴｒ、ショットキーバリアダイオードＳＢＤのそれぞれの形成領域において、基板１０の主面部にリセス１０Ｒが形成される（図６参照）。リセス１０Ｒは、例えばフォトリソグラフィ技術及びエッチング技術を用いて形成される。
　リセス１０Ｒ内において、第２化合物半導体としてのＧａＮが形成される（図６参照）。ＧａＮは、基板１０よりも高い不純物密度に形成される。ＧａＮは、エピタキシャル成長法を用いて形成される。
　ＧａＮは、電界効果トランジスタＴｒの形成領域において、主電極３４として形成される。また、ＧａＮは、ショットキーバリアダイオードＳＢＤの形成領域において、引出電極３４Ｃ（第２化合物半導体）として形成される。つまり、主電極３４、引出電極３４Ｃのそれぞれは、同一製造工程において形成される。
　図６に示されるように、主電極３４及び引出電極３４Ｃの領域は除き、基板１０の主面上にバリア層３３が形成される。電界効果トランジスタＴｒの形成領域において、バリア層３３が形成されると、チャネル層３１の表面近傍には、二次元電子ガス３２が形成される。
　図７に示されるように、ショットキーバリアダイオードＳＢＤの形成領域において、バリア層３３が選択的に除去される。
　図８に示されるように、電界効果トランジスタＴｒの形成領域において、主電極３４上に電極３５（第３電極）が形成される。この電極３５が形成される工程と同一工程において、カソード領域３１Ｃ上にアノード電極３５Ａ（第１電極）が形成され、更に引出電極３４Ｃ上にカソード電極３５Ｃ（第２電極）が形成される。つまり、電極３５、アノード電極３５Ａ及びカソード電極３５Ｃは、同一製造工程により形成される。
　アノード電極３５Ａ及びカソード電極３５Ｃが形成されると、ショットキーバリアダイオードＳＢＤが完成する。
　引き続き、電極３５、アノード電極３５Ａ及びカソード電極３５Ｃを覆って、基板１０の全面に層間絶縁体１１が形成される（図９参照）。
　次に、電界効果トランジスタＴｒの形成領域において、層間絶縁体１１に開口１１Ｈが形成される（図９参照）。
　図９に示されるように、電界効果トランジスタＴｒの形成領域において、開口１１Ｈを通したバリア層３３上にゲート絶縁層３６が形成される。
　図１０に示されるように、電界効果トランジスタＴｒの形成領域において、ゲート絶縁層３６上にゲート電極３７が形成される。
　ゲート電極３７が形成されると、電界効果トランジスタＴｒが完成する。
　この後、実線において簡易的に示される、符号省略の配線が結線されると、前述の図１～図３に示される内部回路３及び静電気放電保護回路２が完成する。これらの一連の製造工程が終了すると、第１実施の形態に係る半導体装置１が完成し、製造方法が終了する。
［作用効果］
　第１実施の形態に係る半導体装置１は、図２及び図３に示されるように、第１化合物半導体と、第１電極と、第２化合物半導体と、第２電極とを備える。
　第１化合物半導体は、カソード領域３１Ｃを形成する。
　第１電極は、アノード電極３５Ａを形成する。アノード電極３５Ａは、カソード領域３１Ｃに配設され、カソード領域３１Ｃに対してショットキー接触により接続される。
　第２化合物半導体は、引出電極３４Ｃを形成する。引出電極３４Ｃは、アノード電極３５Ａに対して離間されてカソード領域３１Ｃ（基板１０）に配設され、カソード領域３１Ｃよりも高い不純物密度に形成される。
　第２電極は、カソード電極３５Ｃを形成する。カソード電極３５Ｃは、引出電極３４Ｃに配設される。カソード電極３５Ｃは、アノード電極３５Ａに対して同一導電性材料により形成され、引出電極３４Ｃに対してオーミック接触により接続される。表現を代えれば、カソード電極３５Ｃは、アノード電極３５Ａと同一導電層により形成される。
　ここで、アノード電極３５Ａ、カソード領域３１Ｃ、引出電極３４Ｃ及びカソード電極３５Ｃは、半導体素子としての電極を備えたショットキーバリアダイオードＳＢＤを構築する。このため、アノード電極３５Ａ、カソード電極３５Ｃのそれぞれが同一導電性材料により形成されているので、化合物半導体により形成され、単一種類の電極材料により形成された簡易な構造を有するショットキーバリアダイオードＳＢＤを備えた半導体装置１を提供することができる。
　また、半導体装置１では、図２及び図３に示されるように、ショットキーバリアダイオードＳＢＤのカソード領域３１Ｃの第１化合物半導体は、ＧａＮである。詳しく説明すると、第１化合物半導体は、ｉ－ＧａＮである。さらに詳細には、第１化合物半導体は、１×１０１７［ａｔｏｍｓ／ｃｍ３］以下の不純物密度に形成される。
　一方、半導体装置１では、ショットキーバリアダイオードＳＢＤの引出電極３４Ｃの第２化合物半導体は、ＧａＮである。詳しく説明すると、第２化合物半導体は、１×１０１９［ａｔｏｍｓ／ｃｍ３］以上のｎ型不純物密度に形成される。
　このため、化合物半導体により形成され、単一種類の電極材料により形成された簡易な構造を有するショットキーバリアダイオードＳＢＤを備えた半導体装置１を提供することができる。
　また、半導体装置１は、図２及び図３に示されるように、基板１０のアノード電極３１Ａに対して離間された領域に、基板１０の表面から厚さ方向に掘り下げて形成されたリセス１０Ｒを備える。そして、引出電極３４Ｃ（第２化合物半導体）は、リセス１０Ｒに配設される。
　このため、カソード領域３１Ｃの表面の高さと引出電極３４Ｃの表面の高さとが実質的に等しくなり、平坦な領域が形成される。この平坦な領域のカソード領域３１Ｃにアノード電極３１Ａが形成され、かつ、引出電極３４Ｃにカソード電極３５Ｃが形成される。従って、同一導電性材料によりアノード電極３１Ａとカソード領域３１Ｃとが形成可能となるので、単一種類の電極材料により形成されたショットキーバリアダイオードＳＢＤを備えた半導体装置１を提供することができる。
　また、半導体装置１では、図２及び図３に示されるように、ショットキーバリアダイオードＳＢＤの引出電極３４Ｃ（第２化合物半導体）は、基板１０の表面に沿って、アノード電極３５Ａから０を越えて０．９［μｍ］以下の範囲内において離間される。
　図４及び図５に示されるように、この離間距離Ｌａが調整されることにより、ショットキーバリアダイオードＳＢＤの動作電圧及び動作電流を適宜制御することができる。
　また、半導体装置１では、図１に示されるように、ショットキーバリアダイオードＳＢＤは静電気放電保護回路２を構築する。
　このため、静電気放電保護性能を向上させることができる半導体装置１を提供することができる。
　また、半導体装置１は、図１に示されるように、内部回路３を構築する電界効果トランジスタＴｒを備える。電界効果トランジスタＴｒは、ここでは高電子移動度トランジスタ（ＨＥＭＴ）により構成されている。電界効果トランジスタＴｒは、チャネル層３１と、バリア層３３と、ゲート絶縁層３６と、ゲート電極３７と、一対の主電極３４とを備える。
　チャネル層３１は、第１化合物半導体により形成される。バリア層３３は、チャネル層３１に配設される。ゲート絶縁層３６は、バリア層３３のチャネル層３１とは反対側に配設される。ゲート電極３７は、ゲート絶縁層３６のバリア層３３とは反対側に配設される。一対の主電極３４は、ゲート電極３７のゲート長方向両端部のそれぞれにおいて、基板１０に配設される。
　そして、ショットキーバリアダイオードＳＢＤのカソード領域３１Ｃ、電界効果トランジスタＴｒのチャネル層３１のそれぞれは、同一導電層、かつ、同一導電性材料により形成される。また、ショットキーバリアダイオードＳＢＤの引出電極３５、電界効果トランジスタＴｒの主電極３５のそれぞれは、同一導電層、かつ、同一導電性材料により形成される。さらに、電界効果トランジスタＴｒの主電極３５、ショットキーバリアダイオードＳＢＤのアノード電極３５Ａ、カソード電極３５Ｃのそれぞれは、同一導電層、かつ、同一導電性材料により形成される。ここで、主電極３５、アノード電極３５Ａ、カソード電極３５Ｃのそれぞれは、例えばＴｉ、Ｍｏ、Ａｌ、Ｎｉ、Ａｕの各々を順次積層して形成される。
　このため、ショットキーバリアダイオードＳＢＤの各構成要素は電界効果トランジスタＴｒの各構成要素を利用して構成されているので、簡易な構造を有する半導体装置１を提供することができる。
　さらに、半導体装置１の製造方法は、少なくとも下記工程を備える。図６に示されるように、カソード領域３１Ｃ（基板１０）の一部に、カソード領域３１Ｃよりも不純物密度が高い引出電極３４Ｃを形成する工程。図８に示されるように、引出電極３４Ｃに対して離間されたカソード領域３１Ｃに、ショットキー接触をなすアノード電極３５Ａを形成する工程。同図８に示されるように、アノード電極３５Ａと同一工程において、引出電極３４Ｃに、オーミック接触をなすカソード電極３５Ｃを形成する工程。
　このため、単一種類の電極材料により形成されたショットキーバリアダイオードＳＢＤを備えた半導体装置１の製造方法を提供することができる。
＜２．第２実施の形態＞
　図１１及び図１２を用いて、本開示の第２実施の形態に係る半導体装置１、静電気放電保護回路２及び内部回路３を説明する。
　なお、第２実施の形態並びにそれ以降に説明する実施の形態において、第１実施の形態の構成要素と同一の構成要素、又は実質的に同一の構成要素には同一の符号を付し、重複する説明は省略する。
［半導体装置１の構成］
（１）静電気放電保護回路２及び内部回路３の回路構成
　図１１は、第２実施の形態に係る半導体装置１に搭載された静電気放電保護回路２及び内部回路３を含む回路構成の一例を表している。
　前述の図１に示される第１実施の形態に係る半導体装置１に対して、図１１に示されるように、半導体装置１では、静電気放電保護回路２のショットキーバリアダイオードＳＢＤの挿入方向が逆になっている。つまり、ショットキーバリアダイオードＳＢＤのカソード領域は、入力端子Ｐｉｎと電界効果トランジスタＴｒのゲート電極との間に電気的に並列に接続されている。一方、ショットキーバリアダイオードＳＢＤのアノード領域は、電界効果トランジスタＴｒの一方の主電極と電源端子Ｖｓｓとの間に電気的に並列に接続されている。
（２）ショットキーバリアダイオードＳＢＤの具体的なデバイス構成
　図１２は、内部回路３を構築する電界効果トランジスタＴｒ並びに静電気放電保護回路２を構築するショットキーバリアダイオードＳＢＤの縦断面構成の一例を表している。
　図１２に示されるように、静電気放電保護回路２のショットキーバリアダイオードＳＢＤは、アノード電極３１Ａを電界効果トランジスタＴｒの電極３５に一体に形成している。この電極３５は、ソース領域（Ｓ）となる一方の主電極３４に配設されている。
　表現を代えると、電界効果トランジスタＴｒの主電極３４に配設された電極３５がカソード領域３１Ｃまで延設され、この延設された電極３５がカソード電極３５Ｃとして形成されている。
　上記以外の構成要素は、前述の第１実施の形態に係る半導体装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第２実施の形態に係る半導体装置１によれば、第１実施の形態に係る半導体装置１により得られる作用効果と同様の作用効果を得ることができる。
＜３．第３実施の形態＞
　図１３及び図１４を用いて、本開示の第３実施の形態に係る半導体装置１、静電気放電保護回路２及び内部回路３を説明する。
［半導体装置１の構成］
（１）静電気放電保護回路２の回路構成
　図１３は、第３実施の形態に係る半導体装置１に搭載された静電気放電保護回路２を含む回路構成の一例を表している。
　図１３に示されるように、半導体装置１に搭載された静電気放電保護回路２は、複数のショットキーバリアダイオードＳＢＤを備えている。ここでは、３個の電気的に並列に接続されたショットキーバリアダイオードＳＢＤにより静電気放電保護回路２が構築されている。
（２）ショットキーバリアダイオードＳＢＤの具体的なデバイス構成
　図１４は、静電気放電保護回路２を構築するショットキーバリアダイオードＳＢＤの縦断面構成の一例を表している。
　図１４に示されるように、静電気放電保護回路２は、３個の電気的に並列に接続されたショットキーバリアダイオードＳＢＤを備えている。
　上記以外の構成要素は、前述の第１実施の形態又は第２実施の形態に係る半導体装置１の構成要素と同一又は実質的に同一である。
　なお、ショットキーバリアダイオードＳＢＤの接続数は、２個又は４個以上であってもよい。
［作用効果］
　第３実施の形態に係る半導体装置１によれば、第１実施の形態に係る半導体装置１又は第２実施の形態に係る半導体装置１により得られる作用効果と同様の作用効果を得ることができる。
　また、第３実施の形態に係る半導体装置１は、図１３及び図１４に示されるように、電気的に並列に接続された複数のショットキーバリアダイオードＳＢＤにより静電気放電保護回路２が構築される。ショットキーバリアダイオードＳＢＤの電流特性は、保護性能とデバイス動作時のリーク電流とのトレードオフによって最適に設計されている。ショットキーバリアダイオードＳＢＤは、複数配設されているので、電流量を高められる。また、静電気放電保護回路２では、複数のショットキーバリアダイオードＳＢＤにより、保護素子全体のアスペクト比を任意に調整することができる。このため、半導体装置１において、静電気放電保護回路２の省スペース化が可能になる。
＜４．第４実施の形態＞
　図１５及び図１６を用いて、本開示の第４実施の形態に係る半導体装置１、静電気放電保護回路２及び内部回路３を説明する。
［半導体装置１の構成］
（１）静電気放電保護回路２の回路構成
　図１５は、第４実施の形態に係る半導体装置１に搭載された静電気放電保護回路２を含む回路構成の一例を表している。
　図１５に示されるように、半導体装置１に搭載された静電気放電保護回路２は、複数のショットキーバリアダイオードＳＢＤを備えている。ここでは、３個の電気的に直列に接続されたショットキーバリアダイオードＳＢＤにより静電気放電保護回路２が構築されている。
（２）ショットキーバリアダイオードＳＢＤの具体的なデバイス構成
　図１６は、静電気放電保護回路２を構築するショットキーバリアダイオードＳＢＤの縦断面構成の一例を表している。
　図１６に示されるように、静電気放電保護回路２は、３個の電気的に直列に接続されたショットキーバリアダイオードＳＢＤを備えている。
　第４実施の形態では、ショットキーバリアダイオードＳＢＤのカソード電極３５Ｃは、次段のショットキーバリアダイオードＳＢＤのカソード領域３１Ｃまで延設され、延設された領域ではアノード電極３５Ａを構成している。
　上記以外の構成要素は、前述の第１実施の形態又は第２実施の形態に係る半導体装置１の構成要素と同一又は実質的に同一である。
　なお、ショットキーバリアダイオードＳＢＤの接続数は、２個又は４個以上であってもよい。
［作用効果］
　第４実施の形態に係る半導体装置１によれば、第１実施の形態に係る半導体装置１又は第２実施の形態に係る半導体装置１により得られる作用効果と同様の作用効果を得ることができる。
　また、第４実施の形態に係る半導体装置１では、図１５及び図１６に示されるように、任意の離間寸法Ｌａを有する単一のショットキーバリアダイオードＳＢＤを複数直列接続することにより、ショットキーバリアダイオードＳＢＤの全体の動作電圧を制御することができる。つまり、段数の調整により、ショットキーバリアダイオードＳＢＤの全体の動作電圧が簡易に制御可能となる。
　また、半導体装置１では、図１６に示されるように、ショットキーバリアダイオードＳＢＤのカソード電極３５Ｃは、次段のショットキーバリアダイオードＳＢＤのアノード電極３５Ａと一体に構成される。
　このため、カソード電極３５Ｃとアノード電極３５Ａとの間の分離領域が無くなるので、静電気放電保護回路２の占有面積を減少させることができる。
＜５．第５実施の形態＞
　図１７を用いて、本開示の第５実施の形態に係る半導体モジュール１００を説明する。図１７は、第５実施の形態に係る半導体モジュール１００の概略的な構造を表している。
［半導体モジュール１００の構成］
　第５実施の形態に係る半導体モジュール１００は、例えばアレイ状に配設されたエッジアンテナ１０１と、フロントエンド部品とを１つのモジュールとして基板１１０上に実装したアンテナ一体型モジュールである。フロントエンド部品には、スイッチ１０２、低ノイズアンプ１０３、バンドパスフィルタ１０４及びパワーアンプ１０５等が含まれている。半導体モジュール１００は、例えば、通信用のトランシーバとして使用可能である。
　半導体モジュール１００は、例えば、スイッチ１０２、低ノイズアンプ１０３、又はパワーアンプ１０５等を構成するトランジスタとして、第１実施の形態～第４実施の形態に係るいずれかの半導体装置１を備えている。
［作用効果］
　第５実施の形態に係る半導体モジュール１００では、半導体装置１が含まれるので、無線通信の更なる高速化、高効率化及び低消費電力化を実現することができる。
　また、第１実施の形態～第４実施の形態のいずれかに係る静電気放電保護回路２が半導体装置１に搭載される。このため、半導体モジュール１００では、静電気放電保護回路２の構造を簡素化し、静電破壊保護耐性を向上しつつ、静電気放電保護回路２の占有面積の縮小化を実現することができる。
＜６．第６実施の形態＞
　図１８を用いて、本開示の第６実施の形態に係る無線通信装置３００を説明する。図１８は、第６実施の形態に係る無線通信装置３００の概略的なブロック構成を表している。
［無線通信装置３００の構成］
　第６実施の形態に係る無線通信装置３００は、アンテナＡＮＴと、アンテナスイッチ回路３０１と、高電力増幅器ＨＰＡと、高周波集積回路ＲＦＩＣ（Radio Frequency Integrated Circuit）と、ベースバンド部ＢＢと、音声出力部ＭＩＣと、データ出力部ＤＴと、インタフェース部Ｉ／Ｆとを備えている。インタフェース部Ｉ／Ｆには、例えば、無線ＬＡＮ（Ｗ－ＬＡＮ：Wireless Local Area Network）、ブルートゥース（登録商標（Bluetooth：登録商標））等が含まれている。無線通信装置３００は、例えば、音声、データ通信及びＬＡＮ接続等の多機能を有する携帯電話システムである。
　無線通信装置３００は、アンテナスイッチ回路３０１、高電力増幅器ＨＰＡ、高周波集積回路ＲＦＩＣ、又はベースバンド部ＢＢ等を構成するトランジスタとして第１実施の形態～第４実施の形態に係るいずれかの半導体装置１を備えている。
［作用効果］
　第６実施の形態に係る無線通信装置３００では、半導体装置１を備えるので、無線通信の更なる高速化、高効率化及び低消費電力化を実現することができる。したがって、無線通信装置３００が携帯通信端末である場合、無線通信装置３００では、使用時間を更に延長させることができるので、携帯性をより向上させることができる。
　また、第１実施の形態～第４実施の形態のいずれかに係る静電気放電保護回路２が半導体装置１に搭載される。このため、無線通信装置３００では、静電気放電保護回路２の構造を簡素化し、静電破壊保護耐性を向上しつつ、静電気放電保護回路２の占有面積の縮小化を実現することができる。
＜７．その他の実施の形態＞
　本技術は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内において、種々変更可能である。
　例えば、本技術に係る半導体装置では、同様の作用効果を得ることができるＧａＮ以外の化合物半導体を使用することができる。
　また、本技術では、電界効果トランジスタの主電極、ショットキーバリアダイオードの引出電極は、リセス内では無く、化合物半導体上に積層されてもよい。
　以上説明したように、本開示の第１実施態様に係る半導体装置は、第１化合物半導体と、第１電極と、第２化合物半導体と、第２電極とを備える。
　第１電極は、第１化合物半導体に配設され、第１化合物半導体に対してショットキー接触により接続される。第２化合物半導体は、第１電極に対して離間されて第１化合物半導体に配設され、第１化合物半導体よりも高い不純物密度を有する。第２電極は、第２化合物半導体に配設され、第１電極に対して同一導電性材料により形成され、第２化合物半導体に対してオーミック接触により接続される。
　このため、第１電極、第２電極のそれぞれが同一導電性材料により形成されているので、化合物半導体により形成され、単一種類の電極材料により形成された簡易な構造を有するショットキーバリアダイオードを備えた半導体装置を提供することができる。
　本開示の第２実施態様に係る半導体装置の製造方法では、まず、第１化合物半導体の一部に、第１化合物半導体よりも不純物密度が高い第２化合物半導体が形成される。次に、第２化合物半導体に対して離間された第１化合物半導体に、ショットキー接触をなす第１電極が形成される。ここで、第１電極の形成と同一工程において、第２化合物半導体に、オーミック接触をなす第２電極が形成される。
　このため、第１電極、第２電極のそれぞれが同一工程において形成されるので、半導体装置の製造工程数を削減することができる。
　本開示の第３実施態様に係る半導体モジュールは、半導体装置を備える。半導体装置は、第１実施態様に係る半導体装置である。
　このため、半導体モジュールでは、第１実施態様に係る半導体装置により得られる作用効果と同様の作用効果を得ることができる。
　本開示の第４実施態様に係る電子機器は、半導体装置を備える。半導体装置は、第１実施態様に係る半導体装置である。
　このため、電子機器では、第１実施態様に係る半導体装置により得られる作用効果と同様の作用効果を得ることができる。
＜本技術の構成＞
　本技術は、以下の構成を備えている。以下の構成の本技術によれば、半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器において、化合物半導体により形成され、単一種類の電極材料により形成された簡易な構造を有するショットキーバリアダイオードを提供することができる。
（１）
　第１化合物半導体と、
　前記第１化合物半導体に配設され、前記第１化合物半導体に対してショットキー接触により接続された第１電極と、
　前記第１電極に対して離間されて前記第１化合物半導体に配設され、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体と、
　前記第２化合物半導体に配設され、前記第１電極に対して同一導電性材料により形成され、前記第２化合物半導体に対してオーミック接触により接続された第２電極と
　を備えている半導体装置。
（２）
　前記第１化合物半導体は、ＧａＮである
　前記（１）に記載の半導体装置。
（３）
　前記第１化合物半導体は、ｉ－ＧａＮである
　前記（１）又は前記（２）に記載の半導体装置。
（４）
　前記第１化合物半導体は、１×１０１７［ａｔｏｍｓ／ｃｍ３］以下の不純物密度に形成されている
　前記（１）から前記（３）のいずれか１つに記載の半導体装置。
（５）
　前記第２化合物半導体は、ＧａＮである
　前記（１）から前記（４）のいずれか１つに記載の半導体装置。
（６）
　前記第２化合物半導体は、１×１０１９［ａｔｏｍｓ／ｃｍ３］以上のｎ型不純物密度に形成されている
　前記（１）から前記（５）のいずれか１つに記載の半導体装置。
（７）
　前記第１化合物半導体の前記第１電極に対して離間された領域に、前記第１化合物半導体の表面から厚さ方向に掘り下げて形成されたリセスを更に備え、
　前記第２化合物半導体は、前記リセスに配設されている
　前記（１）から前記（６）のいずれか１つに記載の半導体装置。
（８）
　前記第１電極、前記第２電極のそれぞれは、同一導電層に形成されている
　前記（１）から前記（７）のいずれか１つに記載の半導体装置。
（９）
　前記第１電極と前記第１化合物半導体との接合部に、ショットキーバリアダイオードが形成されている
　前記（１）から前記（８）のいずれか１つに記載の半導体装置。
（１０）
　前記第１電極は、アノード電極であり、
　前記第２電極は、カソード電極である
　前記（１）から前記（９）のいずれか１つに記載の半導体装置。
（１１）
　前記第２化合物半導体は、前記第１化合物半導体の表面に沿って、前記第１電極から０を越えて０．９［μｍ］以下の範囲内において離間されている
　前記（１）から前記（１０）のいずれか１つに記載の半導体装置。
（１２）
　前記ショットキーバリアダイオードは、複数配設され、
　複数の前記ショットキーバリアダイオードは、電気的に並列に接続されている
　前記（９）又は前記（１０）に記載の半導体装置。
（１３）
　前記ショットキーバリアダイオードは、複数配設され、
　複数の前記ショットキーバリアダイオードは、電気的に直列に接続されている
　前記（９）又は前記（１０）に記載の半導体装置。
（１４）
　前記ショットキーバリアダイオードは、静電気放電保護回路を構築している
　前記（９）から前記（１３）のいずれか１つに記載の半導体装置。
（１５）
　前記第１化合物半導体により形成されたチャネル層と、
　前記チャネル層に配設されたバリア層と、
　前記バリア層の前記チャネル層とは反対側に配設されたゲート絶縁層と、
　前記ゲート絶縁層の前記バリア層とは反対側に配設されたゲート電極と、
　前記ゲート電極のゲート長方向両端部のそれぞれにおいて、前記第１化合物半導体に配設された一対の主電極とを有する高電子移動度トランジスタを更に備えている
　前記（１）から前記（１４）のいずれか１つに記載の半導体装置。
（１６）
　前記第１化合物半導体、前記チャネル層のそれぞれは、同一導電層、かつ、同一導電性材料により形成され、
　前記第２化合物半導体、前記主電極のそれぞれは、同一導電層、かつ、同一導電性材料により形成され、
　前記主電極に接続される第３電極、前記第１電極、前記第２電極のそれぞれは、同一導電層、かつ、同一導電性材料により形成されている
　前記（１５）に記載の半導体装置。
（１７）
　前記第１電極、前記第２電極、前記第３電極のそれぞれは、Ｔｉ、Ｍｏ、Ａｌ、Ｎｉ、Ａｕの各々を順次積層して形成されている
　前記（１６）に記載の半導体装置。
（１８）
　第１化合物半導体の一部に、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体を形成し、
　前記第２化合物半導体に対して離間された前記第１化合物半導体に、ショットキー接触をなす第１電極を形成し、
　前記第１電極の形成と同一工程において、前記第２化合物半導体に、オーミック接触をなす第２電極を形成する
　半導体装置の製造方法。
（１９）
　半導体装置を備え、
　前記半導体装置は、
　第１化合物半導体と、
　前記第１化合物半導体に配設され、前記第１化合物半導体に対してショットキー接触により接続された第１電極と、
　前記第１電極に対して離間されて前記第１化合物半導体に配設され、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体と、
　前記第２化合物半導体に配設され、前記第１電極に対して同一導電性材料により形成され、前記第２化合物半導体に対してオーミック接触により接続された第２電極と
　を備えている半導体モジュール。
（２０）
　半導体装置を備え、
　前記半導体装置は、
　第１化合物半導体と、
　前記第１化合物半導体に配設され、前記第１化合物半導体に対してショットキー接触により接続された第１電極と、
　前記第１電極に対して離間されて前記第１化合物半導体に配設され、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体と、
　前記第２化合物半導体に配設され、前記第１電極に対して同一導電性材料により形成され、前記第２化合物半導体に対してオーミック接触により接続された第２電極と
　を備えている電子機器。
　本出願は、日本国特許庁において２０２２年９月２０日に出願された日本特許出願番号２０２２－１４９２３７号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　第１化合物半導体と、
    　前記第１化合物半導体に配設され、前記第１化合物半導体に対してショットキー接触により接続された第１電極と、
    　前記第１電極に対して離間されて前記第１化合物半導体に配設され、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体と、
    　前記第２化合物半導体に配設され、前記第１電極に対して同一導電性材料により形成され、前記第２化合物半導体に対してオーミック接触により接続された第２電極と
    　を備えている半導体装置。
  2. 　前記第１化合物半導体は、ＧａＮである
    　請求項１に記載の半導体装置。
  3. 　前記第１化合物半導体は、ｉ－ＧａＮである
    　請求項１に記載の半導体装置。
  4. 　前記第１化合物半導体は、１×１０１７［ａｔｏｍｓ／ｃｍ３］以下の不純物密度に形成されている
    　請求項１に記載の半導体装置。
  5. 　前記第２化合物半導体は、ＧａＮである
    　請求項１に記載の半導体装置。
  6. 　前記第２化合物半導体は、１×１０１９［ａｔｏｍｓ／ｃｍ３］以上のｎ型不純物密度に形成されている
    　請求項１に記載の半導体装置。
  7. 　前記第１化合物半導体の前記第１電極に対して離間された領域に、前記第１化合物半導体の表面から厚さ方向に掘り下げて形成されたリセスを更に備え、
    　前記第２化合物半導体は、前記リセスに配設されている
    　請求項１に記載の半導体装置。
  8. 　前記第１電極、前記第２電極のそれぞれは、同一導電層に形成されている
    　請求項１に記載の半導体装置。
  9. 　前記第１電極と前記第１化合物半導体との接合部に、ショットキーバリアダイオードが形成されている
    　請求項１に記載の半導体装置。
  10. 　前記第１電極は、アノード電極であり、
    　前記第２電極は、カソード電極である
    　請求項９に記載の半導体装置。
  11. 　前記第２化合物半導体は、前記第１化合物半導体の表面に沿って、前記第１電極から０を越えて０．９［μｍ］以下の範囲内において離間されている
    　請求項１に記載の半導体装置。
  12. 　前記ショットキーバリアダイオードは、複数配設され、
    　複数の前記ショットキーバリアダイオードは、電気的に並列に接続されている
    　請求項９に記載の半導体装置。
  13. 　前記ショットキーバリアダイオードは、複数配設され、
    　複数の前記ショットキーバリアダイオードは、電気的に直列に接続されている
    　請求項９に記載の半導体装置。
  14. 　前記ショットキーバリアダイオードは、静電気放電保護回路を構築している
    　請求項９に記載の半導体装置。
  15. 　前記第１化合物半導体により形成されたチャネル層と、
    　前記チャネル層に配設されたバリア層と、
    　前記バリア層の前記チャネル層とは反対側に配設されたゲート絶縁層と、
    　前記ゲート絶縁層の前記バリア層とは反対側に配設されたゲート電極と、
    　前記ゲート電極のゲート長方向両端部のそれぞれにおいて、前記第１化合物半導体に配設された一対の主電極とを有する高電子移動度トランジスタを更に備えている
    　請求項１に記載の半導体装置。
  16. 　前記第１化合物半導体、前記チャネル層のそれぞれは、同一導電層、かつ、同一導電性材料により形成され、
    　前記第２化合物半導体、前記主電極のそれぞれは、同一導電層、かつ、同一導電性材料により形成され、
    　前記主電極に接続される第３電極、前記第１電極、前記第２電極のそれぞれは、同一導電層、かつ、同一導電性材料により形成されている
    　請求項１５に記載の半導体装置。
  17. 　前記第１電極、前記第２電極、前記第３電極のそれぞれは、Ｔｉ、Ｍｏ、Ａｌ、Ｎｉ、Ａｕの各々を順次積層して形成されている
    　請求項１６に記載の半導体装置。
  18. 　第１化合物半導体の一部に、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体を形成し、
    　前記第２化合物半導体に対して離間された前記第１化合物半導体に、ショットキー接触をなす第１電極を形成し、
    　前記第１電極の形成と同一工程において、前記第２化合物半導体に、オーミック接触をなす第２電極を形成する
    　半導体装置の製造方法。
  19. 　半導体装置を備え、
    　前記半導体装置は、
    　第１化合物半導体と、
    　前記第１化合物半導体に配設され、前記第１化合物半導体に対してショットキー接触により接続された第１電極と、
    　前記第１電極に対して離間されて前記第１化合物半導体に配設され、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体と、
    　前記第２化合物半導体に配設され、前記第１電極に対して同一導電性材料により形成され、前記第２化合物半導体に対してオーミック接触により接続された第２電極と
    　を備えている半導体モジュール。
  20. 　半導体装置を備え、
    　前記半導体装置は、
    　第１化合物半導体と、
    　前記第１化合物半導体に配設され、前記第１化合物半導体に対してショットキー接触により接続された第１電極と、
    　前記第１電極に対して離間されて前記第１化合物半導体に配設され、前記第１化合物半導体よりも不純物密度が高い第２化合物半導体と、
    　前記第２化合物半導体に配設され、前記第１電極に対して同一導電性材料により形成され、前記第２化合物半導体に対してオーミック接触により接続された第２電極と
    　を備えている電子機器。
PCT/JP2023/028883 2022-09-20 2023-08-08 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器 WO2024062789A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022149237 2022-09-20
JP2022-149237 2022-09-20

Publications (1)

Publication Number Publication Date
WO2024062789A1 true WO2024062789A1 (ja) 2024-03-28

Family

ID=90454302

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/028883 WO2024062789A1 (ja) 2022-09-20 2023-08-08 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器

Country Status (1)

Country Link
WO (1) WO2024062789A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332567A (ja) * 2000-05-22 2001-11-30 Sony Corp 電界効果トランジスタの保護回路
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP2003297934A (ja) * 2002-04-01 2003-10-17 Mitsubishi Electric Corp 半導体装置
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2012190980A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 半導体装置
JP2013098317A (ja) * 2011-10-31 2013-05-20 Denso Corp 半導体装置およびその製造方法
JP2017143127A (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 保護ダイオード付き電界効果トランジスタ
JP2019514218A (ja) * 2016-04-15 2019-05-30 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332567A (ja) * 2000-05-22 2001-11-30 Sony Corp 電界効果トランジスタの保護回路
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP2003297934A (ja) * 2002-04-01 2003-10-17 Mitsubishi Electric Corp 半導体装置
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2012190980A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 半導体装置
JP2013098317A (ja) * 2011-10-31 2013-05-20 Denso Corp 半導体装置およびその製造方法
JP2017143127A (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 保護ダイオード付き電界効果トランジスタ
JP2019514218A (ja) * 2016-04-15 2019-05-30 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード

Similar Documents

Publication Publication Date Title
US9887268B2 (en) Capacitively-coupled field-plate structures for semiconductor devices
TWI525753B (zh) 利用島狀形貌之氮化鎵功率器件
EP2363885B1 (en) Efficient high voltage switching circuits and monolithic integration of same
JP4322414B2 (ja) 半導体装置
US8405126B2 (en) Semiconductor device
EP2363880A2 (en) Monolithic integration of silicon and group III-V devices
JP2006351691A (ja) 半導体装置
WO2004068590A1 (en) Power semiconductor device
JP2009164158A (ja) 半導体装置及びその製造方法
US10861963B2 (en) Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
CN112185959B (zh) 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法
US20220384423A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
JP2014060358A (ja) 半導体装置
US20230395455A1 (en) Semiconductor device, electronic device, and semiconductor device preparation method
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
WO2024062789A1 (ja) 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器
KR20240009459A (ko) 매립된 p층 및 제어된 게이트 전압을 갖는 회로 및 3족 질화물 트랜지스터와 그 방법
CN114127931A (zh) 氮化物基半导体装置及其制造方法
US20230178612A1 (en) Semiconductor unit, semiconductor module, and electronic apparatus
WO2024038685A1 (ja) 半導体装置、半導体モジュール及び電子機器
WO2024016151A1 (en) Semiconductor device and manufacturing method thereof
TWI834365B (zh) 半導體裝置
WO2023228611A1 (ja) 高電子移動度トランジスタ及び半導体装置
WO2024055294A1 (en) Semiconductor device and method of manufacturing the same
WO2023286307A1 (ja) 半導体装置、半導体モジュール及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23867915

Country of ref document: EP

Kind code of ref document: A1