TWI834365B

TWI834365B - 半導體裝置

Info

Publication number: TWI834365B
Application number: TW111141155A
Authority: TW
Inventors: 李家豪; 廖志成; 林柏亨
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2022-10-28
Filing date: 2022-10-28
Publication date: 2024-03-01
Also published as: TW202418545A

Abstract

一種半導體裝置，包含化合物半導體通道層設置在基底上，且位於主動元件區和被動元件區，化合物半導體阻障層堆疊在化合物半導體通道層上，且位於主動元件區和被動元件區，源極電極、閘極電極和汲極電極，設置在化合物半導體阻障層上，且位於主動元件區，以構成高電子遷移率電晶體，以及第一端電極、中間電極和第二端電極，設置在化合物半導體阻障層上，且位於被動元件區，以構成電阻器。

Description

半導體裝置

本揭露係關於半導體裝置，特別是關於在單一晶片上整合高電子遷移率電晶體和電阻器的半導體裝置，且其中電阻器為可變電阻器。

在半導體技術中，III-V族的化合物半導體可用於形成各種積體電路裝置，例如：高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor,HEMT)。HEMT是屬於具有二維電子氣(two dimensional electron gas,2DEG)的一種電晶體，其2DEG會鄰近於能隙不同的兩種材料之間的接合面(亦即，異質接合面)。由於HEMT並非使用摻雜區域作為電晶體的載子通道，而是使用2DEG作為電晶體的載子通道，因此相較於習知的金氧半場效電晶體(MOSFET)，HEMT具有多種吸引人的特性，例如：高電子遷移率、以高頻率傳輸信號之能力、高擊穿電壓和低導通電阻。

近年來，HEMT由於具有優異特性而用於許多電源應用，並且在這些應用的電子電路中會將被動元件例如電阻器電連接至HEMT，而電阻器通常是與HEMT分開的獨立元件，這使得電子電路需要較大的佔位面積，並且製造上相對複雜。

有鑑於此，本揭露提出一種半導體裝置，其在單一晶片上整合高電子遷移率電晶體和電阻器，利用製作高電子遷移率電晶體的化合物半導體通道層和化合物半導體阻障層的堆疊結構所產生的二維電子氣(2DEG)作為電阻器，在同一晶片的被動元件區形成電阻器，並且此電阻器還包含中間電極，藉由施加不同的負偏壓在中間電極上，可以調整電阻器的電阻值。因此，本揭露之實施例的電阻器可以在不改變元件結構、元件各材料層的組成和元件尺寸的情況下，得到可變電阻器，以滿足電子電路中各電阻器之不同電阻值的需求，並節省電子電路的布局面積。

根據本揭露的一實施例，提供一種半導體裝置，包括基底、化合物半導體通道層、化合物半導體阻障層、源極電極、閘極電極、汲極電極、第一端電極、中間電極以及第二端電極。基底包括主動元件區和被動元件區，化合物半導體通道層設置在基底上，且位於主動元件區和被動元件區，化合物半導體阻障層堆疊在化合物半導體通道層上，且位於主動元件區和被動元件區，源極電極、閘極電極和汲極電極設置在化合物半導體阻障層上，且位於主動元件區，以構成高電子遷移率電晶體，以及第一端電極、中間電極和第二端電極設置在化合物半導體阻障層上，且位於被動元件區，以構成電阻器。

為了讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。

100:半導體裝置

100A:主動元件區

100B:被動元件區

101:基底

103:緩衝層

105:化合物半導體通道層

107:化合物半導體阻障層

110:源極電極

111:第一端電極

112:第二端電極

113:中間電極

115:介電材料

120:汲極電極

128:化合物半導體蓋層

130:閘極電極

140:鈍化層

HEMT:高電子遷移率電晶體

VR、R1、R2、R3:電阻器

Vr、-V1、-V2、-V3:負偏壓

Vin:輸入電壓

NVR:電阻器

X1、X2、X3、X4:X軸位置

P1、P2:間距

150:導線

151、152、153:接觸墊

DC:直流電源供應

HS MOS:高壓端電晶體

LS MOS:低壓端電晶體

GD:閘極驅動器

L:電感

C:電容

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。

第1圖是根據本揭露一實施例所繪示的半導體裝置的剖面示意圖。

第2圖是根據本揭露一實施例所繪示的電阻器的剖面示意圖。

第3圖是根據本揭露另一實施例所繪示的電阻器的剖面示意圖。

第4圖是本揭露一些實施例的電阻器之電流密度對應X軸位置的曲線圖。

第5圖是本揭露一些實施例的電阻器之電流對應電壓的曲線圖。

第6圖是本揭露一實施例的電阻器在施加不同負偏壓時，電流對應電壓的曲線圖。

第7圖是本揭露一些實施例的電阻器之電流對應電壓的曲線圖。

第8圖是本揭露一些實施例的電阻器之施加的負偏壓對應電阻值的曲線圖，以及另一些實施例的電阻器之兩端電極的間距對應電阻值的曲線圖。

第9圖是根據本揭露一實施例所繪示的電阻器的俯視示意圖。

第10圖是根據本揭露一實施例所繪示的應用半導體裝置的電路圖。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同(旋轉90度或其它方位)，用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言，若文中描述第一部件耦接於第二部件，則代表第一部件可直接電氣連接於第二部件，或透過其他裝置或連接手段間接地電氣連接至該第二部件。

在本揭露中，「化合物半導體(compound semiconductor)」係指包含至少一第三族(groupI II)元素與至少一第五族(group V)元素的化合物半導體。其中，第三族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，而第五族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言，「化合物半導體」可以是二元化合物半導體、三元化合物半導體或四元化合物半導體，包括：氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)、氮化鋁鎵(AlGaN)、氮化銦鋁鎵(InAlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)、其類似物或上述化合物的組合，但不限於此。此外，端視需求，化合物半導體內亦可包括摻質，而為具有特定導電型的化合物半導體，例如n型或p型化合物半導體。在下文中，化合物半導體又可稱為III-V族半導體。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於在單一晶片上整合高電子遷移率電晶體和電阻器的半導體裝置，利用製作高電子遷移率電晶體的化合物半導體通道層和化合物半導體阻障層的堆疊結構所產生的二維電子氣(2DEG)作為電阻器，在同一晶片的主動元件區形成高電子遷移率電晶體，並且同時在被動元件區形成電阻器。此電阻器包含設置在兩端電極之間的中間電極，藉由在中間電極上施加不同的負偏壓，可以調整電阻器的電阻值。因此，本揭露之實施例的電阻器可以在不改變其元件結構、元件各材料層的組成和元件尺寸的情況下，得到可變電阻器(variable resistor)，其可以滿足電子電路中各電阻器之不同電阻值的需求，並且節省電子電路的布局面積和降低半導體裝置的製造成本。

第1圖是根據本揭露一實施例所繪示的半導體裝置100的剖面示意圖，半導體裝置100包含基底101，基底101包含主動元件區100A和被動元件區100B，半導體裝置100的高電子遷移率電晶體HEMT設置在主動元件區100A，半導體裝置100的電阻器VR則設置在被動元件區100B。在一些實施例中，主動元件區100A和被動元件區100B相隔一段距離，例如當主動元件區100A用於設置高電壓電晶體時，在被動元件區100B和主動元件區100A之間還可以有另一主動元件區，用於設置低電壓電晶體，並且這些高電壓電晶體、低電壓電晶體和電阻器皆設置在單一晶片上，半導體裝置100為單晶整合(monolithic integration)結構。

在一些實施例中，基底101的材料可包含陶瓷、碳化矽(SiC)、氮化鋁(AlN)、藍寶石(sapphire)或矽。當基底101為高硬度、高導熱性及低導電性的材質時，例如陶瓷基底，則更適用於高壓半導體裝置。其中，上述的高硬度、高導熱性及低導電性係相較於單晶矽基底而言，且高壓半導體裝置係指操作電壓高於50V的半導體裝置。在一些實施例中，基底101可以是絕緣層上覆半導體(semiconductor on insulator，SOI)基底。在另一些實施例中，基底101可由核心基材被複合材料層包裹所構成的複合基底(又稱為QST基板)提供，其中核心基材包含陶瓷、碳化矽、氮化鋁、藍寶石或矽，複合材料層包含絕緣材料層和半導體材料層，其中絕緣材料層可以是單層或多層的氧化矽、氮化矽或氮氧化矽，半導體材料層可以是矽或多晶矽，並且位於核心基材背面的複合材料層會經過減薄製程而被移除，例如經由研磨或蝕刻製程，使得核心基材的背面被暴露出。

此外，半導體裝置100包含緩衝層103、化合物半導體通道層105和化合物半導體阻障層107由下至上依序堆疊在基底101上，緩衝層103可以用於降低存在於基底101和化合物半導體通道層105之間的應力或晶格不匹配的程度。在一些實施例中，於緩衝層103和基底101之間還可設置晶種層(nucleation layer)，並且於緩衝層103和化合物半導體通道層105之間還可設置高電阻層(high resistance layer)(或稱為電隔離層)。晶種層、緩衝層103和高電阻層的材料包含化合物半導體，在一些實施例中，晶種層例如是氮化鋁(AlN)層，緩衝層103可以是超晶格(superlattice,SL)結構，例如包含複數層交替堆疊的氮化鋁鎵(AlGaN)層和氮化鋁(AlN)層，高電阻層例如是摻雜碳的氮化鎵(c-GaN)層，但不限於此。在一些實施例中，化合物半導體通道層105例如是未摻雜的氮化鎵(u-GaN)層，化合物半導體阻障層107是能隙大於化合物半導體通道層105的化合物半導體層，例如氮化鋁鎵(AlGaN)層，但不限於此。半導體裝置100的上述各化合物半導體層的組成及結構配置可依據各種半導體裝置的需求而定。

仍參閱第1圖，半導體裝置100還包含源極電極110、閘極電極130和汲極電極120設置在主動元件區100A的化合物半導體阻障層107上，以構成高電子遷移率電晶體HEMT。在一些實施例中，高電子遷移率電晶體HEMT為增強型(enhanced mode)HEMT，並且在閘極電極130和化合物半導體阻障層107之間設置有化合物半導體蓋層128，例如p型摻雜的氮化鎵(p-GaN)層。如第1圖所示，於一實施例中，高電子遷移率電晶體HEMT可以是高電壓電晶體，其中汲極電極120和閘極電極130之間的距離大於源極電極110和閘極電極130之間的距離。另外，在被動元件區100B和主動元件區100A之間還可以有另一主動元件區，用於設置低電壓電晶體，於一實施例中，低電壓電晶體可以是增強型(enhanced mode)HEMT，其閘極電極和化合物半導體阻障層107之間也設置有化合物半導體蓋層，並且其汲極電極和閘極電極之間的距離大致上等於其源極電極和閘極電極之間的距離。在另一些實施例中，主動元件區100A和其他主動元件區的高電子遷移率電晶體可以是空乏型(depletion mode)HEMT，其閘極電極可直接設置在化合物半導體阻障層107的凹陷處(未繪示)，而不具有化合物半導體蓋層128。在一些實施例中，如第1圖所示，位於不同主動元件區以及被動元件區的化合物半導體阻障層107可以是彼此分離的區塊，而位於不同主動元件區以及被動元件區的化合物半導體通道層105則為連續的材料層。

根據本揭露的實施例，半導體裝置100還包含第一端電極111、中間電極113和第二端電極112，設置在被動元件區100B的化合物半導體阻障層107上，以構成電阻器VR。中間電極113位於第一端電極111和第二端電極112之間，並且在第一端電極111和中間電極113之間的空隙，以及中間電極113和第二端電極112之間的空隙中填充介電材料115。如第1圖所示，於一些實施例中，第一端電極111的底面和第二端電極112的底面位於化合物半導體阻障層107中，中間電極113的底面則接觸化合物半導體阻障層107的頂面。於另一些實施例中，第一端電極111的底面和第二端電極112的底面可往下延伸至化合物半導體通道層105中，中間電極113的底面仍保持在接觸化合物半導體阻障層107的頂面。第一端電極111的底面和第二端電極112的底面位於化合物半導體阻障層107或化合物半導體通道層105中，以利於在化合物半導體阻障層107和化合物半導體通道層105的異質接合面產生二維電子氣(2DEG)作為電阻器，而中間電極113的底面保持在接觸化合物半導體阻障層107的頂面則有利於在中間電極113上施加負偏壓時，讓位於中間電極113正下方的化合物半導體通道層105中的二維電子氣(2DEG)空乏，以調變二維電子氣(2DEG)電阻器的電阻值。在一些實施例中，電阻器的第一端電極111和中間電極113之間的距離與中間電極113和第二端電極112之間的距離可以相同或不同。根據本揭露的實施例，電阻器的電阻值主要由施加在中間電極113上的負偏壓來調整，中間電極113可以設置在第一端電極111和第二端電極112之間的任意位置，而不會改變電阻值，因此製作中間電極113的製程容許度較高，可以容許中間電極113的位置偏移。

另外，在一些實施例中，電阻器的第一端電極111和第二端電極112與化合物半導體通道層105產生歐姆接觸(ohmic contact)，第一端電極111和第二端電極112的組成可以與高電子遷移率電晶體的源極電極110和汲極電極120的組成相同，例如為鈦(Ti)、鋁(Al)、鎳(Ni)、鉬(Mo)、金(Au)或前述金屬層的多層堆疊結構。另外，電阻器的中間電極113的組成可以與高電子遷移率電晶體的閘極電極130的組成相同，例如為金屬、多晶矽(polysilicon)或金屬矽化物(silicide)，其中金屬例如為鎳(Ni)、金(Au)、鉑(Pt)、鎢(W)、鈦(Ti)、鋁(Al)、鉬(Mo)或前述金屬層的多層堆疊結構，金屬矽化物例如為前述金屬的矽化物。在一些實施例中，電阻器的第一端電極111和第二端電極112可以與高電子遷移率電晶體的源極電極110和汲極電極120同時形成，例如經由沉積和圖案化同一金屬層，而完成第一端電極111、第二端電極112、源極電極110和汲極電極120的製作。電阻器的中間電極113則可以與高電子遷移率電晶體的閘極電極130同時形成，例如經由沉積和圖案化同一導電材料層，而完成中間電極113和閘極電極130的製作。因此，根據本揭露的實施例，半導體裝置100的電阻器和高電子遷移率電晶體的製程可以整合在一起，不需要額外增加製程步驟，即可同時形成電阻器和高電子遷移率電晶體，以降低半導體裝置的製造成本。

此外，半導體裝置100還包含鈍化層(passivation layer)140全面性地覆蓋在化合物半導體阻障層107和化合物半導體通道層105上，且覆蓋高電子遷移率電晶體的源極電極110、閘極電極130和汲極電極120，以及覆蓋電阻器的第一端電極111、中間電極113和第二端電極112，其中鈍化層140的組成與電阻器的介電材料115不同，鈍化層140的組成例如為氮化矽，介電材料115例如為氧化矽，但不限於此，介電材料115的介電常數可低於鈍化層140的介電常數。

第2圖是根據本揭露一實施例所繪示的電阻器VR的剖面示意圖，電阻器VR的結構與第1圖的半導體裝置100的被動元件區100B的電阻器VR相似，差別在於第2圖描繪出第一端電極111、中間電極113和第二端電極112的細部結構，在這些電極的邊緣具有向上突起的導電部，並且鈍化層140順向性地(conformally)沉積在這些電極上而具有高低起伏的表面輪廓。在半導體裝置的操作期間，於中間電極113上施加負偏壓Vr，於第二端電極112施加輸入電壓Vin，並且可以經由第一端電極111和第二端電極112的端子來量測流過電阻器VR的電流量，以得到電阻器VR的電阻值。於一實施例中，參閱第1圖和第2圖，電阻器VR的兩端電極111和112之間的間距P1為高電子遷移率電晶體HEMT的源極電極110和汲極電極120之間的距離的1/3至1/6。

第3圖是根據本揭露另一實施例所繪示的電阻器NVR的剖面示意圖，第3圖的電阻器NVR與第2圖的電阻器VR之差異在於第3圖的電阻器NVR不具有中間電極113，不能藉由施加負偏壓來調變電阻值，因此第3圖的電阻器NVR又稱為不可變電阻器(no variable resistor)，第2圖的電阻器VR則稱為可變電阻器(variable resistor)，第3圖的電阻器NVR和第2圖的電阻器VR皆利用化合物半導體阻障層107和化合物半導體通道層105的堆疊結構所產生的二維電子氣(2DEG)作為電阻，因此皆可稱為二維電子氣(2DEG)電阻器。於一實施例中，第3圖的電阻器NVR的兩端電極111和112之間具有間距P2。

比較第2圖的電阻器VR和第3圖的電阻器NVR之電流密度分佈可得知，第2圖的電阻器VR之中間電極113正下方的電流密度較疏，而第3圖的電阻器NVR之介電材料115正下方的電流密度較密，這是因為當在中間電極113施加負偏壓時，會造成中間電極113正下方的二維電子氣(2DEG)被驅趕，因此其電流密度降低。另外，比較第2圖的電阻器VR和第3圖的電阻器NVR之電位分佈可得知，第2圖的電阻器VR之中間電極113的左右兩側的電位較高，而第3圖的電阻器NVR之介電材料115則沒有此電位較高的現象。此外，比較第2圖的電阻器VR和第3圖的電阻器NVR之電場分佈可得知，第2圖的電阻器VR之中間電極113附近的電場向左右分散，而第3圖的電阻器NVR之電場則集中在化合物半導體阻障層107的表面。

第4圖是根據本揭露一些實施例，第2圖的電阻器VR和第3圖的電阻器 NVR之電流密度對應X軸位置的曲線圖，其中橫軸為X軸位置，可參閱第2圖和第3圖中所標示的X軸位置X1、X2、X3和X4，縱軸為電流密度，其單位為安培/平方公分(A/cm²)，第4圖的曲線圖係繪出沿著X軸位置X1至X4，第2圖的電阻器VR和第3圖的電阻器NVR之化合物半導體通道層105中的電流密度。如第4圖所示，沿著X軸位置X4至X1，第3圖的電阻器NVR之化合物半導體通道層105中的電流密度沒有變化，大致上均維持在大約8e+5A/cm²。另外，沿著X軸位置X4至X1，第2圖的電阻器VR之化合物半導體通道層105中的電流密度則從大約7e+5A/cm²降低至大約4e+5A/cm²，其中在對應於中間電極113的位置，電流密度具有逐漸降低的區域，此區域是因為施加在中間電極113的負偏壓使得化合物半導體通道層105中的二維電子氣(2DEG)產生空乏(depletion)所導致。於一實施例中，第2圖的電阻器VR的第二端電極112為電壓輸入端，中間電極113被施加一負偏壓，且中間電極113正下方的化合物半導體通道層105中的電流密度低於第二端電極112正下方的化合物半導體通道層105中的電流密度。由第4圖可得知，第3圖的電阻器NVR之電流密度大致上是固定的，不會隨著X軸位置而改變，而第2圖的電阻器VR之電流密度則會隨著X軸位置而改變，特別是在對應於中間電極113的位置，電流密度會逐漸降低，因此，第2圖的電阻器VR由於設置中間電極113和施加負偏壓而成為可變電阻器，第3圖的電阻器NVR則為不可變電阻器。

第5圖是根據本揭露一些實施例，第2圖的電阻器VR和第3圖的電阻器NVR之電流對應電壓的曲線圖，其中橫軸為電阻器的輸入電壓V(單位為伏特(V))，縱軸為電阻器的輸出電流I(單位為安培/毫米(A/mm))。如第5圖所示，由電阻器VR之電流對應電壓的曲線圖可得出，第2圖的電阻器VR之電阻值R約為1.91歐姆(Ω)，由電阻器NVR之電流對應電壓的曲線圖可得出，第3圖的電阻器NVR之電阻值R約為1.47歐姆(Ω)。因此，由第5圖可得知，在相同的輸入電壓V的條件下，第2圖的電阻器VR之電阻值高於第3圖的電阻器NVR之電阻值。

第6圖是根據本揭露一實施例，第2圖的電阻器VR在施加不同負偏壓Vr至中間電極113時，電阻器VR之電流對應電壓的曲線圖，其中橫軸為電阻器的輸入電壓V(單位為伏特(V))，縱軸為電阻器的輸出電流I(單位為安培/毫米(A/mm))。如第6圖所示，當施加的負偏壓Vr為-1V時，電阻器VR之電阻值R約為1.91歐姆(Ω)，當施加的負偏壓Vr為-2V時，電阻器VR之電阻值R約為4.37歐姆(Ω)，當施加的負偏壓Vr為-3V時，電阻器VR之電阻值R約為725歐姆(Ω)。由第6圖可得知，在第2圖的電阻器VR之中間電極113上施加的負偏壓Vr越大時，所得到的電阻值R越高，因此，可以藉由調整施加在電阻器VR之中間電極113上的負偏壓，來調變電阻器VR的電阻值。

第7圖是根據本揭露一些實施例，第2圖的電阻器VR和第3圖的電阻器NVR之電流對應電壓的曲線圖，其中橫軸為電阻器的輸入電壓V(單位為伏特(V))，縱軸為電阻器的輸出電流I(單位為安培/毫米(A/mm))，並且電阻器VR的兩端電極之間的間距P1為3微米(μm)，電阻器NVR的兩端電極之間的間距P2為6微米(μm)。如第7圖所示，第2圖的電阻器VR之電阻值R約為4.4歐姆(Ω)，第3圖的電阻器NVR之電阻值R約為2.8歐姆(Ω)。由第7圖可得知，即使第3圖的電阻器NVR之間距P2為第2圖的電阻器VR之間距P1的兩倍，第3圖的電阻器NVR之電阻值仍低於第2圖的電阻器VR之電阻值。

第8圖是根據本揭露一些實施例，在第2圖的電阻器VR之中間電極113上施加不同的負偏壓所對應的電阻值之曲線圖，以及根據本揭露另一些實施例，第3圖的電阻器NVR之不同的間距P2所對應的電阻值之曲線圖，其中橫軸為電阻值R(單位為歐姆(Ω))，電阻器VR對應的縱軸為負偏壓Vr(單位為伏特(V))，電阻器NVR對應的縱軸為間距P2(單位為微米(μm))，此間距表示電阻器NVR的兩端電極之間的間距P2。如第8圖所示，對於電阻器VR而言，隨著施加的負偏壓Vr越大，其電阻值R越高，並且電阻值R與負偏壓Vr為非線性關係。對於電阻器 NVR而言，隨著電阻器的兩端電極之間的間距P2越大，其電阻值R越高，並且電阻值R與間距P2大致上為線性關係。

由第8圖可得知，相較於電阻器VR在負偏壓Vr調整至約-3V以上時，其電阻值可達到約1000歐姆(Ω)，而電阻器NVR則是在間距P2調整至約18微米(μm)以上時，其電阻值僅達到約10歐姆(Ω)。由此可知，第2圖的電阻器VR可以藉由設置中間電極113，以及在中間電極113施加較大的負偏壓(例如約-3.5V)，就可以讓電阻器VR的電阻值達到約1000歐姆(Ω)，而第3圖的電阻器NVR即使增大電阻器的兩端電極之間的間距P2(例如約20μm)，也只能讓電阻器NVR的電阻值達到約10歐姆(Ω)。因此，根據本揭露的實施例之電阻器VR，可以讓電阻器VR的兩端電極之間的間距P1維持在約6微米(μm)，在不增加電阻器的元件尺寸(例如兩端電極之間的間距P1)的情況下，藉由調整施加在中間電極113上的負偏壓，即可調變電阻值，使得電阻器產生不同的電阻值，其中當負偏壓的電壓值越高時，電阻器的電阻值越高，並且可以在負偏壓增加1V時，大幅地提高電阻值，其有利於滿足電子電路中各電阻器之不同電阻值的需求，並且可以在不增加半導體裝置的尺寸的情況下，即可提高電阻器之電阻值，有利於半導體裝置的尺寸微縮。在一些實施例中，當負偏壓的範圍為-0.5伏特(V)至-3.5伏特(V)時，電阻器的電阻值範圍為1歐姆(Ω)至1000歐姆(Ω)。在另一些實施例中，當負偏壓的範圍為-1伏特(V)至-3伏特(V)時，電阻器的電阻值範圍為1.91歐姆(Ω)至725歐姆(Ω)。

第9圖是根據本揭露一實施例所繪示的電阻器VR的俯視示意圖，電阻器VR包含第一端電極111、中間電極113和第二端電極112，設置在化合物半導體通道層105和化合物半導體阻障層107的堆疊結構上，其中第一端電極111、中間電極113和第二端電極112可藉由同一層的導線150，分別電連接至接觸墊151、153和152。雖然在第9圖中第一端電極111、中間電極113、第二端電極112以及接觸墊151、153和152的俯視形狀皆以矩形繪示，但不限於此，這些電極和接觸墊也可以是其他的幾何形狀，例如圓形、多邊形或其他形狀。在一些實施例中，電連接至第一端電極111的接觸墊151可以與第1圖的高電子遷移率電晶體HEMT的源極電極110的接觸墊經由同一道製程步驟同時形成，並且電連接至第二端電極112的接觸墊152可以與高電子遷移率電晶體HEMT的汲極電極120的接觸墊經由同一道製程步驟同時形成，而電連接至中間電極113的接觸墊153可以與高電子遷移率電晶體HEMT的閘極電極130的接觸墊經由同一道製程步驟同時形成。因此，本揭露之實施例的半導體裝置的電阻器和高電子遷移率電晶體的製程可以整合在一起，以簡化製程步驟和降低製造成本。

第10圖是根據本揭露一實施例所繪示的應用半導體裝置100的電路圖，其為降壓式轉換器(buck converter)的電路圖。在一實施例中，第1圖的半導體裝置100的高電子遷移率電晶體HEMT可用於第10圖之電路中的高壓端電晶體HS MOS，半導體裝置100的電阻器VR可應用於第10圖之電路中的電阻器R1、R2和R3，電路中的低壓端電晶體LS MOS可具有類似於半導體裝置100的高電子遷移率電晶體HEMT的結構，但是低壓端電晶體LS MOS的汲極和閘極之間的距離小於高壓電晶體HS MOS的汲極和閘極之間的距離。根據本揭露的實施例，在電阻器R1、R2和R3的中間電極上可分別施加負偏壓-V1、-V2和-V3，並且這些負偏壓-V1、-V2和-V3可以根據電路的需求而調整，使得電阻器R1、R2和R3各自具有所需的電阻值。如第10圖所示，直流電源供應DC的電壓輸出至高壓端電晶體HS MOS的汲極，高壓端電晶體HS MOS的源極電連接至低壓端電晶體LS MOS的汲極，電阻器R1的一端(例如第一端電極)電連接至閘極驅動器GD，電阻器R1的另一端(例如第二端電極)電連接至高壓端電晶體HS MOS的閘極，電阻器R2的一端(例如第一端電極)電連接至閘極驅動器GD，電阻器R2的另一端(例如第一端電極)電連接至低壓端電晶體LS MOS的閘極，閘極驅動器GD可作為功率放大器將電訊號放大並傳送至電阻器R1和R2，以分別控制高壓端電晶體HS MOS和低壓端電晶體LS MOS。此外，降壓式轉換器的電路還包含電感L、電容C和另一電阻器R3電耦接至低壓端電晶體LS MOS和高壓端電晶體HS MOS，其中電感L和電容C可作為儲能元件，電阻器R3可調整輸出電壓，降壓式轉換器可以使得輸出端的電壓比輸入端的電壓低，但輸出電流會大於輸入電流。

本揭露之實施例的半導體裝置在單一晶片上整合高電子遷移率電晶體和電阻器，利用製作高電子遷移率電晶體的化合物半導體通道層和化合物半導體阻障層的堆疊結構所產生的二維電子氣(2DEG)作為電阻器，在同一晶片形成高電子遷移率電晶體和電阻器，以節省電子電路的布局面積。此外，本揭露之實施例的電阻器包含設置在兩端電極之間的中間電極，藉由施加不同的負偏壓在中間電極上，可以調整電阻器的電阻值。因此，本揭露之一實施例的電阻器可以在不改變其元件結構、元件各材料層的組成和元件尺寸的情況下，得到可變電阻器，其可以滿足電子電路中各電阻器之不同電阻值的需求，並且不需要增加電阻器的元件尺寸，利用調高施加在中間電極的負偏壓，即可得到高電阻值的電阻器，藉此可降低半導體裝置的製造成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。