CN118039610A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN118039610A
CN118039610A CN202211355946.0A CN202211355946A CN118039610A CN 118039610 A CN118039610 A CN 118039610A CN 202211355946 A CN202211355946 A CN 202211355946A CN 118039610 A CN118039610 A CN 118039610A
Authority
CN
China
Prior art keywords
resistor
electrode
compound semiconductor
semiconductor device
device region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211355946.0A
Other languages
English (en)
Inventor
李家豪
廖志成
林柏亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN202211355946.0A priority Critical patent/CN118039610A/zh
Publication of CN118039610A publication Critical patent/CN118039610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置，包含化合物半导体通道层设置在基底上，且位于主动元件区和被动元件区，化合物半导体阻障层堆栈在化合物半导体通道层上，且位于主动元件区和被动元件区，源极电极、栅极电极和漏极电极，设置在化合物半导体阻障层上，且位于主动元件区，以构成高电子迁移率晶体管，以及第一端电极、中间电极和第二端电极，设置在化合物半导体阻障层上，且位于被动元件区，以构成电阻器。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其涉及在单一芯片上整合高电子迁移率晶体管和电阻器的半导体装置，且其中电阻器为可变电阻器。
背景技术
在半导体技术中，III-V族的化合物半导体可用于形成各种集成电路装置，例如：高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor,HEMT)。HEMT是属于具有二维电子气(two dimensional electron gas,2DEG)的一种晶体管，其2DEG会邻近于能隙不同的两种材料之间的接合面(亦即，异质接合面)。由于HEMT并非使用掺杂区域作为晶体管的载子通道，而是使用2DEG作为晶体管的载子通道，因此相较于现有的金氧半场效晶体管(MOSFET)，HEMT具有多种吸引人的特性，例如：高电子迁移率、以高频率传输信号的能力、高击穿电压和低导通电阻。
近年来，HEMT由于具有优异特性而用于许多电源应用，并且在这些应用的电子电路中会将被动元件例如电阻器电连接至HEMT，而电阻器通常是与HEMT分开的独立元件，这使得电子电路需要较大的占位面积，并且制造上相对复杂。
发明内容
有鉴于此，本发明提出一种半导体装置，其在单一芯片上整合高电子迁移率晶体管和电阻器，利用制作高电子迁移率晶体管的化合物半导体通道层和化合物半导体阻障层的堆栈结构所产生的二维电子气(2DEG)作为电阻器，在同一芯片的被动元件区形成电阻器，并且此电阻器还包含中间电极，通过施加不同的负偏压在中间电极上，可以调整电阻器的电阻值。因此，本发明的实施例的电阻器可以在不改变元件结构、元件各材料层的组成和元件尺寸的情况下，得到可变电阻器，以满足电子电路中各电阻器的不同电阻值的需求，并节省电子电路的布局面积。
根据本发明的一实施例，提供一种半导体装置，包括基底、化合物半导体通道层、化合物半导体阻障层、源极电极、栅极电极、漏极电极、第一端电极、中间电极以及第二端电极。基底包括主动元件区和被动元件区，化合物半导体通道层设置在基底上，且位于主动元件区和被动元件区，化合物半导体阻障层堆栈在化合物半导体通道层上，且位于主动元件区和被动元件区，源极电极、栅极电极和漏极电极设置在化合物半导体阻障层上，且位于主动元件区，以构成高电子迁移率晶体管，以及第一端电极、中间电极和第二端电极设置在化合物半导体阻障层上，且位于被动元件区，以构成电阻器。
为了让本发明的特征明显易懂，下文特举出实施例，并配合所附图式，作详细说明如下。
附图说明
为了使下文更容易被理解，在阅读本发明时可同时参考图式及其详细文字说明。通过本文中的具体实施例并参考相对应的图式，俾以详细解说本发明的具体实施例，并用以阐述本发明的具体实施例的作用原理。此外，为了清楚起见，图式中的各特征可能未按照实际的比例绘制，因此某些图式中的部分特征的尺寸可能被刻意放大或缩小。
图1是根据本发明一实施例所绘示的半导体装置的剖面示意图。
图2是根据本发明一实施例所绘示的电阻器的剖面示意图。
图3是根据本发明另一实施例所绘示的电阻器的剖面示意图。
图4是本发明一些实施例的电阻器的电流密度对应X轴位置的曲线图。
图5是本发明一些实施例的电阻器的电流对应电压的曲线图。
图6是本发明一实施例的电阻器在施加不同负偏压时，电流对应电压的曲线图。
图7是本发明一些实施例的电阻器的电流对应电压的曲线图。
图8是本发明一些实施例的电阻器的施加的负偏压对应电阻值的曲线图，以及另一些实施例的电阻器的两端电极的间距对应电阻值的曲线图。
图9是根据本发明一实施例所绘示的电阻器的俯视示意图。
图10是根据本发明一实施例所绘示的应用半导体装置的电路图。
100…半导体装置
100A…主动元件区
100B…被动元件区
101…基底
103…缓冲层
105…化合物半导体通道层
107…化合物半导体阻障层
110…源极电极
111…第一端电极
112…第二端电极
113…中间电极
115…介电材料
120…漏极电极
128…化合物半导体盖层
130…栅极电极
140…钝化层
HEMT…高电子迁移率晶体管
VR、R1、R2、R3…电阻器
Vr、-V1、-V2、-V3…负偏压
Vin…输入电压
NVR…电阻器
X1、X2、X3、X4…X轴位置
P1、P2…间距
150…导线
151、152、153…接触垫
DC…直流电源供应
HS MOS…高压端晶体管
LS MOS…低压端晶体管
GD…栅极驱动器
L…电感
C…电容
具体实施方式
本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对「第一特征形成在第二特征上或上方」的叙述，其可以是指「第一特征与第二特征直接接触」，也可以是指「第一特征与第二特征间另存在有其他特征」，致使第一特征与第二特征并不直接接触。此外，本发明中的各种实施例可能使用重复的参考符号和/或文字注记。使用这些重复的参考符号与注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。
另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「顶」，「底」和类似词汇时，为便于叙述，其用法均在于描述图式中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了图式中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述亦应通过类似的方式予以解释。
虽然本发明使用第一、第二、第三等等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解这种元件、部件、区域、层、及/或区块不应被这种用词所限制。这种用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块亦可以第二元件、部件、区域、层、或区块的词称之。
本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。
本发明中所提及的「耦接」、「耦合」、「电连接」一词包含任何直接及间接的电气连接手段。举例而言，若文中描述第一部件耦接于第二部件，则代表第一部件可直接电气连接于第二部件，或通过其他装置或连接手段间接地电气连接至该第二部件。
在本发明中，「化合物半导体(compound semiconductor)」指包含至少一第三族(group III)元素与至少一第五族(group V)元素的化合物半导体。其中，第三族元素可以是硼(B)、铝(Al)、镓(Ga)或铟(In)，而第五族元素可以是氮(N)、磷(P)、砷(As)或锑(Sb)。进一步而言，「化合物半导体」可以是二元化合物半导体、三元化合物半导体或四元化合物半导体，包括：氮化镓(GaN)、磷化铟(InP)、砷化铝(AlAs)、砷化镓(GaAs)、氮化铝镓(AlGaN)、氮化铟铝镓(InAlGaN)、氮化铟镓(InGaN)、氮化铝(AlN)、磷化镓铟(GaInP)、砷化铝镓(AlGaAs)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、其类似物或上述化合物的组合，但不限于此。此外，根据需求，化合物半导体内亦可包括掺质，而为具有特定导电型的化合物半导体，例如n型或p型化合物半导体。在下文中，化合物半导体又可称为III-V族半导体。
虽然下文通过具体实施例以描述本发明的发明，然而本发明的发明原理亦可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，该些被省略的细节属于所属技术领域中具有通常知识者的知识范围。
本发明是关于在单一芯片上整合高电子迁移率晶体管和电阻器的半导体装置，利用制作高电子迁移率晶体管的化合物半导体通道层和化合物半导体阻障层的堆栈结构所产生的二维电子气(2DEG)作为电阻器，在同一芯片的主动元件区形成高电子迁移率晶体管，并且同时在被动元件区形成电阻器。此电阻器包含设置在两端电极之间的中间电极，通过在中间电极上施加不同的负偏压，可以调整电阻器的电阻值。因此，本发明的实施例的电阻器可以在不改变其元件结构、元件各材料层的组成和元件尺寸的情况下，得到可变电阻器(variable resistor)，其可以满足电子电路中各电阻器的不同电阻值的需求，并且节省电子电路的布局面积和降低半导体装置的制造成本。
图1是根据本发明一实施例所绘示的半导体装置100的剖面示意图，半导体装置100包含基底101，基底101包含主动元件区100A和被动元件区100B，半导体装置100的高电子迁移率晶体管HEMT设置在主动元件区100A，半导体装置100的电阻器VR则设置在被动元件区100B。在一些实施例中，主动元件区100A和被动元件区100B相隔一段距离，例如当主动元件区100A用于设置高电压晶体管时，在被动元件区100B和主动元件区100A之间还可以有另一主动元件区，用于设置低电压晶体管，并且这些高电压晶体管、低电压晶体管和电阻器皆设置在单一芯片上，半导体装置100为单晶整合(monolithic integration)结构。
在一些实施例中，基底101的材料可包含陶瓷、碳化硅(SiC)、氮化铝(AlN)、蓝宝石(sapphire)或硅。当基底101为高硬度、高导热性及低导电性的材质时，例如陶瓷基底，则更适用于高压半导体装置。其中，上述的高硬度、高导热性及低导电性是相较于单晶硅基底而言，且高压半导体装置是指操作电压高于50V的半导体装置。在一些实施例中，基底101可以是绝缘层上覆半导体(semiconductor on insulator，SOI)基底。在另一些实施例中，基底101可由核心基材被复合材料层包裹所构成的复合基底(又称为QST基板)提供，其中核心基材包含陶瓷、碳化硅、氮化铝、蓝宝石或硅，复合材料层包含绝缘材料层和半导体材料层，其中绝缘材料层可以是单层或多层的氧化硅、氮化硅或氮氧化硅，半导体材料层可以是硅或多晶硅，并且位于核心基材背面的复合材料层会经过减薄制程而被移除，例如经由研磨或蚀刻制程，使得核心基材的背面被暴露出。
此外，半导体装置100包含缓冲层103、化合物半导体通道层105和化合物半导体阻障层107由下至上依序堆栈在基底101上，缓冲层103可以用于降低存在于基底101和化合物半导体通道层105之间的应力或晶格不匹配的程度。在一些实施例中，在缓冲层103和基底101之间还可设置晶种层(nucleation layer)，并且在缓冲层103和化合物半导体通道层105之间还可设置高电阻层(high resistance layer)(或称为电隔离层)。晶种层、缓冲层103和高电阻层的材料包含化合物半导体，在一些实施例中，晶种层例如是氮化铝(AlN)层，缓冲层103可以是超晶格(superlattice,SL)结构，例如包含复数层交替堆栈的氮化铝镓(AlGaN)层和氮化铝(AlN)层，高电阻层例如是掺杂碳的氮化镓(c-GaN)层，但不限于此。在一些实施例中，化合物半导体通道层105例如是未掺杂的氮化镓(u-GaN)层，化合物半导体阻障层107是能隙大于化合物半导体通道层105的化合物半导体层，例如氮化铝镓(AlGaN)层，但不限于此。半导体装置100的上述各化合物半导体层的组成及结构配置可依据各种半导体装置的需求而定。
仍参阅图1，半导体装置100还包含源极电极110、栅极电极130和漏极电极120设置在主动元件区100A的化合物半导体阻障层107上，以构成高电子迁移率晶体管HEMT。在一些实施例中，高电子迁移率晶体管HEMT为增强型(enhanced mode)HEMT，并且在栅极电极130和化合物半导体阻障层107之间设置有化合物半导体盖层128，例如p型掺杂的氮化镓(p-GaN)层。如图1所示，在一实施例中，高电子迁移率晶体管HEMT可以是高电压晶体管，其中漏极电极120和栅极电极130之间的距离大于源极电极110和栅极电极130之间的距离。另外，在被动元件区100B和主动元件区100A之间还可以有另一主动元件区，用于设置低电压晶体管，在一实施例中，低电压晶体管可以是增强型(enhanced mode)HEMT，其栅极电极和化合物半导体阻障层107之间也设置有化合物半导体盖层，并且其漏极电极和栅极电极之间的距离大致上等于其源极电极和栅极电极之间的距离。在另一些实施例中，主动元件区100A和其他主动元件区的高电子迁移率晶体管可以是空乏型(depletion mode)HEMT，其栅极电极可直接设置在化合物半导体阻障层107的凹陷处(未绘示)，而不具有化合物半导体盖层128。在一些实施例中，如图1所示，位于不同主动元件区以及被动元件区的化合物半导体阻障层107可以是彼此分离的区块，而位于不同主动元件区以及被动元件区的化合物半导体通道层105则为连续的材料层。
根据本发明的实施例，半导体装置100还包含第一端电极111、中间电极113和第二端电极112，设置在被动元件区100B的化合物半导体阻障层107上，以构成电阻器VR。中间电极113位于第一端电极111和第二端电极112之间，并且在第一端电极111和中间电极113之间的空隙，以及中间电极113和第二端电极112之间的空隙中填充介电材料115。如图1所示，在一些实施例中，第一端电极111的底面和第二端电极112的底面位于化合物半导体阻障层107中，中间电极113的底面则接触化合物半导体阻障层107的顶面。在另一些实施例中，第一端电极111的底面和第二端电极112的底面可往下延伸至化合物半导体通道层105中，中间电极113的底面仍保持在接触化合物半导体阻障层107的顶面。第一端电极111的底面和第二端电极112的底面位于化合物半导体阻障层107或化合物半导体通道层105中，以利于在化合物半导体阻障层107和化合物半导体通道层105的异质接合面产生二维电子气(2DEG)作为电阻器，而中间电极113的底面保持在接触化合物半导体阻障层107的顶面则有利于在中间电极113上施加负偏压时，让位于中间电极113正下方的化合物半导体通道层105中的二维电子气(2DEG)空乏，以调节二维电子气(2DEG)电阻器的电阻值。在一些实施例中，电阻器的第一端电极111和中间电极113之间的距离与中间电极113和第二端电极112之间的距离可以相同或不同。根据本发明的实施例，电阻器的电阻值主要由施加在中间电极113上的负偏压来调整，中间电极113可以设置在第一端电极111和第二端电极112之间的任意位置，而不会改变电阻值，因此制作中间电极113的制程容许度较高，可以容许中间电极113的位置偏移。
另外，在一些实施例中，电阻器的第一端电极111和第二端电极112与化合物半导体通道层105产生欧姆接触(ohmic contact)，第一端电极111和第二端电极112的组成可以与高电子迁移率晶体管的源极电极110和漏极电极120的组成相同，例如为钛(Ti)、铝(Al)、镍(Ni)、钼(Mo)、金(Au)或前述金属层的多层堆栈结构。另外，电阻器的中间电极113的组成可以与高电子迁移率晶体管的栅极电极130的组成相同，例如为金属、多晶硅(polysilicon)或金属硅化物(silicide)，其中金属例如为镍(Ni)、金(Au)、铂(Pt)、钨(W)、钛(Ti)、铝(Al)、钼(Mo)或前述金属层的多层堆栈结构，金属硅化物例如为前述金属的硅化物。在一些实施例中，电阻器的第一端电极111和第二端电极112可以与高电子迁移率晶体管的源极电极110和漏极电极120同时形成，例如经由沉积和图案化同一金属层，而完成第一端电极111、第二端电极112、源极电极110和漏极电极120的制作。电阻器的中间电极113则可以与高电子迁移率晶体管的栅极电极130同时形成，例如经由沉积和图案化同一导电材料层，而完成中间电极113和栅极电极130的制作。因此，根据本发明的实施例，半导体装置100的电阻器和高电子迁移率晶体管的制程可以整合在一起，不需要额外增加制程步骤，即可同时形成电阻器和高电子迁移率晶体管，以降低半导体装置的制造成本。
此外，半导体装置100还包含钝化层(passivation layer)140全面性地覆盖在化合物半导体阻障层107和化合物半导体通道层105上，且覆盖高电子迁移率晶体管的源极电极110、栅极电极130和漏极电极120，以及覆盖电阻器的第一端电极111、中间电极113和第二端电极112，其中钝化层140的组成与电阻器的介电材料115不同，钝化层140的组成例如为氮化硅，介电材料115例如为氧化硅，但不限于此，介电材料115的介电常数可低于钝化层140的介电常数。
图2是根据本发明一实施例所绘示的电阻器VR的剖面示意图，电阻器VR的结构与图1的半导体装置100的被动元件区100B的电阻器VR相似，差别在于图2描绘出第一端电极111、中间电极113和第二端电极112的细部结构，在这些电极的边缘具有向上突起的导电部，并且钝化层140顺向性地(conformally)沉积在这些电极上而具有高低起伏的表面轮廓。在半导体装置的操作期间，在中间电极113上施加负偏压Vr，在第二端电极112施加输入电压Vin，并且可以经由第一端电极111和第二端电极112的端子来量测流过电阻器VR的电流量，以得到电阻器VR的电阻值。在一实施例中，参阅图1和图2，电阻器VR的两端电极111和112之间的间距P1为高电子迁移率晶体管HEMT的源极电极110和漏极电极120之间的距离的1/3至1/6。
图3是根据本发明另一实施例所绘示的电阻器NVR的剖面示意图，图3的电阻器NVR与图2的电阻器VR的差异在于图3的电阻器NVR不具有中间电极113，不能通过施加负偏压来调节电阻值，因此图3的电阻器NVR又称为不可变电阻器(no variable resistor)，图2的电阻器VR则称为可变电阻器(variable resistor)，图3的电阻器NVR和图2的电阻器VR皆利用化合物半导体阻障层107和化合物半导体通道层105的堆栈结构所产生的二维电子气(2DEG)作为电阻，因此皆可称为二维电子气(2DEG)电阻器。在一实施例中，图3的电阻器NVR的两端电极111和112之间具有间距P2。
比较图2的电阻器VR和图3的电阻器NVR的电流密度分布可得知，图2的电阻器VR的中间电极113正下方的电流密度较疏，而图3的电阻器NVR的介电材料115正下方的电流密度较密，这是因为当在中间电极113施加负偏压时，会造成中间电极113正下方的二维电子气(2DEG)被驱赶，因此其电流密度降低。另外，比较图2的电阻器VR和图3的电阻器NVR的电位分布可得知，图2的电阻器VR的中间电极113的左右两侧的电位较高，而图3的电阻器NVR的介电材料115则没有此电位较高的现象。此外，比较图2的电阻器VR和图3的电阻器NVR的电场分布可得知，图2的电阻器VR的中间电极113附近的电场向左右分散，而图3的电阻器NVR的电场则集中在化合物半导体阻障层107的表面。
图4是根据本发明一些实施例，图2的电阻器VR和图3的电阻器NVR的电流密度对应X轴位置的曲线图，其中横轴为X轴位置，可参阅图2和图3中所标示的X轴位置X1、X2、X3和X4，纵轴为电流密度，其单位为安培/平方厘米(A/cm2)，图4的曲线图绘出沿着X轴位置X1至X4，图2的电阻器VR和图3的电阻器NVR的化合物半导体通道层105中的电流密度。如图4所示，沿着X轴位置X4至X1，图3的电阻器NVR的化合物半导体通道层105中的电流密度没有变化，大致上均维持在大约8e+5A/cm2。另外，沿着X轴位置X4至X1，图2的电阻器VR的化合物半导体通道层105中的电流密度则从大约7e+5A/cm2降低至大约4e+5A/cm2，其中在对应于中间电极113的位置，电流密度具有逐渐降低的区域，此区域是因为施加在中间电极113的负偏压使得化合物半导体通道层105中的二维电子气(2DEG)产生空乏(depletion)所导致。在一实施例中，图2的电阻器VR的第二端电极112为电压输入端，中间电极113被施加一负偏压，且中间电极113正下方的化合物半导体通道层105中的电流密度低于第二端电极112正下方的化合物半导体通道层105中的电流密度。由图4可得知，图3的电阻器NVR的电流密度大致上是固定的，不会随着X轴位置而改变，而图2的电阻器VR的电流密度则会随着X轴位置而改变，特别是在对应于中间电极113的位置，电流密度会逐渐降低，因此，图2的电阻器VR由于设置中间电极113和施加负偏压而成为可变电阻器，图3的电阻器NVR则为不可变电阻器。
图5是根据本发明一些实施例，图2的电阻器VR和图3的电阻器NVR的电流对应电压的曲线图，其中横轴为电阻器的输入电压V(单位为伏特(V))，纵轴为电阻器的输出电流I(单位为安培/毫米(A/mm))。如图5所示，由电阻器VR的电流对应电压的曲线图可得出，图2的电阻器VR的电阻值R约为1.91欧姆(Ω)，由电阻器NVR的电流对应电压的曲线图可得出，图3的电阻器NVR的电阻值R约为1.47欧姆(Ω)。因此，由图5可得知，在相同的输入电压V的条件下，图2的电阻器VR的电阻值高于图3的电阻器NVR的电阻值。
图6是根据本发明一实施例，图2的电阻器VR在施加不同负偏压Vr至中间电极113时，电阻器VR的电流对应电压的曲线图，其中横轴为电阻器的输入电压V(单位为伏特(V))，纵轴为电阻器的输出电流I(单位为安培/毫米(A/mm))。如图6所示，当施加的负偏压Vr为-1V时，电阻器VR的电阻值R约为1.91欧姆(Ω)，当施加的负偏压Vr为-2V时，电阻器VR的电阻值R约为4.37欧姆(Ω)，当施加的负偏压Vr为-3V时，电阻器VR的电阻值R约为725欧姆(Ω)。由图6可得知，在图2的电阻器VR的中间电极113上施加的负偏压Vr越大时，所得到的电阻值R越高，因此，可以通过调整施加在电阻器VR的中间电极113上的负偏压，来调节电阻器VR的电阻值。
图7是根据本发明一些实施例，图2的电阻器VR和图3的电阻器NVR的电流对应电压的曲线图，其中横轴为电阻器的输入电压V(单位为伏特(V))，纵轴为电阻器的输出电流I(单位为安培/毫米(A/mm))，并且电阻器VR的两端电极之间的间距P1为3微米(μm)，电阻器NVR的两端电极之间的间距P2为6微米(μm)。如图7所示，图2的电阻器VR的电阻值R约为4.4欧姆(Ω)，图3的电阻器NVR的电阻值R约为2.8欧姆(Ω)。由图7可得知，即使图3的电阻器NVR的间距P2为图2的电阻器VR的间距P1的两倍，图3的电阻器NVR的电阻值仍低于图2的电阻器VR的电阻值。
图8是根据本发明一些实施例，在图2的电阻器VR的中间电极113上施加不同的负偏压所对应的电阻值的曲线图，以及根据本发明另一些实施例，图3的电阻器NVR的不同的间距P2所对应的电阻值的曲线图，其中横轴为电阻值R(单位为欧姆(Ω))，电阻器VR对应的纵轴为负偏压Vr(单位为伏特(V))，电阻器NVR对应的纵轴为间距P2(单位为微米(μm))，此间距表示电阻器NVR的两端电极之间的间距P2。如图8所示，对于电阻器VR而言，随着施加的负偏压Vr越大，其电阻值R越高，并且电阻值R与负偏压Vr为非线性关系。对于电阻器NVR而言，随着电阻器的两端电极之间的间距P2越大，其电阻值R越高，并且电阻值R与间距P2大致上为线性关系。
由图8可得知，相较于电阻器VR在负偏压Vr调整至约-3V以上时，其电阻值可达到约1000欧姆(Ω)，而电阻器NVR则是在间距P2调整至约18微米(μm)以上时，其电阻值仅达到约10欧姆(Ω)。由此可知，图2的电阻器VR可以通过设置中间电极113，以及在中间电极113施加较大的负偏压(例如约-3.5V)，就可以让电阻器VR的电阻值达到约1000欧姆(Ω)，而图3的电阻器NVR即使增大电阻器的两端电极之间的间距P2(例如约20μm)，也只能让电阻器NVR的电阻值达到约10欧姆(Ω)。因此，根据本发明的实施例的电阻器VR，可以让电阻器VR的两端电极之间的间距P1维持在约6微米(μm)，在不增加电阻器的元件尺寸(例如两端电极之间的间距P1)的情况下，通过调整施加在中间电极113上的负偏压，即可调节电阻值，使得电阻器产生不同的电阻值，其中当负偏压的电压值越高时，电阻器的电阻值越高，并且可以在负偏压增加1V时，大幅地提高电阻值，其有利于满足电子电路中各电阻器的不同电阻值的需求，并且可以在不增加半导体装置的尺寸的情况下，即可提高电阻器的电阻值，有利于半导体装置的尺寸微缩。在一些实施例中，当负偏压的范围为-0.5伏特(V)至-3.5伏特(V)时，电阻器的电阻值范围为1欧姆(Ω)至1000欧姆(Ω)。在另一些实施例中，当负偏压的范围为-1伏特(V)至-3伏特(V)时，电阻器的电阻值范围为1.91欧姆(Ω)至725欧姆(Ω)。
图9是根据本发明一实施例所绘示的电阻器VR的俯视示意图，电阻器VR包含第一端电极111、中间电极113和第二端电极112，设置在化合物半导体通道层105和化合物半导体阻障层107的堆栈结构上，其中第一端电极111、中间电极113和第二端电极112可通过同一层的导线150，分别电连接至接触垫151、153和152。虽然在图9中第一端电极111、中间电极113、第二端电极112以及接触垫151、153和152的俯视形状皆以矩形绘示，但不限于此，这些电极和接触垫也可以是其他的几何形状，例如圆形、多边形或其他形状。在一些实施例中，电连接至第一端电极111的接触垫151可以与图1的高电子迁移率晶体管HEMT的源极电极110的接触垫经由同一道制程步骤同时形成，并且电连接至第二端电极112的接触垫152可以与高电子迁移率晶体管HEMT的漏极电极120的接触垫经由同一道制程步骤同时形成，而电连接至中间电极113的接触垫153可以与高电子迁移率晶体管HEMT的栅极电极130的接触垫经由同一道制程步骤同时形成。因此，本发明的实施例的半导体装置的电阻器和高电子迁移率晶体管的制程可以整合在一起，以简化制程步骤和降低制造成本。
图10是根据本发明一实施例所绘示的应用半导体装置100的电路图，其为降压式转换器(buck converter)的电路图。在一实施例中，图1的半导体装置100的高电子迁移率晶体管HEMT可用于图10的电路中的高压端晶体管HS MOS，半导体装置100的电阻器VR可应用于图10的电路中的电阻器R1、R2和R3，电路中的低压端晶体管LS MOS可具有类似于半导体装置100的高电子迁移率晶体管HEMT的结构，但是低压端晶体管LS MOS的漏极和栅极之间的距离小于高压电晶体HS MOS的漏极和栅极之间的距离。根据本发明的实施例，在电阻器R1、R2和R3的中间电极上可分别施加负偏压-V1、-V2和-V3，并且这些负偏压-V1、-V2和-V3可以根据电路的需求而调整，使得电阻器R1、R2和R3各自具有所需的电阻值。如图10所示，直流电源供应DC的电压输出至高压端晶体管HS MOS的漏极，高压端晶体管HS MOS的源极电连接至低压端晶体管LS MOS的漏极，电阻器R1的一端(例如第一端电极)电连接至栅极驱动器GD，电阻器R1的另一端(例如第二端电极)电连接至高压端晶体管HS MOS的栅极，电阻器R2的一端(例如第一端电极)电连接至栅极驱动器GD，电阻器R2的另一端(例如第一端电极)电连接至低压端晶体管LS MOS的栅极，栅极驱动器GD可作为功率放大器将电讯号放大并传送至电阻器R1和R2，以分别控制高压端晶体管HS MOS和低压端晶体管LS MOS。此外，降压式转换器的电路还包含电感L、电容C和另一电阻器R3电耦接至低压端晶体管LS MOS和高压端晶体管HS MOS，其中电感L和电容C可作为储能元件，电阻器R3可调整输出电压，降压式转换器可以使得输出端的电压比输入端的电压低，但输出电流会大于输入电流。
本发明的实施例的半导体装置在单一芯片上整合高电子迁移率晶体管和电阻器，利用制作高电子迁移率晶体管的化合物半导体通道层和化合物半导体阻障层的堆栈结构所产生的二维电子气(2DEG)作为电阻器，在同一芯片形成高电子迁移率晶体管和电阻器，以节省电子电路的布局面积。此外，本发明的实施例的电阻器包含设置在两端电极之间的中间电极，通过施加不同的负偏压在中间电极上，可以调整电阻器的电阻值。因此，本发明的一实施例的电阻器可以在不改变其元件结构、元件各材料层的组成和元件尺寸的情况下，得到可变电阻器，其可以满足电子电路中各电阻器的不同电阻值的需求，并且不需要增加电阻器的元件尺寸，利用调高施加在中间电极的负偏压，即可得到高电阻值的电阻器，借此可降低半导体装置的制造成本。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的同等变化与修饰，皆应属于本发明的保护范围。

Claims (13)

1.一种半导体装置，其特征在于，包括：
一基底，包括一主动元件区和一被动元件区；
一化合物半导体通道层，设置在该基底上，且位于该主动元件区和该被动元件区；
一化合物半导体阻障层，堆栈在该化合物半导体通道层上，且位于该主动元件区和该被动元件区；
一源极电极、一栅极电极和一漏极电极，设置在该化合物半导体阻障层上，且位于该主动元件区，以构成一高电子迁移率晶体管；以及
一第一端电极、一中间电极和一第二端电极，设置在该化合物半导体阻障层上，且位于该被动元件区，以构成一电阻器。
2.如权利要求1所述的半导体装置，其特征在于，该中间电极被施加一负偏压，且该负偏压的不同电压值使得该电阻器产生不同的电阻值。
3.如权利要求2所述的半导体装置，其特征在于，该负偏压的电压值越高时，该电阻器的电阻值越高。
4.如权利要求2所述的半导体装置，其特征在于，该负偏压的范围为-0.5伏特至-3.5伏特，且该电阻器的电阻值范围为1欧姆至1000欧姆。
5.如权利要求1所述的半导体装置，其特征在于，该电阻器的该第一端电极和该第二端电极之间的距离为该高电子迁移率晶体管的该源极电极和该漏极电极之间的距离的1/3至1/6。
6.如权利要求1所述的半导体装置，其特征在于，该电阻器的该第一端电极的底面和该第二端电极的底面位于该化合物半导体阻障层中，该中间电极的底面接触该化合物半导体阻障层的顶面。
7.如权利要求1所述的半导体装置，其特征在于，该电阻器的该中间电极的组成包括金属、多晶硅或金属硅化物。
8.如权利要求1所述的半导体装置，其特征在于，该电阻器的该第一端电极和该第二端电极的组成与该高电子迁移率晶体管的该源极电极和该漏极电极的组成相同。
9.如权利要求1所述的半导体装置，其特征在于，该电阻器的该第二端电极电耦接至该高电子迁移率晶体管的该栅极电极，且该第一端电极电耦接至一栅极驱动器。
10.如权利要求9所述的半导体装置，其特征在于，该高电子迁移率晶体管包括一高压端晶体管或一低压端晶体管。
11.如权利要求1所述的半导体装置，其特征在于，该电阻器的该第二端电极为电压输入端，该中间电极被施加一负偏压，且该中间电极正下方的该化合物半导体通道层中的电流密度低于该第二端电极正下方的该化合物半导体通道层中的电流密度。
12.如权利要求1所述的半导体装置，其特征在于，该电阻器为二维电子气可变电阻器，且该高电子迁移率晶体管和该电阻器位于单一芯片上。
13.如权利要求1所述的半导体装置，其特征在于，该电阻器的该第一端电极和该第二端电极与该化合物半导体通道层产生欧姆接触。
CN202211355946.0A 2022-11-01 2022-11-01 半导体装置 Pending CN118039610A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211355946.0A CN118039610A (zh) 2022-11-01 2022-11-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211355946.0A CN118039610A (zh) 2022-11-01 2022-11-01 半导体装置

Publications (1)

Publication Number Publication Date
CN118039610A true CN118039610A (zh) 2024-05-14

Family

ID=91000846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211355946.0A Pending CN118039610A (zh) 2022-11-01 2022-11-01 半导体装置

Country Status (1)

Country Link
CN (1) CN118039610A (zh)

Similar Documents

Publication Publication Date Title
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
US9608102B2 (en) Gallium nitride material devices and associated methods
EP2988324A1 (en) Semiconductor element, electric apparatus, bidirectional field effect transistor, and mounting structural body
CN112490286B (zh) 半导体装置及其制作方法
JP6755892B2 (ja) 半導体装置
JP2014527303A (ja) 電界効果パワートランジスタ
CN112534570B (zh) 具有增强模式和耗尽模式晶体管二者的单片微波集成电路
US9252253B2 (en) High electron mobility transistor
US12132043B2 (en) Resistor and resistor-transistor-logic circuit with GaN structure and method of manufacturing the same
US20220384423A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
US9887267B2 (en) Normally-off field effect transistor
US20240063095A1 (en) Semiconductor device and method for manufacturing the same
US20240014305A1 (en) Nitride-based semiconductor device and method for manufacturing the same
TWI834365B (zh) 半導體裝置
US11916139B2 (en) Semiconductor device
CN118039610A (zh) 半导体装置
DE102015111838B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
US20240194669A1 (en) Semiconductor device
US20240243121A1 (en) Semiconductor device and fabrication method thereof
TWI849600B (zh) 高電子遷移率電晶體及其製造方法
US20230065509A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
KR20130059357A (ko) 전계 효과 파워 트랜지스터
US20220376070A1 (en) Semiconductor device and fabrication method thereof
US20240178309A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination