TWI849600B - 高電子遷移率電晶體及其製造方法 - Google Patents

高電子遷移率電晶體及其製造方法 Download PDF

Info

Publication number
TWI849600B
TWI849600B TW111145878A TW111145878A TWI849600B TW I849600 B TWI849600 B TW I849600B TW 111145878 A TW111145878 A TW 111145878A TW 111145878 A TW111145878 A TW 111145878A TW I849600 B TWI849600 B TW I849600B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
dielectric
patterned
field plate
Prior art date
Application number
TW111145878A
Other languages
English (en)
Other versions
TW202425325A (zh
Inventor
連羿韋
鄭韋志
沈士強
蔡信錩
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW111145878A priority Critical patent/TWI849600B/zh
Priority to US18/097,286 priority patent/US20240178285A1/en
Publication of TW202425325A publication Critical patent/TW202425325A/zh
Application granted granted Critical
Publication of TWI849600B publication Critical patent/TWI849600B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種高電子遷移率電晶體，包含半導體通道層和半導體阻障層設置於基底上，源極電極、閘極電極和汲極電極設置於半導體通道層上，圖案化介電層設置於半導體阻障層上，位於閘極電極和該汲極電極之間，第一場板從圖案化介電層的側面連續延伸至其頂面上，並具有高度段差，第一介電層設置於半導體阻障層和圖案化介電層之間，以及第二介電層覆蓋圖案化介電層，其中圖案化介電層的介電常數高於第一介電層的介電常數和第二介電層的介電常數。

Description

高電子遷移率電晶體及其製造方法
本揭露係關於半導體的領域，特別是關於高電子遷移率電晶體及其製造方法。
在半導體技術中，III-V族的化合物半導體可用於形成各種積體電路裝置，例如：高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor,HEMT)。HEMT是屬於具有二維電子氣(two dimensional electron gas,2DEG)的一種電晶體，其2DEG會鄰近於能隙不同的兩種材料之間的接合面(亦即，異質接合面)。由於HEMT並非使用摻雜區域作為電晶體的載子通道，而是使用2DEG作為電晶體的載子通道，因此相較於習知的金氧半場效電晶體(MOSFET)，HEMT具有多種吸引人的特性，例如：高電子遷移率及以高頻率傳輸信號之能力。在習知的HEMT中可設置場板來調控電場分佈，進而提昇HEMT的崩潰電壓，然習知的HEMT的製程步驟繁複，並增加製造成本。
有鑑於此，本揭露提出一種高電子遷移率電晶體(HEMT)及其製造方法，其在閘極電極和汲極電極之間設置圖案化介電層，利用圖案化介電層形成 具有高度段差的場板，以達到藉由同一導電材料層形成多個場板的效果，並且此導電材料層的圖案化還可以同時形成場板、源極電極和汲極電極，或者同時形成場板和閘極電極。此外，圖案化介電層的介電常數高於其周圍介電層的介電常數，可以達到重新分佈電場的作用，進而提昇HEMT的崩潰電壓。
根據本揭露的一實施例，提供一種高電子遷移率電晶體，包括基底、半導體通道層、半導體阻障層、源極電極、閘極電極、汲極電極、圖案化介電層、第一場板、第一介電層以及第二介電層。半導體通道層和半導體阻障層設置於基底上，源極電極、閘極電極和汲極電極，設置於半導體通道層上，圖案化介電層設置於半導體阻障層上，位於閘極電極和汲極電極之間。第一場板從圖案化介電層的側面連續延伸至圖案化介電層的頂面上，並具有高度段差。第一介電層設置於半導體阻障層和圖案化介電層之間，以及第二介電層覆蓋於圖案化介電層上，其中圖案化介電層的介電常數高於第一介電層的介電常數和第二介電層的介電常數。
根據本揭露的一實施例，提供一種高電子遷移率電晶體的製造方法，包括以下步驟：提供基底，在基底上依序形成半導體通道層和半導體阻障層；形成圖案化介電層於半導體阻障層上；沉積第一導電材料層於半導體阻障層和圖案化介電層上；圖案化第一導電材料層，以形成源極電極、汲極電極和第一場板；形成介電層，順向性覆蓋圖案化介電層和第一場板；沉積第二導電材料層於介電層上；以及圖案化第二導電材料層，以形成閘極電極和第二場板。
為了讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。
100、10:高電子遷移率電晶體
101:基底
103:緩衝層
105:半導體通道層
107:半導體阻障層
109:半導體蓋層
110:第一介電層
111S:源極接觸洞
111D:汲極接觸洞
112、S:源極電極
113:圖案化介電層
113-1:第一介電區塊
113-2:第二介電區塊
114、D:汲極電極
115:第一場板
115-1:第一場板的第一部份
115-2:第一場板的第二部份
116:場板
117:另一場板
117-1:另一場板的第一部份
117-2:另一場板的第二部份
118、G:閘極電極
120:第二介電層
121G:閘極接觸洞
122、124:層間介電層
126:第一金屬層
127:導通孔
130:第一導電材料層
140:第二導電材料層
150:鈍化層
S101、S103、S105、S107、S109、S111:步驟
X1、X2、X3、X4:X軸位置
為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。
第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)的剖面示意圖。
第2圖是根據本揭露另一實施例所繪示的HEMT的剖面示意圖。
第3圖是根據本揭露又另一實施例所繪示的HEMT的剖面示意圖。
第4圖是根據本揭露再另一實施例所繪示的HEMT的剖面示意圖。
第5圖是根據本揭露一實施例所繪示的HEMT的剖面示意圖。
第6圖是根據本揭露的一些實施例之HEMT的半導體阻障層表面的電場強度分佈圖。
第7圖、第8圖、第9圖和第10圖是根據本揭露一實施例所繪示的高電子遷移率電晶體的製造方法之一些階段的剖面示意圖。
本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明 確，而非用以指示不同的實施例及/或配置之間的關聯性。
另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同(旋轉90度或其它方位)，用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。
雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。
本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。
本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言，若文中描述第一部件耦接於第二部件，則代表第一部件可直接電氣連接於第二部件，或透過其他裝置或連接手段間接地 電氣連接至該第二部件。
在本揭露中，「化合物半導體(compound semiconductor)」係指包含至少一第三族(group III)元素與至少一第五族(group V)元素的化合物半導體。其中，第三族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，而第五族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言，「化合物半導體」可以是二元化合物半導體、三元化合物半導體或四元化合物半導體，包括：氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)、氮化鋁鎵(AlGaN)、氮化銦鋁鎵(InAlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)、其類似物或上述化合物的組合，但不限於此。此外，端視需求，化合物半導體內亦可包括摻質，而為具有特定導電型的化合物半導體，例如n型或p型化合物半導體。在下文中，化合物半導體又可稱為III-V族半導體。
雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。
本揭露係關於具有場板的高電子遷移率電晶體(HEMT)及其製造方法，在閘極電極和汲極電極之間設置圖案化介電層，利用圖案化介電層形成具有高度段差的場板，以達到藉由同一導電材料層(例如金屬層)產生多個場板的效果。此外，圖案化介電層的介電常數高於其周圍介電層的介電常數，藉此可達到重新分佈電場的作用，讓位於閘極電極邊緣處的最大電場強度降低，進而提昇HEMT的崩潰電壓。另外，本揭露的實施例可以在一些製程步驟中同時形成源極電極、汲極電極和具有高度段差的一場板，並且在另一些製程步驟中同時形成閘極電極和具有高度段差的另一場板，因此在製造HEMT時，可以減少所需使 用的光罩數量，以降低製造成本。
第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)100的剖面示意圖，HEMT 100包含基底101，在一些實施例中，基底101的材料可包含陶瓷、碳化矽(SiC)、氮化鋁(AlN)、藍寶石(sapphire)或矽。當基底101為高硬度、高導熱性及低導電性的材質時，例如陶瓷基底，則更適用於高壓半導體裝置。其中，上述的高硬度、高導熱性及低導電性係相較於單晶矽基底而言，且高壓半導體裝置係指操作電壓高於50V的半導體裝置。在一些實施例中，基底101可以是絕緣層上覆半導體(semiconductor on insulator，SOI)基底。在另一些實施例中，基底101可由核心基材被複合材料層包裹所構成的複合基底(又稱為QST基板)提供，其中核心基材包含陶瓷、碳化矽、氮化鋁、藍寶石或矽，複合材料層包含絕緣材料層和半導體材料層，其中絕緣材料層可以是單層或多層的氧化矽、氮化矽或氮氧化矽，半導體材料層可以是矽或多晶矽，並且位於核心基材背面的複合材料層會經過減薄製程而被移除，例如經由研磨或蝕刻製程，使得核心基材的背面被暴露出。
此外，高電子遷移率電晶體100還包含緩衝層103、半導體通道層105和半導體阻障層107由下至上依序堆疊在基底101上，緩衝層103可以用於降低存在於基底101和半導體通道層105之間的應力或晶格不匹配的程度。在一些實施例中，於緩衝層103和基底101之間還可設置晶種層(nucleation layer)，並且於緩衝層103和半導體通道層105之間還可設置高電阻層(high resistance layer)(或稱為電隔離層)。晶種層、緩衝層103、高電阻層、半導體通道層105和半導體阻障層107的材料包含化合物半導體，在一些實施例中，晶種層例如是氮化鋁(AlN)層，緩衝層103可以是超晶格(superlattice,SL)結構，例如包含複數層交替堆疊的氮化鋁鎵(AlGaN)層和氮化鋁(AlN)層，高電阻層例如是摻雜碳的氮化鎵(c-GaN)層，但不限於此。在一些實施例中，半導體通道層105例如是未摻雜的氮化鎵(u-GaN)層，半 導體阻障層107是能隙大於半導體通道層105的化合物半導體層，例如氮化鋁鎵(AlGaN)層，但不限於此。高電子遷移率電晶體100的上述各化合物半導體層的組成及結構配置可依據電子元件的各種需求而定。
仍參閱第1圖，高電子遷移率電晶體100還包含源極電極112、閘極電極118和汲極電極114設置於半導體通道層105上，於一些實施例中，源極電極112和汲極電極114可穿過半導體阻障層107向下延伸至半導體通道層105中。於另一些實施例中，源極電極112和汲極電極114可穿過半導體阻障層107並位於半導體通道層105的頂面上。於另一些實施例中，源極電極112和汲極電極114可設置在半導體阻障層107的頂面上。另外，在半導體阻障層107上設置有半導體蓋層109，閘極電極118設置於半導體蓋層109上，以構成增強型(enhanced mode)HEMT。於一實施例中，半導體蓋層109例如為p型摻雜的氮化鎵(p-GaN)層。根據本揭露的一些實施例，在半導體阻障層107上設置有第一介電層110，半導體蓋層109位於第一介電層110中。此外，高電子遷移率電晶體100還包含圖案化介電層113設置於第一介電層110上，且位於閘極電極118和汲極電極114之間，第一介電層110設置於半導體阻障層107和圖案化介電層113之間。
如第1圖所示，高電子遷移率電晶體100還包含第一場板115從圖案化介電層113的一側面(例如左側面)連續延伸至圖案化介電層113的頂面上，並具有高度段差。其中，第一場板115的第一部份115-1位於半導體阻障層107上，鄰接圖案化介電層113的側面。第一場板115的第二部份115-2則位於圖案化介電層113的頂面上，因此，第一場板115的第一部份115-1和第二部份115-2與半導體阻障層107之間分別具有不同的距離，使得第一場板115具有兩個場板的效果。在此實施例中，圖案化介電層113從第一場板115連續延伸至汲極電極114，且汲極電極114的一部份從圖案化介電層113的另一側面(例如右側面)延伸至圖案化介電層113的頂面上。於一實施例中，圖案化介電層113可由複數層介電材料層堆疊而成， 且這些介電材料層各自具有不同的介電常數。另外，這些介電材料層的堆疊還可以構成階梯結構，使得順向性地(conformally)沉積在圖案化介電層113上的第一場板115具有多個場板的效果。
如第1圖所示，高電子遷移率電晶體100還包含第二介電層120覆蓋於第一場板115、圖案化介電層113、源極電極112和汲極電極114上，第二介電層120係順向性地形成在第一場板115和圖案化介電層113上，因此具有高低起伏的表面輪廓。根據本揭露的一些實施例，圖案化介電層113的介電常數高於第一介電層110的介電常數和第二介電層120的介電常數。於一實施例中，圖案化介電層113例如為氮化矽(SiNx)，第一介電層110和第二介電層120例如為氧化矽(SiO2)，但不限於此，只要圖案化介電層113的介電常數高於其周圍介電層(例如第一介電層110和第二介電層120)的介電常數即可。由於圖案化介電層113具有較高的介電常數，因此位於圖案化介電層113正下方的半導體阻障層107表面的電場強度會增強，再藉由第一場板115重新分佈電場的效果，使得閘極電極118邊緣處的電場強度減弱，進而提昇HEMT的崩潰電壓。
根據本揭露的一些實施例，圖案化介電層113由高介電常數材料形成，其介電常數高於圖案化介電層113周圍介電層的介電常數，例如當周圍的介電層由氧化矽(介電常數為3.9)形成時，圖案化介電層113的組成例如為氮化矽(Si3N4)、氧化釔(Y2O3)、氧化釔鈦(Y2TiO5)、氧化鐿(Yb2O3)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化二鉭(Ta2O5)、氮氧化矽(SiOxNy)或其他高介電常數材料。此外，於一實施例中，可由複數層介電材料層的堆疊來形成圖案化介電層113，且這些介電材料層各自具有不同的介電常數，例如由前述多種高介電常數材料堆疊而成。
另外，HEMT 100還包含第二場板119設置於第二介電層120上，並且位於圖案化介電層113和第一場板115的第二部份115-2正上方。第二場板119係順 向性地形成在第二介電層120的高低起伏表面上，並具有高度段差，因此第二場板119同樣具有至少兩個場板的效果。此外，HEMT 100還可包含層間介電層122和124覆蓋在閘極電極118和第二場板119上，第一金屬層126形成在層間介電層124上，多個導通孔(via)127形成在層間介電層124和122以及第二介電層120內，第一金屬層126作為導線層，並經由多個導通孔(via)127，分別電連接至源極電極112和汲極電極114。此外，還可形成鈍化層150覆蓋在第一金屬層126上，以保護HEMT 100。鈍化層150的組成例如為氮化矽、氮氧化矽、其他介電材料、絕緣聚合物(例如環氧樹脂)或其他絕緣材料。根據本揭露之一實施例，第一場板115和第二場板119電連接至源極電極112，且源極電極112可電耦接至接地端，以進一步降低最大電場強度，進而提昇HEMT的崩潰電壓。
第2圖是根據本揭露另一實施例所繪示的HEMT 100的剖面示意圖，第2圖和第1圖的差異在於第2圖的HEMT 100之圖案化介電層113並未從第一場板115連續延伸至汲極電極114，於第2圖的實施例中，圖案化介電層113的一側面(例如左側面)鄰接第一場板115，圖案化介電層113的另一側面(例如右側面)未鄰接第一場板115，且圖案化介電層113的右側面未被汲極電極114覆蓋，圖案化介電層113的右側面與汲極電極114側向分離一段距離，汲極電極114的一部分延伸至第一介電層110的頂面上。於一實施例中，圖案化介電層113的另一側面(例如右側面)可大致上垂直對齊第二場板119的一邊緣(例如右側邊緣)。於其他實施例中，圖案化介電層113的另一側面(例如右側面)相較於第二場板119的一邊緣(例如右側邊緣)可往右或往左偏移，其中當圖案化介電層113的右側面往左偏移時，第二場板119可具有兩段的高度段差而具有三個場板的效果。
第3圖是根據本揭露又另一實施例所繪示的HEMT 100的剖面示意圖，第3圖和第1圖、第2圖的差異在於第3圖的HEMT 100之圖案化介電層113包含側向分離的第一介電區塊113-1和第二介電區塊113-2，其中第二介電區塊113-2鄰 近汲極電極114，且汲極電極114的一部分從第二介電區塊113-2的一側面延伸至第二介電區塊113-2的頂面上。於一實施例中，第一介電區塊113-1和第二介電區塊113-2可具有相同的組成。於另一實施例中，第一介電區塊113-1和第二介電區塊113-2的組成不同，且各自具有不同的介電常數，第一介電區塊113-1和第二介電區塊113-2的介電常數皆高於第一介電層110的介電常數和第二介電層120的介電常數。
第4圖是根據本揭露再另一實施例所繪示的HEMT 100的剖面示意圖，第4圖和第1圖、第2圖、第3圖的差異在於第4圖的HEMT 100之圖案化介電層113包含側向分離的第一介電區塊113-1和第二介電區塊113-2，其中第二介電區塊113-2位於第一介電區塊113-1和汲極電極114之間，且第二介電區塊113-2和汲極電極114側向分離。此外，第4圖的HEMT 100還包含另一場板117從第二介電區塊113-2的一側面連續延伸至第二介電區塊113-2的頂面上，其中場板117的第一部份117-1位於半導體阻障層107上，鄰接第二介電區塊113-2的側面，場板117的第二部份117-2則位於第二介電區塊113-2的頂面上，因此場板117的第一部份117-1和第二部份117-2與半導體阻障層107之間分別具有不同的距離，使得場板117具有兩個場板的效果。
第5圖是根據本揭露一實施例所繪示的HEMT 10的剖面示意圖，第5圖和第1圖、第2圖、第3圖、第4圖的差異在於第5圖的HEMT 10不具有圖案化介電層113，HEMT 10的場板116形成在半導體阻障層107的平坦頂面上，場板116與半導體阻障層107之間保持一致的距離，因此場板116不具有多個場板的效果。
第6圖是根據本揭露的一些實施例之HEMT的半導體阻障層表面的電場強度分佈圖，其中實施例A為第2圖的HEMT 100搭配介電常數(k值)大於4(例如k值為7.5)的圖案化介電層113，實施例B為第2圖的HEMT 100搭配k值小於或等於4(例如k值為3.5)的圖案化介電層113，橫軸為X軸位置，單位為微米(μm)，縱軸為 電場強度，單位為伏特/公分(V/cm)。第6圖的曲線為實施例A和實施例B之半導體阻障層107表面的電場強度分佈狀態，其係沿著X軸經過源極電極S、閘極電極G、X軸位置X1、X2、X3、X4，直到汲極電極D，其中X軸位置X1、X2、X3、X4係參照第2圖中的標號X1、X2、X3、X4的位置，標號X1的位置係對應於閘極電極118靠近第一場板115或場板116的邊緣，且為產生最大電場強度的位置。標號X2、X3、X4的位置係分別對應於第2圖的圖案化介電層113的不同位置。
如第6圖所示，相較於實施例B之電場強度在X軸位置X3、X4的峰值，實施例A之電場強度在X軸位置X3、X4的峰值較高，這是因為實施例A的圖案化介電層113的介電常數高於其周圍介電層的介電常數，使得位於圖案化介電層113正下方的半導體阻障層107表面的電場強度增強，並且由於電場會重新分佈，進而使得實施例A之電場強度在X軸位置X1、X2的峰值降低，因此實施例A位於X軸位置X1的最大電場強度相較於實施例B位於X軸位置X1的最大電場強度降低了約1e+6V/cm，進而提昇了實施例A的崩潰電壓。由此可知，根據本揭露的一些實施例，HEMT 100的圖案化介電層113的設置除了可以讓形成在其上的場板具有多個場板的效果，具有較高介電常數的圖案化介電層113還可以重新分佈電場，以提高HEMT的崩潰電壓，其有利於在高電壓上的應用。
第7圖、第8圖、第9圖和第10圖是根據本揭露一實施例所繪示的高電子遷移率電晶體的製造方法之一些階段的剖面示意圖，參閱第7圖，首先提供基底101，並在基底101上依序形成緩衝層103、半導體通道層105和半導體阻障層107。然後，可經由沉積和圖案化製程，在半導體阻障層107上形成半導體蓋層109。之後，沉積第一介電層110，覆蓋半導體蓋層109和半導體阻障層107。在第7圖、第8圖、第9圖和第10圖中提及的一些元件材料層的組成可參閱第1圖的說明，在此不再重述。
繼續參閱第7圖，於步驟S101，經由沉積和圖案化製程，在半導體阻 障層107和第一介電層110上形成圖案化介電層113。然後，經由蝕刻製程，在第一介電層110、半導體阻障層107和半導體通道層105中形成源極接觸洞111S和汲極接觸洞111D。根據本揭露的一實施例，圖案化介電層113由高介電常數材料形成，其介電常數高於圖案化介電層113周圍介電層的介電常數，例如當第一介電層110由氧化矽(介電常數為3.9)形成時，圖案化介電層113的組成例如為氮化矽(Si3N4)(介電常數為7.5)，但不限於此。另外，於一實施例中，可由複數層介電材料層的堆疊來形成圖案化介電層113，且這些介電材料層各自具有不同的介電常數。
於此實施例中，參閱第1圖，所形成的圖案化介電層113的位置從後續形成的第一場板115連續延伸至後續形成的汲極電極114。此外，可依據不同實施例，經由圖案化製程形成不同樣態的圖案化介電層113。於一些實施例中，參閱第3圖和第4圖，可形成圖案化介電層113，其具有複數個分離的介電區塊113-1和113-2位於後續形成的閘極電極118和汲極電極114之間。於另一實施例中，參閱第2圖，圖案化介電層113和後續形成的汲極電極114側向分離，圖案化介電層113的右側面位於第一場板115和汲極電極114之間。繼續參閱第7圖，於步驟S101，接著，沉積第一導電材料層130於半導體阻障層107、圖案化介電層113和第一介電層110上，並且第一導電材料層130填入源極接觸洞111S和汲極接觸洞111D中。於一些實施例中，第一導電材料層130的組成例如為鈦(Ti)、鋁(Al)、鎳(Ni)、鉬(Mo)、金(Au)或前述金屬層的多層堆疊結構。
參閱第8圖，於步驟S103，可經由光微影和蝕刻製程，將第一導電材料層130圖案化，以同時形成源極電極112、汲極電極114和第一場板115。在此實施例中，圖案化介電層113從第一場板115連續延伸至汲極電極114，且汲極電極114的一部份從圖案化介電層113的右側面延伸至圖案化介電層113的頂面上。第一場板115從圖案化介電層113的左側面連續延伸至圖案化介電層113的頂面上， 並具有高度段差，其中第一場板115的第一部份115-1位於半導體阻障層107上，鄰接圖案化介電層113的左側面，第一場板115的第二部份115-2則位於圖案化介電層113的頂面上，藉此第一場板115的第一部份115-1和第二部份115-2可提供兩個場板的效果。於另一實施例中，參閱第4圖，圖案化介電層113包含第一介電區塊113-1和第二介電區塊113-2，並且將第一導電材料層130圖案化時，還可同時形成第一場板115從第一介電區塊113-1的左側面連續延伸至其頂面上，以及形成另一場板117從第二介電區塊113-2的左側面連續延伸至其頂面上，場板117位於第一場板115和汲極電極114之間。
繼續參閱第8圖，於步驟S105，沉積第二介電層120，順向性地覆蓋圖案化介電層113、第一場板115、源極電極112、汲極電極114、半導體蓋層109和第一介電層110，因此第二介電層120具有高低起伏的表面輪廓。根據本揭露之一些實施例，圖案化介電層113的介電常數高於第二介電層120的介電常數。於一實施例中，第二介電層120的組成例如為氧化矽。然後，經由蝕刻製程，在第二介電層120和第一介電層110中形成閘極接觸洞121G，以暴露出半導體蓋層109。之後，順向性地沉積第二導電材料層140於第二介電層120上，並且填入閘極接觸洞121G。於一些實施例中，第二導電材料層140的組成例如為金屬、多晶矽(polysilicon)或金屬矽化物(silicide)，其中金屬例如為鎳(Ni)、金(Au)、鉑(Pt)、鎢(W)、鈦(Ti)、鋁(Al)、鉬(Mo)或前述金屬層的多層堆疊結構，金屬矽化物例如為前述金屬的矽化物。
參閱第9圖，於步驟S107，可經由光微影和蝕刻製程，將第二導電材料層140圖案化，以同時形成閘極電極118和第二場板119。由於第二導電材料層140和第二介電層120均順向性地形成於第一場板115和圖案化介電層113上而具有高低起伏的表面輪廓，因此形成在第一場板115和圖案化介電層113正上方的第二場板119也具有高度段差，進而具有多個場板的效果。
繼續參閱第9圖，於步驟S109，形成層間介電層124，覆蓋第二介電層120、閘極電極118和第二場板119。然後，經由蝕刻製程，在層間介電層124中形成多個接觸開口，以暴露出源極電極112和汲極電極114。之後，在層間介電層124上沉積導電材料層，並且導電材料層填入層間介電層124的接觸開口中，以形成導通孔127。之後，將導電材料層圖案化，以形成第一金屬層126的導線圖案。
參閱第10圖，於步驟S111，在一實施例中，形成鈍化層150覆蓋第一金屬層126，且鈍化層150可填入第一金屬層126的空隙中，完成第1圖的高電子遷移率電晶體(HEMT)100。於另一實施例中，可形成另一層間介電層覆蓋第一金屬層126，並填入第一金屬層126的空隙中，然後，經由蝕刻製程，在此另一層間介電層中形成多個接觸開口，以暴露出第一金屬層126的導線圖案。之後，在此另一層間介電層上沉積導電材料層，並且導電材料層填入此另一層間介電層的接觸開口中，以形成導通孔。接著，將導電材料層圖案化，以形成第二金屬層的導線圖案，同時第二金屬層還可延伸至其他位置形成接觸墊。之後，可在第二金屬層上形成介電層和鈍化層，並且在對應於接觸墊的位置，於介電層和鈍化層中形成接觸墊的開口，使得高電子遷移率電晶體透過各層的導通孔、第一金屬層126、第二金屬層和接觸墊，與外部電路電性連接。
根據本揭露的一些實施例，在高電子遷移率電晶體(HEMT)的閘極電極和汲極電極之間設置圖案化介電層，利用圖案化介電層形成具有高度段差的場板，以達到藉由沉積和圖案化一個導電材料層(例如金屬層)所產生的場板具有多個場板的效果。此外，圖案化介電層的介電常數高於其周圍介電層的介電常數，藉此可達到重新分佈電場的作用，讓位於閘極電極邊緣處的最大電場強度降低，進而提昇HEMT的崩潰電壓。另外，本揭露的一些實施例可以在一些製程步驟中同時形成源極電極、汲極電極和具有高度段差的一場板，並且在另一些製程步驟中同時形成閘極電極和具有高度段差的另一場板，因此不需要針對場 板的製作額外沉積和圖案化其他導電材料，藉此可以減少製造HEMT時所使用的光罩數量，以降低製造成本。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:高電子遷移率電晶體
101:基底
103:緩衝層
105:半導體通道層
107:半導體阻障層
109:半導體蓋層
110:第一介電層
112:源極電極
113:圖案化介電層
114:汲極電極
115:第一場板
115-1:第一場板的第一部份
115-2:第一場板的第二部份
118:閘極電極
120:第二介電層
122、124:層間介電層
126:第一金屬層
127:導通孔
150:鈍化層

Claims (18)

  1. 一種高電子遷移率電晶體，包括：一半導體通道層和一半導體阻障層，設置於一基底上；一源極電極、一閘極電極和一汲極電極，設置於該半導體通道層上；一圖案化介電層，設置於該半導體阻障層上，位於該閘極電極和該汲極電極之間，其中該圖案化介電層包括複數個分離的介電區塊，該複數個分離的介電區塊包括一介電區塊鄰近該汲極電極，且該汲極電極的一部份從該介電區塊的一側面延伸至該介電區塊的一頂面上；一第一場板，從該圖案化介電層的一側面連續延伸至該圖案化介電層的一頂面上，並具有高度段差；一第一介電層，設置於該半導體阻障層和該圖案化介電層之間；以及一第二介電層，覆蓋於該圖案化介電層上，其中該圖案化介電層的介電常數高於該第一介電層的介電常數和該第二介電層的介電常數。
  2. 如請求項1所述之高電子遷移率電晶體，更包括一第二場板設置於該第二介電層上，位於該圖案化介電層正上方，並具有高度段差。
  3. 如請求項2所述之高電子遷移率電晶體，其中該第一場板和該第二場板電連接至該源極電極。
  4. 如請求項1所述之高電子遷移率電晶體，其中該圖案化介電層從該第一場板連續延伸至該汲極電極，且該汲極電極的一部份從該圖案化介電層的另一側面延伸至該圖案化介電層的該頂面上。
  5. 如請求項1所述之高電子遷移率電晶體，其中該圖案化介電層的另一側面與該汲極電極側向分離。
  6. 如請求項1所述之高電子遷移率電晶體，其中該複數個分離的介電區塊具有相同的組成或各自具有不同的介電常數。
  7. 如請求項1所述之高電子遷移率電晶體，其中該複數個分離的介電區塊包括一第一介電區塊及一第二介電區塊位於該第一介電區塊和該汲極電極之間，且該高電子遷移率電晶體更包括另一場板從該第二介電區塊的一側面連續延伸至該第二介電區塊的頂面上。
  8. 如請求項1所述之高電子遷移率電晶體，其中該圖案化介電層包括複數層介電材料層的堆疊，且該些介電材料層各自具有不同的介電常數。
  9. 一種高電子遷移率電晶體的製造方法，包括：提供一基底，在該基底上依序形成一半導體通道層和一半導體阻障層；形成一圖案化介電層於該半導體阻障層上；沉積一第一導電材料層於該半導體阻障層和該圖案化介電層上；圖案化該第一導電材料層，以形成一源極電極、一汲極電極和一第一場板；形成一介電層，順向性覆蓋該圖案化介電層和該第一場板；沉積一第二導電材料層於該介電層上；以及圖案化該第二導電材料層，以形成一閘極電極和一第二場板，其中該第二場板順向性形成於該介電層上，位於該圖案化介電層正上方並具有高度段差。
  10. 如請求項9所述之高電子遷移率電晶體的製造方法，更包括形成另一介電層於該半導體阻障層和該圖案化介電層之間，其中該圖案化介電層的介電常數高於該介電層的介電常數和該另一介電層的介電常數。
  11. 如請求項10所述之高電子遷移率電晶體的製造方法，其中該另一介電層中包括一源極接觸洞和一汲極接觸洞，且該第一導電材料層填入該源極接觸洞和該汲極接觸洞。
  12. 如請求項9所述之高電子遷移率電晶體的製造方法，其中該第一場板從該圖案化介電層的一側面連續延伸至該圖案化介電層的一頂面上。
  13. 如請求項12所述之高電子遷移率電晶體的製造方法，其中該圖案化介電層從該第一場板連續延伸至該汲極電極，且該汲極電極的一部份從該圖案化介電層的另一側面延伸至該圖案化介電層的該頂面上。
  14. 如請求項12所述之高電子遷移率電晶體的製造方法，其中該圖案化介電層的另一側面位於該第一場板和該汲極電極之間。
  15. 如請求項9所述之高電子遷移率電晶體的製造方法，其中該介電層中包括一閘極接觸洞，且該第二導電材料層填入該閘極接觸洞。
  16. 如請求項9所述之高電子遷移率電晶體的製造方法，其中形成該圖案化介電層包括形成複數個分離的介電區塊位於該閘極電極和該汲極電極之 間。
  17. 如請求項16所述之高電子遷移率電晶體的製造方法，其中圖案化該第一導電材料層更包括形成另一場板位於該第一場板和該汲極電極之間，且該另一場板從該些分離的介電區塊中的一介電區塊的一側面連續延伸至該介電區塊的一頂面上。
  18. 如請求項9所述之高電子遷移率電晶體的製造方法，其中形成該圖案化介電層包括形成複數層介電材料層的堆疊，且該些介電材料層各自具有不同的介電常數。
TW111145878A 2022-11-30 2022-11-30 高電子遷移率電晶體及其製造方法 TWI849600B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111145878A TWI849600B (zh) 2022-11-30 2022-11-30 高電子遷移率電晶體及其製造方法
US18/097,286 US20240178285A1 (en) 2022-11-30 2023-01-16 High electron mobility transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111145878A TWI849600B (zh) 2022-11-30 2022-11-30 高電子遷移率電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW202425325A TW202425325A (zh) 2024-06-16
TWI849600B true TWI849600B (zh) 2024-07-21

Family

ID=91191025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111145878A TWI849600B (zh) 2022-11-30 2022-11-30 高電子遷移率電晶體及其製造方法

Country Status (2)

Country Link
US (1) US20240178285A1 (zh)
TW (1) TWI849600B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752430A (zh) * 2010-01-06 2010-06-23 南京大学 一种场板结构的氮化镓基肖特基二极管
CN105322005A (zh) * 2015-04-17 2016-02-10 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
US20160343833A1 (en) * 2013-03-14 2016-11-24 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
CN113725286A (zh) * 2021-07-21 2021-11-30 中山市华南理工大学现代产业技术研究院 一种高耐压的GaN基HEMT器件及其制备方法
CN114664938A (zh) * 2022-02-17 2022-06-24 广东中科半导体微纳制造技术研究院 一种GaN基HEMT器件及其制备方法和应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752430A (zh) * 2010-01-06 2010-06-23 南京大学 一种场板结构的氮化镓基肖特基二极管
US20160343833A1 (en) * 2013-03-14 2016-11-24 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
CN105322005A (zh) * 2015-04-17 2016-02-10 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
CN113725286A (zh) * 2021-07-21 2021-11-30 中山市华南理工大学现代产业技术研究院 一种高耐压的GaN基HEMT器件及其制备方法
CN114664938A (zh) * 2022-02-17 2022-06-24 广东中科半导体微纳制造技术研究院 一种GaN基HEMT器件及其制备方法和应用

Also Published As

Publication number Publication date
US20240178285A1 (en) 2024-05-30
TW202425325A (zh) 2024-06-16

Similar Documents

Publication Publication Date Title
CN105938799B (zh) 半导体器件的制造方法和半导体器件
US11929429B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN112490286A (zh) 半导体装置及其制作方法
CN112490285B (zh) 半导体装置及其制作方法
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
TW202230799A (zh) 高電子遷移率電晶體及其製作方法
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
TW202125829A (zh) 半導體結構
TWI849600B (zh) 高電子遷移率電晶體及其製造方法
CN114342088B (zh) 半导体装置及其制造方法
TWI740554B (zh) 高電子遷移率電晶體
TWI849920B (zh) 高電子遷移率電晶體及其製造方法
CN118136658A (zh) 高电子迁移率晶体管及其制造方法
WO2023197088A1 (zh) 半导体元件及其制作方法
TWI820979B (zh) 半導體裝置
TWI834365B (zh) 半導體裝置
TWI831494B (zh) 高電子遷移率電晶體
TWI795022B (zh) 高電子遷移率電晶體
TWI837931B (zh) 半導體裝置及其製造方法
TWI794599B (zh) 高電子遷移率電晶體及其製作方法
US20240178309A1 (en) Semiconductor device
WO2023201448A1 (zh) 半导体元件及其制作方法
WO2024087005A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN116936629A (zh) 半导体元件及其制作方法