JP2019514218A - シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード - Google Patents

シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード Download PDF

Info

Publication number
JP2019514218A
JP2019514218A JP2018553965A JP2018553965A JP2019514218A JP 2019514218 A JP2019514218 A JP 2019514218A JP 2018553965 A JP2018553965 A JP 2018553965A JP 2018553965 A JP2018553965 A JP 2018553965A JP 2019514218 A JP2019514218 A JP 2019514218A
Authority
JP
Japan
Prior art keywords
anode
schottky diode
cathode
field plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018553965A
Other languages
English (en)
Inventor
カレタ、アンソニー
カールソン、ダグラス
イー． ボールズ、ティモシー
イー． ボールズ、ティモシー
Original Assignee
メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド, メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド filed Critical メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
Publication of JP2019514218A publication Critical patent/JP2019514218A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

逆方向電流漏洩が０．４マイクロアンプ／ミリメートルと低く、最大で２０００ボルトのおよび２０００ボルトを超える逆方向バイアス電圧に耐えることが可能な高電圧窒化ガリウムショットキーダイオードを説明する。ショットキーダイオードは、２つのカソード間に位置するアノードを有する横方向のジオメトリを含み得、アノード・カソード間隔は、約２０マイクロメートル（ミクロン）未満であり得る。ダイオードは、少なくとも１つのフィールドプレートを含み得、少なくとも１つのフィールドプレートは、アノードに接続され、かつアノードの上方におよびアノードを越えて、カソードの方に向かって延在する。

Description

本技術は、窒化ガリウム材料から形成された高電圧ショットキーダイオードに関する。
窒化ガリウム半導体材料は、その望ましい電子および電気光学的プロパティのため、近年、かなりの注目を集めた。窒化ガリウム（ＧａＮ）は、可視スペクトルの青の波長領域に相当する約３．４ｅＶの広い直接バンドギャップを有する。ＧａＮおよびその合金に基づく発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）が開発され、市販されている。これらのデバイスは、可視スペクトルの紫の領域から赤の領域までの範囲の可視光を放出することができる。
その広いバンドギャップのため、窒化ガリウムは、シリコンおよびガリウムヒ素などのより一般的な半導体材料と比べて、アヴァランシェ降伏に対する耐性が高く、高い固有電界強度を有する。それに加えて、窒化ガリウムは、広いバンドギャップの半導体であり、シリコンまたはガリウムヒ素などの他の半導体と比べて、高い温度でその電気性能を維持することができる。また、ＧａＮは、シリコンと比べて、高いキャリア飽和速度も有する。それに加えて、ＧａＮは、ウルツ鉱型結晶構造を有し、硬質材料であり、高い熱伝導率を有し、シリコン、ゲルマニウムおよびガリウムヒ素などの他の従来の半導体よりはるかに高い融点を有する。それに従って、ＧａＮは、高速、高電圧および高電力の用途に有益である。例えば、窒化ガリウム材料は、高周波（ＲＦ）通信、レーダおよびマイクロ波用途に対する半導体増幅器において有益である。
ショットキーダイオードは、典型的には、半導体−半導体接合より低い閾値電圧を呈する金属−半導体接合を備える。それらの低い閾値電圧およびはるかに小さな空乏領域のため、ショットキーダイオードは、半導体−半導体接合ダイオードよりはるかに素早く導電状態から非導電状態に切り替わり得る。いくつかの事例では、ショットキーダイオードは、半導体−半導体ダイオードよりも桁違いに速く切り替わり得、テラヘルツの周波数で動作し得る。シリコンベースのショットキーダイオードは、最大で約１００Ｖの逆方向バイアス降伏電圧を呈し得る。
窒化ガリウム材料で高電圧ショットキーダイオードを形成するための構造および方法を説明する。いくつかの実施形態では、ダイオードは、異なる材料（例えば、シリコンまたは炭化ケイ素）の基板上に堆積させた窒化ガリウム材料の１つまたは複数の層から形成することができる。ショットキーダイオードは、横型アノード・カソード構成で配置することができ、２０００ボルトもの逆方向バイアス電圧に耐えることができるものであり得る。高電圧ダイオードは、高周波数パワーエレクトロニクスおよびマイクロ波用途（数ある用途の中でも特に、レーダおよびＲＦ通信用途を含む）に有益であり得る。
いくつかの実施形態によれば、ショットキーダイオードは、窒化ガリウム導電層と、窒化ガリウム導電層に隣接して形成されたバリア層と、離間され、かつ窒化ガリウム導電層に電気的に接続された第１のカソードおよび第２のカソードと、第１のカソードと第２のカソードとの間にバリア層に隣接して形成されたアノードとを備える。ショットキーダイオードは、少なくとも１つのアノード接続フィールドプレートをさらに含み得、少なくとも１つのアノード接続フィールドプレートは、アノードに電気的に接続され、アノードの両端部を越えて第１のカソードおよび第２のカソードの方に向かって延在し、ショットキーダイオードは、１０００ボルトもの逆方向バイアス電圧に耐えることができる。
いくつかの実施形態では、ショットキーダイオードは、１２００ボルトもの逆方向バイアス電圧に耐えることができる。いくつかの態様では、ショットキーダイオードは、窒化ガリウム導電層と基板との間に形成されたバッファ層をさらに備え得、バッファ層と窒化ガリウム導電層の総厚は、少なくとも４．５マイクロメートル（ミクロン）である。いくつかの事例では、基板は、シリコンを含む。
いくつかの実施形態では、ショットキーダイオードのバリア層は、窒化アルミニウムガリウムを含む。ダイオードは、バリア層を覆うように形成された窒化ガリウムキャップ層をさらに備え得る。いくつかの態様では、ショットキーダイオードは、第１および第２のカソードに隣接して形成された電気絶縁領域をさらに含み得、電気絶縁領域は、損傷結晶半導体を含み、損傷結晶半導体は、次の注入イオン種：窒素、リン、ホウ素およびアルゴンのうちの１つまたは複数を含む。いくつかの事例では、ショットキーダイオードは、少なくとも１つの追加のアノードをさらに備え得、少なくとも１つの追加のアノードは、第１または第２のカソードから横方向に離間され、アノードに電気的に接続される。
いくつかのショットキーダイオードの実施形態では、第１または第２のカソードの端部とアノードの端部との間の距離は、２０マイクロメートル（ミクロン）未満である。あるいは、第１または第２のカソードの端部とアノードの端部との間の距離は、１５マイクロメートル（ミクロン）未満であり得る。いくつかの態様によれば、少なくとも１つのアノード接続フィールドプレートは、アノードに電気的に接続された第１のアノード接続フィールドプレートであって、アノードの両端部を越えて第１のカソードおよび第２のカソードの方に向かって第１の距離だけ延在する第１のアノード接続フィールドプレートと、第１のアノード接続フィールドプレートに電気的に接続された第２のアノード接続フィールドプレートであって、第１のアノード接続フィールドプレートの両端部を越えて第１のカソードおよび第２のカソードの方に向かって第２の距離だけ延在する第２のアノード接続フィールドプレートとを備える。いくつかの事例では、第２の距離は、第１の距離より短い。そのようなショットキーダイオードは、バリア層の少なくとも一部と第１のアノード接続フィールドプレートの少なくとも一部との間の第１の絶縁誘電体層と、第１のアノード接続フィールドプレートの少なくとも一部と第２のアノード接続フィールドプレートの少なくとも一部を離隔する第２の絶縁誘電体層とをさらに含み得る。いくつかの実施形態では、第１の絶縁誘電体層の厚さは、およそ３０ｎｍ〜およそ１００ｎｍであり、第２の絶縁誘電体層の厚さは、およそ３００ｎｍ〜およそ６００ｎｍである。いくつかの例では、第２のアノード接続フィールドプレートの外端部と第１のアノード接続フィールドプレートの外端部との間の距離は、およそ１マイクロメートル（ミクロン）〜およそ４マイクロメートル（ミクロン）である。アノードの外端部、第１のアノード接続フィールドプレートの外端部および第２のアノード接続フィールドプレートの外端部は、ショットキーダイオードのバリア層から遠ざかるように湾曲する曲線にほぼ沿って存在し得る。いくつかの事例では、アノード、第１のカソード、第２のカソードおよび第１のアノード接続フィールドプレートは、同じ材料で形成される。
いくつかの実施形態によれば、少なくとも１つのアノード接続フィールドプレートは、第２のアノード接続フィールドプレートに電気的に接続された第３のアノード接続フィールドプレートをさらに含む。第３のアノード接続フィールドプレートは、第２のアノード接続フィールドプレートの両端部を越えて第１のカソードおよび第２のカソードの方に向かって第３の距離だけ延在し得る。第３の距離は、第２のアノード接続フィールドプレートが第１のアノード接続フィールドプレートを越えて延在する量である第２の距離より短いものであり得る。いくつかの事例では、アノードの外端部、第１のアノード接続フィールドプレートの外端部、第２のアノード接続フィールドプレートの外端部および第３のアノード接続フィールドプレートの外端部は、バリア層の上面から遠ざかるように湾曲する曲線にほぼ沿って存在し得る。いくつかの実施形態では、第１または第２のカソードの端部とアノードの端部との間の距離は、およそ１０マイクロメートル（ミクロン）〜およそ２０マイクロメートル（ミクロン）である。いくつかの態様では、少なくとも２つのアノード接続フィールドプレートを有するショットキーダイオードは、窒化ガリウム導電層と基板との間に形成されたバッファ層をさらに備え得、バッファ層と窒化ガリウム導電層の総厚は、少なくとも４．５マイクロメートル（ミクロン）である。
いくつかの態様では、少なくとも２つのアノード接続フィールドプレートを含むショットキーダイオードは、最大で１５００ボルトの逆方向バイアス電圧に耐えることができる。いくつかの例では、少なくとも２つのアノード接続フィールドプレートを含むショットキーダイオードは、最大で２０００ボルトの逆方向バイアス電圧に耐えることができる。いくつかの実施形態によれば、説明される実施形態によるショットキーダイオードは、電力変換器に含めることができる。
また、ショットキーダイオードを作成するための方法も説明する。いくつかの実施形態によれば、ショットキーダイオードを製作するための方法は、基板上に少なくとも４．５マイクロメートル（ミクロン）の総厚を有するバッファ層および窒化ガリウム導電層を堆積させる処理と、窒化ガリウム導電層を覆うようにバリア層を堆積させる処理とを含み得る。製作方法は、バリア層を覆うように第１の絶縁誘電体層を堆積させることと、第１の絶縁誘電体層にアノードビアを開口することと、第１の絶縁誘電体層の残りの部分を覆うようにレジストをパターニングすることと、単一の堆積ステップにおいて、少なくともバリア層に電気的に接続するアノードおよび第１のアノード接続フィールドプレートを堆積させることとをさらに含み得る。
いくつかの実施形態によれば、ショットキーダイオードを作成するための方法は、第１のカソードまたは第２のカソードの端部からおよそ１０マイクロメートル（ミクロン）〜およそ２０マイクロメートル（ミクロン）の位置にアノードの端部を形成することをさらに含み得る。いくつかの事例では、さらなる処理は、レジストを除去することと、ショットキーダイオードを覆うように第２の絶縁誘電体層を堆積させることと、第１のアノード接続フィールドプレートにビアを開口することと、第１のアノード接続フィールドプレートに電気的に接続する第２のアノード接続フィールドプレートを堆積させることとを含み、平坦化ステップは、レジストを除去する処理と第２のアノード接続フィールドプレートを堆積させる処理との間で使用されない場合がある。いくつかの事例では、方法は、第２のアノード接続フィールドプレートに電気的に接続する第３のアノード接続フィールドプレートを形成することをさらに含み得る。いくつかの例では、ショットキーダイオードを作成するための方法は、およそ３０ｎｍ〜およそ１００ｎｍの厚さに第１の絶縁誘電体層を堆積させる処理と、およそ３００ｎｍ〜およそ６００ｎｍの厚さに第２の絶縁誘電体層を堆積させる処理とを含み得る。いくつかの実施形態では、方法は、デバイスのバリア層から遠ざかるように湾曲する曲線にほぼ沿ってアノードの外端部、第１のアノード接続フィールドプレートの外端部および第２のアノード接続フィールドプレートの外端部を位置付けることを含む。
いくつかの実施形態は、窒化ガリウム導電層と、窒化ガリウム導電層に隣接して形成されたバリア層と、離間され、かつ導電層と電気接触するように形成された第１のカソードおよび第２のカソードと、第１のカソードと第２のカソードとの間にバリア層に隣接して形成されたアノードと、アノードとバリア層との間に形成された酸化ガリウム層とを備えるショットキーダイオードに関する。いくつかの態様では、酸化ガリウム層の厚さは、およそ１ｎｍ〜およそ５ｎｍであり得る。
いくつかの態様では、ショットキーダイオードは、１つまたは複数のアノード接続フィールドプレートをさらに備え得、１つまたは複数のアノード接続フィールドプレートは、アノードに電気的に接続され、アノードの両端部を越えて第１のカソードおよび第２のカソードの方に向かって延在する。１つまたは複数のアノード接続フィールドプレートは、アノードに電気的に接続された第１のアノード接続フィールドプレートであって、アノードの両端部を越えて第１のカソードおよび第２のカソードの方に向かって第１の距離だけ延在する第１のアノード接続フィールドプレートと、第１のアノード接続フィールドプレートに電気的に接続された第２のアノード接続フィールドプレートであって、第１のアノード接続フィールドプレートの両端部を越えて第１のカソードおよび第２のカソードの方に向かって第２の距離だけ延在する第２のアノード接続フィールドプレートを含み得る。第２の距離は、第１の距離より短いものであり得る。
いくつかの実施形態では、上記で説明されるショットキーダイオードは、最大で１２００ボルトの逆方向バイアス電圧に耐えることができる。いくつかの態様では、ショットキーダイオードは、最大で２０００ボルトの逆方向バイアス電圧に耐えることができる。ショットキーダイオードは、２０００ボルトの逆方向バイアスでおよそ０．４マイクロアンプ／ミリメートル〜およそ４０マイクロアンプ／ミリメートルの逆方向バイアス電流を呈し得る。
いくつかの態様によれば、アノード、第１のカソード、第２のカソードおよび第１のアノード接続フィールドプレートは、同じ材料で形成することができる。いくつかの事例では、アノードは、Ｎｉ／Ｐｄ／Ａｕ／Ｔｉ、Ｎｉ／Ｐｔ／Ａｕ／Ｔｉ、Ｎｉ／Ｔｉ／Ａｌ／Ｗ、Ｎｉ／Ｗ／Ａｌ／Ｗ、Ｗ／Ａｌ／Ｗ、Ｎｉ／Ｗｎ／Ａｌ／Ｗ、ＷＮ／Ａｌ／ＷおよびＰｔ／Ａｕ／Ｔｉからなる群から選択される多層組成を含む。いくつかの実施形態では、１つまたは複数のアノード接続フィールドプレートのアノード接続フィールドプレートは、Ｔｉ／Ｐｔ／Ａｕ、Ａｌ／ＣｕまたはＴｉＮ／Ｃｕからなる群から選択される多層組成を含む。
いくつかの実施形態によれば、ショットキーダイオードは、基板上に形成されたバッファ層をさらに備え得、バッファ層と窒化ガリウム導電層の総厚は、少なくとも４．５マイクロメートル（ミクロン）である。ショットキーダイオードが形成される基板は、シリコンを含み得る。いくつかの実施形態では、バリア層は、およそ１０ｎｍ〜およそ５０ｎｍの厚さを有する窒化アルミニウムガリウムを含む。
いくつかの態様によれば、ショットキーダイオードは、バリア層を覆うように形成された窒化ガリウムキャップ層をさらに備え得る。窒化ガリウムキャップ層の厚さは、およそ１ｎｍ〜およそ１０ｎｍであり得る。
いくつかの実施形態では、ショットキーダイオードは、第１および第２のカソードに隣接して形成された電気絶縁領域をさらに含み得、電気絶縁領域は、損傷結晶半導体を含み、損傷結晶半導体は、次の注入イオン種：窒素、リン、ホウ素およびアルゴンのうちの１つまたは複数を含む。
いくつかの態様では、ショットキーダイオードは、１つまたは複数のアノード接続フィールドプレートの第１のアノード接続フィールドプレートの第１の拡張部とバリア層との間に形成されたおよそ１００ｎｍ〜およそ３００ｎｍの厚さを有する絶縁層をさらに備え得る。第１のアノード接続フィールドプレートの第１の拡張部は、アノードの外端部を少なくとも１マイクロメートル（ミクロン）だけ越えて延在し得る。１つまたは複数のアノード接続フィールドプレートは、第１のアノード接続フィールドプレートの外端部をおよそ１マイクロメートル（ミクロン）〜およそ３マイクロメートル（ミクロン）だけ越えて延在する第２の拡張部を有する第２のアノード接続フィールドプレートを含み得る。いくつかの態様では、第２の拡張部の外端部は、第１または第２のカソードから水平方向に少なくとも３マイクロメートル（ミクロン）だけ離間される。いくつかの実施形態では、第１または第２のカソードの端部とアノードの端部との間の距離は、およそ５マイクロメートル（ミクロン）〜およそ２５マイクロメートル（ミクロン）である。いくつかの事例では、アノードの長さは、およそ２マイクロメートル（ミクロン）〜およそ２０マイクロメートル（ミクロン）である。
いくつかの実施形態では、上記で説明されるショットキーダイオードは、電力変換器に含めることができる。
いくつかの実施形態は、ショットキーダイオードを作成するための方法に関する。方法は、基板上に窒化ガリウム導電層を形成する処理と、窒化ガリウム導電層に隣接するバリア層を形成する処理と、離間され、かつ導電層と電気接触する第１のカソードおよび第２のカソードを形成する処理と、第１のカソードと第２のカソードとの間にバリア層に隣接するアノードを形成する処理と、アノードとバリア層との間に酸化ガリウム層を形成する処理とを含み得る。
いくつかの態様では、酸化ガリウム層を形成する処理は、アノードを形成する前にアノードの場所に窒化ガリウム層の領域を露出させるためのビアを開口することと、一定の時間の間、露出領域に酸素プラズマを照射することとを含み得る。一定の時間は、およそ１０秒〜およそ１２０秒であり得る。いくつかの実施形態では、酸化ガリウム層を形成する処理は、酸素プラズマの照射の間、およそ６６．６６パスカル（０．５トル）〜およそ３９９．９７パスカル（３トル）で圧力を維持することを含み得る。
いくつかの実施形態によれば、ショットキーダイオードを作成するための方法は、バリア層とアノードとの間に窒化ガリウムキャップ層を形成することをさらに含み得、酸化ガリウム層は、窒化ガリウムキャップ層から形成される。方法は、アノードと電気接触する１つまたは複数のアノード接続フィールドプレートであって、アノードの外端部を越えて延在する１つまたは複数のアノード接続フィールドプレートを形成することをさらに含み得る。
前述の装置および方法の実施形態は、上記または以下のさらなる詳細で説明される態様、特徴および処理の適切な任意の組合せを用いて実施することができる。本教示のこれらのおよび他の態様、実施形態および特徴は、添付の図面と併せて、以下の説明からより十分に理解することができる。
当業者であれば、本明細書で説明される図は、単に例示目的のためであることが理解されよう。いくつかの例では、実施形態の様々な態様は、実施形態の理解を容易にするために、実際よりも大きくまたは拡大して示すことができることを理解されたい。図面は、必ずしも原寸に比例するとは限らず、代わりに、教示の原理を示すことに重点が置かれる。図面では、様々な図全体を通じて、同様の参照文字は、一般に、同様の特徴、機能上同様のおよび／または構造上同様の要素を指す。図面が微細加工された回路に関連する場合は、図面を簡略化するため、１つのデバイスおよび／または回路のみ示すことができる。実際には、基板の大きなエリアまたは基板全体にわたって並列に大多数のデバイスまたは回路を製作することができる。それに加えて、描写されるデバイスまたは回路は、より大きな回路内で統合することができる。
以下の詳細な説明において図面を参照する際、「上部」、「下部」、「上側」、「下側」、「垂直」、「水平」、「上方」、「下方」および同様のもののような空間的基準を使用することができる。そのような基準は、教示目的のために使用され、具体化されるデバイスの絶対的基準としては意図されない。具体化されるデバイスは、任意の適切な方法で、図面に示される配向とは異なるように、空間的に配向させることができる。図面は、いかなる方法でも本教示の範囲を制限することを意図しない。
いくつかの実施形態による、窒化ガリウム材料を含む横型高電圧ショットキーダイオードの構造の立面図を描写する。 いくつかの実施形態による、窒化ガリウム材料を含む横型高電圧ショットキーダイオードの構造の平面図を描写する。 いくつかの実施形態による、窒化ガリウム材料を含む高電圧ショットキーダイオードのための複数のアノードおよびカソード接点の平面図を描写する。 いくつかの実施形態による、２つのアノード接続フィールドプレートを有する高電圧ショットキーダイオードの構造の立面図を描写する。 電界シミュレーションが実行された、１つのアノード接続フィールドプレートを有する高電圧ショットキーダイオードの構造の立面図を描写する。 いくつかの実施形態による、２つの逆方向バイアス電位における、図３で描写される構造のＧａＮ導電層に沿って（場所および方向は、破線矢印によって大体を示す）計算された電界プロファイルを示す。 いくつかの実施形態による、５００ボルトの逆方向バイアス電位における２つのフィールドプレートの長さに対する、図３で描写される構造のＧａＮ導電層に沿って計算された電界プロファイルを示す。 ４つの異なるフィールドプレートの長さに対する、窒化ケイ素の厚さの関数としての、ＧａＮ導電層におけるアノード端部近くの第１の電界ピークＥ１の値を示す。 ４つの異なるフィールドプレートの長さに対する、窒化ケイ素の厚さの関数としての、ＧａＮ導電層におけるアノード接続フィールドプレート端部の下方の第２の電界ピークＥ２の値を示す。 電界シミュレーションが実行された、２つのアノード接続フィールドプレートを有する高電圧ショットキーダイオードの構造の立面図を描写する。 いくつかの実施形態による、２つの逆方向バイアス電位における、図７で描写される構造のＧａＮ導電層に沿って（場所および方向は、破線矢印によって大体を示す）計算された電界プロファイルを示す。 ４つの異なるフィールドプレートの長さに対する、窒化ケイ素の厚さの関数としての、図７で描写される構造に対するＧａＮ導電層におけるアノード端部近くの第１の電界ピークＥ１の値を示す。 ４つの異なるフィールドプレートの長さに対する、窒化ケイ素の厚さの関数としての、図７で描写される構造に対するＧａＮ導電層における第１のフィールドプレート端部の下方の第２の電界ピークＥ２の値を示す。 ４つの異なるフィールドプレートの長さに対する、窒化ケイ素の厚さの関数としての、図７で描写される構造に対するＧａＮ導電層における第２のフィールドプレート端部の下方の第３の電界ピークＥ３の値を示す。 ２つのアノード・カソード離隔のための降伏電圧に対して第１のフィールドプレート端部と第２のフィールドプレート端部との間の距離を変化させる効果を示す。 電界シミュレーションが実行された、３つのアノード接続フィールドプレートを有する高電圧ショットキーダイオードの構造の立面図を描写する。 ４つの逆方向バイアス電位における、図１１で描写される構造のＧａＮ導電層に沿って（場所および方向は、破線矢印によって大体を示す）計算された電界プロファイルを示し、第３のアノード接続フィールドプレートは、第２のアノード接続フィールドプレートをおよそ２．５マイクロメートル（ミクロン）だけ越えて延在する。 ４つの逆方向バイアス電位における、図１１で描写される構造のＧａＮ導電層に沿って計算された電界プロファイルを示し、第３のアノード接続フィールドプレートは、第２のアノード接続フィールドプレートをおよそ１マイクロメートル（ミクロン）だけ越えて延在する。 １Ａは、高電圧ショットキーダイオードを形成することができる多層基板を示し、１Ｂおよび１Ｃは、いくつかの実施形態による、高電圧ショットキーダイオードのカソードを形成する処理と関連付けられた構造を描写する。 １Ｄは、いくつかの実施形態による、アノードおよび第１のアノード接続フィールドプレートを形成する処理と関連付けられた構造を描写し、１Ｈは、第２の絶縁層の堆積と関連付けられた構造を描写し、１Ｉは、いくつかの実施形態による、第２のアノード接続フィールドプレートを形成する処理と関連付けられた構造を描写する。 １Ｊおよび１Ｋは、いくつかの実施形態による、第２のアノード接続フィールドプレートを形成する処理と関連付けられた構造を描写する。 ２Ａは、高電圧ショットキーダイオードを形成することができる多層基板を示し、２Ｂおよび２Ｃは、いくつかの実施形態による、高電圧ショットキーダイオードのアノードおよびカソードビアを形成する処理と関連付けられた構造を描写する。 ２Ｄは、いくつかの実施形態による、高電圧ショットキーダイオードのアノードおよびカソードビアを形成する処理と関連付けられた構造を描写し、２Ｅおよび２Ｆは、いくつかの実施形態による、アノード、カソードおよび第１のアノード接続フィールドプレートを形成する処理と関連付けられた構造を描写する。 ショットキーダイオードと関連付けられた半導体デバイス構造および漏洩電流経路を描写する。 テストデバイス構造の漏洩電流特性を示す。 いくつかの実施形態による、表面状態のパッシベーションを描写する。 いくつかの実施形態による、イオン注入による絶縁領域の形成を描写する。 いくつかの実施形態による、窒化ガリウム材料を含む横型高電圧ショットキーダイオードの構造の立面図を描写する。 いくつかの実施形態による、アノードの形成前の窒化ガリウム表面の酸素プラズマ処理による漏洩電流の低減を描写する。 本実施形態による、製作された例示的なショットキーダイオードの測定された逆方向バイアス特性を示す。
示される実施形態の特徴および利点は、図面と併せて取り入れると、以下に記載される詳細な説明からより明らかになる。
マイクロ波および高周波（ＲＦ）システムは、信号の周波数をより高いまたはより低い周波数値に変換するように配置された回路を含む場合が多い。周波数変換は、無線伝送および信号の受信に関与する用途において発生し得る。例えば、データは、伝送のために高周波数搬送波に混入され、後に、受信機においてダウンコンバートすることができる。いくつかの用途は、高周波数（ＲＦまたはマイクロ波）信号の振幅に比例する比較的低い周波数電圧または電流の生成を伴い得る。ショットキーダイオードは、そのような回路において使用される場合が多い。ショットキーダイオードを使用することができるいくつかの回路の例は、これらに限定されないが、シングルエンドミキサ、バランスドミキサ、ダブルバランスドミキサ、ダブルダブルバランスドミキサ、イメージリジェクトミキサ、サブハーモニックミキサ、イメージリカバリミキサ、位相検出器、ブリッジクワッドミキサ、サンプリング回路、周波数逓倍器、直角位相変調器、単側波帯変調器およびＲＦ受信機を含む。
また、ショットキーダイオードは、電力変換用途において使用することもできる。例えば、ショットキーダイオードは、様々なタイプの電力変換器において（例えば、電力整流および／または反転回路において）使用することができる。また、ショットキーダイオードは、電力増幅回路における電圧クランプのために使用することもできる。いくつかの事例では、ショットキーダイオードは、信号サンプリング、パルス整形または高速論理ゲートのために使用することができる。信号処理、ＲＦ、マイクロ波およびパワーエレクトロニクスにおいてショットキーダイオードの多種多様な使用が存在する。
ショットキーダイオードは、いくつかの性能指数によって特徴付けることができる。性能指数の１つは、順方向バイアスが印加された際にダイオードが取り扱うことができる電流の量であり得る。別の性能指数は、ダイオードに逆方向バイアスが印加された際にダイオードを通じて漏洩する逆方向バイアス電流の量であり得る。別の性能指数は、ダイオードの降伏電圧であり得る。降伏電圧は、ダイオードを破壊し得るアヴァランシェ降伏および高電流伝導が起こる前にダイオードが耐えることができる逆方向バイアス電圧の最大量であり得る。
本発明人は、電力増幅ならびにＲＦおよびマイクロ波システムに関連する用途が、非常に高い降伏電圧を有するショットキーダイオードから利益を得ることができることを認識および理解している。本発明人は、２０００ボルトを超え得る逆方向降伏電圧を有するショットキーダイオードを形成するための方法および構造を着想および開発している。そのようなダイオードは、例えば、高周波数パワーエレクトロニクスにおいて使用することができ、回路を損傷し得る高電圧過渡現象に抵抗することができる。
図１Ａでは、いくつかの実施形態による、高電圧ショットキーダイオード構造の例が描写されている。高電圧ショットキーダイオード１００は、横型ダイオード構造として形成することができ、長さＬａを有する１つまたは複数のアノード１４０と、長さＬｃを有する１つまたは複数のカソード１３０とを含み、アノード１４０およびカソード１３０は、基板１０５の同じ側に形成される。横型ダイオード構造は、デバイスのカソードまたはアノードに接続するための基板貫通ビアを必要としないという利益を有する。これにより、集積回路（ＩＣ）への高電圧ダイオードの組み入れが容易なタスクとなる。高電圧ショットキーダイオード１００は、基板１０５、バッファ層１１２、導電層１１４、バリア層１１６、および少なくとも１つの電気絶縁誘電体層１２０を含む多層構造を備え得る。いくつかの実施形態は、導電層１１４と同じ材料で形成することができる半導体キャップ層１１８を含んでも含まなくともよい。
高電圧ショットキーダイオード１００は、各アノード１４０に対する少なくとも１つのアノード接続フィールドプレート１４５をさらに含み得るとともに、カソード接点１６０を含み得る。アノード１４０の端部と１つまたは複数のカソード１３０の最も近い端部は、アノード・カソード距離Ｌ１だけ離隔することができる。アノード接続フィールドプレート１４５の外端部１４６は、下層のアノード１４０の外端部を距離Ｌ２だけ越えて延在し得る。電気絶縁領域１１５は、１つまたは複数のショットキーダイオードの周りに形成することができる。いくつかの実施形態では、絶縁パッシベーション層（図示せず）は、アノード接続フィールドプレートおよびカソード接点を覆うように形成することができる。
いくつかの実施形態は、多層構造内に追加の層（図示せず）を含み得る。例えば、基板１０５と導電層１１４との間に１つまたは複数の層が存在し得る。これらの層は、次の層、すなわち、非晶質誘電体（例えば、窒化ケイ素、酸化）層、組成傾斜層および歪み緩和層のいかなる組合せも含み得る。そのような層は、異なる材料の堆積から生じる応力を和らげるためおよび／またはデバイスの電気性能を向上する（例えば、寄生静電容量または漏洩電流を低減する）ために含ませることができる。
平面図では、図１Ｂまたは図１Ｃで描写されるように高電圧ショットキーダイオード１００を配置することができる。アノードおよびカソードは、いくつかの実施形態によれば、一方向における拡張幅を有し得、互いに平行に延びることができる。いくつかの実施形態では、高電圧ショットキーダイオードは、１つまたは複数のアノード接続フィールドプレート１４５と１つまたは複数のアノード接触パッド１８４との間および１つまたは複数のカソード接点１６０と１つまたは複数のカソード接触パッド１８２との間に延在するリード線１７４、１７２（例えば、メタライゼーションレベルの間にパターニングされる）を含み得る。接触パッドは、図面で描写されるよりかなり大きいものでも、アノード接続フィールドプレートまたはカソード接点よりかなり大きいものでもあり得る。いくつかの実施形態では、アノード接続フィールドプレート１４５、リード線１７４およびアノード接触パッド１８４は、同じメタライゼーションレベルから形成することができる。いくつかの実施形態では、カソード接点１６０、リード線１７２およびカソード接触パッド１８２は、同じメタライゼーションレベルから形成することができ、そのメタライゼーションレベルは、アノード接続フィールドプレート、リード線１７４およびアノード接触パッドを形成するために使用されるメタライゼーションレベルと同じでも異なってもよい。
いくつかの実施形態では、アノード１４０、カソード１３０およびアノード接続フィールドプレート材料１４５は、異なる材料組成で形成することができる。例えば、カソードは、これらに限定されないが、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／ＷまたはＴａ／Ａｌ／Ｔａなどの多層構造を含み得る。アノードは、これらに限定されないが、Ｎｉ／Ｐｄ／Ａｕ／Ｔｉ、Ｎｉ／Ｐｔ／Ａｕ／Ｔｉ、Ｎｉ／Ｔｉ／Ａｌ／Ｗ、Ｎｉ／Ｗ／Ａｌ／Ｗ、Ｗ／Ａｌ／Ｗ、Ｎｉ／Ｗｎ／Ａｌ／Ｗ、ＷＮ／Ａｌ／ＷまたはＰｔ／Ａｕ／Ｔｉ組成を含み得る。アノード接続フィールドプレートは、これらに限定されないが、Ｔｉ／Ｐｔ／Ａｕ、Ａｌ／ＣｕまたはＴｉＮ／Ｃｕ組成を含み得る。
図２は、高電圧ショットキーダイオードの代替例の実施形態を描写している。図１Ａで描写される実施形態と共通の要素は、同じ参照番号で識別される。図２で描写されるデバイスは、マルチフィールドプレートショットキーダイオード２００を備え、第１のアノード接続フィールドプレート１４５の上方に形成された第２のアノード接続フィールドプレート１４７を含む。第２のアノード接続フィールドプレート１４７は、第１のアノード接続フィールドプレートの中央領域において第１のアノード接続フィールドプレートと電気接触し、第１のアノード接続フィールドプレート１４５の周辺領域２４５を覆うように第２の絶縁層１２２によって第１のアノード接続フィールドプレートから離間されるように配置される。周辺領域は、第１のアノード接続フィールドプレートの外端部からその中心に向かって距離Ｌ４だけ延在し得る。第２のアノード接続フィールドプレート１４７は、第１のアノード接続フィールドプレート１４５の外端部を越えて、１つまたは複数のカソード１３０の方に向かって距離Ｌ３だけさらに延在し得る。
図１Ａまたは図２で描写される実施形態の高電圧ショットキーダイオードのコンポーネントの寸法は、以下の通りであり得る。アノードの長さＬａは、およそ２マイクロメートル（ミクロン）〜およそ２０マイクロメートル（ミクロン）であり得る。カソードの長さＬｃは、およそ２マイクロメートル（ミクロン）〜およそ２０マイクロメートル（ミクロン）であり得る。アノード幅Ｗａおよびカソード幅は、およそ１００マイクロメートル（ミクロン）〜およそ１０００マイクロメートル（ミクロン）であり得るが、いくつかの事例では、より大きなおよびより小さな幅を使用することができる。アノード１４０は、カソード１３０間のほぼ中間に位置するように離間することができる。いくつかの実施形態によれば、アノード１４０とカソード１３０との間の最短距離Ｌ１は、およそ５マイクロメートル（ミクロン）〜およそ５０マイクロメートル（ミクロン）であり得る。いくつかの事例では、Ｌ１は、約５マイクロメートル（ミクロン）〜約２５マイクロメートル（ミクロン）であり得る。さらなる他の実施形態では、Ｌ１は、約５マイクロメートル（ミクロン）〜約１５マイクロメートル（ミクロン）であり得る。
さらなる詳細では、高電圧ショットキーダイオードは、任意の適切な基板１０５上に形成することができる。基板の例は、これらに限定されないが、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）およびサファイアを含む。いくつかの実施形態によれば、基板１０５は、バルク単結晶シリコンを含み得る。いくつかの例では、基板は、絶縁体上の半導体（ＳＯＩ）基板を含み得、半導体は、前述の言及した半導体基板材料のいずれかである。基板１０５は、ウエハ（例えば、Ｓｉ半導体ウエハ）の形態であり得、およそ５０ｍｍ〜およそ４５０ｍｍの直径を有する。様々な実施形態では、基板の表面は、単結晶性であり、その結果、ＩＩＩ族窒化物（例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ）または他の任意の適切なＩＩＩ−Ｖ、ＩＩ−ＶＩ、第３級または第４級結晶材料は、基板の表面からエピタキシャル成長させることができる。
基板１０５と導電層１１４との間に格子不整合があり得るため、格子不整合から発生し得る応力を和らげるために、バッファ層１１２として基板上に１つまたは複数の遷移層を形成することができる。いくつかの実施形態によれば、遷移層は、エピタキシャル成長によって形成することができる。例えば、遷移層はいずれも、化学気相成長（ＣＶＤ）プロセスまたは原子層堆積（ＡＬＤ）プロセスを使用して形成することができる。ＣＶＤプロセスは、これらに限定されないが、有機金属化学気相成長（ＭＯＣＶＤ）プロセスを含み得る。他の堆積プロセスは、ハイドライド気相成長（ＨＶＰＥ）または分子線エピタキシ（ＭＢＥ）を含み得る。遷移層は、基板１０５上に直接堆積させた少なくとも第１の遷移層（例えば、ＡｌＮ）と、それに続く、第１の遷移層上に堆積させた１つまたは複数の窒化ガリウム材料層とを含み得る。遷移層１１２の例は、例えば、米国特許第７，１３５，７２０号明細書および米国特許第９，０６４，７７５号明細書で説明されており、両方とも、その全体が参照により本明細書に組み込まれる。遷移層のいくつかは、組成的に傾斜することができる。バッファ層の全厚は、およそ０．５マイクロメートル（ミクロン）〜およそ４マイクロメートル（ミクロン）であり得る。
本明細書で使用される場合は、「窒化ガリウム材料」という記載は、窒化ガリウム（ＧａＮ）およびその合金（数ある中でも特に、窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、窒化ガリウムヒ素リン（ＧａＡｓｘＰｙＮ（１−ｘ−ｙ））、窒化アルミニウムインジウムガリウムヒ素リン（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））など）のいずれかを指す。典型的には、存在する場合は、ヒ素および／またはリンは、低濃度（すなわち、５重量パーセント未満）であり得る。ある好ましい実施形態では、窒化ガリウム材料は、高濃度のガリウムを有し、アルミニウムおよび／またはインジウムをほとんどあるいは全く含まない。高ガリウム濃度の実施形態では、（ｘ＋ｙ）の総和は、いくつかの実施形態では０．４未満、いくつかの実施形態では０．２未満、いくつかの実施形態では０．１未満または他の実施形態ではそれより低いものであり得る。いくつかの事例では、少なくとも１つの窒化ガリウム材料層がＧａＮの組成を有することが好ましい（すなわち、ｘ＝ｙ＝ａ＝ｂ＝０）。例えば、電流導電の大部分が起こる活性層は、ＧａＮの組成を有し得る。窒化ガリウム材料は、ｎ型またはｐ型ドープされても、ドープされなくともよい。適切な窒化ガリウム材料は、米国特許第６，６４９，２８７号明細書で説明されており、同特許は、その全体が参照により本明細書に組み込まれる。
いくつかの実施形態によれば、導電層１１４は、窒化ガリウム（ＧａＮ）または任意の適切な窒化ガリウム材料を含み得る。導電層１１４は、エピタキシャル成長によって（例えば、ＭＯＣＶＤプロセスによって）形成することができ、バッファ層１１２上に直接堆積させることまたはバッファ層１１２の上方に堆積させることができる。導電層の厚さは、およそ０．５マイクロメートル（ミクロン）〜およそ４マイクロメートル（ミクロン）であり得る。いくつかの実施形態では、導電層は、低濃度にドープしても（ｎ型またはｐ型導電性）、ドープしなくともよい。
本発明人は、いくつかの実施形態では、バッファ層１１２と導電層１１４の総厚が少なくとも４．５マイクロメートル（ミクロン）であることが望ましいことを見出した。これにより、垂直エピタキシャルプロファイルによるデバイスの横方向降伏の制限を回避することができる。いくつかの事例では、垂直エピタキシャルプロファイルによるデバイスの横方向降伏の制限を回避するため、バッファ層と導電層の総厚は、少なくとも４．０マイクロメートル（ミクロン）である。
バリア層１１６は、任意の適切なエピタキシャル成長プロセスを使用して形成することができ、いくつかの実施形態では、導電層１１４上に直接堆積させることまたは導電層１１４の上方に堆積させることができる。バリア層１１６の厚さは、およそ１０ナノメートル〜およそ５０ナノメートルであり得るが、いくつかの事例では、他の厚さを使用することができる。いくつかの実施形態によれば、バリア層１１６は、任意の適切な窒化ガリウム材料を含み得る。バリア層は、ｎ型またはｐ型導電性でドープしても、ドープしなくともよい。バリア層１１６および導電層１１４は、ヘテロ接合を形成することができ、それにより、導電層とバリア層との界面に隣接する導電層１１４において二次元電子ガス（２ＤＥＧ）が生み出される。２ＤＥＧ ２１４（図２で描写される）は、アノード１４０とカソード１３０との間を流れる電流に対する高導電性経路を提供することができる。
層または構造の場所を説明するために「上に」、「に隣接する」または「を覆うように」という用語を使用する際、「上に」、「に隣接する」または「を覆うように」あるものとして説明される層とそのように説明される層の下層との間に材料の１つまたは複数の層が存在しても存在しなくともよい。別の層上に、別の層に隣接するまたは別の層を覆うように「直接に」または「直に」あるものとして層が説明される際は、介在層は存在しない。別の層または基板「上に」または「を覆うように」あるものとして層が説明される際は、層または基板全体を覆うものでも、層または基板の一部を覆うものでもよい。「上に」または「を覆うように」という用語は、図解に関して説明を容易にするために使用され、絶対的方向基準として意図するものではない。デバイスは、図面に示されるものとは別の配向で製造および／または実施することができる（例えば、水平軸の周りに９０度超回転される）。
いくつかの実施形態によれば、導電層１１４は、ドープされていない窒化ガリウム（ＧａＮ）を含み、バリア層は、およそ２０％〜およそ４０％のＡｌパーセンテージ（モル分率）を有するドープされていない窒化アルミニウムガリウム（ＡｌＧａＮ）を含む。
いくつかの実施形態は、バリア層１１６を覆うように形成された半導体キャップ層１１８を含み得る。半導体キャップ層は、導電層１１４と同じタイプの半導体材料を含み得る。キャップ層１１８は、ドープされても、ドープされなくともよい。いくつかの実施形態では、キャップ層は、ドープされていないまたはドープされたＧａＮの層を含み得る。キャップ層１１８は、およそ１ｎｍ〜およそ１０ｎｍの厚さを有し得る。キャップ層は、任意の適切なエピタキシャル堆積プロセスによって（例えば、ＡＬＤまたはＣＶＤによって）形成することができる。いくつかの実施形態は、キャップ層１１８を含まない場合がある。
導電層１１４、バリア層１１６およびキャップ層１１８は、集積回路級の半導体材料に典型的な低い欠陥密度を有し得る。例えば、各層の欠陥密度は、いくつかの実施形態ではおよそ１０９ｃｍ−２未満およびいくつかの実施形態ではおよそ１０８ｃｍ−２未満であり得る。欠陥密度は、バッファ層１１２ではまたはバッファ層の一部ではより高いものであり得る。
任意の適切な絶縁層１２０は、バリア層１１６またはキャップ層１１８から１つまたは複数のアノード接続フィールドプレートを電気的に絶縁するために使用することができる。絶縁物材料の例は、これらに限定されないが、窒化ケイ素、酸化ケイ素、酸化ハフニウム、酸化アルミニウム、酸化ランタン、酸化チタン、酸化亜鉛、酸化ジルコニウム、酸化ガリウム、酸化スカンジウム、窒化アルミニウムおよび窒化ハフニウムを含む。絶縁層は、化学気相成長、プラズマ化学気相成長、原子層堆積、電子ビーム蒸着などの任意の適切な堆積プロセスによって形成することができる。他の実施形態では、他の堆積プロセスを使用することができる。
アノード１４０、カソード１３０、アノード接続フィールドプレート１４５、１４７およびカソード接点１６０は、金属、金属シリサイド、金属合金、複数の金属層または高濃度にドープされたアモルファス半導体から形成することができる。いくつかの実施形態では、アノード、カソード、アノード接続フィールドプレートおよびカソード接点はいずれも、任意の適切な組合せで、次の金属および／または金属合金、すなわち、チタン、ニッケル、クロム、白金、パラジウム、オスミウム、アルミニウム、金、タングステン、レニウム、タンタルならびにチタンおよびタングステンの合金の１つまたは複数の層を備え得る。いくつかの事例では、次のシリサイド、すなわち、ケイ化白金、ケイ化タングステン、ケイ化ニッケル、ケイ化コバルト、ケイ化チタン、ケイ化モリブデンおよびケイ化タンタルのうちの１つまたは複数を使用することができる。アノード、カソードおよびフィールドプレート要素はいずれも、物理的堆積プロセス（例えば、電子ビーム堆積またはスパッタリングもしくはめっき）によって形成することができる。カソードまたはアノードの厚さは、およそ２０ｎｍ〜およそ２００ｎｍであり得るが、いくつかの事例では、他の厚さを使用することができる。アノード接続フィールドプレート１４５、１４７の厚さは、およそ２００ｎｍ〜およそ１．５マイクロメートル（ミクロン）であり得る。カソード接点１６０の厚さは、およそ２００ｎｍ〜およそ２マイクロメートル（ミクロン）であり得る。
単に１つまたは少数のショットキーダイオード構造が図面で描写されているが、多くのショットキーダイオード構造を基板１０５上に並列に製作することができる。例えば、基板１０５は、半導体ウエハを備え得、数百、数千または数百万の説明されるショットキーダイオード構造を半導体ウエハ上に製作することができる。いくつかのダイオードは、図１Ｃで描写されるように、ダイオードによる大きな電流の取り扱いが可能であるように、共に接続された複数のアノードおよびカソードを備え得る。
いくつかの実施形態では、絶縁領域１１５は、ダイオードへのまたはダイオードから隣接する回路素子への電流の流入または流出を防ぐために、１つまたは複数のショットキーダイオードの周りに形成することができる。絶縁領域は、いくつかの事例では、浅いトレンチ絶縁構造（例えば、酸化物または他の絶縁体で満たされたトレンチ）を含むことも、他の実施形態では、損傷結晶半導体（ｄａｍａｇｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の領域を含むこともできる。本発明人は、イオン注入（例えば、窒素、アルゴン、ホウ素またはリンの注入）を用いて結晶格子構造を損傷することによって、窒化ガリウム材料において有効絶縁領域を形成できることを認識および理解している。いくつかの実施形態では、絶縁領域は、複数の異なるエネルギーで窒素を周辺領域に注入することによって、１つまたは複数のショットキーダイオードの周りに形成することができる。異なる注入エネルギーは、バリア層１１６（または存在する場合は、キャップ層）の上部から少なくとも１００ｎｍの深さまでダイオードの周りの損傷領域を拡張するために使用される。イオン注入による絶縁領域１１５の形成は、ダイオードの周りの電界酸化物の形成と関連付けられたプロセスステップより容易であり得る。
本発明人は、アノード接続フィールドプレート１４５、１４７、絶縁層１２０、１２２、アノード・カソード間隔Ｌ１およびフィールドプレート端部の場所に関連する構造は説明されるショットキーダイオードの逆方向バイアス降伏電圧を厳密に決定できることを認識および理解している。それを示すため、異なるショットキーダイオード構造における電界の大きさを計算するために、いくつかの数値シミュレーションが実行された。構造およびシミュレーションからの結果は、図３〜図１２Ｂに関連して説明する。
図３は、様々なバイアス条件の下でデバイス内の電界を評価するための数値シミュレーションの第１の組のデバイスモデルとして機能する単一のアノード接続フィールドプレート１４５を有するショットキーダイオード構造３００を描写している。シミュレーションで使用された構造は、ショットキーダイオードの上部の部分を含み、ＧａＮ導電層１１４、ＡｌＧａＮバリア層１１６、アノード１４０、２つのカソード１３０およびアノード接続フィールドプレート１４５を含むものであった。
第１の絶縁層１２０（窒化ケイ素）は、ＡｌＧａＮバリア層の上方に含まれ、パッシベーション層１５０（窒化ケイ素）は、デバイスを覆うように含まれた。シミュレーションでは、ＡｌＧａＮバリア層１１６とＧａＮ導電層との界面の表面状態ドナー密度は、５×１０１２／ｃｍ２であった。この表面状態密度により、ＧａＮ導電層において２ＤＥＧが発生し、ダイオードのような電流・電圧デバイス特性が提供されることが分かった。アノードの長さＬａは１０マイクロメートル（ミクロン）であり、アノード端部からカソード端部までの距離Ｌ１は１０マイクロメートル（ミクロン）であった。シミュレーションでは、フィールドプレート端部がアノードを越えて延在する距離Ｌ２が変化した。
シミュレーションの第１の組では、窒化ガリウム導電層における電界の大きさは、アノードの中心からカソードに向けた距離の関数として計算された。これらのシミュレーションでは、Ｌ２は、およそ５マイクロメートル（ミクロン）であった。第１の事例では、アノードとカソードとの間に−１００Ｖのバイアス（逆方向バイアス）が印加された。第２の事例では、アノードとカソードとの間に−５００Ｖのバイアスが印加された。各事例に対する電界のプロットは、図４に示されている。プロットは、図３の破線矢印に沿った電界値を示し、対称的なダイオード構造の一方の側に対してプロットされた。各プロットは、導電層１１４の領域３１０として描写されるアノードの端部の下方に現れる電界の第１のピークＥ１を示している。第２のピークＥ２は、領域３２０として描写されるアノード接続フィールドプレート１４５の端部の下方の電界で現れる。また、他の逆方向バイアス電位のトライアルも行われた。これらのシミュレーションでは、第１のピークＥ１が逆方向バイアスの増加と共に２×１０６Ｖ／ｃｍ未満の値に飽和する傾向があることが観察された。フィールドプレート１４５の外端部の下方に現れる第２のピークＥ２は、３×１０６Ｖ／ｃｍを超える値まで増加する。導電層は５×１０６Ｖ／ｃｍの固有電界強度を有するＧａＮを含むため、降伏が観察される前に、逆方向バイアス電位をさらに（８００Ｖものまたはそれより高く）増加することができる。
アノード接続フィールドプレート１４５は、導電層の電界を広げ、アノードの端部に形成される第１の電界ピークＥ１の抑制に役立つ。アノード接続フィールドプレート１４５なしでは、第１の電界ピークＥ１は、８００Ｖの逆方向バイアスよりかなり前に降伏値まで上昇することになる。
シミュレーションの第２の組は、異なるアノード接続フィールドプレートの長さを調査するために実行された。これらのシミュレーションからの結果は、図５に示されている。これらのシミュレーションでは、アノードとカソードとの間に−５００Ｖのバイアスが印加された。これらのシミュレーションでは、アノード接続フィールドプレートの拡張部の長さＬ２は、１μｍから７．５μｍまで変更された。第１のシミュレーション（点線で示される）では、アノード接続フィールドプレートの外端部は、アノードの外端部を約１μｍ越えた所に位置するものであった。この事例の場合、電界の第１のピークＥ１は、３×１０６Ｖ／ｃｍをほんの少し下回るものであり、第２のピークＥ２は、３×１０６Ｖ／ｃｍを超えるものであった。トライアルが行われた他の拡張部の長さＬ２は、２．５μｍ、５μｍおよび７．５μｍを含むものであった。アノード接続フィールドプレートの拡張部の長さを増加しても、第２の電界ピークＥ２の大きさにはほとんど影響がないことが分かった。例えば、実線で示される第４のトライアルでは、フィールドプレートの拡張部の長さは７．５μｍであり、第１の電界ピークの値は低減したが、第２の電界ピークＥ２は、ほぼ同じ値（３×１０６Ｖ／ｃｍをほんの少し上回る）のままであった。
追加のシミュレーションは、絶縁層１２０の厚さｔ１の変化による電界ピークＥ１およびＥ２の大きさの変化を観察するために実行された。それに加えて、フィールドプレート拡張部の長さＬ２もまたシミュレーションで変化させた。これらのシミュレーションでは、アノードの長さは１０μｍであり、アノードからカソードまでの距離もまた１０μｍであった。また、アノードとカソードとの間に−５００Ｖのバイアスが印加された。絶縁層１２０は、窒化ケイ素を含むものであった。電界ピークの観察された変化は、図６Ａおよび図６Ｂにプロットされている。
図６Ａでは、第１の電界ピークＥ１の値は、４つの異なるフィールドプレート拡張部の長さＬ２に対して絶縁層の厚さｔ１の関数としてプロットされる。第１のトレース６１０は、０．５μｍのフィールドプレート拡張部の長さに対して観察されたものであった。第２のトレース６２０は、１μｍのフィールドプレート拡張部の長さに相当する。第３のトレース６３０および第４のトレース６４０はそれぞれ、２．５μｍおよび７．５μｍのフィールドプレート拡張部の長さに相当する。観察できるように、第１の電界ピークＥ１の大きさは、絶縁層１２０の厚さの減少と共に減少する。それに加えて、第１の電界ピークＥ１の大きさは、フィールドプレート拡張部の長さＬ２の長さの増加と共に減少する。
図６Ｂは、図６Ａのグラフに対してトライアルが行われたものと同じフィールドプレート拡張部の長さに対して絶縁層の厚さｔ１の関数としての第２の電界ピークＥ２のプロットを示す。第２のピークＥ２の観点から、フィールドプレートの拡張部の長さＬ２は、第２の電界ピークの値にはほとんど影響を与えない。この結果は、図５に示される結果と一致している。それに加えて、第２の電界ピークＥ２の値は、絶縁層１２０の厚さｔ１の増加と共に減少する。これは、図６Ａで観察されたものとは反対の傾向である。これらの結果により、単一のフィールドプレート設計に対する絶縁層の厚さは、好ましくは、約１００ｎｍ〜約３００ｎｍの範囲にあることが提案される。また、結果は、アノードの外端部を少なくとも１マイクロメートル（ミクロン）だけ越えて延在する第１のアノード接続フィールドプレート１４５を有することが有益であることも示している。
シミュレーションの第２の組は、図７で描写される２つのフィールドプレート設計に対する窒化ガリウム導電層の電界値を計算するために実行された。構造７００は、第１のアノード接続フィールドプレート１４５に電気的に接続された第２のアノード接続フィールドプレート１４７を含むものであった。第２のアノード接続フィールドプレートは、第１のアノード接続フィールドプレートよりさらに距離Ｌ３だけカソードの方に向かって延在するものであった。第２のアノード接続フィールドプレートは、第１のアノード接続フィールドプレートの上方に、第１のアノード接続フィールドプレートと電気接触するように形成することができる。この設計の場合、第２の絶縁層１２２は、第１のアノード接続フィールドプレートおよびカソード上に横たわり、第２のアノード接続フィールドプレートの一部は、第２の絶縁層１２２の上方に位置する。パッシベーション層１５０は、デバイスを覆うように含まれ、表面状態密度は、５×１０１２／ｃｍ２であった。アノードの長さは１０μｍであり、アノード端部からカソード端部までの距離もまた１０μｍであった。シミュレーションでは、第１の絶縁層１２０の厚さは、５０ｎｍで固定された。第１のフィールドプレート１４５の拡張部の長さＬ２は、２．５μｍで固定された。
窒化ガリウム導電層に沿った電界値は、異なる逆方向バイアス電位に対して計算され、そのうちの２つは図８に示されている。第２のフィールドプレートの拡張部の長さＬ３は、図８に示される結果に対して、２．５μｍで固定された。第１のトライアルでは、印加されたバイアスは、−１００Ｖであり、窒化ガリウム導電層１１４に沿った電界の値は、破線８１０で示されている。第２のトライアルでは、印加されたバイアスは、−５００Ｖであり、実線トレース８２０で示されている。各事例では、窒化ガリウム導電層のアノード中心とカソード端部との間において３つの電界ピークが観察された。第１のピークＥ１は、シミュレーションされた構造７００においておよそ５μｍの所に位置するアノードの外端部に相当する。第２のピークＥ２は、第１のアノード接続フィールドプレート１４５の外端部の下方に現れる。第３のピークＥ３は、導電層１１４の領域３３０として描写される第２のアノード接続フィールドプレート１４７の外端部の下方に現れる。単一のフィールドプレート設計と同様に、第１の電界ピークＥ１の値は、逆方向バイアス電位の増加と共に飽和している。このシミュレーションされた構造では、第１の電界ピークＥ１の値は、約１．４×１０６Ｖ／ｃｍに達する。しかし、第２および第３の電界ピークの値は、逆方向バイアス電圧の増加と共に増加する。シミュレーションされた構造では、第２および第３の電界ピークの値は、約５００Ｖの逆方向バイアスにおいて約２．２×１０６Ｖ／ｃｍに達する。図８のプロットと図４のプロットとを比較することで分かるように、第２のアノード接続フィールドプレート１４７の追加により、アノードの端部を越えるピーク電界の値が低減される。
追加のシミュレーションでは、第２のフィールドプレートの拡張部の長さＬ３は、次の値、すなわち、０．５、１．０、２．５および５．０μｍの間で変化させた。これらのシミュレーションからの結果は、図５に示されるものと同様であったが、追加の電界ピークＥ３を伴う。
また、シミュレーションは、第２の絶縁層１２２の厚さｔ２を変化することによって生じるピーク電界Ｅ１、Ｅ２およびＥ３の変化を観察するためにも実行された。これらのシミュレーションからの結果は、図９Ａ〜図９Ｃに示されている。図９Ａでは、第１の電界ピークＥ１の値は、全絶縁体厚さの関数としてプロットされている。全絶縁体厚さは、第１の絶縁層１２０の固定厚（ｔ１＝５０ｎｍ）および各事例において変化させた第２の絶縁層１２２の厚さｔ２を含む。第２のアノード接続フィールドプレート１４７の４つのフィールドプレート拡張部の長さＬ３のトライアルが行われた。図９Ａのプロットから分かるように、第２の絶縁層１２２の厚さｔ２の変化および第２のアノード接続フィールドプレートの拡張部の長さＬ３の変化は、第１の電界ピークＥ１の大きさにはほとんど影響を与えない。
しかし、図９Ｂは、絶縁体厚さｔ２の変化および拡張部の長さＬ３の変化が第２の電界ピークＥ２の値を変化することを示している。シミュレーションされた構造７００では、フィールドプレート拡張部の長さを増加すると、第２の絶縁層１２２の厚さを減少した場合にも起こるように、第２の電界ピークの値が減少する。第１のトレース９１０は、０．５μｍのフィールドプレート拡張部の長さＬ３に相当する。第２のトレース９２０は、１μｍのフィールドプレート拡張部の長さに相当する。第３のトレース９３０および第４のトレース９４０はそれぞれ、２．５μｍおよび５μｍのフィールドプレート拡張部の長さに相当する。
図９Ｃでは、第３の電界ピークＥ３の値は、図９Ａおよび図９Ｂで使用されるものと同じフィールドプレート拡張部の長さに対する全絶縁体厚さ（ｔ１＋ｔ２）の関数としてプロットされている。図示されるように、フィールドプレート拡張部の長さの増加は、第３の電界ピークＥ３の値にはほとんど影響を与えない。しかし、第２の絶縁層の厚さｔ２の増加は、第３の電界ピークの値を減少させ、それは、図９Ｂで観察されたものとは反対の傾向である。第２の電界ピークＥ２の値は、より大きな厚さの第２の絶縁層１２２において窒化ガリウムの降伏電界強度を下回った状態で維持されるため、窒化ガリウム導電層の第２および第３の電界ピーク値を降伏電界強度を下回った状態で維持するために、第２の絶縁層に対して、より厚い絶縁層を使用することが好ましくあり得る。例えば、第２の絶縁層１２２は、いくつかの実施形態によれば、およそ４００ｎｍ〜およそ６００ｎｍの厚さｔ２を有し得る。
シミュレーション結果に基づいて、多くの高電圧ショットキーダイオードは、図７に示される構造に従って製作された。ダイオードは、アノードの上方に形成された２つのアノード接続フィールドプレートを含むものであった。第１のアノード接続フィールドプレートの拡張部の長さＬ２は、２．５μｍであった。第１のグループのダイオードに対するアノード端部からカソード端部までの距離Ｌ１は、およそ１０μｍであり、第２のグループのダイオードは、およそ１５μｍであった。逆方向バイアス電位は、デバイスが降伏を呈するまでデバイスに印加された。第２のアノード接続フィールドプレート１４７の拡張部の長さは、各グループ内のダイオードにわたって変化させた。
降伏テストからの結果は、図１０にプロットされている。テストデバイスで観察された降伏電圧Ｖｂは、第２のアノード接続フィールドプレート１４７の拡張部の長さＬ３の関数としてプロットされている。結果は、拡張部の長さＬ３を約０．５μｍから約１．５μｍに増加した際に、降伏電圧のかなりの改善が達成されたことを示している。約１．５μｍでは、いくつかのダイオードにおいて、１０００Ｖを超えるおよび１２００Ｖもの逆方向バイアス降伏電圧が観察された。さらなる拡張部の長さＬ３の増加は、逆方向バイアス降伏電圧の低減という結果を招いた。テスト構造の最高降伏電圧（例えば、９００ボルトを超える逆方向バイアス）に対し、第２のアノード接続フィールドプレートのフィールドプレート拡張部の長さＬ３の臨界範囲が存在する。この事例では、範囲は、およそ１．２５μｍ〜およそ２．５μｍである。長さの範囲は、より低い降伏電圧に対して増加することができる。例えば、Ｌ３は、約７００Ｖ〜約１２００Ｖの逆方向バイアス降伏電圧に対して、いくつかの事例では、およそ１μｍ〜およそ３μｍでも、いくつかの例では、およそ１μｍ〜およそ４μｍでもあり得る。
いくつかの実施形態では、第２のアノード接続フィールドプレート１４７の拡張部の長さＬ３が第１のアノード接続フィールドプレート１４５の拡張部の長さＬ２より短いことが有益であり得る。いくつかの実施形態によれば、アノード、第１のアノード接続フィールドプレート１４５および第２のアノード接続フィールドプレート１４７の外端部は、基板の表面から遠ざかるように湾曲する（例えば、バリア層１１６から遠ざかるように湾曲する）曲線７１０（図７を参照）に沿って存在し得る。
２つの異なるアノード・カソード距離Ｌ１間において、いくつかのわずかな差が観察された。第２のアノード接続フィールドプレートの拡張部の長さＬ３が臨界範囲内にある際は、大きなアノード・カソード間隔（１５μｍ）に対して最高降伏電圧が観察された。しかし、他の拡張部の長さの値では、アノード・カソード間隔が小さい程、より高い降伏電圧が観察された。
また、本発明人によって、３つのアノード接続フィールドプレートを有する高電圧ショットキーダイオードも企図されている。高電圧ダイオード構造１１００の例は、図１１で描写されている。また、数値シミュレーションは、窒化ガリウム導電層１１４の電界を評価するために、この構造に対しても実行された。これらのシミュレーションでは、アノードの長さＬａは１０μｍであり、アノード・カソード間隔Ｌ１は１０μｍであった。第１のアノード接続フィールドプレート１４５の拡張部の長さＬ２は２．５μｍであり、第２のアノード接続フィールドプレート１４７の拡張部の長さＬ３は２．５μｍであった。第１の絶縁層１２０の厚さｔ１は５０ｎｍであり、第２の絶縁層１２２の厚さｔ２は４５０ｎｍであった。第３の絶縁層１２４の厚さｔ３はシミュレーションに対して５００ｎｍに設定された。シミュレーションの第１の組では、窒化ガリウム導電層に沿った電界値は、２．５μｍの第３のフィールドプレート拡張部の長さＬ５に対して計算され、図１２Ａにおいて、４つの異なる逆方向バイアス電位に対してプロットされている。導電層１１４の対応する領域３１０、３２０、３３０および３４０におけるピーク電界Ｅ１、Ｅ２、Ｅ３およびＥ４の値は、プロットから観察することができる。この構造の場合、第３のアノード接続フィールドプレート１４９の外端部は、カソードに近く、高い逆方向バイアスでは、電界は、カソード近くで著しく増加する。
シミュレーションの第２の組では、導電層の電界は、１μｍの第３の拡張部の長さＬ５に対して計算された。第３のアノード接続フィールドプレート１４９とカソードの内端部との間のより大きな間隔を可能にすることにより、カソード近くの電界が低減する。このことは、図１２Ｂの曲線から分かる。図１２Ｂに示される電界値は、−１５００Ｖの印加電位においてその５×１０６Ｖ／ｃｍの固有降伏値をはるかに下回った状態で窒化ガリウム導電層の電界を維持することが可能であることを示している。これは、デバイスが２０００Ｖもの逆方向バイアス電圧に耐えられることを示している。電界は固有電界強度をはるかに下回っているため、最大で１５００Ｖの逆方向バイアス電圧は、長時間の間（例えば、１秒より長く）印加することができる。いくつかの実施形態では、アノード接続フィールドプレートのいずれかの外端部は、カソードから水平方向に少なくとも３マイクロメートル（ミクロン）だけ離間すべきである。
また、シミュレーションは、ダイオードに対してアノードとカソードとの間の距離を増加した際の影響を観察するためにも実行された。シミュレーションでは、距離Ｌ１は、１５μｍの値まで５０％増加された。しかし、このアノード・カソード距離の増加は、電界のピーク値Ｅ１、Ｅ２、Ｅ３およびＥ４にはほとんど影響を与えなかった。アノード・カソード間隔を増加した際の最も大きな影響は、４つの逆方向バイアス電位におけるカソード近くの電界値の１×１０６Ｖ／ｃｍ未満への低減として現れた。
いくつかの実施形態によれば、アノード接続フィールドプレートを形成するための微細加工技法は、アノード、第１のアノード接続フィールドプレート、絶縁層および後続のアノード接続フィールドプレートを堆積した後に、基板を平坦化することなく、実行することができる。平坦化ステップの回避により、デバイス製作の時間およびコストを低減することができる。いくつかの事例では、平坦化ステップ（例えば、化学機械研摩）は、アノード接続フィールドプレートおよび絶縁層のいくつかまたはすべての堆積の後に使用することができる。
ここでは、高電圧ショットキーダイオードの製作技法の例を説明する。図１３−１Ａを参照すると、高電圧ショットキーダイオードの多層スタックを含むウエハを準備するまたは得ることができる。例えば、ウエハは、基板１０５、バッファ層１１２、窒化ガリウム導電層１１４、バリア層１１６およびキャップ層１１８を備え得る。バッファ層１１２、窒化ガリウム導電層１１４、バリア層１１６およびキャップ層１１８は、基板上にエピタキシャル成長することも、任意の適切なプロセスによって堆積させることもできる。いくつかの実施形態によれば、絶縁層１２０（例えば、窒化ケイ素層）は、任意の適切な堆積プロセスを使用して多層スタックを覆うように堆積させることができる。
フォトレジスト１３１０は、図１３−１Ｂで描写されるように、絶縁層１２０を覆うようにパターニングすることができる。フォトレジストは、投影フォトリソグラフィなどの任意の適切なフォトリソグラフィ方法によってカソードビア１３２０を開口するようにパターニングすることができる。その後、導電層を露出させるために、絶縁層１２０、キャップ層１１８、バリア層１１６および場合により導電層１１４の一部を異方的にエッチングすることができる（例えば、反応性イオンエッチングを使用して）。いくつかの実施形態では、エッチングは、バリア層の所で止めても、バリア層の途中まで進めてもよい。いくつかの実施形態では、エッチングは、描写されるように、導電層１１４の内部へと続けることができる。導体１３３０（例えば、上記で説明される任意の適切なカソード組成）は、図１３−１Ｃで描写されるように、基板を覆うように堆積させることができる。第１のレジスト層１３１０およびレジストを覆う余分な導体１３３０は、リフトオフプロセスにおいて基板から除去することができる。リフトオフは、図１３−１Ｄで描写されるように、カソード１３０を基板上にそのまま残す。
第２のレジスト層１３４０を堆積させ、アノードをパターニングするためのビア１３４２を開口するようにパターニングすることができる。次いで、アノードビア１３４６を形成するためおよびキャップ層１１８（キャップ層が使用されない場合は、バリア層１１６）を露出させるために、絶縁層１２０を異方的にエッチングすることができる。図１３−１Ｅで描写されるように、第２のレジスト層１３４０をウエハから取り去り、第３のレジスト層１３５０を堆積させることができる。アノードおよびアノード接続フィールドプレートを形成するためのビア１３５２は、第３のレジスト層１３５０にパターニングすることができる。ビア１３５２は、絶縁体１２０のアノードビア１３４６より大きい。
次いで、アノード１４０および第１のアノード接続フィールドプレート１４５を堆積させるために、リフトオフプロセスを実行することができる。次いで、図１３−１Ｆに示されるように、アノード堆積が実行され、それにより、上記で説明されるような組成を有する任意の適切なアノード導体１３６０が堆積される。いくつかの実施形態によれば、堆積は、第１のアノード接続フィールドプレート１４５も形成し、第１のアノード接続フィールドプレート１４５は、アノード１４０を越えて絶縁層１２０を覆うように延在する。第３のレジスト層１３５０および余分なアノード導体１３６０は、リフトオフプロセスを使用して基板から除去することができる。結果として得られた単一のアノード接続フィールドプレートを有するショットキーダイオード構造は、図１３−１Ｇで描写されている。
その後、基板を覆うように第２の絶縁層１２２を形成することができる。第２の絶縁層は、任意の適切な堆積プロセスによって堆積させることができる。図１３−１Ｉで描写されるように、第２の絶縁層は、第４のフォトレジスト層１３１６でコーティングすることができ、第１のアノード接続フィールドプレート１４５上にビアを開口するようにパターニングすることもできる。第２の絶縁層１２２は、第１のアノード接続フィールドプレート１４５の領域を露出させるためにエッチングすることができる。図１３−１Ｊで描写されるように、レジスト１３１６を取り去り、第５のレジスト層１３１８を堆積させ、第２のアノード接続フィールドプレートのためのビアを開口するようにパターニングすることができる。次いで、図１３−１Ｋに示されるように、例えば、別のリフトオフプロセスの一部として、第２のアノード接続フィールドプレート１４７のための適切な導体を堆積させることができる。第５のレジスト層１３１８および余分な導体１３３２は、ウエハから除去することができる。
絶縁層を堆積させるプロセスおよびアノード接続フィールドプレートをパターニングするプロセスは、第２のアノード接続フィールドプレートを覆うように１つまたは複数のアノード接続フィールドプレートを形成するために、繰り返すことができる。
ショットキーダイオードを製作するための他の方法が可能である。図１３−２Ａ〜図１３−２Ｆにおいて、部分的に、代替の方法が描写されている。いくつかの実施形態によれば、ウエハは、バルク基板１０５、バッファ層１１２、窒化ガリウム導電層１１４、バリア層１１６および絶縁層１２０を備え得る。フォトレジスト１４０８は、図１３−２Ｂで描写されるように、絶縁層１２０を覆うようにパターニングすることができる。フォトレジストは、投影フォトリソグラフィなどの任意の適切なフォトリソグラフィ方法によってアノードビア１４１８を開口するようにパターニングすることができる。その後、後続のアノードの堆積のためにバリア層１１６の一部を露出させるために、絶縁層１２０を異方的にエッチングすることができる。第１のレジスト層１４０８は、基板から取り去ることができ、図１３−２Ｃで描写されるように、第２のレジスト層１４１２を堆積させ、カソードビア１４２２を露出させるためにパターニングすることができる。
次いで、図１３−２Ｄで描写されるように、少なくともバリア層１１６を露出させるために、カソード場所の絶縁層１２０を異方的にエッチングすることができる。いくつかの実施形態では、エッチングは、バリア層の所で止めても、バリア層の途中まで進めてもよい。いくつかの実施形態では、エッチングは、描写されるように、導電層１１４の内部へと続けることができる。次いで、第２のレジスト層１４１２を基板から取り去ることができる。
次いで、アノードおよびカソードを堆積させるために、リフトオフプロセスを実行することができる。このプロセスでは、図１３−２Ｅで描写されるように、カソードビア１４２６およびアノードビア１４２４を開口するために、基板を覆うように第３のレジスト層１４１４をパターニングすることができる。アノードビア１４２４は、以前のアノードビアパターニングステップからの絶縁層１２０の開口エリアより大きいものであり得る。次いで、図１３−２Ｆに示されるように、単一ステップにおいて、アノードおよびカソード堆積を実行することができる。いくつかの実施形態によれば、堆積は、アノード接続フィールドプレート１４５も形成し、アノード接続フィールドプレート１４５は、アノード１４０を越えて絶縁層１２０を覆うように延在する。第３のレジスト層１４１４および余分な導体１４３０は、図１３−１Ｇで描写されるもののようなショットキーダイオード構造を生み出すために、ウエハから除去することができる。図１３−１Ｈ〜図１３−１Ｋに関連して描写されるように、第１のアノード接続フィールドプレート１４５を覆うように１つまたは複数の追加のアノード接続フィールドプレートを形成することができる。
いくつかの実施形態によれば、アノード接続フィールドプレートを形成するための微細加工技法は、アノード、第１のアノード接続フィールドプレート、絶縁層および後続のアノード接続フィールドプレートを堆積した後に、基板を平坦化することなく、実行することができる。平坦化ステップの回避により、デバイス製作の時間およびコストを低減することができる。いくつかの事例では、平坦化ステップ（例えば、化学機械研摩）は、アノード接続フィールドプレートおよび絶縁層のいくつかまたはすべての堆積の後に使用することができる。
ショットキーダイオードの性能指数は、デバイスが逆方向バイアス条件の下で流れるのを許容する漏洩電流の量である。理想的には、ダイオードは、逆方向バイアスが印加される際は電流を全く流さない。しかし、ダイオードは、典型的には、逆方向バイアス条件の下で少量の漏洩電流が流れることを許容し、この漏洩電流は、ダイオードが使用されるデバイスまたは機器における電力損失または他の有害な影響に寄与し得る。
半導体ダイオードにおける漏洩電流は、いくつかの異なる原因に起因し得る。これらの原因のいくつかは、図１４で描写されている。いくつかの事例では、表面状態１４２０および／またはトラップ１４２５は、漏洩電流に対する通路を提供し得る。トラップは、異なる半導体層間に境界を形成する界面欠陥から生じ得る。いくつかの事例では、漏洩電流は、二次元電子ガス（２ＤＥＧ）２１４を介してまたは異なる半導体層間の境界に形成され得る寄生チャネルを介して、オーム抵抗接点１３０ａとオーム抵抗接点１３０ｂとの間で流れ得る。いくつかのデバイスでは、漏洩電流は、オーム抵抗接点間を垂直におよび横方向に（例えば、図１４で描写される経路１４１０に沿って）流れ得る。例えば、漏洩電流は、あるオーム抵抗接点１３０ｂから１つまたは複数の窒化ガリウム層およびバッファ層を通じて基板１０５まで垂直に流れ、基板に沿って横方向に流れ、次いで、第２のオーム抵抗接点１３０ａまで垂直に流れ得る。オーム抵抗接点１３０ａおよび１３０ｂは、異なるデバイスのオーム抵抗接点であり得る。
本発明人は、ＧａＮショットキーダイオードテストデバイスにおける漏洩電流について研究し、デバイスにおける漏洩電流を著しく低減するための方法を見出した。漏洩電流特性をより良く理解するために実行された第１の一連の測定では、漏洩電流密度Ｊｒが測定される間、テストデバイスには逆方向バイアスが印加された。テストデバイスは、図１Ａに示されるもののような構造を有するショットキーダイオードを備えるものであった。テストデバイスでは、基板は、バルクシリコン（Ｓｉ）であり、それを覆うように核形成またはバッファ層１１２（ＡｌＮを含む）が形成された。およそ０．８マイクロメートル（ミクロン）の厚さを有するドープされていないＧａＮ導電層１１４は、バッファ層上にエピタキシャル成長させ、Ａｌ０．２７Ｇａ０．７３Ｎのドープされていないバリア層１１６は、導電層を覆うように成長させた。バリア層の厚さは、およそ１８ｎｍであった。およそ２．５ｎｍの厚さを有するドープされていないＧａＮキャップ層１１８は、バリア層１１６を覆うように形成された。次いで、カソード１３０およびアノード１４０接点を形成する前に、キャップ層を覆うように窒化ケイ素パッシベーション層１２０を堆積させた。カソード端部は、アノード端部からおよそ１マイクロメートル（ミクロン）だけ離間させた。アノードを覆うように単一のアノード接続フィールドプレートが形成された。
逆方向バイアス漏洩電流測定からの結果は、図１５に示されている。印加バイアスは、６つの異なるデバイス温度に対して約０ボルト〜約−２０ボルトで変化させた。逆方向バイアス特性は、テストデバイスにおける漏洩電流がファウラーノルドハイムトンネリングおよびフレンケルプールトンネリングと主に関連付けられることを示している。ファウラーノルドハイムトンネリングの下では、漏洩電流は、印加バイアスに主に依存し、デバイス温度への依存性をほとんど呈さない。ファウラーノルドハイムトンネリングは、テストデバイスに対する約−１２ボルトの印加バイアスにおいて開始される。フレンケルプールトンネリングの下では、漏洩電流は、温度依存性を呈し、約−２ボルト〜約−１２ボルトのバイアス値において優勢形態の漏洩電流である。本発明人は、漏洩電流結果がファウラーノルドハイムおよびフレンケルプール理論とよく合致しているということを見出した。
漏洩電流を低減するための異なる手法が試行された。いくつかのデバイスでは、オーム抵抗接点を分離する上で役立つように、メサが形成された。例えば、表面およびトラップ状態ならびにオーム抵抗接点間（例えば、隣接するデバイスの接点間または他のデバイス接点間）の２ＤＥＧを介する望まない電流の流れを低減するために、非活性領域のオーム抵抗接点の周りにトレンチがエッチングされた。本発明人は、メサ形成は、漏洩電流の流れを低減せず、いくつかの事例では、漏洩電流の流れを増加することを見出した。漏洩電流の増加は、エッチングからのより多くの欠陥状態および表面状態の生成によるものと考えられた。
いくつかのデバイスでは、図１６Ａで描写されるように、オーム抵抗接点１３０ａ、１３０ｂの周りの領域に窒化ケイ素パッシベーション層１６１０を形成することができる。パッシベーション層は、表面状態１４２０をパッシベーション処理し、表面状態電流による漏洩電流の成分をかなり低減することができる。いくつかのデバイスでは、パッシベーション層１６１０の代替としてまたはパッシベーション層１６１０に加えて、デバイスの非活性領域においてイオン注入を使用することができる。図１６Ｂで描写されるように、イオン注入は、半導体層内に電気絶縁領域１１５を形成することができる。イオン注入は、結晶構造を損傷し、それにより、漏洩電流の流れに対するその抵抗を増加することができる。
漏洩電流に対する効果を判断するために、いくつかのイオン種（ホウ素、窒素、リン）がテストデバイスに注入された。本出願人は、異なるイオン種の中で窒素注入が漏洩電流の最大低減を提供することを見出した。それに加えて、漏洩電流のより大きな低減は、導電層１１４に損傷を十分に拡張するために、窒素が複数の異なるエネルギーで注入された際に得ることができる。いくつかの実施形態によれば、キャップ層１１８の上面から下方にまたはキャップ層が使用されない場合はバリア層１１６の上面から下方に約０．２マイクロメートル（ミクロン）〜約０．５マイクロメートル（ミクロン）の深さまで窒素が注入されるように、窒素は、２つ以上の異なるエネルギーで注入することができる。
表面パッシベーションおよびイオン注入は逆方向バイアス漏洩電流の有益な低減を提供するが、本発明人は、驚いたことに、アノード１４０の堆積前に前処理プロセスを使用した際に漏洩電流の最大低減が得られることを見出した。従来のアノードパターニングでは、図１３−１Ｅを参照すると、パッシベーション層１２０は、アノード接触のために下層のバリア層１１６またはキャップ層１１８を露出させるためにエッチングすることができる。次いで、図１３−１Ｆで描写されるように、露出させた窒化ガリウムまたはＡｌＧａＮ層と電気接触するようにアノードを堆積させることができる。本発明人は、アノードの堆積前に、露出させた層に酸素プラズマを照射することにより、窒化ガリウムショットキーダイオードにおける逆方向バイアス漏洩電流を著しく低減できることを見出した。いくつかの実施形態では、露出させたキャップまたはバリア層には、約６６．６６パスカル（０．５トル）〜約３９９．９７パスカル（３トル）の圧力を有するＯ２プラズマが照射され、約０．３ｋＷ〜約２ｋＷの電力が印加される。いくつかの実施形態によれば、処理時間は、約１０秒〜約２分であり得る。いくつかの実施形態では、圧力は、約３０秒の時間の間、約１．０ｋＷの電力で約１９９．９８パスカル（１．５トル）である。図１７のショットキーダイオード１７００を参照すると、Ｏ２プラズマ処理は、その後堆積させるアノード１４０下に薄い酸化ガリウム層１７１０を形成すると考えられている。酸化ガリウム層は、約１０オングストローム〜約５０オングストロームの厚さであり得る。この薄い酸化層は、順方向の電流の流れにはそれほど影響を与えないが、逆方向バイアス漏洩電流を著しく低減する。
いくつかの事例では、露出表面のパッシベーション処理に役立つように、Ｏ２プラズマ処理に他のガスを含めることができる。他のガスは、これらに限定されないが、窒素、水素、アルゴンおよびフォーミングガス（水素と窒素の混合物であり、約５％の水素を有する）を含み得る。
Ｏ２プラズマ前処理による逆方向バイアス漏洩電流の低減の測定値は、図１８に示されている。６０を超えるデバイスがテストされ、窒化物パッシベーション層の開口およびアノードの形成には従来の技法が使用された。これらのデバイスに対する例示的な漏洩電流曲線は、グラフの上側のトレース１８１０としてプロットされている。また、６０を超える同様のデバイスもテストされたが、これらのデバイスに対しては、アノード堆積前にＯ２プラズマ前処理が使用された。これらのデバイスに対する例示的な漏洩電流曲線は、グラフの下側のトレース１８２０としてプロットされている。Ｏ２前処理による漏洩電流の低減は、およそ１００倍であった。
本発明人によって、複数のアノード接続フィールドプレート、電気絶縁領域および非活性エリアのオーム抵抗接点の周りのパッシベーション層を有し、アノード堆積前にキャップ層またはバリア層のＯ２プラズマ処理を使用するショットキーダイオードが製作されてきた。異なるウエハ上に製作された２つの典型的なデバイスに対する例示的な逆方向バイアス電流曲線は、図１９に示されている。各ウエハからは４つのショットキーダイオードがテストされ、同様の曲線を生み出した。これらのダイオードは、最大で約２１００ボルトの逆方向バイアスに耐えることができる。逆方向バイアス漏洩電流は、この範囲の逆方向バイアス電圧にわたっておよそ０．１マイクロアンプ〜およそ１０マイクロアンプである。ダイオードはおよそ２５０マイクロメートル（ミクロン）のアノードおよびカソード幅を有するものであり、従って、逆方向漏洩電流値は、アノード幅Ｗａの約０．４μＡ／ｍｍおよび約４０μＡ／ｍｍに相当する。２つの曲線の逆方向バイアス電流の値の差は、異なるウエハに対してＯ２プラズマ処理によって形成された酸化物の厚さの差によるものであると考えられている。逆方向バイアステストは、ＤＣ電圧を印加することによって実行された。ダイオードは、拡張時間（１秒を超える）の間、そのような高い逆方向バイアス電圧に耐えることができるものであった。
結び
「およそ」および「約」という用語は、いくつかの実施形態では目標値の±２０％内、いくつかの実施形態では目標値の±１０％内、いくつかの実施形態では目標値の±５％内およびいくつかの実施形態では目標値の±２％内を意味するために使用することができる。「およそ」および「約」という用語は、目標値を含み得る。
本明細書で説明される技術は、方法として具体化することができ、そのうち少なくともいくつかの処理について説明してきた。方法の一部として実行される処理は、任意の適切な方法で順序付けることができる。それに従って、説明される順番とは異なる順番で処理が実行される（例示的な実施形態において順次処理として説明されている場合であっても、いくつかの処理を同時に実行することを含み得る）実施形態を構築することができる。それに加えて、方法は、いくつかの実施形態では、説明されるものより多くの処理を含み得、他の実施形態では、説明されるものより少ない処理を含み得る。
本発明の少なくとも１つの例示的な実施形態についてこうして説明してきたが、当業者であれば、様々な変化、変更および改善に容易に気付くであろう。そのような変化、変更および改善は、本発明の精神および範囲内であることを意図する。それに従って、前述の説明は、単なる例示であり、制限することを意図しない。本発明は、以下の請求項およびその均等物で定義されるもののみに制限される。

Claims (55)

  1. ショットキーダイオードであって、
    窒化ガリウム導電層と、
    前記窒化ガリウム導電層に隣接して形成されたバリア層と、
    離間され、かつ前記導電層と電気接触する第１のカソードおよび第２のカソードと、
    前記第１のカソードと前記第２のカソードとの間に前記バリア層に隣接して形成されたアノードと、
    前記アノードに電気的に接続され、かつ前記アノードの両端部を越えて前記第１のカソードおよび前記第２のカソードの方に向かって延在する少なくとも１つのアノード接続フィールドプレートと
    を備え、前記ショットキーダイオードは、１０００ボルトもの逆方向バイアス電圧に耐えることが可能である、ショットキーダイオード。
  2. １２００ボルトもの逆方向バイアス電圧に耐えることが可能である、請求項１に記載のショットキーダイオード。
  3. 前記窒化ガリウム導電層と基板との間に形成されたバッファ層をさらに備え、前記バッファ層と窒化ガリウム導電層の総厚が、少なくとも４．５マイクロメートル（ミクロン）である、請求項１または２に記載のショットキーダイオード。
  4. 前記基板が、シリコンを含む、請求項３に記載のショットキーダイオード。
  5. 前記バリア層が、窒化アルミニウムガリウムを含む、請求項１〜４のいずれか一項に記載のショットキーダイオード。
  6. 前記バリア層を覆うように形成された窒化ガリウムキャップ層をさらに備える、請求項１〜５のいずれか一項に記載のショットキーダイオード。
  7. 前記第１のカソードおよび前記第２のカソードに隣接して形成された電気絶縁領域をさらに備え、前記電気絶縁領域が、損傷結晶半導体を含み、前記損傷結晶半導体が、窒素、リン、ホウ素およびアルゴンのうちの１つまたは複数の注入イオン種を含む、請求項１〜６のいずれか一項に記載のショットキーダイオード。
  8. 前記第１または第２のカソードから横方向に離間され、前記アノードに電気的に接続される少なくとも１つの追加のアノードをさらに備える、請求項１〜７のいずれか一項に記載のショットキーダイオード。
  9. 前記第１または第２のカソードの端部と前記アノードの端部との間の距離が、２０マイクロメートル（ミクロン）未満である、請求項１〜８のいずれか一項に記載のショットキーダイオード。
  10. 前記第１または第２のカソードの端部と前記アノードの端部との間の距離が、１５マイクロメートル（ミクロン）未満である、請求項１〜８のいずれか一項に記載のショットキーダイオード。
  11. 前記少なくとも１つのアノード接続フィールドプレートが、
    前記アノードに電気的に接続され、かつ前記アノードの両端部を越えて前記第１のカソードおよび前記第２のカソードの方に向かって第１の距離だけ延在する第１のアノード接続フィールドプレートと、
    前記第１のアノード接続フィールドプレートに電気的に接続され、前記第１のアノード接続フィールドプレートの両端部を越えて前記第１のカソードおよび前記第２のカソードの方に向かって第２の距離だけ延在する第２のアノード接続フィールドプレートと
    を備える、請求項１〜９のいずれか一項に記載のショットキーダイオード。
  12. 前記第２の距離が、前記第１の距離より短い、請求項１１に記載のショットキーダイオード。
  13. 前記バリア層の少なくとも一部と前記第１のアノード接続フィールドプレートの少なくとも一部との間の第１の絶縁誘電体層と、
    前記第１のアノード接続フィールドプレートの少なくとも一部と前記第２のアノード接続フィールドプレートの少なくとも一部とを離隔する第２の絶縁誘電体層と
    をさらに備える、請求項１１または１２に記載のショットキーダイオード。
  14. 前記第１の絶縁誘電体層の厚さが、およそ３０ｎｍ〜およそ１００ｎｍであり、前記第２の絶縁誘電体層の厚さが、およそ３００ｎｍ〜およそ６００ｎｍである、請求項１３に記載のショットキーダイオード。
  15. 前記第２のアノード接続フィールドプレートの外端部と前記第１のアノード接続フィールドプレートの外端部との間の距離が、およそ１マイクロメートル（ミクロン）〜およそ４マイクロメートル（ミクロン）である、請求項１１〜１４のいずれか一項に記載のショットキーダイオード。
  16. 前記アノードの外端部、前記第１のアノード接続フィールドプレートの外端部および前記第２のアノード接続フィールドプレートの外端部が、前記バリア層から遠ざかるように湾曲する曲線にほぼ沿って存在する、請求項１１〜１５のいずれか一項に記載のショットキーダイオード。
  17. 前記アノード、第１のカソード、第２のカソードおよび第１のアノード接続フィールドプレートが、同じ材料で形成されている、請求項１１〜１６のいずれか一項に記載のショットキーダイオード。
  18. 前記少なくとも１つのアノード接続フィールドプレートが、前記第２のアノード接続フィールドプレートに電気的に接続され、かつ前記第２のアノード接続フィールドプレートの両端部を越えて前記第１のカソードおよび前記第２のカソードの方に向かって第３の距離だけ延在する第３のアノード接続フィールドプレートをさらに備える、請求項１１〜１７のいずれか一項に記載のショットキーダイオード。
  19. １５００ボルトもの逆方向バイアス電圧に耐えることが可能である、請求項１８に記載のショットキーダイオード。
  20. ２０００ボルトもの逆方向バイアス電圧に耐えることが可能である、請求項１８に記載のショットキーダイオード。
  21. 前記第３の距離が、前記第２の距離より短い、請求項１８に記載のショットキーダイオード。
  22. 前記アノードの外端部、前記第１のアノード接続フィールドプレートの外端部、前記第２のアノード接続フィールドプレートの外端部、および前記第３のアノード接続フィールドプレートの外端部が、前記バリア層から遠ざかるように湾曲する曲線にほぼ沿って存在する、請求項１８に記載のショットキーダイオード。
  23. 前記第１または第２のカソードと前記アノードの端部との間の距離が、およそ１０マイクロメートル（ミクロン）〜およそ２０マイクロメートル（ミクロン）である、請求項１８に記載のショットキーダイオード。
  24. 前記窒化ガリウム導電層と基板との間に形成されたバッファ層をさらに備え、前記バッファ層と窒化ガリウム導電層の総厚が、少なくとも４．５マイクロメートル（ミクロン）である、請求項１８に記載のショットキーダイオード。
  25. 電力変換器に含まれる、請求項１〜２４のいずれか一項に記載のショットキーダイオード。
  26. ショットキーダイオードであって、
    窒化ガリウム導電層と、
    前記窒化ガリウム導電層に隣接して形成されたバリア層と、
    離間され、かつ前記導電層と電気接触するように形成された第１のカソードおよび第２のカソードと、
    前記第１のカソードと前記第２のカソードとの間に前記バリア層に隣接して形成されたアノードと、
    前記アノードと前記バリア層との間に形成された酸化ガリウム層と
    を備えるショットキーダイオード。
  27. 前記アノードに電気的に接続され、かつ前記アノードの両端部を越えて前記第１のカソードおよび前記第２のカソードの方に向かって延在する１つまたは複数のアノード接続フィールドプレートをさらに備える、請求項２６に記載のショットキーダイオード。
  28. 前記１つまたは複数のアノード接続フィールドプレートが、
    前記アノードに電気的に接続され、かつ前記アノードの両端部を越えて前記第１のカソードおよび前記第２のカソードの方に向かって第１の距離だけ延在する第１のアノード接続フィールドプレートと、
    前記第１のアノード接続フィールドプレートに電気的に接続され、かつ前記第１のアノード接続フィールドプレートの両端部を越えて前記第１のカソードおよび前記第２のカソードの方に向かって第２の距離だけ延在する第２のアノード接続フィールドプレートと
    を備える、請求項２７に記載のショットキーダイオード。
  29. 前記第２の距離が、前記第１の距離より短い、請求項２８に記載のショットキーダイオード。
  30. 最大で１２００ボルトの逆方向バイアス電圧に耐えることが可能である、請求項２７〜２９のいずれか一項に記載のショットキーダイオード。
  31. 最大で２０００ボルトの逆方向バイアス電圧に耐えることが可能である、請求項２７〜２９のいずれか一項に記載のショットキーダイオード。
  32. 逆方向バイアス電流が、２０００ボルトの逆方向バイアスにおいて０．４マイクロアンプ／ミリメートル〜４０マイクロアンプ／ミリメートルである、請求項３１に記載のショットキーダイオード。
  33. 前記酸化ガリウム層の厚さが、およそ１ｎｍ〜およそ５ｎｍである、請求項２６〜３２のいずれか一項に記載のショットキーダイオード。
  34. 前記アノード、第１のカソード、第２のカソード、および第１のアノード接続フィールドプレートが、同じ材料で形成される、請求項２７〜３３のいずれか一項に記載のショットキーダイオード。
  35. 前記アノードが、Ｎｉ／Ｐｄ／Ａｕ／Ｔｉ、Ｎｉ／Ｐｔ／Ａｕ／Ｔｉ、Ｎｉ／Ｔｉ／Ａｌ／Ｗ、Ｎｉ／Ｗ／Ａｌ／Ｗ、Ｗ／Ａｌ／Ｗ、Ｎｉ／Ｗｎ／Ａｌ／Ｗ、ＷＮ／Ａｌ／ＷおよびＰｔ／Ａｕ／Ｔｉからなる群から選択される多層組成を含む、請求項２７〜３３のいずれか一項に記載のショットキーダイオード。
  36. 前記１つまたは複数のアノード接続フィールドプレートのアノード接続フィールドプレートが、Ｔｉ／Ｐｔ／Ａｕ、Ａｌ／ＣｕまたはＴｉＮ／Ｃｕからなる群から選択される多層組成を含む、請求項２７〜３３のいずれか一項に記載のショットキーダイオード。
  37. 基板上に形成されたバッファ層をさらに備え、前記バッファ層と窒化ガリウム導電層の総厚が、少なくとも４．５マイクロメートル（ミクロン）である、請求項２６〜３６のいずれか一項に記載のショットキーダイオード。
  38. 前記基板が、シリコンを含む、請求項３７に記載のショットキーダイオード。
  39. 前記バリア層が、およそ１０ｎｍ〜およそ５０ｎｍの厚さを有する窒化アルミニウムガリウムを含む、請求項２７〜３８のいずれか一項に記載のショットキーダイオード。
  40. 前記バリア層を覆うように形成された窒化ガリウムキャップ層をさらに備える、請求項２７〜３９のいずれか一項に記載のショットキーダイオード。
  41. 前記窒化ガリウムキャップ層の厚さが、およそ１ｎｍ〜およそ１０ｎｍである、請求項４０に記載のショットキーダイオード。
  42. 前記第１および前記第２のカソードに隣接して形成された電気絶縁領域をさらに含み、前記電気絶縁領域が、損傷結晶半導体を含み、前記損傷結晶半導体が、窒素、リン、ホウ素およびアルゴンの注入イオン種のうちの１つまたは複数を含む、請求項２７〜４１のいずれか一項に記載のショットキーダイオード。
  43. 前記１つまたは複数のアノード接続フィールドプレートの第１のアノード接続フィールドプレートの第１の拡張部と前記バリア層との間に形成されたおよそ１００ｎｍ〜およそ３００ｎｍの厚さを有する絶縁層をさらに備える、請求項２７〜４２のいずれか一項に記載のショットキーダイオード。
  44. 前記第１のアノード接続フィールドプレートの前記第１の拡張部が、前記アノードの外端部を少なくとも１マイクロメートル（ミクロン）だけ越えて延在する、請求項４３に記載のショットキーダイオード。
  45. 前記１つまたは複数のアノード接続フィールドプレートが、前記第１のアノード接続フィールドプレートの外端部をおよそ１マイクロメートル（ミクロン）〜およそ３マイクロメートル（ミクロン）だけ越えて延在する第２の拡張部を有する第２のアノード接続フィールドプレートを含む、請求項４３に記載のショットキーダイオード。
  46. 第２の拡張部の外端部が、前記第１または第２のカソードから水平方向に少なくとも３マイクロメートル（ミクロン）だけ離間される、請求項４３に記載のショットキーダイオード。
  47. 前記第１または前記第２のカソードの端部と前記アノードの端部との間の距離が、およそ５マイクロメートル（ミクロン）〜およそ２５マイクロメートル（ミクロン）である、請求項２６〜４３のいずれか一項に記載のショットキーダイオード。
  48. 前記アノードの長さが、およそ２マイクロメートル（ミクロン）〜およそ２０マイクロメートル（ミクロン）である、請求項２６〜４７のいずれか一項に記載のショットキーダイオード。
  49. 電力変換器に含まれる、請求項２６〜４８のいずれか一項に記載のショットキーダイオード。
  50. ショットキーダイオードを作成するための方法であって、
    基板上に窒化ガリウム導電層を形成するステップと、
    前記窒化ガリウム導電層に隣接するバリア層を形成するステップと、
    離間され、かつ前記導電層と電気接触する第１のカソードおよび第２のカソードを形成するステップと、
    前記第１のカソードと前記第２のカソードとの間に前記バリア層に隣接するアノードを形成するステップと、
    前記アノードと前記バリア層との間に酸化ガリウム層を形成するステップと
    を含む、方法。
  51. 前記酸化ガリウム層を形成するステップが、
    前記アノードを形成する前に前記アノードの場所に窒化ガリウム層の領域を露出させるためのビアを開口するステップと、
    一定の時間の間、露出領域に酸素プラズマを照射するステップと
    を含む、請求項５０に記載の方法。
  52. 前記一定の時間が、およそ１０秒〜およそ１２０秒である、請求項５１に記載の方法。
  53. 前記酸素プラズマの照射の間、およそ６６．６６パスカル（０．５トル）〜およそ３９９．９７パスカル（３トル）で圧力を維持するステップをさらに含む、請求項５１または５２に記載の方法。
  54. 前記バリア層と前記アノードとの間に窒化ガリウムキャップ層を形成するステップをさらに含み、前記酸化ガリウム層が、前記窒化ガリウムキャップ層から形成される、請求項５１〜５３のいずれか一項に記載の方法。
  55. 前記アノードの外端部を越えて延在する前記アノードと電気接触する１つまたは複数のアノード接続フィールドプレートを形成するステップをさらに含む、請求項５１〜５４のいずれか一項に記載の方法。
JP2018553965A 2016-04-15 2017-04-14 シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード Pending JP2019514218A (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201662323569P 2016-04-15 2016-04-15
US201662323564P 2016-04-15 2016-04-15
US62/323,569 2016-04-15
US62/323,564 2016-04-15
US15/223,455 US10651317B2 (en) 2016-04-15 2016-07-29 High-voltage lateral GaN-on-silicon Schottky diode
US15/223,677 US10985284B2 (en) 2016-04-15 2016-07-29 High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US15/223,677 2016-07-29
US15/223,455 2016-07-29
PCT/US2017/027779 WO2017181120A2 (en) 2016-04-15 2017-04-14 High-voltage lateral gan-on-silicon schottky diode

Publications (1)

Publication Number Publication Date
JP2019514218A true JP2019514218A (ja) 2019-05-30

Family

ID=60038484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018553965A Pending JP2019514218A (ja) 2016-04-15 2017-04-14 シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード

Country Status (5)

Country Link
US (3) US10985284B2 (ja)
EP (1) EP3443597B1 (ja)
JP (1) JP2019514218A (ja)
CN (1) CN109314148B (ja)
WO (1) WO2017181120A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024062789A1 (ja) * 2022-09-20 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
JP6567468B2 (ja) * 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10222474B1 (en) 2017-12-13 2019-03-05 Soraa Laser Diode, Inc. Lidar systems including a gallium and nitrogen containing laser light source
WO2019139601A1 (en) * 2018-01-12 2019-07-18 Intel IP Corporation Iii-n diodes with buried polarization layers underneath anodes
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
WO2020018915A1 (en) 2018-07-19 2020-01-23 Macom Technology Solutions Holdings, Inc. Iii-nitride material semiconductor structures on conductive substrates
US11961888B2 (en) * 2018-08-06 2024-04-16 Macom Technology Solutions Holdings, Inc. Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
CN111834467B (zh) * 2019-04-22 2021-12-03 复旦大学 一种与Si工艺兼容的NixSiy/Ga2O3肖特基二极管及其制备方法
CN110197854B (zh) * 2019-06-20 2023-02-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
US10718491B1 (en) 2019-07-16 2020-07-21 Soraa Laser Diode, Inc. Infrared illumination device configured with a gallium and nitrogen containing laser source
US11236889B2 (en) 2019-07-16 2022-02-01 Kyocera Sld Laser, Inc. Violet and ultraviolet illumination device configured with a gallium and nitrogen containing laser source
US11757250B2 (en) 2019-12-23 2023-09-12 Kyocera Sld Laser, Inc. Specialized mobile light device configured with a gallium and nitrogen containing laser source
US11848389B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN111739947B (zh) * 2020-07-08 2021-04-30 西北大学 一种横向结构impatt二极管及其制备方法
CN111934566A (zh) * 2020-08-20 2020-11-13 西安电子科技大学 多氮化镓肖特基二极管串并联结构的大功率微波整流电路
CN112397576B (zh) * 2020-11-23 2022-10-11 宁波铼微半导体有限公司 一种氮化镓微波整流肖特基二极管及制备方法
CN112802891B (zh) * 2021-01-14 2022-08-19 中国电子科技集团公司第五十五研究所 一种空气桥互连条形阳极的准垂直肖特基二极管

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692998A (en) 1985-01-12 1987-09-15 M/A-Com, Inc. Process for fabricating semiconductor components
US4737236A (en) 1986-09-08 1988-04-12 M/A-Com, Inc. Method of making microwave integrated circuits
US5268310A (en) 1992-11-25 1993-12-07 M/A-Com, Inc. Method for making a mesa type PIN diode
DE69522075T2 (de) 1994-11-02 2002-01-03 Trw Inc Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
US5696466A (en) 1995-12-08 1997-12-09 The Whitaker Corporation Heterolithic microwave integrated impedance matching circuitry and method of manufacture
US6114716A (en) 1996-03-22 2000-09-05 The Whitaker Corporation Heterolithic microwave integrated circuits
US6014064A (en) 1996-07-28 2000-01-11 The Whitaker Corporation Heterolithic voltage controlled oscillator
US5877530A (en) 1996-07-31 1999-03-02 Lsi Logic Corporation Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation
US6197645B1 (en) 1997-04-21 2001-03-06 Advanced Micro Devices, Inc. Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls
US6150197A (en) 1997-04-25 2000-11-21 The Whitaker Corp. Method of fabricating heterolithic microwave integrated circuits
US5976941A (en) 1997-06-06 1999-11-02 The Whitaker Corporation Ultrahigh vacuum deposition of silicon (Si-Ge) on HMIC substrates
US6379785B1 (en) 1997-12-31 2002-04-30 Tyco Electronic Corp Glass-coated substrates for high frequency applications
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6329702B1 (en) 2000-07-06 2001-12-11 Tyco Electronics Corporation High frequency carrier
TWI288435B (en) 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6600199B2 (en) 2000-12-29 2003-07-29 International Business Machines Corporation Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity
JP2002299570A (ja) * 2001-03-29 2002-10-11 Nec Corp 半導体装置、及び、半導体装置の製造方法
US7026223B2 (en) 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
US7719091B2 (en) 2002-06-28 2010-05-18 M/A-Com Technology Solutions Holdings, Inc. Diode with improved switching speed
US7135720B2 (en) 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7071525B2 (en) 2004-01-27 2006-07-04 International Rectifier Corporation Merged P-i-N schottky structure
US7223441B2 (en) * 2004-03-10 2007-05-29 Pilkington North America, Inc. Method for depositing gallium oxide coatings on flat glass
US7402842B2 (en) 2004-08-09 2008-07-22 M/A-Com, Inc. Light emitting diode package
JP4954463B2 (ja) * 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP5638198B2 (ja) 2005-07-11 2014-12-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ミスカット基板上のレーザダイオード配向
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7595248B2 (en) 2005-12-01 2009-09-29 Intel Corporation Angled implantation for removal of thin film layers
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
TW200830550A (en) 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP2008244002A (ja) 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
US7755173B2 (en) 2007-06-26 2010-07-13 M/A-Com Technology Solutions Holdings, Inc. Series-shunt switch with thermal terminal
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
WO2009076076A2 (en) 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors
US7868428B2 (en) 2008-03-14 2011-01-11 M/A-Com Technology Solutions Holdings, Inc. PIN diode with improved power limiting
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP2010118556A (ja) 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8946724B1 (en) 2010-06-02 2015-02-03 Hrl Laboratories, Llc Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
KR20130008279A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워 반도체 소자
US20130043517A1 (en) 2011-08-19 2013-02-21 Haizhou Yin Semiconductor Structure And Method For Manufacturing The Same
JP5678866B2 (ja) 2011-10-31 2015-03-04 株式会社デンソー 半導体装置およびその製造方法
US8912610B2 (en) 2011-11-11 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for MOSFETS with high-K and metal gate structure
KR20130076314A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 파워소자 및 이의 제조방법
US9111868B2 (en) 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
WO2014050740A1 (ja) 2012-09-28 2014-04-03 シャープ株式会社 スイッチング素子
JP5799175B2 (ja) * 2012-09-28 2015-10-21 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法
US9837521B2 (en) 2012-10-11 2017-12-05 Rohm Co., Ltd. Nitride semiconductor device and fabrication method therefor
EP2722890B1 (en) 2012-10-17 2020-12-16 IMEC vzw Schottky diode structure and method of fabrication
US9111921B2 (en) 2012-10-18 2015-08-18 International Rectifier Corporation Semiconductor package with conductive carrier integrated heat spreader
US20140159116A1 (en) 2012-12-07 2014-06-12 International Rectifier Corporation III-Nitride Device Having an Enhanced Field Plate
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
EP2793255B8 (en) 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
US9978844B2 (en) 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9245903B2 (en) 2014-04-11 2016-01-26 International Business Machines Corporation High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process
US9412830B2 (en) 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
WO2015179671A1 (en) 2014-05-21 2015-11-26 Arizona Board Of Regents On Behalf Of Arizona State University Iii-nitride based n polar vertical tunnel transistor
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6055799B2 (ja) * 2014-07-29 2016-12-27 株式会社豊田中央研究所 半導体装置とその製造方法
JP6562222B2 (ja) 2014-07-29 2019-08-21 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP6356009B2 (ja) 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
US9960154B2 (en) 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
US9741711B2 (en) * 2014-10-28 2017-08-22 Semiconductor Components Industries, Llc Cascode semiconductor device structure and method therefor
JP6404697B2 (ja) 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
TWI732383B (zh) 2015-02-06 2021-07-01 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
CN107534060B (zh) 2015-02-20 2020-12-22 威世通用半导体有限责任公司 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
US9911817B2 (en) 2015-07-17 2018-03-06 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US10332825B2 (en) 2016-05-20 2019-06-25 Infineon Technologies Americas Corp. Semiconductor package including flip chip mounted IC and vertically integrated inductor
US10522532B2 (en) 2016-05-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Through via extending through a group III-V layer
KR20180071743A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
TWI726085B (zh) 2017-04-05 2021-05-01 晶元光電股份有限公司 發光二極體之驅動器
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024062789A1 (ja) * 2022-09-20 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器

Also Published As

Publication number Publication date
WO2017181120A2 (en) 2017-10-19
EP3443597A2 (en) 2019-02-20
US20170301798A1 (en) 2017-10-19
EP3443597B1 (en) 2021-07-07
US10651317B2 (en) 2020-05-12
US20240105857A9 (en) 2024-03-28
CN109314148A (zh) 2019-02-05
US20170301799A1 (en) 2017-10-19
US10985284B2 (en) 2021-04-20
CN109314148B (zh) 2022-08-23
WO2017181120A3 (en) 2017-12-28
US20210210642A1 (en) 2021-07-08
US11923462B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US11923462B2 (en) Lateral Schottky diode
US10622467B2 (en) High-voltage GaN high electron mobility transistors with reduced leakage current
JP6362248B2 (ja) Ｍｉｓｈｆｅｔおよびショットキーデバイスの統合
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US9455342B2 (en) Electric field management for a group III-nitride semiconductor device
KR20160057343A (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
US11776934B2 (en) Semiconductor apparatus and fabrication method thereof
US11502170B2 (en) Semiconductor device and manufacturing method thereof
US20240222444A1 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
CN114864664A (zh) 半导体装置和制作半导体装置的方法
JP2017130579A (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20181126