JP6758569B2 - 高耐圧ショットキーバリアダイオード - Google Patents

高耐圧ショットキーバリアダイオード Download PDF

Info

Publication number
JP6758569B2
JP6758569B2 JP2015058519A JP2015058519A JP6758569B2 JP 6758569 B2 JP6758569 B2 JP 6758569B2 JP 2015058519 A JP2015058519 A JP 2015058519A JP 2015058519 A JP2015058519 A JP 2015058519A JP 6758569 B2 JP6758569 B2 JP 6758569B2
Authority
JP
Japan
Prior art keywords
layer
gas
single crystal
schottky barrier
withstand voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015058519A
Other languages
English (en)
Other versions
JP2016178250A (ja
Inventor
公平 佐々木
公平 佐々木
後藤　健
健 後藤
東脇　正高
正高 東脇
纐纈　明伯
明伯 纐纈
熊谷　義直
義直 熊谷
尚 村上
尚 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
National Institute of Information and Communications Technology
Tamura Corp
Original Assignee
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
National Institute of Information and Communications Technology
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015058519A priority Critical patent/JP6758569B2/ja
Application filed by NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY, National Institute of Information and Communications Technology, Tamura Corp filed Critical NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Priority to EP21187580.2A priority patent/EP3933935A1/en
Priority to US15/559,702 priority patent/US10199512B2/en
Priority to EP16768439.8A priority patent/EP3273487A4/en
Priority to PCT/JP2016/057421 priority patent/WO2016152536A1/ja
Priority to CN201680016834.9A priority patent/CN107534062B/zh
Priority to TW105107936A priority patent/TWI707057B/zh
Publication of JP2016178250A publication Critical patent/JP2016178250A/ja
Application granted granted Critical
Publication of JP6758569B2 publication Critical patent/JP6758569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/34—Edge-defined film-fed crystal-growth using dies or slits
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、高耐圧ショットキーバリアダイオードに関する。
従来、Ｇａ２Ｏ３系単結晶へのドーピング方法として、ＭＢＥ（Molecular Beam Epitaxy）法やＥＦＧ（Edge-defined Film-fed Growth）法により、結晶成長と同時にドーパントを添加する方法（例えば、特許文献１、２参照）や、Ｇａ２Ｏ３系単結晶の育成後にイオン注入法によりドーパントを添加する方法（例えば、特許文献３参照）が知られている。また、Ｇａ２Ｏ３系化合物半導体からなるショットキーバリアダイオード（例えば、特許文献４）が知られている。
特開２０１３−５６８０３号公報 特開２０１３−８２５８７号公報 特開２０１３−５８６３７号公報 特開２０１３−１０２０８１号公報
しかしながら、ＭＢＥ法では、エピタキシャル結晶成長中の不純物偏析が生じ易く、深さ方向及び面内方向のドーパントの濃度分布の均一性が悪い。
また、ＥＦＧ法では、濃度１×１０１７ｃｍ−３程度の不純物が原料に含まれるため、それ以下の濃度でのドーピングができない。
また、イオン注入法では、不純物イオンの注入深さが１μｍ程度に限定される。また、イオンビームが結晶にダメージを与えるため、結晶性を劣化させる。
そのため、従来の技術では、目的の濃度のドナーを含み、かつドナー濃度分布の均一性が高いＧａ２Ｏ３系単結晶を形成することができず、耐圧特性に優れたＧａ２Ｏ３系のショットキーバリアダイオードを製造することが困難であった。
このため、本発明の目的の１つは、耐圧特性に優れる、Ｇａ２Ｏ３系の高耐圧ショットキーバリアダイオードを提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］〜［５］の高耐圧ショットキーバリアダイオードを提供する。
［１］第１のIV族元素及び濃度５×１０１６ｃｍ−３以下のＣｌを含む第１のＧａ２Ｏ３系単結晶からなり、理想係数が１．２未満となる、実効ドナー濃度が１×１０１３以上かつ２．０×１０１６ｃｍ−３以下である第１の層と、第２のIV族元素を含む第２のＧａ２Ｏ３系単結晶からなり、前記第１の層よりも実効ドナー濃度が高い、前記第１の層に積層された第２の層と、前記第１の層上に形成されたアノード電極と、前記第２の層上に形成されたカソード電極と、を有する、高耐圧ショットキーバリアダイオード。
［２］前記第１の層の実効ドナー濃度が１．４×１０１６ｃｍ−３以下である、前記［１］に記載の高耐圧ショットキーバリアダイオード。
［３］前記第１のIV族元素がＳｉである、前記［１］又は［２］に記載の高耐圧ショットキーバリアダイオード。
［４］前記第１のＧａ２Ｏ３系単結晶がＧａ２Ｏ３単結晶である、前記［１］〜［３］のいずれか１項に記載の高耐圧ショットキーバリアダイオード。
［５］前記カソード電極の前記第２の層と接触する層がＴｉからなる、前記［１］〜［４］のいずれか１項に記載の高耐圧ショットキーバリアダイオード。
本発明によれば、耐圧特性に優れる、Ｇａ２Ｏ３系の高耐圧ショットキーバリアダイオードを提供することができる。
図１は、実施の形態に係る高耐圧ショットキーバリアダイオード１の垂直断面図である。 図２は、ＨＶＰＥ法用の気相成長装置の垂直断面図である。 図３は、熱平衡計算により得られた、Ｇａ２Ｏ３結晶成長の雰囲気温度が１０００℃であるときの、ＧａＣｌの平衡分圧とＯ２／ＧａＣｌ供給分圧比との関係を示すグラフである。 図４は、Ｃ−Ｖ測定結果から算出した、７種類のショットキーバリアダイオードのＧａ２Ｏ３単結晶膜のＮｄ−Ｎａの深さ方向のプロファイルを示すグラフである。 図５は、７種類のショットキーバリアダイオードの順方向特性を示すグラフである。 図６は、７種類のショットキーバリアダイオードの逆方向特性を示すグラフである。
〔実施の形態〕
（高耐圧ショットキーバリアダイオードの構成）
図１は、実施の形態に係る高耐圧ショットキーバリアダイオード１の垂直断面図である。高耐圧ショットキーバリアダイオード１は、縦型のショットキーバリアダイオードであり、第１の層１０と、第１の層１０に積層された第２の層１２と、第１の層１０上に形成されたアノード電極１４と、第２の層１２上に形成されたカソード電極１５と、を有する。
第１の層１０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むＧａ２Ｏ３系単結晶からなる。なお、Ｓｎは偏析しやすいことが知られているため、Ｓｎをドナーとして用いた場合、第１の層１０の電気特性の面内均一性を悪化させ、製造歩留まりを低下させるおそれがある。よって、Ｓｉをドナーとして用いることがより好ましい。第１の層１０の実効ドナー濃度（Ｎｄ−Ｎａ）は１×１０１３以上かつ６．０×１０１７ｃｍ−３以下であり、２．０×１０１６ｃｍ−３以下であることが好ましく、１．４×１０１６ｃｍ−３以下であることがより好ましい。ここで、Ｎｄ−Ｎａとは、ドナー濃度Ｎｄとアクセプター濃度Ｎａの差であり、実効的に機能するドナーの濃度に相当する。
第１の層１０のＮｄ−Ｎａが６．０×１０１７ｃｍ−３以下、２．０×１０１６ｃｍ−３以下、１．４×１０１６ｃｍ−３以下、２．０×１０１５ｃｍ−３以下である場合、それぞれ、高耐圧ショットキーバリアダイオード１の耐圧（耐電圧）を１６Ｖ以上、３１０Ｖ以上、３６０Ｖ以上、４４０Ｖ以上とすることができる。ここで、一般的なデバイス評価基準に基づき、高耐圧ショットキーバリアダイオード１のアノード電極１４とカソード電極１５の間に流れる逆方向リーク電流の電流密度が１０−３Ａ／ｃｍ２に達するときの印加電圧の大きさを耐圧と定義する。
なお、より高い耐圧を得るために、第１の層１０の表面のアノード電極１４の端部に絶縁膜が形成されたフィールドプレート構造、第１の層１０の内部、並びに第１の層１０の表面のアノード電極１４の端部及び周辺部にアクセプタイオンが注入されたガードリング構造等の電界集中緩和構造を設けてもよい。
また、第１の層１０は、濃度５×１０１６ｃｍ−３以下のＣｌを含む。これは、Ｇａ２Ｏ３系単結晶膜がＣｌ含有ガスを用いるＨＶＰＥ法により形成されることに起因する。通常、ＨＶＰＥ法以外の方法によりＧａ２Ｏ３系単結晶膜を形成する場合には、Ｃｌ含有ガスを用いないため、Ｇａ２Ｏ３系単結晶膜中にＣｌが含まれることはなく、少なくとも、１×１０１６ｃｍ−３以上のＣｌが含まれることはない。
第１の層１０の厚さは、高耐圧ショットキーバリアダイオード１の十分な耐圧特性を確保するために、３０ｎｍ以上であることが好ましい。高耐圧ショットキーバリアダイオード１の耐圧は、第１の層１０の厚さ及びＮｄ−Ｎａによって決定される。例えば、第１の層１０のＮｄ−Ｎａが６．０×１０１７ｃｍ-３であるとき、厚さが３０ｎｍ以上であれば、耐圧を２１Ｖとすることができる。なお、第１の層１０の厚さの上限は特に限定されないが、厚さの増加に伴って厚さ方向の電気抵抗が増加するため、要求される耐圧特性が得られる範囲でなるべく薄くすることが好ましい。
ここで、Ｇａ２Ｏ３系単結晶とは、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３単結晶である（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ２Ｏ３単結晶は、例えば、β型の結晶構造を有する。
第２の層１２は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含む第２のＧａ２Ｏ３系単結晶からなる。第２の層１２のＮｄ−Ｎａは、第１の層１０のＮｄ−Ｎａよりも高く、例えば、１×１０１８以上かつ１．０×１０２０ｃｍ−３以下である。第２の層１２の厚さは、例えば、５０〜１０００μｍである。
高耐圧ショットキーバリアダイオード１の耐圧は第１の層１０及び第２の層１２の主面の面方位にほとんど依存しないため、第１の層１０及び第２の層１２の主面の面方位は特に限定されないが、例えば、結晶成長速度等の観点から、（００１）、（０１０）、（１１０）、（２１０）、（３１０）、（６１０）、（９１０）、（１０１）、（１０２）、（２０１）、（４０１）、（−１０１）、（−２０１）、（−１０２）又は（−４０１）とされる。
アノード電極１４は、第１の層１０の第２の層１２の反対側に位置する面である面１１上に形成され、第１の層１０とショットキー接触する。
アノード電極１４は、Ｐｔ、Ｎｉ等の金属からなる。アノード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ又はＰｔ／Ａｌ、を有してもよい。
カソード電極１５は、第２の層１２の第１の層１０の反対側に位置する面である面１３上に形成され、第２の層１２とオーミック接触する。
カソード電極１５は、Ｔｉ等の金属からなる。カソード電極１５は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極１５と第２の層１２を確実にオーミック接触させるため、カソード電極１５の第２の層１２と接触する層がＴｉからなることが好ましい。
高耐圧ショットキーバリアダイオード１においては、アノード電極１４とカソード電極１５との間に順方向の電圧（アノード電極１４側が正電位）を印加することにより、第１の層１０から見たアノード電極１４と第１の層１０との界面のエネルギー障壁が低下し、アノード電極１４からカソード電極１５へ電流が流れる。一方、アノード電極１４とカソード電極１５との間に逆方向の電圧（アノード電極１４側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。
高耐圧ショットキーバリアダイオード１の典型的な構成においては、第２の層１２はＧａ２Ｏ３系基板であり、第１の層１０は第２の層１２上にエピタキシャル成長したＧａ２Ｏ３系単結晶膜である。なお、第２の層１２がＧａ２Ｏ３系基板である場合、ＨＶＰＥ法により形成されることはないため、Ｃｌを実質的に含まない。
また、高耐圧ショットキーバリアダイオード１の他の構成として、第１の層１０及び第２の層１２がともにエピタキシャル膜である構成を取り得る。この場合、例えば、第１の層１０及び第２の層１２は、Ｇａ２Ｏ３系単結晶からなる下地基板上にエピタキシャル成長した後に、その下地基板から分離されることにより、形成される。この場合、第２の層１２の厚さは、例えば、０．１〜５０μｍとなる。
（高耐圧ショットキーバリアダイオードの製造方法）
以下に、高耐圧ショットキーバリアダイオード１の製造方法の一例について説明する。この例においては、第２の層１２としてのＧａ２Ｏ３系基板上に、第１の層１０としてのＧａ２Ｏ３系単結晶膜をエピタキシャル成長させる。
まず、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ２Ｏ３系単結晶のバルク結晶をスライスし、表面を研磨することにより、第２の層１２としてのＧａ２Ｏ３系基板を形成する。
次に、ＨＶＰＥ（Halide Vapor Phase Epitaxy）法により、Ｇａ２Ｏ３系基板上に第１の層１０としてのＧａ２Ｏ３系単結晶膜をエピタキシャル成長させる。
図２は、ＨＶＰＥ法用の気相成長装置２の垂直断面図である。気相成長装置２は、第１のガス導入ポート２１、第２のガス導入ポート２２、第３のガス導入ポート２３、第４のガス導入ポート２４、及び排気ポート２５を有する反応チャンバー２０と、反応チャンバー２０の周囲に設置され、反応チャンバー２０内の所定の領域を加熱する第１の加熱手段２７及び第２の加熱手段２８を有する。
ＨＶＰＥ法は、ＭＢＥ法等と比較して、成膜レートが高い。また、膜厚の面内分布の均一性が高く、大口径の膜を成長させることができる。このため、結晶の大量生産に適している。
反応チャンバー２０は、Ｇａ原料が収容された反応容器２６が配置され、ガリウムの原料ガスが生成される原料反応領域Ｒ１と、Ｇａ２Ｏ３系基板が配置され、Ｇａ２Ｏ３系単結晶膜の成長が行われる結晶成長領域Ｒ２を有する。反応チャンバー２０は、例えば、石英ガラスからなる。
ここで、反応容器２６は、例えば、石英ガラスであり、反応容器２６に収容されるＧａ原料は金属ガリウムである。
第１の加熱手段２７と第２の加熱手段２８は、反応チャンバー２０の原料反応領域Ｒ１と結晶成長領域Ｒ２をそれぞれ加熱することができる。第１の加熱手段２７及び第２の加熱手段２８は、例えば、抵抗加熱式や輻射加熱式の加熱装置である。
第１のガス導入ポート２１は、Ｃｌ２ガス又はＨＣｌガスであるＣｌ含有ガスを不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の原料反応領域Ｒ１内に導入するためのポートである。第２のガス導入ポート２２は、酸素の原料ガスであるＯ２ガスやＨ２Ｏガス等の酸素含有ガスを不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。第３のガス導入ポート２３は、不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。第４のガス導入ポート２４は、Ｇａ２Ｏ３系単結晶膜にＳｉ等のドーパントの原料ガス（例えば、四塩化ケイ素等）を不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。
Ｇａ２Ｏ３系単結晶膜の成長には、特願２０１４−０８８５８９に開示されたＧａ２Ｏ３系単結晶膜の成長技術を用いることができる。以下に、本実施の形態に係るＧａ２Ｏ３系単結晶膜の成長工程の一例について説明する。
まず、第１の加熱手段２７を用いて反応チャンバー２０の原料反応領域Ｒ１を加熱し、原料反応領域Ｒ１の雰囲気温度を所定の温度に保つ。
次に、第１のガス導入ポート２１からＣｌ含有ガスをキャリアガスを用いて導入し、原料反応領域Ｒ１において、上記の雰囲気温度下で反応容器２６内の金属ガリウムとＣｌ含有ガスを反応させ、塩化ガリウム系ガスを生成する。
このとき、上記の原料反応領域Ｒ１内の雰囲気温度は、反応容器２６内の金属ガリウムとＣｌ含有ガスの反応により生成される塩化ガリウム系ガスのうち、ＧａＣｌガスの分圧が最も高くなるような温度であることが好ましい。ここで、塩化ガリウム系ガスには、ＧａＣｌガス、ＧａＣｌ２ガス、ＧａＣｌ３ガス、（ＧａＣｌ３）２ガス等が含まれる。
ＧａＣｌガスは、塩化ガリウム系ガスに含まれるガスのうち、Ｇａ２Ｏ３結晶の成長駆動力を最も高い温度まで保つことのできるガスである。高純度、高品質のＧａ２Ｏ３結晶を得るためには、高い成長温度での成長が有効であるため、高温において成長駆動力の高いＧａＣｌガスの分圧が高い塩化ガリウム系ガスを生成することが、Ｇａ２Ｏ３系単結晶膜の成長のために好ましい。
およそ３００℃以上の雰囲気温度下で金属ガリウムとＣｌ含有ガスを反応させることにより、塩化ガリウム系ガスのうちのＧａＣｌガスの分圧比を高くすることができる。このため、第１の加熱手段２７により原料反応領域Ｒ１の雰囲気温度を３００℃以上に保持した状態で反応容器２６内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
なお、例えば、８５０℃の雰囲気温度下では、ＧａＣｌガスの分圧比が圧倒的に高くなる（ＧａＣｌガスの平衡分圧がＧａＣｌ２ガスより４桁大きく、ＧａＣｌ３ガスより８桁大きい）ため、ＧａＣｌガス以外のガスはＧａ２Ｏ３結晶の成長にほとんど寄与しない。
また、第１の加熱手段２７の寿命や、石英ガラス等からなる反応チャンバー２０の耐熱性を考慮して、原料反応領域Ｒ１の雰囲気温度を１０００℃以下に保持した状態で反応容器２６内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
また、Ｇａ２Ｏ３系単結晶膜を成長させる際の雰囲気に水素が含まれていると、Ｇａ２Ｏ３系単結晶膜の表面の平坦性及び結晶成長駆動力が低下するため、水素を含まないＣｌ２ガスをＣｌ含有ガスとして用いることが好ましい。
次に、結晶成長領域Ｒ２において、原料反応領域Ｒ１で生成された塩化ガリウム系ガスと、第２のガス導入ポート２２から導入された酸素含有ガスと、第４のガス導入ポート２４から導入されたＳｉ等のドーパントの原料ガスを混合させ、その混合ガスにＧａ２Ｏ３系基板を曝し、Ｇａ２Ｏ３系基板上にドーパントを含むＧａ２Ｏ３系単結晶膜をエピタキシャル成長させる。このとき、反応チャンバー２０を収容する炉内の結晶成長領域Ｒ２における圧力を、例えば、１ａｔｍに保つ。
ここで、ドーパントの原料ガスとしては、意図しない他の不純物の混入を抑制するために、塩化物系ガスを用いることが好ましく、例えば、Ｓｉ、Ｇｅ、Ｓｎ、又はＰｂをドーパントとする場合は、それぞれＳｉＣｌ４、ＧｅＣｌ４、ＳｎＣｌ４、ＰｂＣｌ２等の塩化物系ガスが用いられる。また、塩化物系ガスは、塩素のみと化合したものに限られず、例えば、ＳｉＨＣｌ３等のシラン系ガスを用いてもよい。
Ｓｉ等のドーパントは、Ｇａ２Ｏ３系単結晶の成長と並行してドーピングされる（インサイチュドーピング）。
なお、Ｇａ２Ｏ３系単結晶膜を成長させる際の雰囲気に水素が含まれていると、Ｇａ２Ｏ３系単結晶膜の表面の平坦性及び結晶成長駆動力が低下するため、酸素含有ガスとして水素を含まないＯ２ガスを用いることが好ましい。
また、ＧａＣｌガスの平衡分圧が小さいほど、Ｇａ２Ｏ３結晶の成長にＧａＣｌガスが消費され、効率的にＧａ２Ｏ３結晶が成長する。例えば、Ｏ２ガスの供給分圧のＧａＣｌガスの供給分圧に対する比（Ｏ２／ＧａＣｌ供給分圧比）が０．５以上になるとＧａＣｌガスの平衡分圧が急激に低下する。このため、Ｇａ２Ｏ３系単結晶膜を効率的に成長させるためには、結晶成長領域Ｒ２におけるＯ２／ＧａＣｌ供給分圧比が０．５以上である状態でＧａ２Ｏ３系単結晶膜を成長させることが好ましい。
図３は、熱平衡計算により得られた、Ｇａ２Ｏ３結晶成長の雰囲気温度が１０００℃であるときの、ＧａＣｌの平衡分圧とＯ２／ＧａＣｌ供給分圧比との関係を示すグラフである。本計算においては、ＧａＣｌガスの供給分圧の値を１×１０−３ａｔｍに固定し、キャリアガスとして例えばＮ２等の不活性ガスを用いて炉内圧力を１ａｔｍとし、Ｏ２ガスの供給分圧の値を変化させた。
図３の横軸はＯ２／ＧａＣｌ供給分圧比を示し、縦軸はＧａＣｌガスの平衡分圧（ａｔｍ）を表す。ＧａＣｌガスの平衡分圧が小さいほど、Ｇａ２Ｏ３結晶の成長にＧａＣｌガスが消費されていること、すなわち、効率的にＧａ２Ｏ３結晶が成長していることを示す。
図３は、Ｏ２／ＧａＣｌ供給分圧比が０．５以上になるとＧａＣｌガスの平衡分圧が急激に低下することを示している。
また、Ｇａ２Ｏ３系単結晶膜を成長させるためには、成長温度が９００℃以上であることが求められる。９００℃よりも低い場合は、単結晶が得られないおそれがある。
なお、ＨＶＰＥ法で成長したアンドープのＧａ２Ｏ３系単結晶膜は、特願２０１４−０８８５８９に開示された通り、残留キャリア濃度が１×１０１３ｃｍ-３以下である。よって、IV族元素のドーピング濃度を変化させることにより、Ｇａ２Ｏ３系単結晶膜のＮｄ−Ｎａは１×１０１３ｃｍ-３以上の範囲で変化させることができる。
Ｇａ２Ｏ３系基板上にＧａ２Ｏ３系単結晶膜を成長させた後、Ｇａ２Ｏ３系単結晶膜の表面をＣＭＰ（Chemical Mechanical Polishing）によって平坦化する。例えば、深さ方向に２μｍ程度研磨することで、表面粗さ（ＲＭＳ）は１ｎｍ以下となる。平坦化処理によって表面粗さを小さくすることで、アノード電極へ逆方向電圧を印加した時に局所的な電界集中が生じにくくなり、ショットキーバリアダイオードの耐圧が向上する。なお、成長直後の時点でＲＭＳが１ｎｍ以下の場合は、平坦化処理は行わなくても良い。
また、Ｇａ２Ｏ３系基板のＧａ２Ｏ３系単結晶膜の反対側に位置する面にも、研磨処理を施すことが好ましい。Ｇａ２Ｏ３系単結晶膜のＨＶＰＥ成長中の原料ガスの回り込みによって、基板裏面に意図せぬ付着物が発生することがあり、研磨処理を行わなかった場合、カソード電極との接触抵抗が増加する恐れがある。研磨処理を行った場合、それらの付着物を除去することができ、接触抵抗の低いカソード電極を安定して形成することができる。なお、深さ方向への研磨量は特に限定されないが、少なくとも１μｍ以上研磨することで本目的は達成される。
次に、第１の層１０としてのＧａ２Ｏ３系単結晶膜の面１１上及び第２の層１２としてのＧａ２Ｏ３系基板の面１３上に、それぞれアノード電極１４とカソード電極１５を形成する。
なお、第２の層１２がエピタキシャル層である場合は、上記の第１の層１０の形成方法と同様に、ＨＶＰＥ法により、下地基板上に形成される。この下地基板は、カソード電極１５を形成する前に、第２の層１２から分離される。
（実施の形態の効果）
上記実施の形態によれば、ＨＶＰＥ法を用いてＧａ２Ｏ３系単結晶を成長させながらドーパントを添加することにより、目的の濃度のドナーを含み、かつドナー濃度分布の均一性が高い第１の層１０、又は第１の層１０及び第２の層１２を得ることができる。これによって、耐圧特性に優れた高耐圧ショットキーバリアダイオード１を得ることができる。
以下に、上記実施の形態に係る高耐圧ショットキーバリアダイオード１の一形態の製造及び評価の結果を実施例として述べる。本実施例においては、第２の層１２としての、主面の面方位が（００１）であるＧａ２Ｏ３基板上に、第１の層１０としてのＧａ２Ｏ３単結晶膜をエピタキシャル成長させた。
まず、ＥＦＧ法を用いてＳｎドープＧａ２Ｏ３単結晶を育成し、スライス、研磨加工を施して、複数のＧａ２Ｏ３基板を作製した。Ｇａ２Ｏ３基板のＮｄ−Ｎａは、およそ２．５×１０１８ｃｍ−３とした。Ｇａ２Ｏ３基板の厚さは、およそ６５０μｍとした。
次に、ＨＶＰＥ法を用いて、厚さ１０μｍ程度のＳｉがドープされたＧａ２Ｏ３単結晶膜を複数のＧａ２Ｏ３基板上に成長させた。Ｇａ２Ｏ３単結晶膜のＳｉ濃度は、およそ２．０×１０１５ｃｍ−３、１．４×１０１６ｃｍ−３、２．０×１０１６ｃｍ−３、１．０×１０１７ｃｍ−３、１．５×１０１７ｃｍ−３、２．９×１０１７ｃｍ−３、又は６．０×１０１７ｃｍ−３とした。
ＨＶＰＥ成長後、Ｇａ２Ｏ３単結晶膜の表面から深さ２〜３μｍ程度の部分にＣＭＰ処理を施し、平坦化した。また、Ｇａ２Ｏ３基板のＧａ２Ｏ３単結晶膜の反対側に位置する面にも、表面から深さ５０μｍ程度の部分に研削、研磨、ＣＭＰ処理を施し、平坦化した。
次に、Ｇａ２Ｏ３基板上に、厚さ２０ｎｍのＴｉ膜と厚さ２３０ｎｍのＡｕ膜が積層されたカソード電極を蒸着により形成した。
次に、Ｇａ２Ｏ３単結晶膜上に、厚さ１５ｎｍのＰｔ膜、厚さ５ｎｍのＴｉ膜、及び厚さ２５０ｎｍのＡｕ膜が積層された円形のアノード電極を形成した。アノード電極の直径は、電流−電圧（Ｉ−Ｖ）測定用には２００μｍ、容量−電圧（Ｃ−Ｖ）測定用の電極は４００μｍとした。
上記の工程により、異なるＳｉ濃度を有する７種類のショットキーバリアダイオードを得た。
図４は、Ｃ−Ｖ測定結果から算出した、７種類のショットキーバリアダイオードのＧａ２Ｏ３単結晶膜のＮｄ−Ｎａの深さ方向のプロファイルを示すグラフである。７種類のショットキーバリアダイオードのＧａ２Ｏ３単結晶膜のＮｄ−Ｎａは、それぞれおよそ２．０×１０１５ｃｍ−３、１．４×１０１６ｃｍ−３、２．０×１０１６ｃｍ−３、１．０×１０１７ｃｍ−３、１．５×１０１７ｃｍ−３、２．９×１０１７ｃｍ−３、６．０×１０１７ｃｍ−３であった。
図５は、７種類のショットキーバリアダイオードの順方向特性を示すグラフである。図５中の点線の傾きは、ショットキーバリアダイオードの理想係数ｎが１（理想値）である場合の、立ち上がり電圧より低電圧側でのＩ−Ｖ特性の傾きを表す。図５によれば、Ｎｄ−Ｎａが２×１０１６ｃｍ−３以下のショットキーバリアダイオードにおいては、ショットキーの理想係数が１．０１〜１．０３程度であり、理想的なショットキーコンタクトが形成されている。一方、Ｎｄ−Ｎａが１×１０１７ｃｍ−３以上のショットキーバリアダイオードにおいては、リーク電流の影響により、理想係数が１．２程度であった。
図６は、７種類のショットキーバリアダイオードの逆方向特性を示すグラフである。ドナー濃度の低下に伴って、逆方向リーク電流が減少し、耐圧が増加している。耐圧は、各プロファイルにおける、電流密度が１０−３Ａ／ｃｍ２であるときの電圧の大きさである。
図６によれば、Ｎｄ−Ｎａが２．０×１０１５ｃｍ−３のショットキーバリアダイオードにおける耐圧はおよそ４４０Ｖ、Ｎｄ−Ｎａが１．４×１０１６ｃｍ−３のショットキーバリアダイオードにおける耐圧はおよそ３６０Ｖ、Ｎｄ−Ｎａが２．０×１０１６ｃｍ−３のショットキーバリアダイオードにおける耐圧はおよそ３１０Ｖ、Ｎｄ−Ｎａが１．０×１０１７ｃｍ−３のショットキーバリアダイオードにおける耐圧はおよそ７４Ｖ、Ｎｄ−Ｎａが１．５×１０１７ｃｍ−３のショットキーバリアダイオードにおける耐圧はおよそ４６Ｖ、Ｎｄ−Ｎａが２．９×１０１７ｃｍ−３のショットキーバリアダイオードにおける耐圧はおよそ３６Ｖ、Ｎｄ−Ｎａが６．０×１０１７ｃｍ−３のショットキーバリアダイオードにおける耐圧はおよそ１６Ｖである。
なお、上記の評価においては、Ｇａ２Ｏ３系基板として、主面の面方位が（００１）であるＧａ２Ｏ３基板を用いたが、Ｇａ２Ｏ３基板の代わりに他のＧａ２Ｏ３系基板を用いた場合であっても、また、主面の面方位が異なる場合であっても、同様の評価結果が得られる。また、Ｇａ２Ｏ３単結晶膜の代わりに他のＧａ２Ｏ３系単結晶膜を形成した場合であっても、同様の評価結果が得られる。
また、上記の評価においては、Ｇａ２Ｏ３単結晶膜のＮｄ−Ｎａを２．０×１０１５〜６．０×１０１７ｃｍ-３としたが、よりＮｄ−Ｎａの低いＧａ２Ｏ３単結晶膜を用いれば、より高い耐圧が得られる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１…高耐圧ショットキーバリアダイオード、１０…第１の層、１２…第２の層、１４…アノード電極、１５…カソード電極

Claims (5)

  1. 第１のIV族元素及び濃度５×１０１６ｃｍ−３以下のＣｌを含む第１のＧａ２Ｏ３系単結晶からなり、理想係数が１．２未満となる、実効ドナー濃度が１×１０１３以上かつ２．０×１０１６ｃｍ−３以下である第１の層と、
    第２のIV族元素を含む第２のＧａ２Ｏ３系単結晶からなり、前記第１の層よりも実効ドナー濃度が高い、前記第１の層に積層された第２の層と、
    前記第１の層上に形成されたアノード電極と、
    前記第２の層上に形成されたカソード電極と、
    を有する、
    高耐圧ショットキーバリアダイオード。
  2. 前記第１の層の実効ドナー濃度が１．４×１０１６ｃｍ−３以下である、
    請求項１に記載の高耐圧ショットキーバリアダイオード。
  3. 前記第１のIV族元素がＳｉである、
    請求項１又は２に記載の高耐圧ショットキーバリアダイオード。
  4. 前記第１のＧａ２Ｏ３系単結晶がＧａ２Ｏ３単結晶である、
    請求項１〜３のいずれか１項に記載の高耐圧ショットキーバリアダイオード。
  5. 前記カソード電極の前記第２の層と接触する層がＴｉからなる、
    請求項１〜４のいずれか１項に記載の高耐圧ショットキーバリアダイオード。
JP2015058519A 2015-03-20 2015-03-20 高耐圧ショットキーバリアダイオード Active JP6758569B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015058519A JP6758569B2 (ja) 2015-03-20 2015-03-20 高耐圧ショットキーバリアダイオード
US15/559,702 US10199512B2 (en) 2015-03-20 2016-03-09 High voltage withstand Ga2O3-based single crystal schottky barrier diode
EP16768439.8A EP3273487A4 (en) 2015-03-20 2016-03-09 High withstand voltage schottky barrier diode
PCT/JP2016/057421 WO2016152536A1 (ja) 2015-03-20 2016-03-09 高耐圧ショットキーバリアダイオード
EP21187580.2A EP3933935A1 (en) 2015-03-20 2016-03-09 High withstand voltage schottky barrier diode
CN201680016834.9A CN107534062B (zh) 2015-03-20 2016-03-09 高耐压肖特基势垒二极管
TW105107936A TWI707057B (zh) 2015-03-20 2016-03-15 高耐壓肖特基能障二極體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015058519A JP6758569B2 (ja) 2015-03-20 2015-03-20 高耐圧ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JP2016178250A JP2016178250A (ja) 2016-10-06
JP6758569B2 true JP6758569B2 (ja) 2020-09-23

Family

ID=56979258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015058519A Active JP6758569B2 (ja) 2015-03-20 2015-03-20 高耐圧ショットキーバリアダイオード

Country Status (6)

Country Link
US (1) US10199512B2 (ja)
EP (2) EP3273487A4 (ja)
JP (1) JP6758569B2 (ja)
CN (1) CN107534062B (ja)
TW (1) TWI707057B (ja)
WO (1) WO2016152536A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6951715B2 (ja) * 2016-09-15 2021-10-20 株式会社Flosfia 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法
JP6856193B2 (ja) * 2016-09-30 2021-04-07 株式会社タムラ製作所 ショットキーバリアダイオードの製造方法
US11417523B2 (en) * 2018-01-29 2022-08-16 Northwestern University Amphoteric p-type and n-type doping of group III-VI semiconductors with group-IV atoms
JP7222669B2 (ja) 2018-11-16 2023-02-15 株式会社タムラ製作所 単結晶育成方法、種結晶、及び単結晶
JP7191322B2 (ja) * 2018-12-26 2022-12-19 国立研究開発法人物質・材料研究機構 半導体基板の製造方法
CN110197854B (zh) * 2019-06-20 2023-02-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
JP7306640B2 (ja) * 2019-08-28 2023-07-11 信越化学工業株式会社 結晶性酸化物膜
JP7442428B2 (ja) 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008143526A1 (en) * 2007-05-17 2008-11-27 Canterprise Limited Contact and method of fabrication
CA2747776A1 (en) * 2009-04-15 2010-10-21 Sumitomo Electric Industries, Ltd. Substrate, substrate with thin film, semiconductor device, and method of manufacturing semiconductor device
CN108336127B (zh) * 2011-07-20 2021-09-24 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
JP5612216B2 (ja) * 2011-09-08 2014-10-22 株式会社タムラ製作所 結晶積層構造体及びその製造方法
EP2765610B1 (en) 2011-09-08 2018-12-26 Tamura Corporation Ga2o3 semiconductor element
EP2765612B1 (en) 2011-09-08 2021-10-27 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
JP2013056803A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系単結晶膜の製造方法
JP5864998B2 (ja) 2011-10-11 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の成長方法
WO2013054580A1 (ja) * 2011-10-13 2013-04-18 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6053103B2 (ja) * 2012-04-12 2016-12-27 富士電機株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP5991140B2 (ja) 2012-10-29 2016-09-14 Ｊｆｅスチール株式会社 容器用鋼板、その製造に用いられる処理液、および、容器用鋼板の製造方法
WO2015025500A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP5984069B2 (ja) 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
US10651317B2 (en) * 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode

Also Published As

Publication number Publication date
EP3933935A1 (en) 2022-01-05
TW201706440A (zh) 2017-02-16
EP3273487A4 (en) 2018-11-14
TWI707057B (zh) 2020-10-11
EP3273487A1 (en) 2018-01-24
JP2016178250A (ja) 2016-10-06
CN107534062B (zh) 2021-08-10
CN107534062A (zh) 2018-01-02
WO2016152536A1 (ja) 2016-09-29
US10199512B2 (en) 2019-02-05
US20180254355A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
JP6758569B2 (ja) 高耐圧ショットキーバリアダイオード
US8901570B2 (en) Epitaxial silicon carbide single crystal substrate and process for producing the same
US11047067B2 (en) Crystal laminate structure
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
US10985016B2 (en) Semiconductor substrate, and epitaxial wafer and method for producing same
CN106471163B (zh) 半导体衬底、外延片及其制造方法
JP6875708B2 (ja) 結晶積層構造体、及びそれを製造する方法
US20170222064A1 (en) N-Type Aluminum Nitride Monocrystalline Substrate
US20240352619A1 (en) Crystal lamination structure, semiconductor device, and method of manufacturing crystal lamination structure
CN117941041A (zh) 晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190626

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200718

R150 Certificate of patent or registration of utility model

Ref document number: 6758569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250