JP7191322B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP7191322B2
JP7191322B2 JP2018243227A JP2018243227A JP7191322B2 JP 7191322 B2 JP7191322 B2 JP 7191322B2 JP 2018243227 A JP2018243227 A JP 2018243227A JP 2018243227 A JP2018243227 A JP 2018243227A JP 7191322 B2 JP7191322 B2 JP 7191322B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
gallium oxide
oxide semiconductor
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018243227A
Other languages
English (en)
Other versions
JP2020105038A (ja
Inventor
芳宏 色川
俊秀 生田目
和貴 三石
浩司 木本
康夫 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2018243227A priority Critical patent/JP7191322B2/ja
Publication of JP2020105038A publication Critical patent/JP2020105038A/ja
Application granted granted Critical
Publication of JP7191322B2 publication Critical patent/JP7191322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体基板、半導体基板の製造方法およびそれを用いた半導体装置に係り、特にバンドギャップが広く、結晶の対称性が高く、かつキャリア移動度の高い半導体基板、半導体基板の製造方法およびそれを用いた半導体装置に関する。
近年、パワーデバイスは、需要が急激に高まっていて、すでにハイブリッド車や高効率電車のキーデバイスになっている。そして、パワーデバイスは、今後のスマート社会を支えるキーデバイスと位置づけられている。このため、パワーデバイスの需要は今後も益々高まっていくものと考えられている。
パワーデバイスを提供するためにはバンドギャップの広い半導体が必要になる。
広バンドギャップの半導体の中でも酸化ガリウム(Ga)は、4.8~5.0eVという極めて広いバンドギャップを有するため、近年特に注目を集めている半導体である。このため、Gaを用いた半導体装置の開発が精力的に進められており、例えば特許文献1および非特許文献1に開示がある。そこでは、酸化ガリウム半導体としてβ-Gaが用いられている。
ここで、β-Gaは安定な構造の結晶であり、結晶格子がa=1.2214nm、b=0.30371nm、c=0.57981nm、α=γ=90°、β=108.83°の単斜晶系の結晶である。そのバンドギャップは4.8~4.9eVであり、臨界電界強度は約8MV/cmと見積られている。
特開2016-51795号公報
表面科学、Vol.35、No.2、p.p102-107(2014) 精密工学会誌、Vol.78、No.11、p.p947-951(2012)
β-Ga半導体は広いバンドギャップを有し、絶縁耐圧が高いため、パワー用途の半導体装置(例えば、MISFET(Metal Insulator Semiconductor Field Effect Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor))用の半導体基板として注目を集めている。
一方で、β-Gaは、単斜晶系の材料であるため結晶の対称性が低く、キャリア移動度やバンドギャップの結晶方位依存性が懸念され、また、AlN、BN、GaNなどの窒化物半導体との組み合わせで良質なヘテロ接合を形成しにくいという問題がある。
本発明が解決しようとする課題は、バンドギャップが広くて絶縁耐圧に優れ、キャリアの移動度が高く、キャリア移動度やバンドギャップの結晶方位依存性が少なく、かつ窒化物半導体とのヘテロ接合特性に優れる半導体基板、半導体基板の製造方法およびそれを用いた半導体装置を提供することである。
本発明の構成を下記に示す。
(構成1)
酸化ガリウムの結晶を含む半導体層および剛性を有する基体を備え、
前記酸化ガリウムの結晶は、a軸の格子定数が0.28nm以上0.34nm以下である、半導体基板。
(構成2)
酸化ガリウムの結晶からなる半導体層および剛性を有する基体を備え、
前記酸化ガリウムの結晶は、a軸の格子定数が0.28nm以上0.34nm以下である、半導体基板。
(構成3)
前記酸化ガリウムの結晶は、六方晶および立方晶からなる群から選ばれる1以上の結晶構造をもつ、構成1または2記載の半導体基板。
(構成4)
前記半導体層の表面粗さが0nm以上0.5nm以下である、構成1から3の何れか1に記載の半導体基板。
(構成5)
前記半導体層の表面粗さが0nm以上0.2nm以下である、構成1から3の何れか1に記載の半導体基板。
(構成6)
前記基体は、少なくとも前記半導体層と接する面が導電性を有する基体である、構成1から5の何れか1記載の半導体基板。
(構成7)
前記基体の少なくとも前記半導体層と接する面は、TiN、Ti、W、Al、Pt、Au、NiおよびHfからなる群から選ばれる1以上を有する、構成6記載の半導体基板。
(構成8)
前記基体は、少なくとも前記半導体層と接する面が絶縁性の基体である、構成1から5の何れか1記載の半導体基板。
(構成9)
前記基体の少なくとも前記半導体層と接する面は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、アルミニウム酸窒化物、ハフニウム酸化物およびマグネシウム酸化物からなる群から選ばれる1以上を有する、構成8記載の半導体基板。
(構成10)
窒化ガリウム結晶基板を準備する基板準備工程と、
前記窒化ガリウム結晶基板上に第1の酸化ガリウム半導体層を形成する第1の酸化ガリウム半導体層形成工程と、
前記第1の酸化ガリウム半導体層の上に第2の酸化ガリウム半導体層をエピタキシャル形成する第2の酸化ガリウム半導体層形成工程と、
前記第2の酸化ガリウム半導体層の上に剛性を有する基体を被着形成する基体形成工程と、
前記窒化ガリウム結晶基板を除去する窒化ガリウム結晶基板除去工程と、を有し、
前記第1の酸化ガリウム半導体層はa軸の格子定数が0.28nm以上0.34nm以下の結晶からなる、半導体基板の製造方法。
(構成11)
前記窒化ガリウム結晶基板は、ウルツ鉱構造の単結晶GaNからなる、構成10記載の半導体基板の製造方法。
(構成12)
前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、硫酸、過酸化水素水、アンモニア、フッ酸、塩酸、硝酸、リン酸および水酸化カリウムからなる群から選ばれる1以上を使用して酸化するステップを含む、構成10または11記載の半導体基板の製造方法。
(構成13)
前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を酸素ガス雰囲気下で20℃以上800℃以下の熱酸化を行うステップを含む、構成10または11記載の半導体基板の製造方法。
(構成14)
前記酸素ガスの圧力は大気圧である、構成13記載の半導体基板の製造方法。
(構成15)
前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を150℃以上500℃以下でプラズマCVD酸化を行うステップを含む、構成10または11記載の半導体基板の製造方法。
(構成16)
前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板に第1の酸化膜を形成するステップと、前記第1の酸化膜をウェットエッチングにより除去するステップを含む、構成10または11記載の半導体基板の製造方法。
(構成17)
前記第1の酸化膜は、SiOである、構成16記載の半導体基板の製造方法。
(構成18)
前記第1の酸化膜を形成するステップは、原子層堆積法による、構成16または17記載の半導体基板の製造方法。
(構成19)
前記第2の酸化ガリウム半導体層形成工程は、前記第1の酸化ガリウム半導体層を、150℃以上500℃以下でプラズマ酸化またはオゾン酸化の少なくとも何れか1の酸化処理をするステップを含む、構成10から18の何れか1記載の半導体基板の製造方法。
(構成20)
前記第2の酸化ガリウム半導体層形成工程は、前記第1の酸化ガリウム半導体層上に、150℃以上700℃以下で電子ビーム蒸着、150℃以上700℃以下でMBE、150℃以上870℃以下でCVD、150℃以上700℃以下でHVPE、150℃以上400℃以下でALDおよび150℃以上500℃以下でスパッタリングからなる群から選ばれる1以上の方法を使用して酸化物を形成するステップを含む、構成10から18の何れか1記載の半導体基板の製造方法。
(構成21)
前記窒化ガリウム結晶基板除去工程は、ドライエッチング、機械研磨および化学機械研磨からなる群から選ばれる1以上を行う第1のステップと、
前記第1のステップを行った後に、光を照射しながらエッチングを行う第2のステップを含み、
前記光は、3.4eV以上3.8eV以下のエネルギーをもつ光である、構成10から20の何れか1記載の半導体基板の製造方法。
(構成22)
前記第2のステップのエッチングは、触媒基準エッチングである、構成21記載の半導体基板の製造方法。
(構成23)
前記窒化ガリウム結晶基板除去工程は、前記第1のステップと前記第2のステップの間に、窒化ガリウムの結晶方位依存性をもったウェットエッチングのステップを含む、構成21または22記載の半導体基板の製造方法。
(構成24)
前記窒化ガリウムの結晶方位依存性をもったウェットエッチングは、熱リン酸、水酸化ナトリウムおよび水酸化カリウムからなる群から選ばれる1以上のエッチング液を使用してなされる、構成23に記載の半導体基板の製造方法。
(構成25)
前記基体は、少なくとも前記第2の酸化ガリウム半導体層と接する面が導電性を有する基体である、構成10から24の何れか1記載の半導体基板の製造方法。
(構成26)
前記基体の少なくとも前記第2の酸化ガリウム半導体層と接する面は、TiN、Ti、W、Al、Pt、Au、NiおよびHfからなる群から選ばれる1以上を有する、構成25記載の半導体基板の製造方法。
(構成27)
前記基体は、少なくとも前記第2の酸化ガリウム半導体層と接する面が絶縁性の基体である、構成10から24の何れか1記載の半導体基板の製造方法。
(構成28)
前記基体の少なくとも前記第2の酸化ガリウム半導体層と接する面は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、アルミニウム酸窒化物、ハフニウム酸化物およびマグネシウム酸化物からなる群から選ばれる1以上を有する、構成27記載の半導体基板の製造方法。
(構成29)
構成1から9の何れか1記載の半導体基板を有する半導体装置。
本発明によれば、バンドギャップが広くて絶縁耐圧に優れ、キャリアの移動度が高く、キャリア移動度やバンドギャップの結晶方位依存性が少なく、かつ窒化物半導体とのヘテロ接合特性に優れる半導体基板、その製造方法および半導体装置を提供することが可能になる。
本発明の半導体基板の構造を示す断面図。 (100)面から見た酸化ガリウムの立方晶結晶の構造図。 (111)面から見た酸化ガリウムの立方晶結晶の構造図。 立方晶の酸化ガリウムを(111)面でスライスしたときの切り口における酸素原子の配置を示す構造図。 第1の実施の形態の製造工程を示すフローチャート図。 本発明の半導体装置の製造工程を説明するための断面図。 酸化ガリウム層の断面TEM観察像 酸化ガリウム層の断面TEM観察像 光アシスト触媒基準エッチングの装置構成を示す断面図。 酸化ガリウム層の構造を示す断面TEM観察像とFFT図。 酸化ガリウム層の構造を示す断面TEM観察像とFFT図。 本発明の半導体装置の構造を示す断面図。
<半導体基板の構造>
以下、本発明を実施するための形態を、図面を参照しながら説明する。
本発明の半導体基板1010は、図1に示すように、a軸の格子定数が0.28nm以上0.34nm以下である酸化ガリウムの結晶を含む半導体層15と剛性を有する基体14を備える。あるいは、a軸の格子定数が0.28nm以上0.34nm以下である酸化ガリウムの結晶からなる半導体層15と剛性を有する基体14を備える。
a軸の格子定数が0.28nm以上0.34nm以下である酸化ガリウムの結晶を含む、あるいはその結晶からなる膜は、欠陥およびトラップサイトが少なく、表面粗さも少ない膜にすることができる。この膜を半導体層15として用いることにより、欠陥が少なく、トラップサイトも少なく、かつ表面粗さも小さな半導体基板1010を提供することが可能になる。
a軸の格子定数が0.28nm以上0.34nm以下である酸化ガリウムの結晶を含む膜が、欠陥が少なく、トラップサイトも少なく、かつ表面粗さも小さな膜となる理由は、製造方法のところでも述べるように、この酸化膜が単結晶の窒化ガリウム(GaN)、特にウルツ鉱構造のGaNを基板として形成できることによる。
ウルツ鉱構造のGaNの結晶構造はa軸の格子定数が0.319nmの六方晶である。この構造のGaNと0.28nm以上0.34nm以下のa軸の格子定数をもつ酸化ガリウムは結晶格子の整合性が高く、その両結晶が形成する界面は平滑度が極めて高く、粗さが極めて抑えられた界面になる。
その結果、GaNを基板として半導体層15を作製すると、半導体層15は欠陥およびトラップサイトが少なく、その表面は、平滑度が極めて高く、粗さが極めて抑えられた表面になる。
半導体層15がa軸の格子定数が0.28nm以上0.34nm以下のガリウム酸化物の結晶を含む量は、50体積%以上が好ましく、70体積%以上がより好ましく、100体積%がさらに一層好ましい。
ここで、半導体層15は、a軸の格子定数が0.28nm以上0.34nm以下のガリウム酸化物の結晶を含む量が多いほど好ましい。この量が増えるほど半導体層15の欠陥は少なくなり、トラップサイトは少ないものとなり、さらに半導体層15の表面粗さも少なくなる。
半導体層15は、a軸の格子定数が0.28nm以上0.34nm以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムからなることが好ましい。
六方晶および/または立方晶の結晶は、結晶対称性がよく、キャリア移動度やバンドギャップの結晶方位依存性が小さなものとなる。
その上で、a軸の格子定数が0.28nm以上0.34nm以下の六方晶および/または立方晶の結晶を用いた膜は、欠陥やトラップサイトが少ないものとなる。さらに、その膜は、平滑度が極めて高く、粗さが極めて抑えられた表面になる。
この半導体層を形成するときに用いる基板として用いるウルツ鉱構造のGaNの結晶構造は、上述のように、a軸の格子定数が0.319nmの六方晶であり、この構造のGaNと上記構造の酸化ガリウムは結晶格子の整合性が高い。このため、半導体層15の欠陥は少なく、トラップサイトも少ないものとなる。さらに、その両結晶が形成する界面は平滑度が極めて高く、粗さが極めて抑えられた界面になる。そして、その結果、半導体層15の表面は、平滑度が極めて高く、粗さが極めて抑えられた表面になる。
ここで、本発明におけるa軸の格子定数とは、六方晶結晶の場合は,通常のa軸の格子定数を指し、立方晶結晶の場合は、(111)面でスライスしたときの切り口における結晶格子の格子定数を指す。
図2は、立方晶の酸化ガリウム、例えばγ―Gaの結晶を(100)面から見た図で、同図の2001は酸素原子(O)を、2002はガリウム原子(Ga)を表す。
(100)面でスライスした面(インプレーン)においては、六角形の酸素原子配置は認められない。このため、(100)面はGaN結晶とは格子整合はしない。
図3は、立方晶の酸化ガリウム、例えばγ―Gaの結晶を(111)面から見た図である。ここで、図2の場合と同様に、図3の2001は酸素原子(O)を、2002はガリウム原子(Ga)を表す。そして、この結晶を(111)面、かつ酸素原子2001がある場所でスライスしたとき、その切り口に位置する原子の配置を図4に示す。図4からわかるように、この切り口における(このインプレーンにおける)酸素原子2001は六方晶と同じ結晶配置(結晶格子2011)をなす。
本発明では、このインプレーンでの図4の2021に示されるa、2022に示されるa、2023に示されるaをa軸の格子定数とするが、ほぼ正六角形をなすため、a、aおよびaの値はほぼ等しく、格子定数aで表される。
半導体層15は、ε構造の酸化ガリウム若しくはγ構造の酸化ガリウムから構成され、または、ε構造の酸化ガリウムおよびγ構造の酸化ガリウムの組合せから構成されてもよい。
ここで、ε構造の酸化ガリウムは、六方晶の結晶であり、そのa軸の結晶格子定数は0.290nmである。また、γ構造の酸化ガリウムは、立方晶の結晶であり、(111)面におけるそのa軸の結晶格子定数は0.291nmである。
半導体層15は、ε―Gaを50体積%以上、好ましくは70体積%以上100体積%以下含むガリウム酸化膜が好ましい。
また、半導体層15は、ε―Gaを70体積%以上90体積%以下、γ―Gaを10体積%以上30体積%以下含んでよい。
半導体層15が、a軸の格子定数が0.28nm以上0.34nm以下のガリウム酸化物の結晶を50体積%以上含むガリウム酸化膜である場合は、半導体層15の欠陥は少なく、さらに半導体層15の表面の粗さも小さなものになる。
また、半導体層15が、a軸の格子定数が0.28nm以上0.34nm以下の六方晶、立方晶の少なくとも何れか1の酸化ガリウムを50体積%以上含むガリウム酸化膜である場合は、半導体層15の欠陥は少なく、トラップサイトも少なく、さらに半導体層15の表面の粗さも小さなものになる。
また、酸化物結晶膜15がε―Gaまたはε―Gaとγ―Gaを含むこと、およびε―Gaまたはε―Gaとγ―Gaを上で示した比率で含むこと、を満たす場合は、半導体層15の欠陥は少なく、トラップサイトも少なく、さらに半導体層15の表面の粗さも小さなものになる。
ここで、半導体層15の膜厚は2nm以上30nm以下が好ましく、より好ましくは5nm以上30nm以下が好ましい。なお、ε―Gaおよびγ―Gaは準安定のガリウム酸化膜と位置づけられているガリウム酸化膜の結晶構造体である。
また、半導体層15の表面粗さは、RMS(Root Mean Square)で表して0nm以上0.5nm以下が好ましく、より好ましくは0nm以上0.2nm以下が好ましい。半導体層15の表面粗さがこの範囲にあると、キャリアの散乱が少なくなり、高いキャリア移動度を得ることが可能になる。
半導体層15は、n型のドーパントを有するGaN基板を用いて形成した場合、n型のドーパントが引き継がれて形成されるため、半導体層15にはGaN基板と同種のドーパントが存在する。かつ、ドーパントとして活性であるため、半導体層15はn型半導体として機能する。また、半導体層15には微量の窒素(N)や炭素(C)も取り込まれる。
ここで、n型のドーパントを半導体層15に注入してドーパント量の調整を行ってもよい。そのドーパントとしては、シリコン(Si)、ゲルマニウム(Ge)、スズ(Sn)、フッ素(F)、塩素(Cl)の群から選ばれる少なくとも1以上を挙げることができる。このドーパントの注入方法としては、イオン注入法、不純物拡散法などを挙げることができる。
基体14は、半導体層15を支え、自立するに十分な剛性を有する基体であって、導電性あるいは絶縁性を有する。
基体14が導電性を有する場合は、基体14を電極として利用することが可能になる。その場合、半導体層15の基体14側とは反対側の面に電極を形成すると、半導体層15を挟んでその両主表面に電極が配置された両面電極半導体を簡便に供給することが可能となる。両面電極半導体は発光素子などで多用される。
基体14が導電性を有する例としては、基体14の少なくとも半導体層15と接する面が、窒化チタン(TiN)、チタン(Ti)、タングステン(W)、アルミニウム(Al)、白金(Pt)、金(Au)、ニッケル(Ni)およびハフニウム(Hf)からなる群から選ばれる1以上を有する基板を挙げることができる。
基体14は、これらの材料からなる単層膜でもよいし、積層膜でもよい。また、シリコン(Si)、ガリウム砒素(GaAs)などの半導体基板、炭化ケイ素(SiC)などのセラミックス基板、合成石英やアルカリソーダガラスなどのガラス基板およびポリカードネート樹脂、アクリル樹脂などの樹脂基板上に上記材料が形成されたものを挙げることもできる。
基体14が絶縁性を有する場合は、基体14を介したリーク電流の発生が少ない半導体基板1010を提供することが可能になる。すなわち、半導体基板1010をSOI(Semiconductor On Insulator)基板として使用することが可能になる。
基体14が絶縁性を有する例としては、基体14の少なくとも半導体層15と接する面が、シリコン酸化物(SiO)、シリコン窒化物(SiN)、シリコン酸窒化物(SiO)アルミニウム酸化物(AlO)、アルミニウム酸窒化物(AlO)、ハフニウム酸化物(HfO)およびマグネシウム酸化物(MgO)からなる群から選ばれる1以上を有する基板を挙げることができる。
基体14は、これらの材料からなる単層膜でもよいし、積層膜でもよい。また、合成石英やアルカリソーダガラスなどのガラス基板およびポリカードネート樹脂、アクリル樹脂などの樹脂基板も挙げることができる。
なお、半導体基板1010は、a軸の格子定数が0.28nm以上0.34nm以下の結晶を含む、あるいはa軸の格子定数が0.28nm以上0.34nm以下の結晶からなる半導体層15を有するためAlN、BN、GaNなどの窒化物半導体と結晶格子の整合性が高い。その上で、半導体層15の表面の平滑度が高い。このため、AlN、BN、GaNなどの窒化物半導体とのヘテロ接合特性に優れる。
<半導体基板の製造方法>
次に、半導体基板1010の製造工程を、製造工程を示すフローチャート図である図5と製造フローを断面概要図で示した図6を参照しながら説明する。
最初に、窒化ガリウム結晶基板(GaN基板)11を準備する(図5の工程S1、図6(a))。ここで、GaN基板11には、例えばn型のドーパントを含有させておいてもよい。
GaN基板11は、GaNからなる基板でも、GaNからなる基板やAlGaN基板上にエピタキシャル成長法でGaN単結晶からなる半導体層を形成したものでも構わない。エピタキシャル形成法によりGaN半導体層を形成した場合は、例えば、GaN半導体層の厚さを2μmとすることができる。
ドーパントとしては、シリコン(Si)、ゲルマニウム(Ge)、酸素(O)からなる群から選ばれる少なくとも1以上を挙げることができる。ドーパントの量としては5×1015/cm以上5×1019/cm以下が好ましい。
次に、GaN基板11の主面上に酸化ガリウムからなる、あるいは酸化ガリウムを含む第1の半導体層(第1の酸化ガリウム半導体層)12を形成する(工程S2、図6(b))。
ここで、第1の酸化ガリウム半導体層12は、上述のa軸の格子定数が0.28nm以上0.34nm以下の酸化ガリウムの結晶を含む膜、好ましくは、a軸の格子定数が0.28nm以上0.34nm以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムを含む膜である。これらの酸化ガリウムの量は多いほど好ましく、これらの酸化ガリウムからなる膜が好ましい。a軸の格子定数が0.28nm以上0.34nm以下の六方晶の例としては、ε-Gaを、a軸の格子定数が0.28nm以上0.34nm以下の立方晶の例としては、γ-Gaを挙げることができる。
一般に、酸化ガリウムの結晶はβ構造が安定構造で、ε構造やγ構造は準安定構造とされているが、GaN基板11上に形成されたε構造やγ構造の酸化ガリウム結晶は、GaNの影響を受けて、半導体層として好適な欠陥もトラップサイトも少なく、かつ表面が平滑で粗さの少ないものとなる。また、通常使用の使用環境では経時変化も少ないものとなる。
第1の酸化ガリウム半導体層12を形成する第1の方法は、GaN基板11の表面を、硫酸、過酸化水素水、アンモニア、フッ酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも1つの化学溶液によって酸化させる方法である。
この酸化方法としては、SC1(Standard Cleaning solution 1)(NHOH(アンモニア水)-H(過酸化水素)-HO(水))、SC2(Standard Cleaning solution 2)(HCl(塩酸)-H-HO)、SPM(Sulfuric acid hydrogen Peroxide Mixture)(HSO(硫酸)-H-HO)、バッファードフッ酸溶液(Buffered Hydrogen Fluoride:BHF)など通常は洗浄として用いられる方法を挙げることができる。バッファードフッ酸溶液は通常酸化膜を除去する方法として知られているが、除去とともに生成される酸化膜は、第1の酸化ガリウム半導体層12として好適な膜となる。
この第1の方法によると、第1の酸化ガリウム半導体層12の結晶面(酸化ガリウムの結晶面)はGaN基板11表面の結晶面に揃えて配列される。このため、トラップの少ない良質な第1の酸化ガリウム半導体層12を形成する上で第1の方法は特に好ましい。
なお、この第1の方法に際し、光照射を併用してもよい(Photo-Elctrochemical Oxidationを合わせてもちいてもよい)。例えば、水酸化カリウム、リン酸、グリコール、等の化学溶液にGaN基板11を浸し、GaN基板11の表面に波長280nm以上380nm未満の紫外線(UV)光や波長190nm以上280nm未満の遠視外光(DUV)を照射することによって、GaN基板11の表面を酸化させて第1の酸化ガリウム半導体層12を形成してもよい。
また、第1の方法は、常温か加熱処理が加わっても280℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、ドーパントのプロファイルが変化する、応力が発生するなどの問題を生じやすい。
第1の酸化ガリウム半導体層12を形成する第2の方法は、GaN基板11の表面を酸素ガス雰囲気下で20℃以上800℃以下の熱処理することによって酸化膜を形成する方法である。ここで、酸素ガスの圧力は大気圧が好ましい。
第2の方法において、20℃を下回る温度で熱処理を行うと、第1の酸化ガリウム半導体層12の成長速度が遅くなって製造効率上好ましくない。一方、800℃を超える温度で熱処理を行うと、β-Gaなどのa軸の格子定数が0.28nm以上0.34nm以下の範囲外のガリウム酸化物が生成されるので好ましくない。
第1の酸化ガリウム半導体層12を形成する第3の方法は、GaN基板11の表面を、150℃以上500℃以下の雰囲気においてプラズマCVD酸化処理することによって酸化させて酸化膜を形成する方法である。また、GaN基板11の表面を、150℃以上500℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、酸化膜を形成してもよい。
第3の方法において、150℃を下回る温度で熱処理を行うと、第1の酸化ガリウム半導体層12の成長速度が遅くなって製造効率上好ましくない。一方、500℃を超える温度で熱処理を行うと、0.28nm以上0.34nm以下の範囲外のガリウム酸化物が生成される、界面が荒れる、結晶の単一性が落ちる等の悪影響が生じるので好ましくない。
第1の酸化ガリウム半導体層12を形成する第4の方法は、GaN基板11の表面上に第1の酸化膜を形成し、その後ウェットエッチングを行って第1の酸化膜を除去することにより第1の酸化ガリウム半導体層12を形成する方法である。
第1の酸化膜としては、酸化シリコン、特に好ましくはSiOを挙げることができる。この場合、ウェットエッチング液としてはフッ酸水溶液およびフッ酸とフッ化アンモンの混酸溶液を好んで挙げることができる。なお、第1の酸化膜の膜厚は10nm以上30nm以下とすることが好ましい。なお、第1の酸化膜としては、酸化アルミニウム、好ましくはAlも挙げることができる。
第1の酸化膜の形成方法としては、原子堆積法(ALD:Atomic Layer
Deposition)を好んで挙げることができる。ALD法を用いることにより第1の酸化ガリウム半導体層12は欠陥の少ないものとなる。第1の酸化膜をSiOとしたときのALD法の前駆体としては、例えばtris(dimethylamino)silane(TDMAS)を挙げることができる。
その後、第1の酸化ガリウム半導体層12上に第2の半導体層として第2の酸化ガリウム半導体層13をエピタキシャル形成する(図5の工程S3、図6(c))。第2の酸化ガリウム半導体層13は、a軸の格子定数が0.28nm以上0.34nm以下の結晶を有する、あるいはa軸の格子定数が0.28nm以上0.34nm以下の結晶からなる第1の酸化ガリウム半導体層12を種結晶としてエピタキシャル形成する膜なので、a軸の格子定数が0.28nm以上0.34nm以下の結晶を有する、あるいはa軸の格子定数が0.28nm以上0.34nm以下の結晶からなる膜となる。
第2の酸化ガリウム半導体層13を形成する第1の方法は、第1の酸化ガリウム半導体層12の表面を、150℃以上500℃以下の雰囲気においてプラズマCVD酸化処理することによって酸化させて酸化膜を形成する方法である。また、第1の酸化ガリウム半導体層12の表面を、150℃以上500℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、酸化膜を形成してもよい。
この第1の方法において、150℃を下回る温度で熱処理を行うと、第2の酸化ガリウム半導体層13の成長速度が遅くなって製造効率上好ましくない。一方、500℃を超える温度で熱処理を行うと、0.28nm以上0.34nm以下の範囲外のガリウム酸化物が生成される、界面が荒れる、結晶の単一性が落ちる等の悪影響が生じるので好ましくない。
第2の酸化ガリウム半導体層13を形成する第2の方法は、第1の酸化ガリウム半導体層12の表面に、150℃以上700℃以下の雰囲気において電子ビーム蒸着法および/または分子線エピタキシー(Molecular Beam Epitaxy:MBE)法によって酸化膜を堆積させる方法である。また、第1の酸化ガリウム半導体層12の表面に、150℃以上870℃以下の雰囲気において化学的気相成長(Chemical Vapor Deposition:CVD)法によって酸化膜を堆積させる方法でもよい。また、第1の酸化ガリウム半導体層12の表面に、150℃以上700℃以下の雰囲気においてハイドライド気相成長(Hydride Vapor Phase Epitaxy:HVPE)法によって酸化膜を堆積させる方法でもよい。また、第1の酸化ガリウム半導体層12の表面に、150℃以上400℃以下の雰囲気において原子層堆積(Atomic Layer Deposition:ALD)法によって酸化膜を堆積させる方法でもよい。また、第1の酸化ガリウム半導体層12の表面に、150℃以上500℃以下の雰囲気においてスパッタリング法によって酸化ガリウムを堆積させ、その後アニールを行って酸化膜を堆積させる方法でもよい。また、これらの方法は組み合わせてもよい。
ここで、この際、n型のドーパントを注入してもよい。n型のドーパントとしては、Si、Ge、スズ(Sn)、フッ素(F)、塩素(Cl)からなる群から選ばれる少なくとも1以上を挙げることができる。ドーパントの注入方法としては、堆積時に上記のドーパント元素を添加する方法、堆積後にイオン注入を行う方法、不純物拡散を行う方法、これらの組み合わせを行う方法などを挙げることができる。
なお、これらの第2の酸化ガリウム半導体層13の形成において酸素リッチな条件で成膜すると、ε構造の酸化ガリウムおよび/またはγ構造の酸化ガリウムが形成される。この例を図7および図8に示す。図7はε構造の酸化ガリウムの例であり、図8はγ構造の酸化ガリウムの例である。
次に、基体14を第2の酸化ガリウム半導体層13の上に被着する(図5の工程S4、図6(d))。被着方法としては貼り合わせ法を挙げることができる。
基体14は、第1の酸化ガリウム半導体層12および第2の酸化ガリウム半導体層13からなる半導体層15を支え、自立するに十分な剛性を有する基体であって、導電性または絶縁性を有するものであればよい。
基体14が導電性を有する例としては、基体14の少なくとも半導体層15と接する面が、窒化チタン(TiN)、チタン(Ti)、タングステン(W)、アルミニウム(Al)、白金(Pt)、金(Au)、ニッケル(Ni)およびハフニウム(Hf)からなる群から選ばれる1以上を有する基板を挙げることができる。
基体14は、これらの材料からなる単層膜でもよいし、積層膜でもよい。また、シリコン(Si)、ガリウム砒素(GaAs)などの半導体基板、炭化ケイ素(SiC)などのセラミックス基板、合成石英やアルカリソーダガラスなどのガラス基板およびポリカードネート樹脂、アクリル樹脂などの樹脂基板上に上記材料が形成されたものを挙げることもできる。
基体14が絶縁性を有する例としては、基体14の少なくとも半導体層15と接する面が、シリコン酸化物(SiO)、シリコン窒化物(SiN)、シリコン酸窒化物(SiO)アルミニウム酸化物(AlO)、アルミニウム酸窒化物(AlO)、ハフニウム酸化物(HfO)およびマグネシウム酸化物(MgO)からなる群から選ばれる1以上を有する基板を挙げることができる。
基体14は、これらの材料からなる単層膜でもよいし、積層膜でもよい。また、合成石英やアルカリソーダガラスなどのガラス基板およびポリカードネート樹脂、アクリル樹脂などの樹脂基板も挙げることができる。
次に、GaN基板11を第1の酸化ガリウム半導体層12に機械的および電気的ダメージを極力与えないようにして除去する(図5の工程S5、図6(e))。このようにして、基体14上に第2の酸化ガリウム半導体層13と第1の酸化ガリウム半導体層12からなる半導体層(酸化ガリウム半導体層)15が形成された半導体基板1010が製造される。
GaN基板11の除去は、除去レートの速い第1の除去ステップと、第2の酸化ガリウム半導体層13へのダメージを極力避け、かつ第2の酸化ガリウム半導体層13表面に高い平滑性を与える第2の除去ステップからなる2段階除去とする。
第1の除去ステップは、第2の酸化ガリウム半導体層13の極近傍までGaN基板11を除去することが半導体基板1010の製造時間を短くして製造効率を上げるために好ましい。
ここで、第1の除去ステップとしては、ドライエッチング、機械研磨(MP:Mechanical Polishing)、化学機械研磨(CMP:Chemical Mechanical Polishing)を挙げることができる。
ドライエッチングとしては、ClやBClなどの塩素ガス系の反応性イオンエッチングを挙げることができるが、イオンミリングでもよい。
化学機械研磨は、スラリーをAlやSiOとし、そこに酸化剤とFe等の触媒を加えたものを挙げることができる。
第2の除去ステップとしては、3.4eV以上3.8eV以下、波長で表すと326.3nm以上364.7nm以下の光を照射しながらエッチングすることが好ましい。
GaNは、GaNを酸化してガリウム酸化物あるいは水和したガリウム酸化物という中間体を経て、その中間体をエッチングするというメカニズムに沿うと比較的効率よくエッチングを行うことができる。
GaNのバンドギャップは3.4eV(3.44eV)であるため、この値より大きなエネルギーを外部から光の形で与えるとGaNは中間体に変化しやすい。特に高パワーでこの光を照射するとこの中間体が急激に生成し、その結果酸化ガリウム結晶ではなく、構造の乱れたガリウム酸化物中間体が主に生成される。このようなガリウム酸化物中間体は、一般に、酸化ガリウム結晶よりウェットエッチングなどの化学的エッチングに対してエッチングレートが速い。
一方、半導体層11を構成する酸化ガリウムのバンドギャップは3.8eVより高い4.8eV~5.0eVなので、この波長の光に対して半導体層15は影響を受けない。その結果、GaN基板11のエッチングレートは半導体層15のエッチングレートより速くなり、半導体層15への影響を抑えてGaN基板11を除去することが可能になる。
ここで、3.4eV以上3.8eV以下のエネルギーをもつ高パワーの光源としては、326.3nm以下の波長の光をフィルターでカットした水銀ランプを挙げることができる。
第2の除去ステップのエッチング方式としては、ウェットエッチング、CMP、触媒基準エッチング(CARE:Catalyst-Referred Etching)を挙げることができる。
ここで、ウェットエッチングとしては、例えば、47%以上の濃度のフッ酸水溶液を挙げることができる。また、CMPとしては、スラリーをAlやSiOとし、そこに酸化剤とFe等の触媒を加えたものを挙げることができる。酸化剤としては、例えばS 2-イオンを挙げることができる。
半導体層15へのダメージを極力小さくしてGaN基板11を除去する方法としては触媒基準エッチングが優れる。この方法は、純水やpHが7付近に調整された水溶液中で触媒となる白金(Pt)や二酸化ケイ素(SiO)で構成された基準プレートに被加工面を極近接させて被加工膜をエッチングする方法で、触媒の極近傍にのみ発生するOHによりエッチングが進む方法と考えられている。このため、エッチングは薄皮を剥ぐように単原子レベルの層を原子レベルで除去しながら進むのでエッチングダメージが入りにくい。その上で、被エッチング表面の平滑度が高い。3.4eV以上3.8eV以下の光を照射していると、GaN基板11と半導体層15のエッチングレート差もとれるので、GaN基板11除去後の半導体層15は、欠陥が少なく、トラップサイトも少なく、かつ表面の平滑度も高い(表面粗さが少ない)良好な半導体層になる。
なお、pH7付近に調整された水溶液としては、例えばリン酸緩衝液に極微量のGaイオンを添加したものを挙げることができる。
触媒基準エッチング装置の一例を図9に示す。
触媒基準エッチング装置3001は、試料101に自転を与える回転軸103とそれに繋がれた試料台102、試料台102に設置された試料101に対向するように設置された例えば石英ガラスからなる触媒基準体104、触媒基準体を回転させる回転軸105、少なくとも試料101表面と触媒基準体104の表面の間を満たす純水やpHが7付近に調整された液体107、液体107がこぼれないようにする壁106を備える。
試料101は、回転軸103による自転と回転軸105による公転が組み合わさって、均一な研磨的エッチングを受ける。
さらに、触媒基準エッチング装置3001は、3.4eV以上3.8eV以下の光109を発する光源108を備える。ここで、光源108は、光109が触媒基準体104を介して試料101に届くように配置される。
この触媒基準エッチング装置3001により、第1の除去ステップで除去されずに残ったGaN基板11を完全に除去して、欠陥が少なく、トラップサイトも少なく、かつ表面の平滑度も高い(表面粗さが少ない)良好な半導体層15を得ることができる。
なお、触媒基準エッチングに関しては、例えば非特許文献2に開示がある。
さらに一層半導体層15へのダメージを極力小さくしてGaN基板11を除去する方法としては、第1の除去ステップの後、3.4eV以上3.8eV以下の光照射を伴う触媒基準エッチングの前に、GaNの結晶方位依存性をもったウェットエッチングを行う方法を挙げることができる。
ここで、GaNの結晶方位依存性をもったウェットエッチングとしては、水酸化カリウム(KOH)、水酸化ナトリウム(NaOH)、200℃以上の熱リン酸(HPO)によるウェットエッチングを挙げることができる。また、これらのエッチングの組み合わせでもよい。この種の液でGaNをウェットエッチングすると、GaNはピラミッド状に加工される。GaNがピラミッド状に加工された状態で触媒基準エッチングを行うと、ピラミッドの先の突出した部分が選択的に触媒基準エッチングされる。しかも立体形状は平面形状に比べてエッチング速度が速い。
このため、半導体層15をほとんどエッチングすることなく選択的に残されたGaN基板11を除去することが可能になる。
以上述べてきたように、実施の形態による半導体基板1010は、酸化ガリウムを半導体層15としているためバンドギャップが広く、絶縁耐圧に優れ、キャリア移動度が高い。半導体層15の表面の平滑性が高いため、キャリアの散乱が抑制されて高い移動度をもつ半導体基板となる。
た、半導体層15は、結晶対称性が高いため、キャリア移動度やバンドギャップの結晶方位依存性が少ない。
さらに、半導体層の欠陥が少なく、トラップサイトも少ないので、高パワー用途などに好適な半導体基板である。
また、実施の形態による半導体基板1010は、窒化物半導体とのヘテロ接合特性に優れる。
<半導体装置>
半導体基板1010を用いた半導体装置について断面構造図で示した図12を参照しながら説明する。
半導体装置4010は、基体14、半導体層15、ゲート絶縁膜201、ゲート電極202、ソース電極203およびドレイン電極204を有する。
ゲート絶縁膜201としては、Al,SiO、SiN、SiON、Ta、HfO、HfSiOなどを、その形成方法としてはALD法、PE-ALD法、スパッタリング法およびCVD法などを挙げることができる。ここで、ゲート絶縁膜201は単層膜でも二層膜でも多層膜でもよい。
ゲート電極202は、半導体層15にゲート絶縁膜201を介して設けられた電極であり、その材料としては、アルミニウム(Al)、チタン(Ti)、タングステン(W)、白金(Pt)、金(Au)、銀(Ag)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、ニッケル(Ni)、錫(Sn)、亜鉛(Zn)、多結晶シリコン(poly-Si)からなる群から選ばれた1以上、およびこれらの群から選ばれた1以上を含む合金、これらの群から選ばれた1以上を含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。また、これらの積層膜でもよい。
この電極材料の被着方法としては、蒸着法、スパッタリング法、CVD法などを挙げることができる。これらの中から、半導体装置4010のゲート電極としての仕事関数、抵抗率、製造プロセス工程での耐熱性、汚染および加工性を鑑みて最適な材料が選択される。
ソース電極203およびドレイン電極204は、半導体層15に接して設けられた電極であり、その材料としては、アルミニウム(Al)、チタン(Ti)、タングステン(W)、白金(Pt)、金(Au)、銀(Ag)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、ニッケル(Ni)、錫(Sn)、亜鉛(Zn)、多結晶シリコン(poly-Si)からなる群から選ばれた1以上、およびこれらの群から選ばれた1以上を含む合金、これらの群から選ばれた1以上を含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。また、これらの積層膜でもよい。
この電極材料の被着方法としては、蒸着法、スパッタリング法、CVD法などを挙げることができる。
半導体装置4010の半導体層15は結晶対称性が高くてキャリア移動度やバンドギャップの結晶方位依存性が少なく、さらに、半導体層の欠陥が少なく、トラップサイトも少ないので、半導体装置4010は、キャリア移動度の高いパワー用途に適した半導体装置になる。
以下、本発明の実施例について説明する。当然ながら、本発明はこのような特定の形式に限定されるものではなく、本発明の技術的範囲は特許請求の範囲により規定されるものである。
(実施例1)
実施例1ではガリウム窒化物半導体基板(GaN基板)上に形成される酸化ガリウムについて述べる。
まず、HVPE法で作製したc-planeのGaN(0001)基板を準備し、そのGaN基板の主表面をCMP(Chemical Mechanical Polishing)によって研磨した。GaN基板の厚さは330μmで、フリースタンディングであり、その結晶転移密度は10/cm台で、キャリア密度は1.4×1018/cmである。ここで、このGaNはウルツ鉱構造の単結晶である。
そして、このGaN基板を超音波浴槽中でアセトンおよびエタノールにより有機洗浄し、その後、硫酸と過酸化水素水を体積比で1:1の比率で混合させた混合液を用いて洗浄を行ってGaN基板の表面に酸化膜を形成した。
次に、室温23℃のクリンルーム中に1日放置した時点でのGaN(0001)基板上1に形成された酸化膜の状態を、断面TEMおよびそのデータを基にしたFFT(Fast Fourier Transform)解析により調べた。FFT解析により、結晶の格子整合性が調べられる。断面TEMとしてはJEM-ARM200F(JEOL製)を用い、200kVで観察した。
断面観察結果を図10および図11に示す。図10の(a)は[1-100]方向の断面観察図であり、(b)は(a)の断面TEM像にFFT信号解析を施した像である。図11の(a)は[1-210]方向の断面観察図であり、(b)は(a)の断面TEM像にFFT信号解析を施した像である。図10(b)および図11(b)の白線は回折パターンを示す。その白線が一直線上にあると基板の結晶とその上に形成された膜の結晶格子が格子整合されていることになる。
観察の結果、白線は一直線上に並んでおり、GaN基板上に形成された膜はGaN基板の結晶と結晶格子が整合し、その結晶面は基板であるGaN(0001)基板の結晶面に揃っていることが確認された。したがって、GaN基板上に形成された膜はa軸の結晶格子が0.319nmの結晶である。
なお、ここでは、GaN基板上に形成された膜の厚さが約1nmの場合を例示したが、膜の厚さがより厚い場合(例えば3nm)でもその膜の結晶格子は整合し、また結晶面も基板であるGaN(0001)に揃っていることは確認されている。
次に、低速イオン散乱分光を行って、GaN基板上に形成された膜が6回対称性をもつガリウム酸化物であることを確認した。
したがって、この層を種層にして酸化ガリウム層をエピタキシャル形成すると、この層とエピタキシャル成長された層からなる酸化ガリウム半導体層を形成することができる。
以上説明したように、本発明により、高パワーデバイスに好適な、バンドギャップが広く、絶縁耐圧に優れ、キャリア移動度の高く、結晶方位依存性の小さな半導体基板、その製造方法および半導体装置が提供される。
絶縁耐圧が高く、キャリア移動度も高い半導体基板および半導体装置は、高パワー下での高周波デバイスおよびロジックデバイスへの道を開くものであり、産業の発展に大いに寄与するものと考えられる。
11:GaN基板
12:第1の半導体層(第1の酸化ガリウム半導体層)
13:第2の半導体層(第2の酸化ガリウム半導体層、酸化ガリウムエピタキシャル層)
14:基体
15:半導体層(酸化ガリウム半導体層)
101:試料
102:試料台
103:回転軸
104:触媒基準体(石英ガラス)
105:回転軸
106: 壁
107:液体
108:紫外線照射装置
109:紫外線
201: ゲート絶縁膜
202:ゲート電極
203:ソース電極
204:ドレイン電極
1010:半導体基板
2001:酸素原子(O)
2002:ガリウム原子(Ga)
2011:結晶格子
2021:格子定数a
2022:格子定数a
2023:格子定数a
3001:触媒基準エッチング装置
4010:半導体装置

Claims (11)

  1. 窒化ガリウム結晶基板を準備する基板準備工程と、
    前記窒化ガリウム結晶基板上に第1の酸化ガリウム半導体層を形成する第1の酸化ガリウム半導体層形成工程と、
    前記第1の酸化ガリウム半導体層の上に第2の酸化ガリウム半導体層をエピタキシャル形成する第2の酸化ガリウム半導体層形成工程と、
    前記第2の酸化ガリウム半導体層の上に剛性を有する基体を被着形成する基体形成工程と、
    前記窒化ガリウム結晶基板を除去する窒化ガリウム結晶基板除去工程と、を有し、
    前記第1の酸化ガリウム半導体層はa軸の格子定数が0.28nm以上0.34nm以下の結晶からなり、
    前記窒化ガリウム結晶基板は、ウルツ鉱構造の単結晶GaNからなり、
    前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、硫酸、過酸化水素水、アンモニア、フッ酸、塩酸、硝酸、リン酸および水酸化カリウムからなる群から選ばれる1以上を使用して酸化するステップを含む、半導体基板の製造方法。
  2. 前記第2の酸化ガリウム半導体層形成工程は、前記第1の酸化ガリウム半導体層を、150℃以上500℃以下でプラズマ酸化およびオゾン酸化の少なくとも何れか1の酸化処理をするステップを含む、請求項1記載の半導体基板の製造方法。
  3. 前記第2の酸化ガリウム半導体層形成工程は、前記第1の酸化ガリウム半導体層上に、150℃以上700℃以下で電子ビーム蒸着、150℃以上700℃以下でMBE、150℃以上870℃以下でCVD、150℃以上700℃以下でHVPE、150℃以上400℃以下でALDおよび150℃以上500℃以下でスパッタリングからなる群から選ばれる1以上の方法を使用して酸化物を形成するステップを含む、請求項1記載の半導体基板の製造方法。
  4. 前記窒化ガリウム結晶基板除去工程は、ドライエッチング、機械研磨および化学機械研磨からなる群から選ばれる1以上を行う第1のステップと、
    前記第1のステップを行った後に、光を照射しながらエッチングを行う第2のステップを含み、
    前記光は、3.4eV以上3.8eV以下のエネルギーをもつ光である、請求項1から3の何れか1記載の半導体基板の製造方法。
  5. 前記第2のステップのエッチングは、触媒基準エッチングである、請求項記載の半導体基板の製造方法。
  6. 前記窒化ガリウム結晶基板除去工程は、前記第1のステップと前記第2のステップの間に、窒化ガリウムの結晶方位依存性をもったウェットエッチングのステップを含む、請求項4または5記載の半導体基板の製造方法。
  7. 前記窒化ガリウムの結晶方位依存性をもったウェットエッチングは、熱リン酸、水酸化ナトリウムおよび水酸化カリウムからなる群から選ばれる1以上のエッチング液を使用してなされる、請求項に記載の半導体基板の製造方法。
  8. 前記基体は、少なくとも前記第2の酸化ガリウム半導体層と接する面が導電性を有する基体である、請求項1から7の何れか1記載の半導体基板の製造方法。
  9. 前記基体の少なくとも前記第2の酸化ガリウム半導体層と接する面は、TiN、Ti、W、Al、Pt、Au、NiおよびHfからなる群から選ばれる1以上を有する、請求項記載の半導体基板の製造方法。
  10. 前記基体は、少なくとも前記第2の酸化ガリウム半導体層と接する面が絶縁性の基体である、請求項1から7の何れか1記載の半導体基板の製造方法。
  11. 前記基体の少なくとも前記第2の酸化ガリウム半導体層と接する面は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、アルミニウム酸窒化物、ハフニウム酸化物およびマグネシウム酸化物からなる群から選ばれる1以上を有する、請求項10記載の半導体基板の製造方法。
JP2018243227A 2018-12-26 2018-12-26 半導体基板の製造方法 Active JP7191322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018243227A JP7191322B2 (ja) 2018-12-26 2018-12-26 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018243227A JP7191322B2 (ja) 2018-12-26 2018-12-26 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020105038A JP2020105038A (ja) 2020-07-09
JP7191322B2 true JP7191322B2 (ja) 2022-12-19

Family

ID=71450463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018243227A Active JP7191322B2 (ja) 2018-12-26 2018-12-26 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP7191322B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053730B (zh) * 2021-03-05 2024-05-03 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法
CN113223926A (zh) * 2021-04-16 2021-08-06 西安电子科技大学 一种原子级高质量氧化镓外延层制备方法
CN114551608A (zh) * 2022-03-09 2022-05-27 浙江理工大学 一种等离子处理氧化镓基日盲紫外探测器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201301A (ja) 2010-03-02 2011-10-13 Sumitomo Metal Mining Co Ltd 積層体およびその製造方法、並びにそれを用いた機能素子
JP2016008156A (ja) 2014-06-25 2016-01-18 日本電信電話株式会社 酸化ガリウム結晶膜形成方法
WO2016013239A1 (ja) 2014-07-22 2016-01-28 住友電気工業株式会社 化合物半導体を洗浄する方法、化合物半導体の洗浄用の溶液
JP2016178250A (ja) 2015-03-20 2016-10-06 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP2016204214A (ja) 2015-04-23 2016-12-08 株式会社タムラ製作所 Ga2O3系結晶膜の形成方法、及び結晶積層構造体
JP2017007871A (ja) 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ga2O3単結晶、ε−Ga2O3の製造方法、および、それを用いた半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7067702B2 (ja) * 2017-06-30 2022-05-16 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法
JP7160318B2 (ja) * 2018-08-01 2022-10-25 国立研究開発法人物質・材料研究機構 半導体装置および半導体装置の製造方法
JP7162833B2 (ja) * 2018-08-01 2022-10-31 国立研究開発法人物質・材料研究機構 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201301A (ja) 2010-03-02 2011-10-13 Sumitomo Metal Mining Co Ltd 積層体およびその製造方法、並びにそれを用いた機能素子
JP2016008156A (ja) 2014-06-25 2016-01-18 日本電信電話株式会社 酸化ガリウム結晶膜形成方法
WO2016013239A1 (ja) 2014-07-22 2016-01-28 住友電気工業株式会社 化合物半導体を洗浄する方法、化合物半導体の洗浄用の溶液
JP2016178250A (ja) 2015-03-20 2016-10-06 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP2016204214A (ja) 2015-04-23 2016-12-08 株式会社タムラ製作所 Ga2O3系結晶膜の形成方法、及び結晶積層構造体
JP2017007871A (ja) 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ga2O3単結晶、ε−Ga2O3の製造方法、および、それを用いた半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.Tahara, H.Nishinaka, S.Morimoto and M.Yoshimoto,Stoichiometric control for heteroepitaxial growth of smooth ε-Ga2O3 thin films on c-plane AlN templates by mist chemical vapor deposition,Japanese Journal of Applied Physics,The Japan Society of Applied Physics,2017年06月22日,56巻,078004-1~078004-3
Hiroyuki Nishinaka et al.,Heteroepitaxial growth of ε-Ga2O3 thin films on cubic (111)MgO and (111)yttria-stablized zirconia substrates by mist chemical vapor deposition,Japanese journal of applied physics,2016年,http://doi.org/10.7567/JJAP.55.1202BC

Also Published As

Publication number Publication date
JP2020105038A (ja) 2020-07-09

Similar Documents

Publication Publication Date Title
JP6831911B2 (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
JP7160318B2 (ja) 半導体装置および半導体装置の製造方法
US6579359B1 (en) Method of crystal growth and resulted structures
JP7191322B2 (ja) 半導体基板の製造方法
TW417202B (en) Method and apparatus for etching a semiconductor article and method of preparing a method a semiconductor article by using the same
JP5528612B1 (ja) 半導体装置
CN105190914B (zh) 用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管
WO2005112079A1 (ja) 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法
JP2001274090A (ja) 半導体基板の製造方法
TW201230178A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
TW201203391A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
EP2933825B1 (en) Crystalline multilayer structure and semiconductor device
JP2004265918A (ja) シリコン半導体基板及びその製造方法
JP2019012826A (ja) ガリウム窒化物半導体基板、ガリウム窒化物半導体装置、撮像素子およびそれらの製造方法
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
Kao et al. AlN epitaxy on SiC by low-temperature atomic layer deposition via layer-by-layer, in situ atomic layer annealing
JP4654710B2 (ja) 半導体ウェーハの製造方法
JP4152130B2 (ja) エピタキシャル膜の製造方法およびエピタキシャル膜被覆基板の製造方法
JP7162833B2 (ja) 半導体装置の製造方法
Chuang et al. Thin film GaN LEDs using a patterned oxide sacrificial layer by chemical lift-off process
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
JP4613656B2 (ja) 半導体ウエーハの製造方法
JP4300264B2 (ja) 単結晶ZnO基板の製造方法
JP2022529804A (ja) 半導体構造および方法
US10103232B2 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221129

R150 Certificate of patent or registration of utility model

Ref document number: 7191322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150