JP4613656B2 - 半導体ウエーハの製造方法 - Google Patents

半導体ウエーハの製造方法 Download PDF

Info

Publication number
JP4613656B2
JP4613656B2 JP2005082550A JP2005082550A JP4613656B2 JP 4613656 B2 JP4613656 B2 JP 4613656B2 JP 2005082550 A JP2005082550 A JP 2005082550A JP 2005082550 A JP2005082550 A JP 2005082550A JP 4613656 B2 JP4613656 B2 JP 4613656B2
Authority
JP
Japan
Prior art keywords
layer
relaxed
wafer
manufacturing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005082550A
Other languages
English (en)
Other versions
JP2006269552A (ja
Inventor
浩司 阿賀
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005082550A priority Critical patent/JP4613656B2/ja
Publication of JP2006269552A publication Critical patent/JP2006269552A/ja
Application granted granted Critical
Publication of JP4613656B2 publication Critical patent/JP4613656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、たとえば絶縁体上にSiGe層が形成された半導体ウエーハの製造方法に関するものである。
近年、高速の半導体デバイスの需要に応えるため、Si(シリコン)単結晶ウエーハ上にSi1−XGe層(以下単にSiGe層と記載する場合もある)、Si層を順次エピタキシャル成長させ、このSi層をチャネル領域に用いた高速のMOSFET(Metal−Oxide−Semiconductor Field Effect Transistor:酸化物金属半導体電解効果トランジスター)などの半導体デバイスが提案されている。
この場合、Si1−XGe結晶はSi結晶に比べて格子定数が大きいため、Si1−XGe層上にエピタキシャル成長させたSi層には引っ張り歪みが生じている(以下、このように歪みが生じているSi層を歪Si層と呼ぶ)。その歪み応力によりSi結晶のエネルギーバンド構造が変化し、その結果エネルギーバンドの縮退が解けキャリア移動度の高いエネルギーバンドが形成される。従って、この歪Si層をチャネル領域として用いたMOSFETは通常の1.3〜8倍程度という高速の動作特性を示す。
このような歪Si層を形成するために、シリコン単結晶ウエーハ表面に、厚い傾斜組成Si1−XGe層(Graded SiGe)層と緩和Si1−YGe層(0<Y<1)を形成したウエーハ(バルクSiGe基板)をボンドウエーハとして、イオン注入剥離法(スマートカット(登録商標)法とも呼ばれる)を用いるSGOI(SiGe On Insulator)ウエーハの作製法が提案されている(例えば特許文献1参照)。
なお、ここで傾斜組成Si1−XGe層とは、SiGe層のGe濃度を一定の緩い変化率で増加させながらエピタキシャル成長を行って、SiGe層内の格子歪を緩和させるように形成した層である。そして緩和Si1−YGe層とは、格子歪が緩和した層である。
この方法によれば、シリコン単結晶ウエーハの表面に傾斜組成Si1−XGe層、緩和Si1−YGe層が順次形成されたボンドウエーハを形成し、緩和Si1−YGe層表面から水素イオンを注入することにより緩和Si1−YGe層の内部にイオン注入層を形成し、通常シリコンウエーハの洗浄に用いられるSC−1洗浄液(NHOHとHとの混合水溶液)による表面の洗浄後、ボンドウエーハとベースウエーハとを酸化シリコン(SiO)等からなる絶縁膜を介して密着させて貼り合わせ、その後イオン注入層で剥離を行う。
しかし、この方法によれば、イオン注入工程や貼り合わせ前の洗浄工程を行うための装置においてGeによる汚染が発生していた。また、このように作製したSGOIウエーハにおいて、ボイドやブリスター等の貼り合わせ不良が発生し、製造歩留りが低下していた。
特表2004−510350号公報
本発明は、SGOIウエーハを作製する際に、製造装置でのGe汚染の発生を防ぐことができ、さらに貼り合わせ不良による歩留まりの低下を防止することができる半導体ウエーハの製造方法を提供することを目的とする。
上記目的達成のため、本発明は、半導体ウエーハの製造方法であって、少なくとも、シリコン単結晶ウエーハの表面にGe濃度が徐々に増加する傾斜組成Si1−XGe層(0≦X<1)、格子歪が緩和された緩和Si1−YGe層(0<Y<1)、厚さ5nm未満のシリコン層が順次形成されたボンドウエーハを形成し、前記シリコン層表面から水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより、前記緩和Si1−YGe層の内部又は前記緩和Si1−YGe層と前記傾斜組成Si1−XGe層との界面あるいは前記傾斜組成Si1−XGe層の内部にイオン注入層を形成し、前記シリコン層をエッチング可能な洗浄液により、前記シリコン層が残存するように前記ボンドウエーハを洗浄し、該洗浄後のボンドウエーハのシリコン層の表面とベースウエーハとを絶縁膜を介してまたは直接密着させ、その後前記イオン注入層で剥離を行うことを特徴とする半導体ウエーハの製造方法を提供する(請求項1)。
このように、シリコン単結晶ウエーハの表面に傾斜組成Si1−XGe層、緩和Si1−YGe層、厚さ5nm未満のシリコン層が順次形成されたボンドウエーハを形成し、シリコン層表面から水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより、緩和Si1−YGe層の内部又は緩和Si1−YGe層と傾斜組成Si1−XGe層との界面あるいは前記傾斜組成Si1−XGe層の内部にイオン注入層を形成し、シリコン層をエッチング可能な洗浄液によりシリコン層が残存するようにボンドウエーハを洗浄すれば、イオン注入時及び洗浄時に最表面はシリコン層であり、イオン注入工程や洗浄工程においてGeを含む緩和Si1−YGe層が露出していないので、これらの工程に用いる装置がGeに汚染されるのを防止することができる。また、シリコン層であれば面粗れを防止して洗浄できるので、洗浄後のボンドウエーハのシリコン層の表面とベースウエーハとを絶縁膜を介してまたは直接密着させれば、面粗れによる貼り合わせ不良を防止でき、その後貼り合わせ面にボイドやブリスターが発生するのを防止することができ、製造歩留まりが向上する。また、貼り合わせ面となるシリコン層は5nm未満と非常に薄いので、Ge汚染や面粗れの防止の役割を十分に果たすだけでなく、貼り合わせ後は剥離工程及び後の工程における熱処理において緩和Si1−YGe層に含まれるGeが拡散することにより緩和Si1−YGe層と一体化するため、最終的に残存してデバイスの特性に悪影響を与えることがない。
この場合、前記剥離工程の後に、前記剥離によりベースウエーハ側に移設した最表面の緩和Si1−YGe層の表面を、研磨及び/又は熱処理により平坦化し、該平坦化された緩和Si1−YGe層の表面に歪Si層を形成することが好ましい(請求項2)。
このように、剥離工程の後に、剥離によりベースウエーハ側に移設した最表面の緩和Si1−YGe層の表面を研磨及び/又は熱処理により平坦化し、該平坦化された緩和Si1−YGe層の表面に歪Si層を形成すれば、貼り合わせ不良のないSGOIウエーハの平坦な緩和Si1−YGe層の表面に、歪みを有する歪Si層が形成されたウエーハを高歩留まりで製造できる。
また、前記剥離工程の後に、前記剥離によりベースウエーハ側に移設した最表面の傾斜組成Si1−XGe層の表面を研磨して緩和Si1−YGe層を露出させ、該露出した緩和Si1−YGe層の表面に歪Si層を形成することもできる(請求項3)。
このように、剥離工程の後に、剥離によりベースウエーハ側に移設した最表面の傾斜組成Si1−XGe層の表面を研磨して緩和Si1−YGe層を露出させ、該露出した緩和Si1−YGe層の表面に歪Si層を形成しても、貼り合わせ不良のないSGOIウエーハの平坦な緩和Si1−YGe層の表面に、歪みを有する歪Si層が形成されたウエーハを高歩留まりで製造できる。
また、前記洗浄液として、NHOHとHとの混合水溶液を用いることが好ましい(請求項4)。
このように、洗浄液としてNHOHとHとの混合水溶液であるSC−1洗浄液を用いれば、貼り合わせ面となるシリコン層の表面の面粗れを防止しつつ洗浄効果を十分に高いものとでき、貼り合わせ不良の発生を好適に防止できる。
また、前記洗浄液の組成又は温度もしくは洗浄時間の少なくとも1つを調整することにより、前記シリコン層が残存するように洗浄を行なうことが好ましい(請求項5)。
このように、洗浄液の組成又は温度もしくは洗浄時間の少なくとも1つを調整することにより、エッチング速度を調整でき、容易にシリコン層が残存するように洗浄を行なうことができる。
また、前記ベースウエーハとしてシリコン単結晶ウエーハまたは絶縁性ウエーハを用いることが好ましい(請求項6)。
このようにベースウエーハとしてシリコン単結晶ウエーハを用いれば、熱酸化や気相成長法等により容易にシリコン酸化膜の絶縁膜を形成でき、その絶縁膜を介してシリコン層の表面と密着することができる。また、使用用途等に応じて、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性のベースウエーハを用いてもよい。
本発明に従えば、イオン注入工程や洗浄工程において緩和Si1−YGe層が露出しないので、これらの工程に用いる装置がGeに汚染されるのを防止することができる。また、洗浄後のボンドウエーハのシリコン層の表面とベースウエーハとを絶縁膜を介してまたは直接密着させれば面粗れによる貼り合わせ不良が防止でき、その後イオン注入層で剥離を行なう際に、ボイドやブリスターが発生するのを防止することができ、SGOIウエーハの製造歩留まりが向上する。また、シリコン層があることによってGe汚染や面粗れの防止の役割を十分に果たすだけでなく、貼り合わせ面となるシリコン層は5nm未満と非常に薄いので、貼り合わせ後は剥離工程及び後の工程における熱処理でGeが拡散することにより緩和Si1−YGe層と一体化するため、最終的に残存してデバイスの特性に悪影響を与えることがない。
以下、本発明について詳述する。
前述のように、イオン注入剥離法を用いたSGOIウエーハの作製方法が開示されている。しかし、この方法によれば、イオン注入工程や貼り合わせ前の洗浄工程を行うための装置においてGeによる汚染が発生しており、Geを含まないウエーハの製造に悪影響を及ぼしていた。また、このように作製したSGOIウエーハにおいて、ボイドやブリスター等の貼り合わせ不良が発生し、製造歩留りが低下していた。
本発明者らは、このようなGe汚染は、ボンドウエーハをベースウエーハと貼り合せる前の工程、特に、イオン注入工程や貼り合わせ前の洗浄工程において緩和Si1−YGe層が最表面に露出しているために発生することを見出した。緩和Si1−YGe層が露出していれば、イオン注入の際にGeが飛散し、また洗浄の際に洗浄液にGeが混入するからである。
また、ボイドやブリスター等の貼り合わせ不良は、SiGe層はSC−1洗浄液によるエッチング速度がシリコンに比べて速いので、貼り合せ前洗浄により表面の面粗さが悪化するために発生することを見出した。
そこで本発明者らは、上記問題の解決方法を検討し、緩和Si1−YGe層の上に厚さ5nm未満のシリコン層を形成し、このシリコン層表面から水素イオンまたは希ガスイオンの少なくとも一種類を注入すれば、イオン注入工程においてシリコン層が最表面となり、SiGe層が露出していないため、イオン注入によりGeが飛散せず、イオン注入装置がGe汚染されないことに想到した。また、その後シリコン層をエッチング可能な洗浄液によりシリコン層が残存するようにボンドウエーハを洗浄すれば、洗浄工程においてもシリコン層が最表面のままであり、SiGe層が露出しないため、洗浄液にGeが混入せず、洗浄装置がGe汚染されず、かつ貼り合わせ面となるシリコン層は洗浄により面粗れしないので貼り合わせ不良も防止できることに想到した。
さらに、上記シリコン層はGe汚染や面粗れの防止の役割を十分に果たすだけでなく、シリコン層の厚さが5nm未満と非常に薄いので、その後は剥離工程及び後の工程における熱処理で緩和Si1−YGe層のGeが拡散することにより緩和Si1−YGe層と一体化するため、最終的に残存してデバイスの特性に悪影響を与えることがなく、好適であることに想到した。
本発明者らは以上の想到に基づき本発明を完成させた。
以下では、本発明の実施の形態について図を用いて説明するが、本発明はこれに限定されるものではない。
図1(a)〜(g)は、本発明に従った半導体ウエーハの製造工程の一例を示す図である。
まず、図1(a)のように、気相成長法等により、シリコン単結晶ウエーハ1の表面に傾斜組成Si1−XGe層2、緩和Si1−YGe層3、厚さ5nm未満のシリコン層4を順次エピタキシャル成長させ、ボンドウエーハ5を形成する。
シリコン単結晶ウエーハ1は、従来用いられているものであれば特に限定されない。傾斜組成Si1−XGe層2は、Ge濃度が例えば0%から20%(Xが0から0.2)に徐々に増加するようにエピタキシャル成長させ、これにより層中の歪を緩和するように形成されている。厚さは例えば1〜10μmとできる。
このように形成された傾斜組成Si1−XGe層2の表面を必要に応じてCMP(Chemical Mechanical Polishing:化学機械研磨)により研磨して平坦化した後、その上にGe濃度が一定の高濃度(例えば20%(Yが0.2)以上)であり、格子歪が緩和された緩和Si1−YGe層3をエピタキシャル成長させる。厚さは例えば10〜500nmとできる。
さらに、このように形成された緩和Si1−YGe層3の表面を必要に応じてCMPにより研磨して平坦化した後、その上に厚さ5nm未満のシリコン層4をエピタキシャル成長させる。シリコン層4の厚さは5nm未満であればよいが、均一なシリコン層を形成するために0.5nm以上が好ましい。
なお、上記気相成長は、CVD(Chemical Vapor Deposition:化学蒸着)法やMBE(Molecular Beam Epitaxy:分子線エピタキシー)法などにより行うことができる。CVD法の場合は、例えば、原料ガスとしてSiH又はSiHClとGeHとの混合ガスを用いることができる。キャリアガスとしてはHが用いられる。成長条件としては、例えば温度400〜1,000℃、圧力100Torr(1.33×10Pa)以下とすればよい。
次に、図1(b)に示すように、シリコン層4の表面から水素イオン、アルゴンやヘリウム等の希ガスのイオンの少なくとも一種類を注入することにより、緩和Si1−YGe層3の内部又は緩和Si1−YGe層3と傾斜組成Si1−XGe層2との界面にイオン注入層6を形成する。このような位置にイオン注入層を形成するのは、剥離工程後に緩和Si1−YGe層を最表面とするためである。また、イオン注入層6を傾斜組成Si1−XGe層中に形成することもできる。この場合は、剥離後にCMPを行って平坦化と同時に傾斜組成Si1−XGe層を除去して、緩和Si1−YGe層を露出させる。イオン注入深さは注入エネルギーの大きさに依存するので、所望の注入深さになるように注入エネルギーを設定すればよい。イオン注入量は剥離に必要な注入量(5×1016/cm程度)以上とできる。
このイオン注入工程においてはシリコン層4がボンドウエーハ5の最表面となっておりSiGe層が露出していないため、イオン注入をしてもGeが飛散せず、イオン注入装置がGe汚染されない。
次に、図1(c)に示すように、シリコン層をエッチング可能な洗浄液により、シリコン層4が残存するようにボンドウエーハ5を洗浄する。
洗浄液は、シリコン層をエッチング可能なものであれば特に限定されないが、NHOHとHとの混合水溶液であるSC−1洗浄液を用いれば、貼り合わせ面となるシリコン層4の表面の面粗れを防止しつつ洗浄効果を十分に高いものとでき、貼り合わせ不良の発生を好適に防止できる。
また、予め洗浄液のエッチング速度を調査しておき、洗浄液の組成又は温度もしくは洗浄時間の少なくとも1つを調整することにより、エッチング速度を調整でき、容易にシリコン層が残存するように洗浄を行なうことができる。なお、SC−1洗浄液の場合は、洗浄液の組成は例えばNHOH(29wt%):H(30wt%):HO=1:1:5とでき、洗浄時間は10〜30分、洗浄液の温度は20〜80℃とできる。
このようにシリコン層4が残存するようにボンドウエーハ5を洗浄するので、洗浄工程においてもシリコン層がボンドウエーハの最表面のままであり、SiGe層が露出しないため、洗浄液にGeが混入せず、洗浄装置がGe汚染されない。
また、シリコン層がボンドウエーハの最表面であるから、このような洗浄を行なっても表面の面粗れは起こらず、貼り合わせ不良を防止できる。さらに、表層をエッチングしているので確実に汚染が除されるとともに、シリコン層の厚さも一層薄くなるので、その後の工程で緩和Si1−YGe層と一体化し易い。
次に、図1(d)に示すように、洗浄後のボンドウエーハ5のシリコン層4の表面とベースウエーハ7とを室温にて絶縁膜を介してまたは直接密着させ貼り合わせる。
ベースウエーハ7として、絶縁膜としてシリコン酸化膜8を表面に形成したシリコン単結晶ウエーハを用いることができるが、使用用途等に応じて石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性ウエーハも用いることができる。
次に、図1(e)に示すように、イオン注入層6で剥離を行う。この場合、例えば窒素雰囲気下で温度400〜600℃程度の熱処理(剥離熱処理)を30分程度行うことによりイオン注入層6を劈開面として剥離することができる。これにより、緩和Si1−YGe層3、シリコン層4がベースウエーハ側に移設される。
剥離後には、貼り合わせ面の結合力を高めるために、例えばアルゴン雰囲気下で温度1000℃以上の結合熱処理を30分以上行なう。これらの熱処理により、緩和Si1−YGe層3のGeがシリコン層4に拡散し、シリコン層4は緩和Si1−YGe層3と一体化する。シリコン層4は厚さが5nm未満と非常に薄く、また洗浄工程によりさらに薄くされているので、このような一体化は迅速かつ容易に行うことができる。
次に、必要に応じて、図1(f)に示すように、剥離によりベースウエーハ側に移設した最表面の緩和Si1−YGe層3の表面を研磨及び/又は熱処理により平坦化する。
研磨の場合は、通常のCMPにより研磨して、平坦化を行うことができる。また熱処理の場合は、例えば水素又は不活性ガスあるいはこれらの混合ガス雰囲気下で1200℃程度の熱処理を行なうことにより、平坦化を行うことができる。
次に、歪Si層を形成する場合は、図1(g)に示すように、気相成長等により、平坦化された緩和Si1−YGe層3の表面に歪Si層9をエピタキシャル成長させる。
気相成長は、CVD法やMBE法などにより行うことができる。CVD法の場合は、例えば、原料ガスとしてSiHを用いることができる。キャリアガスとしてはHが用いられる。成長条件としては、例えば温度400〜1,000℃で好ましくは650℃程度、圧力100Torr(1.33×10Pa)以下で好ましくは80Torr(1.06×10Pa)とすればよい。歪Si層9の厚さは、1〜100nm程度とできるが、特に制限はない。
この歪Si層9の形成の際の熱処理により、シリコン層4の緩和Si1−YGe層3との一体化をより確実に行うことができる。
以上のように、貼り合わせ不良のないSGOIウエーハの緩和Si1−YGe層の表面に歪みを有する歪Si層が形成された半導体ウエーハを高歩留まりで製造できる。
以下、本発明の実施例及び比較例により本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、2、比較例1)
図1(a)〜(g)に示す工程に従い、SGOIウエーハの表面に歪Si層が形成されたウエーハを作製した(実施例1、2)。また、厚さ5nm未満のシリコン層を形成しない以外は図1(a)〜(g)に示す工程に従い、SGOIウエーハを作製した(比較例1)。主な作製条件を表1に示す。
Figure 0004613656
その結果、比較例1のSGOIウエーハは、洗浄により緩和Si1−YGe層がエッチングされる量が大きく、その表面に面荒れが発生したため、これをベースウエーハと貼り合わせた結合面にボイド、ブリスターが多発した。
一方、実施例1、2のSGOIウエーハには、このようなボイド、ブリスターの発生はなかった。また、形成した歪Si層について、顕微ラマン法を用いた装置である堀場製作所製RS−3000を用いて歪量を測定した。その結果、いずれも約0.7%の歪量を有しており、十分な大きさの歪を有する歪Si層が形成されていることがわかった。
また、歪Si層の表面からベースウエーハ表面の酸化膜の界面までのGeの濃度プロファイルをSIMSにより測定した結果、歪Si層下部の緩和Si1−YGe層は酸化膜界面までGe濃度がほぼ一定であることが確認された。すなわち、貼り合わせ前の表面に残存していたシリコン層(厚さ約2nm)は、結合熱処理および歪Si層の形成熱処理によるGeの拡散により緩和Si1−YGe層と一体化し、消失していることが確認された。
さらに、ウエーハ作製後にイオン注入装置及び洗浄装置を調査したところ、比較例1においてはこれらの装置からGeが多量に検出されたが、実施例1、2においてはGeはほとんど検出されなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明に従った半導体ウエーハの製造工程の一例を示す図である。
符号の説明
1…シリコン単結晶ウエーハ、 2…傾斜組成Si1−XGe層、
3…緩和Si1−YGe層、 4…厚さ5nm未満のシリコン層、
5…ボンドウエーハ、 6…イオン注入層、
7…ベースウエーハ、 8…シリコン酸化膜、 9…歪Si層。

Claims (6)

  1. 半導体ウエーハの製造方法であって、少なくとも、シリコン単結晶ウエーハの表面にGe濃度が徐々に増加する傾斜組成Si1−XGe層(0≦X<1)、格子歪が緩和された緩和Si1−YGe層(0<Y<1)、厚さ5nm未満のシリコン層が順次形成されたボンドウエーハを形成し、前記シリコン層表面から水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより、前記緩和Si1−YGe層の内部又は前記緩和Si1−YGe層と前記傾斜組成Si1−XGe層との界面あるいは前記傾斜組成Si1−XGe層の内部にイオン注入層を形成し、前記シリコン層をエッチング可能な洗浄液により、前記シリコン層が残存するように前記ボンドウエーハを洗浄し、該洗浄後のボンドウエーハのシリコン層の表面とベースウエーハとを絶縁膜を介してまたは直接密着させ、その後前記イオン注入層で剥離を行うことを特徴とする半導体ウエーハの製造方法。
  2. 請求項1に記載の半導体ウエーハの製造方法において、前記剥離工程の後に、前記剥離によりベースウエーハ側に移設した最表面の緩和Si1−YGe層の表面を、研磨及び/又は熱処理により平坦化し、該平坦化された緩和Si1−YGe層の表面に歪Si層を形成することを特徴とする半導体ウエーハの製造方法。
  3. 請求項1に記載の半導体ウエーハの製造方法において、前記剥離工程の後に、前記剥離によりベースウエーハ側に移設した最表面の傾斜組成Si1−XGe層の表面を研磨して緩和Si1−YGe層を露出させ、該露出した緩和Si1−YGe層の表面に歪Si層を形成することを特徴とする半導体ウエーハの製造方法。
  4. 請求項1乃至請求項3のいずれか一項に記載の半導体ウエーハの製造方法において、前記洗浄液として、NHOHとHとの混合水溶液を用いることを特徴とする半導体ウエーハの製造方法。
  5. 請求項1乃至請求項4のいずれか一項に記載の半導体ウエーハの製造方法において、前記洗浄液の組成又は温度もしくは洗浄時間の少なくとも1つを調整することにより、前記シリコン層が残存するように洗浄を行なうことを特徴とする半導体ウエーハの製造方法。
  6. 請求項1乃至請求項5のいずれか一項に記載の半導体ウエーハの製造方法において、前記ベースウエーハとしてシリコン単結晶ウエーハまたは絶縁性ウエーハを用いることを特徴とする半導体ウエーハの製造方法。
JP2005082550A 2005-03-22 2005-03-22 半導体ウエーハの製造方法 Active JP4613656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005082550A JP4613656B2 (ja) 2005-03-22 2005-03-22 半導体ウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005082550A JP4613656B2 (ja) 2005-03-22 2005-03-22 半導体ウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006269552A JP2006269552A (ja) 2006-10-05
JP4613656B2 true JP4613656B2 (ja) 2011-01-19

Family

ID=37205226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005082550A Active JP4613656B2 (ja) 2005-03-22 2005-03-22 半導体ウエーハの製造方法

Country Status (1)

Country Link
JP (1) JP4613656B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873299B1 (ko) * 2007-08-20 2008-12-11 주식회사 실트론 Ssoi 기판의 제조방법
CN101866875B (zh) * 2010-06-01 2011-12-07 中国科学院上海微系统与信息技术研究所 一种利用层转移和离子注入技术制备sgoi材料的方法
CN101866874B (zh) * 2010-06-01 2013-05-22 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103805A (ja) * 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
JP2004320000A (ja) * 2003-04-02 2004-11-11 Sumitomo Mitsubishi Silicon Corp 歪Si−SOI基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103805A (ja) * 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
JP2004320000A (ja) * 2003-04-02 2004-11-11 Sumitomo Mitsubishi Silicon Corp 歪Si−SOI基板の製造方法

Also Published As

Publication number Publication date
JP2006269552A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP4617820B2 (ja) 半導体ウェーハの製造方法
JP4906727B2 (ja) ウェハ接合技術を用いて欠陥のない高Ge含有量のSiGeオン・インシュレータ(SGOI)基板を製造する方法
US6054363A (en) Method of manufacturing semiconductor article
JP4975642B2 (ja) SiGe構造の形成および処理
US20070045738A1 (en) Method for the manufacture of a strained silicon-on-insulator structure
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US8765576B2 (en) Process for producing laminated substrate and laminated substrate
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
TWI698960B (zh) 製造絕緣體上半導體之方法
JP2002164520A (ja) 半導体ウェーハの製造方法
EP0843346A2 (en) Method of manufacturing a semiconductor article
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
US7959731B2 (en) Method for producing semiconductor wafer
JP4654710B2 (ja) 半導体ウェーハの製造方法
US7605055B2 (en) Wafer with diamond layer
WO2005027214A1 (ja) 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法
JP4613656B2 (ja) 半導体ウエーハの製造方法
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
JP2007173694A (ja) 半導体基板の作製方法
JP2007019323A (ja) ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP2007214199A (ja) 半導体基板及びその製造方法
JP4649918B2 (ja) 貼り合せウェーハの製造方法
JP4626133B2 (ja) 貼り合せウェーハの製造方法
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100922

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Ref document number: 4613656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250