JP4300264B2 - 単結晶ＺｎＯ基板の製造方法 - Google Patents

Description

本発明は、単結晶酸化亜鉛基板の製造方法に関し、より詳しくは、半導体デバイスの構築に用いる単結晶酸化亜鉛基板に関する。

半導体製造分野において、ワイドギャップ半導体（バンドギャップの大きい半導体をいう。）には、青色、紫色、紫外領域の発光ダイオードなどの光半導体や、低損失のパワーデバイスの次世代の開発を担う材料として大きな期待が寄せられている。主たるワイドギャップ半導体の一つに酸化亜鉛（ＺｎＯ）に代表されるII族酸化物があるが、特にＺｎＯは、直接遷移型であること、バンドギャップが３．３７ｅＶと大きいこと、また、励起子結合エネルギーが６０ｍｅＶと極めて大きいことから、短波長の高効率な発光デバイスをもたらす等の取り分け大きな可能性を秘めている。

他方、ある半導体材料からデバイスが開発され、商品化されて広範囲に利用されるようになるには、その半導体材料が高品質で且つ比較的低コストで製造できることが重要である。ＺｎＯは、原材料自体、地殻中に豊富に存在しておりその点では安価であるが、半導体デバイスを構成するための材料となし得る比較的低い転位欠陥密度の単結晶ＺｎＯ基板として現在までに供給されるに至っているのは、サファイア基板上に単結晶ＺｎＯを成長させたもののみである。然るに、サファイアとＺｎＯ結晶とは、格子不整合が１８％程度と大きい。このため、サファイア基板上の単結晶ＺｎＯ薄膜には、粒界の発生や格子面方向の揺らぎが生じ易く、高品質の単結晶ＺｎＯ薄膜を形成することが困難であり、単結晶ＺｎＯ基板に基づいた発光デバイス等の開発を推進させる上での阻害要因の一つとなっている。また、サファイア基板は非常に高価であるため、これを基板として用いて製造した単結晶ＺｎＯ基板は非常に高価なものとならざるを得ず、このこともまた、単結晶ＺｎＯ基板に基づくデバイスを開発する上での大きな阻害要因である。

特許第３１８３９３９号（特許文献１）には、同一装置内で、単結晶シリコン基板を大気中に曝すことなく、単結晶シリコン基板面上に炭化ケイ素（ＳｉＣ）からなる薄膜を形成し、その薄膜上に単結晶ＺｎＯ薄膜を形成することによる単結晶ＺｎＯ薄膜の製造方法が開示されている。同文献に記載の方法によれば、単結晶シリコン基板を約１３５０℃に加熱し、これに例えばキャリアガス（水素等）中の炭化水素ガスを供給する等の方法で、単結晶シリコン基板面上に０．２〜３μｍ、好ましくは２〜３μｍのＳｉＣ薄膜が形成され、次いでその上に単結晶ＺｎＯが形成される。

しかしながらこの方法によれば、ＳｉＣ薄膜の形成段階でこれが単結晶として得られないか、又は得られたとしても結晶が乱れ、非常に欠陥の多いものしか得ることができないことを本発明者は確認している（データ示さず）。このため、得られたＳｉＣ薄膜上に成長させる単結晶ＺｎＯも欠陥の多いものとなり、実用に適する品質には到底至らない。

一方、半導体デバイスにおいてシリコン層からの漏れ電流を減少させ、いわゆる寄生容量を低下させて、トランジスタの性能を向上させる基板として、単結晶シリコン層の下に絶縁層〔二酸化ケイ素 （ＳｉＯ₂）層など〕を備えたものであるＳＯＩ（シリコン・オン・インスレータ）基板が知られている。ＳＯＩ基板を用いて単結晶ＳｉＣ層を形成する方法として、ＳＯＩ基板を炭化水素系ガス中で加熱して表面の単結晶シリコン層を単結晶ＳｉＣ層へと変性させ、その層上にＳｉＣをエピタキシャル成長させる方法が提案されている（特許文献２）。

更に、ＳＯＩ基板を炭化水素ガス雰囲気中で加熱して表面の単結晶シリコン層を単結晶ＳｉＣ層へと変性させ、場合によりこの表面にＳｉＣをエピタキシャル成長させて単結晶ＳｉＣ層を成長させた上で、その上にＺｎＯをエピタキシャル成長させて単結晶ＺｎＯ層を形成することを特徴とする、単結晶ＺｎＯ基板の製造方法が提案されている（特許文献３、本願出願時において未公開）。しかしながら、詳細な検討の結果、当該特許文献３の方法をそのまま行ったのでは、高品質のＳｉＣ層を得ることが困難であり、転位欠陥密度の低い単結晶ＺｎＯ基板はこの方法では得られないことを、本発明者は見出した。
従って、高品質の単結晶ＺｎＯ基板を比較的安価で製造することのできる技術が、依然として求められている。

他方、ＳＯＩ基板表面の単結晶シリコン層を、犠牲酸化及びフッ酸等による除去によって５ｎｍ程度へと極薄化し、これを炭化水素ガス雰囲気中で加熱して表面の単結晶シリコン層を単結晶ＳｉＣ層へと変性させ、その上にＳｉＣをエピタキシャル成長により積層し厚肉化させることによって、高品質の単結晶ＳｉＣ基板が得られることも報告されている（非特許文献１参照）。
特許第３１８３９３９号公報 特開２００６−２２８７６３号公報 特願２００５−２９７６８７ 「産学官連携総合シンポジウム」要旨集、第１〜１１頁、大阪府立大学産学官連携機構、平成１８年２月２８日

上記の背景において、本発明の一目的は、高品質の単結晶ＺｎＯ基板を、従来に比して安価に製造する方法を提供することである。
本発明の別の一目的は、そのような方法により、従来に比して安価で且つ高品質の単結晶ＺｎＯ基板を提供することである。

本発明者は、表面の単結晶シリコン層とその下に設けられたＳｉＯ₂絶縁層とを有する基板において、単結晶シリコン層を、その表面を酸化し除去して数ｎｍ程度の厚みの薄層とした上で、加熱下にこれにキャリアガス中の炭化水素ガスを供給して全層をＳｉＣへと変換すると、極めて平坦性のよい単結晶ＳｉＣ層が得られ、この平坦なＳｉＣ層上に、化学気相成長法（ＣＶＤ）を用いることによって、所定の加熱条件下において、転位欠陥密度の非常に低い単結晶ＺｎＯ層を容易に形成できることを見出した。本発明は、この知見に基づき、更に検討を重ねて完成されたものである。

すなわち本発明は以下を提供する。
１．単結晶ＺｎＯ基板の製造方法であって、
（ａ）ＳｉＯ₂絶縁層と、該絶縁層上に設けられた、表面を構成する単結晶シリコン層とを含んでなる、半導体基板を準備するステップと、
（ｂ）該半導体基板の単結晶シリコン層をその表面側から、該絶縁層上に単結晶シリコン層を３〜７ｎｍの厚みだけ残して酸化するステップと、
（ｃ）ステップ（ｂ）における酸化により生じた表面側のＳｉＯ₂層を、残された単結晶シリコン層上から除去するステップと、
（ｄ）該残された単結晶シリコン層に、これを加熱しつつキャリアガスと共に炭化水素ガスを供給して、該残された単結晶シリコン層の全層を単結晶ＳｉＣ層へと変換するステップと、
（ｅ）該単結晶ＳｉＣ層の表面に、化学気相成長により０．１〜５μｍの厚みの単結晶ＺｎＯ層を形成するステップと、
（ｆ）ステップ（ｅ）で形成された単結晶ＺｎＯ層を所定温度でアニールするステップと、そして
（ｇ）ステップ（ｆ）でアニールされた単結晶ＺｎＯ層の表面に、化学気相成長により単結晶ＺｎＯ層を形成して全体としての単結晶ＺｎＯ層の層厚を増加させるステップと、
を含む、単結晶ＺｎＯ基板の製造方法。
２．ステップ（ｄ）が、基板温度１２５０℃以上１４０５℃未満において行なわれるものである、上記１の製造方法。
３．ステップ（ｄ）における該キャリアガスの供給量に対する該炭化水素ガス供給量が、体積比で０．１〜０．８％である、上記１又は２の何れかの製造方法。
４．該キャリアガスが水素である、上記１ないし３の何れかの製造方法。
５．ステップ（ｅ）及び（ｇ）における単結晶ＺｎＯ層の形成が、基板を加熱しつつこれに亜鉛源ガス及び酸素源ガスを供給することによるものである、上記１ないし４の何れかの製造方法。
６．該亜鉛源ガスがジ（低級）アルキル亜鉛を含んでなるものである、上記６の製造方法。
７．該酸素源ガスが、酸素、二酸化炭素、水、一酸化炭素、二酸化窒素、及び一酸化窒素よりなる群より選ばれるものである、上記５又は６の製造方法。
８．ステップ（ｅ）における単結晶ＺｎＯ層の形成が、基板温度３００℃以上８００℃未満にて行われるものである、上記１ないし７の何れかの製造方法。
９．ステップ（ｆ）におけるアニールが、基板温度５００℃以上１０００℃未満で行われるものである、上記１ないし８の何れかの製造方法。
１０．ステップ（ｇ）における単結晶ＺｎＯ層の形成が、基板温度４００℃以上９００℃未満にて行われるものである、上記１ないし９の何れかの製造方法。
１１．該半導体基板が該ＳｉＯ₂層下にこれを支持する基層を含むものである、上記１ないし１０の何れかの製造方法。
１２．該基層が、単結晶又は多結晶シリコン層である、上記１１の製造方法。
１３．該基層、該基層及び該ＳｉＯ₂層、該基層から該単結晶ＳｉＣ層まで、又は、該基層から、ステップ（ｅ）において形成された単結晶ＺｎＯ層の全層を含んで更に、ステップ（ｇ）で形成された単結晶ＺｎＯ層のうち一部の厚みを該単結晶ＳｉＣ層との界面側から除去するステップを更に含むものである、上記１１又は１２の製造方法。
１４．該一部の厚みが、該単結晶ＳｉＣ層との界面から１０μｍ以内の厚みまでの部分に相当するものである、上記１３の製造方法。
１５．当該除去により残された基板の裏面に光反射層を形成するステップを更に含むものである、上記１３又は１４の製造方法。
１６．該光反射層が、アルミニウム、銀又はこれらの合金よりなる群より選ばれるものである、上記１４の製造方法。
１７．少なくとも該基層から該ＳｉＯ₂層までを除去するものである、上記１６の製造方法。
１８．該光反射層の裏面に更に、ハンダ付け可能な金属の層を形成するステップを含む、上記１７の製造方法。
１９．該ハンダ付け可能な金属が、銅、ニッケル及びこれらの合金よりなる群より選ばれる金属を含んでなるものである、上記１８の製造方法。
２０．上記１ないし１９の何れかの製造方法により得られる、単結晶ＺｎＯ基板。
２１．該単結晶ＺｎＯ層の転位欠陥密度が１０⁷／ｃｍ²以下である、上記２０の単結晶ＺｎＯ基板。

上記構成になる本発明は、高品質の単結晶ＺｎＯ層〔表面は（０００１）面〕の形成を可能にする。これは、単結晶ＺｎＯと単結晶ＳｉＣとの格子定数差がサファイアとの格子定数差に比して小さいことのみならず、他の一要因として、本発明において、ＳｉＯ₂絶縁層上の単結晶シリコン層を３〜７ｎｍという超薄膜にした上でその全層をＳｉＣ化して得られる層が、より厚い単結晶シリコン層をＳｉＣ化した場合に比して極めて平坦なＳｉＣ表面を与える（本発明者により確認）ことによる。すなわち、この超薄膜ＳｉＣ表面〔３Ｃ−ＳｉＣの（１１１）面となる〕の平坦性は、その上にＳｉＣを更にエピタキシャル成長させて層厚を増加させると、層厚に比例して顕著に荒れ、当初の表面粗さ約０．２ｎｍ（ＲＭＳ）に比して、層厚が１０ｎｍ増える毎に表面粗さが約１ｎｍ（ＲＭＳ）ずつ増加することも、本発明者は見出している。従って、ＳｉＯ₂絶縁層上の単結晶シリコン層を３〜７ｎｍという超薄膜にした上でこれをＳｉＣ化して得られる層は、その極度の薄さにより強度がないものの、これにＳｉＣ層を更に積層して厚みと強度を増すことなくそのまま単結晶ＺｎＯの成長に使用することが、優れた品質の単結晶ＺｎＯ層を得ることに寄与している。加えて、この超薄膜ＳｉＣ層は多少の伸縮が容易であり、また当該層を下から支えるＳｉＯ₂絶縁層がアモルファスであって、加熱下に柔軟性を有するためＳｉＣ層の多少の伸縮を妨げない。これらのことから、この超薄膜ＳｉＣとその上に成長させる単結晶ＺｎＯとの間の格子不整合が、ＳｉＣ層の結晶格子の僅かな縮みによって緩和できる。このことが、超薄膜ＳｉＣ層の表面の高度な平坦性と相俟って、その上に成長させる単結晶ＺｎＯの転位欠陥密度を顕著に低下させて高品質の単結晶ＺｎＯ層を与えるのに大きく寄与する。こうして本発明は、転位欠陥密度が１０⁷／ｃｍ２以下の高品質のＺｎＯ単結晶基板の製造を可能にする。

また、本発明は、単結晶又は多結晶シリコンよりなる基層上にＳｉＯ₂絶縁層及び単結晶シリコン層が積層された、従ってサファイア基板に比して遥かに安価に入手可能な、ＳＯＩ基板を用いることができるため、高品質の単結晶ＺｎＯ基板を従来より遥かに安価に提供することも可能にする。また、そのようなシリコンベースのＳＯＩ基板は、サファイア表面上に形成された単結晶ＺｎＯ層よりなる基板に比して遥かに大口径のものが安価に入手できることから、従来より遥かに大口径のしかも高品質な単結晶ＺｎＯ基板を、安価に製造することも可能である。

更に、本発明における、非光透過性の基層（単結晶シリコン、多結晶シリコン等）を有する半導体基板を材料として用いた場合には、当該非光透過性の基層の除去により、全体が光透過性である単結晶ＺｎＯ基板の安価な製造が可能となる。

加えて、本発明における光反射層の形成は、それにより得られる単結晶ＺｎＯ基板上に発光ダイオードを構成した場合に、その発光層から全方向（立体角４π）へ放射される光のうち、後方（発光ダイオードが取り付けられている機器内部方向）へ向かう光も前方（立体角２π）へと方向転換させることによって、光の取り出し効率を高め、且つそれにより、発光ダイオードの温度上昇も防止することを可能にする。また、反射層としては、青色波長領域を含む可視光に高い反射効率を有する金属であるという点から、アルミニウム、銀又はそれらの合金の使用が極めて効果的である。また反射層にハンダ付け可能な金属層を更に設けたときは、光の取り出し効率を高めたまま、これを電極として利用することが可能となり、発光ダイオードを用いた機器の設計における自由度を、光の発生や取り出しの効率を損なうことなく、高めることができる。

本発明の単結晶ＺｎＯ基板の製造に用いる半導体基板としては、表面の単結晶シリコン層をＳｉＯ₂絶縁層が支える形のＳＯＩ基板であるものであればよく、それ以上は特に限定されない。比較的安価で容易に入手しうるＳＯＩ基板の好ましい一例は、単結晶シリコン基板の表面下にＳｉＯ₂絶縁層を備え、その下にこれを支える基層であるシリコン結晶層を備えたもの（Ｓｉ／ＳｉＯ₂／Ｓｉ）である。この場合、本発明においては絶縁層上に単結晶シリコン層が形成されている基板であれば使用できるから、ＳｉＯ₂層の下に位置してこれを支える基層は単結晶シリコンであっても多結晶シリコンであってもよい。

〔表面の単結晶シリコン層の犠牲酸化〕
図１(a)は、上記の現在比較的安価に入手できるＳＯＩ基板の一例の断面を概念的に図解している（なお、図における各層の厚みは、実際の厚みとは相関しない）。この基板は、典型的には、ＳｉＯ₂絶縁層２上におよそ４５ｎｍの単結晶シリコン層１が形成されて、当該半導体基板の（上側）表面を構成している。ＳｉＯ₂絶縁層２の下には、これを支える基層であるシリコン結晶層（単結晶又は多結晶）が存在する。ＳｉＯ₂絶縁層２この上側表面の単結晶シリコン層１の酸化は、犠牲酸化として当該分野で周知の何れの方法で行ってもよい。ＳＯＩ基板の表面の単結晶シリコン層１に対して、未酸化の単結晶シリコン層１’をＳｉＯ₂絶縁層上２に３〜７ｎｍの厚みで残すように酸化処理を行う（図１(b)を参照）。このためには、酸化工程の各条件を当業者の慣用の仕方で適宜設定すればよく、そのような調整は当業者の日常的作業事項である。条件を設定した後は同一条件で材料基板を処理すればよい。例えば、大気圧下に、基板温度１０００℃にて酸素ガスを１０００ｃｃ／分で約１１０分間流し、又は基板温度１１００℃にて酸素ガスを１０００ｃｃ／分で約４０分間流すなどにより、これを行うことができる。温度及び酸素供給量並びに処理時間は、表面の単結晶シリコン層の厚みに応じて適宜調整すればよい。単結晶シリコンが酸化されてＳｉＯ₂層となるとき層厚が約２．２５倍に増加する。従って、単結晶シリコン層のうち酸化しようとする厚みから、当該厚みが酸化された後の厚みの増分が算出できるから、条件設定において、これを指標としてもよい。

〔犠牲酸化層の除去〕
上記の処理により生じた表面のＳｉＯ₂犠牲層４の除去は、半導体業界において単結晶シリコンの表面のＳｉＯ₂を除去するために常用されている周知の方法の何れを用いて行ってもよい。典型的には例えば、フッ酸（ＨＦ濃度が例えば１〜５０％のもの）に浸漬することにより行うことができる。浸漬時間は、ＳｉＯ₂犠牲層の厚みとフッ酸のＨＦ濃度に依存するが、ＳｉＯ₂犠牲層の厚みが１００ｎｍでフッ酸のＨＦ濃度が１０％の場合には、浸漬時間は室温にて１０分間程度でよい。またフッ酸の代わりにバッファーフッ酸（ＨＦ水溶液にアンモニアを加えたもの。商業的に入手可能）を使用してもよい。洗浄後、清浄な３〜７ｎｍの薄い単結晶シリコン層１’を表面に有する基板が得られる（図１(c)を参照）。

〔単結晶シリコン層の単結晶ＳｉＣ層への変換〕
上記の処理により得られる表面の３〜７ｎｍの厚みの単結晶シリコン層１’の、単結晶ＳｉＣ層への変換は、基板を１２５０℃以上１４０５℃未満の温度に加熱しつつ、キャリアガス（好ましくは水素ガス）と炭化水素ガスに接触させることにより行うことができる。単結晶シリコン層１’が３〜７ｎｍと極めて薄く且つこれがＳｉＯ₂絶縁層２上にある場合にのみ、極めて高品質の単結晶ＳｉＣ層５（３Ｃ−ＳｉＣ。表面は（１１１）面）を容易に得ることができる（図１(d)参照）。単結晶シリコン層がこれより厚いままであると、これを炭化水素／キャリアで処理しても、平坦なＳｉＣ層が得られず、処理時間を長くしてもＳｉＣが粒状に成長して多結晶化する傾向がある。処理時の基板温度は、より好ましくは１２９０〜１３９０℃、更に好ましくは１３２０〜１３８０℃であり、例えば、約１３５０℃としてよい。また、使用する炭化水素ガスは入手しやすいものを適宜選べばよく、特に限定されないが、通常はプロパンを用いるのが便利である。処理は大気圧下〜真空下の何れで行ってもよいが、大気圧下で行うのが好ましい。キャリアガス量に対する水素ガスの体積割合は、０．１〜０．８％とするのが好ましく、０．２〜０．７％とするのがより好ましく、通常は、例えば０．５％付近に設定しておけばよい。キャリアガス及び炭化水素ガスの供給量は適宜であってよく、大気圧下では、例えば、それぞれ約１００００ｃｃ／分及び約５０ｃｃ／分とすればよい。

〔単結晶ＺｎＯ層の形成〕
上記により形成された単結晶ＳｉＣ層５上への、化学気相成長による単結晶ＺｎＯ層の形成には、亜鉛源、酸素源として当業者に周知の適宜の材料を用いることができ、特に限定されない。亜鉛源の例としては、ジ（低級）アルキル亜鉛が挙げられる（ここに、「低級」は、炭素数１〜６個ものをいう。）。具体的には、例えば、ジメチル亜鉛、ジエチル亜鉛、ジイソプロピル亜鉛、ジブチル亜鉛、ジ（sec−ブチル）亜鉛等が挙げられる。酸素源としては、酸素、二酸化炭素、水、一酸化炭素、二酸化窒素、一酸化窒素等が挙げられる。単結晶ＺｎＯ層の形成は、下記のステップ（１）〜（３）に従って行われる。

（１）単結晶ＺｎＯバッファ層の形成
単結晶ＺｎＯ層〔表面は（０００１）面〕の形成は、単結晶ＺｎＯ層が０．１〜５μｍの範囲内の所定の厚さ（設定は適宜でよい）に達するまでは、基板温度は適宜設定してよいが，好ましくは３００℃以上，より好ましくは３５０℃以上，特に好ましくは５００℃以上に，且つ，１２００℃未満，より好ましくは８００℃未満，更に好ましくは７５０℃未満，特に好ましくは７００℃未満に保たれる（この単結晶ＺｎＯ層形成ステップを、「バッファ層形成ステップ」という。）（図１(e)を参照）。バッファ層形成ステップにおける基板温度の適した一例は，例えば、約５００℃である。このような温度範囲で処理を行うことは、ＳｉＣ層５上に最初に形成される単結晶ＺｎＯ層（バッファ層６）の表面の形態が乱れるのを防止する上で重要である

バッファ層形成ステップは、大気圧下〜真空下の何れで行ってもよい。処理を例えば真空下に行う場合、ＺｎＯ源（例えば、ジ（低級）アルキル亜鉛）の供給量は０．１〜１０ｃｃ／分とするのが好ましく、酸素源の供給量は１０〜１０００ｃｃ／分とするのが好ましい。例えば、ＺｎＯ源の供給量を約１ｃｃ／分、酸素源のそれを約１００ｃｃ／分等とすればよい。また、真空下で処理を行う場合、成長圧力は、０．０１〜１０Ｐａとするのが好ましく、例えば、約０．１Ｐａとすればよい。

（２）アニーリング
バッファ層６は、次いで単結晶ＺｎＯの結晶中に存在し得る乱れを整えるためアニーリングに付される（図１(f)）。アニーリング時の基板温度は適宜設定してよいが，好ましくは５００℃以上，より好ましくは６００℃以上，且つ，１４０５℃未満，好ましくは１２００℃未満，より好ましくは１０００℃未満，特に好ましくは８００℃未満である。アニーリング時の基板温度の適した一例は，６５０℃である。アニーリングは酸素雰囲気下に行われることが好ましい。アニーリングは、大気圧〜真空下の何れで行ってもよい。真空下にアニーリングを行う場合、酸素ガスの供給量は、好ましくは１００〜１００００ｃｃ／分であり、圧力は０．１〜１００Ｐａである。アニーリングは高温での短時間処理が適しており、例えば、ランプ加熱型熱処理炉を用いることが好ましい。なお、Ｓｉ／ＳｉＯ₂／Ｓｉ型のＳＯＩ基板に由来するＳｉＯ₂層は、アニーリングに際して（特に降温時に）基板の反りの発生を抑制する効果を有し、このことも高品質の単結晶ＺｎＯ基板の形成において特に有利である。

（３）単結晶ＺｎＯ厚膜の形成
バッファ層６のアニーリング後、化学気相成長による単結晶ＺｎＯ層の更なる形成による厚膜化が行われる（このステップを、「厚膜形成ステップ」という。）（図１(g)）。このステップにより、最初に形成したバッファ層６を含んだ厚膜の単結晶ＺｎＯ層６’ 〔表面は（０００１）面〕が形成される。厚膜形成ステップでは，基板温度を適宜設定して単結晶ＺｎＯ層の成長を行わせることができる（図１(g)を参照）。基板温度は，好ましくは４００℃以上，より好ましくは５００℃以上，且つ，好ましくは１４０５℃未満，より好ましくは９００℃未満，尚もより好ましくは８００℃未満，更に好ましくは７００未満，特に好ましくは６００℃未満である。

バッファ層形成ステップと同様、厚膜形成ステップも、大気圧下〜真空下の何れで行ってもよい。処理を例えば真空下に行う場合、ＺｎＯ源（例えば、ジ（低級）アルキル亜鉛）の供給量は１〜１００ｃｃ／分とするのが好ましく、酸素源の供給量は１００〜１００００ｃｃ／分とするのが好ましい。真空下で処理を行う場合、成長圧力は、０．１〜１００Ｐａとするのが好ましく、例えば約１．０Ｐａとすればよい。厚膜形成ステップにおいて形成すべき単結晶ＺｎＯ層の厚みは、その種々の具体的用途に応じて適宜設定すればよく、特に限定されないが、１００〜３００μｍとするのが、基板に適度な強度を与えるとともに十分な製造効率を確保する上で、通常好ましい。

必須ではないが、上記バッファ層形成ステップ及び厚膜形成ステップにおいて形成された単結晶ＺｎＯ層６’を、次いで、所望によりアニーリングに付してもよい。アニーリングに付す場合は、その条件は、バッファ層のアニーリングについて上記した条件と同様である。この場合にも、ＳｉＯ₂層は、アニーリングに際して（特に降温時に）基板の反りの発生を抑制する効果を有し、高品質の単結晶ＺｎＯ基板の形成において特に有利である。

上記の一連の適正範囲の条件での処理工程を経て、転位欠陥密度１０⁷／ｃｍ²以下、好ましくは１０⁶／ｃｍ²以下の単結晶ＺｎＯ層６’を形成することができる。

Ｓｉ／ＳｉＯ₂／ＳｉよりなるＳＯＩ基板を出発材料として製造した単結晶ＺｎＯ基板（ＺｎＯ／ＳｉＣ／ＳｉＯ₂／Ｓｉ基板）は、そのままでも基板として使用できるが、裏面側から所望の位置までの部分を除去してもよい。除去には化学機械研磨その他当業者に周知の適宜の方法を用いればよい。各層を順次別個に除去する場合には、例えば以下の方法を用いることができる。

〔シリコン基層の除去〕
不透明な裏面側のシリコン結晶層３（基層：厚みは、用いたウエハーの口径に通常依存し、２００〜８００μｍ）の除去により、光に対して透明な単結晶ＺｎＯ基板（ＺｎＯ／ＳｉＣ／ＳｉＯ₂）を得ることができる（図２(h)を参照）。シリコン結晶層３の除去は、ＫＯＨ水溶液を用いて行うことができ、例えば、好ましくは５〜５０重量％、より好ましくは２０重量％のＫＯＨ水溶液中に、６０〜９５℃、より好ましくは８０℃にて浸漬することにより行うことができる。直径８インチのＳＯＩ基板（シリコン層厚：約８００μｍ）に対して、２０重量％のＫＯＨ水溶液（８０℃）を用いる場合、基板の浸漬時間は８００分程度である（エッチング速度：約１μｍ／分）。また、ＫＯＨ水溶液による処理に先立って、研磨（例えば、化学機械研磨）により、シリコン層が例えば１００μｍ程度の厚さになるまで、研磨してもよい。

〔ＳｉＯ₂絶縁層の除去〕
シリコン結晶層に加えて、ＳｉＯ₂絶縁層２を更に除去してもよい。ＳｉＯ₂絶縁層２の除去により得られる単結晶ＺｎＯ基板の裏面は、ＳｉＣ面となり（図２(i)）、導電性となることから、裏面に直接電極を接合することが可能となる。ＳｉＯ₂層の除去方法は、ＳｉＯ₂犠牲層の除去について上述したのと同様である。現在市販のＳＯＩ基板におけるＳｉＯ₂絶縁層の厚み約１５０ｎｍであり、１０％フッ酸に浸漬すれば約１５分で除去することができる。

〔ＳｉＣ層の除去〕
所望により、更にＳｉＣ層５も除去してもよく、これにより単結晶ＺｎＯのみからなる基板が得られる（図２(j)を参照）。ＳｉＣ層５の除去には、例えば、ドライエッチングを用いることができる。ドライエッチングには、例えば、真空中において、ＣＦ₄ガスを０．１〜１００ｃｃ／分（例えば、１０ｃｃ／分）の供給量でＳｉＣ層５に供給し、並行平板等によりアーク放電させることによって行うことができる。この場合、チャンバーの真空値は、１０〜１００００Ｐａとすればよく、好ましくは１００Ｐａ程度とすればよい。なおドライエッチングの代わりに、研磨（例えば、化学機械研磨）によってＳｉＣ層を除去してもよい。

〔単結晶ＺｎＯ層の一部除去〕
また所望により単結晶ＺｎＯ層６’の裏面側をある厚みだけ除去してもよい。除去する厚みは、元々バッファ層６であった部分を含めることを条件に、１０μｍ以内に止めるのが好ましい。１０μｍを超えて除去してもよいが、１０μｍ以内の除去で既に十分高品質の裏面が現われるため、それを超えて除去することに特段の実益がないからである。単結晶ＺｎＯ層６’の裏面側の除去は、例えば化学機械研磨により行えばよい。

〔反射層、電極層の形成〕
少なくとも不透明層（シリコン結晶層３）を除去した後の上記単結晶ＺｎＯ基板の裏面には、反射層を形成してもよい。反射層形成材料には、金属が好ましく、アルミニウム、銀又はこれらの合金が特に好ましい。金属よりなる反射層の形成には、例えば、スパッタリングを用いればよく、その方法は当業者に周知で慣用されているから、操作条件等は適宜設定すればよい。少なくともＳｉＯ₂絶縁層２までを除去した裏面に金属層を形成してあるときは、金属層は、反射層であると同時に電極層としても使用することができる。また、アルミニウム、銀又はこれらの合金よりなる金属層の表面上に、ハンダ付けを可能にするため、これに適した金属層を更に形成することができる。そのような金属の代表的な例としては、銅、ニッケル又はこれらの合金が挙げられる。ハンダ付けが可能な限り、これらの金属以外の金属が同時に含有されることも許容される。ハンダ付けを可能にするための金属層の形成には、反射層の形成と同様、例えば、スパッタリングを用いればよい。

以下、実施例を参照して本発明を更に具体的に説明するが、本発明が当該実施例に限定されることは意図しない。

（１）ＳＯＩ基板の表面層への酸化膜の形成と除去
市販のＳＯＩ基板〔UNIBOND（登録商標）、信越半導体（株）製、直径２００ｍｍ、表面単結晶シリコン層厚４５ｎｍ〕を調達した。これを電気炉に入れ、１０００℃に加熱しつつ、１気圧にて、Ｏ₂ガスを１００００ｃｃ／分の供給量で１８０分間流した。電気炉からＳＯＩ基板を取り出して、ＨＦ水溶液（５重量％）中に、室温にて１０分間浸漬した。基板を超純水で常法により洗浄し、乾燥させる。ＳｉＯ₂絶縁層上の単結晶シリコン層の厚さは、５ｎｍであった（分光エリプソメトリーにより測定）。

（２）表面Ｓｉ層のＳｉＣ層への変性
上記の処理を施したＳＯＩ基板を、ランプ加熱型処理炉に入れ、１３５０℃において、プロパンを水素で希釈してなる雰囲気（水素に対し、プロパンが０．５体積％）中に１５秒間保持することにより、表面単結晶シリコン層の全層をＳｉＣ層に変換する。得られた単結晶ＳｉＣ層の厚さは７ｎｍであった。

（３）ＳｉＣ層上へのＺｎＯバッファ層の形成
上記変性後の基板を、ＣＶＤ装置に入れ、ジエチル亜鉛（１ｃｃ／分）をＺｎ源とし、酸素ガス（１０ｃｃ／分）を酸素源として、基板温度５００℃、気圧０．１Ｐａにて５分間処理し、単結晶ＳｉＣ表面上に厚さ約０．３μｍのＺｎＯ膜を成長させた。

（４）アニーリング
次いでランプ型加熱処理炉中で基板を６５０℃に加熱しつつ、１気圧にて、１００００ｃｃ／分の酸素ガス供給下に１分間、アニーリングを行った。

（５）ＺｎＯバッファ層上への厚膜ＺｎＯ層の形成
上記（３）に引き続き、ジエチル亜鉛（１０ｃｃ／分）をＺｎ源とし、酸素ガス（１００ｃｃ／分）を酸素源として、基板温度６００℃、気圧１Ｐａにて２４０分間処理し、ＺｎＯバッファ層上に厚さ約２００μｍ程度までＺｎＯ単結晶層を成長させる。これにより、転位欠陥密度１×１０⁷／ｃｍ²のＺｎＯ単結晶基板が得られる。

上記（３）で形成したＺｎＯバッファ層（試料ＺｎＯ−１），上記（４）のアニーリングを経たバッファ層（試料ＺｎＯ−２），及び，上記（５）の厚膜ＺｎＯ層の形成ステップにおいて層厚が約４μｍまで成長した段階でのＺｎＯ層（資料ＺｎＯ−３）のそれぞれにつき，Ｘ線回折により結晶性を測定した。結果を図３に示す。図において，縦軸は半値幅を示す。図は，バッファ層形成後，アニーリングにより結晶性が急激に向上し，その後のＺｎＯの積層により結晶性が更に向上して行くことを明らかにしている。また図４及び図５は，試料ＺｎＯ−１及びＺｎＯ−３の断面をそれぞれ示す図面代用写真である。これらの図より，バッファ層のアニーリング後これにＺｎＯ単結晶を積層して行くことで，均質で平坦なＺｎＯ層が形成されて行くことが確認できる。

（６）シリコン層等の除去
上記により得られたＺｎＯ単結晶基板（ＺｎＯ／ＳｉＣ／ＳｉＯ₂／Ｓｉ）につき、次の方法で、Ｓｉ層、Ｓｉ層及びＳｉＯ₂層、Ｓｉ層からＳｉＣ層まで、又は更にＺｎＯ層の一部までを、所望により除去する。
（ａ）Ｓｉ層の除去： 上記ＺｎＯ単結晶基板を８０℃にて２０重量％のＫＯＨ水溶液に浸漬する（エッチング速度約１μｍ／分）。又は代わりとして、Ｓｉ層を、化学機械研磨により除去する。
（ｂ）ＳｉＯ₂層絶縁層の除去： Ｓｉ層除去後の単結晶ＺｎＯ基板を、室温にて１０重量％のＨＦ水溶液に浸漬する（除去速度約１０ｎｍ／分）。又は代わりとして、ＳｉＯ₂絶縁層を、化学機械研磨により除去、若しくは両方法を併用する。
（ｃ）ＳｉＣ層の除去： ＳｉＣ層は、ドライエッチングにより、ＣＦ₄ガスを１０ｃｃ／分だけ真空中（例えば１００Ｐａ）に導入し、平行平板によりアーク放電させることにより、行なう。又は代わりとして、化学機械研磨によりＳｉＣ層を除去、若しくは両方法を併用する。
（ｄ）ＺｎＯ層の裏側面を、約８μｍの厚みだけ化学機械研磨により除去する。

本発明によれば、転位欠陥密度の極めて低い単結晶ＺｎＯ基板を製造することができる。また、全層が光透過性の単結晶ＺｎＯ基板や、裏面に反射層及び／又は電極層を備えた、転位欠陥密度の極めて低い単結晶ＺｎＯ基板を製造することができる。また、極めて安価且つ大口径の、しかも転位欠陥密度の極めて低い単結晶ＺｎＯ基板を製造することができる。

ＳＯＩ基板からのＺｎＯ基板の製造プロセスを示す概念図 裏面側層を除去したＺｎＯ基板の製造プロセスを示す概念図 試料ＺｎＯ−１，ＺｎＯ−２及びＺｎＯ−３のＸ線回折測定結果を示すグラフ 試料ＺｎＯ−１の断面を示す図面代用写真 試料ＺｎＯ−３の断面を示す図面代用写真

符号の説明

１、１’＝単結晶シリコン層、２＝ＳｉＯ₂絶縁層、３＝シリコン結晶層、４＝ＳｉＯ₂犠牲層、５＝単結晶ＳｉＣ層、６、６’、６”＝単結晶ＺｎＯ層

Claims (24)

1. 単結晶ＺｎＯ基板の製造方法であって、
   （ａ）ＳｉＯ₂絶縁層と、該絶縁層上に設けられた、表面を構成する単結晶シリコン層とを含んでなる、半導体基板を準備するステップと、
   （ｂ）該半導体基板の単結晶シリコン層をその表面側から、該絶縁層上に単結晶シリコン層を３〜７ｎｍの厚みだけ残して酸化するステップと、
   （ｃ）ステップ（ｂ）における酸化により生じた表面側のＳｉＯ₂層を、残された単結晶シリコン層上から除去するステップと、
   （ｄ）該残された単結晶シリコン層に、これを加熱しつつキャリアガスと共に炭化水素ガスを供給して、該残された単結晶シリコン層の全層を単結晶ＳｉＣ層へと変換するステップと、
   （ｅ）該単結晶ＳｉＣ層の表面に、化学気相成長により０．１〜５μｍの厚みの単結晶ＺｎＯ層を形成するステップと、
   （ｆ）ステップ（ｅ）で形成された単結晶ＺｎＯ層を所定温度で酸素雰囲気下にアニールするステップと、そして
   （ｇ）ステップ（ｆ）でアニールされた単結晶ＺｎＯ層の表面に、化学気相成長により単結晶ＺｎＯ層を形成して全体としての単結晶ＺｎＯ層の層厚を増加させるステップと、
   を含む、単結晶ＺｎＯ基板の製造方法。
2. ステップ（ｆ）における所定温度が、５００℃以上８００℃未満である、請求項１の製造方法。
3. ステップ（ｆ）におけるアニールをランプ加熱により行なうものである、請求項２の製造方法。
4. ステップ（ｄ）が、基板温度１２５０℃以上１４０５℃未満において行なわれるものである、請求項１ないし３の何れかの製造方法。
5. ステップ（ｄ）における該キャリアガスの供給量に対する該炭化水素ガス供給量が、体積比で０．１〜０．８％である、請求項１ないし４の何れかの製造方法。
6. 該キャリアガスが水素である、請求項１ないし５の何れかの製造方法。
7. ステップ（ｅ）及び（ｇ）における単結晶ＺｎＯ層の形成が、基板を加熱しつつこれに亜鉛源ガス及び酸素源ガスを供給することによるものである、請求項１ないし６の何れかの製造方法。
8. 該亜鉛源ガスがジ（低級）アルキル亜鉛を含んでなるものである、請求項７の製造方法。
9. 該酸素源ガスが、酸素、二酸化炭素、水、一酸化炭素、二酸化窒素、及び一酸化窒素よりなる群より選ばれるものである、請求項７又は８の製造方法。
10. ステップ（ｅ）における単結晶ＺｎＯ層の形成が、基板温度３００℃以上８００℃未満にて行われるものである、請求項１ないし９の何れかの製造方法。
11. ステップ（ｇ）における単結晶ＺｎＯ層の形成が、基板温度４００℃以上９００℃未満にて行われるものである、請求項１ないし１０の何れかの製造方法。
12. 該半導体基板が該ＳｉＯ₂層下にこれを支持する基層を含むものである、請求項１ないし１１の何れかの製造方法。
13. 該基層が、単結晶又は多結晶シリコン層である、請求項１２の製造方法。
14. 該基層を除去するステップを更に含むものである、請求項１２又は１３の製造方法。
15. 該基層及び該ＳｉＯ₂層を除去するステップを更に含むものである、請求項１２又は１３の製造方法。
16. 該基層から該単結晶ＳｉＣ層までを除去するステップを更に含むものである、請求項１２又は１３の製造方法。
17. 該基層から、ステップ（ｅ）において形成された単結晶ＺｎＯ層の全層を含んで更に、ステップ（ｇ）で形成された単結晶ＺｎＯ層のうち一部の厚みを該単結晶ＳｉＣ層との界面側から除去するステップを更に含むものである、請求項１２又は１３の製造方法。
18. 該一部の厚みが、該単結晶ＳｉＣ層との界面から１０μｍ以内の厚みまでの部分に相当するものである、請求項１７の製造方法。
19. 当該除去により残された基板の裏面に光反射層を形成するステップを更に含むものである、請求項１４ないし１８の何れかの製造方法。
20. 該光反射層が、アルミニウム、銀又はこれらの合金よりなる群より選ばれるものである、請求項１９の製造方法。
21. 少なくとも該基層及び該ＳｉＯ₂層を除去するステップと、当該除去により残された基板の裏面に光反射層を形成するステップとを更に含み、該光反射層が、アルミニウム、銀又はこれらの合金よりなる群より選ばれるものである、請求項１２又は１３の製造方法。
22. 該光反射層の裏面に更に、ハンダ付け可能な金属の層を形成するステップを含む、請求項２０又は２１の製造方法。
23. 該ハンダ付け可能な金属が、銅、ニッケル及びこれらの合金よりなる群より選ばれる金属を含んでなるものである、請求項２２の製造方法。
24. 該単結晶ＺｎＯ層の転位欠陥密度が１０⁷／ｃｍ²以下である、請求項１ないし２３の何れかの製造方法。