JP4581332B2 - ベータ鉄シリサイド領域の作製方法 - Google Patents
ベータ鉄シリサイド領域の作製方法 Download PDFInfo
- Publication number
- JP4581332B2 JP4581332B2 JP2003093498A JP2003093498A JP4581332B2 JP 4581332 B2 JP4581332 B2 JP 4581332B2 JP 2003093498 A JP2003093498 A JP 2003093498A JP 2003093498 A JP2003093498 A JP 2003093498A JP 4581332 B2 JP4581332 B2 JP 4581332B2
- Authority
- JP
- Japan
- Prior art keywords
- iron silicide
- silicon substrate
- producing
- silicide region
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、ベータ鉄シリサイド領域の作製方法に関し、特に発光や受光の効率の高いベータ鉄シリサイド領域を作製する方法に関する。
【0002】
【従来の技術】
シリコンは、間接遷移型半導体であるため、原理的には効率の良い発光機能を持つことができない。従って、直接遷移型半導体材料を用いて、これまでに構築されてきたシリコン微細加工技術を生かしつつ、電子的機能と光学的機能とを一体化させた集積型デバイスを製造できれば、高電力回路の電気的絶縁、ノイズ対策、さらには半導体チップ間の光通信による高速化など、新たな用途の拡大が期待できる。
【0003】
そこで、近年、III-V族を中心とする化合物半導体が、様々な光デバイスや電子デバイス等に広く用いられている。例えば、シリコンウエハ上にGaAsをヘテロエピタキシャル成長させる試みも行われているが、GaAsは、Siとの格子不整合が大きいため、良質な結晶性を持つ膜が得られないなどの技術的に多くの問題点を抱えている。
【0004】
半導体のうち、シリサイド系半導体は、複雑且つ多用な結合形態に起因して、優れた電気的特性、光学特性、及び熱電特性等の多数の物性を発現し得る材料として開発が盛んに進められている。シリサイド系半導体のうち、鉄シリサイドは、構成元素が鉄とケイ素という環境負荷が低く且つ資源寿命が長い元素であること、基板として用いられるシリコンとの格子不整合が小さいことなどから、きわめて実用性が高く且つ環境への負荷が少ない材料として注目されている。
【0005】
一般にFexSiyで表される鉄シリサイドは、成長条件や、鉄原子と珪素原子との組成比(x:y)によって複数の結晶相を発現する。結晶性の鉄シリサイドのうち半導体特性を有するのは、ベータ鉄シリサイド(β−FeSi2、以下β鉄シリサイドと称する)である。β鉄シリサイドは、バンドギャップが約0.85eVを持つ疑似直接遷移形半導体であり、斜方晶の結晶構造を有する。さらに、β鉄シリサイドは、発光波長が1.55μm帯域で、石英光ファイバの最低損失波長と一致していることから、シリコン層とのヘテロ接合による発光素子としての開発が進められている。
【0006】
また、β鉄シリサイドは、1eV(1240nm)程度の波長で105(cm−1)オーダの大きな吸収係数を有することから、光センサや太陽電池としての用途も期待されている。
【0007】
【発明が解決しようとする課題】
β鉄シリサイドの吸収係数の波長依存性を測定すると、吸収端から低エネルギ側にすそを引いた吸収スペクトルが観測される。すそを引いた吸収スペクトルは、バンドのすそ或いはバンドギャップ間の局在準位間遷移に基づく吸収と、フォノン・電子相互作用に基づいた吸収とに起因するものである。バンドのすそは、構造欠陥や不純物による結晶の不完全性により生じるものであり、アーバックテールと呼ばれる。アーバックテールの値が大きいと、β鉄シリサイドを用いて受光素子を作製した場合、アーバックテールのエネルギに応じて光電流の著しい低下が生じる。従って、β鉄シリサイドを用いて光センサや太陽電池などのデバイスとして実用化するためには、アーバックテールの値を小さくすることが必要とされている。
【0008】
ところが、作製されたβ鉄シリサイド領域に構造欠陥が多いと、例えばエネルギバンド構造では、バンドギャップ内の価電子帯や伝導帯近傍に欠陥準位が形成され、これが光によって励起されたキャリアのトラップとして作用するため、十分な光電流が得られなくなる。一般に、アーバックテールのエネルギは、膜の構造欠陥の程度を表すものであり、そのエネルギの値が小さいほど欠陥が少ないとされる。
【0009】
アーバックテールが存在する場合は、β鉄シリサイドの光の吸収係数の波長依存性を測定した場合に、吸収端から低エネルギ側に裾を引いた吸収スペクトルとして観測される。そして、アーバックテールの値は、吸収測定によって得られた吸収スペクトルの吸収端の傾きの逆数として求められる。
【0010】
実用に耐えうる、相当量の光電流が流れるデバイスを作製するためには、アーバックテールの値を理想的にはゼロに、若しくはできるだけ小さくすることが必要である。例えば、β鉄シリサイド薄膜と同様の半導体特性を示すアモルファスシリコン薄膜では、デバイスとして、太陽電池としての実用化のためには、アーバックテールの値は上限が100meV程度になることが要求されている。このことから、β鉄シリサイド薄膜の実用化に際しても、アーバックテールの値を100meV以下にすることが必要であると考えられている。
【0011】
本発明は、上記問題点に鑑みて、アーバックテールの値を小さくできるβ鉄シリサイド領域の作製方法を提供することである。
【0012】
【課題を解決するための手段】
そこで、本発明者は、研究によって、β鉄シリサイド薄膜を基板に作製する前に、基板の表面を不活性ガスのイオンビームによって所定の厚み以上にエッチングすると、アーバックテールの値を小さくできることを見いだした。さらに、エッチングされる基板の厚みを所定膜厚以上とすることによって、その後に形成されるβ鉄シリサイドのアーバックテールの値を、デバイスとしての実用レベルとみられる100meV以下に抑制できることも確認した。
【0013】
本発明のβ鉄シリサイド領域の作製方法は、シリコン基板の主面を不活性ガスのイオンによってエッチングして基板を10nm以上エッチングするエッチング工程と、エッチング工程の後に、エッチングされたシリコン基板の主面にβ鉄シリサイド領域を作製する作製工程とを有することを特徴とする。この方法によってシリコン基板の主面にβ鉄シリサイド領域を形成した場合、β鉄シリサイドのアーバックテールの値を、シリコン基板をエッチングせずに作製したβ鉄シリサイドに比較すると小さくできる。従って、アーバックテールの値が小さいβ鉄シリサイドを受光層として受光素子を作製した場合、相当量の光電流が受光層を流れることができ、実用に適したデバイス特性を備えることができる。
【0014】
好ましくは、作製工程は、エッチングされたシリコン基板の主面上に鉄薄膜を形成し、鉄薄膜が形成されたシリコン基板を所定温度でアニールしてシリコン基板を鉄と反応させることによりβ鉄シリサイド領域を形成する工程を有する。シリコン基板の上に鉄薄膜を形成した後アニールすることによって、シリコン基板の上に形成された鉄薄膜から鉄原子がシリコン基板内に拡散してシリコンとの熱反応によって鉄シリサイドが形成される。さらに、鉄の成膜条件および熱処理条件の最適化することにより鉄シリサイドの結晶化がすすんでエピタキシャルなβ鉄シリサイド領域がシリコン基板の主面に形成される。
【0015】
また、好ましくは、作製工程は、エッチングされたシリコン基板の主面上にβ鉄シリサイド領域を作製する工程を有する。このようにして、不活性ガスのイオンでエッチングされたシリコン基板の主面上に形成されたβ鉄シリサイド領域は、構造欠陥が少なく、アーバックテールの値が小さいので、かかるβ鉄シリサイド領域を用いて作製したデバイスは、実用に適した特性を備えることができる。
【0016】
この様な良好な特性を持つβ鉄シリサイドを得るための具体的な条件は、エッチング工程にて、不活性ガスはアルゴンを使用して、シリコン基板を10nm以上エッチングすることが好ましい。シリコン基板をアルゴンガスのイオンによって10nm以上エッチングしてから形成されたβ鉄シリサイドは、アーバックテールが抑制されて、デバイスに作製したときに実用に適した特性を備えることができる。また、シリコン基板の主面に形成されるβ鉄シリサイド領域は、薄膜であるから、受発光素子などのデバイスに容易に組み込める。
【0017】
【発明の実施の形態】
本発明のβ鉄シリサイド領域の作製方法について、図面を参照しながら説明する。図1に、本発明によるβ鉄シリサイド領域の作製方法の実施形態を示す。図1(a)に示すように、例えばシリコン基板10をフッ酸(HF/H2O)水溶液を用いて自然酸化膜を除去し、イオンビームエッチング装置(図示せず)にロードする。イオンビームエッチング装置において、図1(b)に示すように、Ar等の不活性ガスのイオンビームをシリコン基板10に照射して、シリコン基板10の主面10aを10nm以上の厚みに亘ってエッチングする。なお、イオンビームによってエッチングされた部分を符号12で示す。なお、イオンビームを形成するガスは、Arに限らず、Ne、Xe等の適宜の不活性ガスを用いることができる。
【0018】
次に、図1(c)に示すように、例えばイオンビームスパッタ法、RFスパッタ法、電子ビーム蒸着法、及びレーザーアブレーション法等の適宜の薄膜作成技術を用いて、Fe薄膜14をシリコン基板10のエッチングされた主面10aに形成する。次に、図1(d)に示すように、Fe薄膜14の上に例えばSiO2からなるキャップ層16を形成してFe薄膜14を被覆する。その後、例えば窒素雰囲気中で温度900℃で3時間アニールする。アニールにより、Fe薄膜14からFe原子がシリコン基板10内に拡散し、シリコンと熱反応することによって、図1(e)に示すようにβ鉄シリサイドのエピタキシャル膜18が得られる。
【0019】
または、図1(b)に示すエッチング処理の後、図1(f)に示すように、シリコン基板10のエッチングされた主面10aの上に、CVD法やスパッタ法などの薄膜作成技術を用いて鉄シリサイド領域20を作製する。その後、例えば真空雰囲気中で温度900℃で3時間アニールして鉄シリサイドの結晶化を促進させて、図1(g)に示すように、シリコン基板10にβ鉄シリサイドエピタキシャル領域20aを形成する。
【0020】
上記の何れの方法によっても、シリコン基板10にβ鉄シリサイド領域18、20aを形成することができる。なお、上記の成膜後のシリコン基板10のアニールは、β鉄シリサイドの結晶化を促進させながらもα相が発現しない600〜940℃の範囲内の温度であれば、適宜の温度で行うことができる。
【0021】
【実施例】
次に、アーバックテールを所定値、好ましくは100meV以下にする基板のエッチングの厚みについて以下の実験を行った。基板をエッチングする適切な厚みを決定するために、エッチングの厚みを以下に説明するようにそれぞれ変えて、サンプル1乃至4のβ鉄シリサイド薄膜を作製した。そして、各サンプルの吸収スペクトルを測定して、アーバックテールの値を求めた。なお、吸収測定は、日立製作所製のU−4000系自記分光光度計を用いて行った。
【0022】
4つのサンプル1乃至4の作製時の条件について以下に説明する。最初に、イオンビームエッチング装置において、各サンプル1乃至4のシリコン基板を、ビーム電圧500V、ビーム電流50mAのArイオンビームで照射した。この時のエッチングの厚みを、サンプル1は10nmとし、サンプル2は20nm、サンプル3は50nm、サンプル4は100nmとした。
【0023】
次に、イオンビームスパッタ法を用いてエッチングしたシリコン基板の一主面に膜厚100nmのFe薄膜を形成した。スパッタ時の条件は、ビーム電圧を600Vとし、ビーム電流を150mAとし、チャンバ内の圧力を1×10−4Paとした。
【0024】
次に、何れのサンプルにも、キャップ層として膜厚100nmのSiO2をスパッタ法にてFe薄膜の上に形成してFe薄膜を被覆した。この時のスパッタ条件は、RF投入電力を50Wとし、スパッタ圧力を0.3Paとし、基板温度は室温のままとした。そして、上記のキャップ層で被覆されたFe薄膜が形成された基板を窒素雰囲気中で900℃で3時間アニールし、基板にβ鉄シリサイドのエピタキシャル薄膜を作製した。
【0025】
次に、各サンプルの吸収スペクトルを測定して、アーバックテールの値を求めた。その結果を以下の表1に示す。なお、比較のために、Arイオンビーム照射によるエッチングを行わずに基板にβ鉄シリサイド薄膜を作製し、アーバックテールの値を求めたものを比較例とする。
【0026】
【表1】
【0027】
表1を参照すると、エッチングを行わなかったβ鉄シリサイド薄膜のアーバックテールは、150meVである。一方、エッチングによってシリコン基板を10nm削ってから作製されたβ鉄シリサイド薄膜のアーバックテールは、70meVであり、エッチングの量を20、50、100nmと増やすと、β鉄シリサイド薄膜のアーバックテールは、それぞれ52、15、50meVとなっている。
【0028】
また、表1の結果を、エッチングの厚みを横軸とし、アーバックテールを縦軸とするグラフに描いたものを図2に示す。表1及び図2から、基板のエッチングをせずに形成されたβ鉄シリサイド薄膜(比較例)のアーバックテールの値は、150meVと、実用レベルの上限である100meVを上回っている。しかし、エッチングの厚みが3nmを超えると、アーバックテールの値は100meVを下回り、いずれのサンプル1乃至4のβ鉄シリサイド薄膜も、アーバックテールが100meV以下となっていることが分かる。すなわち、アーバックテールの値は、基板のエッチングの厚みが増加するにつれて徐々に減少することが分かる。また、基板を7nm以上エッチングすると、アーバックテールの値は実用化に適した100meV以下になることも分かる。尚、図2において、点線Aは、アーバックテールのデバイスとして実用可能な上限値である100meVに相当する線を表す。
【0029】
従って、β鉄シリサイド薄膜を基板に作製する前に、成膜を予定している基板の一主面をエッチングすると、好ましくは10nm以上エッチングすると、アーバックテールの小さい、即ち構造欠陥の少ない良好な膜質のβ鉄シリサイドエピタキシャル薄膜を基板に作製できる。また、このようにして基板表面のエッチングを行ってから作製されたβ鉄シリサイド薄膜を用いて、発光素子や受光素子などを作製することにより、発光効率や受光効率を改善することができ、実用に耐えうるデバイス特性をえることができる。
【0030】
なお、本発明においては、「β鉄シリサイド領域」は、シリコン基板の主面の上に作製されたり積層された主要組成がβ鉄シリサイドからなる薄膜や層状の構造体と、シリコン基板を構成するシリコンの一部が鉄と反応し結晶化してβ鉄シリサイドに変化した領域との両方を意味する用語として用いている。
【0031】
【発明の効果】
本発明のβ鉄シリサイド領域の作製方法は、シリコン基板の主面を不活性ガスのイオンによってエッチングして基板を10nm以上エッチングするエッチング工程と、エッチング工程の後に、エッチングされたシリコン基板の主面にβ鉄シリサイド領域を作製する作製工程とを有しているので、β鉄シリサイドのアーバックテールの値を小さくできる。また、アーバックテールの値が小さいβ鉄シリサイドを受光層とする受光素子を作製した場合、実用に適したデバイス特性を備えることができる。
【図面の簡単な説明】
【図1】本発明によるβ鉄シリサイド領域をシリコン基板に作製するプロセスを説明する図である。
【図2】Arイオンガスによるエッチングの厚みと、作製されたβ鉄シリサイドのアーバックテールとの関係を示すグラフである。
【符号の説明】
10 シリコン基板
12 エッチング部
18 β鉄シリサイド領域
Claims (6)
- シリコン基板の主面を不活性ガスのイオンによってエッチングして前記基板を10nm以上エッチングするエッチング工程と、
前記エッチング工程の後に、エッチングされた前記シリコン基板の主面にベータ鉄シリサイド領域を作製する作製工程とを有することを特徴とするベータ鉄シリサイド領域の作製方法。 - 前記作製工程は、エッチングされた前記シリコン基板の主面上に鉄薄膜を形成し、前記鉄薄膜が形成された前記シリコン基板を所定温度でアニールして前記シリコン基板の主面に前記ベータ鉄シリサイド領域を作製する工程を有することを特徴とする請求項1記載のベータ鉄シリサイド領域の作製方法。
- 前記作製工程は、エッチングされた前記シリコン基板の主面上に前記ベータ鉄シリサイド領域を作製する工程を有することを特徴とする請求項1記載のベータ鉄シリサイド領域の作製方法。
- 前記不活性ガスは、アルゴンであることを特徴とする請求項1記載のベータ鉄シリサイド領域の作製方法。
- 前記ベータ鉄シリサイド領域は、薄膜であることを特徴とする請求項3記載のベータ鉄シリサイド領域の作製方法。
- 前記ベータ鉄シリサイド領域のアーバックテールは、発光素子又は受光素子としての実用化に適した100meVを下回ることを特徴とする請求項1記載のベータ鉄シリサイド領域の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093498A JP4581332B2 (ja) | 2003-03-31 | 2003-03-31 | ベータ鉄シリサイド領域の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093498A JP4581332B2 (ja) | 2003-03-31 | 2003-03-31 | ベータ鉄シリサイド領域の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004303868A JP2004303868A (ja) | 2004-10-28 |
JP4581332B2 true JP4581332B2 (ja) | 2010-11-17 |
Family
ID=33406279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003093498A Expired - Fee Related JP4581332B2 (ja) | 2003-03-31 | 2003-03-31 | ベータ鉄シリサイド領域の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581332B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5687606B2 (ja) | 2011-11-14 | 2015-03-18 | トヨタ自動車株式会社 | 太陽光−熱変換部材、太陽光−熱変換装置、及び太陽熱発電装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187996A (ja) * | 1989-12-15 | 1991-08-15 | Canon Inc | 薄膜形成方法 |
JPH07166323A (ja) * | 1993-12-14 | 1995-06-27 | Nippondenso Co Ltd | β−FeSi2 薄膜の製造方法及びβ−FeSi2 薄膜を有する装置 |
JPH08250432A (ja) * | 1995-03-08 | 1996-09-27 | Sony Corp | 気相成長方法とその装置 |
JP2001064099A (ja) * | 1999-08-26 | 2001-03-13 | Matsushita Electronics Industry Corp | 薄膜の形成方法 |
JP2001244199A (ja) * | 2000-03-01 | 2001-09-07 | Matsushita Electric Ind Co Ltd | ベータ鉄シリサイドの成膜方法 |
JP2003059843A (ja) * | 2001-08-17 | 2003-02-28 | Sony Corp | 半導体製造装置及び半導体装置の製造方法 |
-
2003
- 2003-03-31 JP JP2003093498A patent/JP4581332B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187996A (ja) * | 1989-12-15 | 1991-08-15 | Canon Inc | 薄膜形成方法 |
JPH07166323A (ja) * | 1993-12-14 | 1995-06-27 | Nippondenso Co Ltd | β−FeSi2 薄膜の製造方法及びβ−FeSi2 薄膜を有する装置 |
JPH08250432A (ja) * | 1995-03-08 | 1996-09-27 | Sony Corp | 気相成長方法とその装置 |
JP2001064099A (ja) * | 1999-08-26 | 2001-03-13 | Matsushita Electronics Industry Corp | 薄膜の形成方法 |
JP2001244199A (ja) * | 2000-03-01 | 2001-09-07 | Matsushita Electric Ind Co Ltd | ベータ鉄シリサイドの成膜方法 |
JP2003059843A (ja) * | 2001-08-17 | 2003-02-28 | Sony Corp | 半導体製造装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004303868A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6746854B2 (ja) | ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池 | |
TW474012B (en) | Semiconductor substrate and its production method, semiconductor device containing this substrate and its production method | |
JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
US20060252235A1 (en) | Fabrication method for crystalline semiconductor films on foreign substrates | |
JP2004119525A (ja) | 酸化物半導体pn接合デバイス | |
JP2020189781A (ja) | 欠陥ドーピングによるp型酸化ガリウム薄膜の製造手順およびその利用 | |
JP2005064246A (ja) | 光電変換素子、その製造方法および太陽電池 | |
CN113345982A (zh) | 太阳能电池用基板的制造方法及太阳能电池用基板 | |
JPS62570B2 (ja) | ||
JP4581332B2 (ja) | ベータ鉄シリサイド領域の作製方法 | |
CN115763230A (zh) | 一种p型氧化镓薄膜及其制备方法和应用 | |
JP2002076399A (ja) | 太陽電池セルの製造方法およびこの方法で製造された太陽電池セル | |
JPS60158620A (ja) | デバイスの製造方法 | |
JPH10256158A (ja) | 半導体装置及びその製造方法 | |
JP2004303891A (ja) | ベータ鉄シリサイド領域の作製方法 | |
TW201626585A (zh) | 太陽能電池及其製造方法 | |
TWI313026B (en) | Multi layer compound semiconductor solar photovoltaic device and its growing method | |
JP3091882B2 (ja) | 半導体装置及びその製造方法 | |
JP2006287000A (ja) | 熱電デバイス用基板および熱電デバイス | |
KR100366372B1 (ko) | 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법 | |
CN111146299B (zh) | 一种p型AlN薄膜及其制备方法与应用 | |
JP2002217433A (ja) | 半導体装置 | |
JP3065528B2 (ja) | 半導体装置 | |
JP2911291B2 (ja) | 半導体装置の製造方法 | |
JP2004303886A (ja) | ベータ鉄シリサイド及びその薄膜と、ベータ鉄シリサイド薄膜の製造方法及び同薄膜を用いた発光・受光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |