JP2005045182A - 化合物半導体層の形成方法 - Google Patents

化合物半導体層の形成方法 Download PDF

Info

Publication number
JP2005045182A
JP2005045182A JP2003280286A JP2003280286A JP2005045182A JP 2005045182 A JP2005045182 A JP 2005045182A JP 2003280286 A JP2003280286 A JP 2003280286A JP 2003280286 A JP2003280286 A JP 2003280286A JP 2005045182 A JP2005045182 A JP 2005045182A
Authority
JP
Japan
Prior art keywords
compound semiconductor
thin film
forming
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003280286A
Other languages
English (en)
Other versions
JP3868407B2 (ja
Inventor
Hironobu Sai
寛展 齋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003280286A priority Critical patent/JP3868407B2/ja
Priority to US10/897,915 priority patent/US7132351B2/en
Publication of JP2005045182A publication Critical patent/JP2005045182A/ja
Application granted granted Critical
Publication of JP3868407B2 publication Critical patent/JP3868407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 従来よりも基板と化合物半導体層との格子定数の差の許容範囲を大きくし、電子デバイスの設計や特性改善等を図る上で組成の制約を軽減することが可能な化合物半導体層の形成方法を提供する。
【解決手段】 基板上に、該基板とは異種の化合物半導体からなる薄膜を成膜して化合物半導体層を形成する方法であって、基板上に酸化性物質からなる薄膜を成膜した後、前記酸化性物質の薄膜の上に化合物半導体からなる薄膜を成膜し、次いで前記酸化性物質を酸化して酸化物層に転化し、その後前記化合物半導体からなる薄膜の上に、半導体素子を形成する化合物半導体層を順次成膜することを特徴とする化合物半導体層の形成方法。
【選択図】 図１

Description

本発明は、基板上に、基板とは異種の化合物半導体からなる薄膜を成膜して化合物半導体層を形成する方法に関する。
化合物半導体は、半導体レーザーや太陽電池、ＨＥＭＴ等の高速トランジスタをはじめとして様々の半導体素子や光デバイスに多用されている。しかし、これらのデバイスは基板に化合物半導体基板を用いているため、非常に高価なものとなっている。そこで、安価で、大口径のものが得られているＳｉやＧｅ、サファイア等を基板とし、その上に化合物半導体層をエピタキシャル成長させることが試みられている。
しかし、基板と化合物半導体との結晶構造の違い、特に格子定数の違いから、化合物半導体層に歪みが生じて、結晶品質に優れた化合物半導体層を形成することが困難となっている。このような格子不整合に対して、化合物半導体層を成膜した後、アニール処理を施して歪みを緩和したり（例えば、特許文献１参照）、基板と化合物半導体との間に、両者の格子定数に近い格子定数を有する材料かならなる中間層（バッファー層）を介在させる（例えば、特許文献２参照）、等の対策が従来行われている。
特開平５−３２４８６号公報（請求項１、第３頁〜第４頁） 特公平７−６０７９１号公報（請求項１、第３頁〜第４頁）
上記のアニール処理やバッファー層を介在させる方法は、基板と化合物半導体との格子定数の差が比較的小さい場合には有効であり、具体的には、格子定数の差が概ね３％以下であれば、数μｍ程度の膜厚のほぼ良好な結晶品質の化合物半導体層が得られている。しかし、格子定数の差が３％を超えるようになると、化合物半導体層の転位、欠陥が著しくなり、電子デバイスとして使用できなくなる。そのため、格子定数の差が３％以内に収まるように、基板と化合物半導体層とを組み合わせて電子デバイスを製造しているのが実情である。
化合物半導体からなる半導体素子や光デバイスでは、基板及び化合物半導体層の組成によりその特性が大きく異なるが、上記のように格子定数の差には許容範囲があるため、半導体素子や電子デバイスの設計、あるいは特性等の改善を図る上で、大きな制約となっている。
本発明はこのような状況に鑑みてなされたものであり、その目的は、従来よりも基板と化合物半導体層との格子定数の差の許容範囲を大きくし、半導体素子や光デバイスの設計や特性改善等を図る上で組成の制約を軽減することが可能な化合物半導体層の形成方法を提供することにある。
本発明者は上記の目的を達成するために鋭意検討した結果、基板上に酸化性物質からなる薄膜を形成し、その上に化合物半導体層を成膜した後、酸化性物質を酸化することにより、前記化合物半導体層が新たな基板として機能し、更にその上に半導体素子の実態部となる化合物半導体層を順次成膜することにより、当初の基板と半導体素子用の化合物半導体層との間で結晶的なつながりが遮断され、転位や欠陥が十分に少ない半導体素子用の化合物半導体層が得られることを見出し、本発明を完成するに至った。
即ち、本発明は、基板上に、該基板とは異種の化合物半導体からなる薄膜を成膜して化合物半導体層を形成する方法であって、基板上に酸化性物質からなる薄膜を成膜した後、前記酸化性物質の薄膜の上に化合物半導体からなる薄膜を成膜し、次いで前記酸化性物質を酸化して酸化物層に転化し、その後前記化合物半導体からなる薄膜の上に、半導体素子を形成する化合物半導体層を順次成膜することを特徴とする化合物半導体層の形成方法である。
本発明によれば、化合物半導体層を形成するにあたり、基板との間の結晶構造上の制約が従来に比べて少なくなり、半導体素子や光デバイスの設計の自由度が高まり、特性改善を図る上でも有利となる。
以下、本発明に関して図面を参照して詳細に説明する。
図１は本発明の化合物半導体層の形成方法を説明するための工程図であるが、先ず工程（ａ）に示すように、基板１上に酸化性物質からなる薄膜１０を成膜する。ここで、基板１の種類は制限されるものではなく、例えば、ＳｉやＧｅ等のIV族半導体の他、サファイアやＳｉＣ等のセラミックス、あるいはＧａＡｓやＧａＰ等の化合物半導体を基板材料に用いてもよい。コスト的にはIV族半導体基板やセラミック系基板を用いることが好ましい。
酸化性物質は、基板１並びにその上に成膜される化合物半導体と必ずしも格子整合する必要はない。但し、後述されるように、化合物半導体の薄膜を成膜した後に酸化処理が施されるため、より酸化しやすい物質であることが好ましい。具体的には、Ａｌを５０％以上、好ましくは７０％以上含むIII−Ｖ族化合物半導体が望ましく、例えばＡｌＡｓやＧａxＡｌ1-xＡｓ（ｘ≧０．５）を好適に使用できる。酸化性物質からなる薄膜１０の膜厚は、特に制限されるものではないが、１０ｎｍ以上が適当である。膜厚が１０ｎｍ未満では、後述される酸化処理に長時間を要し、製造効率及びコスト面で不利となる。また、Ａｌの含有量が少なくなると、酸化し難くなる。
次いで、工程（ｂ）に示すように、酸化性物質からなる薄膜１０の上に、化合物半導体からなる薄膜２０を成膜する。この化合物半導体薄膜２０は、後述される工程（ｄ）において、その上に半導体素子を構成する化合物半導体層３０が形成されるため、その膜内で化合物半導体層３０と化合物半導体薄膜２０とが格子整合するように格子緩和を起こす必要がある。そのためには、化合物半導体薄膜２０の膜厚を化合物半導体層３０の膜厚よりも十分に薄くする。
次いで、工程（ｃ）に示すように、酸化性物質からなる薄膜１０を酸化して酸化膜１１に転化する。ここで、酸化性物質からなる薄膜１０は、基板１及び化合物半導体薄膜２０とで挟まれているため、酸化性物質からなる薄膜１０の端面１０ａから酸化剤を作用させる必要がある。このような酸化手段として、酸化性ガスとの接触があり、水蒸気酸化が適当である。従って、上記の工程（ｂ）において、酸化性物質としてこの水蒸気酸化に適したものを選択することが好ましく、ＡｌＡｓが好適である。このＡｌＡｓは、水蒸気との接触により容易に酸化されて多孔質のＡｌ2Ｏ3となる。また、この水蒸気酸化をより確実に効率良く行うために、図示は省略するが、このＡｌＡｓ薄膜の全面にわたり、水蒸気の通路となる溝を多数形成することが好ましい。
この酸化膜１１の形成により、基板１と化合物半導体薄膜２０との間の結晶構造上の関連性が断ち切られ、化合物半導体薄膜２０は見かけ上、独立した薄膜となる。
その後、工程（ｄ）に示すように、非常に薄い化合物半導体薄膜２０を新たな基板として、その上に素子用化合物半導体層３０を形成する。そのため、当初の基板１との格子整合を考慮することなく素子用化合物半導体薄膜３０を形成できるため、従来では不可能であった基板１と素子用化合物半導体層３０との組み合わせが可能になる。
ところで、基板上にある物質をエピタキシャル成長させると、格子不整合等の結晶構造に起因する歪みは、このエピタキシャル層（本例では化合物半導体薄膜２０）が吸収し、エピタキシャル層にはその成長とともに歪みが蓄積され、最終的に転位や欠陥となって残存する。即ち、結晶構造に起因する歪みは、厚い基板ではなく、その上の薄いエピタキシャル層の方に現われる。
そこで、新たな基板となる化合物半導体薄膜２０の膜厚を素子用の化合物半導体層３０の第１層目の膜厚よりも大幅に薄くし、素子用化合物半導体層３０の成膜中の歪みを化合物半導体薄膜２０で吸収するようにする。具体的には、上記の工程（ｂ）において、化合物半導体薄膜２０の膜厚を１μｍ以下、好ましくは１００ｎｍ以下とする。この化合物半導体薄膜２０がこれより厚くなると、化合物半導体層３０の材料組成が制限される。また、化合物半導体薄膜２０が薄すぎると、酸化性物質からなる薄膜２０を酸化したときの影響が化合物半導体層３０に表されるようになる。これらを考慮すると、化合物半導体薄膜２０の膜厚は、５〜１００ｎｍが好適である。
上記一連の工程により、基板１上に、素子用化合物半導体層３０を転位や欠陥を発生することなく形成することができる。しかも、基板１とは独立して素子用化合物半導体層３０を成膜できるため、設計の自由度が増し、従来では出来なかった基板１と素子用化合物半導体層３０との組み合わせも可能になる。
具体的には、Ｓｉ基板やＧａＡｓ基板、サファイア基板上に、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ、Ｓｂ、Ｎを含む混晶を無転位、無欠陥で形成することが可能である。より具体的には、後述される実施例にも示すように、ＩｎＧａＡｓ／ＧａＡｓ半導体レーザーにおいて、従来では膜厚が数十ｎｍ以下で、ＩｎＧａＡｓ混晶中にＩｎを最大でも３０モル％程度しか含有できなかったが、本発明によればＩｎを３０モル％程度まで含有させても膜厚の制限無く、無転位、無欠陥のＩｎＧａＡｓ層をＧａＡｓ上に形成できる。
以下に実施例を挙げて本発明を更に説明する。
半絶縁性ＧａＡｓ（格子定数５．６５３）基板上に、ＭＯＣＶＤ法によりＡｌＡｓを２００ｎｍ膜厚で成膜し（図１（ａ）参照）、更にこのＡｌＡｓ薄膜の全面にわたりエッチングにより碁盤目状にスクライブラインを形成した。次いで、ＡｌＡｓ薄膜の上にＭＯＣＶＤ法によりＧａＡｓを５０ｎｍの膜厚で成膜した（図１（ｂ）参照）。次いで、４００〜４５０℃の水蒸気奮起中で、ＡｌＡｓ薄膜を多孔質Ａｌ2Ｏ3に転化した（図１（ｃ）参照）。そして、ＧａＡｓ薄膜上に、レーザー層の第１層目を構成するＩｎ0.3Ｇａ0.7Ａｓ（格子定数５．７６）を３μｍの膜厚で成膜し、引き続きレーザー層の第２層目以降を順次成膜した（図１（ｄ）参照）。
このようにして成膜されたＩｎ0.3Ｇａ0.7Ａｓについて、エッチング法による表面観察により転位及び欠陥の有無を調べたところ、１×１０5ｃｍ-2以下の転位しか観測されなかった。
本発明の化合物半導体層の形成方法を説明するための工程図である。
符号の説明
１ 基板
１０ 酸化性物質からなる薄膜
１１ 酸化膜
２０ 化合物半導体薄膜
３０ 素子部用化合物半導体層

Claims (6)

  1. 基板上に、該基板とは異種の化合物半導体からなる薄膜を成膜して化合物半導体層を形成する方法であって、
    基板上に酸化性物質からなる薄膜を成膜した後、前記酸化性物質の薄膜の上に化合物半導体からなる薄膜を成膜し、次いで前記酸化性物質を酸化して酸化物層に転化し、その後前記化合物半導体からなる薄膜の上に、半導体素子を形成する化合物半導体層を順次成膜することを特徴とする化合物半導体層の形成方法。
  2. 酸化性物質の薄膜の上に、化合物半導体の薄膜を５〜１００ｎｍの膜厚で成膜することを特徴とする請求項１記載の化合物半導体層の形成方法。
  3. 酸化性物質がＡｌを５０％以上含むIII−Ｖ族化合物半導体であり、酸化性ガスを接触させて多孔質のＡｌ2Ｏ3に転化させることを特徴とする請求項１または２記載の化合物半導体層の形成方法。
  4. 酸化性物質からなる薄膜に、酸化性ガスの通路となる溝を形成することを特徴とする請求項３記載の化合物半導体層の形成方法。
  5. 半導体素子を形成する化合物半導体が、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ、Ｓｂ、Ｎの少なくとも１種を含む混晶であることを特徴とする請求項１〜４の何れか１項に記載の化合物半導体層の形成方法。
  6. 半導体素子を形成する化合物半導体層を形成した後、酸化物層を除去することを特徴とする請求項１〜５の何れか１項に記載の化合物半導体層の形成方法。
JP2003280286A 2003-07-25 2003-07-25 化合物半導体層の形成方法 Expired - Fee Related JP3868407B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003280286A JP3868407B2 (ja) 2003-07-25 2003-07-25 化合物半導体層の形成方法
US10/897,915 US7132351B2 (en) 2003-07-25 2004-07-23 Method of fabricating a compound semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003280286A JP3868407B2 (ja) 2003-07-25 2003-07-25 化合物半導体層の形成方法

Publications (2)

Publication Number Publication Date
JP2005045182A true JP2005045182A (ja) 2005-02-17
JP3868407B2 JP3868407B2 (ja) 2007-01-17

Family

ID=34074775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003280286A Expired - Fee Related JP3868407B2 (ja) 2003-07-25 2003-07-25 化合物半導体層の形成方法

Country Status (2)

Country Link
US (1) US7132351B2 (ja)
JP (1) JP3868407B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008134343A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 半導体レンズおよびその製造方法
JP2013002995A (ja) * 2011-06-17 2013-01-07 Pioneer Electronic Corp 光伝導基板およびこれを用いた電磁波発生検出装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721954B2 (en) 2019-07-19 2023-08-08 Visual Photonics Epitaxy Co., Ltd. Vertical cavity surface emitting laser diode (VCSEL) having AlGaAsP layer with compressive strain
TWI768957B (zh) * 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588994A (en) * 1980-04-10 1996-12-31 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPH0532486A (ja) 1991-03-15 1993-02-09 Sumitomo Metal Ind Ltd 化合物半導体基板の製造方法
JP3063475B2 (ja) 1993-08-31 2000-07-12 日産自動車株式会社 インモールド転写成形装置
US5400354A (en) * 1994-02-08 1995-03-21 Ludowise; Michael Laminated upper cladding structure for a light-emitting device
KR0148599B1 (ko) * 1994-11-15 1998-12-01 양승택 유전체 박막상의 무결함 화합물 반도체 박막의 제조방법
US5881085A (en) * 1996-07-25 1999-03-09 Picolight, Incorporated Lens comprising at least one oxidized layer and method for forming same
JP3814880B2 (ja) 1996-08-05 2006-08-30 富士ゼロックス株式会社 半導体装置およびその製造方法
US5724374A (en) * 1996-08-19 1998-03-03 Picolight Incorporated Aperture comprising an oxidized region and a semiconductor material
JP2000223502A (ja) 1999-01-28 2000-08-11 Kyocera Corp 半導体基板の製造方法
US6472695B1 (en) * 1999-06-18 2002-10-29 The Regents Of The University Of California Increased lateral oxidation rate of aluminum indium arsenide
US6714572B2 (en) * 1999-12-01 2004-03-30 The Regents Of The University Of California Tapered air apertures for thermally robust vertical cavity laser structures
US6548908B2 (en) * 1999-12-27 2003-04-15 Xerox Corporation Structure and method for planar lateral oxidation in passive devices
JP2001251016A (ja) * 1999-12-28 2001-09-14 Canon Inc 面発光半導体レーザ及びその製造方法
US6990135B2 (en) * 2002-10-28 2006-01-24 Finisar Corporation Distributed bragg reflector for optoelectronic device
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7170916B2 (en) * 2002-10-30 2007-01-30 Finisar Corporation Selectively etchable heterogeneous composite distributed Bragg reflector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008134343A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 半導体レンズおよびその製造方法
JP2013002995A (ja) * 2011-06-17 2013-01-07 Pioneer Electronic Corp 光伝導基板およびこれを用いた電磁波発生検出装置

Also Published As

Publication number Publication date
JP3868407B2 (ja) 2007-01-17
US7132351B2 (en) 2006-11-07
US20050020036A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
US8790999B2 (en) Method for manufacturing nitride semiconductor crystal layer
CN100530543C (zh) 外延生长方法
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
JP5192785B2 (ja) 窒化物半導体装置の製造方法
JP2005303246A (ja) 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法
KR20110130502A (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP2023510979A (ja) 半導体構造及び製造方法
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP2010225870A (ja) 半導体素子
JP2007095845A (ja) 半導体複合基板とそれを用いた半導体装置の製造方法
JPH10256169A (ja) 半導体装置の製造方法
JP2017028318A (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4633962B2 (ja) 窒化物半導体基板の製造方法
KR20050104454A (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP3868407B2 (ja) 化合物半導体層の形成方法
Horng et al. Chemical lift‐off process for nitride LEDs from an Eco‐GaN template using an AlN/strip‐patterned‐SiO2 sacrificial layer
JP5598149B2 (ja) 化合物半導体層の形成方法
KR100678857B1 (ko) 질화물 반도체 소자 및 그 제조방법
JPH10229218A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP2001077480A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
WO2021192075A1 (ja) 半導体層の形成方法
TW201736630A (zh) Ge單晶薄膜之製造方法及光裝置
JP2706592B2 (ja) 結晶基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050906

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees