JP2023510979A - 半導体構造及び製造方法 - Google Patents

半導体構造及び製造方法 Download PDF

Info

Publication number
JP2023510979A
JP2023510979A JP2022544136A JP2022544136A JP2023510979A JP 2023510979 A JP2023510979 A JP 2023510979A JP 2022544136 A JP2022544136 A JP 2022544136A JP 2022544136 A JP2022544136 A JP 2022544136A JP 2023510979 A JP2023510979 A JP 2023510979A
Authority
JP
Japan
Prior art keywords
iii
nitride material
porous
layer
ingan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022544136A
Other languages
English (en)
Inventor
アリー，ムハンマド
オリバー，レイチェル
ズー，トントン
Original Assignee
ポロ テクノロジーズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB2000951.0A external-priority patent/GB202000951D0/en
Priority claimed from GBGB2005730.3A external-priority patent/GB202005730D0/en
Priority claimed from GBGB2012098.6A external-priority patent/GB202012098D0/en
Priority claimed from GBGB2012103.4A external-priority patent/GB202012103D0/en
Priority claimed from GBGB2012110.9A external-priority patent/GB202012110D0/en
Priority claimed from GBGB2012108.3A external-priority patent/GB202012108D0/en
Priority claimed from GBGB2018016.2A external-priority patent/GB202018016D0/en
Application filed by ポロ テクノロジーズ リミテッド filed Critical ポロ テクノロジーズ リミテッド
Publication of JP2023510979A publication Critical patent/JP2023510979A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

Figure 2023510979000001
半導体構造は、第１の格子寸法を有する第１のＩＩＩ族窒化物材料の層と、第１の格子寸法とは異なる第２の格子寸法を有する第２のＩＩＩ族窒化物材料の非多孔質層と、第１のＩＩＩ族窒化物材料の層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されたＩＩＩ族窒化物材料の多孔質領域と、を備える。オプトエレクトロニクス半導体デバイス、ＬＥＤ、及び半導体構造を製造する方法も提供される。
【選択図】 図７

Description

本発明は、半導体構造及び半導体構造の製造方法に関し、特に、ＬＥＤレーザデバイスを含むオプトエレクトロニクスデバイス及びオプトエレクトロニクスデバイスを製造する改良された方法に関する。
半導体デバイス製造では、異なる半導体材料の異なる結晶格子寸法から、ある特定の問題が生じる。異なる半導体の層を相互に重ねて成長させ、これらの層間に高品質の境界を有する多層構造を生成することが望ましい。しかし、異なる結晶格子寸法を有する異なる半導体組成物の層間の境界で問題が発生する。
ＩＩＩ－Ｖ族半導体材料、特にＩＩＩ族窒化物半導体材料群は、半導体デバイス設計において特に重要である。
「ＩＩＩ－Ｖ」族半導体は、Ｇａ、Ａｌ、及びＩｎのようなＩＩＩ族元素と、Ｎ、Ｐ、Ａｓ、及びＳｂ）のようなＶ族元素の二元合金、三元合金、及び四元合金を含み、オプトエレクトロニクスを含む多数の応用分野において興味を持たれている。
特に重要なのは、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化アルミニウム（ＡｌＮ）と、それらの三元合金及び四元合金を含む、「ＩＩＩ族窒化物」材料として知られる半導体材料クラスである。（Ａｌ，Ｉｎ）ＧａＮは、ＡｌＧａＮ、ＩｎＧａＮ、及びＧａＮ、並びに中間組成物を含む術語である。ＩＩＩ族窒化物材料は、半導体照明及びパワーエレクトロニクスで商業的成功を収めているだけでなく、量子光源及び光と物質の相互作用において特別な利点を有する。
ＩｎＮ及びＡｌＮを合金化してＧａＮ半導体材料とすることは、オプトエレクトロニクス半導体デバイスにおいて重要である。半導体のＡｌ及び／又はＩｎの含有量が変動すると、材料の電子バンドギャップが変わり、したがって半導体が発光する際の波長が変わるからである。しかし、図１で示されているように、材料中のＡｌ及び／又はＩｎの含有量が変動すると、半導体の面内格子定数も影響を受ける。例えば、ＩｎＮの面内格子定数はＧａＮよりも概ね１１％大きく、中間組成物の格子寸法はインジウム含有量に応じて変動する。
このため、アクティブ半導体層を、異なる格子寸法を有する基板層のトップに堆積することが望まれる場合、デバイス設計上の問題が生じる。その理由は、層境界における格子不整合が格子内にひずみを導入し、これにより、無放射再結合中心として作用する欠陥が材料内に形成されるからである。これはデバイス性能を著しく損なう。
例えば、ＧａＮ系プラットフォーム上に、波長の長いＬＥＤを成長させることに伴う大きな課題の１つは、アクティブ領域のバンドギャップを長波長の発光に適したレベルに低減するため、高いインジウム（Ｉｎ）含有量を用いる必要性である。必要とされるＩｎＧａＮアクティブ領域は、その下層のＧａＮよりも大きい格子寸法を有し、その結果生じるひずみが、材料内に無放射再結合中心として作用する欠陥を形成し、デバイス性能を劣化させる。
したがって、ＩｎＮとＧａＮとの間の大きな格子不整合が原因で、高品質のＩｎＧａＮ（２０ａｔ％超の高いインジウム含有量を有する）を達成することは難しい。また、不一致ひずみは、組成引き込み効果（composition pulling effect）を通してインジウム組成を低減化してしまう。
こういった問題のため、格子不整合を含む半導体デバイスを生成しようとする従来の試みは、期待に応えられずにいる。特に、ＧａＮプラットフォーム上に長波長ＬＥＤ及び短波長ＵＶのＬＥＤを生成する従来の試みは成功していない。
本出願は、半導体デバイス、特にオプトエレクトロニクスデバイスの改良された製造方法と、この方法を用いて製造された半導体デバイスに関する。
本発明は独立請求項において規定され、独立請求項についてはここで言及するものとする。本発明の好適な又は有利な特徴は、添付された従属請求項において記載される。
本出願に記載される半導体デバイス又はＬＥＤは、好ましくはＩＩＩ－Ｖ族半導体材料から形成され、特に好ましくはＩＩＩ族窒化物半導体材料から形成される。
「ＩＩＩ－Ｖ」族半導体は、Ｇａ、Ａｌ、及びＩｎのようなＩＩＩ族元素と、Ｎ、Ｐ、Ａｓ、及びＳｂ）のようなＶ族元素の二元合金、三元合金、及び四元合金を含み、オプトエレクトロニクス、パワーエレクトロニクス、及びＲＦエレクトロニクスを含む多くの応用分野において興味が持たれている。
特に重要なのは、「ＩＩＩ族窒化物」材料として知られる半導体材料群で、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化アルミニウム（ＡｌＮ）と、それらの三元合金及び四元合金（Ａｌ，Ｉｎ）ＧａＮが含まれる。本発明では、極性ｃ面、非極性、及び半極性方位等、様々な結晶方位を用いることができる。２つの主要な非極性方位には、ａ面（１１－２０）及びｍ面（１－１００）がある。半極性では、（１１－２２）及び結晶面族である｛２０２１｝がある。ＩＩＩ族窒化物材料は、半導体照明及びパワーエレクトロニクスで商業的成功を収めているだけでなく、量子光源及び光と物質の相互作用において特別な利点を有する。
多くのＩＩＩ族窒化物材料が商業的な面で興味深いが、窒化ガリウム（ＧａＮ）は最も重要な新しい半導体材料の１つと広く認められ、多くの応用分野において特に重要である。
バルクＧａＮに気孔を導入すると、その材料特性（光学的、機械的、電気的、及び熱的等）に大きな影響を及ぼすことが知られている。したがって、ＧａＮの多孔度を変えることによって、その光学特性を調整できる可能性があるので、多孔質ＧａＮはオプトエレクトロニクスの応用分野において特に興味深い。
本発明は、ＧａＮ及びＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、及びＡｌＩｎＧａＮを参照して記載されるが、有利には、格子不整合を伴う代替的なＩＩＩ族窒化物材料の組み合わせに応用される。
以下の記載では、成長用の基板又は「テンプレート」は半導体構造であり、その上に更なる半導体層を成長させて半導体デバイスを得る。本発明における例示的な成長用テンプレートは、ドープＧａＮ及び非ドープＧａＮの複数の層を含むＧａＮ半導体構造である。
半導体構造層は、電気化学エッチングによって多孔質化することができるが、このことは、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。
本発明者らは、通常は問題のある格子不整合を有する半導体構造及びデバイスを、本発明を用いて提供できることを見出した。
（半導体構造）
本発明の第１の態様によれば、半導体構造が提供される。これは、
第１の格子寸法を有する第１のＩＩＩ族窒化物材料層と、
第１の格子寸法とは異なる第２の格子寸法を有する第２のＩＩＩ族窒化物材料の非多孔質層と、
第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されたＩＩＩ族窒化物材料の多孔質領域と、
を含む。本発明者らは、ＩＩＩ族窒化物材料を電気化学的に多孔質化すると、ＩＩＩ族窒化物格子内のひずみを有利に低減できることを認識した。これはつまり、ＩＩＩ族窒化物材料の多孔質領域を多孔質化するプロセスが、第１のＩＩＩ族窒化物材料層の上にこの層を成長させる間に形成された、貫通転位のような構造的欠陥を、エッチング除去することを意味する。
好ましくは、多孔質領域は第１の格子寸法と第２の格子寸法との間の格子寸法を有する。
第１及び第２の格子寸法を、第１及び第２の格子パラメータ、又は第１及び第２の格子定数と呼んでもよい。格子寸法は、好ましくは、結晶格子の単位セルの一側面の物理的寸法である。好ましくは、第１及び第２の格子寸法（又は格子パラメータ又は格子定数）は、各材料格子のａ格子パラメータを指すか、あるいは各材料格子のｂ格子パラメータを指す。
多孔質化処理の間に多孔質領域の半導体材料から転位が除去されるに伴い、多孔質領域内のひずみが大幅に低減されるが、このひずみは、特に多孔質領域の格子寸法が、その下に配置された第１のＩＩＩ族窒化物材料層の第１の格子寸法と一致しない場合に発生するものである。このため、半導体構造のエピタキシャル成長中に、多孔質領域上に第２のＩＩＩ族窒化物材料の非多孔質層が堆積される場合、多孔質材料はその上に堆積する非多孔質層の格子と整合しやすくなる。この結果、第２のＩＩＩ族窒化物材料の非多孔質層は、第１のＩＩＩ族窒化物材料層上に直接第２のＩＩＩ族窒化物材料が堆積される場合に比べて、ひずみが著しく小さくなる。
第２のＩＩＩ族窒化物材料中のひずみが小さくなるので、非多孔質層内において、デバイス性能を損なう無放射再結合中心として作用する構造的欠陥は少なくなる。
組成引き込み効果：カワグチらは、いわゆるＩｎＧａＮ組成引き込み効果について報告している。これによると、成長の初期段階ではインジウムの割合が小さいが、成長による厚さの増大と共に大きくなる。この現象は、ある程度、下層のＧａＮ又はＡｌＧａＮとは独立していた。著者らは、この効果が界面の格子不整合で生じるひずみによって発生することを示唆した。著者らによると、ＩｎＧａＮと下部エピタキシャル層との格子不整合が大きくなると、Ｉｎ含有量の変化が大きくなるとした。
本発明者らは、半導体構造中に多孔質領域があると、半導体構造中の層内のひずみを低減する「ひずみ緩和」が発生し、これが組成引き込み効果に関して改善につながる可能性があることを見出した。したがって、本発明は、第２のＩＩＩ族窒化物材料の非多孔質層内への多くのインジウム取り込みを支援するものである。これは半導体デバイスにとって極めて望ましいものであり、特にオプトエレクトロニクス用途、ＲＦ及びパワーエレクトロニクス、例えば受動素子（共振器、フィルタ）又は能動素子（増幅器、トランジスタ）において極めて望ましい。
第１及び第２のＩＩＩ族窒化物材料は任意のＩＩＩ族窒化物材料であり、好ましくは、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのリストから選択される。
第１及び第２のＩＩＩ族窒化物材料は、ドープしたものでも、非ドープのものでもよい。
ドーピング又は電荷キャリア濃度は、層ごとに変動し得る。例えば、半導体構造の２つの別個の層が両方ともＩｎＧａＮから形成されるが、一方の層はｎドープであり、他方の層は非ドープであってもよい。
半導体は、第１のＩＩＩ族窒化物材料の層の下に不活性基板を含む。この基板は例えば、Ｓｉ、ＳｉＣ、Ａｌ２Ｏ３、ＧａＮ、ＡｌＮ、又はサファイアから形成される。この不活性基板は、製造を通してＩＩＩ族窒化物材料層が堆積されるベース基板となる。しかし、この基板は、例えばレーザリフトオフ、エッチング、又は研摩によって、処理中に半導体構造から除去されてもよい。
第１のＩＩＩ族窒化物材料の層を、バッファ層、テンプレート、又は疑似基板、又はベース層、又はプラットフォームと呼んでもよい。製造中、ＩＩＩ族窒化物材料の層は好ましくは、半導体構造内で、エピタキシャル成長用に使用される不活性基板とＩＩＩ族窒化物材料の多孔質領域との間に配置される。
半導体構造は、有利には、第２のＩＩＩ族窒化物材料の非多孔質層の上に、ＩＩＩ族窒化物材料の更なる層を含む。
半導体構造は、有利には、更なる成長のための基板として使用されてもよい。
多孔質領域は１つの多孔質層とすることができ、このため半導体構造は、第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置された、ＩＩＩ族窒化物材料の多孔質層を含む。多孔質領域は、好ましくは、例えば多孔質ＩＩＩ族窒化物材料の連続層から形成された、連続的に多孔質である多孔質層である。
多孔質領域は複数の多孔質層を含むことができ、任意に複数の非多孔質層も含む。本発明の好適な実施形態において、多孔質領域は、多孔質層と非多孔質層の交互層からなるスタックであり、スタックのトップ表面が多孔質領域のトップ部を画定し、スタックの底面が多孔質領域の底部を画定する。第２のＩＩＩ族窒化物材料の非多孔質層は、ＩＩＩ族窒化物材料の多孔質層のスタックを含む多孔質領域の上に形成される。
あるいは、多孔質領域は、１つ以上の多孔質領域を含むＩＩＩ族窒化物材料層であり、例えば、ＩＩＩ族窒化物材料の非多孔質層内に含まれる１つ以上の多孔質領域である。
好適な実施形態において、多孔質領域又は多孔質層は、この多孔質層又は多孔質領域を成長させる基板と同等の横方向寸法（幅又は長さ）を有する。例えば、従来の基板ウェーハサイズは種々のサイズを有することができ、例えば１ｃｍ２、又は直径２インチ、４インチ、６インチ、８インチ、１２インチ、又は１６インチである。しかし、１つ以上の層をパターニングすること、及び／又は同一の層内に電荷キャリア濃度の異なる領域を堆積することによって、基板全体までは広がらない小さい多孔質領域を形成することができる。したがって、多孔質層又は多孔質領域の横方向寸法は、１マイクロ画素の約１０分の１（例えば０．１μｍ）から基板自体の横方向寸法まで変動し得る。
好ましくは、第１のＩＩＩ族窒化物材料の層が形成される第１のＩＩＩ族窒化物材料はＧａＮであり、好ましくは非ドープＧａＮである。したがって、この実施形態では、第１の格子寸法はＧａＮの格子寸法又は格子パラメータである。ＧａＮでは、文献によるａ格子パラメータ（ａ）は３．１８９４０Åである。
第１のＩＩＩ族窒化物材料層をＧａＮ以外のＩＩＩ族窒化物材料から形成してもよいが、以下の記載では、説明の目的のため、第１のＩＩＩ族窒化物材料層をＧａＮとして記載する。
本発明の好適な実施形態において、第２のＩＩＩ族窒化物材料はＩｎｘＧａ１－ｘＮであり、好ましくはｎドープＩｎｘＧａ１－ｘＮである。ここでｘ≧０であり、好ましくはｘ＞０である。上記したように、ＩｎＧａＮは純ＧａＮ格子よりも原子間隔が大きい結晶格子を有し、格子寸法はＩｎ含有量が増大するにつれて大きくなる。これはつまり、ＧａＮエピ層上に直接ＩｎＧａＮをエピタキシャル堆積することは、格子不整合によってこれら２つの材料の境界に著しいひずみが生じるので、望ましくないということである。これと同じ問題は、ＧａＮとは異なる格子寸法を有する他のＩＩＩ族窒化物材料を、ＧａＮ上に堆積する場合にも発生する。例えば、ＧａＮ／ＡｌＧａＮ境界でも同じ問題が発生する。これは、ＡｌＧａＮがＧａＮよりも小さい格子寸法を有するからである。
本発明では、第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に、ＩＩＩ族窒化物材料の多孔質領域を配置することによって、この格子不整合の問題を解決する。多孔質領域は、有利には、第３のＩＩＩ族窒化物材料から形成される。第３のＩＩＩ族窒化物材料は、第１及び第２のＩＩＩ族窒化物材料の第１及び第２の組成とは異なる組成（例えばインジウム含有量及び／又はアルミニウム含有量）を有するので、第１及び第２の格子寸法とは異なる第３の格子寸法を有する。
本発明の好適な実施形態において、第２のＩＩＩ族窒化物材料はＩｎｘＧａ１－ｘＮであり、Ｘ＞０であり、好ましくは０．１＜ｘ＜０．８、又は０．１＜ｘ＜０．６であり、特に好ましくは０．１０＜ｘ＜０．３５である。特に好ましくは、ｘ＝０．２５、又はｘ＝０．３５である。
ＧａＮ層（第１のＩＩＩ族窒化物材料層）と、これより大きい格子の第２のＩＩＩ族窒化物材料との格子寸法間のギャップを埋めるため、多孔質領域は、有利には、非多孔質層と同じ材料から形成するか、あるいは、格子内のドーピングレベルが異なるが同じタイプの材料から形成することができる。好ましくは、多孔質領域は（Ａｌ，Ｉｎ）ＧａＮから、すなわちＡｌＧａＮ、又はＩｎＧａＮ、又はＧａＮから形成される。
ＧａＮ層と、例えばＩｎｘＧａ１－ｘＮのように、格子がより大きい非多孔質層との格子寸法間のギャップを埋めるため、多孔質領域は、有利には、ＩｎｙＧａ１－ｙＮで表される第３のＩＩＩ族窒化物材料から形成される。ここで、０＜ｙ≦ｘである。したがって、ｘの値が極めて小さい場合には、多孔質領域のＩｎ含有量はゼロとなり、あるいは、多孔質領域の組成が第２のＩＩＩ族窒化物材料の非多孔質層と同一である場合には、ｙはｘと等しくなる。あるいは、多孔質領域のＩｎ含有量を、ゼロ（ＧａＮ）とｘ（非多孔質層と同じ）との間の値にすると、多孔質領域の格子寸法がＧａＮの格子寸法とＩｎｘＧａ１－ｘＮの格子寸法との間になる。
ＩｎＧａＮは、長波長ＬＥＤを生成するため特に有利である。例えば、緑色及び赤色ＬＥＤ（サイズは２００μより大きい）、並びにミニＬＥＤ（２００μｍより小さい）、並びにマイクロＬＥＤ（サイズは１００μｍより小さいか又は５０μｍより小さい）、並びに、レーザ及び太陽電池のような他のオプトエレクトロニクスデバイスである。
１つの好適な例示的な実施形態において、第１のＩＩＩ族窒化物材料はＧａＮであり、ａ格子パラメータは文献によれば３．１８９４０Åである。第２のＩＩＩ族窒化物材料はＩｎ０．０９ＧａＮ（平均９％原子インジウム組成）であり、ａ格子パラメータが３．２２１３７Åである。この特定の実施形態において、多孔質領域はＩｎ０．０９ＧａＮの多孔質層であり、これは第２のＩＩＩ族窒化物材料の非多孔質層で用いられる９ａｔ％インジウムであるＩｎＧａＮを多孔質にしたものである。多孔質Ｉｎ０．０９ＧａＮのａ格子パラメータは３．１９７３５Åと測定された。これは、同一の材料組成であっても、多孔質層を多孔質化することで、０．０２４０２Åというａ格子パラメータの大きな違いが生じることを実証しており、これは、多孔質層内に気孔を形成した場合のひずみ緩和に起因する。これは２５％程度のひずみ緩和を与える。
代替的な好適実施形態において、第２のＩＩＩ族窒化物材料はＡｌｚＧａ１－ｚＮであり、好ましくはｎドープＡｌｚＧａ１－ｚＮであり、ここでｚ＞０である。ＡｌＧａＮは、短波長のＬＥＤ、例えばＵＶのＬＥＤや、ＵＶレーザ並びにＵＶ光検出器及びセンサのような他のオプトエレクトロニクスデバイスを生成するため特に有利であり得る。
第２のＩＩＩ族窒化物材料はＡｌｚＧａ１－ｚＮであり、０．１＜ｚ＜０．９である。好ましくは０．６＜ｚ＜０．８であり、これは例えばＵＶＣ２８０ｎｍのＬＥＤに特に適切である。
ＡｌＧａＮを第２のＩＩＩ族窒化物材料として用いる場合、多孔質構造は、多孔質ＧａＮ、任意のＡｌ含有量の多孔質ＡｌＧａＮ、又は多孔質ＡｌＮから形成される。
ＡｌＧａＮを第２のＩＩＩ族窒化物材料として用いる場合、多孔質構造は好ましくは、第３のＩＩＩ族窒化物材料であるＡｌｗＧａ１－ｗＮから形成される。ここで、０＜ｗ≦１であり、好ましくは０＜ｗ≦ｚである。
多孔質領域と非多孔質層との間のひずみ生成の格子不整合を最小限に抑えるため、多孔質領域を第２のＩＩＩ族窒化物材料から形成する。
第２のＩＩＩ族窒化物材料の非多孔質層は、多孔質領域と直接接している界面を有する。すなわち、第２のＩＩＩ族窒化物材料の非多孔質層は、多孔質領域の上に直接エピタキシャル成長することで、これら２つの層はエピタキシャル境界を共有する。
半導体構造は、多孔質領域と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置された、１つ以上のＩＩＩ族窒化物材料の中間層を含み、好ましくは、中間層は（Ａｌ，Ｉｎ）ＧａＮである。
半導体構造は、好ましくは、多孔質領域と第２のＩＩＩ族窒化物材料の非多孔質層との間に、ＩＩＩ族窒化物材料多孔質領域の非多孔質中間層を含む。多孔質領域は、好ましくは、ＩＩＩ族窒化物材料の非多孔質層を通した電気化学的エッチングにより形成される。この方法については、ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。このため、ＩＩＩ族窒化物材料の非多孔質層は、通常、非多孔質中間層を形成し、これは多孔質領域のトップに維持される。非多孔質中間層は、有利には、更なる層の成長のための平滑表面を提供する。
構造体は、第１及び第２の格子寸法とは異なる第３の格子寸法を有する、第３のＩＩＩ族窒化物材料の更なる層を含む。その場合、第２のＩＩＩ族窒化物材料の非多孔質層は、この更なる層と多孔質領域との間に配置される。例えば、この更なる層は、第２のＩＩＩ族窒化物材料からなる非多孔質層のトップに堆積された成長層である。
第２のＩＩＩ族窒化物材料の非多孔質層の表面は、構造体の外表面であり、この半導体構造は、非多孔質層の表面上に更なる半導体材料を成長させるために適切なものである。あるいは、第２のＩＩＩ族窒化物材料の非多孔質層の上に、半導体材料層又は半導体構造を追加してもよい。
本発明の構造体は、例えば、ひずみが緩和されたＩｎＧａＮ及びＡｌＧａＮのような、ひずみのない「緩和された」ＩＩ族窒化物材料からなる非多孔質層を含むので、ＬＥＤ又はレーザデバイス等のオプトエレクトロニクスデバイスの一部として使用するのに特に適している。ＬＥＤを形成するため、第１の態様の半導体構造は、成長用の基板又はテンプレートとして使用することができ、この構造の上にＬＥＤの能動素子を成長させる。また、本発明は、パワーエレクトロニクスデバイス又はＲＦエレクトロニクスデバイスの一部として利用することに適しており、例えば、共振器及びフィルタ等の受動素子、又は増幅器及びトランジスタ等の能動素子において使用することに特に適切である。
本発明のひずみ適応（strain compliant）半導体構造は、有利には、レーザデバイスの一部として用いるのに適切であり、例えば、端面発光レーザもしくは垂直キャビティ面発光レーザ（ＶＣＳＥＬ）、又は長波長の発光を必要とする他の任意の幾何学的形状のレーザ等に適している。
ひずみ緩和ＧａＮ及び／又はＩｎＧａＮ非多孔質層を有する構造は、例えばＩｎＧａＮアクティブ発光領域を有するＬＥＤのような、発光デバイスで用いるのに特に適切である。また、ひずみ緩和ＧａＮ及び／又はＡｌＧａＮ非多孔質層は、有利には、ＡｌＧａＮアクティブ発光領域を有するＬＥＤのような、発光デバイスで用いるのに特に適切である。
第１の態様の構造を用いて、多様な構造体を形成することができる。例えば、構造体は複数の多孔質領域を含む。あるいは、構造体は、ＩＩＩ族窒化物材料の複数の多孔質領域を含む分布ブラッグ反射器（ＤＢＲ）構造を含む。
また、マスクを用いて構造の一部をエッチングすることにより、半導体構造において多様な構造及び幾何学的形状を形成することもできる。
格子寸法は半導体格子の原子組成と本質的に関連しているので、本発明の第１の態様は代替的に、
第１の組成を有する第１のＩＩＩ族窒化物材料層と、
第１の組成とは異なる第２の組成を有する第２のＩＩＩ族窒化物材料の非多孔質層と、
第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されたＩＩＩ族窒化物材料の多孔質領域と、
を含む半導体構造を提供する。
第１の好適な実施形態において、第１及び第２の組成は第１及び第２の原子インジウム含有量である。第２の好適な実施形態において、第１及び第２の組成は第１及び第２の原子アルミニウム含有量である。
特定の実施形態において、多孔質領域は、第１の組成と第２の組成との中間の組成を有し、例えば、原子インジウム含有量は、第１のＩＩＩ族窒化物材料の原子インジウム含有量と同等かそれよりも大きく、かつ、第２のＩＩＩ族窒化物材料の原子インジウム含有量より少ないか同等である。いくつかの代替的な実施形態において、多孔質領域は、第１のＩＩＩ族窒化物材料の原子アルミニウム含有量と同等かそれよりも大きく、かつ、第２のＩＩＩ族窒化物材料の原子アルミニウム含有量より少ないか同等の原子アルミニウム含有量を有する。
好適な態様において、本発明は、
第１の原子インジウム含有量を有する第１のＩＩＩ族窒化物材料層と、
第１の原子インジウム含有量とは異なる第２の原子インジウム含有量を有する第２のＩＩＩ族窒化物材料の非多孔質層と、
第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されたＩＩＩ族窒化物材料の多孔質領域と、
を含む半導体構造を提供する。
好適な実施形態において、第２のＩＩＩ族窒化物材料は、第１のＩＩＩ族窒化物材料よりもインジウム含有量が多い。いくつかの好適な実施形態において、第１のＩＩＩ族窒化物材料のインジウム含有量はゼロであり、一方で、第２のＩＩＩ族窒化物材料のインジウム含有量はゼロよりも大きい。
本発明の第１の態様に関して上記されている特徴は全て、これらの他の態様に等しく当てはまる。格子寸法は半導体構造内の層の原子組成に影響されるからである。
本発明の別の態様において、
第１の格子寸法を有する第１のＩＩＩ族窒化物材料層と、
第１の格子寸法とは異なる第２の格子寸法を有するＩｎｘＧａ１－ｘＮの非多孔質層と、
第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されたＩｎｙＧａ１－ｙＮの多孔質領域と、
を含む半導体構造を提供する。
この態様において、ｘ＞０であり、好ましくは０．１＜ｘ＜０．８、又は０．１＜ｘ＜０．６であり、特に好ましくは０．１０＜ｘ＜０．３５である。
この態様において、好ましくは０＜ｙ≦ｘである。これによって、多孔質領域は、有利には、第１のＩＩＩ族窒化物材料層とＩｎｘＧａ１－ｘＮの非多孔質層との間の格子不整合を埋めることができる。特に好適な実施形態では、０．０３＜ｙ＜０．１１、又は０．０７＜ｙ＜０．１１であり、言い換えると、ＩｎｙＧａ１－ｙＮの多孔質領域は、３ａｔ％～１１ａｔ％のインジウム、又は７ａｔ％～１１ａｔ％のインジウムを含む。
この構造の利点は、本開示の他の態様に関連付けて述べられている。
別の好適な態様において、本発明は、
第１の原子アルミニウム含有量を有する第１のＩＩＩ族窒化物材料層と、
第１の原子アルミニウム含有量とは異なる第２の原子アルミニウム含有量を有する第２のＩＩＩ族窒化物材料の非多孔質層と、
第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されたＩＩＩ族窒化物材料の多孔質領域と、
を含む半導体構造を提供する。
好適な実施形態において、第２のＩＩＩ族窒化物材料は、第１のＩＩＩ族窒化物材料よりもアルミニウム含有量が多い。好適な実施形態において、第１のＩＩＩ族窒化物材料のアルミニウム含有量はゼロであり、一方、第２のＩＩＩ族窒化物材料のアルミニウム含有量はゼロよりも大きい。
本発明の別の態様において、
第１の格子寸法を有する第１のＩＩＩ族窒化物材料層と、
第１の格子寸法とは異なる第２の格子寸法を有するＡｌｚＧａ１－ｚＮの非多孔質層と、
第１のＩＩＩ族窒化物材料層と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されたＡｌｗＧａ１－ｗＮの多孔質領域と、
を含む半導体構造を提供する。
この態様において、ｚ＞０であり、好ましくは０．１＜ｚ＜０．９、好ましくは０．６≦ｚ≦０．８である。
この態様において、好ましくは０＜ｗ≦ｚである。これによって、多孔質領域は、有利には、第１のＩＩＩ族窒化物材料層とＡｌｚＧａ１－ｚＮの非多孔質層との間の格子不整合を埋めることができる。
この構造の利点は、本開示の他の態様に関連付けて述べられている。
（オプトエレクトロニクスデバイス）
本発明の第２の態様によれば、オプトエレクトロニクス半導体デバイスが提供される。これは、
第１の態様、又は上記した本発明の態様のうち任意のものに従った半導体構造と、
アクティブ発光領域と、
を含む。
アクティブ発光領域は、好ましくは半導体構造の上にある。
好適な実施形態において、第２のＩＩＩ族窒化物材料の非多孔質層はドープされ、オプトエレクトロニクスデバイスのアクティブ発光領域の一部を形成する。
あるいは、アクティブ発光領域は、第１の態様の半導体構造のトップに成長させた更なる層として形成する。オプトエレクトロニクスデバイスは、第２のＩＩＩ族窒化物材料の非多孔質層とアクティブ発光領域との間に配置された、ＩＩＩ族窒化物材料の１つ以上の中間層を含む。例えば、発光領域全体を半導体構造のトップに成長させ、第１の態様の半導体構造は、デバイスのためのひずみ緩和ベース又はプラットフォームとしてのみ作用する。
オプトエレクトロニクスデバイスは、例えばＬＥＤ、又は端面発光レーザもしくは垂直キャビティ面発光レーザ（ＶＣＳＥＬ）等のレーザデバイスとすることができる。
好ましくは、デバイスのアクティブ発光領域は、第２のＩＩＩ族窒化物材料の非多孔質層と同じＩＩＩ族窒化物材料を含む。これは、有利には、本発明のひずみ緩和の利点を最大化し、第２のＩＩＩ族窒化物材料のひずみ緩和非多孔質層上に成長させることによって、発光領域のひずみが緩和される。
（ＬＥＤ）
本発明の第３の態様によれば、発光ダイオード（ＬＥＤ）が提供される。これは、
第１の態様、又は上記した本発明の態様のうち任意のものに従った半導体構造と、
第２のＩＩＩ族窒化物材料の非多孔質層の上にあるＬＥＤアクティブ領域と、
を含む。
第２のＩＩＩ族窒化物材料の非多孔質層は、ｐ－ｉ－ｎ接合の一方側を形成するドープ層とすることができる。
第２のＩＩＩ族窒化物材料の非多孔質層は、トンネル接合の一方側を形成するドープ層とすることができる。
あるいは、ＬＥＤは、第２のＩＩＩ族窒化物材料の非多孔質層とＬＥＤアクティブ領域との間に配置された、ＩＩＩ族窒化物材料の１つ以上の中間層を含む。例えば、ｐ－ｉ－ｎ接合全体を半導体構造のトップに成長させ、第１の態様の半導体構造は、ＬＥＤのためのひずみ緩和ベースとしてのみ作用することができる。
ＬＥＤアクティブ領域をＬＥＤ発光領域と呼ぶ。好ましくはＬＥＤアクティブ領域は、１つ以上の量子井戸、特に好ましくはＩｎＧａＮ量子井戸又はＡｌＧａＮ量子井戸を含む。
好適な実施形態において、第２のＩＩＩ族窒化物材料はＩｎｘＧａ１－ｘＮで、ｘ＞０であり、ＬＥＤアクティブ領域は１つ以上のＩｎＧａＮ量子井戸を含む。
第２のＩＩＩ族窒化物材料を、デバイスのアクティブ発光領域と同じＩＩＩ族窒化物材料で形成することは要求されない。しかし、ひずみ緩和効果の利点を最大化するためには、第２のＩＩＩ族窒化物材料の非多孔質層の組成（したがって格子寸法）及び発光領域の組成（したがって格子寸法）は、類似であるか又は同一であることが好適である。
量子井戸とその下の層との間の格子不整合を回避するため、ＩｎＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料は、両方とも組成ＩｎｘＧａ１－ｘＮを有し、ここで、０．２２≦ｘ≦０．３であり、好ましくはｘ＝０．２５である。ＩｎＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料は、この範囲内でそれぞれ異なる組成を有してもよいが、好適な実施形態では、ＩｎＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料の両方は、同じ組成を有する。このＬＥＤは好ましくは緑色ＬＥＤで、発光波長が約５００～５６５ｎｍ、好ましくは５２５ｎｍである。
代替的な実施形態では、ＩｎＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料は、両方とも組成ＩｎｘＧａ１－ｘＮを有し、ここで０．３２≦ｘ≦０．４０であり、好ましくはｘ＝０．３５である。ＩｎＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料は、この範囲内でそれぞれ異なる組成を有してもよいが、好適な実施形態では、ＩｎＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料の両方は、同じ組成を有する。このＬＥＤは好ましくは赤色ＬＥＤで、発光波長が約６２０～７４０ｎｍである。
第２のＩＩＩ族窒化物材料は、ＡｌｚＧａ１－ｚＮとすることができ、ここでｚ＞０である。また、ＬＥＤアクティブ領域は１つ以上のＡｌＧａＮ量子井戸を含む。
ＡｌＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料は、両方とも組成ＡｌｚＧａ１－ｚＮを有し、ここで０．１≦ｚ≦０．９であり、好ましくは０．６≦ｚ≦０．８である。ＡｌＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料は、この範囲内でそれぞれ異なる組成を有してもよいが、好適な実施形態では、ＡｌＧａＮ量子井戸及び第２のＩＩＩ族窒化物材料の両方は、同じ組成を有する。このＬＥＤは好ましくはＵＶのＬＥＤで、発光波長が約２６０～３８０ｎｍ、好ましくはｚ＝０．６～０．８の場合に２６５ｎｍである。
（半導体デバイス）
本発明の別の態様によれば、半導体デバイスが提供される。これは、
第１の態様、又は上記した本発明の態様のうち任意のものに従った半導体構造と、
半導体デバイス構造と、
を含む。
半導体デバイス構造は、好ましくは半導体構造の上にある。
半導体デバイスは、例えば、パワーエレクトロニクスコンポーネント又はＲＦエレクトロニクスコンポーネントである。特に好適な例では、半導体デバイスは、共振器もしくはフィルタ等の受動電子素子、又は増幅器もしくはトランジスタ等の能動素子である。このため半導体デバイス構造は、共振器構造、又はフィルタ構造、又は増幅器構造、又はトランジスタ構造である。
半導体デバイス構造は既知の構造とすることができ、例えば、従来のパワーエレクトロニクスデバイス又はＲＦエレクトロニクスデバイスのために使用できる層状構造であり、この場合、本発明の一態様にしたがって半導体構造上に成長させる。したがって、本発明のひずみ緩和の利点は、有利には、成長させたデバイス構造にひずみ緩和の利点をもたらす。
（製造方法）
本発明の第４の態様によれば、半導体構造の製造方法が提供される。この方法は、
第１の格子寸法を有する第１のＩＩＩ族窒化物材料層上に形成されたＩＩＩ族窒化物材料の層を電気化学的に多孔質化して、ＩＩＩ族窒化物材料の多孔質領域を形成するステップと、
ＩＩＩ族窒化物材料の多孔質領域の上方に又は上に、第１の格子寸法とは異なる第２の格子寸法を有する第２のＩＩＩ族窒化物材料の非多孔質層を堆積して、多孔質領域が、基板と第２のＩＩＩ族窒化物材料の非多孔質層との間に配置されるようにするステップと、
を含む。
多孔質化ステップは電気化学エッチングによって実行され、これは、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。
その方法は、ＩＩＩ族窒化物材料の多孔質領域の表面上に、ＩＩＩ族窒化物材料の１つ以上の中間層を堆積し、次いで、この１つ以上の中間層上に第２のＩＩＩ族窒化物材料の非多孔質層を堆積するステップを含む。
その方法は、ＩＩＩ族窒化物材料の多孔質領域の表面上に、第２のＩＩＩ族窒化物材料の非多孔質層を堆積するステップを含む。
ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）の電気化学エッチング方法は、非多孔質表面層を通した半導体材料の表面下の層のエッチングに関するもので、好適な実施形態では、多孔質化の後に多孔質領域の上にＩＩＩ族窒化物材料の非多孔質中間層が残っている。この非多孔質中間層が存在することで、この後の成長のための平滑表面が与えられ、これは更なる層の品質にとって有益である。したがって、その方法は、非多孔質中間層の表面上に、ＩＩＩ族窒化物材料の１つ以上の中間層又は接続層を堆積するステップ、又は、ＩＩＩ族窒化物材料の非多孔質層中間層の表面上に第２のＩＩＩ族窒化物材料の非多孔質層を堆積するステップを含む。
その方法は、第２のＩＩＩ族窒化物材料の非多孔質層の表面上に、ＩＩＩ族窒化物材料の１つ以上の層を成長させるステップを含む。
半導体構造は、第１の態様、又は上記で規定した他の好適な態様のうち任意のものに従った半導体構造である。したがって、構造の層及び組成は上述した通りである。
（オプトエレクトロニクスデバイスの形成方法）
本発明の第５の態様によれば、オプトエレクトロニクスデバイスを形成する方法が提供される。この方法は、第１の態様、又は上記の他の態様のうち任意のものの半導体構造上にアクティブ発光領域を形成するステップを含む。
アクティブ発光領域は、当業者に既知である任意の適切な半導体堆積技術を用いて半導体構造上に形成することができる。
上記した本発明の各態様の記載は、本発明の他の態様にも等しく当てはめることができる。
これより図面を参照して本発明の特定の実施形態を記載する。
図１は、本発明において使用可能な範囲の、ＩＩＩ族窒化物材料の電子バンドギャップと面内格子定数のグラフを示す。
図２は、本発明に従った半導体構造が、どのように格子不整合を吸収するかを示す概略図である。
図３は、特許請求の範囲に従った、単純な半導体構造の層を示す概略図である。
図４は、本発明に従った、半導体構造に加工するのに適した３つの例示的な半導体構造の概略図である。
図５は、本発明に従った３つの半導体構造の概略図である。
図６は、図５の３つの半導体構造に基づいて形成された、本発明に従った３つのＬＥＤの概略図である。
図７～図１２は、本発明の態様に従って提供される様々な半導体構造及びデバイスを示す。
図２で示されているように、本発明に従った半導体構造は、第１の格子寸法を有する第１のＩＩＩ族窒化物材料層を含み、これを「テンプレート」、「基板」、又は疑似基板と呼ぶ。これは図２の構造の底部に示され、好ましくは非ドープＧａＮから形成される。
多孔質層（Ａｌ，Ｉｎ）ＧａＮ（ＡｌＮ及び／又はＩｎＮと合金化したＧａＮ）として描かれているＩＩＩ族窒化物材料の多孔質領域が、基板層の上方にエピタキシャル堆積によって形成される。図１で示されているように、ＧａＮのＡｌ又はＩｎ含有量が多くなればなるほど、ＧａＮ基板と（Ａｌ，Ｉｎ）ＧａＮ層との間の格子不整合が大きくなる。この格子不整合が、（Ａｌ，Ｉｎ）ＧａＮ層の成長中にひずみの形成を引き起こし、第１のＩＩＩ族窒化物材料層の上に、この層を成長させる間に形成される貫通転位のような格子の構造的欠陥を形成する。
本発明者らは、ひずみを有する（Ａｌ，Ｉｎ）ＧａＮ層を多孔質化することによって、（Ａｌ，Ｉｎ）ＧａＮ格子内のひずみを処理できること、例えば低減できることを認識するに至った。これにより、半導体材料の更なる層の成長に順応できるひずみ適応層が生成されるので、成長させた層は「緩和」され、成長中に基板格子から受け継ぐひずみを小さくすることができる。
図２は、例えば多孔質（Ｉｎ）ＧａＮ層のトップに成長させた緩和ＩｎＧａＮ層を示し、基板材料と、その上方に成長させた大きい格子寸法を有するＩｎＧａＮ材料との間の格子不整合に対応するために、多孔質領域がひずみ緩和「ブリッジ」としてどのように作用するかを示している。
図３は、請求項の記載に従った半導体構造の層を概略的に示す。基板１は半導体構造の基礎を形成する。基板は、例えばＳｉ、ＳｉＣ、Ａｌ２Ｏ３、ＧａＮ、又はＡｌＮのような任意の従来の半導体基板である。基板上に、（Ａｌ，Ｉｎ，Ｇａ）Ｎバッファ層２がエピタキシャルに成長している。（Ａｌ，Ｉｎ，Ｇａ）Ｎバッファ層２は、第１のＩＩＩ族窒化物材料の層であり、第１の格子定数を有する。（Ａｌ，Ｉｎ，Ｇａ）Ｎとは、この層がＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、又はＩｎＮであることを意味する。バッファ層２のトップに、多孔質（Ａｌ，Ｉｎ，Ｇａ）Ｎの多孔質層３が配置されている。多孔質層３は、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、又はＩｎＮの多孔質形態である。多孔質層３のトップに、（Ａｌ，Ｉｎ）ＧａＮの非多孔質層４が配置されている。非多孔質層４は第２のＩＩＩ族窒化物材料の層であり、バッファ層２の第１の格子定数とは異なる第２の格子定数を有する。非多孔質層４は、ＡｌＧａＮ、ＩｎＧａＮ、又はＧａＮである。（Ａｌ，Ｉｎ，Ｇａ）Ｎ多孔質層３は、バッファ層２と非多孔質層４との間に配置されている。これらの層は異なる格子定数を有するので、それらの間に介在する多孔質層３は、これらの層間の格子不整合を吸収するひずみ適応「ブリッジ」として作用する。
図４は、本発明の半導体構造に加工することができる、３つの例示的な層状半導体構造を示す。図示のために層の厚さ及び組成が示されているが、これらは３つの例示的な実施形態にだけ当てはまるものであり、当然ながら代替的な層の厚さ及び組成を有する半導体構造も可能である。
３つの例示された構造の各々は、例えばシリコン又はサファイアである基板１０、及び、好適な実施形態では厚さが１～２μｍであるＧａＮバッファ層２０に基づいている。
３つの構造の各々は非ドープＧａＮ層３０を含み、これらは、第１のＩＩＩ族材料の層として作用し、非ドープＧａＮの格子寸法を有する。
３つの構造は、非ドープＧａＮ層３０の上方にあって、様々な層状構造を有するが、それらの層状構造は全てＩｎ０．１１Ｇａ０．８９Ｎに基づいている。これらの層内のドーピングレベルは構造ごとに異なるが、重要なことは、ｎドープＩｎ０．１１Ｇａ０．８９Ｎ層は電気化学的多孔質化により多孔質化できることで、このことは、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。応用分野に応じて、例えばＤＢＲ等、様々な多孔質構造及び多孔質層の設計が提供される。
図示されているＩｎＧａＮ層は、好ましくは３％～１１％のインジウムを含有するが、これら３つの特定の実施形態（図４以降、例示のみの目的で図示されている）において、ＩｎＧａＮ層４０、５０、６０、７０は１１％のインジウムを含有するか、又は、それぞれ７％及び１１％のインジウムを含有するＩｎＧａＮ層９０、８０の交互層として提供される。
図４の左側の構造５は、５０ｎｍ厚さのＩｎ０．１１Ｇａ０．８９Ｎの非ドープ層５０の下に、２５０ｎｍ厚さのｎ＋ドープＩｎ０．１１Ｇａ０．８９Ｎの層４０を含む。多孔質化の間、高度ドープ層４０のみが多孔質化され、非ドープ層５０は非多孔質の状態のままである。
図４の中央の構造６は、５０ｎｍ厚さのｎ＋ドープＩｎ０．１１Ｇａ０．８９Ｎの層６０と、５０ｎｍ厚さのＩｎ０．１１Ｇａ０．８９Ｎの非ドープ層７０の交互層からなる６層スタックを含む。多孔質化の間、高度ドープ層６０のみが多孔質化され、非ドープ層７０は非多孔質の状態のままである。
図４の右側の構造７は、２０ｎｍ厚さのｎ＋ドープＩｎ０．０７Ｇａ０．９３Ｎの層８０と、２０ｎｍ厚さのＩｎ０．１１Ｇａ０．８９Ｎの非ドープ層９０の２０層の交互層からなるスタックを含む。多孔質化の間、高度ドープ層８０のみが多孔質化され、非ドープ層９０は非多孔質の状態のままである。
多孔質化の後、ｎ＋ドープ（高度ｎ型ドープ）Ｉｎ０．１１Ｇａ０．８９Ｎ層は多孔質になる。多孔質化中の貫通転位の除去によって、ひずみが低減し、これらの層で表面積対体積率が増大するという利点が得られる。このひずみ緩和効果は、多孔質化ステップ中に多孔質化されない非ドープ層が構造内に含まれる場合であっても達成される。
例えばＩｎ０．１１Ｇａ０．８９Ｎのような、ＩｎＧａＮ（第２のＩＩＩ族窒化物材料）の更なる非多孔質層１００を、Ｉｎ０．１１Ｇａ０．８９Ｎ層のトップ表面上に直接に成長させることができる。多孔質層内のひずみ緩和のため、この成長させた非多孔質材料は、ＧａＮ上に直接成長させた場合に比べてひずみが小さいので「緩和」されている。このように、ＧａＮ格子とＩｎＧａＮ格子の格子不整合にもかかわらず、比較的厚いＧａＮプラットフォーム上にＩｎＧａＮのひずみ緩和層１００を形成することができる。
例えばＩｎ０．１１Ｇａ０．８９ＮのようなＩｎＧａＮの非多孔質層を形成する代わりに、多孔質半導体構造５、６、７のトップ表面上に直接成長させることによって、ＩＩＩ族窒化物中間層（好ましくは薄い中間層）を、多孔質領域とＩｎＧａＮの非多孔質層との間に配置してもよい。例えば図５で示されているように、テンプレート５、６、７とＩｎＧａＮの非多孔質層１００との間に、追加的にＧａＮの中間層９２、９４を形成することができる。いくつかの応用分野では、これらの中間層が好ましい場合がある。
１つの好適な例では、２００ｎｍ厚さのｎ－Ｉｎ０．１１Ｇａ０．８９Ｎ層１００の成長前に、１０ｎｍ厚さのＮＩＤ（意図せずにドープされた（non-intentionally-doped））ＧａＮ層９２及び２０ｎｍ厚さのｎ－ＧａＮ層９４をテンプレート上に成長させる。
これらの層９２、９４、１００は、ひずみが緩和された多孔質テンプレートの上に成長させるので、これらの層は格子ひずみ緩和から恩恵を受け、テンプレートのトップに緩和ＩｎＧａＮ構造を形成する。
半導体デバイス、特にオプトエレクトロニクスデバイスは、図５に示した半導体構造上に、ＩＩＩ族窒化物材料の更なる層を成長させることによって、有利に形成することができる。
半導体構造の特に好適な応用分野はＬＥＤである。図６で示されているように、ＬＥＤのアクティブ発光領域１３０は、ひずみ適応多孔質テンプレートとして作用する半導体構造１４０（それぞれテンプレート５、６、７の多孔質化によって形成される）上に形成することができる。
図面の例示的な構造では、Ｉｎ０．１１Ｇａ０．８９Ｎの非多孔質層１００はｎドープされている。したがって、このひずみ緩和ＩｎＧａＮ層１００を、ＬＥＤアクティブ発光領域１３０のｎドープ側として用いることができる。この層の上に、ＩｎＧａＮ量子井戸（ＱＷ）層１１０、及び（Ｉｎ）ＧａＮの更なるｐドープ層１２０を成長させて、ＬＥＤの発光領域を形成する。
量子井戸１１０のインジウム含有量は、要望通りのＬＥＤの発光波長を決定するように調整することができる。
必須ではないが、量子井戸の組成は、その下のひずみ緩和非多孔質層１００の組成と一致するか又は類似している。これはつまり、量子井戸がその下の半導体構造に格子整合することで、ＱＷ層のひずみを最小限に抑え、ＱＷ層のインジウム取り込み効率を増大し、したがってＬＥＤにおける望ましくない無放射再結合点を最小限に抑え得ることを意味する。
図７は別のＩｎＧａＮ系ＬＥＤデバイスを示す。ここでは、本発明に従った半導体構造上に、ＩｎＧａＮ量子井戸を含むｐ－ｉ－ｎ接合が成長している。
図４及び図５に関連付けて記載したように、図７は、次の層を含む半導体構造１５０を概略的に示す。サファイア又はシリコンのような任意の従来の半導体基板材料から形成され、任意のサイズを有する基板１０；、好ましくはＧａＮであるが代替的に（Ａｌ，Ｉｎ）ＧａＮとしてもよく、任意の転位密度を有する第１のＩＩＩ族窒化物材料のバッファ層２０；、（Ｉｎ）ＧａＮとして表示されるＩＩＩ族窒化物材料の多孔質領域４０；、第２のＩＩＩ族窒化物材料からなる非多孔質層１００である。
多孔質領域４０は、好ましくは（Ｉｎ）ＧａＮであり、任意の厚さ、インジウム含有量、及び不純物濃度を有する。多孔質化の前に、多孔質領域４０は高度にｎ型ドープされる。電気化学エッチングによって生成された多孔質領域４０は、任意の多孔度及び形態を有する。
第２のＩＩＩ族窒化物材料の非多孔質層１００は、任意の厚さ及びドーピング濃度を有する（Ａｌ，Ｉｎ）ＧａＮである。この層は、多孔質化ステップの後に多孔質領域４０の上に堆積され、有利には、ひずみ緩和格子構造を受け継ぐ。
半導体構造１５０は、高インジウム含有量のＩｎＧａＮ、及びＩｎＧａＮ量子井戸（ＱＷ）、及びＬＥＤ構造１３０を上に成長させるためのテンプレート／基板として機能する。これは、発光波長が約２００ｎｍ～９００ｎｍのＵＶ、青色、緑色、及び赤色のＬＥＤのような任意の色のＬＥＤに適している。特に好適な実施形態は、ＩｎＧａＮ緑色ＬＥＤ（５２５ｎｍの発光波長）及び赤色ＬＥＤ（約６１５ｎｍの波長）である。例示的なＬＥＤ構造１３０は、ｎ－（Ｉｎ）ＧａＮのｎドープ層１６０と、少なくとも１つのＩｎＧａＮのＱＷを含む発光層１７０と、ｐ－（Ｉｎ）ＧａＮのｐドープ層１８０と、で構成されたｐ－ｉ－ｎ接合として示されている。
図８は、層状半導体構造をＩｎＧａＮのＬＥＤ構造に変換する段階的な処理を示す。このプロセスは、高度ドープ「ｎ＋＋」ＩｎＧａＮを多孔質ＩｎＧａＮに多孔質化し、その後、マスキング、ＩｎＧａＮ量子井戸の成長が行われる。
図８のステップＡでは、高度ドープ「ｎ＋＋」ＩｎＧａＮ層１０３を、基板１０１及びＧａＮバッファ層１０２の上であって、非ドープ（Ｉｎ）ＧａＮ層１０５の下に含む半導体構造が提供される。この半導体構造を電気化学エッチングによって多孔質化することで、ステップＢで示すように高度ドープ層１０３は多孔質化されるが、非ドープ層１０２、１０５は非多孔質のままである。ステップＣでは、（Ｉｎ）ＧａＮ中間層の最上面が誘電材料１０６でマスキングされ、（Ｉｎ）ＧａＮ中間層１０５の表面に３つの露出領域が残る。次いで、ステップＤで示すように、露出領域にｎドープ又は非ドープのＩｎＧａＮ１０７を堆積する。下方の層が多孔質化ステップによってひずみ緩和されているので、堆積したＩｎＧａＮ１０７は、構造のベースを形成するＧａＮバッファとは格子寸法が異なる結晶格子を有するとしても、有利にひずみ緩和される。ステップＥ及びＦでは、ＩｎＧａＮのトップにＩｎＧａＮのＱＷ１０８を、次いでｐ－（Ｉｎ）ＧａＮ層１０９を堆積して、これらの層が発光ｐ－ｉ－ｎ接合を形成する。
図９は、層状半導体構造をＩｎＧａＮのＬＥＤ構造に変換する段階的な処理を示す。図１０が図９と異なるのは、非多孔質ひずみ緩和ＩｎＧａＮ上に成長させたＩｎＧａＮを、多孔質化するため更なる多孔質化ステップが導入されていることである。
図９のステップＡからステップＤは図８のものと同じである。しかし、ステップＥでは、露出領域上に堆積したｎドープＩｎＧａＮ１０３を電気化学エッチングによって多孔質化する。次いで、ステップＦで示されているように、多孔質ＩｎＧａＮ１０３上に、ｎ－（Ｉｎ）ＧａＮ１０７、ＩｎＧａＮのＱＷ１０８、及びｐ－（Ｉｎ）ＧａＮ１０９のＬＥＤ構造を成長させる。
図１０は、層状半導体構造をＩｎＧａＮのＬＥＤ構造に変換する段階的な処理を示す。このプロセスは、高度ドープ「ｎ＋＋」ＩｎＧａＮ１０３を多孔質ＩｎＧａＮに多孔質化し、その後、マスキングとエッチングによって構造をパターニングして、多孔質ＩｎＧａＮピラー（pillar）／メサ／ストライプ１１１を生成し、次いでその上にＩｎＧａＮ量子井戸発光領域１０７、１０８、１０９を成長させることを示す。
図１１は、層状半導体構造をＩｎＧａＮのＬＥＤ構造に変換する段階的な処理を示す。このプロセスは、高度ドープ「ｎ＋＋」ＩｎＧａＮ１０３を多孔質ＩｎＧａＮに多孔質化する前に、非多孔質ＩｎＧａＮ層をパターニングし、その後、ＩｎＧａＮ量子井戸１０８を含む発光領域１０７、１０８、１０９を成長させることを示す。
構造体のパターニングは、任意の誘電マスク材料又は任意のリソグラフィステップによって達成することができる。また、このパターンは、（Ｉｎ）ＧａＮ層のインサイチュ（in-situ）又はエクスサイチュ（ex-situ）の熱アニーリングによっても達成できる。多孔質化のためのマスクを形成する（Ｉｎ）ＧａＮのアニーリングの後、ｎ＋＋高度ドープ（Ｉｎ）ＧａＮ層を電気化学的に多孔質（Ｉｎ）ＧａＮに多孔質化する。次いで、パターニングした多孔質ＩｎＧａＮ上に、ｎ－（Ｉｎ）ＧａＮ、ＩｎＧａＮのＱＷ、及びｐ－（Ｉｎ）ＧａＮのＬＥＤ構造を成長させる。
これらの図はＩｎＧａＮに基づく構造及びデバイスを示しているが、本発明の原理は、異なる材料層間に格子不整合が存在する範囲の、ＩＩＩ族窒化物半導体デバイスに適用可能である。
本発明によって得られる可能性のある利点は以下の通りである。
１．ウェーハスケールで処理することができ、ＩｎＧａＮを含む任意の材料のインサイチュ及びエクスサイチュのマスクを用いて処理することができる（薄いＩｎＧａＮの熱アニーリングによってマスク効果が得られる）。
２．多孔質領域の上に直接、又は多孔質表面上にあらかじめ画定されたパターン／開口を介して、成長を実行することができる。
３．多孔質化を２回行う場合（図９に示されている）：最初に多孔質化を行い、次いでパターニング及び成長を行い、１又は複数の成長させた層を再び多孔質化し、更に、パターニングステップを伴って又は伴わずに、平面状の形態又はナノ構造の形態に再び成長を行う。
（セクション２）
本出願の第６の態様は、半導体デバイス、特にオプトエレクトロニクスデバイスの改良された製造方法、及び、この方法を用いて作製された半導体デバイスに関する。
本出願の一態様は特に、多孔質ＩＩＩ族窒化物半導体におけるひずみの緩和、すなわち、多孔質ＩｎＧａＮを用いて効率的な高Ｉｎ含有デバイス構造を成長させることに関する。
本出願に記載されている半導体デバイス又はＬＥＤは、好ましくはＩＩＩ－Ｖ族半導体材料から、特に好ましくはＩＩＩ族窒化物半導体材料から形成される。
「ＩＩＩ－Ｖ」族半導体は、Ｇａ、Ａｌ、及びＩｎのようなＩＩＩ族元素と、Ｎ、Ｐ、Ａｓ、及びＳｂ）のようなＶ族元素の二元合金、三元合金、及び四元合金を含み、オプトエレクトロニクスを含む多数の応用分野において重要である。
特に重要なのは、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化アルミニウム（ＡｌＮ）と、それらの三元合金及び四元合金（Ａｌ，Ｉｎ）ＧａＮを含み、「ＩＩＩ族窒化物」材料として知られる半導体材料クラスである。本発明では、極性ｃ面、非極性、及び半極性方位等、様々な結晶方位を用いることができる。２つの主要な非極性方位、すなわちａ面（１１－２０）及びｍ面（１－１００）がある。半極性では、（１１－２２）及び結晶面族である｛２０２１｝がある。ＩＩＩ族窒化物材料は、半導体照明及びパワーエレクトロニクスで商業的成功を収めているだけでなく、量子光源及び光と物質の相互作用において特別な利点を有する。
多様なＩＩＩ族窒化物材料が商業的な面で興味深いが、窒化ガリウム（ＧａＮ）は最も重要な新しい半導体材料の１つと広く認められ、多数の応用分野において特に重要である。
バルクＧａＮに気孔を導入すると、材料特性（光学的、機械的、電気的、及び熱的等）に大きな影響を及ぼすことが知られている。したがって、ＧａＮの多孔度を変えることによって、その光学特性を調整できる可能性があり、多孔質ＧａＮはオプトエレクトロニクスの応用分野において重要である。
本発明は、ＧａＮ及びＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、及びＡｌＩｎＧａＮを参照して記載されるが、格子不整合を有する代替的なＩＩＩ族窒化物材料の組み合わせにも有利に応用され得る。
以下の記載では、成長用のテンプレートは半導体構造であり、その上に半導体デバイスを得るため更なる半導体層を成長させる。本発明における成長用の例示的なテンプレートは、ドープＩｎＧａＮ及び非ドープＩｎＧａＮの複数層を含むＩｎＧａＮ半導体構造である。
半導体構造の層は、電気化学エッチングによって多孔質化されるが、このことは、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。
本発明者らは、本発明を用いて、改良された高Ｉｎ半導体構造を提供できることを見出した。
ＩｎＧａＮ層のひずみを緩和は、ｎドープＩｎＧａＮ層を電気化学的に多孔質化することによって行うことができる。次いで、多孔質化して得られたひずみ緩和多孔質ＩｎＧａＮ層を、インジウム含有半導体デバイスをエピタキシャル成長させるテンプレートとして使用することができる。成長させたデバイスは、ひずみ緩和テンプレート上に成長しているので本質的にひずみが緩和されており、このため、以前は達成が困難であった波長の長い発光構造を効率的に成長させることができる。
主な利点は、インジウム含有発光デバイス構造、特に、例えば５２０ｎｍよりも長い長波長デバイスのためのものである。
基板は通常、エピタキシ層を成長させる開始点である。基板は、サファイア、シリコン、バルクＧａＮ、ＳｉＣである。成長のための結晶方位は、ｃ面、非極性、又は半極性である。
テンプレートは、既存のエピタキシ層を有する基板として定義され、それ以降の処理又は成長のために用いられる。また、テンプレートを疑似基板と呼ぶこともある。
（テンプレートのエピタキシ構造に関する情報）
多層半導体構造（「エピタキシ構造」と呼ぶことができる）を、基板（例えばサファイア）の上に成長させる。一度エピタキシ構造を基板上に成長させると、これによって得られる構造を「テンプレート」と呼ぶ。テンプレートは、特定のエピタキシ構造（厚さ及びドーピングの仕様によって規定される）を有する必要があり、この後の多孔質化及び以降のＩｎ含有層の成長のため使用される。
半導体デバイス構造を成長させるためのひずみ緩和半導体「テンプレート」の様々な特徴は、本発明の第１の態様に関連付けて上記されている。このようなテンプレートは好ましくは、基板上に成長させたＩＩＩ族窒化物材料の多孔質領域、又はＩＩＩ族窒化物材料の多孔質層と非多孔質層の交互層からなるスタックを含む。１又は複数の多孔質領域は好ましくは、ＧａＮ、又はＩｎＧａＮ、又はＧａＮとＩｎＧａＮの組み合わせから形成される。多孔質領域は好ましくは高度ｎ＋ドープ層として堆積され、電気化学的多孔質化が行われると、テンプレートのｎ＋領域には選択的に気孔が形成されて多孔質化し、一方で非ドープ層はそのまま非多孔質のままで残す。
特に好ましくは、半導体構造は、有利には、ＩＩＩ族窒化物材料の多孔質領域の上方にＩｎＧａＮの中間層を含む。ＩｎＧａＮの中間層は、テンプレート上にデバイス構造を堆積する前に、多孔質領域の上に成長させることが好ましい。
基板は、その上に成長した様々な組成及び厚さのＡｌＧａＮ層、ＧａＮ層、ＩｎＧａＮ層、又は（Ａｌ）ＧａＮ層とＩｎＧａＮ層の組み合わせを有する。
ドープ又は非ドープＧａＮ層の厚さは、１００ｎｍ～３０００ｎｍの間のいずれか又はそれ以上である。このＧａＮ層は、層の厚さ全体を通して均一なドーピング（ドーピング範囲は１×１０１７～１×１０２０）のバルク層の形態とすることができる。ＧａＮ層を多孔質化してテンプレート上に多孔質領域を形成する場合、ＧａＮ層の少なくとも一部はｎ型ドープされていなければならない。
ＧａＮ層は、ドープ層と非ドープ層の交互層からなるスタックの形態とすることができる。ドープ層の厚さは１ｎｍ～５００ｎｍの間、好ましくは２０ｎｍ～５００ｎｍの間のいずれかである。非ドープ層の厚さは１ｎｍ～２５０ｎｍの間のいずれかである。このようなスタックが電気化学的に多孔質化された場合、ドープ層のみが多孔質化される。
ＧａＮ層の代わりに、又はＧａＮ層に加えて、テンプレートは任意にＩｎＧａＮ層を含む。
ＩｎＧａＮ層は任意に非ドープＧａＮ層の上に成長させることができる。
ＩｎＧａＮ層は、ＩｎＧａＮの単一バルク層の形態とするか、あるいは、ＩｎＧａＮ／ＧａＮの交互層からなるスタック、又はＩｎＧａＮ／ＩｎＧａＮの交互層からなるスタックを含む。
ＩｎＧａＮ層は非ドープであるか、又はシリコンもしくはゲルマニウムで意図的にｎドープされるか、又は意図せずに酸素がドープされており、ドーピング範囲は１×１０１７～１×１０２０ｃｍ－３である。テンプレートの多孔質領域を形成するためＩｎＧａＮ層を多孔質化する場合、ＩｎＧａＮ層の少なくとも一部はｎ型ドープされていなければならない。
ＩｎＧａＮ層の厚さは、１～４００ｎｍ、好ましくは２０～４００ｎｍである。
一般的な法則として、ＩｎＧａＮ層のＩｎ％及び層厚は反比例する。その層の原子インジウム含有量（Ｉｎ％）が増大すると、層の品質を維持するため層厚は低減化する。
ＩｎＧａＮ層の原子インジウム含有量は、１％～２５％、好ましくは５％～１３％、特に好ましくは７％～１１％である。あるシナリオでは、Ｉｎ％はＩｎＧａＮ層の開始側（層の下側、基板の近傍側）では低く、トップ側（デバイス構造を成長させる表面の近傍側）では高いレベルに増大する。インジウム組成は、ＩｎＧａＮ、又はＩｎＧａＮスタックの成長と共に変化する。
これらのＧａＮ層及びＩｎＧａＮ層は、多孔質化のために使用できる多層半導体テンプレートを作製するために、別々に用いるか又は組み合わせて用いられる。
いったん基板上に適切なテンプレートを成長させたら、上記のＧａＮ及び／又はＩｎＧａＮ層のｎドープ部は、電気化学エッチング（ＥＣＥ）を用いて多孔質化される。多孔質化されたドープ層における多孔度％は、１０～９０％、好ましくは２０～７５％多孔度である。
ＩＩＩ－Ｖ半導体材料の多孔質化に関する従来の刊行物には、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）がある。
電気化学エッチングプロセスのパラメータは、国際公開第２０１９／０６３９５７号又は国際公開第２０１９／１４５７２８号から得られる。一般的なエッチング電圧範囲は０．１～３０Ｖであり、連続又はパルス電圧とすることができ、温度は－２５～６０℃である。
好適な実施形態において、テンプレートはＩｎＧａＮの最上層を含み、この最上層は非ドープであり、したがって電気化学的に多孔質化されない。多孔質化されたＧａＮ又はＩｎＧａＮ構造は、テンプレートのこの最上層の下にはめ込まれる。このため、非多孔質のＩｎＧａＮ上層は、キャッピング層となり、再成長のための良好な開始点として機能する。
最上層が多孔質化される場合は、デバイス構造を成長させる前に、この多孔質最上層の上に、好ましくはＩｎＧａＮであるＩＩＩ族窒化物材料の更なる層を堆積し、連続的な均一層を形成することが好ましい。
図１２は、３つの例示的な多孔質半導体構造を示し、図４の構造が電気化学的多孔質化した後のものである。
図１３は、図１２の３つの半導体構造を示し、半導体構造の最上層の上にＩｎＧａＮ中間層２３０及びデバイス構造２４０をエピタキシャル成長させたものである。
上記したように、図示例のＩｎＧａＮ層は様々な組成及びインジウム含有量を有することができ、例えば、好ましくは３％～１１％のインジウムを含有する。これら３つの特定の実施形態（例示のみを目的として図示している）では、ＩｎＧａＮ層４０、５０、６０、７０は１１％インジウムを含有するか、又は、それぞれ７％及び１１％のインジウムを含有するＩｎＧａＮ層９０、８０が交互に配置されたものとして提供される。
図１２において、左側の多孔質テンプレート２００は、（下から上に）以下の多層構造を有する。
シリコン／サファイア基板１０、
１～２ミクロンのＧａＮバッファ２０、
約２５０ｎｍの非ドープＧａＮ３０、
２５０ｎｍのｎ＋ドープＩｎ０．１１ＧａＮ４０（電気化学エッチング中に多孔質化）、
５０ｎｍの非ドープＩｎ０．１１ＧａＮ５０（電気化学エッチング中に非多孔質化）。
図１２において、中央の多孔質テンプレート２１０は、（下から上に）以下の多層構造を有する。
シリコン／サファイア基板１０、
１～２ミクロンのＧａＮバッファ２０、
約２５０ｎｍの非ドープＧａＮ３０、
５０ｎｍのｎ＋ドープＩｎ０．１１ＧａＮ６０（電気化学エッチング中に多孔質化）、
５０ｎｍの非ドープＩｎ０．１１ＧａＮ７０（電気化学エッチング中に非多孔質化）、
５０ｎｍのｎ＋ドープＩｎ０．１１ＧａＮ６０（電気化学エッチング中に多孔質化）、
５０ｎｍの非ドープＩｎ０．１１ＧａＮ７０（電気化学エッチング中に非多孔質化）、
５０ｎｍのｎ＋ドープＩｎ０．１１ＧａＮ６０（電気化学エッチング中に多孔質化）、
５０ｎｍの非ドープＩｎ０．１１ＧａＮ７０（電気化学エッチング中に非多孔質化）。
図１２において、右側の多孔質テンプレート２２０は、（下から上に）以下の多層構造を有する。
シリコン／サファイア基板１０、
１～２ミクロンのＧａＮバッファ２０、
約２５０ｎｍの非ドープＧａＮ３０、
１０ペア、４００ｎｍ厚さのスタックであり、１０×（２０ｎｍのｎ＋ドープＩｎ０．１１ＧａＮ８０（電気化学エッチング中に多孔質化）及び２０ｎｍの非ドープＩｎ０．０７ＧａＮ９０（電気化学エッチング中に非多孔質化））。
特に好適な実施形態において、図１３のデバイス構造２４０はＬＥＤ又はレーザエピタキシ構造である。
デバイス成長の前に、多孔質テンプレート２００、２１０、２２０上にＩｎＧａＮ中間層２３０（０～１０％インジウムを含有する）を成長させる。
ＩｎＧａＮ中間層２３０のインジウム百分率は、その上に成長させるデバイス構造２４０のＱＷのインジウム含有量の１．２分の１～８分の１とすることができる。ＩｎＧａＮ中間層２３０の厚さは、ＱＷスタックの１．５分の１～１０分の１の間のいずれかである。
デバイス構造２４０がＬＥＤ構造である好適な実施形態において、ＬＥＤ構造は、ｎドープＧａＮ又はｎドープＩｎＧａＮ層と、単一又は複数の量子井戸（３、５、又は７のＱＷ）と、ＡｌＧａＮ電子ブロック層と、ｐ－ＧａＮ又はｐ－ＩｎＧａＮ層とを含む。
デバイス構造２４０がレーザ構造である好適な実施形態において、レーザ構造は、ドープｎ－ＧａＮ、ＡｌＧａＮクラッド層（０～１０％Ａｌ）と、ｎドープＧａＮ又はＩｎＧａＮ（１～１０％Ｉｎ）導波路層と、量子井戸（１～５のＱＷ）と、ｐドープ導波路層ＧａＮ又はＩｎＧａＮ（１～１０％Ｉｎ）と、ｐドープＡｌＧａＮクラッド（１～１０％Ａｌ）とを含む。
多孔質化によって１又は複数のＩｎＧａＮ層のひずみ緩和を達成することは、波長の長い発光構造の効率的な成長に役立つ。長波長は５２０ｎｍ～６７０ｎｍである。
デバイスの所望の発光波長は、ＩｎＧａＮ層のタイプ（バルク又は交互層からなるスタック）、厚さ、インジウム％、及び、特定の緩和度を達成するのに必要な％多孔度に影響を与える。
（セクション３）
ひずみ適応多孔質ＩＩＩ族窒化物半導体：波長シフトを達成するために多孔質ＩｎＧａＮテンプレート上にいかに成長させるか
本発明は、
多孔質ＩｎＧａＮの上層を含む半導体基板又はテンプレートと、
多孔質ＩｎＧａＮの上層の上の非多孔質ＩｎＧａＮ中間層と、
非多孔質ＩｎＧａＮ中間層の上の半導体デバイスと、
を含む半導体構造を提供する。
半導体デバイスは好ましくはＩｎＧａＮを含み、特に好ましくはＩｎＧａＮ／（Ｉｎ）ＧａＮ量子井戸を含む。半導体デバイスは好ましくは、ＬＥＤ又はレーザデバイス等の発光半導体デバイスである。
半導体構造は、半導体テンプレートのＩｎＧａＮ層を多孔質化し、次いで多孔質基板上に中間層をエピタキシャル成長させ、次いで中間層上に半導体デバイスをエピタキシャル成長させることによって製造される。
上記のように、基板／テンプレート中のＩｎＧａＮ層を多孔質化すると、格子ひずみが低減化される。したがって、成長させた中間層及びデバイスはひずみが緩和している。これにより、半導体デバイスの発光波長が、従来の半導体製造方法では達成が困難であった波長へ波長シフトするという利点が提供される。
テンプレートは、既存のエピタキシ層を有する基板として定義され、それ以降の処理又は成長のために用いられる。また、テンプレートを疑似基板と呼ぶこともある。
テンプレートのエピタキシ構造に関する情報は、上記のセクション２に述べられている。
このセクションは、多孔質ＩｎＧａＮテンプレート上での成長技術に重点を置いている。
エピタキシ層の設計及び多孔質化プロセスの詳細については上記の通りである。
量子井戸ベースのデバイスを成長させる前に、多孔質テンプレート表面又は表面下にＧａＮ又はＩｎＧａＮ中間層（０．１～１０％インジウム）を成長させる必要がある。
以下に、波長シフトを達成するために実行した実験からの技術データをいくつか示す。
上記のように、図１２は３つの例示的な多孔質半導体構造を示し、これらは、ひずみ適応多孔質ＩｎＧａＮ基板／テンプレートである。
図１４は、図１２の３つの半導体構造について、半導体構造の最上層の上にＩｎＧａＮ中間層をエピタキシャル成長させ、次いで、ＩｎＧａＮ中間層の上に１又は複数のひずみ緩和（Ａｌ，Ｉｎ）ＧａＮ層（任意にＡｌＧａＮ、ＩｎＧａＮ、又はＧａＮ）を成長させた後のものを示す。
図１５ａは、半導体格子にひずみ低減をもたらす多孔質領域を含まない、ＧａＮテンプレート上に成長させた量子井戸からのフォトルミネッセンスを示し、図１５ｂは、本発明に従って多孔質ＩｎＧａＮテンプレート上に成長させた、同じ量子井戸からのフォトルミネッセンスを示す。
多孔質ＩｎＧａＮテンプレート上の中間層（これは再成長ステップにおける開始エピタキシ層である）は、０～１０％インジウム含有量のＩｎＧａＮ層とすることができる。
インジウムの百分率及び厚さは、特定の発光構造のＱＷ内のインジウム％に関連付けられる。
関連付けのための一般式は次のようにすることができる。
ＩｎＧａＮ中間層は、バルク層又は複数層のスタックからなり、デバイス構造内のＱＷの１．２分の１～８分の１のインジウム含有量を有する。ＩｎＧａＮ中間層の厚さは、ＱＷスタックの１．５分の１～１０分の１の間のいずれかである。
中間層上部の境界状態は、それ以降のＱＷ成長が波長シフトを行うための妥当な表面品質を達成するために重要である。
図１５ａ及び図１５ｂは、ひずみ緩和ＩｎＧａＮテンプレート上に量子井戸（ＱＷ）を成長させると、ＱＷの発光スペクトルに波長シフトが生じることを示している。ＰＬ発光によって最適化エピタキシ成長が示されている。
図１５ａは、多孔質化が行われていない参照構造である。
図１５ｂは、下部にあるＩｎＧａＮ層又はＩｎＧａＮ層のスタックが多孔質化され、ＩｎＧａＮ中間層がＱＷからの発光を行うよう成長した構造からのＰＬ発光を示す。
多孔質化構造上に成長させたＱＷからのＰＬ発光を観察すると、多孔質領域及び中間層が、テンプレート上に成長させたＬＥＤ構造の発光波長をシフトしていることがわかる。
波長シフトがあることは、多孔質領域によるひずみの緩和があることを示している。
（セクション４）
ひずみ適応多孔質ＩＩＩ族窒化物半導体（単一波長ＬＥＤ用）を有するＬＥＤ。
多段階ひずみ緩和及びＬＥＤ向けの単一の狭い波長。
このセクションは、単一波長の発光のため微調整した構造と共に、多段階ひずみ緩和に重点を置いている。
基板は、サファイア、シリコン、バルクＧａＮ、ＳｉＣであり、成長のための結晶方位は、ｃ面、非極性、又は半極性とすることができる。
図１７から図１９は、適切なテンプレートの成長と、以下のような更なる処理ステップを示す。
ステップ１：エピタキシ構造は、１～２μｍのＧａＮバッファ層２０と、ドープ又は非ドープとすることができる２５０ｎｍ厚のＧａＮ層３０とを含む。
ステップ２：そのトップに、ドープ層／非ドープ層（ＧａＮ又はＩｎＧａＮ）の交互層からなるスタック３００を成長させる。（適切な厚さ及びドーピング条件は上記されており、国際公開第２０１９／０６３９５７号又は国際公開第２０１９／１４５７２８号にも記載されている。）。ドープ層／非ドープ層のスタック３００は、ＧａＮ／ＧａＮ、又はＧａＮ／ＩｎＧａＮ、又はＩｎＧａＮ／ＩｎＧａＮの交互層からなるスタックであり、５０～２００ｎｍ厚さの非ドープＧａＮ又はＩｎＧａＮのキャップ層で覆われている。
ステップ３：次のステップは、スタック３００中のｎドープ層に電気化学的多孔質化を行って分布ブラッグ反射器（ＤＢＲ）を生成することであり、このことは、国際公開第２０１９／０６３９５７号及び国際公開第２０１９／１４５７２８号から既知である。層の厚さはエピタキシ成長段階で選択され、多孔質化後の最終構造が特定の波長に対するミラーとして作用するようする。この波長は、例えば４００～６７５ｎｍの範囲内であり、スタックにおいて適切な層の厚さと多孔度を選択することによって調節される。
ステップ４：例えば５２０ｎｍより長い波長のデバイスを得るため、ステップ３で生成した多孔質テンプレートの上に、バルクＩｎＧａＮ層４０、又は、ＩｎＧａＮ／ＧａＮもしくはＩｎＧａＮ／ＩｎＧａＮの層のスタック６０、７０、８０、９０を成長させる。
ステップ５：ステップ４で成長させたｎドープ層又は層スタックのｎドープ部分の多孔質化。
ステップ６：発光半導体デバイス構造、好ましくは長波長ＬＥＤ構造の成長。
ステップ６の第１の部分として、ステップ５の多孔質化テンプレートの最上層の上に、非多孔質ＩｎＧａＮの中間層を成長させて、この中間層上にデバイス構造を成長させる。ステップ５で生成したテンプレート上に、ひずみ緩和ＩｎＧａＮ／（Ｉｎ）ＧａＮ量子井戸及びＬＥＤ構造を成長させる。
この一連のステップを用いて生成したテンプレート上に、４００～６７５ｎｍの発光波長を有する発光半導体デバイスを成長させる。
（説明）
第１の多孔質化の主な目的は、特定波長のためのＤＢＲ又は光学フィルタを作製することである。テンプレート内にＤＢＲ又は光学フィルタを設けると、このＤＢＲ又はバンドパスフィルタが狭い波長範囲のみを選択的に反射又は透過させるので、発光半導体デバイスに極めて狭い発光ピークが生じる。また、多孔質化プロセスはある程度ひずみ緩和に役立つが、その構造はひずみ緩和のため最適化されてはいない。
第２の多孔質化の主な目的は、ひずみ緩和に重点を置いている。
ＤＢＲとひずみ緩和を組み合わせた構造は、長い波長で狭い発光ピークを有するＩＩＩ族窒化物デバイスを成長させるために有用である。本発明は、特に高インジウムを含有する量子井戸において、合金化不整合（alloy disorder）によって生じる、スペクトル線幅の広がりという周知の問題に取り組むものである。ＤＢＲは、特定波長におけるスペクトル放射の反射を最大限にするため調節し、一方で、多孔質ＩｎＧａＮ構造は長波長の達成に役立つ。
上記したように、図１２は、成長用テンプレートとして使用することができる、３つの例示的な多孔質半導体構造２００、２１０、２２０を示す。
図１６は、図１２の３つの半導体構造について、その後ＩｎＧａＮ中間層、１又は複数のひずみ緩和（Ａｌ，Ｉｎ）ＧａＮ層（任意にＡｌＧａＮ、ＩｎＧａＮ、又はＧａＮ）、及びＬＥＤ構造をエピタキシャル成長させたものを示す。交互層は、２０ｎｍの非ドープＩｎ０．１１ＧａＮ（図１６では９０）及び２０ｎｍのｎ＋ドープＩｎ０．０７ＧａＮ（図１６では８０）である。
図１７及び図１８は、上記の方法のステップ１、２、及び３を示す。
図１９は、上記の方法のステップ４及び５によって作製することができる３つの例示的な半導体構造を示す。
デバイス成長の前に、その構造はＩｎＧａＮ中間層（０～１０％インジウム）を有する。インジウム含有量は、その上に成長させたデバイス構造のＱＷと比較すると、１．２分の１～８分の１である。ＩｎＧａＮ中間層の厚さは、いずれにおいてもＱＷスタックの１．５分の１～１０分の１の間である。
図２０は、図１９の構造について、その後ＩｎＧａＮ中間層、１又は複数のひずみ緩和（Ａｌ，Ｉｎ）ＧａＮ層（任意にＡｌＧａＮ、ＩｎＧａＮ、又はＧａＮ）、及びＬＥＤ構造を成長させたものを示す。
（セクション５）
ひずみ適応多孔質ＩＩＩ族半導体及び成長のためのマイクロ／ナノ構造化
窒化ガリウムは、多くの応用分野で青色ＬＥＤのために成功裏に使用されているが、緑色、琥珀色、及び、特に赤色の長波長放射器は、この材料系では適切な効率を達成することが難しい。ＧａＮ系プラットフォーム上に長波長ＬＥＤを成長させることについての大きな課題の１つは、アクティブ領域のバンドギャップを適切なレベルに低減するため、高いインジウム含有量を用いる必要性である。必要とされるＩｎＧａＮアクティブ領域は、その下層のＧａＮよりも大きい格子寸法を有し、その結果生じるひずみが、材料内に無放射再結合中心として作用する欠陥を形成し、デバイス性能を劣化させる。
したがって、ＩｎＮとＧａＮの大きな格子不整合のため、高品質のＩｎＧａＮ（２０％超の高いインジウム含有量を有する）を達成することは難しい。また、不一致ひずみは、組成引き込み効果によるインジウム組成の低減を招く。
上記のように、緩和ＩｎＧａＮバッファ層はＧａＮバッファとＩｎＧａＮ量子井戸との間の格子不整合を低減する。これは、長波長（５００ｎｍ超）ＩＩＩ族窒化物発光デバイスを達成するために極めて望ましく、かつ必要なことである。
多孔質（Ｉｎ）ＧａＮは、ひずみ緩和ＩｎＧａＮを成長させるための適応層を提供するために使用することができ、有害なレベルのひずみを蓄積することなく、高インジウム含有量の構造を形成することができる。
多孔質技術を用いたひずみ緩和／ひずみ適応は、多段階の多孔質化ステップ、プレパターニング、及び平坦で３次元の（Ｉｎ）ＧａＮ構造の後成長を含み、更なる局所ひずみ緩和（一軸又は二軸）を可能とする。
例えば、通常はＧａＮ上の厚いＩｎＧａＮ層は完全にひずんでおり、ＧａＮとＩｎＧａＮの格子間の格子不整合に起因して欠陥が発生する。上記に開示したように、ＩｎＧａＮ層の下に１つの多孔質領域又は多孔質領域のスタックを設けることにより、格子内のひずみは緩和され、この後に成長させるＩｎＧａＮのＱＷは、この緩和ＩｎＧａＮに格子整合される。言い換えると、高インジウム含有量のＩｎＧａＮのＱＷと同様の格子寸法を有し、緩和されたＩｎＧａＮ「テンプレート」又は「基板」を調製することは極めて有利であり、高インジウム含有量の長波長ＬＥＤにとって特に有用である。
図で示されているように、既知の電気化学エッチングプロセスで多孔質化される、下層の（Ｉｎ）ＧａＮスタックを調製するためには多くのオプションがある。
この下層の多孔質（Ｉｎ）ＧａＮは、更なるＩｎＧａＮを成長させるためのテンプレートとして使用でき、その上に格子不整合が低減された高インジウム含有量のＩｎＧａＮのＱＷを成長させるために緩和される。また、このテンプレートをパターニングして、３Ｄナノ構造／ピラー／ピラミッド／ストライプ／ディスクを成長させることができ、これによって更にひずみ緩和を可能とする。
また、この下層の多孔質テンプレートを、異なる形状及び幾何学的配置にパターニングすることも可能であり、この場合、１又は複数の多孔質領域とパターニングの組み合わせによって、その上に成長させる（Ｉｎ）ＧａＮの著しいひずみ緩和を可能とし、その上に高インジウム含有量のＱＷを成長させる。
成長用テンプレートに適したエピタキシ構造については、上記のセクションに記載されている。
多孔質化のためのエピタキ構造は、以下のように設計することができる。
１．ＧａＮ層
２．ＩｎＧａＮ層
３．ＩｎＧａＮ／ＧａＮ又はＩｎＧａＮ／ＩｎＧａＮ（厚い）
４．ＩｎＧａＮ／ＧａＮ又はＩｎＧａＮ／ＩｎＧａＮ（薄い）
５．組成傾斜ＩｎＧａＮ／ＧａＮ又はＩｎＧａＮ／ＩｎＧａＮ
６．ＩｎＧａＮ／ＧａＮテンプレート上に成長させた薄いＩｎＧａＮであり、インサイチュ処理の後、ＩｎＧａＮはネットワーク状の指構造（network finger-like structure）に変化し、これを下方の厚いＩｎＧａＮの多孔質化のための天然マスクとして使用することができる。このようにして、このテンプレートに３Ｄ構造と分離多孔質領域を生成し、これらは更なる成長のために使用されて、上方に成長させるＩｎＧａＮを緩和することができる。
上記のように、図４は多孔質化前の例示的な半導体構造を示し、図１２は多孔質化後の同じ半導体構造２００、２１０、２２０を示す。
図２１Ａ、図２１Ｂ、及び図２１Ｃは、電気化学的多孔質化を行い、次いでひずみ緩和ＩｎＧａＮを含む様々な構造を成長させた後の、図４及び図１２の半導体構造を示す。
図２１Ａに示されている半導体構造は、多孔質ＩｎＧａＮテンプレート２００を、マイクロ開口／ナノ開口を有するマスク２５０でマスキングするステップと、マスク空きエリア内でＩｎＧａＮ中間層の成長を実行するステップと、によって形成される。図２２Ａの半導体構造を形成するには、テンプレート２００の最上面に誘電マスク２５０を適用し、マスク２５０に２つの開口を生成してテンプレート表面上に２つの領域を露出させる。次いで、露出したマスク空き領域にのみＩｎＧａＮ中間層２３０を成長させる。
図２１Ｂに示されている半導体構造は、多孔質ＩｎＧａＮテンプレート２１０を、マイクロ開口／ナノ開口を有するマスク２５０でマスキングするステップと、マスク空きエリア内で構造２６０（これは上記のポイント１～６で述べたｎドープ（Ｉｎ）ＧａＮの１つ以上の層とすることができる）を再成長させるステップと、マスク空きエリア内に成長させた構造を「更に」緩和するため構造２６０を多孔質化するステップと、多孔質構造２６０の上にＩｎＧａＮ中間層２３０を成長させるステップと、によって形成される。成長させた多孔質領域２６０（図２３Ｂでは白いピラー）のアスペクト比は、１よりも大きくなければならず、好ましくは３より大きい。
図２１Ｃに示されている半導体構造は、ＩｎＧａＮテンプレート２２０を多孔質化するステップと、乾式エッチング又は湿式エッチングによって多孔質化テンプレート２１０内にピラーを生成するステップと、これらのピラーの上にＩｎＧａＮ中間層２３０を成長させるステップと、によって形成される。
ひずみ緩和ＩｎＧａＮの成長
オプション１） ＩｎＧａＮ中間層の成長前に、多孔質ＩｎＧａＮスタックの上方又は内部でパターニングを行わない。
オプション２） 多孔質ＩｎＧａＮ上でマスキング及びパターニングを行い、次いでその上にＩｎＧａＮ中間層２３０及びＩｎＧａＮのＱＷを成長させる。
オプション３） 多孔質ＩｎＧａＮスタック上でマスキング及びパターニングを行い、（Ｉｎ）ＧａＮを成長させ、成長させた（Ｉｎ）ＧａＮを多孔質化し、多孔質（Ｉｎ）ＧａＮの上にＩｎＧａＮを成長させる。成長させた多孔質領域（図２３Ｂ及び図２４Ｂでは白いピラー）のアスペクト比は、１よりも大きくなければならず、好ましくは３より大きい。
オプション４． 多孔質ＩｎＧａＮスタックにマスキングを行ってパターンを画定し、ＩｎＧａＮ中間層を成長させ、その後ＱＷを成長させる。
パターンは任意の形状と任意のサイズ（５０ｎｍ～１００マイクロメートル）とすることができ、任意の材料を用いて処理することができる（方形、六角形、円形、ストライプ）。
成長させるパターンは、例えば半極性及び非極性のような特定の方位に整えられる。
ＩｎＧａＮ層は多くの表面ピットを有する傾向があるので、ＧａＮ接続層とともにＩｎＧａＮを成長させ、表面を平滑にするのを支援する。
図２２Ａ、図２２Ｂ、及び図２２Ｃは、これらの半導体構造をマイクロＬＥＤとして利用することに焦点を当てている。
図２２Ａ、図２２Ｂ、図２２Ｃは、図２１Ａ、図２１Ｂ、及び図２１Ｃの構造について、ＩｎＧａＮのＱＷを含む発光領域２７０及びｐ－（Ｉｎ）ＧａＮ層２８０を成長させ、マイクロＬＥＤを形成したものを示す。
これらの図は、ひずみ適応（Ｉｎ）ＧａＮテンプレート（例えばテンプレート２１０）上に形成されたＬＥＤデバイスを示す。
ひずみ適応（Ｉｎ）ＧａＮの調製後、ＩｎＧａＮ量子井戸及びｐ－（Ｉｎ）ＧａＮを更に成長させてＬＥＤ構造を形成することができる。図２２Ａから図２２Ｃで示されているように、ＱＷ及びｐ－（Ｉｎ）ＧａＮは、バルク多孔質適応ＩＩＩ族窒化物材料の上に、又は、エッチングによりパターンが生成されたパターン化多孔質適応ＩＩＩ族窒化物材料の上のいずれかに成長させることができる。

Claims (32)

  1. 第１の格子寸法を有する第１のＩＩＩ族窒化物材料層と、
    前記第１の格子寸法とは異なる第２の格子寸法を有する第２のＩＩＩ族窒化物材料の非多孔質層と、
    前記第１のＩＩＩ族窒化物材料層と前記第２のＩＩＩ族窒化物材料の前記非多孔質層との間に配置されたＩＩＩ族窒化物材料の多孔質領域と、
    を備える半導体構造。
  2. 前記第１のＩＩＩ族窒化物材料は（Ａｌ，Ｉｎ）ＧａＮであり、好ましくは非ドープＧａＮである、請求項１に記載の半導体構造。
  3. 前記第２のＩＩＩ族窒化物材料はＩｎｘＧａ１－ｘＮであり、好ましくはｎドープＩｎｘＧａ１－ｘＮで、ｘ＞０である、請求項１又は２に記載の半導体構造。
  4. 前記第２のＩＩＩ族窒化物材料はＩｎｘＧａ１－ｘＮで、０．１＜ｘ＜０．８、又は０．１＜ｘ＜０．６であり、特に好ましくは０．１０＜ｘ＜０．３５である、請求項３に記載の半導体構造。
  5. 前記多孔質領域は、ＩｎｙＧａ１－ｙＮである第３のＩＩＩ族窒化物材料から形成され、０＜ｙ≦ｘである、請求項３又は４に記載の半導体構造。
  6. 前記第２のＩＩＩ族窒化物材料はＡｌｚＧａ１－ｚＮであり、好ましくはｎドープＡｌｚＧａ１－ｚＮであり、ｚ＞０である、請求項１又は２に記載の半導体構造。
  7. 前記第２のＩＩＩ族窒化物材料はＡｌｚＧａ１－ｚＮで、０．１０＜ｚ＜０．９であり、好ましくは０．６＜ｚ＜０．８である、請求項６に記載の半導体構造。
  8. 前記多孔質構造は、ＡｌｗＧａ１－ｗＮである第３のＩＩＩ族窒化物材料から形成され、０＜ｗ＜１であり、好ましくは０＜ｗ≦ｚである、請求項６又は７に記載の半導体構造。
  9. 前記多孔質構造は前記非多孔質層と同じＩＩＩ族窒化物材料から形成される、先行する請求項のいずれか一項に記載の半導体構造。
  10. 前記第２のＩＩＩ族窒化物材料の前記非多孔質層は、前記多孔質構造とエピタキシャル境界を共有している、先行する請求項のいずれか一項に記載の半導体構造。
  11. 前記多孔質領域と前記第２のＩＩＩ族窒化物材料の前記非多孔質層との間に配置されたＩＩＩ族窒化物材料の１つ以上の中間層を備え、好ましくは前記中間層は（Ａｌ，Ｉｎ）ＧａＮである、先行する請求項のいずれか一項に記載の半導体構造。
  12. 前記多孔質領域は、１つの多孔質層であるか、又は複数の多孔質層を含む層のスタックである、先行する請求項のいずれか一項に記載の半導体構造。
  13. 前記第１及び第２の格子寸法とは異なる第３の格子寸法を有する第３のＩＩＩ族窒化物材料の更なる層を備え、前記第２のＩＩＩ族窒化物材料の前記非多孔質層は前記更なる層と前記多孔質領域との間に配置されている、先行する請求項のいずれか一項に記載の半導体構造。
  14. 前記第２のＩＩＩ族窒化物材料の前記非多孔質層の表面は前記構造の外表面であり、前記半導体構造は前記非多孔質層の前記表面上に更なる半導体材料を成長させるのに適している、先行する請求項のいずれか一項に記載の半導体構造。
  15. 先行する請求項のいずれかに記載の半導体構造と、
    アクティブ発光領域と、
    を備えるオプトエレクトロニクス半導体デバイス。
  16. 請求項１から１４のいずれか一項に記載の半導体構造と、
    前記第２のＩＩＩ族窒化物材料の前記非多孔質層上に形成されたＬＥＤアクティブ発光領域と、
    を備えるＬＥＤ。
  17. 前記第２のＩＩＩ族窒化物材料の前記非多孔質層はｐ－ｉ－ｎ接合の一方側を形成するドープ層である、請求項１６に記載のＬＥＤ。
  18. 前記第２のＩＩＩ族窒化物材料の前記非多孔質層と前記ＬＥＤアクティブ領域との間に配置されたＩＩＩ族窒化物材料の１つ以上の中間層を備える、請求項１６に記載のＬＥＤ。
  19. 前記第２のＩＩＩ族窒化物材料はＩｎｘＧａ１－ｘＮで、ｘ＞０であり、前記ＬＥＤアクティブ発光領域は１つ以上のＩｎＧａＮ量子井戸を含む、請求項１６、１７、又は１８に記載のＬＥＤ。
  20. 前記ＩｎＧａＮ量子井戸及び前記第２のＩＩＩ族窒化物材料は両方とも組成ＩｎｘＧａ１－ｘＮを有し、０．２２≦ｘ≦０．３０であり、好ましくはｘ＝０．２５であり、前記ＬＥＤは緑色ＬＥＤである、請求項１９に記載のＬＥＤ。
  21. 前記ＩｎＧａＮ量子井戸及び前記第２のＩＩＩ族窒化物材料は両方とも組成ＩｎｘＧａ１－ｘＮを有し、０．３２≦ｘ≦０．４０であり、好ましくはｘ＝０．３５であり、前記ＬＥＤは赤色ＬＥＤである、請求項１９に記載のＬＥＤ。
  22. 前記第２のＩＩＩ族窒化物材料の前記非多孔質層と前記ＬＥＤアクティブ領域との間にＩｎＧａＮ中間層を備える、請求項１９から２１のいずれか一項に記載のＬＥＤ。
  23. 前記ＩｎＧａＮ中間層のインジウムａｔ％含有量は、前記発光領域の前記量子井戸のインジウムａｔ％含有量の１．２分の１から８分の１の間である、請求項２２に記載のＬＥＤ。
  24. 前記ＩｎＧａＮ中間層の厚さは、１つ以上のＩｎＧａＮ量子井戸を含む前記ＬＥＤアクティブ発光領域の１．５分の１から１０分の１の間である、請求項２２又は２３に記載のＬＥＤ。
  25. 前記第２のＩＩＩ族窒化物材料はＡｌｚＧａ１－ｚＮで、ｚ＞０であり、前記ＬＥＤアクティブ領域は１つ以上のＡｌＧａＮ量子井戸を含む、請求項１６、１７、又は１８に記載のＬＥＤ。
  26. 前記ＡｌＧａＮ量子井戸及び前記第２のＩＩＩ族窒化物材料は両方とも組成ＡｌｚＧａ１－ｚＮを有し、前記ＬＥＤはＵＶのＬＥＤである、請求項２５に記載のＬＥＤ。
  27. 半導体構造を製造する方法であって、
    第１の格子寸法を有する第１のＩＩＩ族窒化物材料の層上に形成されたＩＩＩ族窒化物材料の領域を電気化学的に多孔質化して、ＩＩＩ族窒化物材料の多孔質領域を形成するステップと、
    ＩＩＩ族窒化物材料の前記多孔質領域の上に、前記第１の格子寸法とは異なる第２の格子寸法を有する第２のＩＩＩ族窒化物材料の非多孔質層を堆積して、前記多孔質領域が前記基板と前記第２のＩＩＩ族窒化物材料の前記非多孔質層との間に配置されるようにするステップと、
    を含む、方法。
  28. ＩＩＩ族窒化物材料の前記多孔質領域の表面上にＩＩＩ族窒化物材料の１つ以上の中間層を堆積し、次いで、前記１つ以上の中間層上に第２のＩＩＩ族窒化物材料の前記非多孔質層を堆積するステップを含む、請求項２７に記載の方法。
  29. ＩＩＩ族窒化物材料の前記多孔質領域の表面上に第２のＩＩＩ族窒化物材料の前記非多孔質層を堆積するステップを含む、請求項２７に記載の方法。
  30. 前記第２のＩＩＩ族窒化物材料の前記非多孔質層の表面上にＩＩＩ族窒化物材料の１つ以上の層を成長させるステップを含む、請求項２７から２９のいずれか一項に記載の方法。
  31. 前記半導体構造は請求項１から１４のいずれか一項に規定された半導体構造である、請求項２７から３０のいずれか一項に記載の方法。
  32. 請求項１から１４のいずれか一項に記載された半導体構造上にアクティブ発光領域を形成するステップを含む、オプトエレクトロニクスデバイスを形成する方法。
JP2022544136A 2020-01-22 2021-01-22 半導体構造及び製造方法 Pending JP2023510979A (ja)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
GB2000951.0 2020-01-22
GBGB2000951.0A GB202000951D0 (en) 2020-01-22 2020-01-22 Semiconductor device and method of manufacture
GBGB2005730.3A GB202005730D0 (en) 2020-04-20 2020-04-20 Semiconductor structure and method of manufacture
GB2005730.3 2020-04-20
GB2012110.9 2020-08-04
GB2012098.6 2020-08-04
GBGB2012098.6A GB202012098D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GB2012108.3 2020-08-04
GB2012103.4 2020-08-04
GBGB2012103.4A GB202012103D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GBGB2012110.9A GB202012110D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GBGB2012108.3A GB202012108D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GBGB2018016.2A GB202018016D0 (en) 2020-11-16 2020-11-16 Red led and method of manufacture
GB2018016.2 2020-11-16
PCT/GB2021/050158 WO2021148813A1 (en) 2020-01-22 2021-01-22 Semiconductor structure and method of manufacture

Publications (1)

Publication Number Publication Date
JP2023510979A true JP2023510979A (ja) 2023-03-15

Family

ID=74285512

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022544136A Pending JP2023510979A (ja) 2020-01-22 2021-01-22 半導体構造及び製造方法
JP2022544134A Pending JP2023510977A (ja) 2020-01-22 2021-01-22 赤色ｌｅｄ及び製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022544134A Pending JP2023510977A (ja) 2020-01-22 2021-01-22 赤色ｌｅｄ及び製造方法

Country Status (6)

Country Link
US (2) US20230053144A1 (ja)
EP (2) EP4094298A1 (ja)
JP (2) JP2023510979A (ja)
KR (2) KR20220140890A (ja)
CN (2) CN115244717A (ja)
WO (2) WO2021148808A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024528905A (ja) * 2021-07-28 2024-08-01 ポロ テクノロジーズ リミテッド ディスプレイデバイスと方法
WO2023034608A1 (en) * 2021-09-03 2023-03-09 The Regents Of The University Of California Iii-nitride-based devices grown on or above a strain compliant template
DE112022005182T5 (de) * 2021-10-29 2024-09-26 Ams-Osram International Gmbh Verfahren und Verarbeitung eines optoelectronischen Bauteils und optoelectronisches Bauteil
US20230282680A1 (en) * 2022-02-18 2023-09-07 Meta Platforms Technologies, Llc Light extraction efficiency enhancement using porous gan
KR20240030349A (ko) * 2022-08-30 2024-03-07 삼성전자주식회사 다중 파장 발광 소자 및 그 제조 방법
GB202213149D0 (en) 2022-09-08 2022-10-26 Poro Tech Ltd Method of separating a semiconductor device from a substrate
GB202213939D0 (en) 2022-09-23 2022-11-09 Poro Tech Ltd Monolithic array of semiconductor devices, display device, template wafer and method of manufacture
WO2024091031A1 (ko) * 2022-10-27 2024-05-02 주식회사 소프트에피 3족 질화물 반도체 발광소자
GB202216889D0 (en) 2022-11-11 2022-12-28 Poro Tech Ltd Opto-electronic device and method of manufacturing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
WO2009038324A2 (en) * 2007-09-18 2009-03-26 Chungbuk National University Industry-Academic Cooperation Foundation Porous pattern semiconductor structure and semiconductor device and manufacturing method thereof
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
KR102116152B1 (ko) * 2012-03-19 2020-05-28 루미리즈 홀딩 비.브이. 실리콘 기판 상에서 성장하는 발광 장치
JP2020529729A (ja) * 2017-07-31 2020-10-08 イエール ユニバーシティ ナノポーラスマイクロｌｅｄデバイスおよび製造方法
US11651954B2 (en) 2017-09-27 2023-05-16 Cambridge Enterprise Ltd Method for porosifying a material and semiconductor structure
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure

Also Published As

Publication number Publication date
US20230053213A1 (en) 2023-02-16
CN115210885A (zh) 2022-10-18
EP4094298A1 (en) 2022-11-30
US20230053144A1 (en) 2023-02-16
EP4094299A1 (en) 2022-11-30
WO2021148808A1 (en) 2021-07-29
KR20220140890A (ko) 2022-10-18
JP2023510977A (ja) 2023-03-15
CN115244717A (zh) 2022-10-25
KR20220140749A (ko) 2022-10-18
WO2021148813A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
JP2023510979A (ja) 半導体構造及び製造方法
US9396943B2 (en) Method for the reuse of gallium nitride epitaxial substrates
US8383493B2 (en) Production of semiconductor devices
JP4511473B2 (ja) Ｉｉｉ族窒化物基反射器を製造する方法
US8118934B2 (en) Non-polar III-V nitride material and production method
US8652947B2 (en) Non-polar III-V nitride semiconductor and growth method
JP5723862B2 (ja) 歪みを減少させるためのテンプレート上に成長させたｉｉｉ族窒化物光放出デバイス
RU2470412C2 (ru) Способ изготовления светоизлучающих устройств на основе нитридов iii группы, выращенных на шаблонах для уменьшения напряжения
JP5754886B2 (ja) 歪み低減のためにテンプレート上で成長させたｉｉｉ−窒化物発光デバイス
JP2012507874A (ja) 無極性または半極性ＡｌＩｎＮおよびＡｌＩｎＧａＮ合金に基づく光電子デバイス
US8450190B2 (en) Fabrication of GaN substrate by defect selective passivation
US10770621B2 (en) Semiconductor wafer
JP6840352B2 (ja) 半導体多層膜ミラー、これを用いた垂直共振器型発光素子及びこれらの製造方法
JP2016513879A (ja) ＩｎＧａＮを含んでいる活性領域を有している半導体発光構造及びその製造の方法
JP2015005534A (ja) 縦型発光ダイオードおよび結晶成長方法
GB2470097A (en) Epitaxial overgrowth
JP2023547246A (ja) 半導体ボディを製造する方法および半導体デバイス
JP4583523B2 (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2001274517A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903