KR20220140749A - 적색 led 및 제작 방법 - Google Patents

적색 led 및 제작 방법 Download PDF

Info

Publication number
KR20220140749A
KR20220140749A KR1020227028493A KR20227028493A KR20220140749A KR 20220140749 A KR20220140749 A KR 20220140749A KR 1020227028493 A KR1020227028493 A KR 1020227028493A KR 20227028493 A KR20227028493 A KR 20227028493A KR 20220140749 A KR20220140749 A KR 20220140749A
Authority
KR
South Korea
Prior art keywords
layer
group
doped
porous
iii nitride
Prior art date
Application number
KR1020227028493A
Other languages
English (en)
Inventor
무함마드 알리
잉쥔 리우
통통 주
Original Assignee
포로 테크놀로지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB2000951.0A external-priority patent/GB202000951D0/en
Priority claimed from GBGB2005730.3A external-priority patent/GB202005730D0/en
Priority claimed from GBGB2012108.3A external-priority patent/GB202012108D0/en
Priority claimed from GBGB2012103.4A external-priority patent/GB202012103D0/en
Priority claimed from GBGB2012110.9A external-priority patent/GB202012110D0/en
Priority claimed from GBGB2012098.6A external-priority patent/GB202012098D0/en
Priority claimed from GBGB2018016.2A external-priority patent/GB202018016D0/en
Application filed by 포로 테크놀로지스 리미티드 filed Critical 포로 테크놀로지스 리미티드
Publication of KR20220140749A publication Critical patent/KR20220140749A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

적색-발광 다이오드(LED)는, n-도핑된 부분; p-도핑된 부분; 및 n-도핑된 부분과 p-도핑된 부분 사이에 위치된 발광 구역을 포함한다. 발광 구역은, 이들에 걸친 전기적 바이어스하에서 600 내지 750㎚의 피크 파장에서 광을 방출하는 발광 인듐 갈륨 질화물층; 발광 인듐 갈륨 질화물층 상에 위치된 Ill족 질화물층; 및 Ill족 질화물층 상에 위치된 III족 질화물 배리어층을 포함하는 발광 구역을 포함하고, 발광 다이오드는 III족 질화물 물질의 다공성 구역을 포함한다. 적색 미니 LED, 적색 마이크로-LED, 마이크로-LED의 어레이, 및 적색 LED를 제작하는 방법이 또한 제공된다.

Description

적색 LED 및 제작 방법
본 발명은 적색 LED 및 적색 LED를 제작하는 개선된 방법에 관한 것이다.
III-V족 반도체 물질, 특히, III족 질화물 반도체 물질의 군이 반도체 디바이스 설계에 특히 관심을 끈다.
"III-V족" 반도체는 N, P, As 및 Sb와 같은 V족 원소와 함께, Ga, Al 및 In과 같은 III족 원소의 2원, 3원 및 4원 합금을 포함하고, 광전자를 포함하는 복수의 적용에 큰 관심을 끈다.
이들의 3원 및 4원 합금과 함께, 갈륨 질화물(GaN), 인듐 질화물(InN) 및 알루미늄 질화물(AlN)을 포함하는, "III족 질화물" 물질로서 알려진 반도체 물질의 부류가 특히 관심을 끈다. (Al,In)GaN은 AlGaN, InGaN 및 GaN을 포함하는 용어이다. III족 질화물 물질은 고체-상태 조명 및 전력 전자기기에서 상업적 성공을 달성했을 뿐만 아니라, 양자 광원 및 광물질 상호작용의 특정한 이점을 나타낸다.
반도체의 In 함량을 변경하는 것이 물질의 전자 밴드갭을 변경하고, 따라서 반도체가 광을 방출하는 파장을 변경하기 때문에, GaN 반도체 물질로의 In의 합금은 광전자 반도체 디바이스에서 관심을 끈다. 그러나, 물질의 In 함량을 변경하는 것은 또한 반도체의 면내 격자 상수에 영향을 준다. 예를 들어, InN의 면내 격자 상수는 GaN의 면내 격자 상수보다 거의 11% 더 크고, 중간 조성물의 격자 치수는 인듐 함량에 따라 변경된다. 이것은 상이한 격자 치수를 가진 기판층의 상단부 상에 활성 반도체층을 증착시키는 것이 바람직한, 디바이스 설계에서 문제를 생성한다. 이것의 이유는, 층 경계에서의 격자 부정합이 비-방사성 재결합 중심의 역할을 하는 물질 내 결함의 형성을 초래하는 변형률을 격자에 도입하는 것이다. 이것은 디바이스 성능에 상당히 유해하다.
적색 LED에 대한 큰 수요가 있지만, 제작업자는 적색 파장에서 방출되는 LED를 제작하는 데 역사적으로 분투해왔다.
GaN-기반 플랫폼 상의 장파장 LED, 예컨대, 적색 LED의 성장이 직면하는 큰 어려움 중 하나는 예를 들어, 활성 구역의 밴드갭을 장파장 방출을 위한 적절한 레벨로 감소시키기 위해 높은 인듐(In) 함량을 사용하는 요건이다. 요구되는 InGaN 활성 구역은 하부 GaN보다 더 큰 격자 매개변수를 갖고 결과적으로 발생되는 변형률은 디바이스 성능을 악화시키는 비-방사성 재결합 중심의 역할을 하는 물질 내 결함의 형성을 초래한다.
따라서, 고품질 InGaN(20% 초과의 높은 인듐 함량을 가짐)은 InN과 GaN 간의 큰 격자 부정합으로 인해, 달성하기 어렵다. 불일치 변형률은 또한 조성물 당김 효과를 통해 감소된 인듐 조성물을 발생시킨다.
더 짧은 파장 LED, 예컨대, 녹색 LED 및 황색 LED는, 이들이 적색 광 방출을 위해 필요한 것보다 더 낮은 비율의 인듐을 포함하는 InGaN 발광 구역을 사용하여 제작될 수 있기 때문에, 제작하기가 훨씬 더 쉽다.
이 문제로 인해, GaN 플랫폼 상에 적색 파장 LED를 생성하려는 이전의 시도는 성공적이지 않았다.
본 출원은 반도체 디바이스, 특히, 적색 LED를 제작하는 개선된 방법, 및 이 방법을 사용하여 제작된 적색 LED에 관한 것이다.
본 발명은 이제 참조되어야 하는 독립 청구항에서 규정된다. 본 발명의 선호되는 특징 또는 유리한 특징은 첨부된 종속 청구항에서 규정된다.
본 출원에서 설명된, 발광 다이오드 또는 LED는 바람직하게는 III-V족 반도체 물질, 특히 바람직하게는 III족 질화물 반도체 물질로 형성된다.
"III-V족" 반도체는 N, P, As 및 Sb와 같은 V족 원소와 함께, Ga, Al 및 In과 같은 III족 원소의 2원, 3원 및 4원 합금을 포함하고, 광전자를 포함하는 복수의 적용에 큰 관심을 끈다.
3원 및 4원 합금 (Al,In)GaN과 함께, 갈륨 질화물(GaN), 인듐 질화물(InN) 및 알루미늄 질화물(AlN)을 포함하는, "III족 질화물" 물질로서 알려진 반도체 물질의 부류가 특히 관심을 끈다. 상이한 결정 배향, 예컨대, 극성 c-평면 배향, 비극성 배향 및 반극성 배향이 본 발명에서 사용될 수도 있다. 2개의 주된 비극성 배향, a-평면(11-20) 및 m-평면(1-100)이 있다. 반극성에 대해, 결정 평면의 군인 (11-22), {2021}이 있다. III족 질화물 물질은 고체-상태 조명 및 전력 전자기기에서 상업적 성공을 달성했을 뿐만 아니라, 양자 광원 및 광물질 상호작용의 특정한 이점을 나타낸다.
다양한 III족 질화물 물질이 상업적으로 관심을 끌지만, 갈륨 질화물(GaN)이 가장 중요한 새로운 반도체 물질 중 하나로서 폭넓게 간주되고, 특히 복수의 적용에 관심을 끈다.
벌크 III족 질화물, 예컨대, GaN으로의 구멍의 도입이 이 물질 특성(광학적, 기계적, 전기적 및 열적 등)에 깊이 영향을 줄 수 있다는 것이 알려져 있다. 따라서, 다공성을 변경함으로써 GaN 및 III족 질화물 반도체의 광범위한 물질 특성을 조정하는 가능성은 다공성 GaN을 광전자 적용에 크게 관심을 끌게 한다.
본 발명이 GaN 및 InGaN의 참조에 의해 설명될 것이지만, 유리하게는 대안적인 III족 질화물 물질 조합에 적용 가능할 수도 있다.
다음의 설명에서, 과성장을 위한 기판이 반도체 구조체이고, 반도체 구조체 위에 추가의 반도체층이 성장되어 반도체 디바이스를 발생시킨다. 본 발명에서 과성장을 위한 예시적인 기판은 도핑된 그리고 미도핑된 GaN의 다수의 층을 포함하는, GaN 반도체 구조체일 수도 있다.
반도체 구조체의 층은 국제 특허 출원 제PCT/GB2017/052895호(제WO2019/063957호로 공개됨) 및 제PCT/GB2019/050213호(제WO2019/145728호로 공개됨)에 제시된 바와 같은 전기화학적 에칭에 의해 다공화될 수도 있다.
발명자는 적색 LED가 유리하게는 본 발명을 사용하여 제공될 수 있다는 것을 발견하였다.
반도체 구조체
본 발명의 제1 양상에 따르면,
n-도핑된 부분;
p-도핑된 부분; 및
n-도핑된 부분과 p-도핑된 부분 사이에 위치된 발광 구역으로서,
이들에 걸친 전기적 바이어스하에서 600 내지 750㎚의 피크 파장에서 광을 방출하는 발광 인듐 갈륨 질화물층;
발광 인듐 갈륨 질화물층 상에 위치된 Ill족 질화물층; 및
Ill족 질화물층 상에 위치된 III족 질화물 배리어층을 포함하는 발광 구역을 포함하는 적색-발광 다이오드(LED)가 제공되고,
발광 다이오드는 III족 질화물 물질의 다공성 구역을 포함한다.
본 발명자는 III족 질화물 물질의 전기화학적 다공화가 유리하게는 III족 질화물 격자 내 변형률, 전체 웨이퍼 휨 또는 곡률의 감소를 발생시킨다는 것을 자각하였다. 이론에 얽매이는 일 없이, III족 질화물 물질의 다공성 구역을 다공화하는 공정이 제1 III족 질화물 물질의 층의 상단부 상의 해당 층의 성장 동안 형성되는 나사산 전위와 같은 구조적 결함을 말끔히 에칭한다는 것이 고려된다.
다공화 동안 다공성 구역의 반도체 물질로부터의 전위의 제거는 다공성 구역의 변형률을 크게 감소시키고, 변형률은 다공성 구역의 격자 치수가 하부 물질의 격자 치수와 정합하지 않는다면 특히 발생한다. 따라서, III족 질화물 물질의 층이 다공성 구역 위에 증착될 때 반도체 구조체의 에피택셜 성장 동안, 다공성 물질은 위에 가로놓인 비-다공성층의 격자와 정합하는 것에 더 순응적이다. 이것은 다공성 구역이 없는 경우보다 상당히 더 낮은 변형률을 겪는 다공성 구역 위의 층을 발생시킨다.
제2 III족 질화물 물질이 더 낮은 변형률을 겪기 때문에, 또한 비-다공성층에 더 적은 구조적 결함이 있어서 비-방사성 재결합 중심의 역할을 하여 디바이스 성능에 유해하다.
조성물 당김 효과: Kawaguchi 등은 인듐 비율이 초기 성장 단계 동안 더 작지만 성장 두께가 증가함에 따라 증가되는 소위 InGaN 조성물 당김 효과를 보고했다. 이 관찰은 하부층, GaN 또는 AlGaN과 관계 없는 제1 범위였다. 저자는 이 효과가 계면에서의 격자 부정합에 의해 유발된 변형률에 의해 유발된다는 것을 암시했다. 이들은 InGaN과 하단 에피택셜층 간의 더 큰 격자 부정합이 In 함량의 더 큰 변화를 수반했다는 것을 발견했다.
Inatomi 등의 InGaN 금속유기 증기상 에피택시 성장의 조성물 당김 효과의 이론적 연구(Japanese Journal of Applied Physics, Volume 56, Number 7)에서, 압축 변형률이 InN의 혼입을 억제한다는 것이 발견되었다. 반면에, 인장 변형률은 완화된 벌크 성장 경우와 비교하여 InN의 혼입을 촉진한다.
발명자는 반도체 구조체 내 다공성 구역의 사용이 반도체 구조체의 층의 변형률을 감소시키는 "변형률 완화"를 발생시키고, 이것이 조성물 당김 효과에 대한 개선을 발생시킬 수 있다는 것을 발견했다. 다공화가 III족 질화물층의 변형률을 감소시키고 반도체 구조체가 덜 변형되게 되고, 따라서 In의 더 높은 혼입을 위한 조건이 이용 가능하게 된다. 따라서 본 발명은 다공성 구역의 상단부 상에서 성장되는 LED의 층으로의 더 높은 인듐 혼입을 도울 수 있고, 이는 더 긴 파장의 방출을 위해 매우 바람직하다.
n-도핑된 구역, 발광 구역 및 p-도핑된 구역은 바람직하게는 다공성 구역 위에 제공된다. 즉, 다공성 구역은 LED 구조체의 n-도핑된 구역, 발광 구역 및 p-도핑된 구역 아래에 배치될 수도 있다.
따라서 III족 질화물 물질의 다공성 구역을 LED에 제공함으로써, n-도핑된 구역, 발광 구역 및 p-도핑된 구역은 다공성 구역 없이 가능한 것보다 더 낮은 변형률을 가진 다공성 구역 위에 성장될 수도 있다. 따라서 층을 이룬 반도체 구조체의 이 감소된 레벨의 변형률이 LED의 발광층(들)로의 더 높은 인듐 혼입을 도울 수 있어서 높은 인듐 함량을 가진 고품질 InGaN 발광층이 성장될 수 있다. 이것은 충분한 인듐이 발광 인듐 갈륨 질화물층으로 혼입되게 하여, 전기적 바이어스가 LED에 걸쳐 인가될 때 LED가 600 내지 750㎚의 피크 파장에서 광을 방출한다.
위의 배경기술 섹션에서 언급된 바와 같이, 600 내지 750㎚의 광을 방출하는 적색 LED에 대한 큰 수요가 있지만, 발광층(들)으로 충분한 인듐을 혼입하는 기술적 어려움은 적색 InGaN LED가 달성되기 어렵다는 것을 의미한다. 그러나, 더 짧은 파장 LED, 예컨대, 녹색(500 내지 500㎚) LED 및 황색(550 내지 600㎚) LED는 이들이 적색 광 방출을 위해 필요한 것보다 더 낮은 비율의 인듐을 포함하는 InGaN 발광 구역을 사용하여 제작될 수 있기 때문에 제작하기가 훨씬 더 쉽다.
발명자는 III족 질화물 물질의 다공성 구역 위에 LED 구조체를 성장시키는 것이 비-다공성 기판 상에서 성장되는 동일한 LED 구조체와 비교하여, 더 긴 파장을 향한 방출 파장의 상당한 시프트를 유발한다는 것을 발견했다.
발명자는 비-다공성 GaN 웨이퍼 상에서 종래의 녹색/황색(500 내지 550㎚ 또는 550㎚ 내지 600㎚의 방출) InGaN LED 구조체를 성장시키고, LED가 예상되는 바와 같이 녹색/황색 광을 방출한다는 것을 입증함으로써 이것을 입증했다. 이어서 동일한 "녹색/황색" InGaN LED 구조체가 다공성 구역을 포함하는 템플레이트 상에서 성장했고, 전기적 바이어스가 LED에 걸쳐 인가되었을 때, LED가 600 내지 750㎚의 적색 범위 내 광을 방출했다.
따라서 본 발명이 종래의 쉽게 제작 가능한 LED 구조체가 더 긴 파장 방출로 시프트되게 하여, 황색 LED 또는 녹색 LED로서 이전에 사용된 구조체가 다공성 구역을 구조체에 포함시킴으로써 적색 LED로 제작될 수 있다. 이것은 유리하게는 적색 LED가 종래 기술의 설계에서 겪는 많은 기술적 문제 없이 제작되게 할 수도 있다.
LED 발광 구역은 500 내지 600㎚ 또는 500㎚ 내지 550㎚ 또는 550㎚ 내지 600㎚ 또는 510 내지 570㎚ 또는 530㎚ 내지 560㎚ 또는 540㎚ 내지 600㎚의 피크 파장에서 방출하기 위한 LED 발광 구역일 수도 있다. LED 발광 구역은 다공성 III족 질화물층 상에서 과성장되지 않을 때 500 내지 600㎚ 또는 510 내지 570㎚ 또는 530㎚ 내지 560㎚ 또는 540㎚ 내지 600㎚의 피크 파장에서 방출되는 LED 발광 구역일 수도 있다. 그러나 III족 질화물 물질의 다공성 구역 위의 LED 발광 구역의 성장은 발광 구역의 방출 파장을 600 내지 750㎚로 시프트시킬 수도 있다.
발광 구역은 전기적 바이어스하에서 600 내지 750㎚, 또는 전기적 바이어스하에서 600 내지 700㎚ 또는 615 내지 675㎚ 또는 600 내지 660㎚의 피크 파장에서 광을 방출할 수도 있다.
본 발명의 양상에서,
n-도핑된 부분;
p-도핑된 부분; 및
n-도핑된 부분과 p-도핑된 부분 사이의 발광 구역으로서, 500㎚ 내지 550㎚ 또는 550㎚ 내지 600㎚의 피크 파장에서 방출되기 위한 발광 인듐 갈륨 질화물층을 포함하는 발광 구역을 포함하는 적색-발광 다이오드(LED)가 제공될 수도 있고,
발광 다이오드가 III족 질화물 물질의 다공성 구역 상에 배치되고, III족 질화물 물질의 다공성 구역이 발광 구역의 방출 파장을 이들에 걸친 전기적 바이어스하에서 600 내지 750㎚의 피크 파장으로 시프트시킨다.
적색 LED는 III족 질화물 물질의 다공성 구역 위에 성장되는, 황색 또는 녹색 InGaN LED 구조체를 포함할 수도 있다.
발광 다이오드는 다음의 것으로부터 선택된 적어도 하나의 특징을 포함할 수도 있다:
(a) 발광 구역은 1개 또는 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개 또는 8개의 양자 우물(또는 적어도 하나의 양자 우물)을 포함하거나; 또는
(b) Ill족 질화물층은 조성 AlyGa(I-y)N(y는 0.1 내지 1.0의 범위 내에 있음)을 가진 알루미늄 갈륨 질화물층을 포함하거나; 또는
(c) UV 또는 청색 방출 InGaN/GaN 또는 InGaN/inGaN 초격자 또는 InGaN층은 n-도핑된 부분과 발광 구역 사이에 위치된다.
다공성 구역은 적어도 1㎚, 바람직하게는 적어도 10㎚, 특히 바람직하게는 적어도 50㎚의 두께를 가질 수도 있다. 예를 들어, 다공성 구역은 1㎚ 내지 10000㎚의 두께를 가질 수도 있다. 다공성 구역은 1% 내지 99%의 다공도를 가질 수도 있다.
다공성 구역은 LED의 n형 구역, 발광 구역 및 p형 구역 아래에 또는 밑에 있을 수도 있다. 바람직하게는 n형 구역, 발광 구역 및 p형 구역(LED 구조체)은 LED에서 층의 성장 순서에 의해 규정된 바와 같이, 다공성 구역 상에 또는 위에 배치된다. LED 구조체가 바람직하게는 다공성 구역 상에 과성장되어, LED 구조체가 다공성 III족 질화물층의 변형률 완화로부터 이득을 얻는다.
적색 LED는 n-도핑된 부분과 다공성 구역 사이에 배치된 III족 질화물 물질의 연결층을 포함할 수도 있다. 바람직하게는 연결층의 두께가 적어도 100㎚이지만, 더 얇거나 또는 더 두꺼운 두께가 또한 사용될 수 있다.
적색 LED는 바람직하게는 다공성 구역과 발광 구역 사이에 III족 질화물 물질 다공성 구역의 비-다공성 중간층을 포함한다. 다공성 구역이 바람직하게는 제PCT/GB2017/052895호(제WO2019/063957호로 공개됨) 및 제PCT/GB2019/050213호(제WO2019/145728호로 공개됨)의 방법을 사용하여, III족 질화물 물질의 비-다공성층을 통한 전기화학적 다공화에 의해 형성되지만, III족 질화물 물질의 비-다공성층은 일반적으로 다공성 구역의 상단부 상에 남아 있는 비-다공성 중간층을 형성한다. 비-다공성 중간층은 유리하게는 제작 동안 추가의 층의 과성장을 위한 평활한 표면을 제공할 수도 있다.
바람직하게는 LED는 다공성 구역과 연결층 사이에 배치된 III족 질화물 물질의 비-다공성 중간층을 포함한다. 이것은 바람직하게는 비-다공성층일 수도 있고 비-다공성층을 통해 다공성 구역의 전기화학적 에칭이 발생한다.
다공성 구역이 다공성층이어서, 발광 다이오드가 III족 질화물 물질의 다공성층을 포함할 수도 있다. 바람직하게는 다공성 구역은 예를 들어, 다공성 III족 질화물 물질의 연속층으로 형성된 연속적으로 다공성인 다공성층일 수도 있다.
다공성 구역은 복수의 다공성층, 그리고 임의로 복수의 비-다공성층을 포함할 수도 있다. 본 발명의 바람직한 실시형태에서, 다공성 구역은 교번하는 다공성층과 비-다공성층의 스택(stack)이고, 스택의 상단면은 다공성 구역의 상단부를 획정하고, 스택의 하단면은 다공성 구역의 하단부를 획정한다. 발광 구역은 III족 질화물 물질의 다공성층의 스택을 포함하는 다공성 구역 위에 형성될 수도 있다.
일부 실시형태에서, 발광 구역은 III족 질화물 물질의 다수의 다공성층의 스택 위에 배치된다. 따라서, III족 질화물 물질의 단일의 다공성층이 있는 대신에, 다공성 구역은 적어도 일부 층이 다공성인 III족 질화물 물질의 층의 스택일 수도 있다. 다공성층의 스택은 바람직하게는 교번하는 다공성층과 비-다공성층의 스택일 수도 있다.
대안적으로 다공성 구역은 하나 이상의 다공성 구역, 예를 들어, III족 질화물 물질의 다른 비-다공성층의 하나 이상의 다공성 구역을 포함하는 III족 질화물 물질의 층일 수도 있다.
바람직한 실시형태에서, 다공성 구역 또는 다공성층은 다공성층 또는 구역이 성장되는 기판의 횡방향 치수(폭 또는 길이)와 동일한 횡방향 치수를 가질 수도 있다. 예를 들어, 종래의 기판 웨이퍼 크기는 다양한 크기, 예컨대, 1㎠ 또는 2인치, 4인치, 6인치, 8인치, 12인치 또는 16인치 직경을 가질 수도 있다. 그러나, 하나 이상의 층을 패터닝하고/하거나 동일한 층에서 상이한 전하 캐리어 농도의 구역을 증착시킴으로써, 전체 기판에 걸치지 않는 더 작은 다공성 구역이 형성될 수 있다. 따라서 다공성층 또는 구역의 횡방향 치수는 픽셀의 약 1/10(예를 들어, 0.1㎛)에서 기판 자체의 횡방향 치수까지 달라질 수도 있다. n-도핑된 부분은 바람직하게는 n-도핑된 III족 질화물층을 포함한다.
바람직하게는 n-도핑된 부분 및/또는 n-도핑된 층은 n-GaN 또는 n-InGaN 또는 n-GaN/n-InGaN의 교번하는 층의 스택 또는 상이한 농도의 인듐을 포함하는 n-InGaN/n-InGaN의 교번하는 층의 스택을 포함한다.
n-도핑된 부분은 단결정성 n-도핑된 III족 질화물 부분을 포함할 수도 있고, 바람직하게는 n-도핑된 부분은 평면의 상단면을 가진 단결정성 n-도핑된 III족 질화물층을 포함한다.
다공성 구역 및 다공성 구역과 단결정성 n-도핑된 III족 질화물층 사이의 각각의 층은 단결정성 n-도핑된 III족 질화물층의 평면의 상단면과 평행한, 각각의 상단면과 각각의 하단면을 가진 평면의 층일 수도 있다.
발광 인듐 갈륨 질화물층은 바람직하게는 하나 이상의 InGaN 양자 우물, 바람직하게는 1 내지 7개의 양자 우물을 포함한다.
발광 인듐 갈륨 질화물층은 양자점, 단절형 양자 우물 또는 불연속적 양자 우물과 같은 양자 구조체를 포함하는 InGaN의 나노구조화된 층일 수도 있다.
발광 인듐 갈륨 질화물층 및/또는 양자 우물은 바람직하게는 조성 InxGa1-xN(0.15 ≤ x ≤ 0.40, 바람직하게는 0.20 ≤ x ≤ 0.40 또는 0.26 ≤ x ≤ 0.40, 특히 바람직하게는 0.30 ≤ x ≤ 0.40)을 갖는다.
적색-LED는 바람직하게는 발광 인듐 갈륨 질화물층 상에 위치된 Ill족 질화물층; 및 Ill족 질화물층 상에 위치된 III족 질화물 배리어층을 포함한다.
발광 InGaN층 상의 III족 질화물층은 "캡층"으로 칭해질 수도 있다. 이 캡층은 1) 대역 휨을 위한 양자 제한된 스타르크 효과, 따라서 적색 시프트 및 적색 방출의 달성을 증가시키기 위해, 그리고 2) InGaN 내 높은 In%를 보호하여 충분한 In%가 긴 파장을 달성할뿐만 아니라 더 긴 배리어를 제공하기 위해 포함되는 것을 보장하기 위해 사용된다.
LED는 바람직하게는 양자 우물과 p-도핑된 구역 사이에 III족 질화물 물질의 캡층을 포함한다. 캡층은 GaN, InGaN, AlGaN 또는 AlN일 수 있다.
LED는 바람직하게는 양자 우물과 p-도핑된 구역 사이에 III족 질화물 물질의 배리어층을 포함한다. 배리어층은 GaN, InGaN, AlGaN 또는 AlN일 수 있다.
p-도핑된 구역은 p-도핑된 III족 질화물층 및 p-도핑된 III족 질화물층과 발광 구역 사이에 배치된 p-도핑된 알루미늄 갈륨 질화물층을 포함할 수도 있다. p-도핑된 알루미늄 질화물층은 바람직하게는 캡층과 p형층 사이에 배치된 전자 차단층(electron-blocking-layer: EBL)이고, 전자 차단층은 5 내지 25 원자% 알루미늄을 포함하고, 바람직하게는 전자 차단층은 10㎚ 내지 50㎚의 두께를 갖는다.
다공성 구역은 바람직하게는 분산 브래그 반사기(distributed Bragg reflector: DBR)의 부분이 아니다.
적색 미니-LED
본 발명의 제2 양상에서, 발광 구역이 100㎛ 초과 내지 200㎛ 미만의 횡방향 치수(폭 및 길이)를 가진, 본 발명의 제1 양상에 따른 적색 LED를 포함하는, 적색 미니-LED가 제공될 수도 있다.
적색 마이크로-LED
본 발명의 제3 양상에서, 발광 구역이 100㎛ 미만의 횡방향 치수를 가진, 본 발명의 제1 양상에 따른 적색 LED를 포함하는, 적색 마이크로-LED가 제공될 수도 있다. 마이크로-LED는 바람직하게는 80㎛ 미만 또는 70㎛ 또는 60㎛ 또는 50㎛ 또는 30㎛ 또는 25㎛ 또는 20㎛ 또는 15㎛ 또는 10㎛ 또는 5㎛ 또는 3㎛ 또는 1㎛의 횡방향 치수를 가질 수도 있다.
마이크로-LED 어레이
본 발명의 제4 양상에서, 본 발명의 제3 양상에 따른 복수의 적색 마이크로-LED를 포함하는, 마이크로 LED 어레이가 제공될 수도 있다.
제작 방법
본 발명의 제5 양상에서, III족 질화물 물질의 다공성 구역 위에,
n-도핑된 부분;
p-도핑된 부분; 및
n-도핑된 부분과 p-도핑된 부분 사이에 위치된 발광 구역으로서, 이들에 걸친 전기적 바이어스하에서 600 내지 750㎚의 피크 파장에서 광을 방출하는 발광 인듐 갈륨 질화물층을 포함하는 발광 구역
을 성장시키는 단계를 포함하는, 적색 LED를 제작하는 방법이 제공될 수도 있다.
n-도핑된 구역, p-도핑된 구역 및 발광 구역은 아래에서 더 설명되는 바와 같은, 황색 또는 녹색 InGaN LED 구조체를 포함할 수도 있다.
대안적으로, 방법은 이전에 가능했던 것보다 더 높은 성장 온도에서, III족 질화물 물질의 다공성 구역 위에 적색 LED 구조체를 성장시키는 단계를 포함할 수도 있다. III족 질화물 물질의 다공성 구역의 존재가 반도체 격자가 변형률-완화된 것을 의미하기 때문에, 평상 시보다 더 높은 성장 온도가 InGaN 발광층을 성장시킬 때 필요한 인듐을 포함시키도록 사용될 수 있다. 다공성 구역 상에서 과성장된 적색 LED 구조체가 알려진 적색 LED 구조체일 수도 있지만, 이 경우에 다공성 템플레이트의 사용은 유리하게는 적색 LED 발광층, 예를 들어 InGaN 양자 우물(QW)이 비-다공성 기판을 과성장시킬 때보다 가능한 더 높은 성장 온도에서 성장되게 한다.
본 발명의 제6 양상에서, III족 질화물 물질의 다공성 구역 위에,
n-도핑된 부분;
p-도핑된 부분; 및
n-도핑된 부분과 p-도핑된 부분 사이의 LED 발광 구역으로서, 500㎚ 내지 550㎚ 또는 550㎚ 내지 600㎚의 피크 파장에서 방출되기 위한 발광 인듐 갈륨 질화물층을 포함하는 발광 구역
을 과성장시키는 단계를 포함하는, 적색 LED를 제작하는 방법이 제공될 수도 있고,
III족 질화물 물질의 다공성 구역 상의 과성장은 발광 구역의 방출 파장을 전기적 바이어스하에서 600 내지 750㎚의 피크 파장으로 시프트시킨다.
다음의 논의가 본 발명의 제5 양상과 제6 양상 둘 다의 방법에 적용된다.
발광 구역은 500 내지 550㎚ 또는 500 내지 580㎚ 또는 510 내지 570㎚ 또는 530㎚ 내지 560㎚ 또는 550㎚ 내지 600㎚의 피크 파장에서 방출되기 위한 발광 인듐 갈륨 질화물층을 포함할 수도 있다. 발광 인듐 갈륨 질화물층은 종래의 LED에서, 예를 들어, 비-다공성 GaN 기판 상에서 성장될 때 이 파장에서 방출되는 것으로 알려진 하나 이상의 층일 수도 있다. 그러나, 발명자는 다공성 III족 질화물층 위에 종래의 황색 또는 녹색 LED 구조체를 성장시키는 것이 전기적 바이어스하에서 600 내지 750㎚의 피크 파장에서 방출되는 LED를 발생시킨다는 것을 발견했다.
방법은 III족 질화물 물질의 다공성 구역 위에 황색 또는 녹색 LED 구조체를 성장시키는 단계를 포함할 수도 있다.
III족 질화물 물질의 다공성 구역 상의 과성장은 전기적 바이어스하에서 615 내지 665㎚의 피크 파장에서 방출되는 발광 구역을 발생시킬 수도 있다.
다음의 특징은 본 발명의 제5 양상과 제6 양상 둘 다의 방법에 동일하게 적용 가능하다.
방법은 III족 질화물 물질의 층을 전기화학적으로 다공화하여, III족 질화물 물질의 다공성 구역을 형성하는 제1 단계를 포함할 수도 있다. 이것은 국제 특허 출원 제PCT/GB2017/052895호(제WO2019/063957호로 공개됨) 및 제PCT/GB2019/050213호(제WO2019/145728호로 공개됨)에 제시된 바와 같은 웨이퍼 규모 다공화 공정을 사용하여 달성될 수도 있다.
방법은 바람직하게는 III족 질화물 물질의 비-다공성층이 비-다공성 중간층을 형성하도록, III족 질화물 물질의 비-다공성층을 통한 전기화학적 다공화에 의해 III족 질화물 물질의 다공성 구역을 형성하는 단계를 포함할 수도 있다. 비-다공성 중간층은 유리하게는 III족 질화물 물질의 하나 이상의 연결층과 같은, 추가의 층의 과성장을 위한 평활한 표면을 제공할 수도 있다.
다공성 구역은 기판 상의 III족 질화물 물질의 하나 이상의 층 또는 구역을 다공화함으로써 형성될 수도 있다. 기판은 규소, 사파이어, SiC, β-Ga2O3일 수도 있다. 기판의 결정 배향은 극성, 반극성 또는 비극성 배향일 수 있다. 기판 두께는 일반적으로 100㎛ 내지 1500㎛로 달라질 수도 있다.
다공성 구역이 다공성층일 수도 있어서, 방법은 III족 질화물 물질의 다공성층 위에, n-도핑된 부분; p-도핑된 부분; 및 LED 발광 구역을 성장시키는 단계를 포함한다. 바람직하게는 다공성 구역은 예를 들어, 다공성 III족 질화물 물질의 연속층으로 형성된 연속적으로 다공성인 다공성층일 수도 있다.
다공성 구역은 복수의 다공성층, 그리고 임의로 복수의 비-다공성층을 포함할 수도 있다. 본 발명의 바람직한 실시형태에서, 다공성 구역은 교번하는 다공성층과 비-다공성층의 스택이고, 스택의 상단면은 다공성 구역의 상단부를 획정하고, 스택의 하단면은 다공성 구역의 하단부를 획정한다.
대안적으로 다공성 구역은 하나 이상의 다공성 구역, 예를 들어, III족 질화물 물질의 다른 비-다공성층 내 하나 이상의 다공성 구역을 포함하는 III족 질화물 물질의 층일 수도 있다.
바람직한 실시형태에서, 다공성 구역 또는 다공성층은 다공성층 또는 구역이 성장되는 기판의 횡방향 치수(폭 또는 길이)와 동일한 횡방향 치수를 가질 수도 있다. 예를 들어, 종래의 기판 웨이퍼 크기는 다양한 크기, 예컨대, 1㎠ 또는 2인치, 4인치, 6인치, 8인치, 12인치 또는 16인치 직경을 가질 수도 있다. 그러나, 하나 이상의 층을 패터닝하고/하거나 동일한 층에서 상이한 전하 캐리어 농도의 구역을 증착시킴으로써, 전체 기판에 걸치지 않는 더 작은 다공성 구역이 형성될 수 있다. 따라서 다공성층 또는 구역의 횡방향 치수는 픽셀의 약 1/10(예를 들어, 0.1㎛)에서 기판 자체의 횡방향 치수까지 달라질 수도 있다.
다공화 단계 전에, 바람직하게는 층 또는 층의 스택을 포함하는, n-도핑된 III족 질화물 반도체 물질의 도핑된 구역이 기판 상에 증착될 수도 있다. III족 질화물층(들)은 이 원소, 즉, Al, Ga, In(3원 또는 4원층) 중 하나 또는 조합을 포함할 수도 있다. III족 질화물 스택의 두께는 바람직하게는 10 내지 4000㎚이다. III족 질화물 구역은 1×1017㎝-3 내지 5×1020㎝-3의 도핑 농도를 가질 수도 있다.
바람직하게는 미도핑된 III족 질화물 물질의 중간층은 다공화되기 전에 도핑된 물질 위에 증착된다. 중간층은 바람직하게는 1㎚ 내지 3000㎚, 바람직하게는 5㎚ 내지 2000㎚의 두께를 갖는다. 중간층이 미도핑되기 때문에, 중간층은 다공화 단계 후 비-다공성으로 남아 있고, 이는 유리하게는 반도체의 추가의 층의 에피택셜 과성장을 위한 우수한 표면을 제공한다.
바람직한 실시형태에서, 도핑된 구역은 도핑된 층과 미도핑된 층의 교번하는 스택으로 이루어진다. 바람직한 실시형태에서 스택은 5 내지 50 쌍의 층을 포함한다. 각각의 고농도로 도핑된 층의 두께는 10㎚ 내지 200㎚로 달라질 수도 있고 저-도핑된 층 또는 미도핑된 층은 5 내지 180㎚의 두께를 가질 수도 있다.
기술에 알려진 바와 같이, 전기화학적 다공화는 III족 질화물 물질의 n형 도핑된 구역으로부터 물질을 제거하고, 반도체 물질에서 빈 구멍을 생성한다.
바람직한 실시형태에서, 적색 LED 구조체는 III족 질화물 물질의 다수의 다공성층의 스택 위에 형성된다. 따라서, III족 질화물 물질의 단일의 다공성층이 있는 대신에, 다공성 구역은 적어도 일부 층이 다공성인 III족 질화물 물질의 층의 스택일 수도 있다. 다공성층의 스택은 바람직하게는 교번하는 다공성층과 비-다공성층의 스택일 수도 있다.
방법은 바람직하게는 연결층 상에 n-도핑된 구역, LED 발광 구역 및 p-도핑된 구역을 과성장시키기 전에 III족 질화물 물질의 중간층의 표면 상에 III족 질화물 물질의 하나 이상의 연결층을 증착시키는 단계를 포함할 수도 있다.
대안적으로, 다공성 구역 위에 비-다공성 중간층이 없는 경우에, 방법은 III족 질화물 물질의 다공성 구역의 표면 상에 III족 질화물 물질의 연결층을 증착시키는 단계를 포함할 수도 있다.
방법은 연결층 상에 n-도핑된 구역, LED 발광 구역 및 p-도핑된 구역을 과성장시키는 추가의 단계를 포함할 수도 있다.
제작 방법에 의해 생산된 적색 LED는 바람직하게는 본 발명의 제1 양상 내지 제4 양상 중 하나의 양상에 따른 적색 LED이다.
본 발명의 하나의 양상과 관련하여 본 명세서에서 설명된 특징은 본 발명의 다른 양상에 동일하게 적용 가능하다.
본 발명의 실시형태가 이제 도면을 참조하여 설명될 것이다:
도 1은 본 발명에 따른 적색 LED에 적합한 다공성 템플레이트를 예시하는 도면;
도 2 내지 도 13은 본 발명의 바람직한 실시형태에 따른 적색 LED를 제작하는 단계를 예시하는 도면;
도 14는 본 발명의 바람직한 실시형태에 따른 다공성 구역 위의 InGaN LED에 대한, 정규화된 전기 루미네선스(electroluminescence: EL) 강도 대 파장의 그래프;
도 15는 비-다공성 기판 상의 InGaN LED에 대한, 상이한 전류 주입 시 정규화된 전기 루미네선스(EL) 강도 대 파장의 그래프;
도 16은 본 발명의 바람직한 실시형태에 따른 다공성 구역 위에 성장된 도 15와 동일한 InGaN LED에 대한, 상이한 전류 주입 시 정규화된 전기 루미네선스(EL) 강도 대 파장의 그래프;
도 17은 비-다공성 기판 상의 상이한 픽셀 크기의 InGaN 마이크로-LED에 대해 측정된 I-V 곡선, 삽입 이미지가 황색 방출을 나타냄;
도 18은 다공성 기판 상의 상이한 픽셀 크기의 InGaN 마이크로-LED에 대해 측정된 I-V 곡선, 삽입 이미지가 적색 방출을 나타냄;
도 1은 본 발명에 따른, 적색 LED에 적합한 다공성 템플레이트를 예시한다.
다공성 템플레이트는 기판 상의 III족 질화물 물질의 다공성 구역을 포함하고, III족 질화물 물질의 비-다공성층은 다공성 구역의 상단면 위에 배열된다. 임의로 기판과 다공성 구역 사이에 III족 질화물 물질의 추가의 층이 있을 수도 있다.
아래에서 더 상세히 설명되는 바와 같이, 다공성 구역은 III족 질화물 물질의 n-도핑된 구역 그리고 이어서 III족 질화물 물질의 미도핑된 층을 에피택셜 방식으로 성장시키고, 국제 특허 출원 제PCT/GB2017/052895호(제WO2019/063957호로 공개됨) 및 제PCT/GB2019/050213호(제WO2019/145728호로 공개됨)에 제시된 바와 같은 다공화 공정을 사용하여 n-도핑된 구역을 다공화함으로써 제공될 수도 있다.
위에서 설명된 바와 같이, 이 다공화가 결정 격자에 변형률 완화를 발생시키고, 이는 추가의 반도체층의 후속 과성장이 이들의 격자의 감소된 압축 변형률로부터 이득을 얻는다는 것을 의미한다.
다공성 구역이 하나 이상의 III족 질화물 물질을 가진 하나 이상의 층을 포함할 수도 있고, 다양한 두께를 가질 수도 있으면서, 다공성 구역 위에 과성장된 InGaN 발광층의 파장을 시프트시키는 변형률 완화 이득을 여전히 제공한다. 바람직한 실시형태에서, 다공성 구역은 예를 들어, GaN 및/또는 InGaN을 포함할 수도 있다.
다양한 LED 구조체는 도 1에 예시된 템플레이트 위에 과성장될 수도 있다.
특히, 황색 LED 또는 녹색 LED인 것으로 기술에 알려진, InGaN 발광층을 포함하는 LED 구조체는 표준 LED 제작 단계를 사용하여 다공성 템플레이트 상에서 과성장될 수도 있다. 그러나, 다공성 템플레이트 상에서 성장될 때, 보통 황색 또는 녹색 파장에서 방출되는 LED 구조체는 600 내지 750㎚의 적색 파장에서 방출될 것이다.
이 방식으로, 황색 또는 녹색 InGaN LED의 과성장을 위한 템플레이트 또는 의사-기판으로서 III족 질화물 물질의 다공성 구역의 사용은 적색 LED가 간단한 방식으로 제작되게 한다.
바람직한 실시형태에서, 본 발명에 따른 적색 LED는 다음의 층을 포함하고, 아래에서 설명되는 단계별 공정을 사용하여 제작될 수도 있다.
LED 구조체의 다음의 설명이 아래에서 위로 설명되는 상단 방출 아키텍처에 관한 것이지만, 본 발명은 하단 방출 아키텍처에 동일하게 적용 가능하다.
도 2 - 다공화를 위한 기판 및 III족 질화물층
호환 가능한 기판이 에피택시 성장을 위한 시작면으로서 사용된다. 기판은 규소, 사파이어, SiC, β-Ga2O3, GaN, 유리 또는 금속일 수도 있다. 기판의 결정 배향은 극성, 반극성, 비극성 배향일 수 있다. 기판 크기는 1㎠, 2인치, 4인치, 6인치, 8인치, 12인치, 16인치 직경 그리고 초과로 달라질 수도 있고, 기판은 1㎛ 초과, 예를 들어, 1㎛ 내지 15000㎛의 두께를 가질 수도 있다.
III족 질화물 물질의 층 또는 층의 스택이 기판 상에서 에피택셜 방식으로 성장된다. III족 질화물층은 이 원소, 즉, Al, Ga, In(2원, 3원 또는 4원층) 중 하나 또는 조합을 포함할 수도 있다.
III족 질화물 스택의 두께(T)는 바람직하게는 적어도 10㎚ 또는 적어도 50㎚ 또는 적어도 100㎚, 예를 들어, 10 내지 10000㎚이다.
III족 질화물층은 1×1017㎝-3 내지 5×1020㎝-3의 n형 도핑 농도를 가진 도핑된 구역을 포함한다. III족 질화물층은 또한 도핑된 구역 위에 III족 질화물 물질의 미도핑된 "캡"층을 포함할 수도 있다.
도핑된 구역은 III족 질화물층의 노출된 상부면으로 종결될 수도 있고, 이 경우에 층의 표면은 전기화학적 에칭 동안 다공화될 것이다.
대안적으로, III족 질화물 물질의 도핑된 구역이 III족 질화물 물질의 미도핑된 "캡"층으로 덮여서, 도핑된 구역이 반도체 구조체의 하위-표면일 수도 있다. 도핑된 구역의 하위-표면 시작 깊이(d)는 예를 들어, 1 내지 2000㎚일 수도 있다.
도 3 - 다공성 구역에 대한 다공화
기판 상에 증착된 후, III족 질화물층(층의 스택)은 국제 특허 출원 제PCT/GB2017/052895호(제WO2019/063957호로 공개됨) 및 제PCT/GB2019/050213호(제WO2019/145728호로 공개됨)에 제시된 바와 같은 웨이퍼 규모 다공화 공정에 의해 다공화된다. 이 공정 동안, III족 질화물 스택의 도핑된 구역이 다공성이 되지만, III족 질화물 물질의 임의의 미도핑된 구역은 다공성이 되지 않는다.
따라서 다공화 단계 후, 구조체는 이전에 n-도핑된 III족 질화물 물질, 그리고 임의로 다공성 구역 위에 가로놓인 비-다공성 중간층이 있는 경우에 남아 있는 다공성 구역을 포함한다.
다공성 구역의 다공도가 전기화학적 에칭 공정에 의해 제어되고 1% 내지 99% 다공도, 바람직하게는 20% 내지 90% 다공도 또는 30% 내지 80%일 수도 있지만, 더 적거나 또는 더 큰 다공도가 또한 사용될 수 있다.
다공화 후 다공성 구역의 두께는 바람직하게는 1㎚ 초과, 더 바람직하게는 10㎚ 초과, 특히 바람직하게는 적어도 40㎚ 또는 50㎚ 또는 100㎚이다. 그러나, 다공성 구역에 의해 제공되는 변형률 완화 이득을 획득하기 위해 필요한 물질의 두께는 다공성 구역을 이루는 III족 질화물 물질의 유형에 따라 달라질 수도 있다.
다공화 공정에 의해 생성되는 다공성 구역은 층 전반에 걸쳐 균일한 조성 및 균일한 다공도를 가진 III족 질화물 물질의 벌크층일 수도 있다. 대안적으로 다공성 구역이 상이한 조성 및/또는 다공도의 다공성 물질의 다수의 층을 포함하여, III족 질화물 물질의 다공성 스택을 형성할 수도 있다. 예를 들어, 다공성 구역은 다공성 GaN의 연속층 또는 다공성 InGaN의 연속층, 또는 다공성 GaN의 하나 이상의 층 및/또는 다공성 InGaN의 하나 이상의 층을 포함하는 스택일 수도 있다. 발명자는 과성장을 위한 다공성 구역의 변형률 완화 이득이 상이한 두께, 조성 및 층을 이룬 스택을 가진 광범위한 다공성 구역에 걸쳐 획득 가능하다는 것을 발견했다.
도면에 예시된 실시형태에서, 다공성 구역은 단일의 다공성층이다.
도핑된 구역 위에 III족 질화물 물질의 미도핑된 캡층이 있는 경우에, 미도핑된 구역은 아래의 도핑된 구역의 표면 관통 다공화 후 비-다공성이 된다. 이 비-다공성 캡층의 두께(D)는 바람직하게는 적어도 2㎚ 또는 적어도 5㎚ 또는 적어도 10㎚, 바람직하게는 5 내지 3000㎚일 수도 있다. 도핑된 구역 위에 미도핑된 캡층을 제공하는 것은 유리하게는 다공화 후 다공성 구역을 덮는 III족 질화물 물질의 비-다공성층을 발생시킨다. 이 비-다공성 캡층은 유리하게는 다공성 구역 위의 추가의 물질의 더 우수한 과성장을 허용할 수도 있다.
제PCT/GB2017/052895호(제WO2019/063957호로 공개됨) 및 제PCT/GB2019/050213호(제WO2019/145728호로 공개됨)의 다공화 방법이 전체 반도체 웨이퍼 상에서 수행될 수 있기 때문에, 프로세싱/패터닝/처리가 다공화를 위한 템플레이트를 제조하기 위해 필요하다.
도 4 - 연결층
다공성층의 형성 후, III족 질화물 LED 에피택시 구조체는 다공성층 및 비-다공성 캡층에 의해 제공된 다공성 템플레이트/의사-기판 상에서 성장될 수 있다.
템플레이트 상의 LED 구조체의 성장을 위한 제1 층은 연결층(1)으로 칭해질 수도 있다.
LED 에피택셜 구조체가 비-다공성 캡층 상에 직접적으로 성장되는 것이 가능하지만, 연결층(1)이 LED 구조체의 과성장 전에 캡층 위에 제공되는 것이 바람직하다. 발명자는 다공성 구역과 LED 에피택시 구조체 사이의 III족 질화물 연결층(1)의 사용이 유리하게는 LED와 다공성 템플레이트/기판 간의 우수한 에피택셜 관계를 보장할 수도 있다는 것을 발견했다. 이 층의 성장은 연결층의 상단부 상의 후속 과성장이 평활함 및 에피택셜 및 적합한 고품질임을 확실하게 한다.
연결층(1)은 III족 질화물 물질로 형성되고 이 원소, 즉, Al, Ga, In(2원, 3원 또는 4원층) 중 하나 또는 조합을 포함할 수도 있다.
연결층은 도핑된 또는 미도핑된 층일 수 있다. 연결층은 임의로 적합한 n형 도펀트 물질, 예를 들어, Si, Ge, C, O로 도핑될 수 있다. III족 질화물층은 1×1017㎝-3 내지 5×1020㎝-3의 도핑 농도를 가질 수도 있다.
이 연결층의 두께는 바람직하게는 적어도 100㎚이고, 예를 들어 100 내지 10000㎚일 수 있다.
도 5 - N-도핑된 구역
연결층의 성장 후, 벌크 n-도핑된 III족 질화물 구역(2)이 성장된다.
n-도핑된 구역(2)은 인듐을 포함하는 III족 질화물층, 또는 인듐이 있거나 없는 얇은 III족 질화물층의 스택을 포함하거나 또는 이들로 이루어질 수도 있거나, 또는 층 또는 스택에 걸친 인듐 원자%의 변동을 가진 III족 질화물층의 벌크층 또는 스택이 성장된다. 예를 들어, n-도핑된 구역은 n-GaN층 또는 n-InGaN층일 숟 있거나 또는 대안적으로 n-도핑된 구역은 n-GaN/n-InGaN 교번하는 층의 스택 또는 교번하는 층에서 상이한 양의 인듐을 가진 n-InGaN/n-InGaN 교번하는 층의 스택일 수도 있다.
바람직하게는 n-도핑된 구역(2)이 인듐을 포함하여, n-도핑된 구역의 결정 격자가 LED 내 InGaN 발광층의 격자에 대한 유사한 격자 매개변수를 갖는다. n-도핑된 구역의 인듐 원자 비율은 예를 들어, 0.1 내지 25%로 달라질 수도 있다.
바람직한 실시형태에서, n-도핑된 구역의 인듐 함량은 InGaN 발광층의 인듐 함량의 20 원자% 이내 또는 15 원자% 이내 또는 10 원자% 이내 또는 5 원자% 이내이다. 이것은 유리하게는 n-도핑된 구역의 격자 매개변수가 InGaN 발광층의 격자 매개변수와 충분히 유사하여 이 층 간의 과도한 변형률을 방지하는 것을 보장할 수도 있다.
n-도핑된 구역의 총 두께는 적어도 2㎚ 또는 적어도 5㎚ 또는 적어도 10㎚ 또는 적어도 20㎚일 수도 있다. n-도핑된 구역의 두께는 예를 들어, 2㎚ 내지 5000㎚로 달라질 수도 있거나 또는 심지어 더 두꺼울 수도 있다. n-도핑된 구역이 층의 스택을 포함한다면, 스택 내 각각의 개별적인 층의 두께는 바람직하게는 1 내지 40㎚이다.
n-도핑된 구역은 바람직하게는 1×1017㎝-3 내지 5×1020㎝-3, 바람직하게는 1×1018㎝-3 내지 5×1020㎝-3, 특히 바람직하게는 1×1018㎝-3 초과의 n형 도핑 농도를 갖는다.
도 6 - 발광 구역
n-도핑된 구역(2)의 성장 후, 언더레이(underlay) 또는 사전-층(pre-layer) 또는 사전-우물(pre-well)(도 6에 표시되지 않음)이 성장되어, 발광층(들)의 변형률을 해제할 수도 있다. 언더레이는 GaN, InGaN 또는 GaN/InGaN 또는 InGaN/InGaN의 단일의 층 또는 스택/다층일 수 있다. 대안적으로, 언더레이는 InGaN QW/GaN 양자 배리어와 유사한 구조를 갖지만 더 낮은 비율의 인듐을 가질 수도 있다. 예를 들어, 상대적으로 높은 비율의 인듐을 가진 발광층을 증착시키기 전에, 발광층보다 더 낮은 비율의 인듐을 가진 벌크 InGaN층으로 이루어진 언더레이가 성장될 수도 있다. 대안적으로, 언더레이는 발광층보다 더 낮은 비율의 인듐을 가진 InGaN "더미" QW 및 하나 이상의 GaN 양자 배리어의 형태를 취할 수도 있다.
n-도핑된 구역(2) 그리고 임의로 언더레이의 성장 후, InGaN 발광층을 포함하는 발광 구역(3)이 성장된다.
발광 구역(3)은 적어도 하나의 InGaN 발광층을 포함할 수도 있다. 각각의 InGaN 발광층은 InGaN 양자 우물(QW)일 수도 있다. 바람직하게는 발광 구역은 1 내지 7개의 양자 우물을 포함할 수도 있다. 인접한 양자 우물은 양자 우물에 대해 상이한 조성을 가진 III족 질화물 물질의 배리어층에 의해 분리된다.
발광층(들)이 본 문서 전반에 걸쳐 "양자 우물"로서 지칭될 수도 있지만, 다양한 형태를 취할 수도 있다. 예를 들어, 발광층이 InGaN의 연속층일 수도 있거나 또는 층이 연속적인, 단절형, 파괴된 층일 수도 있고, 갭을 포함할 수도 있거나 또는 나노구조화될 수도 있어서 양자 우물이 효율적으로 양자점으로서 거동하는 복수의 3D 나노구조체를 포함한다.
양자 우물과 배리어는 600 내지 800℃의 온도 범위에서 성장된다.
각각의 양자 우물은 15 내지 40%의 원자 인듐 비율을 가진 InGaN층으로 이루어진다. 바람직하게는 발광 인듐 갈륨 질화물층(들) 및/또는 양자 우물은 조성 InxGa1-xN(0.15 ≤ x ≤ 0.40, 바람직하게는 0.20 ≤ x ≤ 0.40 또는 0.26 ≤ x ≤ 0.40, 특히 바람직하게는 0.30 ≤ x ≤ 0.40)을 갖는다.
각각의 양자 우물층의 두께는 1.5 내지 8㎚, 바람직하게는 1.5㎚ 내지 6㎚, 또는 1.5㎚ 내지 4㎚일 수도 있다.
양자 우물은 이 원소, 즉, Al, Ga, In(3원 또는 4원층) 중 하나 또는 조합을 포함할 수도 있는, 얇은(0.5 내지 3㎚) III족 질화물 QW 캡핑층으로 캡핑될 수도 있다.
QW 성장 직후 추가되는 층인 QW 캡핑층은 AlN, 임의의 Al% 0.01 내지 99.9%의 AlGaN, GaN, 임의의 In% 0.01 내지 30%의 InGaN일 수 있다.
발광층(양자 우물)을 분리시키는 III족 질화물 QW 배리어는 이 원소, 즉, Al, Ga, In(3원 또는 4원층) 중 하나 또는 조합을 포함할 수도 있다. QW 배리어는 임의의 Al% 0.01 내지 99.9%의 AlN, AlGaN, 임의의 In% 0.01 내지 15%의 GaN 및 InGaN일 수 있다. 바람직하게는 QW 배리어층은 AlN 및/또는 AlGaN을 포함한다.
QW 캡핑층(들)과 QW 배리어는, 이 층이 발광 구역(3)의 부분을 형성하기 때문에, 도면에서 개별적인 참조 부호로 표시되지 않는다.
QW 캡핑층은 각각의 QW 후에 하지만 배리어 성장 전에 성장될 수도 있다. 예를 들어, LED가 3개의 QW를 포함한다면, 이 QW의 각각이 QW 캡핑층 그리고 이어서 QW 배리어층과 함께 과성장되어, 발광 구역이 3개의 이러한 QW 캡핑층 및 3개의 이러한 QW 배리어층을 포함할 수도 있다.
1. QW와 동일한 조건에서 캡을 성장시킬 수 있다.
2. 더 높은 온도로 성장 없이 램핑될 수 있고, 이 캡을 성장시킬 수 있고(효과적으로 이것은 어닐링 단계임) 여기서 램프는 상이한 기체 혼합물에서 수행될 수 있다.
3. 온도 램프 동안 램핑되고 성장될 수 있다.
적색 LED의 제작을 위해, 적색 LED를 제작하려는 이전의 시도가 충분한 인듐이 포함되지 않은 것으로 인해 실패했기 때문에, 발광층(들) 내 다량의 인듐은 캡핑층을 훨씬 더 중요하게 만든다. 그래서 캡핑은 충분한 인듐이 발광 구역 내에 갇힌 것을 확실하게 하기 위해 매우 중요하다.
도 7 - 캡층
발광층(들)의 성장 후, 미-도핑된 캡층(4)이 성장된다. 미-도핑된 캡층(4)은, 이 층이 완전한 발광 구역의 성장 후, 예를 들어, QW, QW 캡핑층 및 QW 배리어층의 스택의 성장 후 형성되기 때문에, 발광 구역 캡층으로 칭해질 수도 있다.
캡층(발광 구역 캡층)(4)은 III족 질화물 LED를 위한 성장 방식에서 매우 잘 알려진 표준층이다.
캡층의 두께는 5 내지 30㎚, 바람직하게는 5 내지 25㎚ 또는 5 내지 20㎚일 수 있다.
발광-구역 캡층(4)의 목적은 발광 구역(QW 스택)의 인듐을 보호하고 인듐이 후속 처리 동안 제거/증발되는 것으로부터 방지하는 것이다. InGaN QW가 더 낮은 온도에서 정상적으로 성장되고, 즉, GaN/AlGaN을 위해 유리하지 않기 때문에, 추가의 층이 발광 구역 위에 과성장될 수 있기 전에 온도 램프 단계가 일반적으로 필요하다. 캡층은, 더 우수한 물질 품질을 위해 p-도핑된 층 성장 조건을 변화시킬 가능성 및 시간 윈도우가 있도록, InGaN 발광층(들)이 적절하게 캡핑되고 보호되는 것을 보장하기 위해 사용된다. 발광-구역 캡층(4)은 또한 Mg 도펀트가 p형층의 성장 동안 QW 구역에 진입하지 않는 것을 보장한다.
전자 차단층(EBL)
양자 우물, 캡핑층 및 배리어층의 성장 후, 알루미늄을 포함하는 전자 차단 III족 질화물층(EBL)(5)이 성장된다. Al %가 예를 들어, 5 내지 25%일 수 있지만, 더 높은 Al 함량이 가능하다.
EBL은 적합한 p형 도핑 물질로 도핑된다. EBL의 p형 도핑 농도는 5×1018㎝-3 내지 8×1020㎝-3이다.
EBL의 두께는 10 내지 50㎚, 바람직하게는 20㎚일 수 있다.
도 8 - P-도핑된 층
p-도핑된 층(6)이 전자 차단층(EBL)(5) 위에 성장된다.
p형 구역이 바람직하게는 Mg로 도핑되고, p형층의 p형 도핑 농도는 바람직하게는 5×1018㎝-3 내지 8×1020㎝-3이다.
p-도핑된 III족 질화물층은 In 및 Ga를 포함할 수도 있다.
도핑층은 바람직하게는 20-200㎚ 두께, 특히 바람직하게는 50 내지 100㎚ 두께이다. 도핑 농도는 p형층에 걸쳐 달라질 수도 있고 더 우수한 p-접점을 허용하기 위해, LED 표면을 향하여 층의 마지막 10 내지 30㎚에서 도핑 레벨의 스파이크를 가질 수 있다.
p-도핑된 층 내 Mg 수용체의 활성화를 위해, 구조체는 MOCVD 반응기의 내부에서 또는 어닐링 오븐에서 어닐링될 수도 있다. 어닐링 온도는 N2에서 또는 N2/O2 주위에서 700 내지 850℃의 범위 내에 있을 수도 있다.
EBL과 p-도핑된 층 둘 다가 p형 도핑되기 때문에, 이 층은 p-도핑된 구역으로 지칭될 수도 있다.
도 9 - 투명한 전도층
활성 반도체층의 스택은 투명한 전도층(7)으로 덮인다. 투명한 전도층은 Ni/Au, 인듐 주석 산화물, 인듐 아연 산화물, 그래핀, Pd, Rh, 은, ZnO 등 또는 이 물질의 조합으로 이루어질 수 있다.
투명한 전도층의 두께는 10 내지 250㎚일 수 있다.
투명한 전도층이 기술에 잘 알려져 있고, 임의의 적합한 물질 및 두께가 사용될 수도 있다.
어닐링 단계가 p-접점 오믹을 제작하기 위해 필요할 수도 있다.
도 10
제작되는 LED 구조체에 따라, 반도체 구조체는 LED, 미니-LED 또는 마이크로-LED 디바이스로 처리될 수도 있다.
보통의 LED는 일반적으로 LED 구조체의 폭 및 길이(횡방향 치수로 지칭됨)의 200㎛ 초과이다. 미니-LED가 일반적으로 100 내지 200㎛ 횡방향 크기이고, 반면에 마이크로-LED는 일반적으로 100㎛ 미만 크기이다.
도 10은 앞으로 각각 동일한 구조를 가진, 다수의 별개의 LED 스택 또는 메사(mesa)로의 반도체 구조체의 층(2 내지 7)의 에칭 후 반도체 구조체를 예시한다.
그 다음의 단계에서, 투명한 전도층(7)은 이것이 활성 방출 소자의 상단면만을 덮는 방식으로 구조화된다. 구조화는 레지스트 코팅 및 포토리소그래피를 포함하는 표준 반도체 처리 방법을 사용하여 수행될 수 있다. 투명한 전도층은 습식 화학반응 또는 아르곤을 사용하는 스퍼터 에칭 공정을 사용함으로써 에칭된다. 이 단계에 이어서 III족 질화물 구조체의 습식 또는 건식 에칭이 후속된다. 유도 결합 플라즈마 반응성 이온 에칭, 오직 반응성 이온 에칭 또는 중성빔 에칭이 사용되어 III족 질화물층에서 메사를 생성한다. 건식 에칭 공정은 Cl, Ar, BCl3, SiCl4 기체 중 하나 이상을 포함할 수도 있다.
이 단계의 목적은 개별적인 방출 원소를 분리시키고 p-n 접합부의 매복된 n-도핑된 층에 접근하는 것이다.
건식 에칭 공정 후, 습식 에칭 공정이 수행되어 메사의 측벽으로부터 건식 에칭 손상을 제거한다. 습식 화학물질은 KOH(1 내지 20%), TMAH 또는 다른 기저 화학물질을 수반할 수도 있다.
도 11 - 패시베이션
그 다음의 단계는 패시베이션층(8) 또는 패시베이션층의 조합을 증착시키는 것이다. 시작 패시베이션층은 Al2O3(10 내지 100㎚)(원자층 증착에 의해 증착됨)일 수 있고 스퍼터링된 또는 플라즈마 향상된 화학적 기상 증착된 SiO2, SiN 또는 SiON(50 내지 300㎚)이 후속된다.
Al2O3이 50 내지 150℃에서 증착될 수 있다.
SiO2, SiN 및 SiON이 250 내지 350℃에서 증착될 수 있다.
스퍼터 공정은 상온에서 수행될 수 있다.
도 12
그 다음의 단계는 산화물 패시베이션층(8)에 개구를 생성하여 p- 및 n-GaN을 노출시키는 것이다. 이것은 습식 또는 건식 에칭 또는 둘 다의 조합을 통해 수행될 수 있다.
습식 에칭 버퍼링된 산화물 에칭을 위해, 희석된 불산, 인산 또는 이들의 혼합물이 사용될 수 있다.
도 13
디바이스 제조의 최종 단계는 산화물 내 개구를 금속층(9)으로 덮는 것이다. 덮음이 단일의 단계 또는 다수의 단계에 의해 수행될 수 있다. 이 실시예에서, 단일의 단계가 사용되어 상세사항을 간략화한다.
금속은 Ti, Pt, Pd, Rh, Ni, Au를 포함할 수도 있다. 완전한 금속 스택의 두께는 200 내지 2000㎚일 수 있다.
그리고 모든 처리 후, 기판이 얇아질 수 있고/있거나 다공성 구역이 제거되어 연결층(1)이 노출될 수 있다.
표면 구조화 또는 텍스처링은, 광출력을 향상시키고 방출각뿐만 아니라 다른 광학적 엔지니어링 및 설계를 제어하기 위해 기판 상에서, 다공성 구역 또는 층(1)에서 수행될 수 있다.
최종적으로, 웨이퍼/디바이스가 뒤집힐 수 있고, 규소/사파이어 또는 수동 디바이스로서 임의의 유형일 수 있는 또 다른 캐리어 기판에 결합될 수 있고, 대안적으로, 디바이스는 능동 매트릭스 마이크로-LED 디스플레이 패널을 위한 CMOS 규소 뒤판에 결합될 수 있다.
도 14 내지 도 18
도 14는 본 발명의 바람직한 실시형태에 따른 다공성층 위의 InGaN LED가 약 625㎚의 피크 파장에서 방출되는 것을 나타낸다.
도 15와 도 16은 비-다공성 기판 상의 InGaN LED(도 15)와 III족 질화물 물질의 다공성층을 포함하는 템플레이트 상에서 성장된 동일한 InGaN LED의 방출 특성을 비교한다. 이 2개의 그래프의 비교는, 다공성 템플레이트 상의 LED의 방출이 비-다공성 템플레이트 상의 동일한 LED의 방출보다 일관적으로 21㎚ 내지 45㎚ 더 길기 때문에, 다공성 하층에 의해 유발된 더 긴 방출 파장을 향한 시프트를 나타낸다.
도 17과 도 18은 비-다공성 기판 상의 InGaN 마이크로-LED(도 17)와 다공성층을 포함하는 템플레이트 상의 InGaN 마이크로-LED의 I-V 특성을 비교한다.

Claims (28)

  1. 적색-발광 다이오드(LED)로서,
    n-도핑된 부분;
    p-도핑된 부분; 및
    상기 n-도핑된 부분과 상기 p-도핑된 부분 사이에 위치된 발광 구역으로서,
    이들에 걸친 전기적 바이어스하에서 600 내지 750㎚의 피크 파장에서 광을 방출하는 발광 인듐 갈륨 질화물층;
    상기 발광 인듐 갈륨 질화물층 상에 위치된 Ill족 질화물층; 및
    상기 Ill족 질화물층 상에 위치된 III족 질화물 배리어층을 포함하는, 상기 발광 구역
    을 포함하되, 상기 발광 다이오드는 상기 III족 질화물 물질의 다공성 구역을 포함하는, 적색 LED.
  2. 제1항에 있어서, 상기 발광 다이오드는 다음의 것으로부터 선택된 적어도 하나의 특징을 포함하는, 적색 LED:
    (a) 상기 발광 구역은 1개 또는 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개 또는 8개의 양자 우물(또는 적어도 하나의 양자 우물)을 포함하거나; 또는
    (b) 상기 Ill족 질화물층은 조성 AlyGa(I-y)N(y는 0.1 내지 1.0의 범위 내에 있음)을 가진 알루미늄 갈륨 질화물층을 포함하거나; 또는
    (c) UV 또는 청색 방출 InGaN/GaN 또는 InGaN/inGaN 초격자 또는 InGaN 층은 상기 n-도핑된 부분과 상기 발광 구역 사이에 위치된다.
  3. 제1항 또는 제2항에 있어서, 상기 발광 구역은 전기적 바이어스하에서 600 내지 700㎚ 또는 615 내지 675㎚의 피크 파장에서 광을 방출하는, 적색 LED.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 LED 발광 구역은 500 내지 580㎚의 피크 파장에서 방출되기 위한 LED 발광 구역이고, III족 질화물 물질의 상기 다공성 구역은 상기 발광 구역의 방출 파장을 600 내지 750㎚로 시프트시키는, 적색 LED.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 다공성 구역은 적어도 1㎚, 바람직하게는 적어도 10㎚, 특히 바람직하게는 적어도 50㎚의 두께를 갖는, 적색 LED.
  6. 제5항에 있어서, 상기 적색 LED는 상기 n-도핑된 부분과 상기 다공성 구역 사이에 배치된 III족 질화물 물질의 연결층을 포함하고, 바람직하게는 상기 연결층의 두께는 적어도 100㎚인, 적색 LED.
  7. 제6항에 있어서, 상기 다공성 구역과 상기 연결층 사이에 배치된 III족 질화물 물질의 비-다공성 중간층을 포함하는, 적색 LED.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 n-도핑된 부분은 n-도핑된 III족 질화물층을 포함하고, 바람직하게는 상기 n-도핑된 부분은 n-GaN 또는 n-InGaN 또는 n-GaN/n-InGaN의 교번하는 층의 스택 또는 상이한 농도의 인듐을 포함하는 InGaN/n-InGaN의 교번하는 층의 스택을 포함하는, 적색 LED.
  9. 제8항에 있어서, 상기 n-도핑된 부분은 단결정성 n-도핑된 III족 질화물 부분을 포함하고, 바람직하게는 상기 n-도핑된 부분은 평면의 상단면을 가진 단결정성 n-도핑된 III족 질화물층을 포함하는, 적색 LED.
  10. 제9항에 있어서, 상기 다공성 구역 및 상기 다공성 구역과 상기 단결정성 n-도핑된 III족 질화물층 사이의 각각의 층은 상기 단결정성 n-도핑된 III족 질화물층의 평면의 상단면과 평행한, 각각의 상단면과 각각의 하단면을 가진 평면의 층인, 적색 LED.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 발광 인듐 갈륨 질화물층은 하나 이상의 InGaN 양자 우물, 바람직하게는 1 내지 7개의 양자 우물을 포함하는, 적색 LED.
  12. 제11항에 있어서, 상기 발광 인듐 갈륨 질화물층은 양자점, 단절형 양자 우물 또는 불연속적 양자 우물과 같은 양자 구조체를 포함하는 InGaN의 나노구조화된 층인, 적색 LED.
  13. 제11항 또는 제12항에 있어서, 상기 발광 인듐 갈륨 질화물층 및/또는 상기 양자 우물은 조성 InxGa1-xN(0.15 ≤ x ≤ 0.40, 바람직하게는 0.20 ≤ x ≤ 0.40 또는 0.26 ≤ x ≤ 0.40, 특히 바람직하게는 0.30 ≤ x ≤ 0.40)을 갖는, 적색 LED.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 LED는 상기 양자 우물과 상기 p-도핑된 구역 사이에 III족 질화물 물질의 캡층을 포함하는, 적색 LED.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 p-도핑된 부분은 p-도핑된 III족 질화물층 및 상기 p-도핑된 III족 질화물층과 상기 발광 구역 사이에 배치된 p-도핑된 알루미늄 갈륨 질화물층을 포함하는, 적색 LED.
  16. 제15항에 있어서, 상기 p-도핑된 알루미늄 질화물층은 상기 캡층과 상기 p형층 사이에 배치된 전자 차단층(electron-blocking-layer: EBL)이고, 상기 전자 차단층은 5 내지 25 원자% 알루미늄을 포함하고, 바람직하게는 상기 전자 차단층은 10㎚ 내지 50㎚의 두께를 갖는, 적색 LED.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 다공성 구역은 분산 브래그 반사기(distributed Bragg reflector: DBR)의 부분이 아닌, 적색 LED.
  18. 적색 미니-LED로서, 제1항 내지 제17항 중 어느 한 항에 따른 적색 LED를 포함하고, 상기 발광 구역이 100㎛ 초과 내지 200㎛ 미만의 횡방향 치수를 갖는, 적색 미니-LED.
  19. 적색 마이크로-LED로서, 제1항 내지 제17항 중 어느 한 항에 따른 적색 LED를 포함하고, 상기 발광 구역이 100㎛ 미만의 횡방향 치수를 갖는, 적색 마이크로-LED.
  20. 마이크로 LED 어레이로서, 제19항에 따른 복수의 적색 마이크로-LED를 포함하는, 마이크로 LED 어레이.
  21. 적색 LED를 제작하는 방법으로서,
    III족 질화물 물질의 다공성 구역 위에,
    n-도핑된 부분;
    p-도핑된 부분; 및
    상기 n-도핑된 부분과 상기 p-도핑된 부분 사이에 위치된 발광 구역으로서, 이들에 걸친 전기적 바이어스하에서 600 내지 750㎚의 피크 파장에서 광을 방출하는 발광 인듐 갈륨 질화물층을 포함하는, 상기 발광 구역
    을 성장시키는 단계를 포함하는, 적색 LED를 제작하는 방법.
  22. 적색 LED를 제작하는 방법으로서,
    III족 질화물 물질의 다공성 구역 위에,
    n-도핑된 부분;
    p-도핑된 부분; 및
    상기 n-도핑된 부분과 상기 p-도핑된 부분 사이의 LED 발광 구역으로서, 500㎚ 내지 550㎚ 또는 550㎚ 내지 600㎚의 피크 파장에서 방출되기 위한 발광 인듐 갈륨 질화물층을 포함하는, 상기 발광 구역
    을 과성장시키는 단계를 포함하되, 상기 III족 질화물 물질의 다공성 구역 상의 과성장은 상기 발광 구역의 방출 파장을 전기적 바이어스하에서 600 내지 750㎚의 피크 파장으로 시프트시키는, 적색 LED를 제작하는 방법.
  23. 제21항 또는 제22항에 있어서, III족 질화물 물질의 층을 전기화학적으로 다공화하여, III족 질화물 물질의 상기 다공성 구역을 형성하는 제1 단계를 포함하는, 적색 LED를 제작하는 방법.
  24. 제23항에 있어서, III족 질화물 물질의 비-다공성 구역이 비-다공성 중간층을 형성하도록, III족 질화물 물질의 상기 비-다공성 구역을 통한 전기화학적 다공화에 의해 III족 질화물 물질의 상기 다공성 구역을 형성하는 단계를 포함하는, 적색 LED를 제작하는 방법.
  25. 제24항에 있어서, 상기 연결층 상에 상기 n-도핑된 구역, 상기 LED 발광 구역 및 In%를 가진 상기 p-도핑된 구역을 과성장시키기 전에 III족 질화물 물질의 상기 중간층의 표면 상에 III족 질화물 물질의 하나 이상의 연결층을 증착시키는 단계를 포함하는, 적색 LED를 제작하는 방법.
  26. 제23항에 있어서, III족 질화물 물질의 상기 다공성 구역의 표면 상에 III족 질화물 물질의 연결층을 증착시키는 단계를 포함하는, 적색 LED를 제작하는 방법.
  27. 제25항 또는 제26항에 있어서, 상기 연결층 상에 상기 n-도핑된 구역, 상기 LED 발광 구역 및 상기 p-도핑된 구역을 과성장시키는 단계를 포함하는, 적색 LED를 제작하는 방법.
  28. 제22항 내지 제27항 중 어느 한 항에 있어서, 상기 적색 LED는 제1항 내지 제20항 중 어느 한 항에 규정된 바와 같은 적색 LED인, 적색 LED를 제작하는 방법.
KR1020227028493A 2020-01-22 2021-01-22 적색 led 및 제작 방법 KR20220140749A (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
GBGB2000951.0A GB202000951D0 (en) 2020-01-22 2020-01-22 Semiconductor device and method of manufacture
GB2000951.0 2020-01-22
GBGB2005730.3A GB202005730D0 (en) 2020-04-20 2020-04-20 Semiconductor structure and method of manufacture
GB2005730.3 2020-04-20
GBGB2012108.3A GB202012108D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GB2012108.3 2020-08-04
GBGB2012103.4A GB202012103D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GBGB2012110.9A GB202012110D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GB2012103.4 2020-08-04
GBGB2012098.6A GB202012098D0 (en) 2020-08-04 2020-08-04 Semiconductor structure
GB2012110.9 2020-08-04
GB2012098.6 2020-08-04
GB2018016.2 2020-11-16
GBGB2018016.2A GB202018016D0 (en) 2020-11-16 2020-11-16 Red led and method of manufacture
PCT/GB2021/050152 WO2021148808A1 (en) 2020-01-22 2021-01-22 Red led and method of manufacture

Publications (1)

Publication Number Publication Date
KR20220140749A true KR20220140749A (ko) 2022-10-18

Family

ID=74285512

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227028492A KR20220140890A (ko) 2020-01-22 2021-01-22 반도체 구조체 및 제작 방법
KR1020227028493A KR20220140749A (ko) 2020-01-22 2021-01-22 적색 led 및 제작 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227028492A KR20220140890A (ko) 2020-01-22 2021-01-22 반도체 구조체 및 제작 방법

Country Status (6)

Country Link
US (2) US20230053144A1 (ko)
EP (2) EP4094299A1 (ko)
JP (2) JP2023510977A (ko)
KR (2) KR20220140890A (ko)
CN (2) CN115210885A (ko)
WO (2) WO2021148808A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024091031A1 (ko) * 2022-10-27 2024-05-02 주식회사 소프트에피 3족 질화물 반도체 발광소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240049808A (ko) * 2021-07-28 2024-04-17 포로 테크놀로지스 리미티드 가변 파장 발광 다이오드, 이를 구비한 디스플레이 디바이스, 이 led를 제어하는 방법, 및 가변 파장 led를 제조하는 방법
WO2023034608A1 (en) * 2021-09-03 2023-03-09 The Regents Of The University Of California Iii-nitride-based devices grown on or above a strain compliant template
WO2023073211A1 (en) * 2021-10-29 2023-05-04 Ams-Osram International Gmbh Method for processing an optoelectronic component and optoelectronic component
US20230282680A1 (en) * 2022-02-18 2023-09-07 Meta Platforms Technologies, Llc Light extraction efficiency enhancement using porous gan
KR20240030349A (ko) * 2022-08-30 2024-03-07 삼성전자주식회사 다중 파장 발광 소자 및 그 제조 방법
GB202213149D0 (en) 2022-09-08 2022-10-26 Poro Tech Ltd Method of separating a semiconductor device from a substrate
GB202213939D0 (en) * 2022-09-23 2022-11-09 Poro Tech Ltd Monolithic array of semiconductor devices, display device, template wafer and method of manufacture
GB202216889D0 (en) 2022-11-11 2022-12-28 Poro Tech Ltd Opto-electronic device and method of manufacturing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
WO2009038324A2 (en) * 2007-09-18 2009-03-26 Chungbuk National University Industry-Academic Cooperation Foundation Porous pattern semiconductor structure and semiconductor device and manufacturing method thereof
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
EP2828899B1 (en) * 2012-03-19 2018-12-26 Lumileds Holding B.V. Light emitting device grown on a silicon substrate
JP2020529729A (ja) * 2017-07-31 2020-10-08 イエール ユニバーシティ ナノポーラスマイクロｌｅｄデバイスおよび製造方法
US11651954B2 (en) 2017-09-27 2023-05-16 Cambridge Enterprise Ltd Method for porosifying a material and semiconductor structure
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024091031A1 (ko) * 2022-10-27 2024-05-02 주식회사 소프트에피 3족 질화물 반도체 발광소자

Also Published As

Publication number Publication date
CN115244717A (zh) 2022-10-25
EP4094299A1 (en) 2022-11-30
JP2023510977A (ja) 2023-03-15
JP2023510979A (ja) 2023-03-15
US20230053144A1 (en) 2023-02-16
CN115210885A (zh) 2022-10-18
WO2021148813A1 (en) 2021-07-29
US20230053213A1 (en) 2023-02-16
EP4094298A1 (en) 2022-11-30
KR20220140890A (ko) 2022-10-18
WO2021148808A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
KR20220140749A (ko) 적색 led 및 제작 방법
KR101445810B1 (ko) 감소된 변형 발광층을 갖는 ⅲ-질화물 발광 디바이스
TWI402917B (zh) 形成半導體結構的方法
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US20230290903A1 (en) Led and method of manufacture
US20230290806A1 (en) Led device and method of manufacture
US20230048093A1 (en) Micro-led and method of manufacture
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR102572289B1 (ko) 3차원 발광 다이오드를 갖는 광전자 장치
US20210074775A1 (en) Direct view display device containing organic light emitting diode subpixels and methods of making the same
TW202226617A (zh) 紅led及製造方法
KR101305786B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US20230155060A1 (en) Indium gallium nitride light emitting diodes with reduced strain
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
US20220278166A1 (en) Light emitting diode and method of forming a light emitting diode
CN116897438A (zh) 氮化物半导体发光元件及其制作方法
KR20150073591A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination