JP2001274517A - 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 - Google Patents
半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子Info
- Publication number
- JP2001274517A JP2001274517A JP2000082285A JP2000082285A JP2001274517A JP 2001274517 A JP2001274517 A JP 2001274517A JP 2000082285 A JP2000082285 A JP 2000082285A JP 2000082285 A JP2000082285 A JP 2000082285A JP 2001274517 A JP2001274517 A JP 2001274517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- group iii
- nitrogen compound
- iii nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 欠陥の少ない、平坦な半導体素子用基板を平
易な工程で製造する。 【解決手段】 SiC基板11上に温度500℃でAlNバッファ
層12を20nm程度の膜厚で形成し、温度を1050℃にしてGa
N層13を3μm程度成長させる。次に、SiO2膜14を形成
し、幅16μmのSiO2膜14が残るように、24μm程度の間隔
でラインアンドスペースのパターンを形成する。GaN層1
3をドライエッチングにより深さ2μm程度除去し、台形
状の溝ストライプを形成する。GaN層16を6μm程度選択
成長させる。この時横方向成長が速いために、最終的に
溝上部の表面が平坦化する。この時、溝の幅方向の中間
部以外の溝上面に欠陥密度の低い領域16ａができる。Si
O2膜17を形成し、レジスト18を塗布後、上記溝部の欠陥
密度の低い領域16ａの片側に端から２μｍ程度離れた領
域以外のレジスト18とSiO2膜17を除去する。GaＮ層16を
SiC基板11の上面まであるいは基板の一部を除去する。G
aN層19を10μm程度選択成長させる。
易な工程で製造する。 【解決手段】 SiC基板11上に温度500℃でAlNバッファ
層12を20nm程度の膜厚で形成し、温度を1050℃にしてGa
N層13を3μm程度成長させる。次に、SiO2膜14を形成
し、幅16μmのSiO2膜14が残るように、24μm程度の間隔
でラインアンドスペースのパターンを形成する。GaN層1
3をドライエッチングにより深さ2μm程度除去し、台形
状の溝ストライプを形成する。GaN層16を6μm程度選択
成長させる。この時横方向成長が速いために、最終的に
溝上部の表面が平坦化する。この時、溝の幅方向の中間
部以外の溝上面に欠陥密度の低い領域16ａができる。Si
O2膜17を形成し、レジスト18を塗布後、上記溝部の欠陥
密度の低い領域16ａの片側に端から２μｍ程度離れた領
域以外のレジスト18とSiO2膜17を除去する。GaＮ層16を
SiC基板11の上面まであるいは基板の一部を除去する。G
aN層19を10μm程度選択成長させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子用基板
およびその製造方法およびその半導体素子用基板を用い
た半導体素子および半導体レーザ装置、特に、欠陥密度
の少ない基板を作製するのが困難であるIII族窒素化合
物からなる半導体素子用基板およびその製造方法および
その半導体素子用基板を用いた半導体素子および半導体
レーザ装置に関するものである。
およびその製造方法およびその半導体素子用基板を用い
た半導体素子および半導体レーザ装置、特に、欠陥密度
の少ない基板を作製するのが困難であるIII族窒素化合
物からなる半導体素子用基板およびその製造方法および
その半導体素子用基板を用いた半導体素子および半導体
レーザ装置に関するものである。
【０００２】
【従来の技術】４１０ｎｍ帯の短波長半導体レーザ装置
として、1999年発行のJpn.Appl.phys.Vol.38.pp.L226-L
229において、サファイア基板上にＧａＮを形成した
後、ＳｉＯ２をマスクとして、選択成長を利用してＧａ
Ｎを形成した後、サファイア基板を剥がしたＧａＮ基板
上に、ｎ−ＧａＮバッファ層、ｎ−ＩｎＧａＮクラック
防止層、ｎ−ＡｌＧａＮ／ＧａＮ変調ドープ超格子クラ
ッド層、ｎ−ＧａＮ光導波層、ｎ−ＩｎＧａＮ／ＩｎＧ
ａＮ多重量子井戸活性層、ｐ−ＡｌＧａＮキャリアブロ
ック層、ｐ−ＧａＮ光導波層、ｐ−ＡｌＧａＮ／ＧａＮ
変調ドープ超格子クラッド層、ｐ−ＧａＮコンタクト層
を積層してなるものが報告されている。しかしながら、
この半導体レーザではまだ、欠陥密度が多く、高出力で
の信頼性が得られていない。
として、1999年発行のJpn.Appl.phys.Vol.38.pp.L226-L
229において、サファイア基板上にＧａＮを形成した
後、ＳｉＯ２をマスクとして、選択成長を利用してＧａ
Ｎを形成した後、サファイア基板を剥がしたＧａＮ基板
上に、ｎ−ＧａＮバッファ層、ｎ−ＩｎＧａＮクラック
防止層、ｎ−ＡｌＧａＮ／ＧａＮ変調ドープ超格子クラ
ッド層、ｎ−ＧａＮ光導波層、ｎ−ＩｎＧａＮ／ＩｎＧ
ａＮ多重量子井戸活性層、ｐ−ＡｌＧａＮキャリアブロ
ック層、ｐ−ＧａＮ光導波層、ｐ−ＡｌＧａＮ／ＧａＮ
変調ドープ超格子クラッド層、ｐ−ＧａＮコンタクト層
を積層してなるものが報告されている。しかしながら、
この半導体レーザではまだ、欠陥密度が多く、高出力で
の信頼性が得られていない。
【０００３】そこで、これらの半導体レーザに用いる低
欠陥なGaN基板を作製する方法として、1998年発行のEx
t.Abstr.(MRS Fall Meet.Boston)G3.38において、T.S.Z
heleva氏らによる、Pendeo-Epitaxy-A New Approach fo
r Lateral Growth of Gallium Nitride Structuresが紹
介されている。ここでは、ＳｉＯ２のマスクをせず、Ｇ
ａＮを形成した後、ストライプ状にＧａＮをサファイア
基板までとり除き、その基板上にＧａＮを成長すること
により、ＧａＮの横方向への成長を利用して、平坦な膜
が形成されることが報告されている。また、この方法を
利用して、1999年発行のSPIE Vol.3628.pp.158において
は、ＩｎＧａＮ多重量子井戸半導体レーザ装置ができる
ことが報告されているが、信頼性として、５ｍＷレベル
にとどまっており、さらに、欠陥密度の低減が必要であ
る。
欠陥なGaN基板を作製する方法として、1998年発行のEx
t.Abstr.(MRS Fall Meet.Boston)G3.38において、T.S.Z
heleva氏らによる、Pendeo-Epitaxy-A New Approach fo
r Lateral Growth of Gallium Nitride Structuresが紹
介されている。ここでは、ＳｉＯ２のマスクをせず、Ｇ
ａＮを形成した後、ストライプ状にＧａＮをサファイア
基板までとり除き、その基板上にＧａＮを成長すること
により、ＧａＮの横方向への成長を利用して、平坦な膜
が形成されることが報告されている。また、この方法を
利用して、1999年発行のSPIE Vol.3628.pp.158において
は、ＩｎＧａＮ多重量子井戸半導体レーザ装置ができる
ことが報告されているが、信頼性として、５ｍＷレベル
にとどまっており、さらに、欠陥密度の低減が必要であ
る。
【０００４】さらに、1999年の60回応用物理学術講演会
の講演予稿集1における281頁,2ｐ-Ｗ-8に記載の、石田
氏による、「周期溝型構造上への再成長によるGaNのエ
ッチピット密度の低減」では、サファイア基板上に積層
されたGaN層に周期的溝構造を形成しその上にGaNを再成
長することにより、溝の中心部を除いた溝部の上部領域
に欠陥の少ない領域ができることが報告されている。こ
の周期的溝を作製し再成長する工程を２回繰り返すこと
により、欠陥密度を２桁低減できることが報告されてい
る。しかし、デバイス作製には、さらなる欠陥密度低減
が必要となる。この方法では、厚く積層することによ
り、基板との格子不整合の影響を強く受けクラックが発
生する欠点があった。
の講演予稿集1における281頁,2ｐ-Ｗ-8に記載の、石田
氏による、「周期溝型構造上への再成長によるGaNのエ
ッチピット密度の低減」では、サファイア基板上に積層
されたGaN層に周期的溝構造を形成しその上にGaNを再成
長することにより、溝の中心部を除いた溝部の上部領域
に欠陥の少ない領域ができることが報告されている。こ
の周期的溝を作製し再成長する工程を２回繰り返すこと
により、欠陥密度を２桁低減できることが報告されてい
る。しかし、デバイス作製には、さらなる欠陥密度低減
が必要となる。この方法では、厚く積層することによ
り、基板との格子不整合の影響を強く受けクラックが発
生する欠点があった。
【０００５】また、特開平10-312971号において、Ｇａ
Ｎ化合物半導体層とサファイア基板結晶の熱膨張差およ
び格子定数差によって生じるクラックを抑え、欠陥の導
入を抑制する方法として、マスクにより成長領域を制限
し、エピタキシャル成長によりＧａＮ化合物半導体膜の
ファセット構造を形成し、マスクを覆うまでファセット
構造を完全に埋め込み、最終的には平坦な表面を有する
結晶成長方法が報告されている。本方法では種となる成
長領域の下地全体が格子不整合の大きな基板上に成長さ
れているために、基板の影響を受け、横方向に成長する
結晶方位が変わり、平坦化も困難であり、この方法を繰
り返しても面方位に差が生じるため、欠陥を実用レベル
まで低減できないという欠点があった。
Ｎ化合物半導体層とサファイア基板結晶の熱膨張差およ
び格子定数差によって生じるクラックを抑え、欠陥の導
入を抑制する方法として、マスクにより成長領域を制限
し、エピタキシャル成長によりＧａＮ化合物半導体膜の
ファセット構造を形成し、マスクを覆うまでファセット
構造を完全に埋め込み、最終的には平坦な表面を有する
結晶成長方法が報告されている。本方法では種となる成
長領域の下地全体が格子不整合の大きな基板上に成長さ
れているために、基板の影響を受け、横方向に成長する
結晶方位が変わり、平坦化も困難であり、この方法を繰
り返しても面方位に差が生じるため、欠陥を実用レベル
まで低減できないという欠点があった。
【０００６】
【発明が解決しようとする課題】上記のように、特に、
短波長の半導体レーザ装置において、その基板の結晶欠
陥が多いことから、高出力下での信頼性等に問題があっ
た。
短波長の半導体レーザ装置において、その基板の結晶欠
陥が多いことから、高出力下での信頼性等に問題があっ
た。
【０００７】本発明は上記事情に鑑みて、欠陥密度の低
い、信頼性の高い半導体素子用基板およびその製造方法
およびその半導体素子用基板を用いた半導体素子および
半導体レーザ装置を提供することを目的とするものであ
る。
い、信頼性の高い半導体素子用基板およびその製造方法
およびその半導体素子用基板を用いた半導体素子および
半導体レーザ装置を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】本発明の半導体素子用基
板の製造方法は、ベース基板上に、低温成長法により形
成されるＡｌＮまたはＧａＮからなるバッファ層を介し
て第一のIII族窒素化合物層を結晶成長させる第一の工
程と、第一のIII族窒素化合物層を凹凸状にパターニン
グする第二の工程と、該凹凸状のパターンが平坦化する
まで第二のIII族窒素化合物層を結晶成長させる第三の
工程と、バッファ層、第一のIII族窒素化合物層および
第二のIII族窒素化合物層からなる結晶層において、凹
凸状パターンの凹部内部の、幅方向の中間部を除いた片
側の領域のみを残すように、結晶層をベース基板まで除
去してできる該結晶層のライン部と該ライン部の間に形
成されたスペース部とからなるラインアンドスペースの
パターンを形成する第四の工程と、ライン部を結晶成長
の核にして、表面が平坦化するまで第三のIII族窒素化
合物層を結晶成長させる第五の工程とを含むことを特徴
とするものである。
板の製造方法は、ベース基板上に、低温成長法により形
成されるＡｌＮまたはＧａＮからなるバッファ層を介し
て第一のIII族窒素化合物層を結晶成長させる第一の工
程と、第一のIII族窒素化合物層を凹凸状にパターニン
グする第二の工程と、該凹凸状のパターンが平坦化する
まで第二のIII族窒素化合物層を結晶成長させる第三の
工程と、バッファ層、第一のIII族窒素化合物層および
第二のIII族窒素化合物層からなる結晶層において、凹
凸状パターンの凹部内部の、幅方向の中間部を除いた片
側の領域のみを残すように、結晶層をベース基板まで除
去してできる該結晶層のライン部と該ライン部の間に形
成されたスペース部とからなるラインアンドスペースの
パターンを形成する第四の工程と、ライン部を結晶成長
の核にして、表面が平坦化するまで第三のIII族窒素化
合物層を結晶成長させる第五の工程とを含むことを特徴
とするものである。
【０００９】第五の工程後に、ライン部の上部に対応す
る第三のIII族窒素化合物層の上に、少なくとも該ライ
ン部の幅で、III族窒素化合物が結晶成長し得ない材料
からなるマスク層を形成し、該マスク層が形成されてい
ない第三のIII族窒素化合物層の表面をIII族窒素化合物
の結晶成長の核にして、III族窒素化合物層を、表面が
平坦化するまで形成する第六の工程を行ってもよい。
る第三のIII族窒素化合物層の上に、少なくとも該ライ
ン部の幅で、III族窒素化合物が結晶成長し得ない材料
からなるマスク層を形成し、該マスク層が形成されてい
ない第三のIII族窒素化合物層の表面をIII族窒素化合物
の結晶成長の核にして、III族窒素化合物層を、表面が
平坦化するまで形成する第六の工程を行ってもよい。
【００１０】さらに、第六の工程後、直前の工程で形成
されたIII族窒素化合物層の上であって、該III族窒素化
合物層の直前に形成したマスク層の間にあるスペース部
の上に、III族窒素化合物が結晶成長し得ない材料から
なるマスク層を形成し、該マスク層が形成されていない
III族窒素化合物の表面をIII族窒素化合物の結晶成長の
核にして、III族窒素化合物層を、表面が平坦化するま
で結晶成長させる工程を１回以上行ってもよい。
されたIII族窒素化合物層の上であって、該III族窒素化
合物層の直前に形成したマスク層の間にあるスペース部
の上に、III族窒素化合物が結晶成長し得ない材料から
なるマスク層を形成し、該マスク層が形成されていない
III族窒素化合物の表面をIII族窒素化合物の結晶成長の
核にして、III族窒素化合物層を、表面が平坦化するま
で結晶成長させる工程を１回以上行ってもよい。
【００１１】上記各III族窒素化合物層を、導電性不純
物をドーピングしながら形成してもよい。
物をドーピングしながら形成してもよい。
【００１２】最後の工程後、ベース基板を除去してもよ
い。
い。
【００１３】ベース基板は、サファイア、ＳｉＣ、Ｚｎ
Ｏ、ＬｉＧａＯ２、ＬｉＡｌＯ２、ＧａＡｓ、ＧａＰ、
ＧｅおよびＳｉからなる群より選ばれるいずれか一つで
あることが望ましい。
Ｏ、ＬｉＧａＯ２、ＬｉＡｌＯ２、ＧａＡｓ、ＧａＰ、
ＧｅおよびＳｉからなる群より選ばれるいずれか一つで
あることが望ましい。
【００１４】バッファ層および各III族窒素化合物層
を、ＨＶＰＥ（hydride vapor phase epitaxy）法また
はＭＯＣＶＤ（metalorganic chemical vapor depositi
on）法により形成することが望ましい。
を、ＨＶＰＥ（hydride vapor phase epitaxy）法また
はＭＯＣＶＤ（metalorganic chemical vapor depositi
on）法により形成することが望ましい。
【００１５】III族窒素化合物層は、ＧａＮ、ＩｎＧａ
Ｎ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮおよびＩ
ｎＮからなる群より選ばれる一つからなることが望まし
い。
Ｎ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮおよびＩ
ｎＮからなる群より選ばれる一つからなることが望まし
い。
【００１６】本発明の半導体素子用基板は、上記構成に
よる半導体素子用基板の製造方法により製造されたこと
を特徴とするものである。
よる半導体素子用基板の製造方法により製造されたこと
を特徴とするものである。
【００１７】本発明の半導体素子は、上記構成による半
導体素子用基板の製造方法により製造された半導体素子
用基板上に半導体層を備えてなることを特徴とするもの
である。
導体素子用基板の製造方法により製造された半導体素子
用基板上に半導体層を備えてなることを特徴とするもの
である。
【００１８】本発明の半導体レーザ装置は、上記構成に
よる半導体素子用基板の製造方法により製造された半導
体素子用基板上に、半導体層を備えてなり、該半導体層
に形成された電流注入窓となるストライプの幅が１μｍ
以上であることを特徴とするものである。
よる半導体素子用基板の製造方法により製造された半導
体素子用基板上に、半導体層を備えてなり、該半導体層
に形成された電流注入窓となるストライプの幅が１μｍ
以上であることを特徴とするものである。
【００１９】
【発明の効果】従来の半導体素子用基板の製造方法で
は、ベース基板上に直接III族窒素化合物を成長させて
いたが、ベース基板とIII族窒素化合物の格子定数差が
大きいため、III族窒素化合物層に貫通欠陥が生じてい
た。そこで、その貫通欠陥を、部分的に形成したＳｉＯ
２膜等のマスクによって抑制した後、III族窒素化合物
の結晶を選択成長させるという手法が採られていたが、
ベース基板上のIII族窒素化合物層に貫通欠陥が存在す
るため、マスク層が形成されていない箇所から貫通欠陥
が成長してしまい、欠陥密度を実用レベルにするには限
界があった。しかし、本発明の半導体素子用基板の製造
方法によれば、ベース基板上に低温成長法によるバッフ
ァ層を介して第一のIII族窒素化合物層を成長させ、こ
の欠陥の多い第一のIII族窒素化合物層を、凹凸状にパ
ターニングし、その凹凸状のパターンの側壁からの横方
向の結晶成長を促して第一のIII族窒素化合物より欠陥
の少ない第二のIII族窒素化合物層を形成し、凹部の幅
方向の中間部を除いた片側を残すように、基板までライ
ンアンドスペースのパターンを形成して、そのライン部
を結晶成長の核として第三のIII族窒素化合物層を、横
方向の成長により形成することにより、低欠陥なIII族
窒素化合物の基板を形成することができる。具体的に
は、凹部内部の中間部を除いた片側は横方向の成長によ
り形成された欠陥が少ない領域であるので、その低欠陥
な領域を結晶成長の核として、III族窒素化合物を成長
することにより、低欠陥な基板が得られる。
は、ベース基板上に直接III族窒素化合物を成長させて
いたが、ベース基板とIII族窒素化合物の格子定数差が
大きいため、III族窒素化合物層に貫通欠陥が生じてい
た。そこで、その貫通欠陥を、部分的に形成したＳｉＯ
２膜等のマスクによって抑制した後、III族窒素化合物
の結晶を選択成長させるという手法が採られていたが、
ベース基板上のIII族窒素化合物層に貫通欠陥が存在す
るため、マスク層が形成されていない箇所から貫通欠陥
が成長してしまい、欠陥密度を実用レベルにするには限
界があった。しかし、本発明の半導体素子用基板の製造
方法によれば、ベース基板上に低温成長法によるバッフ
ァ層を介して第一のIII族窒素化合物層を成長させ、こ
の欠陥の多い第一のIII族窒素化合物層を、凹凸状にパ
ターニングし、その凹凸状のパターンの側壁からの横方
向の結晶成長を促して第一のIII族窒素化合物より欠陥
の少ない第二のIII族窒素化合物層を形成し、凹部の幅
方向の中間部を除いた片側を残すように、基板までライ
ンアンドスペースのパターンを形成して、そのライン部
を結晶成長の核として第三のIII族窒素化合物層を、横
方向の成長により形成することにより、低欠陥なIII族
窒素化合物の基板を形成することができる。具体的に
は、凹部内部の中間部を除いた片側は横方向の成長によ
り形成された欠陥が少ない領域であるので、その低欠陥
な領域を結晶成長の核として、III族窒素化合物を成長
することにより、低欠陥な基板が得られる。
【００２０】本発明による半導体素子用基板の製造方法
では、さらに、ライン状の低欠陥な領域が残された上部
であって第三のIII族窒素化合物の上部に、マスク層を
形成し、そのマスク層の間に露出している低欠陥な第三
のIII族窒素化合物を結晶成長の核にしてIII族窒素化合
物を横方向に選択成長させるので、欠陥の無い平坦なII
I族窒素化合物層を得ることができる。
では、さらに、ライン状の低欠陥な領域が残された上部
であって第三のIII族窒素化合物の上部に、マスク層を
形成し、そのマスク層の間に露出している低欠陥な第三
のIII族窒素化合物を結晶成長の核にしてIII族窒素化合
物を横方向に選択成長させるので、欠陥の無い平坦なII
I族窒素化合物層を得ることができる。
【００２１】さらに、前工程で形成されたIII族窒素化
合物層の上であって、そのIII族窒素化合物層の直前に
形成したマスク層のスペース部の上に、さらにマスク層
を形成し、マスク層が形成されていない箇所に露出して
いるIII族窒素化合物層を結晶成長の核としてIII族窒素
化合物を選択成長させるという工程を繰り返すことによ
り、工程毎に欠陥を減少させることができ、最終的には
完全に欠陥の無い基板を得ることができる。
合物層の上であって、そのIII族窒素化合物層の直前に
形成したマスク層のスペース部の上に、さらにマスク層
を形成し、マスク層が形成されていない箇所に露出して
いるIII族窒素化合物層を結晶成長の核としてIII族窒素
化合物を選択成長させるという工程を繰り返すことによ
り、工程毎に欠陥を減少させることができ、最終的には
完全に欠陥の無い基板を得ることができる。
【００２２】また、III族窒素化合物の層を結晶成長さ
せる際、導電性不純物をドーピングすることにより、導
電性の基板を製造することができる。
せる際、導電性不純物をドーピングすることにより、導
電性の基板を製造することができる。
【００２３】さらに、最後の工程の後に、ベース基板を
除去しても、信頼性上問題はない。
除去しても、信頼性上問題はない。
【００２４】また、本発明の半導体素子によれば、欠陥
の少ない本発明の半導体素子用基板の上に半導体層を備
えてなるものであるので、信頼性を向上させることがで
きる。
の少ない本発明の半導体素子用基板の上に半導体層を備
えてなるものであるので、信頼性を向上させることがで
きる。
【００２５】また、本発明の半導体レーザ装置によれ
ば、本発明の半導体素子用基板上に、半導体層を備えて
なり、該半導体層上に形成された電流注入窓となるスト
ライプの幅が１μｍ以上であることにより、発振領域を
低欠陥な領域上に形成することが可能であるので、高出
力まで高い信頼性が得られる。
ば、本発明の半導体素子用基板上に、半導体層を備えて
なり、該半導体層上に形成された電流注入窓となるスト
ライプの幅が１μｍ以上であることにより、発振領域を
低欠陥な領域上に形成することが可能であるので、高出
力まで高い信頼性が得られる。
【００２６】
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。
を用いて詳細に説明する。
【００２７】本発明の第１の実施の形態による半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図１に示す。トリメチルガリウム（TM
G）、トリメチルアルミニウム（TMA）、トリメチルイン
ジウム（TMI）およびアンモニアを成長用原料とし、n型
ドーパントガスとしてシランガスを用い、p型ドーパン
トとしてシクロペンタジエニルマグネシウム（Cp2Mg）
を用いる。
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図１に示す。トリメチルガリウム（TM
G）、トリメチルアルミニウム（TMA）、トリメチルイン
ジウム（TMI）およびアンモニアを成長用原料とし、n型
ドーパントガスとしてシランガスを用い、p型ドーパン
トとしてシクロペンタジエニルマグネシウム（Cp2Mg）
を用いる。
【００２８】図１ａに示すように、有機金属気相成長法
により（０００１）面6Ｈ-SiC基板11上に温度500℃でAl
Nバッファ層12を２０nm程度の膜厚で形成する。続い
て、温度を1050℃にしてGaN層13を3μm程度成長させ
る。その後、SiO2膜14を形成し、レジスト15を塗布後、
通常のリソグラフィーを用いて
により（０００１）面6Ｈ-SiC基板11上に温度500℃でAl
Nバッファ層12を２０nm程度の膜厚で形成する。続い
て、温度を1050℃にしてGaN層13を3μm程度成長させ
る。その後、SiO2膜14を形成し、レジスト15を塗布後、
通常のリソグラフィーを用いて
【００２９】
【数式１】 方向に幅16μｍ（L）のSiO2膜14が残るように、24μｍ
程度の間隔（s）でラインアンドスペースのパターンを
形成する。レジスト15とSiO2膜14をマスクとして、塩素
系のガスを用いてGaN層13をドライエッチングにより深
さ2μｍ程度除去する。
程度の間隔（s）でラインアンドスペースのパターンを
形成する。レジスト15とSiO2膜14をマスクとして、塩素
系のガスを用いてGaN層13をドライエッチングにより深
さ2μｍ程度除去する。
【００３０】次に、図１ｂに示すように、レジスト15と
SiO2膜14を除去し、台形状の溝ストライプを形成する。
SiO2膜14を除去し、台形状の溝ストライプを形成する。
【００３１】次に、図１ｃに示すように、GaN層16を6μ
ｍ程度選択成長させる。この時横方向成長が速いため
に、最終的に溝上部の表面が平坦化する。この時、溝内
部の幅方向の中間部以外に欠陥密度の低い領域16ａがで
きる。
ｍ程度選択成長させる。この時横方向成長が速いため
に、最終的に溝上部の表面が平坦化する。この時、溝内
部の幅方向の中間部以外に欠陥密度の低い領域16ａがで
きる。
【００３２】次に、図１ｄに示すように、SiO2膜17を形
成し、レジスト18を塗布後、通常のリソグラフィーを用
いて
成し、レジスト18を塗布後、通常のリソグラフィーを用
いて
【００３３】
【数式２】 方向に、溝内部の2ヶ所の欠陥密度の低い領域16ａのう
ちの一方であって、溝の端から２μｍ程度内側の領域の
み、すなわち凹部内部の幅方向の中間部を除いた片側の
領域を残すように、レジスト18とSiO2膜17を除去する。
ちの一方であって、溝の端から２μｍ程度内側の領域の
み、すなわち凹部内部の幅方向の中間部を除いた片側の
領域を残すように、レジスト18とSiO2膜17を除去する。
【００３４】次に、図１ｅに示すように、上記レジスト
18とSiO2膜17をマスクとして、GaN層16、GaN層13および
バッファ層12を塩素系のガスを用いてドライエッチング
によりSiC基板11の上面まであるいは基板の一部を除去
した後、レジスト18とSiO2膜17を除去する。
18とSiO2膜17をマスクとして、GaN層16、GaN層13および
バッファ層12を塩素系のガスを用いてドライエッチング
によりSiC基板11の上面まであるいは基板の一部を除去
した後、レジスト18とSiO2膜17を除去する。
【００３５】次に、図１ｆに示すように、GaN層19を10
μm程度選択成長させる。この時、GaN層19は、基板上に
は付着せず、横方向の成長により最終的にストライプが
合体し表面が平坦化し、半導体素子用基板が完成する。
μm程度選択成長させる。この時、GaN層19は、基板上に
は付着せず、横方向の成長により最終的にストライプが
合体し表面が平坦化し、半導体素子用基板が完成する。
【００３６】このように作製した半導体素子用基板上に
GaN系半導体層（例えば、GaN、InGaN、AlGaN、InGaAlN
等)を結晶成長することにより、半導体発光素子並びに
電子デバイスを作製できる。
GaN系半導体層（例えば、GaN、InGaN、AlGaN、InGaAlN
等)を結晶成長することにより、半導体発光素子並びに
電子デバイスを作製できる。
【００３７】上記基板11は、（０００１）面4Ｈ-SiC基
板を用いてもよい。
板を用いてもよい。
【００３８】また、上記作製したGaN基板上にさらにGaN
層を100〜200μｍ程度成長し、SiC基板を除去した後、G
aN系半導体層（例えば、GaN、InGaN、AlGaN、InGaAlN
等)を結晶成長することによっても、半導体発光素子並
びに電子デバイスを作製できる。
層を100〜200μｍ程度成長し、SiC基板を除去した後、G
aN系半導体層（例えば、GaN、InGaN、AlGaN、InGaAlN
等)を結晶成長することによっても、半導体発光素子並
びに電子デバイスを作製できる。
【００３９】次に、本発明の第２の実施の形態による半
導体素子用基板について説明し、その断面図を図２に示
す。本発明は、上記第１の実施の形態の最終工程まで同
じであるので、同一要素には同符号を付し、説明は省略
する。
導体素子用基板について説明し、その断面図を図２に示
す。本発明は、上記第１の実施の形態の最終工程まで同
じであるので、同一要素には同符号を付し、説明は省略
する。
【００４０】図２に示すように、上記第１の実施の形態
における図１ｆの工程までで形成されたGaN層19の上
に、ライン状に残されたGaN層16の上部であって、GaN層
16の各々の端から２μｍ程度広い幅でマスク層20を形成
する。次に、温度を1050℃にしてGaN層21を２０μｍ程
度選択成長させる。これにより、ライン状のGaN層16の
上部に存在する若干の欠陥をマスクしているので、選択
成長されたGaN層21の表面をさらに低欠陥とすることが
できる。
における図１ｆの工程までで形成されたGaN層19の上
に、ライン状に残されたGaN層16の上部であって、GaN層
16の各々の端から２μｍ程度広い幅でマスク層20を形成
する。次に、温度を1050℃にしてGaN層21を２０μｍ程
度選択成長させる。これにより、ライン状のGaN層16の
上部に存在する若干の欠陥をマスクしているので、選択
成長されたGaN層21の表面をさらに低欠陥とすることが
できる。
【００４１】また、さらに、GaN層21の上で、マスク層2
0が形成されていない領域の上部に、マスク層を形成
し、GaN層21の露出している部分を結晶成長の核にし
て、GaNを結晶成長させる工程を１回以上行うことによ
り、最表面でほとんど欠陥のないGaN基板を作製するこ
とができる。
0が形成されていない領域の上部に、マスク層を形成
し、GaN層21の露出している部分を結晶成長の核にし
て、GaNを結晶成長させる工程を１回以上行うことによ
り、最表面でほとんど欠陥のないGaN基板を作製するこ
とができる。
【００４２】また、図３に示すように、上記のようにマ
スク層を形成してGaN層を結晶成長させる工程を所望の
回数行った後、SiC基板11を取り除いてもよく、それを
基板として半導体層を積層して半導体素子を作製するこ
とができる。
スク層を形成してGaN層を結晶成長させる工程を所望の
回数行った後、SiC基板11を取り除いてもよく、それを
基板として半導体層を積層して半導体素子を作製するこ
とができる。
【００４３】また、上記第１および第２の実施の形態で
は、GaN基板の作製方法について述べたが、AlGaN、InGa
N、InAlGaN、InAlNあるいはInNを結晶成長させてこれら
の基板を作製することができる。
は、GaN基板の作製方法について述べたが、AlGaN、InGa
N、InAlGaN、InAlNあるいはInNを結晶成長させてこれら
の基板を作製することができる。
【００４４】上記２つの実施の形態では、GaN層の成長
はアンドープの場合について述べたが、GaNの成長時に
不純物を導入することにより、nまたはp型GaN導電性基
板を作製できる。例えばｐ型の不純物としてMgを用いる
場合は、活性化のために、成長後窒素雰囲気中で、熱処
理を実施するか、または、窒素リッチ雰囲気で成長を実
施するかのいずれの方法を用いてもよい。また、導電性
基板を作製した後、図３に示すようにSiC基板を除去
し、さらにバッファ層を除去することにより、裏面から
電気的導通を得ることができる。
はアンドープの場合について述べたが、GaNの成長時に
不純物を導入することにより、nまたはp型GaN導電性基
板を作製できる。例えばｐ型の不純物としてMgを用いる
場合は、活性化のために、成長後窒素雰囲気中で、熱処
理を実施するか、または、窒素リッチ雰囲気で成長を実
施するかのいずれの方法を用いてもよい。また、導電性
基板を作製した後、図３に示すようにSiC基板を除去
し、さらにバッファ層を除去することにより、裏面から
電気的導通を得ることができる。
【００４５】また、GaN層の結晶成長には、ガリウム（G
a）と塩化水素（HCl）の反応生成物であるGaClとアンモ
ニア（NH3）を用いるハイドライドVPE法を用いた成長方
法でもよい。
a）と塩化水素（HCl）の反応生成物であるGaClとアンモ
ニア（NH3）を用いるハイドライドVPE法を用いた成長方
法でもよい。
【００４６】本実施の形態では、SiC基板を用いた場合
について説明したが、サファイア、ZnO、LiGaO2、LiAlO
2、ZnSe、GaAs、GaP、Ge、Si等の基板上へも同様の手法
により形成できる。
について説明したが、サファイア、ZnO、LiGaO2、LiAlO
2、ZnSe、GaAs、GaP、Ge、Si等の基板上へも同様の手法
により形成できる。
【００４７】マスク材料として、上記のSiO2以外にもSi
NやAlN、TiN等の高温にたいして耐熱特性のよいマスク
材料を用いてもよい。
NやAlN、TiN等の高温にたいして耐熱特性のよいマスク
材料を用いてもよい。
【００４８】次に本発明の第３の実施の形態による半導
体レーザ素子について説明し、その断面図を図４に示
す。この半導体レーザ素子の基板としては上記第１の実
施の形態による半導体素子用基板を用い、各要素には同
符号を付し、説明を省略する。図４に示すように、GaN
層19の上にｎ-GaNコンタクト層31、150ペアのｎ-Al0.14
Ga0.86N（2.5ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層3
2、ｎ-GaN光導波層33、n-In0.02Ga0.98N（10.5ｎｍ）/I
n0.15Ga0.85N（3.5ｎｍ）３重量子井戸活性層34、ｐ-Al
0.2Ga0.8Nキャリアブロック層35、ｐ-GaN光導波層36、1
50ペアのｐ-Al0.14Ga0.86N（2.5ｎｍ）/GaN（2.5ｎｍ）
超格子クラッド層37、ｐ-GaNコンタクト層38を積層す
る。ｐ型の不純物Mgの活性化のために、成長後窒素雰囲
気中で、熱処理を実施するか、または、窒素リッチ雰囲
気で成長を実施するのいずれの方法を用いてもよい。
体レーザ素子について説明し、その断面図を図４に示
す。この半導体レーザ素子の基板としては上記第１の実
施の形態による半導体素子用基板を用い、各要素には同
符号を付し、説明を省略する。図４に示すように、GaN
層19の上にｎ-GaNコンタクト層31、150ペアのｎ-Al0.14
Ga0.86N（2.5ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層3
2、ｎ-GaN光導波層33、n-In0.02Ga0.98N（10.5ｎｍ）/I
n0.15Ga0.85N（3.5ｎｍ）３重量子井戸活性層34、ｐ-Al
0.2Ga0.8Nキャリアブロック層35、ｐ-GaN光導波層36、1
50ペアのｐ-Al0.14Ga0.86N（2.5ｎｍ）/GaN（2.5ｎｍ）
超格子クラッド層37、ｐ-GaNコンタクト層38を積層す
る。ｐ型の不純物Mgの活性化のために、成長後窒素雰囲
気中で、熱処理を実施するか、または、窒素リッチ雰囲
気で成長を実施するのいずれの方法を用いてもよい。
【００４９】引き続き、SiO2膜（図示せず）とレジスト
（図示せず）を形成し、通常のリソグラフィーにより、
1〜2μmの幅よりなるストライプ領域のレジストとSiO2
膜が残るように、この領域以外のSiO2とレジストを除去
する。RIE（反応性イオンエッチング装置）で選択エッ
チングによりｐ-Al0.14Ga0.86N（2.5ｎｍ）/GaN（2.5ｎ
ｍ）超格子クラッド層37の途中までエッチングを行う。
このエッチングのｐ-Al0.14Ga0.86N（2.5ｎｍ）/GaN
（2.5ｎｍ）超格子クラッド層37の残し厚は、基本横モ
ード発振が達成できる厚みとする。その後、レジストと
SiO2膜を除去する。
（図示せず）を形成し、通常のリソグラフィーにより、
1〜2μmの幅よりなるストライプ領域のレジストとSiO2
膜が残るように、この領域以外のSiO2とレジストを除去
する。RIE（反応性イオンエッチング装置）で選択エッ
チングによりｐ-Al0.14Ga0.86N（2.5ｎｍ）/GaN（2.5ｎ
ｍ）超格子クラッド層37の途中までエッチングを行う。
このエッチングのｐ-Al0.14Ga0.86N（2.5ｎｍ）/GaN
（2.5ｎｍ）超格子クラッド層37の残し厚は、基本横モ
ード発振が達成できる厚みとする。その後、レジストと
SiO2膜を除去する。
【００５０】引き続き、SiO2膜（図示せず）とレジスト
（図示せず）を形成し、ストライプの存在する領域およ
びストライプの両端から50μｍ外側の領域以外のSiO2膜
とレジストを除去し、RIEでn-GaNコンタクト層31が露出
するまでエッチングを行う。その後、通常のリソグラフ
ィー技術を用い絶縁膜39、Ti/Auよりなるn電極41と、ｐ
型コンタクト層38の表面にストライプ状にNi/Auよりな
るp電極40を形成する。その後、基板を研磨し試料をへ
き開して形成した共振器面に高反射率コート、無反射コ
ートを行い、その後、チップ化して半導体レーザ素子を
完成させる。
（図示せず）を形成し、ストライプの存在する領域およ
びストライプの両端から50μｍ外側の領域以外のSiO2膜
とレジストを除去し、RIEでn-GaNコンタクト層31が露出
するまでエッチングを行う。その後、通常のリソグラフ
ィー技術を用い絶縁膜39、Ti/Auよりなるn電極41と、ｐ
型コンタクト層38の表面にストライプ状にNi/Auよりな
るp電極40を形成する。その後、基板を研磨し試料をへ
き開して形成した共振器面に高反射率コート、無反射コ
ートを行い、その後、チップ化して半導体レーザ素子を
完成させる。
【００５１】上記半導体レーザ素子が発振する波長λに
関しては、Ｉｎx4Ｇａ1-x4Ｎを活性層とし、組成を0≦x
4≦0.5とすることにより、360≦λ≦550（ｎｍ）の範囲
で制御が可能である。
関しては、Ｉｎx4Ｇａ1-x4Ｎを活性層とし、組成を0≦x
4≦0.5とすることにより、360≦λ≦550（ｎｍ）の範囲
で制御が可能である。
【００５２】本実施の形態の半導体レーザ素子におい
て、各層の導電性を反転（n型とp型を入れ換え）して形
成してもよい。
て、各層の導電性を反転（n型とp型を入れ換え）して形
成してもよい。
【００５３】本実施の形態による半導体レーザ素子は低
欠陥な基板上にストライプが形成されているので、特性
および信頼性を向上させることができる。
欠陥な基板上にストライプが形成されているので、特性
および信頼性を向上させることができる。
【００５４】次に本発明の第４の実施の形態による半導
体レーザ素子について説明し、その断面図を図５に示
す。この半導体レーザ素子の基板は上記第２の実施の形
態による半導体素子用基板のSiO2膜20の形成まで同じで
あり、各要素には同符号を付し、説明を省略する。図５
に示すように、前記第２の実施の形態で形成されたSiO2
膜20の上にn-GaNコンタクト層50を結晶成長させる。引
き続き、150ペアのｎ-Al0 .14Ga0.86N（2.5ｎｍ）/GaN
（2.5ｎｍ）超格子クラッド層51、ｎ-GaN光導波層52、n
-In0.02Ga0.98N（10.5ｎｍ）/In0.15Ga0.85N（3.5ｎ
ｍ）３重量子井戸活性層53、ｐ-Al0.2Ga0.8Nキャリアブ
ロック層54、ｐ-GaN光導波層55、150ペアのｐ-Al 0.14Ga
0.86N（2.5ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層5
6、ｐ-GaNコンタクト層57を積層する。ｐ型の不純物Mg
の活性化のために、成長後窒素雰囲気中で、熱処理を実
施するか、または、窒素リッチ雰囲気で成長を実施する
のいずれの方法を用いてもよい。引き続き、SiO2膜とレ
ジストを形成し、通常のリソグラフィーにより1〜2μm
の幅よりなるストライプ領域のみが残るように、レジス
トとSiO 2膜を除去する。RIE（反応性イオンエッチング
装置）で選択エッチングによりｐ-Al0.14Ga0.86N（2.5
ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層56の途中まで
エッチングを行う。このエッチングのｐ-Al0.14Ga0.86N
（2.5ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層56の残し
厚は、基本横モード発振が達成できる厚みとする。
体レーザ素子について説明し、その断面図を図５に示
す。この半導体レーザ素子の基板は上記第２の実施の形
態による半導体素子用基板のSiO2膜20の形成まで同じで
あり、各要素には同符号を付し、説明を省略する。図５
に示すように、前記第２の実施の形態で形成されたSiO2
膜20の上にn-GaNコンタクト層50を結晶成長させる。引
き続き、150ペアのｎ-Al0 .14Ga0.86N（2.5ｎｍ）/GaN
（2.5ｎｍ）超格子クラッド層51、ｎ-GaN光導波層52、n
-In0.02Ga0.98N（10.5ｎｍ）/In0.15Ga0.85N（3.5ｎ
ｍ）３重量子井戸活性層53、ｐ-Al0.2Ga0.8Nキャリアブ
ロック層54、ｐ-GaN光導波層55、150ペアのｐ-Al 0.14Ga
0.86N（2.5ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層5
6、ｐ-GaNコンタクト層57を積層する。ｐ型の不純物Mg
の活性化のために、成長後窒素雰囲気中で、熱処理を実
施するか、または、窒素リッチ雰囲気で成長を実施する
のいずれの方法を用いてもよい。引き続き、SiO2膜とレ
ジストを形成し、通常のリソグラフィーにより1〜2μm
の幅よりなるストライプ領域のみが残るように、レジス
トとSiO 2膜を除去する。RIE（反応性イオンエッチング
装置）で選択エッチングによりｐ-Al0.14Ga0.86N（2.5
ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層56の途中まで
エッチングを行う。このエッチングのｐ-Al0.14Ga0.86N
（2.5ｎｍ）/GaN（2.5ｎｍ）超格子クラッド層56の残し
厚は、基本横モード発振が達成できる厚みとする。
【００５５】その後、レジストとSiO2膜を除去し、引き
続きSiO2膜（図示せず）とレジスト（図示せず）を形成
し、ストライプが存在する領域とストライプの両端から
幅50μｍ外側の領域以外のレジストとSiO2膜を除去し、
RIEでn-GaNコンタクト層50が露出するまでエッチングを
行う。その後通常のリソグラフィー技術を用い絶縁膜5
8、Ti/Auよりなるn電極60と、p型コンタクト層の表面に
ストライプ状にNi/Auよりなるp電極59を形成する。その
後、基板を研磨し試料をへき開して形成した共振器面に
高反射率コート、無反射コートを行い、その後、チップ
化して半導体レーザ素子を形成する。
続きSiO2膜（図示せず）とレジスト（図示せず）を形成
し、ストライプが存在する領域とストライプの両端から
幅50μｍ外側の領域以外のレジストとSiO2膜を除去し、
RIEでn-GaNコンタクト層50が露出するまでエッチングを
行う。その後通常のリソグラフィー技術を用い絶縁膜5
8、Ti/Auよりなるn電極60と、p型コンタクト層の表面に
ストライプ状にNi/Auよりなるp電極59を形成する。その
後、基板を研磨し試料をへき開して形成した共振器面に
高反射率コート、無反射コートを行い、その後、チップ
化して半導体レーザ素子を形成する。
【００５６】上記第３と第４の実施の形態による半導体
レーザ素子の発振する波長λに関しては、Ｉｎx4Ｇａ
1-x4N を活性層とし、組成を0≦x4≦0.5とすることによ
り、360≦λ≦550（ｎｍ）の範囲までの制御が可能であ
る。また、第３および第４の実施の形態では、各半導体
層の導電性を反転（n型とp型を入れ換え）して形成して
もよい。
レーザ素子の発振する波長λに関しては、Ｉｎx4Ｇａ
1-x4N を活性層とし、組成を0≦x4≦0.5とすることによ
り、360≦λ≦550（ｎｍ）の範囲までの制御が可能であ
る。また、第３および第４の実施の形態では、各半導体
層の導電性を反転（n型とp型を入れ換え）して形成して
もよい。
【００５７】また、第３および第４の実施の形態では、
狭ストライプの基本モード発振する半導体レーザについ
て述べたが、ストライプ幅を２μｍ以上にして、幅広ス
トライプの高出力半導体レーザ素子を作製することがで
きる。
狭ストライプの基本モード発振する半導体レーザについ
て述べたが、ストライプ幅を２μｍ以上にして、幅広ス
トライプの高出力半導体レーザ素子を作製することがで
きる。
【００５８】また、本発明の半導体素子用基板を、低欠
陥な基板が必要とされるAlGaN系の短波長の半導体レー
ザ素子（発振波長は活性層の組成により３００ｎｍ〜３
６０ｎｍの範囲で制御が可能である）に用いることは、
非常に効果的であり、信頼性の高い半導体レーザ素子を
得ることができる。
陥な基板が必要とされるAlGaN系の短波長の半導体レー
ザ素子（発振波長は活性層の組成により３００ｎｍ〜３
６０ｎｍの範囲で制御が可能である）に用いることは、
非常に効果的であり、信頼性の高い半導体レーザ素子を
得ることができる。
【００５９】本発明による半導体素子用基板は、広範囲
な低欠陥領域を有するので、信頼性が高いため、高速な
情報・画像処理及び通信、計測、医療、印刷の分野での
必要とされる光・電子デバイス作製用の基板として応用
できる。ここでいう、半導体素子および光・電子デバイ
スとしては、電界効果トランジスタ、半導体レーザ素
子、半導体光増幅器、半導体発光素子、光検出器等が挙
げられる。
な低欠陥領域を有するので、信頼性が高いため、高速な
情報・画像処理及び通信、計測、医療、印刷の分野での
必要とされる光・電子デバイス作製用の基板として応用
できる。ここでいう、半導体素子および光・電子デバイ
スとしては、電界効果トランジスタ、半導体レーザ素
子、半導体光増幅器、半導体発光素子、光検出器等が挙
げられる。
【図１】本発明の第１の実施の形態による半導体素子用
基板の製造過程を示す図
基板の製造過程を示す図
【図２】本発明の第２の実施の形態による半導体素子用
基板を示す断面図
基板を示す断面図
【図３】本発明の第２の実施の形態による半導体素子用
基板からSiC基板を除去した半導体素子用基板の断面図
基板からSiC基板を除去した半導体素子用基板の断面図
【図４】本発明の第３の実施の形態による半導体レーザ
素子を示す断面図
素子を示す断面図
【図５】本発明の第４の実施の形態による半導体レーザ
素子を示す断面図
素子を示す断面図
11 ＳｉＣ基板 12 AlNバッファ層 13 GaN層 14 ＳｉＯ2膜 15 レジスト 16 GaN層 16a 欠陥密度の低い領域 17 ＳｉＯ2膜 18 レジスト
Claims (11)
- 【請求項１】 ベース基板上に、低温成長法により形成
されるＡｌＮまたはＧａＮからなるバッファ層を介して
第一のIII族窒素化合物層を結晶成長させる第一の工程
と、 前記第一のIII族窒素化合物層を凹凸状にパターニング
する第二の工程と、 該凹凸状のパターンが平坦化するまで第二のIII族窒素
化合物層を結晶成長させる第三の工程と、 前記バッファ層、第一のIII族窒素化合物層および第二
のIII族窒素化合物層からなる結晶層において、前記凹
凸状パターンの凹部内部の、幅方向の中間部を除いた片
側の領域のみを残すように、前記結晶層を前記ベース基
板まで除去してできる該結晶層のライン部と該ライン部
の間に形成されたスペース部とからなるラインアンドス
ペースのパターンを形成する第四の工程と、 前記ライン部を結晶成長の核にして、表面が平坦化する
まで第三のIII族窒素化合物層を結晶成長させる第五の
工程とを含むことを特徴とする半導体素子用基板の製造
方法。 - 【請求項２】 前記第五の工程後に、前記ライン部の上
部に対応する第三のIII族窒素化合物層の上に、少なく
とも該ライン部の幅で、III族窒素化合物が結晶成長し
得ない材料からなるマスク層を形成し、該マスク層が形
成されていない第三のIII族窒素化合物層の表面をIII族
窒素化合物の結晶成長の核にして、III族窒素化合物層
を、表面が平坦化するまで形成する第六の工程を行うこ
とを特徴とする請求項１記載の半導体素子用基板の製造
方法。 - 【請求項３】 前記第六の工程後、直前の工程で形成さ
れたIII族窒素化合物層の上であって、該III族窒素化合
物層の直前に形成したマスク層の間にあるスペース部の
上に、III族窒素化合物が結晶成長し得ない材料からな
るマスク層を形成し、該マスク層が形成されていないII
I族窒素化合物の表面をIII族窒素化合物の結晶成長の核
にして、III族窒素化合物層を、表面が平坦化するまで
結晶成長させる工程を１回以上行うことを特徴とする請
求項２記載の半導体素子用基板の製造方法。 - 【請求項４】 前記各III族窒素化合物層を、導電性不
純物をドーピングしながら形成することを特徴とする請
求項１、２または３記載の半導体素子用基板の製造方
法。 - 【請求項５】 前記工程のうち最後の工程後、前記ベー
ス基板を除去することを特徴とする請求項１、２、３ま
たは４記載の半導体素子用基板の製造方法。 - 【請求項６】 前記ベース基板が、サファイア、Ｓｉ
Ｃ、ＺｎＯ、ＬｉＧａＯ２、ＬｉＡｌＯ２、ＧａＡｓ、
ＧａＰ、ＧｅおよびＳｉからなる群より選ばれるいずれ
か一つであることを特徴とする請求項１、２、３、４ま
たは５記載の半導体素子用基板の製造方法。 - 【請求項７】 前記バッファ層および前記各III族窒素
化合物層を、ＨＶＰＥ法またはＭＯＣＶＤ法により形成
することを特徴とする請求項１から６いずれか１項記載
の半導体素子用基板の製造方法。 - 【請求項８】 前記各III族窒素化合物層が、ＧａＮ、
ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ
およびＩｎＮからなる群より選ばれる一つからなること
を特徴とする請求項１から７いずれか１項記載の半導体
素子用基板の製造方法。 - 【請求項９】 前記請求項１から８いずれか１項記載の
半導体素子用基板の製造方法により製造された半導体素
子用基板。 - 【請求項１０】 前記請求項１から８いずれか１項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に半導体層を備えてなることを特徴とする
半導体素子。 - 【請求項１１】 前記請求項１から８いずれか１項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に、半導体層を備えてなり、該半導体層に
形成された電流注入窓となるストライプの幅が１μｍ以
上であることを特徴とする半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082285A JP2001274517A (ja) | 2000-03-23 | 2000-03-23 | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082285A JP2001274517A (ja) | 2000-03-23 | 2000-03-23 | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274517A true JP2001274517A (ja) | 2001-10-05 |
Family
ID=18599114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000082285A Withdrawn JP2001274517A (ja) | 2000-03-23 | 2000-03-23 | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274517A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040022114A (ko) * | 2002-09-06 | 2004-03-11 | 엘지이노텍 주식회사 | Ｌｅｄ 기판 제조방법 |
| JP2013016856A (ja) * | 2005-10-28 | 2013-01-24 | Nichia Chem Ind Ltd | 窒化物半導体基板の製造方法 |
-
2000
- 2000-03-23 JP JP2000082285A patent/JP2001274517A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040022114A (ko) * | 2002-09-06 | 2004-03-11 | 엘지이노텍 주식회사 | Ｌｅｄ 기판 제조방법 |
| JP2013016856A (ja) * | 2005-10-28 | 2013-01-24 | Nichia Chem Ind Ltd | 窒化物半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903189B2 (ja) | 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法 | |
| JP3153153B2 (ja) | 窒化ガリウム系半導体レーザおよびその製造方法 | |
| US20110163295A1 (en) | Semiconductor with low dislocation | |
| US6362515B2 (en) | GaN substrate including wide low-defect region for use in semiconductor element | |
| JP2000021789A (ja) | 窒化物系半導体素子、発光素子及びその製造方法 | |
| KR20020087458A (ko) | Ⅲ족 질화물계 화합물 반도체의 제조방법 및 ⅲ족 질화물계 화합물 반도체 소자 | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| KR20220140890A (ko) | 반도체 구조체 및 제작 방법 | |
| US6469320B2 (en) | Semiconductor light emitting device | |
| KR20010075149A (ko) | 질화물 반도체소자의 제조방법 | |
| JP2001111174A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| US20030047746A1 (en) | GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements | |
| KR100639747B1 (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| JP2001326425A (ja) | 半導体素子用基板の製造方法および半導体素子 | |
| JP4608731B2 (ja) | 半導体レーザの製造方法 | |
| JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
| JP4390797B2 (ja) | 結晶製造方法 | |
| JP4698053B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP2001345282A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| US6855571B1 (en) | Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor | |
| JPH11224972A (ja) | 窒化物半導体発光素子 | |
| JP2002151418A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP2000299530A (ja) | 半導体発光装置 | |
| JP2001274517A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |