JP2007095845A - 半導体複合基板とそれを用いた半導体装置の製造方法 - Google Patents

半導体複合基板とそれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP2007095845A
JP2007095845A JP2005280844A JP2005280844A JP2007095845A JP 2007095845 A JP2007095845 A JP 2007095845A JP 2005280844 A JP2005280844 A JP 2005280844A JP 2005280844 A JP2005280844 A JP 2005280844A JP 2007095845 A JP2007095845 A JP 2007095845A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
removable
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005280844A
Other languages
English (en)
Other versions
JP2007095845A5 (ja
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2005280844A priority Critical patent/JP2007095845A/ja
Publication of JP2007095845A publication Critical patent/JP2007095845A/ja
Publication of JP2007095845A5 publication Critical patent/JP2007095845A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【目的】 窒化物化合物半導体層を含む半導体層を成長する基板から良好に剥離でき、量産性に優れた半導体複合基板とその半導体複合基板を用いた半導体装置の製造方法を提供することを目的とする。
【解決手段】 本発明の半導体複合基板は、所定のエッチング液に対して耐性を有する第1の基板と、前記第1の基板上に形成され前記所定のエッチング液により除去可能とされる除去可能層と、前記除去可能層上に形成され前記所定のエッチング液に対して耐性を有する窒化物化合物半導体層とを有することを特徴とする。レーザーリフトオフ法などを用いることを必要とせずに、窒化物化合物半導体層を含む半導体層を成長する基板から良好に剥離でき、半導体装置の製造を量産性に優れたものとすることができる。
【選択図】 図2

Description

本発明は、半導体発光素子などの半導体装置を作製する際に使用される半導体複合基板と、その半導体複合基板を用いた半導体装置の製造方法に関し、特に基板上に窒化物化合物半導体層を形成して半導体装置を作製するような半導体複合基板と、その半導体複合基板を用いた半導体装置の製造方法に関する。
半導体発光ダイオードや半導体レーザーなどの半導体発光素子としては、サファイア基板などの基板上にエピタキシャル成長により化合物半導体薄膜が形成され、その化合物半導体薄膜の形成時には活性層とするように所要のエピタキシャルガスやドーピングガスを導入し、発光用の電流注入のための電極を形成するものが知られている。
ここで図20を参照しながら、半導体エピタキシャル層構造を有する従来の窒化物半導体を用いた半導体装置について簡単に説明する(例えば、特許文献1参照。)。図20に示すように、基板としてサファイア基板2001を使用し、その上に、表面窒化層2002、AlNバッファー層2003、窒化物半導体層であるGaN層2004が順に形成され、更にGaN層2004上に活性層とp型GaN層を有したGaN発光層2005が形成されている。この半導体積層構造を加工し、サファイア基板2001上に半導体素子を形成していた。
特開平5-41541号公報
しかしながら、サファイア基板は価格が高く、加工しにくいため半導体素子をチップ毎の個片にスクライブし難いという問題がある。その問題を解決するために、基板から半導体層を剥離して使用することが考えられるが、半導体層を基板から剥離する手段としてレーザーリフトオフ法(或いはレーザーアブレーション法)が知られている。レーザーリフトオフ法によれば、レーザーを半導体工ピタキシャル層に基板側(サファイア基板側)から照射して、半導体層をサファイア基板から剥離する。
ところが、このレーザーリフトオフ法では、より高価で規模の大きな製造装置が必要であり、また製造工程が複雑になってしまう。また、剥離面をレーザーでスキャンしなければならないため大面積の剥離は困難であり、大きな基板を用いて作製されるチップの個数を増加させるためには、スキャンの精度やレーザーのパワーの問題なども発生する。さらに使用できる基板は、サファイア基板のようにレーザー光に対して透明な材料に限定されており、多種多様の発光素子を作製する場合は自ずから限界がある。このように現状の技術では、窒化物半導体層を基板から精度良く剥離することは、量産的には困難とされている。
本発明は、窒化物化合物半導体層を含む半導体層を成長する基板から良好に剥離でき、量産性に優れた半導体複合基板とその半導体複合基板を用いた半導体装置の製造方法を提供することを目的とする。
上述の技術的な課題を解決するため、本発明の半導体複合基板は、所定のエッチング液に対して耐性を有する第1の基板と、前記第1の基板上に形成され前記所定のエッチング液により除去可能とされる除去可能層と、前記除去可能層上に形成され前記所定のエッチング液に対して耐性を有する窒化物化合物半導体層とを有することを特徴とする。
ここで、本明細書において半導体複合基板とは、半導体発光素子などの半導体装置を形成するために使用される基板であり、半導体複合基板に作り込んだ素子形成部分を製品としての半導体装置にするために活用される基板であり、ウエハの状態よりも所要の機能層や領域が形成されたものである。本発明の好適な実施形態によれば、前記第1の基板は、例えばサファイア、石英、シリコン、酸化亜鉛、窒化アルミニウム、炭化シリコン、及びGa2O3の何れかの材料から構成される。また、除去可能層として種々のものを選択することができ、例えば酸化物層、窒化物層、化合物半導体層などが選択され、その選択された除去可能層に応じて所定のエッチング液が選択される。
例えば、除去可能層がアルミナ層若しくは窒化アルミニウム層である場合には所定のエッチング液としては熱燐酸が選択され、除去可能層が酸化シリコン層である場合にはエッチング液として弗酸系のエッチャントが用いられ、除去可能層は酸化亜鉛層やAlxGa1-x As (1≧x>0)層である場合には、エッチング液として弗酸系若しくは塩酸系のエッチャントが使用されることが望ましい。
また、本発明の半導体装置の製造方法は、所定のエッチング液に対して耐性を有する第1の基板と、前記第1の基板上に形成され前記所定のエッチング液により除去可能とされる除去可能層と、前記除去可能層上に形成され前記所定のエッチング液に対して耐性を有する窒化物化合物半導体層とを有する半導体複合基板を用意し、前記半導体複合基板を該所定のエッチング液に浸漬し、前記除去可能層が除去された後、前記第1の基板から前記窒化物化合物半導体層を剥離することを特徴とする。
本発明の半導体装置の製造方法によれば、除去可能層が第1の基板上と窒化物半導体層の間に形成された半導体複合基板を用いることから、半導体装置を個別する場合などで第1の基板上と窒化物半導体層の間を分離する際には、前記所定のエッチング液によって除去可能層が選択的に除去され、確実な分離がなされることになる。本発明の好適な実施形態によれば、除去可能層として種々のものを選択することができ、例えば酸化物層、窒化物層、化合物半導体層などが選択され、その選択された除去可能層に応じて所定のエッチング液が選択されることになる。
本発明の半導体複合基板を半導体装置の製造方法に用いることで、レーザーリフトオフ法などを用いることを必要とせずに、窒化物化合物半導体層を含む半導体層を成長する基板から良好に剥離でき、半導体装置の製造を量産性に優れたものとすることができる。また、本発明の半導体複合基板を用いた半導体装置の製造方法は、多種多様な装置に対して適用することができ、その経済的な効果は優れたものとなる。
本発明の半導体複合基板の好適な実施形態について図面を参照しながら説明する。
[第1の実施形態]
図1は本発明の第1の実施形態を示す図であり、サファイア基板上に成長した窒化物半導体層を有する半導体複合基板の断面を模式的に示した図である。本実施形態は、所要の結晶面を主面とするサファイア基板101が第1の基板として底面側に配され、その表面側には化学的エッチング処理により除去可能とされる除去可能層であるアルミナ(Al)層102が形成されている。このアルミナ層102はその下側の基板101及び上側の各層に対して所定のエッチング液を使用した場合に、選択的に除去可能であり、例えばサファイア基板101の主面に沿ってエッチング液が進入することで、図2に示すように当該エッチング液に溶解し、下側の基板101及び上側の各層の間が分離することになる。
アルミナ層102は本実施形態において例えばアモルファス状態または多結晶状態の層とすることができ、特にアルミナの単結晶であるサファイア基板とはその結晶状態が異なる。このアルミナ層102は例えば、スパッタ法やCVD法などの方法で形成することができ、その膜厚は例えば10nm〜200nmの厚さとすることができる。このアルミナ層102の一部には選択エピタキシャル成長の結晶成長用の種として機能する窓部100が単数若しくは複数設けられている。このような窓部100を用いて結晶成長すればアルミナ層102の上層の各化合物半導体層を成長させることができ、素子形成領域以外の場所に窓部100を形成することで、アルミナ層102の除去の際に窓部100の結晶部も除去する際も好適である。窓部100を使って、いわゆる横方向成長により欠陥の少ない結晶成長層を形成しても良い。また、結晶成長条件やバッファー層の条件を最適な条件とすることによって、この種の窓部100を設けなくすることも可能である。
アルミナ層102を除去するためのエッチング液としては、後述するように、例えば熱燐酸を用いることができるが、エッチング液は例えば数十nmの除去可能層をエッチングするために、非常に狭い隙間に沿って水平方向に浸透する必要があり、そのために液の粘度が低いものが有効である。従って、本実施形態においては、粘性の低い熱燐酸エッチング液を用いることが好ましく、仮に粘度が高いエッチング液でも加熱することで浸透力やエッチングの活性度を高くすることができ、狭い領域のエッチングが可能である。
熱燐酸によってアルミナ層102を効果的にエッチングする場合、素子形成領域の幅を50ミクロン〜100ミクロン程度とし、その素子形成領域の外側に溝を形成することでエッチング液を溝からアルミナ層102に到達させ、アルミナ層102を溶解させることが望ましい。この溝の幅はアルミナ層102の厚みにも影響され、エッチング液の浸透を良好にするには、溝の幅が広い方が好ましい。しかし基板101やアルミナ層102の上の各層を有効活用する上では、素子形成領域外に形成される溝を幅の狭いものとするほうが望ましい。溝の長手方向の長さは、用いる半導体装置に用途にもよるが、例えば0.5mm〜10mm程度にすることが可能である。
このようなアルミナ層102上には、図1に示すように、AlNバッファー層103が形成され、このAlNバッファー層103上に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。AlNバッファー層103は、その上側に形成される半導体層の結晶性を良好にさせるための層であり、また、量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層をGaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。窒化物化合物半導体層110は、以上のように構成することで、活性層から光を放出する発光素子を形成することができ、選択的に不純物領域を設けて部分的に発光する発光素子を形成したり、ダイオードやトランジスタなどの能動素子を形成することも可能である、
窒化物化合物半導体層110は、MOCVD法やMBE法によって形成することができる。除去可能層であるアルミナ層102は、図2に示すように、例えば、熱燐酸によってエッチングすることにより、窒化物化合物半導体層110およびサファイア基板101と選択的に除去することができる。熱燐酸は例えば摂氏50度〜90度の燐酸を使うことができる。サファイア基板101と窒化物化合物半導体層110の間に形成されるアルミナ層102を除去することで、サファイア基板101と窒化物化合物半導体層110は分離することになり、従来のようなレーザーリフトオフ法などを用いることを必要とせずに、発光素子などの半導体装置の製造を量産性に優れたものとすることができる。
本実施形態の変形例として、図3に示したように、除去可能層であるアルミナ層102とサファイア基板101の間にMOCVD法によって形成したAl層やAlN層からなる別個のバッファ層112を設けても良く、その上側には、図1の半導体複合基板と同様に、AlNバッファー層103が形成され、更にn型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、これらの間の層をGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
図4から図6に示すように、更に他の変形例として、窒化物化合物半導体層110は発光領域を具えた別の窒化物半導体積層構造であっても良い。図4乃至図6では、別の窒化物半導体積層構造について説明する。図4において、窒化物半導体積層構造はAINバッファー層401、n型GaN層402、n型AlxGa1-xN層403、InyGa1-yN層404、p型AlzGa1-zN層405、p型GaN層406を順次積層した構造にすることができる。また、図5において、他の窒化物半導体積層構造はAINバッファー層501、Siドープのn型GaN層502、SiおよびZnドープのGaN層503、Mgドープのp型AlGaN層504、MgドープのGaN層505とすることができる。更に、図6において、AINバッファー層601、n型GaN層602、p型GaN層603とすることができる。
さらに、窒化物化合物半導体層110は、発光素子の他、受光素子やトランジスタ素子を形成する層を含む窒化物半導体層を具えることもできる。図7〜図12は、受光素子およびトランジスタ素子を形成する窒化物半導体層を含む半導体層の例を示している。図7は、受光素子の例であり、n型AlxGa1-xN層711上に、i型AlGa1-yN層712が形成され、そのi型AlGa1-yN層712上にp型AlGa1-zN層713が形成される例である。図8も他の構造の受光素子の例であり、アンドープのGaN層721上にn型AlGaN層722が形成されたダイオード構造を有する。
図9の窒化物化合物半導体構造は、npn型トランジスタの例であり、高濃度n型GaN層731上に低濃度n型GaN層732が形成され、その上にp型GaN層733及び高濃度n型AlGaN層734が積層されている。図10も同様にnpn型トランジスタの例であり、高濃度n型AlGaN層741上に低濃度n型AlGaN層742が形成され、その上にp型GaN層743及び高濃度n型GaN層744が積層されている。
図11と図12の窒化物化合物半導体構造は、アンドープのGaN層を用いた例であり、 図11の窒化物化合物半導体構造は、アンドープのGaN層751上にn型GaN層752を形成した例であり、図12の図11の窒化物化合物半導体構造は、アンドープのGaN層761上にアンドープのAlGaN層762とn型AlGaN層763を形成した例である。このような図4乃至図12に示すような各種の窒化物化合物半導体層を図1に示した除去可能層であるアルミナ層102上に形成することができ、アルミナ層102の熱燐酸による除去により、各種の窒化物化合物半導体層とサファイア基板101を確実に分離することができる。
本実施形態の半導体複合基板によれば、窒化物半導体層と基板の間に設けたアルミナ層102を熱燐酸でサファイア基板101および窒化物半導体層に対して選択的にエッチングすることができ、窒化物半導体層をサファイア基板101から剥離することができる。特にレーザーリフトオフ法などの活用は不要であり、大規模なウエハ全体のスキャン装置も不要なことから、半導体装置の量産に好適である。
前述のアルミナ層102は、熱燐酸によってエッチング可能な他の材料層に代えることもできる。例えば、スパッタ法またはCVD法によって形成した窒化アルミナ層とすることもできる。また、サファイア基板101は、GaN、ZnO,SiC、Gaなど、窒化物半導体を含む半導体層を成長することが可能な基板であって、熱燐酸によってエッチングされない基板材料であってもよい。
[第2の実施形態]
図13を参照しながら、本発明の第2の実施形態を説明する。第2の実施形態が第1の実施形態と異なるのは、窒化物半導体層を含む半導体層110とサファイア基板101の間に、酸化シリコン層802を設けたことにある。
すなわち、所要の結晶面を主面とするサファイア基板101が第1の基板として底面側に配され、その表面側には化学的エッチング処理により除去可能とされる除去可能層である酸化シリコン層802が形成されている。このような酸化シリコン層802には、図1に示した半導体複合基板と同様に、AlNバッファー層103が形成され、このAlNバッファー層103上に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層をGaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
ここで重複した説明を避けるため、先の実施形態と異なる点に絞り説明すると、酸化シリコン層802例えばスパッタ法、CVD法などによって形成することができる層であり、酸化シリコン層802の層厚は、例えば10nm〜200nmとすることができる。酸化シリコン層802は、弗酸系のエッチング液によって、サファイア基板101および半導体層110と選択的にエッチング除去することができる。弗酸系のエッチング液として、弗酸(1%〜50%)、バッファード弗酸などを使うことができる。また、弗酸とメタノールの混合液であってもよい。これらのエッチング液は、燐酸系のエッチング液と比較して粘性が小さく、除去可能層である酸化シリコン層802をエッチング除去する際にエッチング液の浸透性において有利である。
本発明の第2の実施形態によれば、除去可能層を酸化シリコン層802としたので、エッチング領域が広範であっても、均一な除去可能層の選択的なエッチングを行うことができる。また、酸化シリコン層は従来より半導体プロセスで広く使用されている材料であり、取扱に非常に有利である。
[第3の実施形態]
図14を参照しながら、本発明の第3の実施形態を説明する。第3の実施形態が第1の実施形態と異なるのは、基板をシリコン基板901とし、除去可能層を酸化シリコン層902とした点にある。
詳しくは、所要の結晶面を主面とするシリコン基板901が第1の基板として底面側に配され、その表面側には化学的エッチング処理により除去可能とされる除去可能層である酸化シリコン層902が形成されている。このような酸化シリコン層902には、図1に示した半導体複合基板と同様に、AlNバッファー層103が形成され、このAlNバッファー層103上に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層をGaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
ここで重複した説明を避けるため、先の実施形態と異なる点に絞り説明すると、シリコン基板901上には高品質の酸化シリコン層902を設けることができるため、除去可能層である酸化シリコン層902に設けるAlNバッファー層103をより良い結晶状態で設けることができる。シリコン基板901の場合には、他の基板の場合と異なり、特に熱酸化によって均一な酸化シリコン層902をシリコン基板901上に形成することもできる。酸化シリコン層902の厚さは、約3nmから200nmとすることができる。除去可能層である酸化シリコン層902は、弗酸系のエッチング液により、選択的に半導体層110をシリコン基板901から分離することができる。
本実施形態によれば、基板をシリコン基板901とし、そのシリコン基板901上に除去可能層である酸化シリコン層902を設けるので、均一性、平坦性に優れた層を形成することができ、該酸化シリコン層902上に設けるAINバッファー層103において、良好な結晶性を備えたAINバッファー層103および半導体層110を設けることができる。
この第3の実施形態の変形例として、酸化シリコン層902は、熱酸化による酸化シリコン層に代えて、スパッタ法またはCVD法によって形成される酸化シリコン層としてもよい。また、基板をシリコン基板に代えて、石英基板に代えてもよい。石英基板もSiO2と結晶構造、熱的性質が一致するため、良好な酸化シリコン層を形成することができる。
[第4の実施形態]
図15を参照しながら、本発明の第4の実施形態を説明する。第4の実施形態が第1の実施形態と異なるのは、基板をシリコン基板1001とし、除去可能層を酸化シリコン層1002とし、さらに酸化シリコン層1002上にシリコン層1003を設けた点にある。
詳しくは、所要の結晶面を主面とするシリコン基板1001が第1の基板として底面側に配され、その表面側には化学的エッチング処理により除去可能とされる除去可能層である酸化シリコン層1002が形成され、更にその酸化シリコン層1002上にシリコン層1003が形成されている。このようなシリコン層1003上には、図1に示した半導体複合基板と同様に、AlNバッファー層103が形成され、このAlNバッファー層103上に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層をGaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
ここで先の実施形態と異なる点に絞り説明すると、シリコン基板1001と酸化シリコン層1002とシリコン層1003の積層構造は、酸化シリコン層1002を設けたシリコン基板1001上に、MOCVD法、MBE法などの方法によってもう一層のシリコン層1003を設けることで形成される。このシリコン層1003表面は必要に応じて平坦化処理される。平坦化処理は機械的化学的処理(CMP処理)や水素中でのアニールなどによって行うことができる。シリコン層1003の層厚さは、例えば、10n〜10μmとすることができる。シリコン層1003によって、AINバッファー層103より上の半導体層を良好な結晶状態をもって形成することができるという利点が生ずる。半導体層110は、例えば弗酸系のエッチング液を使用することにより、シリコン基板から選択的に分離させることができる。この分離により、半導体層側の裏面はシリコン層1003となる。酸化シリコン層1002を選択的にエッチングすることにより、エッチング後のシリコン層1003表面において、平坦なシリコン表面を得ることができる。
第4の実施形態によれば、シリコン基板1001と酸化シリコン層1002とシリコン層1003の積層構造の上に窒化物半導体層を含む半導体層を備えた形態としたので、剥離層を選択的にエッチング除去した後の半導体層表面において、平坦性に優れた表面を得ることができる。また、変形例として、シリコン基板1001に代えてサファイア基板を使い、サファイア基板と酸化シリコン層とシリコン層の積層構造することもできる。その他、Si/GeやSi/Si/Ge積層構造とすることもできる。また、バッファー層は、AlN層の他、AlN/GaN積層やAlGaN/GaN積層構造などであってもよい。
[第5の実施形態]
図16を参照しながら、本発明の第5の実施形態を説明する。第5の実施形態が第1の実施形態と異なるのは、基板をシリコン基板1101とし、除去可能層を酸化シリコン層1102とし、さらに酸化シリコン層1102上に炭化シリコン(SiC)層1103を設けた点にある。
すなわち、所要の結晶面を主面とするシリコン基板1101が第1の基板として底面側に配され、その表面側には化学的エッチング処理により除去可能とされる除去可能層である酸化シリコン層1102が形成され、更にその酸化シリコン層1002上に炭化シリコン層1103が形成されている。このような炭化シリコン層1103上には、図1に示した半導体複合基板と同様に、AlNバッファー層103が形成され、このAlNバッファー層103上に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層GaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
ここで先の実施形態と異なる点に絞り説明すると、シリコン基板1101と酸化シリコン層1102と炭化シリコン層1103の積層構造は、酸化シリコン層1102を設けたシリコン基板1101上に、さらに炭化シリコン層1103を形成する。炭化シリコン層1103は例えば、ホットウォールCVD法やシリコン層を設け炭素を注入するなどの方法によって形成することができる。炭化シリコン層1103の層厚さは、例えば、10n〜10μmとすることができる。炭化シリコン層の格子定数はGaNとの格子定数との差異が小さいので、炭化シリコン層1103を設けることにより、より優れたGaNなどの窒化物半導体層を設けることができる。選択的に酸化シリコン層1102をエッチングすることによって、半導体層110をシリコン基板1101から剥離することができる。この酸化シリコン層1102の選択的なエッチングには、弗酸系のエッチング液を使用することができる。
第5の実施形態によれば、第4の実施形態の効果に加えて、半導体層110の結晶状態をさらに向上させることができる。また、変形例として酸化シリコン層上に炭化シリコン層を設ける代わりに、酸化シリコン層上にシリコン層を設けさらに炭化シリコン層を設ける構造([シリコン基板/酸化シリコン層/シリコン層/炭化シリコン層])とすることもできる。炭化シリコン層上にAINバッファー層を設けるかわりに、GaNバッファー層を設けても良い、AlN/GaN層やAlGaN/GaN層をバッファー層とすることもできる。
[第6の実施形態]
図17を参照しながら、本発明の第6の実施形態を説明する。第6の実施形態が第1の実施形態と異なるのは、窒化物半導体層を含む半導体層110とサファイア基板1201の間に、酸化亜鉛(ZnO)層1202を設けたことにある。
すなわち、所要の結晶面を主面とするサファイア基板1201が第1の基板として底面側に配され、その表面側にはAlNバッファー層103が形成される。このAlNバッファー層103の上には、化学的エッチング処理により除去可能とされる除去可能層である酸化亜鉛層1202が形成されている。このような酸化亜鉛層1202上には、図1に示した半導体複合基板と同様に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層をGaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
ここで先の実施形態と異なる点に絞り説明すると、サファイア基板1201上にAINバッファー層103を設け、酸化亜鉛層1202を、MOCVD法、MBE法、またはレーザーアブレーション法、またはイオンプレーティング法、またはスパッタ法によって形成する。酸化亜鉛層1202の層厚さは、例えば10nm〜200nmとすることができる。酸化亜鉛層1202は絶縁層であっても半導体層であってもよい。酸化亜鉛の格子定数(5.632A)はGaN(5.523A)に近く、InGaNの格子定数と整合する。したがって高品質なGaNやAlGaN、InGaNなどの窒化物半導体層を設けることができる。また、ZnO/GaN界面は急峻な良好な界面を得ることができる。ZnO層上にAlNバッファー層やAlN/GaNバッファー層やAlGaN/GaNバッファー層などをもうけることもできる。酸化亜鉛層は弗酸系または塩酸系のエッチング液によって選択的にエッチングすることができる。弗酸系や塩酸系のエッチング液として、弗酸(1%〜50%)、バッファード弗酸、塩酸(1%〜35%)を使うことができる。また、弗酸とメタノールの混合液、塩酸とメタノールの混合液であっても良い。
第6の実施形態によれば、除去可能層に酸化亜鉛層を設けたので、上記実施形態で得られる効果に加えて、より高品質な除去可能層と窒化物半導体層の間の界面および結晶状態の半導体層が得られる。したがって、より平坦に優れた、半導体層を剥離した後の窒化物半導体層表面が得られることになる。なお、サファイア基板に代えて、GaN基板、SiC基板、Si基板/SiC層、AlN基板、Ga基板などを用いることができる。
[第7の実施形態]
図18を参照しながら、本発明の第7の実施形態を説明する。第7の実施形態が第1の実施形態と異なるのは、第1の基板と窒化物半導体層の間に、弗酸または塩酸によってエッチング可能な化合物半導体層を備えている点にある。
ここで第1の基板として底面側に配されているのは、化合物半導体基板であり、例えばn型GaAs基板1301とそのGaAs基板上に形成された化合物半導体バッファー層で例えばn型GaAsバッファー層1302を有しており、さらにこのn型GaAsバッファー層1302上に、化合物半導体材料からなる除去可能層となるn型AlxGa1-xAs層1303(1≧x>0、望ましくは1≧x≧0.6)が形成され、その上に被覆層がn型GaAs層1304により構成される。更にその表面側にはAlNバッファー層103が形成される。このAlNバッファー層103の上には、図1に示した半導体複合基板と同様に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層をGaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
ここで先の実施形態と異なる点に絞り説明すると、本実施形態においては、化合物半導体基板であるn型GaAs基板1301とその上にn型GaAsバッファー層1302を有しており、さらにこのn型GaAsバッファー層1302上に、化合物半導体材料からなる除去可能層となるn型AlxGa1-xAs層1303(1≧x>0、望ましくは1≧x≧0.6)が形成され、その上に被覆層がn型GaAs層1304により構成されている。基板および各半導体層の導電型は、必ずしもn型でなくともよく、p型または半絶縁性またはノンドープであってもよい。ただし、望ましくは欠陥密度が小さい方が好ましいので、欠陥密度の観点から適宜導電型やドーピング条件を選択すればよい。除去可能層となるn型AlxGa1-xAs層1303は層厚を10nm〜200nmとすることができる。
GaAs層1303上には、AlNバッファー層、AlN/GaNバッファー層などを形成しその上に、GaN、InGaN、AlGaNなど所定の素子に必要な窒化物半導体層を形成することができる。GaAs層の格子定数=5.65AとAlN層の格子定数=5、390Aは、約5%の差異があるが、AlNなどのバッファー層を設けることにより、格子定数の差異による欠陥が上層の窒化物半導体層に至ることを防止できる。また、GaAs、AlGaAsの熱的性質は、AlNの熱的性質と類似しているので、欠陥発生を緩和する観点からは好適である。GaAs被覆層の厚さは、例えば5nm以上とすることができる。また、AlxGal-xAs層(1≧x>0、望ましくは1≧x≧0.6)とGaAs層の、弗酸系、塩酸系のエッチング液に対するエッチングレートの差異は大きいため、除去可能層であるAlxGal-xAs層1303をエッチング除去後の、半導体層110表面(ここでは、GaAs層1303が表面層として露出する)はきわめて良好な平坦面が露出する。
当該第7の実施形態によれば、GaAs基板1301上に弗酸系、塩酸系のエッチング液でエッチング可能なAlxGal-xAs層1303(1≧x>0、望ましくは1≧x≧0.6)を設けたので、AlxGal-xAs層1303を選択的にエッチング除去した後の、窒化物半導体層110表面において、平坦性に優れた表面が得られることになる。
なお、被覆層として機能するn型GaAs層1304を省きAlxGal-xAs層1303上にAlN層を設けてもよい。この場合、n型GaAs層1304を設けた場合と比較して、表面の平坦性は劣るもののある程度の良好な平坦性を持つ面が得られる。GaAs基板上にはGaAsバッファー層を設けても良い。また、GaAs基板またはGaAsバッファー層で被覆したGaAs基板上に、GaAsと格子整合するGaInAsを設けてもよい。該GaInNAsを含む半導体層構造では、InGaP層をクラッド層として具備していてもよい。
[第8の実施形態]
図19を参照しながら、本発明の第8の実施形態を説明する。第8の実施形態が第7の実施形態と異なるのは、基板にシリコン基板を使用し、除去可能層との間に格子不整合性を緩和するための緩衝層を設けた点にある。
すなわち、ここで第1の基板として底面側に配されているのは、シリコン基板1401であり、その基板上に欠陥緩衝層としての低温成長GaAs層1402が形成される。この低温成長GaAs層1402上にGaAsバッファー層1403が形成されている。このn型GaAsバッファー層1403上に、化合物半導体材料からなる除去可能層となるn型AlxGa1-xAs層1404(1≧x>0、望ましくは1≧x≧0.6)が形成され、その上に被覆層がn型GaAs層1405により構成されている。更にその表面側にはAlNバッファー層103が形成される。このAlNバッファー層103の上には、図1に示した半導体複合基板と同様に、順にそれぞれ窒化物化合物半導体層110である、n型GaN層104、量子井戸層105、p型AlGaN層106、p型GaN層107が積層される。量子井戸層105は、例えば、n型GaN層104と接する層をInGaN層105a、p型AlGaN層106と接する層をInGaN層105cとし、間の層をGaN/InGaN/GaN...InGaN/GaNのようにGaN/InGaNの繰り返しの積層構造105bとして、多重井戸構造にすることが可能である。
本実施形態においては、化合物半導体材料から成る除去可能層および被覆層において良好な結晶状態を得るため、シリコン基板上に格子不整合および熱的性質(熱膨張係数)の差異から発生する欠陥発生を防止する、或いは欠陥をシリコン基板界面近傍領域で終端するために、欠陥緩衝層として低温成長のGaAs層1402が形成されている。欠陥緩衝層としては、その他GaAs/AlAs超格子層であってもよい。あるいはGaAs/InGaP歪み超格子層であってもよい。
低温成長のGaAs層1402の上部には結晶状態を良好にするために、さらにGaAsバッファー層1403を設ける。GaAsバッファー層1403の層厚さは、結晶欠陥の状態によって適宜調整することができる。例えば、GaAsバッファー層1403の厚さを、100nm〜5μmとすることができる。除去可能層となるn型AlxGa1-xAs層1404(1≧x>0、望ましくは1≧x≧0.6)、その上の被覆層となるn型GaAs層1405の構造およびn型AlxGa1-xAs層1404の選択的エッチングは、第7実施例と同等の層構造およびエッチングとすることができる。
当該第8の実施形態によれば、シリコン基板と、シリコン基板と窒化物半導体層の間に選択的にエッチング除去可能な化合物半導体材料の除去可能層を設けたので、第7実施形態の効果に加えて、基板コストの低減、大口径化が可能となる。また、シリコン基板に代えて、サファイア基板、石英基板とすることもできる。
上述の実施形態では、半導体層を備えた半導体複合基板を例に説明をしたが、上述の実施形態で説明したような選択的なエッチング可能な層を備えた構造に加えて、窒化物化合物半導体層を加工し、また、素子として動作するための所定の電極、配線などを形成した半導体装置を設けるようにすることもできる。また、素子が形成された形態で、選択的に剥離層をエッチングして、素子を備えた半導体薄膜を得る製造工程を採るようにすることもできる。この場合には、適宜半導体薄膜を支持する支持体、素子領域を保護するための保護層などを設け、半導体薄膜を剥離する製造工程を採ることができる。また、素子の例としては、上述の実施形態で述べた通り、トランジスタなどの電子素子や、発光ダイオード素子や半導体レーザー素子などの発光素子を備えたものとすることができる。また、半導体薄膜が含む素子の数は単数でも良く、複数の素子を集積したものであっても良い。
本発明の第1の実施形態の半導体複合基板を示す模式的な断面図である。 前記第1の実施形態の半導体複合基板の模式的な断面図であって、除去可能層の一部がエッチングされているところを示す断面図である。 本発明の第1の実施形態の半導体複合基板の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の他の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の更に他の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の更に他の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の更に他の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の更に他の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の更に他の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の更に他の変形例を示す模式的な断面図である。 本発明の第1の実施形態の半導体複合基板の半導体層部分の更に他の変形例を示す模式的な断面図である。 本発明の第2の実施形態の半導体複合基板を示す模式的な断面図である。 本発明の第3の実施形態の半導体複合基板を示す模式的な断面図である。 本発明の第4の実施形態の半導体複合基板を示す模式的な断面図である。 本発明の第5の実施形態の半導体複合基板を示す模式的な断面図である。 本発明の第6の実施形態の半導体複合基板を示す模式的な断面図である。 本発明の第7の実施形態の半導体複合基板を示す模式的な断面図である。 本発明の第8の実施形態の半導体複合基板を示す模式的な断面図である。 従来の半導体装置を示す模式的な断面図である。
符号の説明
100 窓部
101 サファイア基板
102 アルミナ層
103 AlNバッファー層
104 n型GaN層
105 量子井戸層
105a InGaN層
105b 積層構造
105c InGaN層
106 p型AlGaN層
107 p型GaN層
110 半導体層
802 酸化シリコン層
901 シリコン基板
902 酸化シリコン層
1001 シリコン基板
1002 酸化シリコン層
1003 シリコン層
1101 シリコン基板
1102 酸化シリコン層
1103 炭化シリコン層
1201 サファイア基板
1202 酸化亜鉛層
1301 n型GaAs基板
1302 n型GaAsバッファー層
1303 n型AlxGa1-xAs層
1304 n型GaAs層
1401 シリコン基板
1402 低温成長GaAs層
1403 GaAsバッファー層
1404 n型AlxGa1-xAs層
1405 n型GaAs層

Claims (21)

  1. 所定のエッチング液に対して耐性を有する第1の基板と、
    前記第1の基板上に形成され前記所定のエッチング液により除去可能とされる除去可能層と、
    前記除去可能層上に形成され前記所定のエッチング液に対して耐性を有する窒化物化合物半導体層とを有することを特徴とする半導体複合基板。
  2. 前記第1の基板は前記窒化物化合物半導体層を選択成長させる材料で形成され、前記除去可能層の一部には結晶成長用の窓部が形成されることを特徴とする請求項1記載の半導体複合基板。
  3. 前記第1の基板は、サファイア、石英、シリコン、酸化亜鉛、窒化アルミニウム、炭化シリコン、及びGa2O3の何れかの材料から構成されることを特徴とする請求項1記載の半導体複合基板。
  4. 前記除去可能層は酸化物層であることを特徴とする請求項1記載の半導体複合基板。
  5. 前記酸化物層は、酸化シリコン層、酸化シリコン層上にシリコン層を形成した複合層、酸化シリコン層上に炭化シリコン層を形成した複合層、酸化シリコン層上にシリコン層と炭化シリコン層を形成した複合層、及び酸化亜鉛層の何れかにより形成されることを特徴とする請求項4記載の半導体複合基板。
  6. 前記除去可能層は窒化物層であることを特徴とする請求項1記載の半導体複合基板。
  7. 前記窒化物層は窒化アルミニウム層であることを特徴とする請求項6記載の半導体複合基板。
  8. 前記窒化物化合物半導体層が発光素子または電子素子を備えることを特徴とする請求項1記載の半導体複合基板。
  9. 所定のエッチング液に対して耐性を有する第1の基板と、
    前記第1の基板上に形成され、前記所定のエッチング液により除去可能とされる除去可能層を含む化合物半導体層と、
    前記化合物半導体層上に形成され前記所定のエッチング液に対して耐性を有する窒化物化合物半導体層とを有することを特徴とする半導体複合基板。
  10. 前記除去可能層はAlxGa1-x As (1≧x>0)を含むことを特徴とする請求項9記載の半導体複合基板。
  11. 前記化合物半導体層はGaAs層を含むことを特徴とする請求項10記載の半導体複合基板。
  12. 前記第1の基板はシリコン基板、化合物半導体基板、酸化物材料基板若しくは窒化物材料基板の何れかであることを特徴とする請求項11記載の半導体複合基板。
  13. 前記GaAs層は前記除去可能層と前記窒化物化合物半導体層の層間に形成されることを特徴とする請求項11記載の半導体複合基板。
  14. 前記第1の基板が、酸化物材料基板若しくは窒化物材料基板である場合に、前記酸化物材料基板若しくは前記窒化物材料基板上にバッファー層が形成されることを特徴とする請求項11記載の半導体複合基板。
  15. 前記窒化物化合物半導体層が発光素子または電子素子を備えることを特徴とする請求項9記載の半導体複合基板。
  16. 所定のエッチング液に対して耐性を有する第1の基板と、前記第1の基板上に形成され前記所定のエッチング液により除去可能とされる除去可能層と、前記除去可能層上に形成され前記所定のエッチング液に対して耐性を有する窒化物化合物半導体層とを有する半導体複合基板を用意し、
    前記半導体複合基板を該所定のエッチング液に浸漬し、
    前記除去可能層が除去された後、前記第1の基板から前記窒化物化合物半導体層を剥離することを特徴とする半導体装置の製造方法。
  17. 前記除去可能層はアルミナ層若しくは窒化アルミニウム層であり、前記所定のエッチング液を熱燐酸とすることを特徴とする請求項16記載の半導体装置の製造方法。
  18. 前記除去可能層は酸化シリコン層であり、前記所定のエッチング液を弗酸系のエッチャントとすることを特徴とする請求項16記載の半導体装置の製造方法。
  19. 前記除去可能層は酸化亜鉛層であり、前記所定のエッチング液を弗酸系若しくは塩酸系のエッチャントとすることを特徴とする請求項16記載の半導体装置の製造方法。
  20. 前記除去可能層はAlxGa1-x As (1≧x>0)層であり、前記所定のエッチング液を弗酸系若しくは塩酸系のエッチャントとすることを特徴とする請求項16記載の半導体装置の製造方法。
  21. 前記窒化物化合物半導体層が発光素子または電子素子を備えることを特徴とする請求項16記載の半導体装置の製造方法。
JP2005280844A 2005-09-27 2005-09-27 半導体複合基板とそれを用いた半導体装置の製造方法 Pending JP2007095845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005280844A JP2007095845A (ja) 2005-09-27 2005-09-27 半導体複合基板とそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280844A JP2007095845A (ja) 2005-09-27 2005-09-27 半導体複合基板とそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007095845A true JP2007095845A (ja) 2007-04-12
JP2007095845A5 JP2007095845A5 (ja) 2008-04-17

Family

ID=37981202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280844A Pending JP2007095845A (ja) 2005-09-27 2005-09-27 半導体複合基板とそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007095845A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267412A (ja) * 2008-04-28 2009-11-12 Advanced Optoelectronic Technology Inc Iii族窒素化合物半導体発光素子の製造方法およびその構造
JP2010182771A (ja) * 2009-02-04 2010-08-19 Emprie Technology Development LLC 半導体デバイスの製造方法
JP2011071449A (ja) * 2009-09-28 2011-04-07 Showa Denko Kk 半導体発光素子の製造方法
JP2012530027A (ja) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
JP2013070107A (ja) * 2013-01-23 2013-04-18 Sharp Corp 窒化物系半導体発光素子
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor
KR20140069037A (ko) * 2011-09-30 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
US9227504B2 (en) 2009-01-30 2016-01-05 Empire Technology Development Llc Hybrid vehicle driving system, hybrid vehicle, and driving method
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
KR20180096579A (ko) * 2015-10-19 2018-08-29 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202265A (ja) * 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法
JPH07297496A (ja) * 1994-04-20 1995-11-10 Toyoda Gosei Co Ltd 3族窒化物半導体レーザの製造方法
JP2002261076A (ja) * 2001-03-05 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体の製造方法
JP2003055097A (ja) * 2001-08-07 2003-02-26 Nichia Chem Ind Ltd 窒化物半導体から成る単体基板及びその製造方法
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202265A (ja) * 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法
JPH07297496A (ja) * 1994-04-20 1995-11-10 Toyoda Gosei Co Ltd 3族窒化物半導体レーザの製造方法
JP2002261076A (ja) * 2001-03-05 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体の製造方法
JP2003055097A (ja) * 2001-08-07 2003-02-26 Nichia Chem Ind Ltd 窒化物半導体から成る単体基板及びその製造方法
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267412A (ja) * 2008-04-28 2009-11-12 Advanced Optoelectronic Technology Inc Iii族窒素化合物半導体発光素子の製造方法およびその構造
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor
US9227504B2 (en) 2009-01-30 2016-01-05 Empire Technology Development Llc Hybrid vehicle driving system, hybrid vehicle, and driving method
JP2010182771A (ja) * 2009-02-04 2010-08-19 Emprie Technology Development LLC 半導体デバイスの製造方法
US8026155B2 (en) 2009-02-04 2011-09-27 Empire Technology Development Llc Method for producing semiconductor device
JP2012530027A (ja) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
JP2011071449A (ja) * 2009-09-28 2011-04-07 Showa Denko Kk 半導体発光素子の製造方法
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2015501526A (ja) * 2011-09-30 2015-01-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
KR20140069037A (ko) * 2011-09-30 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
US9343615B2 (en) 2011-09-30 2016-05-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US9647174B2 (en) 2011-09-30 2017-05-09 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
KR102009535B1 (ko) * 2011-09-30 2019-08-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
JP2013070107A (ja) * 2013-01-23 2013-04-18 Sharp Corp 窒化物系半導体発光素子
KR20180096579A (ko) * 2015-10-19 2018-08-29 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스
KR102628368B1 (ko) 2015-10-19 2024-01-22 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스

Similar Documents

Publication Publication Date Title
JP2007095845A (ja) 半導体複合基板とそれを用いた半導体装置の製造方法
CN111095483B (zh) 利用切割技术移除衬底的方法
JP5280004B2 (ja) 発光素子及びその製造方法
JP4880456B2 (ja) 窒素化合物系半導体装置およびその製造方法
TWI520175B (zh) 化合物半導體結晶之製造方法、電子裝置之製造方法,及半導體基板
CN110603651B (zh) 移除衬底的方法
US8878189B2 (en) Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same
KR102108196B1 (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
TWI407491B (zh) 分離半導體及其基板之方法
US20110042718A1 (en) Nitride semiconductor layer-containing structure, nitride semiconductor layer-containing composite substrate and production methods of these
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
JP2006310864A (ja) 半導体発光デバイスおよび半導体デバイスの製造方法
JP2009091175A (ja) GaNエピタキシャル基板、半導体デバイス、GaNエピタキシャル基板及び半導体デバイスの製造方法
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
TW202231946A (zh) 紫外線發光元件用磊晶晶圓、紫外線發光元件用金屬貼合基板的製造方法、紫外線發光元件的製造方法、及紫外線發光元件陣列的製造方法
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
US10074533B1 (en) Structure of epitaxial wafer and method of fabricating the same
JP2002053399A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
KR100788173B1 (ko) 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법
JP2009164345A (ja) 半導体デバイスの製造方法
JP2005210066A (ja) 薄膜発光素子およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329