KR100788173B1 - 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법 - Google Patents

질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법 Download PDF

Info

Publication number
KR100788173B1
KR100788173B1 KR20060043580A KR20060043580A KR100788173B1 KR 100788173 B1 KR100788173 B1 KR 100788173B1 KR 20060043580 A KR20060043580 A KR 20060043580A KR 20060043580 A KR20060043580 A KR 20060043580A KR 100788173 B1 KR100788173 B1 KR 100788173B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
substrate
manufacturing
layer
sacrificial layer
Prior art date
Application number
KR20060043580A
Other languages
English (en)
Other versions
KR20070110743A (ko
Inventor
김창태
정현민
Original Assignee
주식회사 에피밸리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에피밸리 filed Critical 주식회사 에피밸리
Priority to KR20060043580A priority Critical patent/KR100788173B1/ko
Priority to PCT/KR2007/002388 priority patent/WO2007133044A1/en
Publication of KR20070110743A publication Critical patent/KR20070110743A/ko
Application granted granted Critical
Publication of KR100788173B1 publication Critical patent/KR100788173B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)

Abstract

본 발명은 이종 기판으로부터 3족 질화물 반도체 발광소자를 성장하기 위한 질화물 반도체 기판을 제조하는 방법에 있어서, 상면에 희생층이 형성되어 있으며, 홈을 구비하는 이종 기판 상에 질화물 반도체층을 형성하는 제1 단계; 그리고, 희생층을 제거하여 이종 기판 측과 질화물 반도체층 측을 분리하는 제2 단계;를 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법 및 이를 이용하는 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것이다.
GaN, 기판, 습식 식각, 반도체, 발광소자, 질화물, 희생층, 홈

Description

질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족 질화물 반도체 발광소자를 제조하는 방법{MANUFACTURING METHOD OF NITRIDE SEMICONDUCTOR SUBSTRATE AND MANUFACTURING METHOD OF Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE USING THE SAME}
도 1은 종래의 질화물 반도체 기판의 제조 방법을 나타내는 개념도,
도 2는 종래의 질화물 반도체 기판을 제조하는 방법을 나타내는 또 다른 개념도,
도 3a,3b,3c는 본 발명의 따른 질화물 반도체 기판의 제조 방법의 한 과정을 설명하는 도면,
도 4는 본 발명에 따른 질화물 반도체 기판의 제조 방법을 나타내는 단면도,
도 5는 본 발명의 따른 질화물 반도체 기판의 제조 방법의 또 다른 과정을 설명하는 도면.
도 6은 본 발명에 따른 질화물 반도체 기판의 제조 방법의 또 다른 일 예를 나타내는 도면,
도 7은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 방법을 나타내는 도면.
본 발명은 질화물 반도체 기판의 제조 방법 및 이를 이용한 3족 질화물 반도체 발광소자의 제조 방법에 관한 것으로, 특히 홈이 형성된 기판 위에 희생층을 형성하고, 희생층 위에 GaN층을 성장한 후 습식 식각 방법에 의하여 희생층을 제거함으로써 얻어지는 결정성이 뛰어난 질화물 반도체 기판의 제조 방법 및 이를 이용한 3족 질화물 반도체 발광소자의 제조 방법에 관한 것이다.
도 1은 종래의 질화물 반도체 기판의 제조 방법을 나타내는 개념도로서, 기판(100), 기판(100) 위에 3족 질화물로 구성된 희생층(200), 3족 질화물로 구성된 희생층(200) 위에 GaN층(300)을 두껍게 성장한 후 레이저(400)를 이용하여 기판(100)과 GaN층(300)을 분리하여 질화물 반도체 기판을 제조하는 것을 나타낸다.
기판(100)은 보통 사파이어 기판(100)을 사용하는데, 사파이어 기판(100)의 후면에 레이저(400)를 조사하게 되면, 사파이어 기판(100)은 레이저 빛을 흡수하지 않고 그대로 투과시키게 된다. 그리고, 희생층(200)은 레이저의 에너지보다 밴드갭 에너지가 작기 때문에 레이저 빛을 흡수하게 된다. 이때, 희생층(200)에서 열이 발생하여 3족과 5족 원소가 분리되어 3족 원소가 액상을 유지하면서, 사파이어 기판(100)과 GaN층(300)이 분리되어 질화물 반도체 기판을 얻게 된다.
하지만, 사파이어 기판(100)의 후면에 레이저(400)를 조사하면 사파이어 기판(100)과 질화물 반도체층의 격자 상수의 부정합 및 열팽창 계수의 차이로 인한 응력이 발생하여 사파이어 기판(100) 자체가 휨현상을 나타내게 된다. 또한 초기에 가진 응력이 충분히 해소되지 않아 사파이어 기판(100)을 제거한 후 GaN 기판의 연마 가공시 GaN 기판의 응력을 해소하는 방향으로 쉽게 깨지거나, 초기의 휨을 그대로 유지하는 단점을 가진다. 그리고, 3족 질화물 반도체 발광소자의 제조 과정에서GaN 기판과 질화물 반도체층의 스트레스에 의하여 질화물 반도체층이 훼손되어 소자의 수율에 좋지 않은 영향을 주게 된다.
도 2는 종래의 질화물 반도체 기판을 제조하는 방법을 나타내는 또 다른 개념도로서, 기판(101), 기판(101) 위에, 희생층(201), 희생층(201) 위에 GaN층(301)을 두껍게 성장한 후 습식 식각 방법에 의하여 기판(101)과 GaN층(301)을 분리하는 것이다.
그러나, 상기와 같은 방법은 습식 식각시 기판(101)의 측면만을 통하여 화학 용액이 침투하여 선택적으로 희생층(201)을 식각하게 된다. 이로 인하여 식각 시간이 오래 걸리며, 장시간 식각을 하기 때문에 GaN층(301)에 좋지 않은 영향이 우려되는 단점을 가진다.
본 발명은 상기한 문제를 해결하기 위한 것으로서, 질화물 반도체 기판의 휘어짐이 없고, 짧은 식각 시간을 통하여 고품위를 가지는 질화물 반도체 기판의 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 기판을 용이하게 제거함으로써, 고효율의 수직 구조를 가지는 3족 질화물 반도체 발광소자의 제조 방법을 제공하는 것을 목적으로 한다.
이를 위해 본 발명은 이종 기판으로부터 3족 질화물 반도체 발광소자를 성장하기 위한 질화물 반도체 기판을 제조하는 방법에 있어서, 상면에 희생층이 형성되어 있으며, 홈을 구비하는 이종 기판 상에 질화물 반도체층을 형성하는 제1 단계; 그리고, 희생층을 제거하여 이종 기판 측과 질화물 반도체층 측을 분리하는 제2 단계;를 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 제1 단계가 홈을 구비하는 이종 기판 상에 희생층을 형성하는 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 제1 단계가 이종 기판 상에 희생층을 형성하는 과정과 희생층이 형성된 이종 기판에 홈을 형성하는 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 제1 단계가 홈을 채널 형태로 형성하는 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 제1 단계가 홈이 이종 기판을 관통하도록 형성하는 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 제1 단계의 희생층 형성이 질화처리 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 제2 단계의 분리가 습식 식각에 의하여 이루어지는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 이종 기판이 사파이어 기판인 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 질화물 반도체층이 GaN인 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 희생층이 Ga, Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cu, Fe, C 및 In으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법을 제공한다.
또한 본 발명은 기판; 기판 상에 성장되며, 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층; 그리고, 복수개의 질화물 반도체층의 위와 아래에 형성되는 전극;을 포함하는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 기판에 홈을 형성하는 제1 단계; 홈이 형성된 기판 상에 희생층을 형성하는 제2 단계; 희생층 위에 복수개의 질화물 반도체층을 성장시키는 제3 단계; 그리고, 희생층을 제거하여 기판 측과 복수개의 질화물 반도체층 측을 분리하는 제4 단계;를 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.
또한 본 발명은 제2 단계의 희생층 형성이 질화처리 과정을 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.
또한 본 발명은 제1 단계가 홈을 채널 형태로 형성하는 과정을 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.
또한 본 발명은 제4 단계에 앞서, 복수개의 질화물 반도체층 위에 p측 전극 을 형성하는 단계; 그리고, 제4 단계에 이어서, 복수개의 질화물 반도체층 아래에 n측 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.
또한 본 발명은 제4 단계에 앞서, 복수개의 질화물 반도체층 위에 p측 전극으로서 반사막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.
이하 도면을 참고로 하여 본 발명을 보다 상세히 설명한다.
도 3a 내지 도 3c는 본 발명의 따른 질화물 반도체 기판의 제조 방법의 한 과정을 설명하는 도면으로서, 기판의 상면에 여러 형태의 홈을 형성한 모습을 나타낸다. 기판은 주로 사파이어 기판이 사용되며, 266nm, 355nm, 532nm 등의 파장을 가지는 레이저를 이용하여 원, 타원 및 다각형 형태의 단면을 가지는 홈을 형성한다. 이때 단면의 직경은 수 ㎛에서 수백 ㎛의 값을 가질 수 있다.
기판의 상면에 홈을 형성함으로써, 습식 식각시 식각액이 원활하게 침투하여 식각 시간을 단축시켜주며, 장시간 식각액의 노출에 의한 질화물 반도체 기판의 품질 저하를 예방할 수 있다. 또한 반도체층의 성장 초기에 발생하는 전위 결함의 수직 전파를 막아줄 수 있다.
도 3a는 선폭이 5㎛인 홈(20)을 레이저 스크라이빙을 통하여 기판의 상면에 형성한 것으로서, 스크라이빙의 방향은 기판의 플랫면을 기준으로 120˚와 60˚의 각을 이루어 형성함으로써, GaN층이 수평방향 성장이 잘 이루어지도록 형성하였다.
도 3b는 선폭이 10㎛ 홈(21)을 기판의 플랫면(50)에 수직한 방향으로 스크라 이빙을 통하여 형성한 모습을 나타내며 홈의 길이는 약 350㎛이며, 일정한 간격을 두어 홈(21)을 형성하였다.
도 3c는 좌우 180㎛의 주기로 직경이 20㎛인 원형 홈(22)을 형성한 모습을 나타내며, 이러한 원형의 홈(22)을 형성하는 경우에는 홈(22)이 기판을 관통하도록 형성하여 습식 식각을 할 때에 식각액이 용이하게 침투할 수 있도록 하여야 한다.
여기서, 레이저 스크라이빙 라인의 선폭, 배열 및 단면의 모양은 이에 국한되는 것이 아님을 밝혀둔다. 또한 홈을 형성함에 있어서, 홈의 깊이는 레이저의 에너지 크기의 변화와 레이저 조사 시간에 따라 깊이를 조절할 수 있으며, 기판을 관통하여 형성하여도 된다.
도 4는 본 발명에 따른 질화물 반도체 기판의 제조 방법을 나타내는 단면도로서, 홈(23)이 형성된 기판(11), 기판(11) 위에 형성된 희생층(12), 희생층(12) 위에 성장된 GaN층(13)을 나타낸다. 성장조건에 따라서는 저온의 버퍼층(예: 저온의 GaN층)이 추가될 수 있다.
희생층(12)은 질화금속층 및 금속층과 질화금속층의 복층으로 이루어질 수 있다. 홈(23)이 형성된 기판(11) 위에 이온빔 증착기(e-beam evaporator) 또는 스퍼터(sputter)를 이용하여 질화 가능한 금속을 수십 Å에서 수 ㎛를 증착한다. 이때 질화 가능한 금속은 Ga, Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cu, Fe, C 및 In으로 이루어진 군으로부터 선택되는 적어도 하나 이상의 물질을 포함한다.
금속층의 질화처리를 위하여 금속이 환원 작용을 하는 분위기 가령, 암모니아 분위에서 질화처리를 하여 CrN층과 같은 질화금속층을 형성하게 되는 것이다. 그리고, 질화금속층의 두께는 암모니아의 유량과 온도에 의하여 결정된다. 또한 금속층과 질화금속층의 복층 구조는 금속층의 표면 부분만을 질화처리하여 복층 구조를 형성할 수 있다.
희생층(12)의 형성 후에 성장되는 GaN층(13)은 MOCVD법, HVPE법 및 이들의 조합에 의하여 성장 가능하다. 흔히 GaN층(13)의 빠른 성장을 위하여 HVPE법이 사용되나, 보다 고품위의 질화물 반도체 기판을 제조하기 위해 MOCVD법에 의하여 단결정 GaN을 수 ㎛ 형성한 후 HVPE법에 의하여 GaN층(13)을 빠른 성장속도로 두껍게 성장할 수 있다.
HVPE법에 의한 GaN층(13)의 성장은 Ga 금속과 HCl 기체를 반응시켜 GaCl 가스를 형성하고, 형성된 GaCl 가스를 암모니아(NH3)와 반응시켜 GaN을 형성한다. 이와 같은 성장 과정에서 사용되는 운반 기체는 질소(N2), 수소(H2) 및 헬륨(He) 등이 사용된다.
GaN층(13)의 성장시 성장 온도, 3족 원소와 5족 원소의 비율, 운반 기체의 이동 속도 등을 조절하여 고품위의 GaN 단결정층(13)을 성장할 수 있다.
도 5는 본 발명의 따른 질화물 반도체 기판의 제조 방법의 또 다른 과정을 설명하는 도면으로서, 식각액(31)에 의하여 희생층(12)이 제거되는 모습을 나타낸다.
질화금속층으로 형성된 희생층(12)만이 선택적으로 식각되는 식각액(31)을 이용하여, 홈(23)이 형성된 기판(11)과 GaN층(13)을 분리한다. 이때, 식각 속도는 식각액(31)의 농도와 식각액(31)의 온도에 의하여 조절할 수 있다. 가령 희생층(12)이 Cr을 포함하는 질화금속층일 경우에는 식각액(31)으로서 과염소계 식각액(31)을 사용한다.
기판(11)에 형성된 홈(23)이 채널을 형성하여 식각액(31)이 용이하게 투입되기 때문에 기판과 GaN층(13)이 쉽게 분리된다. 채널은 식각액(31)이 흐를 수 있는 통로를 의미하는 것으로, 도 3a에서와 같이 홈(23) 전체가 이어져 있어도 좋고, 도 3b에서와 같이 개별적으로 형성되어도 좋다.
도 6은 본 발명에 따른 질화물 반도체 기판의 제조 방법의 또 다른 일 예를 나타내는 도면으로서, 홈(23)이 형성되지 않은 기판(11)에 Ga, Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cu, Fe, C 및 In으로 이루어진 군으로부터 선택되는 적어도 하나 이상의 물질을 포함하는 금속층을 형성한 후에 레이저를 이용하여 기판(11)에 홈(23)을 형성하는 것 또한 가능하다. 이 경우에는 레이저를 이용하여 홈(23)을 형성하는 과정에서 금속층에 산화막등의 피막이 형성되므로 표면에 형성된 피막을 제거하는 공정을 수반한다.
산화막등의 피막을 제거하는 공정을 수행한 후 금속층에 질화처리를 하여 희생층(12)을 형성한다. 희생층(12)을 형성한 후에 GaN층(13)을 두껍게 성장함으로써 질화물 반도체 기판을 얻을 수 있다.
도 7은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 방법을 나타내는 도면으로서, 홈이 형성된 기판(11) 위에 희생층(1)을 형성하는 과정에서 소자를 격리하는 과정까지를 나타낸다.
홈이 형성된 기판(11) 위에 희생층(1)을 형성한 후 질화처리를 하게 된다. 희생층(1)은 질화금속층 및 금속층과 질화금속층의 복층으로 이루어질 수 있다. 홈이 형성된 기판(11) 위에 이온빔 증착기(e-beam evaporator) 또는 스퍼터(sputter)를 이용하여 질화 가능한 금속을 수십 Å에서 수 ㎛를 증착한다. 이때 질화 가능한 금속은 Ga, Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cu, Fe, C 및 In으로 이루어진 군으로부터 선택되는 적어도 하나 이상의 물질을 포함한다.
희생층(1)의 질화처리를 위하여 금속이 환원 작용을 하는 분위기 가령, 암모니아 분위에서 질화처리를 하여 CrN층과 같은 질화금속층을 형성하게 되는 것이다. 그리고, 질화금속층의 두께는 암모니아의 유량과 온도에 의하여 결정된다. 또한 금속층과 질화금속층의 복층 구조는 금속층의 표면 부분만을 질화처리하여 복층 구조를 형성할 수 있다.
희생층(1)의 질화처리 후 버퍼층(2), 전자의 공급을 위한 n형 질화물 반도체층(3), 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(4), 정공의 공급을 위한 p형 질화물 반도체층(5)을 포함하는 복수개의 질화물 반도체층을 성장한다. 이때 버퍼층(2)은 생략될 수 있다.
복수개의 질화물 반도체층을 성장한 후, p형 질화물 반도체층(5) 위에 p측 전극(6)을 형성한다. 예를 들어, p측 전극(6)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, AgAl, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴, PbSn, AuSn등으로 이루어진 군으로부터 선택되는 하나 또는 이들의 조합으로 이루어질 수 있다. 또한 본 발명에서 p형 전 극(6)은 활성층(4)에서 생성된 빛을 반사시키는 반사막으로 형성될 수 있다. 이때, p형 전극(6)의 두께는 특별히 제한되지는 않지만, 후속 공정을 고려하여 바람직하게 10㎛에서 150㎛의 값을 가진다. 상기 공정에서 p측 전극(6)을 형성하기 전에 씨앗 금속층(seed metal layer)을 형성하는 공정을 포함한다.
p측 전극(6)을 형성한 후 기판으로부터 복수개의 질화물 반도체층을 분리하기 위한 식각 공정이 수행된다. 이때, 기판(11)에 형성된 홈에 의하여 쉽게 에칭액이 투입되어 기판(11)으로부터 복수개의 질화물 반도체층의 분리가 용이하게 이루어지며 n형 질화물 반도체층(3)이 노출된다. 경우에 따라 n형 질화물 반도체층(3)의 노출을 위해 부가적인 식각 공정을 필요로 한다.
복수개의 질화물 반도체층을 분리한 후, 노출된 n형 질화물 반도체층(3)의 표면에 n측 전극(7)을 형성한다. 예를 들어, n형 전극(7)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴 등으로 이루어진 군으로부터 선택되는 하나 또는 이들의 조합으로 이루어질 수 있다.
n측 전극(7)을 형성한 후, 소자를 격리시켜 각각의 칩으로 제작한다. 소자를 격리시키는 방법으로는 다이아몬드 소잉(sawing) 또는 레이저 절단(scribing) 등이 이용된다.
본 발명에 의하면, 홈이 형성된 기판 위에 금속 질화물 희생층을 형성하고, 형성된 희생층 위에 GaN층을 두껍게 형성한 후 습식 식각을 통하여 고품위의 질화 물 반도체 기판을 얻을 수 있다.
또한 본 발명에 의하면, 기판에 형성된 홈이 채널을 형성하여 식각액이 용이하게 침투하여 습식 식각 공정 시간을 단축시킴으로써 고품위의 질화물 반도체 기판을 얻을 수 있다.
또한 본 발명에 의하면, 수직 구조의 전극 형태를 가지는 고효율의 3족 질화물 반도체 발광소자를 얻을 수 있다.

Claims (15)

  1. 이종 기판으로부터 3족 질화물 반도체 발광소자를 성장하기 위한 질화물 반도체 기판을 제조하는 방법에 있어서,
    상면에 희생층이 형성되어 있으며, 홈을 구비하는 이종 기판 상에 질화물 반도체층을 형성하는 제1 단계; 그리고,
    희생층을 제거하여 이종 기판 측과 질화물 반도체층 측을 분리하는 제2 단계;로서, 분리가 습식 식각에 의하여 이루어지는 제2 단계;를 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법.
  2. 제 1 항에 있어서,
    제1 단계는 홈을 구비하는 이종 기판 상에 희생층을 형성하는 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법.
  3. 제 1 항에 있어서,
    제1 단계는 이종 기판 상에 희생층을 형성하는 과정과 희생층이 형성된 이종 기판에 홈을 형성하는 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법.
  4. 제 1 항에 있어서,
    제1 단계는 홈을 채널 형태로 형성하는 과정을 포함하는 것을 특징으로 하 는, 질화물 반도체 기판을 제조하는 방법.
  5. 제 1 항에 있어서,
    제1 단계는 홈이 이종 기판을 관통하도록 형성하는 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법.
  6. 제 1 항에 있어서,
    제1 단계의 희생층 형성은 질화처리 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    이종 기판은 사파이어 기판인 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법.
  9. 제 1 항에 있어서,
    질화물 반도체층은 GaN인 것을 특징으로 하는, 질화물 반도체 기판을 제조하 는 방법.
  10. 제 1 항 내지 제 9 항 중의 어느 한 항에 있어서,
    희생층은 Ga, Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cu, Fe, C 및 In으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는, 질화물 반도체 기판을 제조하는 방법.
  11. 기판; 기판 상에 성장되며, 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층; 그리고, 복수개의 질화물 반도체층의 위와 아래에 형성되는 전극;을 포함하는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서,
    기판에 홈을 형성하는 제1 단계;
    홈이 형성된 기판 상에 희생층을 형성하는 제2 단계;
    희생층 위에 복수개의 질화물 반도체층을 성장시키는 제3 단계; 그리고,
    희생층을 제거하여 기판 측과 복수개의 질화물 반도체층 측을 분리하는 제4 단계;로서, 분리가 습식 식각에 의하여 이루어지는 제4 단계;를 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법.
  12. 제 11 항에 있어서,
    제2 단계의 희생층 형성은 질화처리 과정을 포함하는 것을 특징으로 하는, 3 족 질화물 반도체 발광소자를 제조하는 방법.
  13. 제 11 항에 있어서,
    제1 단계는 홈을 채널 형태로 형성하는 과정을 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법.
  14. 제 11 항에 있어서,
    제4 단계에 앞서, 복수개의 질화물 반도체층 위에 p측 전극을 형성하는 단계; 그리고,
    제4 단계에 이어서, 복수개의 질화물 반도체층 아래에 n측 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법.
  15. 제 11 항에 있어서,
    제4 단계에 앞서, 복수개의 질화물 반도체층 위에 p측 전극으로서 반사막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 3족 질화물 반도체 발광소자를 제조하는 방법.
KR20060043580A 2006-05-15 2006-05-15 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법 KR100788173B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20060043580A KR100788173B1 (ko) 2006-05-15 2006-05-15 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법
PCT/KR2007/002388 WO2007133044A1 (en) 2006-05-15 2007-05-15 Manufacturing method of nitride semiconductor substrate and iii-nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060043580A KR100788173B1 (ko) 2006-05-15 2006-05-15 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20070110743A KR20070110743A (ko) 2007-11-20
KR100788173B1 true KR100788173B1 (ko) 2007-12-26

Family

ID=39089927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060043580A KR100788173B1 (ko) 2006-05-15 2006-05-15 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR100788173B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012638B1 (ko) 2008-11-21 2011-02-09 우리엘에스티 주식회사 수직형 질화물계 발광소자의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005765B1 (ko) * 2006-05-29 2011-01-06 주식회사 에피밸리 질화물 반도체 기판의 제조 방법
KR101475509B1 (ko) * 2008-02-26 2014-12-24 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR101505119B1 (ko) * 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체층을 제조하는 방법
US20220406649A1 (en) * 2021-06-22 2022-12-22 Texas Instruments Incorporated Passive component q factor enhancement with elevated resistance region of substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
JP2003063895A (ja) * 2001-06-13 2003-03-05 Nichia Chem Ind Ltd 窒化物半導体基板、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
JP2003063895A (ja) * 2001-06-13 2003-03-05 Nichia Chem Ind Ltd 窒化物半導体基板、及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012638B1 (ko) 2008-11-21 2011-02-09 우리엘에스티 주식회사 수직형 질화물계 발광소자의 제조방법

Also Published As

Publication number Publication date
KR20070110743A (ko) 2007-11-20

Similar Documents

Publication Publication Date Title
JP5180050B2 (ja) 半導体素子の製造方法
CN111095483B (zh) 利用切割技术移除衬底的方法
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
CN102714145B (zh) 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
US10128403B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP4901477B2 (ja) 窒化化合物半導体素子およびその製造方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
WO2007133044A1 (en) Manufacturing method of nitride semiconductor substrate and iii-nitride semiconductor light emitting device
JP2020519026A (ja) 基板を除去する方法
JP2009270200A (ja) 半導体をその基板から分離する方法
JP5237780B2 (ja) 半導体発光素子の製造方法
KR100788173B1 (ko) 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법
JP2007095845A (ja) 半導体複合基板とそれを用いた半導体装置の製造方法
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
US8481411B2 (en) Method of manufacturing a semiconductor substrate having a cavity
EP4144896A1 (en) Method for manufacturing semiconductor element
EP2534705B1 (en) Manufacturing method for a semiconductor substrate
JP2005033132A (ja) ＧａＮ基板の製造方法
JP2000101195A (ja) 半導体装置の製造方法及びその構造
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111219

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee