TWI520175B - 化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板 - Google Patents

化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板 Download PDF

Info

Publication number
TWI520175B
TWI520175B TW099131584A TW99131584A TWI520175B TW I520175 B TWI520175 B TW I520175B TW 099131584 A TW099131584 A TW 099131584A TW 99131584 A TW99131584 A TW 99131584A TW I520175 B TWI520175 B TW I520175B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
crystal
sacrificial layer
semiconductor crystal
layer
Prior art date
Application number
TW099131584A
Other languages
English (en)
Other versions
TW201133556A (en
Inventor
佐澤洋幸
Original Assignee
住友化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化學股份有限公司 filed Critical 住友化學股份有限公司
Publication of TW201133556A publication Critical patent/TW201133556A/zh
Application granted granted Critical
Publication of TWI520175B publication Critical patent/TWI520175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板
本發明係關於一種化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板。
在專利文獻1，記載半導體複合裝置之製造步驟。具體地說，在該製造步驟，在GaAs基板上成長作為蝕刻停止層之InGaP層之後，成長作為剝離層之AlAs層，接著，成長GaAs結晶層。接著，在該基板上，藉著微影法(lithography)而形成由基板表面開始到達至剝離層為止之溝槽。接著，藉由通過形成之溝槽，在AlAs剝離層，接觸蝕刻液，除去AlAs剝離層，而由GaAs基板來剝離GaAs結晶層，製作獨立之GaAs結晶體(LED外延膜(epifilm))。接著，藉由獨立之GaAs結晶體，貼附於矽基板上，並且，在該GaAs結晶體，施行配線等，而製作LED陣列。此外，剝離層也稱為犧牲層。
(專利文獻1)日本特開2004-207323號公報
但是，用以成長GaAs系化合物半導體結晶層之所使用之GaAs基板之成本高。擬晶格匹配(quasi lattice matching)於GaAs之Ge基板，可以使用在GaAs系化合物半導體結晶層之成長，但是，相同於GaAs基板，Ge基板之成本也高。因此，在使用GaAs基板和Ge基板而製作半導體裝置時，提高半導體裝置之成本。此外，藉著在GaAs基板上，設置成為蝕刻停止層之InGaP層，並且，形成由基板表面開始到達至剝離層為止之溝槽，而更加提高成本。
此外，在使用由InGaP所構成之蝕刻停止層和由AlAs所構成之剝離層而製造GaAs系化合物半導體結晶層時，由於包含在GaAs系化合物半導體結晶層之結晶缺陷之影響而使用該GaAs系化合物半導體結晶層來製造之發光裝置係也發生所謂發光之光量不充分之課題。
於是，在本發明之第1形態中，提供一種化合物半導體結晶之製造方法，其係具備：在表面為矽結晶之基底基板上，形成包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≦x1＜1，0≦y1≦1，0≦z1≦1，並且0＜x1+y1+z1≦1)之犧牲層之犧牲層形成步驟；在犧牲層上形成晶格匹配或擬晶格匹配於犧牲層之化合物半導體結晶之結晶形成步驟；以及藉由蝕刻犧牲層而由基底基板剝離化合物半導體結晶之結晶剝離步驟。
在結晶剝離步驟中，例如對於化合物半導體結晶層，係選擇性地蝕刻犧牲層。結晶形成步驟係例如具有：在400℃以上、600℃以下使化合物半導體結晶成長之第1成長步驟；以及在高於第1成長步驟之成長溫度之高溫下使化合物半導體結晶再成長之第2成長步驟。在結晶形成步驟中，亦可在保持露出形成於基底基板上之犧牲層之一部分之狀態下，同時使化合物半導體結晶在犧牲層上成長。
化合物半導體結晶之製造方法係可在犧牲層形成步驟前，復具備：在基底基板上形成阻礙犧牲層及化合物半導體結晶之成長之阻礙層之阻礙層形成步驟；以及在阻礙層形成露出基底基板之一部分之開口之開口形成步驟；並在該開口內使犧牲層結晶成長。開口形成步驟係例如具有蝕刻阻礙層之步驟。在犧牲層形成步驟中，亦可於該犧牲層和阻礙層之間設置空隙。
亦可在結晶形成步驟和結晶剝離步驟之間，復具備對犧牲層進行退火之步驟。在進行退火之步驟中，亦可進行複數次之退火。在犧牲層形成步驟和結晶形成步驟之間，復可具備：使對向於犧牲層之化合物半導體結晶之面，接觸包含磷化合物之氣體之步驟。
化合物半導體結晶係例如第Ⅲ至Ⅴ族化合物半導體結晶或第Ⅱ至Ⅵ族化合物半導體結晶。第Ⅲ至Ⅴ族化合物半導體結晶係包含Al、Ga、In中之至少一種作為第Ⅲ族元素，包含N、P、As、Sb中之至少一種作為第Ⅴ族元素。阻礙層係例如層積氧化矽層、氮化矽層、氮氧化矽層或氧化鋁層或是這些層之2個以上之層。亦可在結晶形成步驟和結晶剝離步驟之間，復具備：藉由支持體保持化合物半導體結晶之步驟。
在本發明之第2形態中，提供一種電子裝置之製造方法，其係具備：在以前述化合物半導體結晶之製造方法所得之化合物半導體結晶形成設有電極及配線之機能結晶之步驟。該電子裝置之製造方法復可具備：準備不同於基底基板之貼附基底基板之步驟；以及在貼附基底基板貼附機能結晶之步驟。亦可具備：在貼附基底基板貼附複數個之機能結晶之步驟。
在本發明之第3形態中，提供一種半導體基板，其係具備：表面為矽結晶之基底基板；阻礙結晶成長而設置在基底基板上且具有露出基底基板之一部分之開口之阻礙層；在開口內設置於基底基板上且包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≦x1＜1，0≦y1≦1，0≦z1≦1，並且0＜x1+y1+z1≦1)之犧牲層；以及設置在犧牲層上且包含晶格匹配或擬晶格匹配於犧牲層之化合物半導體之化合物半導體結晶，並在犧牲層和阻礙層之間具有空隙。在該半導體基板中，相對於基底基板及犧牲層之層積方向，阻礙層面向開口之側壁之傾斜方向係可為0.5°以上。該化合物半導體結晶係例如GaAs、AlGaAs、GaN或AlGaN，且犧牲層係Ge或SiGe。
第1圖係顯示本實施形態之半導體基板1000之構造。半導體基板1000係具備基底基板100、阻礙層101、犧牲層103及化合物半導體結晶104。
基底基板100係表面為矽結晶。亦即，基底基板100係在表面具有藉由矽結晶而構成之區域。基底基板100係例如基板整體為矽結晶之Si基板(Si晶圓)或SOI(Silicon-on-Insulator：絕緣層上覆矽)基板。
SOI基板係例如在藍寶石基板、玻璃基板等之絕緣基板之表面來形成矽結晶之基板。該矽結晶係可以包含雜質。此外，在基板表面之矽結晶形成自然氧化層等之極薄之氧化矽層或氮化矽層之情形亦係包含於「表面為矽結晶之基板」之概念。
在本實施形態，說明使用Si基板作為基底基板100之例。基底基板100之表面係例如(100)面、(110)面或(111)面、或者是等價於這些之各個之面。此外，基底基板100之表面亦係可由該結晶學上之面方位呈些微地傾斜。亦即，基底基板100係可以具有傾斜(off)角。傾斜角之大小係例如10°以下。傾斜角之大小係最好是0.05°以上、6°以下，更加理想是0.3°以上、6°以下。
阻礙層101係阻礙犧牲層103及化合物半導體結晶104之結晶成長。亦即，犧牲層103及化合物半導體結晶104係在未設置阻礙層101之區域進行結晶成長。阻礙層101係設置在基底基板100上，並具有通達基底基板100之開口102。開口102係可藉由例如微影法而形成。
在開口102之內部使犧牲層103及化合物半導體結晶104成長時，基底基板100之表面係最好是(100)面或(110)面、或者是分別等價於(100)面或(110)面之各個之面。在基底基板100之表面為前述面之任何一種時，在犧牲層103及化合物半導體結晶104容易出現4次對稱之側面。在犧牲層103及化合物半導體結晶104具有4次對稱之側面時，犧牲層103及化合物半導體結晶104之蝕刻速度之再現性高，因此容易控制蝕刻之時間。
犧牲層103係在由半導體基板1000剝離化合物半導體結晶104時而除去之層。犧牲層103係在開口102中，接合在基底基板100而設置。犧牲層103係包含例如Cx1Siy1Gez1Sn1-x1-y1-z1(0≦x1＜1，0≦y1≦1，0≦z1≦1，並且0＜x1+y1+z1≦1)。犧牲層103係例如Ge層、SiGe層或SiC層。
化合物半導體結晶104係構成例如場效電晶體或發光二極體(LED)。化合物半導體結晶104之一例係在場效電晶體發揮作為載體移動之通道之功能。化合物半導體結晶104係晶格匹配或擬晶格匹配於犧牲層103。化合物半導體結晶104係可以具有結晶層構造。
在本說明書中，所謂「擬晶格匹配」係指並非完全之晶格匹配，但是，相互接合之2個半導體之晶格常數之差異變小，在由於晶格不匹配所造成之缺陷發生不顯著之範圍，可以層積呈相互地接合之2個半導體之狀態。在此時，各半導體之結晶晶格係藉由在可以彈性變形之範圍內進行變形，而吸收前述晶格常數之差異。在例如Ge和GaAs或者是Ge和InGaP之晶格鬆弛極限厚度內之層積狀態係稱為擬晶格匹配。
化合物半導體結晶104係例如第Ⅲ至Ⅴ族化合物半導體結晶或第Ⅱ至Ⅵ族化合物半導體結晶。第Ⅲ至Ⅴ族化合物半導體係包含例如Al、Ga、In中之至少一種作為第Ⅲ族元素，包含例如N、P、As、Sb中之至少一種作為第Ⅴ族元素。化合物半導體結晶104係例如GaAs、AlGaAs或InGaAs。第Ⅱ至Ⅵ族化合物半導體係例如ZnO、CdTe、ZnSe。
在犧牲層103包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≦x1＜1，0≦y1≦1，0≦z1≦1，並且0＜x1+y1+z1≦1)時，比起犧牲層103為AlAs之情形，對於化合物半導體結晶104之蝕刻速度之選擇比大。具體而言，在化合物半導體結晶104為GaAs、AlGaAs、GaN或AlGaN時，犧牲層103係最好是Ge或SiGe。
蝕刻劑係例如氟酸、乙酸、磷酸、過氧化氫水、氫氧化鈉水溶液、氫氧化鉀水溶液、亞鐵氰化鉀水溶液、亞鐵氰化鎂水溶液或鉻酸鉀水溶液。蝕刻劑係可以是這些之2種以上液體之混合液。
在化合物半導體結晶104及犧牲層103具有前述組成時，可以確保對於化合物半導體結晶104之蝕刻損傷變少，同時剝離化合物半導體結晶104。此外，具有前述組成之犧牲層103之結晶性係更優於AlAs之結晶性，因此，成長於具有前述組成之犧牲層103上之化合物半導體結晶104係可較之形成於AlAs層上之GaAs層更縮小缺陷密度。因此，可以提高形成於化合物半導體結晶104之發光裝置、電子裝置之電特性。
第2A圖係顯示半導體基板1000之製造方法。在S201，準備基底基板100。在S202，在基底基板100上形成阻礙層101。阻礙層101係例如層積氧化矽層、氮化矽層、氮氧化矽層或氧化鋁層或是這些層之2個以上之層。阻礙層101係可以藉由例如蒸鍍法、濺鍍法或CVD法而形成。
阻礙層101之厚度係為了得到安定之表面形狀，最好是大於預先決定之厚度。但是，在阻礙層101極厚時，可以抑制蝕刻劑到達犧牲層103。於是，最好是考慮這些因素而決定阻礙層101之厚度。具體地說，阻礙層101之厚度係例如2nm以上、500nm以下，最好是5nm以上、200nm以下，更加理想是10nm以上、100nm以下。
在S203，於阻礙層101形成通達基底基板100之開口102。開口102係可使用藉由光微影法而形成之光阻劑作為遮罩，藉由以藥液進行之蝕刻而形成之方法，或者是藉由使用氣體電漿之乾式蝕刻而形成之方法，來形成開口。
垂直於基底基板100表面之方向之阻礙層101之幅寬係最好是在開口102之附近，隨著接近和開口102底面之阻礙層101之邊界線而變小。亦即，形成開口102之阻礙層101之側壁係最好是形成為錐形狀。在此，所謂開口102之底面係開口102之內部且露出基底基板100之面。
藉由阻礙層101具有錐形狀之形狀而在S204中露出形成於開口102之犧牲層103之一部分。結果，犧牲層103和阻礙層101間之空隙變大，蝕刻劑容易到達犧牲層103，因此，可以縮短在藉由蝕刻而除去犧牲層103時之蝕刻時間。
形成開口102之阻礙層101之側壁之錐形角係例如0.5°以上，最好是1°以上，更加理想是5°以上，甚至最好是10°以上。在此，所謂阻礙層101之側壁之錐形角係側壁之傾斜方向相對於基底基板100和犧牲層103之層積方向之角度。
開口102之底面積係例如0.01mm2以下，最好是1600μm2以下，更加理想是900μm2以下。在此，所謂開口102之底面積係開口102之底面之面積。
此外，開口102之底面積係最好是25μm2以上。如果底面積為25μm2以上的話，則在開口102之內部磊晶成長結晶時，增加該結晶之成長速度之安定性，且不容易在該結晶之形狀產生散亂。此外，藉由加工該結晶製作裝置變得更加容易並提高良品率，因此，生產效率之方面亦變得理想。
開口102之底面積相對於被覆在阻礙層101之基底基板100之面積之比例係最好是0.01%以上。如果前述比例為0.01%以上的話，則在開口102之內部成長結晶時，該結晶之成長速度係更加地安定。在算出前述比例時，在阻礙層101形成複數個開口102之際，所謂開口102之底面積係表示形成於阻礙層101之複數個開口102之底面積之總和。
在開口102底面之形狀為正方形或長方形時，該底面之某一邊之長度(在長方形時之長邊)係例如100μm以下，最好是80μm以下，更加理想是40μm以下，甚至最好是30μm以下。在開口102底面形狀之某一邊之長度為100μm以下時，比起底面形狀之某一邊之長度大於100μm之情形，可以縮短形成於開口102內部之犧牲層103之退火需要之時間。
此外，在開口102底面形狀之某一邊之長度為100μm以下時，即使是在S205而形成於犧牲層103上之化合物半導體結晶104和基底基板100間之熱膨脹係數之差異大之狀態，也可以抑制在化合物半導體結晶104產生結晶缺陷。此外，也可以縮短藉由蝕刻而除去犧牲層103所需要時間。
在開口102底面之某一邊之長度為80μm以下時，可以使用形成在開口102之化合物半導體結晶104而形成更加高性能之裝置。在前述底面形狀之某一邊之長度為40μm以下時，能夠以更優異之良品率製造前述裝置。
在S204，在基底基板100上形成由藉由Cx1Siy1Gez1Sn1-x1-y1-z1(0≦x1＜1，0≦y1≦1，0≦z1≦1，並且0＜x1+y1+z1≦1)所示之半導體來組成之犧牲層103。具體而言，在形成於阻礙層101之開口102之內部所露出之基底基板100上，使犧牲層103結晶成長。該結晶成長係例如磊晶成長。在使犧牲層103磊晶成長時，阻礙層101係阻礙犧牲層103之成長，因此，犧牲層103並未形成在阻礙層101之上面。
犧牲層103係最好是越成長而前端越細之形狀。例如犧牲層103之形狀係最好是梯形。在犧牲層103之形狀為梯形時，可以在犧牲層103和阻礙層101之間設置空隙。結果，蝕刻劑容易到達至犧牲層103，因此可以縮短蝕刻時間。
犧牲層103之錐形角係例如0.5°以上，最好是1°以上，更加理想是5°以上，甚至最好是10°以上。在此，所謂犧牲層103之錐形角係犧牲層103之側壁之傾斜方向相對於基底基板100和犧牲層103之層積方向之角度。可以藉由使犧牲層103結晶成長之爐內之壓力及溫度而控制錐形角。例如可以使得爐內之壓力越大或溫度越高而增大錐形角。
最好是在可以移動犧牲層103具有之結晶缺陷之溫度及時間，對於犧牲層103進行退火。可以重複地進行複數次之該退火。在對於犧牲層103進行退火時，犧牲層103內部之結晶缺陷係移動於犧牲層103之內部，而可捕捉於例如犧牲層103和阻礙層101之界面、犧牲層103之表面或者是犧牲層103內部之除氣槽。藉由捕捉結晶缺陷於除氣槽而可排除犧牲層103表面附近之結晶缺陷。
犧牲層103和阻礙層101之界面、犧牲層103之表面或者是犧牲層103內部之除氣槽係捕捉可移動於犧牲層103內部之結晶缺陷之缺陷捕捉部之一例。缺陷捕捉部係可為結晶之界面或表面或者是物理性傷痕。缺陷捕捉部係最好配置在於進行退火之溫度及時間內結晶缺陷可移動之距離內。
在對於犧牲層103進行退火時，例如在900℃以下、最好是850℃以下，對於犧牲層103進行退火。藉由在該溫度範圍對於犧牲層103進行退火，以維持犧牲層103之表面平坦性。犧牲層103之表面平坦性係在犧牲層103之表面層積其他層時尤顯重要。
最好是在例如680℃以上、更好是在700℃以上對於犧牲層103進行退火。藉由在該溫度範圍對於犧牲層103進行退火，可進一步降低犧牲層103之結晶缺陷之密度。正如以上，最好是以680℃以上、900℃以下之條件對於犧牲層103進行退火。1次之退火時間係最好是1分鐘以上，更加理想是進行5分鐘以上。越是加長退火時間即越提升結晶性。但是，由生產效率之觀點來看的話，則退火時間係最好在120分鐘以下。
作為一例而言，係在大氣環境下、氮氣環境下、氬氣環境下或氫氣環境下對於犧牲層103進行退火。特別是可以藉由在包含氫之環境中，對於犧牲層103進行退火，而維持犧牲層103之表面狀態在光滑狀態，並且進一步降低犧牲層103之結晶缺陷密度。在進一步降低犧牲層103之結晶缺陷密度時，可以使得形成於化合物半導體結晶104之發光裝置或電子裝置更加地成為高性能化。
在本實施形態中，最好是在犧牲層103之上形成化合物半導體結晶104之前，實施使對向於犧牲層103之化合物半導體結晶104之面接觸包含磷化合物之氣體之步驟。藉由使犧牲層103接觸包含磷化合物之氣體，而使犧牲層103之表面變得光滑。磷化合物係例如膦或叔丁基膦等之烷基膦，且最好是膦。在對於犧牲層103進行退火時，係將使包含磷化合物之氣體接觸犧牲層103之步驟在進行退火之步驟後實施。
在S205中，在犧牲層103上形成化合物半導體結晶104。在化合物半導體結晶104為第Ⅲ至Ⅴ族化合物半導體結晶時，以例如通常在400℃以上、1000℃以下、最好是500℃以上、800℃以下之條件，在犧牲層103上形成化合物半導體結晶104。使化合物半導體結晶104成長時，最好是在更低溫下使化合物半導體結晶104成長，來作為第1階段，而在更高溫下使化合物半導體結晶104成長，來作為第2階段。
第1階段之成長溫度係例如400℃以上、600℃以下，最好是400℃以上、550℃以下。第2階段之成長溫度係最好是高於第1階段之成長溫度之高溫。第2階段之成長溫度係例如500℃以上、1000℃以下，最好是550℃以上、800℃以下。如此藉由進行2階段之結晶成長，而進一步提升化合物半導體結晶104之結晶性。
在第1階段所成長之化合物半導體結晶104之厚度係例如5nm以上、300nm以下，最好是10nm以上、200nm以下，更加理想是15nm以上、100nm以下。在第2階段所成長之化合物半導體結晶104之厚度係例如5nm以上、300nm以下，最好是10nm以上、200nm以下，更加理想是15nm以上、100nm以下。亦可配合需要而使結晶成長溫度分成三個階段以上，並由低溫變化至高溫，使化合物半導體結晶104結晶成長。
化合物半導體結晶104係最好在保持於露出犧牲層103之一部分之狀態下，同時成長於犧牲層103上。例如最好在保持於露出犧牲層103之側面之狀態下，同時在犧牲層103之上使化合物半導體結晶104成長。藉由在維持於露出犧牲層103之側面之狀態而以蝕刻由基板剝離化合物半導體結晶104之狀況下，蝕刻液即容易到達至犧牲層103。結果，無須特別藉由蝕刻等而加工化合物半導體結晶104，即可由基底基板100剝離化合物半導體結晶104。
化合物半導體結晶104係最好是越加成長而前端越加細之形狀。例如化合物半導體結晶104之形狀係最好是剖面成為梯形之形狀。化合物半導體結晶104之錐形角係例如0.5°以上，最好是1°以上，更加理想是5°以上，甚至最好是10°以上。
亦可藉由使得犧牲層103之厚度大於阻礙層101之厚度，而使犧牲層103側面之至少一部分露出。藉由使得犧牲層103厚於阻礙層101，而在剝離化合物半導體結晶104時，蝕刻液容易到達至犧牲層103，因此，無須特別藉由蝕刻等而加工化合物半導體結晶104，即可剝離化合物半導體結晶104。
化合物半導體結晶104係具有對應於使用化合物半導體結晶104製成之電子裝置所要求之特性或機能之結晶層構造。化合物半導體結晶104係使用在例如光二極體(Photodiode)、LED、雙極電晶體或場效電晶體。
藉由在化合物半導體結晶104安裝電極，可製造電子裝置。電極係歐姆(ohmic)電極或肖脫基(Schottky)電極。例如在化合物半導體結晶104使用於LED裝置時，係藉由蝕刻等而預先使設置在化合物半導體結晶104之p型結晶層及n型結晶層露出。藉由在露出之結晶面形成歐姆電極，復於電極施加導通用之配線，可製造LED裝置。
第2B圖係顯示製造由基底基板100剝離之化合物半導體結晶104之方法。在S206中，在藉由第2A圖所示之製造方法而製造之半導體基板1000設置支持體105。支持體105係使用在保持由基底基板100剝離之化合物半導體結晶104時。支持體105係例如具有黏著力之樹脂蠟或真空夾頭。
在S207中，藉由對於化合物半導體結晶104選擇性地蝕刻犧牲層103，而由基底基板100剝離化合物半導體結晶104。藉著由基底基板100剝離化合物半導體結晶104，而使化合物半導體結晶104成為獨立之結晶。接著，藉由使用藥液作為蝕刻劑之濕式蝕刻法而除去犧牲層103。
在此，所謂「對於化合物半導體結晶104選擇性地蝕刻犧牲層103」係以犧牲層103之蝕刻速度大於化合物半導體結晶104之蝕刻速度之條件，來蝕刻犧牲層103。例如在S207中，使用對於犧牲層103之蝕刻速度大於對於化合物半導體結晶104之蝕刻速度之蝕刻劑而進行蝕刻。
蝕刻劑係例如氟酸、乙酸、磷酸、過氧化氫水、氫氧化鈉水溶液、氫氧化鉀水溶液、亞鐵氰化鉀水溶液、亞鐵氰化鎂水溶液或鉻酸鉀水溶液。蝕刻劑亦可為這些之2種以上液體之混合液。亦可加熱或攪拌蝕刻劑。該蝕刻係可於紫外線光照射下進行。並可在蝕刻中振動或轉動半導體基板1000。
在S208中，在貼附基底基板106貼附保持於支持體105之化合物半導體結晶104。貼附基底基板106係例如Si基板、氮化矽基板、氧化矽基板、碳化矽基板、金屬基板或陶瓷基板。貼附基底基板106係最好是Si基板。亦可在貼附基底基板106之貼附面層積貼附基底金屬。貼附基底金屬係例如金或鈀。在化合物半導體結晶104貼附於貼附基底基板106時，可以使用凡得瓦(van der Waals)貼附、藉由銲接所成之接合以及使用具有接著性之樹脂之接合之任一種。
在S209中，由貼附於貼附基底基板106之附有支持體105之化合物半導體結晶104剝離支持體105。結果，可得到貼附於貼附基底基板106之化合物半導體結晶104。
在第2B圖中，在貼附基底基板106上雖顯示一個化合物半導體結晶104，惟亦可在貼附基底基板106上設置複數個化合物半導體結晶104。例如在貼附基底基板106上，呈陣列狀地配置化合物半導體結晶104。亦可在貼附基底基板106上，貼附不同機能之2種以上之化合物半導體結晶104。藉由將複數種類之化合物半導體結晶104貼附於貼附基底基板106，可製造具有複數種機能之單塊(monolithic)裝置基板。
第3圖係顯示本實施形態之LED裝置2000之構造。LED裝置2000係具備LED機能結晶210、場效電晶體機能結晶220、金屬配線240及貼附基底基板206。貼附基底基板206係例如Si基板。
LED機能結晶210係具有GaN結晶212、陽極電極214和陰極電極216。場效電晶體機能結晶220係具有GaAs結晶222、閘極絕緣膜224、閘極電極226、源極電極228及汲極電極230。金屬配線240係連接陰極電極216和汲極電極230。作為一例而言，陽極電極214係連接於電源。在場效電晶體機能結晶220中，閘極電極226係接受控制電壓之輸入，源極電極228則係接地。場效電晶體機能結晶220係配合控制電壓而切換(switching)供應至LED機能結晶210之電流。
在陰極電極216和汲極電極230之間，可設置電阻元件。此外，LED裝置2000係可在貼附基底基板206上具有複數個LED機能結晶210和複數個場效電晶體機能結晶220。複數個LED機能結晶210和複數個場效電晶體機能結晶220亦可在貼附基底基板206上呈陣列狀地配置。作為一例而言，呈陣列狀地配置複數個LED機能結晶210和複數個場效電晶體機能結晶220之裝置，係發揮作為LED列印機頭之功能。
(實施例)
在以下，根據實施例而詳細地說明本發明，但是，本發明係並非限定於這些實施例。
(實驗例1)
第4A圖係顯示製造半導體基板4000之步驟。第4B圖係顯示製造由半導體基板4000所得之LED機能結晶309之步驟。第4C圖係顯示使用由半導體基板4000所得之LED機能結晶309而製造LED裝置312之步驟。
在S401中，準備具有面方位(001)及傾斜角(Off Angle)0°之表面之Si基板300。接著，在S402中，在Si基板300之表面上，藉由熱CVD法而堆積50nm由氧化矽所構成之阻礙層301。使用矽烷和氧作為原料氣體。Si基板300之表面溫度係600℃。
其次，在S403中，藉由步進器(stepper)曝光法在阻礙層301上形成具有一邊為200μm之正方形開口之阻劑圖案。Si基板300浸漬於5質量%之HF水溶液，藉由蝕刻除去露出於阻劑開口之氧化矽，使Si基板300之表面露出。然後，藉由以丙酮溶解及除去光阻劑，而形成開口302。阻礙層301之側壁之錐形角係15°。
接著，在S404中，在開口302所露出之Si基板300之表面，藉由熱CVD法而堆積屬於犧牲層的一例之Ge犧牲層303。在原料氣體而言，則使用GeH4。在該步驟中，在由氧化矽所構成之阻礙層301之表面並未堆積Ge，而僅在開口302露出之Si基板300之表面上磊晶成長Ge。Ge犧牲層303之厚度係500nm。此外，在氮氣環境下，於800℃對於Si基板300進行10分鐘之退火。以5分鐘之間隔，重複地進行5次之該退火處理。
在S405中，於Ge犧牲層303上，藉著MOCVD法使由第Ⅲ至Ⅴ族化合物半導體結晶所構成之化合物半導體結晶304磊晶成長。使用三甲基鋁、三甲基鎵、矽烷、二乙基鋅及三氫化砷作為原料氣體。基板溫度係680℃。成長爐內壓力係12KPa。
化合物半導體結晶304係由Ge犧牲層303之側開始，具有n-GaAs(Si；2×1019cm3、100nm)/n-Al0.25Ga0.75As(Si；2×1018cm3、300nm)/n-I0.13Ga0.87As(Si；2×1017cm3、70nm)/p-Al0.13Ga0.87As(Zn；2×1017cm3、90nm)/p-Al0.25Ga0.75As(Zn；2×1018cm3、300nm)/p-GaAs(Zn；1×1019cm3、30nm)之層積構造。在此，()內係表示摻雜材及其濃度和厚度。例如(Si；2×1018cm3、300nm)係表示該層摻雜2×1018cm3濃度之矽而厚度為300nm之層。
在S405中，化合物半導體結晶304並未堆積在阻礙層301之面，而僅在開口302內部之Ge犧牲層303之面上呈選擇性地磊晶成長。此外，化合物半導體結晶304係成長於Ge犧牲層303之上面，而未成長於Ge犧牲層303之側面。藉此使得Ge犧牲層303係保持為露出側面之一部分之形態。如此即可製造具有化合物半導體結晶304之半導體基板4000。
接著，在第4B圖所示之S406中，在半導體基板4000塗佈阻劑，藉由微影法而在化合物半導體結晶304上形成形狀相同於陰極形狀之開口。接著，半導體基板4000浸漬於4質量%之磷酸水溶液，蝕刻化合物半導體結晶至到達n-GaAs之深度。隨後，藉由蒸鍍而層積Au-Ge合金。將半導體基板4000浸漬於丙酮，除去阻劑而形成陰極305。
同樣地，在半導體基板4000塗佈阻劑，藉由微影法在化合物半導體結晶304上形成相同於陽極形狀之開口。接著，藉由蒸鍍而層積Au-Zn合金。將半導體基板4000浸漬於丙酮，除去阻劑而形成陽極306。此外，在氮氣環境中次380℃對於半導體基板4000進行5分鐘之退火，使陽極306和陰極305成為歐姆接觸。
在S407中，在半導體基板4000塗佈阻劑，藉由微影法在化合物半導體結晶304上形成開口。接著，藉由蒸鍍層積500nm之Au。將半導體基板4000浸漬於丙酮，除去阻劑而形成作為接觸電極之襯墊307。在S408中，藉由打線(wire bonding)法在襯墊307上呈栓柱狀地接合具有250μm直徑之鋁線308作為支持體。
接著，在第4C圖所示之S409中，加熱過氧化氫水和氫氧化鈉水溶液之混合液(10質量%之過氧化氫、0.2N之氫氧化鈉水溶液)至70℃，在該經加熱之溶液浸漬半導體基板4000 2分鐘。蝕刻Ge犧牲層303，由Si基板300剝離LED機能結晶309。
在S410中，準備屬於Si基板之貼附基底基板310，在基板表面上藉由微影法形成光阻劑之遮罩。接著，藉由EB蒸鍍而蒸鍍100nm之Au。使用丙酮除去阻劑，而進行金之圖案化。金之尺寸係一邊為300μm之正方形。藉此而形成貼附基底金屬311。
接著，藉由將LED機能結晶309貼附於貼附基底金屬311而製作LED裝置312。貼附係在光學顯微鏡之視野內，藉由凡得瓦接合而進行。LED機能結晶309係以鑷子夾持藉由打線而接合之Al栓柱進行處理。
(實驗例2)
除了不進行犧牲層形成後之退火處理以外，其餘係相同於實驗例1而製作LED裝置312。作製作之LED裝置312之光量評估係以如下之方式進行。由搭載LED裝置312之LED基板之基板面開始至垂直方向之10cm之距離安裝光功率計。接著，在LED裝置312之陽極-陰極間注入250mA之電流，藉由光功率計測定光量。
實驗例1之LED裝置312之電流注入時之光量評估結果係9.2μW。實驗例2之LED裝置312之電流注入時之光量評估結果係4.9μW。在形成Ge犧牲層303後經進行退火之實驗例1之裝置係比起未進行退火之實驗例2之裝置，其光量提高大約90%。
(實驗例3)
第5A圖係顯示製造半導體基板5000之方法。第5B圖及第5C圖係顯示使用半導體基板5000製造LED裝置515之方法。具體而言，使用在GaAs基板500上使由InGaP所構成之蝕刻停止層501成長，接著使由AlAs所構成之犧牲層502成長，復使化合物半導體結晶503成長之半導體基板5000，來製作LED裝置515。
在S501中，準備具有傾斜角2°之(001)結晶面之GaAs基板500。在GaAs基板500上，藉由MOCVD法而連續地成長由無摻雜In0.48Ga0.52P(100nm)所構成之蝕刻停止層501、由無摻雜AlAs(20nm)所構成之犧牲層502和化合物半導體結晶503。
化合物半導體結晶503係由基板側開始，依序地具有n-GaAs(Si；2×1019cm3、100nm)/n-Al0.25Ga0.75As(Si；2×1018cm3、300nm)/n-I0.13Ga0.87As(Si；2×1017cm3、70nm)/p-Al0.13Ga0.87As(Zn；2×1017cm3、90nm)/p-Al0.25Ga0.75As(Zn；2×1018cm3、300nm)/p-GaAs(Zn；1×1019cm3、30nm)之層積構造。該層積構造係相同於實驗例1和實驗例2之化合物半導體結晶304之構造。在此，()內係表示摻雜材及其濃度和厚度。例如(Si；2×1018cm3、300nm)係表示該層摻雜2×1018cm3濃度之矽而厚度為300nm之層。
在S502中，在化合物半導體結晶503上塗佈阻劑505，藉由微影法在阻劑505以包圍200μm見方之正方形的方式形成5μm幅寬之阻劑開口504。在S503中，在包含磷酸(5質量%)之2質量%過氧化氫水溶液浸漬形成有阻劑開口504之基板30分鐘，使蝕刻停止層501之表面露出。然後，藉由丙酮溶解阻劑505。在露出之化合物半導體結晶503藉由相同於實驗例1之同樣方法形成陰極506、陽極507及襯墊508而製造半導體基板5000。
接著，在第5B圖所示之S504中，藉由打線法而在襯墊508上呈栓柱狀地接合具有250μm直徑之鋁線509作為支持體。在S505中，在該基板塗佈阻劑510之後，藉由微影法而使得阻劑510覆蓋陰極506、陽極507、襯墊508及鋁線509，並且以露出蝕刻停止層的方式形成開口511。
在第5C圖所示之S506中，藉由將形成有開口511之基板浸漬在10質量%之氟酸水溶液5分鐘以溶解犧牲層502，而剝離化合物半導體結晶503。如此而由基板剝離LED機能結晶512。
在S507中，相同於實驗例1及實驗例2，係藉由將所製作之LED機能結晶512貼附在形成於貼附基底基板513上之貼附基底金屬514而製作LED裝置515，並評估其光量。實驗例3之LED裝置515之電流注入時之光量評估結果係4.1μW。咸認在藉由使用由InGaP所構成之蝕刻停止層501和由AlAs所構成之犧牲層502之習知方法時，化合物半導體結晶503之結晶缺陷增多，因此使光量變低。
如上所述，可製造使用低成本之Si基板作為基底基板，而由基底基板剝離之化合物半導體結晶。此外，可藉由將化合物半導體結晶貼附於其他之基板而製造LED裝置。藉由本發明所得之LED裝置，係比起藉由習知方法所得之LED裝置顯示了更高之光量。在藉由本發明時，可在表面為Si之基板上直接形成缺陷少之GaAs層。
100．．．基底基板
101．．．阻礙層
102、302．．．開口
103．．．犧牲層
104．．．化合物半導體結晶
105．．．支持體
106．．．貼附基底基板
206．．．貼附基底基板
210．．．LED機能結晶
212．．．GaN結晶
214．．．陽極電極
216．．．陰極電極
220．．．場效電晶體機能結晶
222．．．GaAs結晶
224．．．閘極絕緣膜
226．．．閘極電極
228．．．源極電極
230．．．汲極電極
240．．．金屬配線
300．．．Si基板
301．．．阻礙層
303．．．Ge犧牲層
304．．．化合物半導體結晶
305、506．．．陰極
306、507．．．陽極
307．．．襯墊
308．．．鋁線
309、512．．．LED機能結晶
310．．．貼附基底基板
311．．．貼附基底金屬
312、515、2000．．．LED裝置
500．．．GaAs基板
501．．．蝕刻停止層
502．．．犧牲層
503．．．化合物半導體結晶
504．．．阻劑開口
505、510．．．阻劑
508．．．襯墊
509．．．鋁線
511．．．開口
513．．．貼附基底基板
514．．．貼附基底金屬
1000、4000、5000．．．半導體基板
第1圖係顯示本實施形態之半導體基板1000之構造。
第2A圖係顯示半導體基板1000之製造方法。
第2B圖係顯示製造由基底基板100剝離之化合物半導體結晶104之方法。
第3圖係顯示本實施形態之LED裝置2000之構造。
第4A圖係顯示製造半導體基板4000之步驟。
第4B圖係顯示製造由半導體基板4000所得之LED機能結晶309之步驟。
第4C圖係顯示使用由半導體基板4000所得之LED機能結晶309製造LED裝置312之步驟。
第5A圖係顯示製造半導體基板5000之方法。
第5B圖係顯示使用半導體基板5000製造LED裝置515之方法。
第5C圖係顯示使用半導體基板5000製造LED裝置515之方法。
100．．．基底基板
101．．．阻礙層
102．．．開口
103．．．犧牲層
104．．．化合物半導體結晶
1000．．．半導體基板

Claims (15)

  1. 一種化合物半導體結晶之製造方法，係具備：在前述基底基板上形成阻礙層之阻礙層形成步驟；蝕刻前述阻礙層，在前述阻礙層形成露出前述基底基板之一部分之開口之開口形成步驟；僅在藉由前述開口露出之前述基底基板之前述一部分上，形成包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≦x1<1，0≦y1≦1，0≦z1≦1，並且0<x1+y1+z1≦1)之犧牲層之犧牲層形成步驟；前述犧牲層之一部分保持於露出之狀態，僅在前述犧牲層上結晶成長晶格匹配或擬晶格匹配於前述犧牲層之化合物半導體結晶之結晶形成步驟；以及藉由蝕刻前述犧牲層而由前述基底基板剝離前述化合物半導體結晶之結晶剝離步驟，其中，前述阻礙層係阻礙在由前述開口露出之前述基底基板上之前述一部分以外之部分之前述犧牲層及前述化合物半導體結晶之成長；前述阻礙層具有從2nm至500nm之厚度；以及前述化合物半導體結晶係包含Al、Ga、In中之至少一種作為第Ⅲ族元素，包含N、P、As、Sb中之至少一種作為第V族元素之第Ⅲ-V族化合物半導體結晶。
  2. 如申請專利範圍第1項所述之化合物半導體結晶之製造方法，其中，在前述結晶剝離步驟中，對於前述化合物半導體結晶，係選擇性地蝕刻前述犧牲層。
  3. 如申請專利範圍第1項所述之化合物半導體結晶之製造方法，其中，前述結晶形成步驟係具有：在400℃以上、600℃以下使前述化合物半導體結晶成長之第1成長步驟；以及在高於前述第1成長步驟之成長溫度之高溫下使前述化合物半導體結晶再成長之第2成長步驟。
  4. 如申請專利範圍第1項所述之化合物半導體結晶之製造方法，其中，在前述犧牲層形成步驟中，係於前述犧牲層和前述阻礙層之間設置空隙。
  5. 如申請專利範圍第1項所述之化合物半導體結晶之製造方法，其中，在前述結晶形成步驟和前述結晶剝離步驟之間，復具備：對前述犧牲層進行退火之步驟。
  6. 如申請專利範圍第5項所述之化合物半導體結晶之製造方法，其中，在前述進行退火之步驟中，係進行複數次之退火。
  7. 如申請專利範圍第1項所述之化合物半導體結晶之製造方法，其中，在前述犧牲層形成步驟和前述結晶形成步驟之間，復具備：使對向於前述犧牲層之前述化合物半導體結晶之面，接觸包含磷化合物之氣體之步驟。
  8. 如申請專利範圍第1項所述之化合物半導體結晶之製造方法，其中，前述阻礙層係層積氧化矽層、氮化矽層、氮氧化矽層或氧化鋁層或是這些層之2個以上之層。
  9. 如申請專利範圍第1項所述之化合物半導體結晶之製造方法，其中，在前述結晶形成步驟和前述結晶剝離步 驟之間，復具備：藉由支持體保持前述化合物半導體結晶之步驟。
  10. 一種電子裝置之製造方法，係具備：在以申請專利範圍第1項所述之化合物半導體結晶之製造方法所得之前述化合物半導體結晶形成設有電極及配線之機能結晶之步驟。
  11. 如申請專利範圍第10項所述之電子裝置之製造方法，其中，復具備：準備不同於前述基底基板之貼附基底基板之步驟；以及在前述貼附基底基板貼附前述機能結晶之步驟。
  12. 如申請專利範圍第11項所述之電子裝置之製造方法，其中，具備：在前述貼附基底基板貼附複數個前述機能結晶之步驟。
  13. 一種半導體基板，係具備：表面為矽結晶之基底基板；阻礙層，該阻礙層係設置在前述基底基板上且具有露出前述基底基板之一部分之開口，並阻礙在由前述開口露出之前述基底基板之前述一部分以外之部分之結晶成長，前述阻礙層係經蝕刻而形成前述開口；僅在由前述開口內露出之前述基底基板之前述一部分上設置且包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≦x1<1，0≦y1≦1，0≦z1≦1，並且0<x1+y1+z1≦1)之犧牲層； 以及僅設置在前述犧牲層上且包含以晶格匹配或擬晶格匹配於前述犧牲層之化合物半導體之化合物半導體結晶，在前述犧牲層和前述阻礙層之間具有空隙，前述犧牲層係具有大於化合物半導體結晶之蝕刻速度之蝕刻速度，前述阻礙層具有從2nm至500nm之厚度；以及前述化合物半導體結晶係包含Al、Ga、In中之至少一種作為第Ⅲ族元素，包含N、P、As、Sb中之至少一種作為第V族元素之第Ⅲ-V族化合物半導體結晶。
  14. 如申請專利範圍第13項所述之半導體基板，其中，相對於前述基底基板及前述犧牲層之層積方向，前述阻礙層面向前述開口之側壁之傾斜方向係0.5°以上者。
  15. 如申請專利範圍第13項所述之半導體基板，其中，前述化合物半導體結晶係GaAs、AlGaAs、GaN或AlGaN，並且前述犧牲層係Ge或SiGe。
TW099131584A 2009-09-17 2010-09-17 化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板 TWI520175B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009215520 2009-09-17

Publications (2)

Publication Number Publication Date
TW201133556A TW201133556A (en) 2011-10-01
TWI520175B true TWI520175B (zh) 2016-02-01

Family

ID=43758390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131584A TWI520175B (zh) 2009-09-17 2010-09-17 化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板

Country Status (6)

Country Link
US (1) US9214342B2 (zh)
JP (1) JP2011086928A (zh)
KR (1) KR20120083307A (zh)
CN (1) CN102498241A (zh)
TW (1) TWI520175B (zh)
WO (1) WO2011033776A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042381A1 (ja) * 2011-09-22 2013-03-28 住友化学株式会社 複合基板の製造方法および複合基板
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP5985322B2 (ja) 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
WO2013187076A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187078A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
KR20150038217A (ko) * 2012-07-24 2015-04-08 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 복합 기판의 제조 방법
US9590157B2 (en) 2015-06-04 2017-03-07 The Silanna Group Pty Ltd Efficient dual metal contact formation for a semiconductor device
TWI611604B (zh) * 2017-01-03 2018-01-11 穩懋半導體股份有限公司 體聲波濾波器及調諧體聲波濾波器之體聲波共振器之方法
CN106925955A (zh) * 2017-02-22 2017-07-07 成都青石激光科技有限公司 球形材料准晶格分布在基体材料中的加工方法
DE102017125217A1 (de) * 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement und optoelektronisches Bauelement
CN109860340B (zh) * 2018-10-29 2020-07-07 华灿光电（浙江）有限公司 一种发光二极管外延片的生长方法
CN111430221B (zh) * 2020-04-02 2022-08-05 中国科学院半导体研究所 锡自催化生长的锗锡合金硅基材料及定向异质外延方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993533A (en) * 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
US4819040A (en) * 1986-05-02 1989-04-04 Motorola, Inc. Epitaxial CMOS by oxygen implantation
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP4179866B2 (ja) 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
JP4817673B2 (ja) * 2005-02-25 2011-11-16 三洋電機株式会社 窒化物系半導体素子の作製方法
US7160819B2 (en) * 2005-04-25 2007-01-09 Sharp Laboratories Of America, Inc. Method to perform selective atomic layer deposition of zinc oxide
CN103367115A (zh) * 2007-12-28 2013-10-23 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件

Also Published As

Publication number Publication date
KR20120083307A (ko) 2012-07-25
CN102498241A (zh) 2012-06-13
US9214342B2 (en) 2015-12-15
US20120228627A1 (en) 2012-09-13
JP2011086928A (ja) 2011-04-28
TW201133556A (en) 2011-10-01
WO2011033776A1 (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
TWI520175B (zh) 化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
TWI471910B (zh) 半導體晶圓、電子裝置及半導體晶圓之製造方法
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
EP2360746A1 (en) Method for manufacturing gallium oxide substrate, light emitting device, and method for manufacturing the light emitting device
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR20120118778A (ko) ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
JP2021506116A (ja) 加工基板上の集積デバイスのためのシステムおよび方法
JPWO2013046267A1 (ja) 半導体素子およびその製造方法
JP3207918B2 (ja) Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法
JP4940359B1 (ja) 発光素子と発光素子および半導体素子の製造方法
CN111326611B (zh) 一种iii族氮化物半导体发光器件台面刻蚀方法
KR20100034332A (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
KR100786797B1 (ko) 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법
JP3705637B2 (ja) ３族窒化物半導体発光素子及びその製造方法
US10748762B2 (en) Process for fabricating at least one semiconductor structure comprising a step of separation relative to the growth substrate
CN116825916A (zh) Led结构及led结构的制备方法
JPWO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
KR100638351B1 (ko) 반도체 기판 및 그 제조방법
WO2012137783A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
KR100813561B1 (ko) 반도체 기판 및 그 제조방법
JPH05235406A (ja) 半導体発光素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees