JPWO2013046267A1 - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JPWO2013046267A1 JPWO2013046267A1 JP2013535634A JP2013535634A JPWO2013046267A1 JP WO2013046267 A1 JPWO2013046267 A1 JP WO2013046267A1 JP 2013535634 A JP2013535634 A JP 2013535634A JP 2013535634 A JP2013535634 A JP 2013535634A JP WO2013046267 A1 JPWO2013046267 A1 JP WO2013046267A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- semiconductor structure
- conductive support
- lift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 234
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000000126 substance Substances 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims description 57
- 239000011347 resin Substances 0.000 claims description 45
- 229920005989 resin Polymers 0.000 claims description 45
- 239000011800 void material Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 174
- 150000004767 nitrides Chemical class 0.000 description 41
- 239000000243 solution Substances 0.000 description 39
- 239000010408 film Substances 0.000 description 34
- 229910052594 sapphire Inorganic materials 0.000 description 17
- 239000010980 sapphire Substances 0.000 description 17
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 235000005985 organic acids Nutrition 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Led Devices (AREA)
- Weting (AREA)
Abstract
半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質の半導体素子、および該半導体素子を製造する方法を提供する。本発明の半導体素子の製造方法は、成長用基板１０１の上にリフトオフ層１０２を介して半導体積層体１０３を形成し、これに対して格子状の溝１０８を設けることで、横断面形状が略四角形の半導体構造部１０７を複数個形成し、さらに導電性サポート部１１２を形成した後、ケミカルリフトオフ法を用いて、リフトオフ層１０２を除去する工程を有し、この工程において、導電性サポート体１１２の溝１０８の上方に位置する部分に設けた貫通孔１１４から溝１０８へエッチング液を供給するにあたり、それぞれの半導体構造部１０７の１つの側面１１７Ａのみからリフトオフ層のエッチングを進行させることを特徴とする。
Description
本発明は、半導体素子およびその製造方法に関する。
半導体素子には、電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）などがある。ＬＥＤには、例えば、III族元素とＶ族元素との化合物からなるIII−Ｖ族半導体が用いられる。
III族元素としてＡｌ，Ｇａ，Ｉｎ等を用い、Ｖ族元素としてＮを用いたIII族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
しかしながら、サファイア基板は絶縁性であって電流が流れないため、発光ダイオードは従来、サファイア基板上に順に成長させたｎ型のIII族窒化物半導体層、活性層（発光層）およびｐ型のIII族窒化物半導体層からなる半導体積層体の一部を除去してｎ型のIII族窒化物半導体層を露出させ、この露出させたｎ型のIII族窒化物半導体層およびｐ型のIII族窒化物半導体層の上にｎ型電極およびｐ型電極をそれぞれ配置して、電流を横方向に流す横型構造を採用するのが通常であった。
これに対し、近年、サファイア基板上にIII族元素（例えばＡｌ，Ｇａなど）以外の特定の元素からなるバッファ層を形成後、発光層を含む半導体積層体を形成し、この半導体積層体を導電性のサポート体で支持した後、バッファ層を化学的なエッチングにより選択的に溶解してサファイア基板を剥離（リフトオフ）し、これらサポート体と半導体積層体を一対の電極で挟むことで、ＬＥＤチップを得る技術が研究されている。なお、ここで言うバッファ層は、半導体積層体のエピタキシャル成長のためのバッファ層であるとともに、サファイア基板から半導体積層体を剥離するためのリフトオフ層の役割も兼ねるものである。
このような構造のIII族窒化物半導体ＬＥＤチップを作製するには、III族以外の金属や金属窒化物からなるリフトオフ層をエッチングすることでサファイア基板からエピタキシャル層を剥離する一般的なケミカルリフトオフ法や、エッチング中に紫外光等の光を照射し、リフトオフ層を活性化させながらエッチングを行うフォトケミカルリフトオフ法がある。これらは、特定のエッチング溶液に浸漬して、リフトオフ層をエッチングによって溶解することにより成長用基板からエピタキシャル層をリフトオフする方法であり、本明細書において「ケミカルリフトオフ法」と総称される。なお、エピタキシャル層から成長用基板をリフトオフするという表現でも良い。
ここで、特許文献１に記載されたIII族窒化物半導体縦型構造ＬＥＤチップの製造方法を図６および図７により説明する。図６（Ａ）〜（Ｆ）は、従来のIII族窒化物半導体縦型構造ＬＥＤチップ５００の製造方法の各工程を模式側面断面図で示したものである。まず、成長用基板５０１の上にリフトオフ層５０２を介して、第１伝導型のIII族窒化物半導体層５０４、発光層５０５および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層５０６を順次積層して半導体積層体５０３を形成する（図６（Ａ））。次に、成長用基板５０１の一部が露出するよう、半導体積層体５０３およびリフトオフ層５０２の一部を除去することで、独立した複数個の半導体構造部５０７を形成する（図６（Ｂ））。次に、下部電極を兼ね、複数個の半導体構造部５０７を一体支持する導電性サポート体５１２を形成する（図６（Ｃ））。そして、ケミカルリフトオフ法を用いてリフトオフ層５０２を除去することで、成長用基板５０１を複数個の半導体構造部５０７から剥離する（図６（Ｄ））。その後、上部電極５１６を半導体構造部５０７の剥離面側に形成し（図６（Ｅ））、最後に、半導体構造部５０７間で導電性サポート体５１２を図７の破線に沿って切断等により分離することにより、各々が切断後の導電性サポート体５１２Ａに支持された半導体構造部５０７を有する複数個のＬＥＤチップ５００に個片化する（図６（Ｆ））。
図７（Ａ）は、個片化する前の複数の半導体構造部が形成された図６（Ｅ）の状態のウェハの模式上面図である。図７（Ａ）の破線に沿った断面図が図６（Ｅ）となっている。（Ｂ）は、（Ａ）の破線に沿って個片化した１つのＬＥＤチップ５００の模式側面図である。このように、特許文献１では、導電性サポート体５１２のうち隣接する半導体構造部５０７の間に位置する部分に、個片化の切断ライン（破線）に沿って貫通溝５１４を設けた。そのため、図６（Ｃ）から（Ｄ）にかけてリフトオフ層５０２を除去する際に、エッチング液が貫通溝５１４を介して各半導体構造部５０７の周囲に供給される。そのため、各半導体構造部５０７直下のリフトオフ層５０２のエッチングは、半導体構造部の外周部から中央部に向かって進行する。
このとき、特許文献１では、図７に示すように、半導体構造部５０７の横断面の形状を円形またはコーナーに丸みを有する４ｎ角形状（ｎは整数）としている。仮に、半導体構造部の横断面の形状が、コーナーに丸みを有しない４角形の場合、リフトオフ後の個々の半導体構造部にはかなりの比率で、図８（Ａ）のような、コーナー近傍から中央部に伸展するＸ型のクラックが導入される。特許文献１では、半導体構造部の横断面の形状を上記のようにすることで、エッチング途中でコーナーに応力が集中する（発光構造部の外周からのエッチング進行のベクトル同士が衝突する）のを回避することができ、上記Ｘ型のクラックが生じるのを抑制することができる。
しかしながら、本発明者らのさらなる検討によると、特許文献１に記載の方法では、リフトオフ後の個々の半導体構造部における、コーナーから中央に伸展するクラックは、有効に抑制することができるものの、図８（Ｂ）に示すように、半導体構造部の中央部分に新たに点状のクラックがかなりの比率で生じることが判明した。このような点状のクラック発生を問題としている公開された特許文献や学術文献は皆無であるが、縦型構造のIII族窒化物半導体ＬＥＤチップの量産化のためには解決すべき重要課題である。また、この問題は、III族窒化物半導体縦型構造ＬＥＤチップにかかわらず、あらゆるケミカルリフトオフ法を使用して作製する半導体素子の量産化においても、解決すべき重要な課題である。
そこで本発明は、上記課題に鑑み、半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質の半導体素子、および該半導体素子を製造する方法を提供することを目的とする。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）成長用基板の上にリフトオフ層を介して半導体層を形成する第１工程と、
該半導体層の一部を除去して、前記成長用基板の一部が底部で露出する溝を格子状に形成することで、横断面の形状が略四角形の半導体構造部を複数個形成する第２工程と、
複数個の前記半導体構造部を一体支持する導電性サポート体を形成する第３工程と、
ケミカルリフトオフ法を用いて、前記リフトオフ層を除去する第４工程と、
前記半導体構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する第５工程と、を有し、
前記第４工程では、前記導電性サポート体の前記溝の上方に位置する部分に設けた貫通孔から前記溝へエッチング液を供給するにあたり、それぞれの前記半導体構造部の１つの側面のみから前記リフトオフ層のエッチングを進行させることを特徴とする半導体素子の製造方法。
（１）成長用基板の上にリフトオフ層を介して半導体層を形成する第１工程と、
該半導体層の一部を除去して、前記成長用基板の一部が底部で露出する溝を格子状に形成することで、横断面の形状が略四角形の半導体構造部を複数個形成する第２工程と、
複数個の前記半導体構造部を一体支持する導電性サポート体を形成する第３工程と、
ケミカルリフトオフ法を用いて、前記リフトオフ層を除去する第４工程と、
前記半導体構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する第５工程と、を有し、
前記第４工程では、前記導電性サポート体の前記溝の上方に位置する部分に設けた貫通孔から前記溝へエッチング液を供給するにあたり、それぞれの前記半導体構造部の１つの側面のみから前記リフトオフ層のエッチングを進行させることを特徴とする半導体素子の製造方法。
（２）前記第４工程の前に、それぞれの前記半導体構造部における４つの側面のうち、エッチングの進行が開始する前記１つの側面にのみ前記エッチング液が供給され、他の３つの側面への前記エッチング液の供給を阻害する埋め込み部を、前記溝に形成する上記（１）に記載の半導体素子の製造方法。
（３）前記導電性サポート体が前記埋め込み部を兼ねる上記（２）に記載の半導体素子の製造方法。
（４）前記第３工程では、前記導電性サポート体をメッキ法により形成する上記（３）に記載の半導体素子の製造方法。
（５）前記第３工程は、
前記溝の前記埋め込み部を形成しない部分を樹脂で塞ぐ工程と、
前記半導体構造部の表面、前記樹脂の表面、および露出している前記溝の底部にメッキ法により前記埋め込み部を兼ねた導電性サポート体を成長させる工程と、
前記導電性サポート体に前記貫通孔を形成する工程と、
前記孔を介して前記樹脂を除去することで、前記溝の前記部分を空隙とする工程と、
を有し、
前記第４工程では、前記貫通孔から前記溝の空隙へとエッチング液を供給する上記（４）に記載の半導体素子の製造方法。
前記溝の前記埋め込み部を形成しない部分を樹脂で塞ぐ工程と、
前記半導体構造部の表面、前記樹脂の表面、および露出している前記溝の底部にメッキ法により前記埋め込み部を兼ねた導電性サポート体を成長させる工程と、
前記導電性サポート体に前記貫通孔を形成する工程と、
前記孔を介して前記樹脂を除去することで、前記溝の前記部分を空隙とする工程と、
を有し、
前記第４工程では、前記貫通孔から前記溝の空隙へとエッチング液を供給する上記（４）に記載の半導体素子の製造方法。
（６）それぞれの前記半導体構造部における前記他の３つの側面全てを覆うように、前記埋め込み部を前記溝に設ける上記（２）〜（５）のいずれか１項に記載の半導体素子の製造方法。
（７）それぞれの前記半導体構造部における前記他の３つの側面のうち、対向する２つの側面を覆うように、前記埋め込み部を前記溝に設ける上記（２）〜（５）のいずれか１項に記載の半導体素子の製造方法。
（８）導電性サポート体と、該導電性サポート体上の一部に設けられ、横断面の形状が略四角形の半導体構造部と、を有し、
前記導電性サポート体が、前記半導体構造部における４つの側面のうち、３つの側面、または、対向する２つの側面を覆うことを特徴とする半導体素子。
前記導電性サポート体が、前記半導体構造部における４つの側面のうち、３つの側面、または、対向する２つの側面を覆うことを特徴とする半導体素子。
本発明によれば、複数の半導体構造部のそれぞれにおいて１つの側面のみからリフトオフ層のエッチングをさせるようにしたので、リフトオフ層の除去の過程で半導体構造部のリフトオフ層側表面のいずれの箇所にも応力が集中することがない。その結果、半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質の半導体素子、および該半導体素子を製造する方法を提供することが可能となった。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従う各実施形態のＬＥＤチップで共通する構成要素には、原則として下２桁が同一の参照番号を付し、説明は省略する。また、ＬＥＤチップの模式断面図においては、説明の便宜上、リフトオフ層および半導体積層体を実状とは異なる比率で誇張して示す。
本発明の一実施形態にかかるIII族窒化物半導体縦型構造ＬＥＤチップ（以下、単に「ＬＥＤチップ」という。）１００の製造方法を、図１Ａ〜Ｃおよび図２Ａ，Ｂにより説明する。まず、図１と図２との対応関係を先に説明する。図２（ａ）は、図１（ｂ）に示した状態の発光層１０５における横断面図であり、図２（ａ）のＩ−Ｉ断面が図１（ｂ）に相当する。なお、図１（ｂ）以外の断面図も同様の位置でのものである。また、図２（ａ）以外の横断面図も、同様に発光層１０５の位置でのものである。図２（ｂ）は、図１（ｄ）に示した状態の横断面図であるが、樹脂１０９の位置も追記している。図２（ｃ）は、図１（ｆ）に示した状態の横断面図である。図２（ｄ）は、図１（ｇ）に示した状態の横断面図である。
まず、成長用基板の上にリフトオフ層を介して、半導体層を形成する第１工程を行う。本実施形態では、まず、図１（ａ）に示すように、成長用基板１０１の上にリフトオフ層１０２を介して、第１伝導型のIII族窒化物半導体層１０４、発光層１０５および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層１０６を順次積層して半導体層としての半導体積層体１０３を形成する。
次に、図１（ｂ）および図２（ａ）に示すように、半導体積層体１０３の一部を除去して、成長用基板１０１の一部が底部で露出する溝１０８を格子状に形成することで、横断面の形状が四角形で島状に独立した半導体構造部１０７を複数個形成する第２工程を行う。
次に、複数個の前記半導体構造部を一体支持する導電性サポート体を形成する第３工程を行う。本実施形態では、まず、図２（ｂ）に示すように、格子状の溝１０８を縦方向に１列おきに樹脂１１０で塞ぐ。これにより、各半導体構造部１０７において１つの側面のみが樹脂１１０に覆われる。続いて、各半導体構造部１０７における樹脂１１０に覆われていない３つの側面に、絶縁膜１１８を形成する。その後、図１（ｃ）に示すように、半導体構造部１０７の表面、樹脂１１０の表面、および露出している溝１０８の底部にメッキシード層１１１を形成する。この際、メッキシード層１１１は絶縁膜１１８表面にも形成される。なお、３つの側面に絶縁膜１１８を形成した後に、各半導体構造部１０７の１つの側面のみを樹脂１１０で覆うこともできる。また、図示しないが、実際の工程において、フォトリソグラフ法を用いても絶縁膜を側面のみへ限定的に形成することは困難のため、少なくとも、半導体構造部１０７の表面の一部（側面と隣り合う表面の外周部）の上にも、絶縁膜が側面から連続するように形成されることが好ましい。
次に、樹脂１１０の表面上の任意の位置、本実施形態では図２（ｂ）に示す位置に、樹脂１１０上のメッキシード層１１１の表面から上方に延びる樹脂の柱１０９を形成する。その後、図１（ｄ）に示すように、メッキ法によりメッキシード層１１１上に導電性サポート体１１２を成長させる。このとき、図２（ｂ）に網点で示すように、樹脂１１０で塞がれていない溝１０８は、導電性サポート体１１２と同じ材料で埋められており、当該部分を埋め込み部１１３とする。すなわち、本実施形態では、導電性サポート体が埋め込み部１１３を兼ねている。
その後、図１（ｅ）に示すように、樹脂の柱１０９を除去することにより、導電性サポート体１１２に貫通孔１１４を形成する。さらに、貫通孔１１４直下のメッキシード層と、樹脂１１０とを貫通孔１１４を介して除去することで、溝１０８のうち樹脂１１０により塞がれていた部分を空隙１１５とする。この結果、貫通孔１１４は、導電性サポート体１１２の、空隙１１５となった溝１０８の上方に位置する部分に設けられ、空隙１１５と連通する。
次に、ケミカルリフトオフ法を用いて、リフトオフ層１０２を除去する第４工程を行う。ここで本実施形態では、すべての半導体構造部１０７は、１つの側面１１７Ａが空隙１１５となった溝１０８に面しており、他の３つの側面１１７Ｂ，１１７Ｃは、埋め込み部１１３で塞がれた溝１０８と面している。つまり、それぞれの半導体構造部１０７における他の３つの側面１１７Ｂ，１１７Ｃ全てを覆うように、埋め込み部１１３を溝に形成している。そして、エッチング液は貫通孔１１４を介して空隙１１５となった溝１０８にのみ供給され、埋め込み部で塞がれた溝１０８へは供給されない。そのため、図２（ｃ）および図１（ｆ）の矢印で示すように、リフトオフ層１０２のエッチングは半導体構造部１０７の１つの側面１１７Ａのみから対向する側面１１７Ｃにむけて進行する。すなわち、埋め込み部１１３は、それぞれの半導体構造部１０７における４つの側面のうち、エッチングの進行が開始する１つの側面１１７Ａにのみエッチング液が供給され、他の３つの側面１１７Ｂ，１１７Ｃへのエッチング液の供給を阻害する機能を有する。
本実施形態では、リフトオフ層１０２が除去されても、埋め込み部１１３の直下のメッキシード層１１１が成長用基板１０１と接しているため、成長用基板１０１は半導体構造部１０７から剥離されない。そこで、図１（ｇ）に示すように、メッキシード層１１１の成長用基板１０１と接している部位を除去して、成長用基板１０１を剥離する。
最後に、半導体構造部１０７間で導電性サポート体１１２を図２（ｄ）の破線部にて切断等することにより分離し、図１（ｈ）に示すように、各々が切断後の導電性サポート体１１２Ａに支持された半導体構造部１０７を有する複数個のＬＥＤチップ１００に個片化する。また、上部電極１１６を半導体構造部１０７の剥離面側に形成する。
本発明者らは、空隙１１５からエッチング液を供給して、リフトオフ層１０２を、半導体構造部１０７の１つの側面１１７Ａから、該側面に対向する側面１１７Ｃにむけて、一方向でエッチングすることにより、半導体構造部１０７に生じるクラックを十分に抑制することができることを見出した。
以下、本発明の技術的意義を作用効果とともに説明する。本発明者らは、半導体構造部の中央部位に生じる点状のクラックの発生形態について鋭意検討を行った。特許文献１のような、半導体構造部の外周部からのエッチング液供給の場合、リフトオフ層は外周部から中央部に向けてエッチングが進行するが、成長用基板と半導体構造部がまさに分離している溶解フロント部、すなわち半導体構造部の、リフトオフ層を介して成長用基板と接着状態である部分と成長用基板と分離された状態となった部分との境界部で局所的な応力が加わってクラックが発生することが判明した。リフトオフ層のエッチングが終了する間際は、中央部分にリフトオフ層がまだ残っているため、中央部で応力が集中しクラックが発生する。
一方、本実施形態の場合、エッチングの進行とそれに伴うクラック抑制の作用効果は、以下のようになる。それぞれの半導体構造部１０７の１つの側面１１７Ａのみからリフトオフ層のエッチングを進行させると、上記の溶解フロント部は側面１１７Ａからその対向側面１１７Ｃに向けて一直線のまま平行に移動するため、リフトオフ層１０２のエッチングが終了する最終段階で半導体構造部１０７の中央部分に応力が集中することを回避でき、その結果、半導体構造部１０７の中央部分に点状のクラックが生じるのを抑制することができる。さらに、一方向のエッチングなのでコーナーに応力が集中することはないので、コーナーから中央部に大きく延びるＸ型のクラックも抑制できる。
さらに、本実施形態では、半導体構造部の横断面の形状を、円形やコーナーを丸くする形状とする必要はなく、四角形とすることができる。このため、ウェハあたりの有効面積のロスを少なくすることができる。すなわち、クラック抑制と有効面積増の両方の効果により、ウェハあたりの歩留まりを増やすことができる。
図３は、上記製造方法で得ることができる、本発明に従うIII族窒化物半導体縦型構造ＬＥＤチップ１００の模式斜視図である。ＬＥＤチップ１００は、導電性サポート体１１２Ａと、導電性サポート体１１２Ａ上の一部に設けられた第２伝導型半導体層１０６、第２伝導型半導体層１０６の上に設けられた発光層１０５、および、発光層１０５の上に設けられた第２伝導型とは異なる伝導型の第１伝導型半導体層１０４を有する、横断面の形状が略四角形の半導体構造部１０７と、を有し、導電性サポート体１１２Ａが、半導体構造部１０７における４つの側面のうち、側面１１７Ｂおよび側面１１７Ｃの３側面を覆うことを特徴とする。側面１１７Ａは露出している。なお、この３つの側面と導電性サポート体１１２Ａとの間には、絶縁膜１１８およびメッキシード層１１１が存在する。ＬＥＤチップ１００は、導電性サポート体１１２Ａが下部電極として働き、半導体構造部１０７上に設けられた上部電極１１６と対になる。
（第１工程）
成長用基板１０１は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる半導体積層体のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
成長用基板１０１は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる半導体積層体のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層１０２は、ケミカルリフトオフ法ではＣｒＮなどのIII族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やＭＯＣＶＤ法で成膜するのが好ましい。通常、リフトオフ層１０２の膜厚は２〜１００ｎｍ程度とする。
半導体積層体１０３は、第１伝導型をｎ型とし、第２伝導型をｐ型としてもよいし、この逆であってもよい。第１伝導型のIII族窒化物半導体層１０４、発光層１０５および第２伝導型のIII族窒化物半導体層１０６は、ＭＯＣＶＤ法によりリフトオフ層１０２上にエピタキシャル成長させることができる。
なお、本実施形態では、III族窒化物半導体ＬＥＤチップを示したが、本発明の半導体素子においては、ケミカルリフトオフ法により製造する半導体素子であれば、半導体構造部の材料や層構成は特に限定されない。半導体構造部が発光層を含めばＬＥＤとなり、含まない場合は他の半導体素子となる。半導体構造部１０７は、例えば、ＡｌＩｎＧａＮ系、ＡｌＩｎＧａＰＡｓ系のIII−Ｖ族や、ＺｎＯなどのII−VI族としてもよい。半導体構造部１０７の膜厚は、通常０．５〜２０μｍ程度とする。
（第２工程）
半導体積層体１０３の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、III族窒化物半導体層で構成される半導体積層体１０３のエッチングの終点を再現性良く制御できるからである。また、半導体積層体１０３が繋がった状態であると、後工程においてエッチング液でリフトオフ層１０２をエッチングすることができないため、この除去は、少なくとも成長用基板１０１の一部が露出するまで行うものとする。上記の本実施形態では、溝１０８の底部ではリフトオフ層は除去され、成長用基板１０１が完全に露出する例を示した。
半導体積層体１０３の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、III族窒化物半導体層で構成される半導体積層体１０３のエッチングの終点を再現性良く制御できるからである。また、半導体積層体１０３が繋がった状態であると、後工程においてエッチング液でリフトオフ層１０２をエッチングすることができないため、この除去は、少なくとも成長用基板１０１の一部が露出するまで行うものとする。上記の本実施形態では、溝１０８の底部ではリフトオフ層は除去され、成長用基板１０１が完全に露出する例を示した。
本発明において半導体構造部１０７の横断面形状は略四角形であれば特に限定されないが、有効面積の観点から矩形であることが好ましい。この略四角形とは、四角形の他には例えば、コーナーに多少丸みや面取りを有する四角形などを含む。ただし、エッチング進行方向を１方向に維持する観点から、エッチング液が供給される側面１１７Ａは、本発明のクラック発生抑制効果を阻害しない程度に直線領域を有する必要がある。
半導体構造部１０７の１辺は通常２５０〜３０００μｍとする。また、溝１０８の幅は、４０〜２００μｍの範囲内とすることが好ましく、６０〜１００μｍの範囲内とすることがより好ましい。４０μｍ以上とすることにより、溝１０８へのエッチング液の供給を十分に円滑に行うことができ、２００μｍ以下とすることにより、発光面積のロスを最小限に抑えることができるからである。
（第３工程）
本実施形態では、図２（ｂ）に示すように、溝１０８を縦方向に１列おきに樹脂１１０で塞ぐ例を示したが、空隙１１５形成のために溝１０８に設ける樹脂１１０の位置は、それぞれの半導体構造部において１つの側面のみが空隙となり、他の３つの側面が埋め込み部１１３で覆われるようにすれば、特に限定されない。例えば、縦方向の溝のすべてについて、溝の左半分のみ樹脂を設けてもよい。図４は、このような例を示した本発明の他の実施形態にかかるＬＥＤチップ２００の製造方法の一工程を模式横断面図で示したものであり、図２（ｃ）に対応する。この例でも、各半導体構造部２０７の一つの側面２１７Ａのみに空隙２１５を形成し、他の側面２１７Ｂ，２１７Ｃは絶縁膜２１８およびメッキシード層２１１を介して埋め込み部２１３に覆われるようになり、矢印方向にエッチング液が進行するので、半導体構造部２０７に対して一方向のエッチングをすることができる。
本実施形態では、図２（ｂ）に示すように、溝１０８を縦方向に１列おきに樹脂１１０で塞ぐ例を示したが、空隙１１５形成のために溝１０８に設ける樹脂１１０の位置は、それぞれの半導体構造部において１つの側面のみが空隙となり、他の３つの側面が埋め込み部１１３で覆われるようにすれば、特に限定されない。例えば、縦方向の溝のすべてについて、溝の左半分のみ樹脂を設けてもよい。図４は、このような例を示した本発明の他の実施形態にかかるＬＥＤチップ２００の製造方法の一工程を模式横断面図で示したものであり、図２（ｃ）に対応する。この例でも、各半導体構造部２０７の一つの側面２１７Ａのみに空隙２１５を形成し、他の側面２１７Ｂ，２１７Ｃは絶縁膜２１８およびメッキシード層２１１を介して埋め込み部２１３に覆われるようになり、矢印方向にエッチング液が進行するので、半導体構造部２０７に対して一方向のエッチングをすることができる。
また、縦方向の溝にのみ空隙を形成する例を示したが、縦方向および横方向の溝に混在して空隙を形成し、発光構造体ごとに異なる位置の１側面に空隙が形成されるような形態でもよい。
導電性サポート体１１２は、下部電極を兼ねることができる。導電性サポート体１１２は、湿式メッキまたは乾式メッキのようなメッキ法により形成することができる。たとえばＣｕまたはＡｕの電気めっきでは、メッキシード層１１１の表面（導電性サポート体側）としてＣｕ，Ｎｉ，Ａｕなどを用いることができる。この場合、メッキシード層１１１の成長基板側（半導体構造部側）は、半導体構造部１０７および絶縁膜１１８との密着性が十分な金属、例えばＴｉまたはＮｉを用いるのが好ましい。なお、成長基板１０１とメッキシード層１１１に対し密着性を有すると共に、後のケミカルリフトオフ工程においてはエッチングされないが、ケミカルリフトオフ工程後の剥離または除去が可能な金属または絶縁物からなる密着層を、成長基板１０１とメッキシード層１１１との間にさらに設けてもよい。密着層には、例えば、Ｔｉ、Ａｌ、Ｎｉ、Ｃｒ、Ｐｔ、Ａｕおよびそれらの合金またはＳｉＯ２、ＳｉＮを単層または多層で用いることができる。半導体構造部１０７上の導電性サポート体１１２の厚さは、通常８０〜３００μｍ程度である。このとき、半導体構造部１０７上に１０〜５０μｍ程度の薄いメッキ層を形成した後、さらに８０〜２００μｍ程度の厚いメッキ層を形成する２段階のメッキ形成を行ってもよい。このとき、２回目のメッキ形成は、リフトオフ層の除去工程（第４工程）の後に行ってもよい。
また、導電性サポート体１１２を接合法で形成する場合、あらかじめ貫通孔１１４を形成しておいた導電性シリコン基板やＣｕＷ合金基板、Ｍｏ基板などが熱膨張係数、熱伝導率の面で適しており、それぞれの貫通孔位置をアラインメントして接合する。しかし、接合法により導電性サポート体を形成する場合、埋め込み部１１３を予め接合用の基板に形成することは困難である。よって、導電性サポート体１１２はメッキ法により形成することが好ましい。なお、上記２段階のメッキ形成における２回目のメッキ形成を接合法に変更することは容易である。
貫通孔１１４の寸法は、エッチング液の供給効率の観点から、１辺の長さまたは直径が４０〜１００μｍの矩形または円形とすることが好ましい。成長用基板を剥離後（図１（ｇ））、個片化（図１（ｈ））までの間は、複数個の半導体構造部１０７を導電性サポート体１１２のみによって一体支持するため、導電性サポート体１１２が一定の強度を確保できる寸法と配置とする必要がある。
図３に示すように、導電性サポート体１１２Ａで覆われる３つの側面１１７Ｂ，１１７Ｃには、絶縁膜１１８を形成する。メッキシード層１１１は金属なので、半導体構造部１０７の側面に直接形成すると素子として機能しないからである。絶縁膜１１８は、例えばＳｉＯ２やＳｉＮを用いることができる。また、絶縁膜１１８とメッキシード層１１１との間にさらに反射層を形成してもよい。なお、上記実施形態においては、絶縁膜１１８形成後にメッキシード層１１１を形成しているが、絶縁膜１１８を形成せずにメッキシード層１１１を形成し、ケミカルリフトオフ後に半導体構造部１０７とメッキシード層１１１の側面との間にドライエッチング等により隙間を形成して、その隙間に絶縁膜１１８を形成してもよい。
図には示されないが、第３工程は、複数個の半導体構造部１０７の第２伝導型III族窒化物半導体層１０６の主表面とメッキシード層１１１との間に、複数個の第２伝導型III族窒化物半導体層１０６の各々と接するオーミック電極層を形成するのが好ましい。また、オーミック電極層とメッキシード層１１１との間にさらに反射層を形成するか、オーミック電極層が反射層の機能を兼ねることがより好ましい。これらの層形成には、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法を用いることができる。
上記オーミック電極層は、仕事関数の大きな金属、例えばＰｄ，Ｐｔ，Ｒｈ，Ａｕ，Ａｇなどの貴金属やＣｏ，Ｎｉにより形成することができる。また、反射層としては、Ｒｈ等の反射率が高いため、上記オーミック電極層との兼用も可能だが、発光領域が可視領域の場合にはＡｇやＡｌ層等を、紫外線領域の場合にはＲｈやＲｕ層等を用いるのがより好ましい。
第４工程では、貫通孔１１４から溝１０８の空隙１１５へとエッチング液を供給する。このため、第４工程の前に、半導体構造部１０７における４つの側面のうち、エッチングの進行が開始する１つの側面１１７Ａにのみエッチング液が供給され、対向する側面１１７Ｃおよび他の対向する２側面１１７Ｂへのエッチング液の供給は阻害されるように、埋め込み部１１３を溝１０８に形成することが好ましい。このような埋め込み部１１３を形成することで、１つの側面１１７Ａのみからリフトオフ層１０２のエッチングを進行させることができる。
このような例として、本実施形態では、３つの側面１１７Ｂ，１１７Ｃ全てを覆うように埋め込み部１１３を溝１０８に設ける例を説明したが、本発明はこれに限られない。例えば、対向する２つの側面１１７Ｂを覆うように、埋め込み部を溝１０８に設け、側面１１７Ｃが面する溝は空隙または導電性サポート体とは異なる材料による埋め込みとなっていてもよい。この埋め込みとしては、例えばアセトンなどの樹脂を溶解する溶液の導入経路が無く残存した樹脂などが挙げられる。アセトンの侵入経路がなければ、リフトオフ層の除去の前に、この樹脂を除去することはできず、側面１１７Ｃに面する溝にエッチング液が供給されることはない。このような構成でも、対向する２つの側面１１７Ｂの埋め込み部が側面１１７Ｃへのエッチング液の供給を阻害し、エッチング液の供給が貫通孔１１４から空隙１１５への経路に限定されることにより、１つの側面１１７Ａのみからリフトオフ層１０２のエッチングを進行させることができる。
ただし、側面１１７Ｃが面する溝を空隙にすると、リフトオフ層１０２のエッチングが完了したら、エッチング液が当該溝に抜け、これにより、半導体構造部１０７表面の側面１１７Ｃ側端部にクラックが入るおそれがある。よって、当該溝は、空隙とせず、埋め込みとすることが好ましい。
このように対向する２つの側面１１７Ｂのみを覆うように埋め込み部１１３を溝１０８に設けた製造方法で得られる、本発明に従うIII族窒化物半導体縦型構造ＬＥＤチップ３００の模式斜視図を図５に示す。ＬＥＤチップ３００は、導電性サポート体３１２Ａと、導電性サポート体３１２Ａ上の一部に設けられた第２伝導型半導体層３０６、第２伝導型半導体層３０６の上に設けられた発光層３０５、および、発光層３０５の上に設けられた第２伝導型とは異なる伝導型の第１伝導型半導体層３０４を有する、横断面の形状が略四角形の半導体構造部３０７と、を有し、導電性サポート体３１２Ａが、半導体構造部３０７における４つの側面のうち、対向する２つの側面３１７Ｂを覆うことを特徴とする。側面３１７Ａ，３１７Ｃは露出している。なお、この側面３１７Ｂと導電性サポート体３１２Ａとの間には、絶縁膜３１８およびメッキシード層３１１が存在する。ＬＥＤチップ３００は、導電性サポート体３１２Ａが下部電極として働き、半導体構造部３０７上に設けられた上部電極３１６と対になる。
図１（ｄ）〜（ｅ）における樹脂の柱１０９および樹脂１１０の除去は、例えばアセトン、アルコール類などの樹脂を溶解可能な液体により行う。この液体は、沸点以下の温度まで加温してもよい。このとき、樹脂の柱１０９と樹脂１１０との間のメッキシード層１１１は、アセトンなどに溶解しないが、メッキシード層１１１は樹脂１１０や柱１０９に比べて極めて薄い膜であるため、除去は容易である。機械的に除去しても良いし、金属エッチング等により除去しても良い。樹脂の柱（ピラー）１０９を除去後にメッキシード層を除去し、その下の樹脂１１０も同様の液体により除去することにより、貫通孔１１４と空隙１１５が連通する。なお、部分的にメッキシード層１１１を除去し、樹脂１１０を露出させ、露出した樹脂１１０上に直接樹脂の柱（ピラー）１０９を形成してもよいことは勿論である。
（第４工程）
第４工程は、前述の一般的なケミカルリフトオフ法またはフォトケミカルリフトオフ法により行うのが好ましい。使用可能なエッチング液としては、リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液、リフトオフ層がＳｃＮの場合、塩酸、硝酸、有機酸など選択性のある公知のエッチング液を挙げることができる。
第４工程は、前述の一般的なケミカルリフトオフ法またはフォトケミカルリフトオフ法により行うのが好ましい。使用可能なエッチング液としては、リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液、リフトオフ層がＳｃＮの場合、塩酸、硝酸、有機酸など選択性のある公知のエッチング液を挙げることができる。
リフトオフ後には、成長用基板１０１は、メッキシード層１１１を介して導電性サポート体１１２と接着していることが好ましい。これにより、中央クラックやＸ型のクラックだけではなく、エッチングの終端部（側面１１７Ｃ側）に発生する端部クラックも抑制することができる。よって、リフトオフに用いるエッチング液のメッキシード層１１１に対するエッチング性は、全くないか、または、リフトオフの完了後も成長用基板とメッキシード層１１１との接合が維持できる程度であることが好ましい。
成長用基板１０１は機械的に剥がすこともできるし、メッキシード層１１１が成長用基板１０１と直接または接続層を介して接する箇所に特異的なエッチング液を用いることでメッキシード層１１１の一部を化学的に除去して剥離することもできる。化学的に剥離する場合の好適なエッチング液としては、例えばＢＨＦ溶液（ＮＨ４Ｆ／ＨＦ／Ｈ２Ｏ）が挙げられる。ただし、ＢＨＦ溶液は意図しない部分の金属もエッチングしてしまう可能性がある。このため、メッキシード層１１１と成長用基板１０１との間に、上記の接続層として、リフトオフ層のエッチング液では接合を維持できるが、他の方法での剥離または選択エッチングが可能な、メッキシード層１１１とは異なる一時接合用の材料（金属、絶縁膜、樹脂等）を、別途形成しても良い。
また、第４工程により露呈した半導体構造部１０７の面は、ウエット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングおよび／またはウエットエッチングで所定量削ることができる。そのため、図３および図５に示すように、半導体構造部１０７の上面が導電性サポート体１１２Ａよりも低くなる。
さらに、レジストをマスクとしたリフトオフ法により上部電極としてのｎ型オーミック電極およびボンディングパッド電極を形成する。電極材としてはＡｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ａｕなどが用いられ、オーミック電極、ボンディングパッドにはＴｉ、Ｐｔ、Ａｕなどをカバー層として成膜して、配線抵抗の低減とワイヤーボンドの密着性を向上させる。なお、半導体構造部１０７の露出している側面ならびに表面（ボンディングマッド表面を除く）には、ＳｉＯ２やＳｉＮなどの保護膜（絶縁膜）を付与しても良い。
（第５工程）
第５工程では、半導体構造部１０７間を例えばブレードダイサーやレーザーダイサーを用いて切断する。例えば、溝１０８の幅４０〜２００μｍに対し、レーザーダイサーの切りしろは２０〜４０μｍ程度であるため、切断後に半導体構造部１０７の側面を覆う導電性サポート体１１２Ａの幅は９０μｍ以下程度となる。
第５工程では、半導体構造部１０７間を例えばブレードダイサーやレーザーダイサーを用いて切断する。例えば、溝１０８の幅４０〜２００μｍに対し、レーザーダイサーの切りしろは２０〜４０μｍ程度であるため、切断後に半導体構造部１０７の側面を覆う導電性サポート体１１２Ａの幅は９０μｍ以下程度となる。
以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
（実施例）
図１および図２に示す製造方法で、図３に示すＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｎ型III族窒化物半導体層（ＧａＮ層、厚さ：７μｍ）、発光層（ＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型III族窒化物半導体層（ＧａＮ層、厚さ：０．２μｍ）を順次積層して半導体積層体を形成し、その後、サファイア基板の一部が露出するよう、半導体積層体の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面の形状が正方形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の幅Ｗは１２００μｍであり、個々の素子の配置は碁盤の目状とした。素子間のピッチは１３００μｍ、すなわち溝幅は１００μｍである。
図１および図２に示す製造方法で、図３に示すＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｎ型III族窒化物半導体層（ＧａＮ層、厚さ：７μｍ）、発光層（ＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型III族窒化物半導体層（ＧａＮ層、厚さ：０．２μｍ）を順次積層して半導体積層体を形成し、その後、サファイア基板の一部が露出するよう、半導体積層体の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面の形状が正方形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の幅Ｗは１２００μｍであり、個々の素子の配置は碁盤の目状とした。素子間のピッチは１３００μｍ、すなわち溝幅は１００μｍである。
各々のｐ型III族窒化物半導体層の上に、ＥＢ蒸着法によりオーミック電極層（Ａｇ、厚さ：０．２μm）を形成した。また、プラズマＣＶＤにより絶縁膜（ＳｉＯ２、厚さ０．６μｍ）を形成し、各々の半導体構造部における樹脂に覆われない３つの側面と半導体構造部上の一部とを覆う箇所以外の絶縁膜をエッチングにより除去した。その後、エッチング液を供給するための空隙を設けるために、図２（ｂ）に示すように、溝の一部にフォトリソグラフ法を用いて樹脂（フォトレジスト）を設けた。その後、スパッタ法により、半導体構造部の表面（厳密には上記のオーミック電極層および絶縁膜の表面上）、樹脂の表面、および露出している溝の底部および側面にメッキシード層（Ｔｉ／Ｎｉ／Ａｕ、各厚さ：０．０２μｍ／０．２μｍ／０．６μｍ）を形成した。
次に、フォトリソグラフ法を用いて、図２（ｂ）に示す位置に、１００μｍ角の貫通孔形成用のピラーを樹脂（厚膜フォトレジスト：厚さ３０μｍ）により形成した。その後、メッキによりメッキシード層上にＣｕ（半導体積層体上の厚さ：１００μｍ）を形成し、導電性サポート体とした。めっきは硫酸銅系の電解液を用いた電気めっきであり、液温は２５〜３０℃の範囲で、成膜速度は３５μｍ／ｈｒであった。これにより、メッキシード層を形成した溝にはＣｕメッキによる埋め込み部が形成された。このとき、貫通孔形成用のピラーを設けた部位にはＣｕはめっきされず、該ピラーをアセトンで除去することで、導電性サポート体中を貫通して樹脂を設けた溝に通じる、貫通孔を形成した。この際、貫通孔直下のメッキシード層は該ピラーをアセトンで除去した後、ＨＦ添加のＡｕエッチング液を用いて貫通孔直下部を除去した。この貫通孔を介して、引き続きアセトンにより溝の樹脂を取り除き、空隙を形成した。
その後、エッチング液としてＣｒ選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去した。このとき、エッチング液への浸漬によりエッチング液が上記の貫通孔を通ってリフトオフ層に供給され、それぞれの半導体構造部では、リフトオフ層のエッチングが１つの側面のみから進行した。その後、サファイア基板側を僅かにＢＨＦ液に浸し、溝の底部においてサファイア基板と接合している箇所のメッキシード層のＴｉを溶解させ、サファイア基板を剥離した。
リフトオフ後の半導体構造部を光学顕微鏡によって観察し、マクロ・マイクロクラックの発生状況を調べた。調査個数は３８万個で、マクロ・マイクロクラックともに発生個数は皆無であった。
その後、露出したｎ型III族窒化物半導体層を、ドライエッチングにより厚さ方向に３μｍエッチングし、ＫＯＨ溶液によりさらに表面を凹凸化させた。その後、スパッタ法によりｎ型III族窒化物半導体層上にＴｉ／Ａｌを用いてｎ型オーミック電極を形成し、さらにＮｉ／Ａｕによるパッド電極を形成した。その後、露出している半導体構造部の表面、側面および露出している埋め込み部表面上にプラズマＣＶＤによる絶縁膜（ＳｉＯ２、厚さ０．３μｍ）を形成し、パッド電極上部の絶縁膜をエッチングにより除去してパッド電極上部を露出させた。
レーザーダイサーにより埋め込み部を有する導電体サポート部を切断し、半導体構造部における４つの側面のうち、３つの側面を埋め込み部が覆う発光素子を形成した。
（比較例）
図６および図７に示す従来の製造方法でＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、実施例と同じ半導体積層体を形成し、その後、サファイア基板の一部が露出するよう、半導体積層体の一部をドライエッチングにより除去して溝を形成することで、横断面の形状が直径１０００μｍの円形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の素子間のピッチは１２５０μｍである。
図６および図７に示す従来の製造方法でＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、実施例と同じ半導体積層体を形成し、その後、サファイア基板の一部が露出するよう、半導体積層体の一部をドライエッチングにより除去して溝を形成することで、横断面の形状が直径１０００μｍの円形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の素子間のピッチは１２５０μｍである。
個別の半導体構造部のｐ層上に実施例と同様のオーミック電極層を形成し、次いで全ての溝にフォトレジストを埋め込むとともに個々の半導体構造部のｐ−オーミック電極層の部分は開口して、メッキシード層（Ｎｉ／Ａｕ／Ｃｕ）を形成した。次いで、後述のＣｕめっきの際に成膜を防止するため、厚膜レジストによるピラーの形成を行った。形成位置は図７（Ａ）のように半導体構造部を取り囲む升目の辺上とした。なお、ピラー形成位置の接続層はエッチングにより予め除去した。
次いで、硫酸銅系の電解液を用いてＣｕを８０μｍ電気めっきし、導電性サポート体を形成した。液温は２５〜３０℃の範囲で、成膜速度は２５μｍ／ｈｒであった。次いで、ピラー部ならびに溝に埋め込んだレジストをアセトンにより除去し、サポート体の上下に貫通する貫通溝を形成した。なお、図７（Ａ）に示す貫通溝は、幅７０μｍ、長さ９００μｍとして四辺に形成した。
その後、エッチング液としてＣｒ選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去してサファイア基板を剥離した。このとき、それぞれの半導体構造部では、リフトオフ層のエッチングが半導体構造部の外周部から中央部に向かって進行し、中央部のリフトオフ層が最後に除去された。
リフトオフ後の半導体構造部を光学顕微鏡によって観察したところ、比較例では調査個数１９００個のうち、コーナーから中央部に大きく伸展するX型のクラックが発生したものは３８個（発生率は２．０％）であったが、半導体構造部の中央領域に点状のクラックが発生した試料が１０４５個あり、発生率は５５．０％であった。
本発明によれば、半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質の半導体素子、および該半導体素子を製造する方法を提供することが可能となった。
１００ III族窒化物半導体ＬＥＤチップ
１０１ 成長用基板
１０２ リフトオフ層
１０３ 半導体積層体
１０４ 第１伝導型III族窒化物半導体層
１０５ 発光層
１０６ 第２伝導型III族窒化物半導体層
１０７ 半導体構造部
１０８ 溝
１０９ 樹脂の柱（ピラー）
１１０ 樹脂
１１１ メッキシード層
１１２ 導電性サポート体
１１２Ａ 切断後の導電性サポート体
１１３ 埋め込み部
１１４ 貫通孔
１１５ 空隙
１１６ 上部電極
１１７Ａ 側面（エッチング液を供給する側面）
１１７Ｂ 対向する２つの側面
１１７Ｃ 側面（エッチング終了時にエッチング液が到達する側面）
１１８ 絶縁膜
１０１ 成長用基板
１０２ リフトオフ層
１０３ 半導体積層体
１０４ 第１伝導型III族窒化物半導体層
１０５ 発光層
１０６ 第２伝導型III族窒化物半導体層
１０７ 半導体構造部
１０８ 溝
１０９ 樹脂の柱（ピラー）
１１０ 樹脂
１１１ メッキシード層
１１２ 導電性サポート体
１１２Ａ 切断後の導電性サポート体
１１３ 埋め込み部
１１４ 貫通孔
１１５ 空隙
１１６ 上部電極
１１７Ａ 側面（エッチング液を供給する側面）
１１７Ｂ 対向する２つの側面
１１７Ｃ 側面（エッチング終了時にエッチング液が到達する側面）
１１８ 絶縁膜
Claims (8)
- 成長用基板の上にリフトオフ層を介して、半導体層を形成する第１工程と、
該半導体層の一部を除去して、前記成長用基板の一部が底部で露出する溝を格子状に形成することで、横断面の形状が略四角形の半導体構造部を複数個形成する第２工程と、
複数個の前記半導体構造部を一体支持する導電性サポート体を形成する第３工程と、
ケミカルリフトオフ法を用いて、前記リフトオフ層を除去する第４工程と、
前記半導体構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する第５工程と、を有し、
前記第４工程では、前記導電性サポート体の前記溝の上方に位置する部分に設けた貫通孔から前記溝へエッチング液を供給するにあたり、それぞれの前記半導体構造部の１つの側面のみから前記リフトオフ層のエッチングを進行させることを特徴とする半導体素子の製造方法。 - 前記第４工程の前に、それぞれの前記半導体構造部における４つの側面のうち、エッチングの進行が開始する前記１つの側面にのみ前記エッチング液が供給され、他の３つの側面への前記エッチング液の供給を阻害する埋め込み部を、前記溝に形成する請求項１に記載の半導体素子の製造方法。
- 前記導電性サポート体が前記埋め込み部を兼ねる請求項２に記載の半導体素子の製造方法。
- 前記第３工程では、前記導電性サポート体をメッキ法により形成する請求項３に記載の半導体素子の製造方法。
- 前記第３工程は、
前記溝の前記埋め込み部を形成しない部分を樹脂で塞ぐ工程と、
前記半導体構造部の表面、前記樹脂の表面、および露出している前記溝の底部にメッキ法により前記埋め込み部を兼ねた導電性サポート体を成長させる工程と、
前記導電性サポート体に前記貫通孔を形成する工程と、
前記孔を介して前記樹脂を除去することで、前記溝の前記部分を空隙とする工程と、
を有し、
前記第４工程では、前記貫通孔から前記溝の空隙へとエッチング液を供給する請求項４に記載の半導体素子の製造方法。 - それぞれの前記半導体構造部における前記他の３つの側面全てを覆うように、前記埋め込み部を前記溝に設ける請求項２〜５のいずれか１項に記載の半導体素子の製造方法。
- それぞれの前記半導体構造部における前記他の３つの側面のうち、対向する２つの側面を覆うように、前記埋め込み部を前記溝に設ける請求項２〜５のいずれか１項に記載の半導体素子の製造方法。
- 導電性サポート体と、該導電性サポート体上の一部に設けられ、横断面の形状が略四角形の半導体構造部と、を有し、
前記導電性サポート体が、前記半導体構造部における４つの側面のうち、３つの側面、または、対向する２つの側面を覆うことを特徴とする半導体素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2011/005485 WO2013046267A1 (ja) | 2011-09-28 | 2011-09-28 | 半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013046267A1 true JPWO2013046267A1 (ja) | 2015-03-26 |
| JP5774712B2 JP5774712B2 (ja) | 2015-09-09 |
Family
ID=47994393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013535634A Active JP5774712B2 (ja) | 2011-09-28 | 2011-09-28 | 半導体素子およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9184338B2 (ja) |
| JP (1) | JP5774712B2 (ja) |
| KR (1) | KR20140081841A (ja) |
| CN (1) | CN103890914B (ja) |
| WO (1) | WO2013046267A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014049885A1 (ja) * | 2012-09-28 | 2014-04-03 | ウェーブスクエア，インコーポレイテッド | Iii族窒化物半導体素子およびその製造方法 |
| JP6042994B2 (ja) * | 2012-10-26 | 2016-12-14 | アールエフエイチアイシー コーポレイション | 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法 |
| KR101652350B1 (ko) * | 2014-09-12 | 2016-09-01 | 주식회사 글로벌식스 | 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법 |
| KR102546307B1 (ko) * | 2015-12-02 | 2023-06-21 | 삼성전자주식회사 | 발광 소자 및 이를 포함하는 표시 장치 |
| CN106299073B (zh) * | 2016-09-30 | 2019-02-19 | 映瑞光电科技(上海)有限公司 | 发光二极管晶圆及其形成方法 |
| CN108878604B (zh) * | 2018-07-04 | 2020-01-21 | 中国科学院半导体研究所 | 一种垂直结构发光二极管芯片的制作方法 |
| JP2024064422A (ja) * | 2022-10-28 | 2024-05-14 | 沖電気工業株式会社 | 半導体素子の製造方法、半導体層支持構造体、および半導体基板 |
| JP2024064494A (ja) * | 2022-10-28 | 2024-05-14 | 沖電気工業株式会社 | 半導体素子の製造方法、半導体層支持構造体、および半導体基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200929A (ja) * | 2006-01-23 | 2007-08-09 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| US20080030127A1 (en) * | 2006-08-07 | 2008-02-07 | Ritdisplay Corporation | Organic light-emitting device with heat dissipation structure |
| JP2008078275A (ja) * | 2006-09-20 | 2008-04-03 | Tohoku Univ | 化合物半導体素子の製造方法 |
| JP2011187496A (ja) * | 2010-03-04 | 2011-09-22 | Dowa Electronics Materials Co Ltd | 半導体発光素子およびその製造方法 |
| WO2012153370A1 (ja) * | 2011-05-12 | 2012-11-15 | ウェーブスクエア，インコーポレイテッド | Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191474B1 (en) * | 1997-12-31 | 2001-02-20 | Micron Technology, Inc. | Vertically mountable interposer assembly and method |
| JP4211359B2 (ja) * | 2002-03-06 | 2009-01-21 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
| US7534702B2 (en) * | 2004-06-29 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US7696523B2 (en) * | 2006-03-14 | 2010-04-13 | Lg Electronics Inc. | Light emitting device having vertical structure and method for manufacturing the same |
| CN101276806A (zh) * | 2006-05-24 | 2008-10-01 | 国际整流器公司 | 具有双边的单器件冷却和浸浴冷却的无线连接功率模块 |
| US8680666B2 (en) * | 2006-05-24 | 2014-03-25 | International Rectifier Corporation | Bond wireless power module with double-sided single device cooling and immersion bath cooling |
| WO2009148253A2 (ko) * | 2008-06-02 | 2009-12-10 | 고려대학교 산학협력단 | 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자 |
| US8587017B2 (en) * | 2009-07-05 | 2013-11-19 | Industrial Technology Research Institute | Light emitting device and method of fabricating a light emitting device |
| CN102687288B (zh) * | 2009-11-05 | 2016-04-06 | Bbsa有限公司 | 第iii族氮化物半导体纵向结构led芯片及其制造方法 |
-
2011
- 2011-09-28 JP JP2013535634A patent/JP5774712B2/ja active Active
- 2011-09-28 KR KR1020147011123A patent/KR20140081841A/ko not_active Application Discontinuation
- 2011-09-28 WO PCT/JP2011/005485 patent/WO2013046267A1/ja active Application Filing
- 2011-09-28 US US14/347,443 patent/US9184338B2/en not_active Expired - Fee Related
- 2011-09-28 CN CN201180073850.9A patent/CN103890914B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200929A (ja) * | 2006-01-23 | 2007-08-09 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| US20080030127A1 (en) * | 2006-08-07 | 2008-02-07 | Ritdisplay Corporation | Organic light-emitting device with heat dissipation structure |
| JP2008078275A (ja) * | 2006-09-20 | 2008-04-03 | Tohoku Univ | 化合物半導体素子の製造方法 |
| JP2011187496A (ja) * | 2010-03-04 | 2011-09-22 | Dowa Electronics Materials Co Ltd | 半導体発光素子およびその製造方法 |
| WO2012153370A1 (ja) * | 2011-05-12 | 2012-11-15 | ウェーブスクエア，インコーポレイテッド | Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140284770A1 (en) | 2014-09-25 |
| WO2013046267A1 (ja) | 2013-04-04 |
| US9184338B2 (en) | 2015-11-10 |
| CN103890914A (zh) | 2014-06-25 |
| CN103890914B (zh) | 2016-08-17 |
| JP5774712B2 (ja) | 2015-09-09 |
| KR20140081841A (ko) | 2014-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5774712B2 (ja) | 半導体素子およびその製造方法 | |
| JP5690738B2 (ja) | Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法 | |
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| JP5723442B2 (ja) | Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法 | |
| JP5881689B2 (ja) | 発光素子チップ及びその製造方法 | |
| JP6059238B2 (ja) | Ｉｉｉ族窒化物半導体素子およびその製造方法 | |
| US8921227B2 (en) | Semiconductor device assembly and semiconductor device and method of manufacturing the same | |
| JP4940359B1 (ja) | 発光素子と発光素子および半導体素子の製造方法 | |
| KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| JP5934720B2 (ja) | Ｉｉｉ族窒化物半導体素子およびその製造方法 | |
| KR20090114870A (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| JP2009283762A (ja) | 窒化物系化合物半導体ｌｅｄの製造方法 | |
| JP5723431B2 (ja) | Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップ | |
| TWI811729B (zh) | 半導體結構及其製作方法 | |
| TW201205873A (en) | Fabrication method of semiconductor light emitting element | |
| JP5918367B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP5763858B2 (ja) | Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法 | |
| WO2014006655A1 (ja) | Iii族窒化物半導体素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5774712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |