JP2024064422A - 半導体素子の製造方法、半導体層支持構造体、および半導体基板 - Google Patents

半導体素子の製造方法、半導体層支持構造体、および半導体基板 Download PDF

Info

Publication number
JP2024064422A
JP2024064422A JP2022173002A JP2022173002A JP2024064422A JP 2024064422 A JP2024064422 A JP 2024064422A JP 2022173002 A JP2022173002 A JP 2022173002A JP 2022173002 A JP2022173002 A JP 2022173002A JP 2024064422 A JP2024064422 A JP 2024064422A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor
semiconductor layer
semiconductor layers
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022173002A
Other languages
English (en)
Inventor
伸哉 十文字
Shinya Jumonji
達 小酒
Tatsu Kosake
貴人 鈴木
Takahito Suzuki
兼一 谷川
Kenichi Tanigawa
佑亮 中井
Yusuke Nakai
寛人 川田
Hiroto Kawada
元一郎 松尾
Genichiro Matsuo
由隆 北島
Yoshitaka Kitajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2022173002A priority Critical patent/JP2024064422A/ja
Priority to EP23189698.6A priority patent/EP4362066A1/en
Priority to US18/446,271 priority patent/US20240145631A1/en
Priority to TW112130440A priority patent/TW202418381A/zh
Priority to CN202311036694.XA priority patent/CN117954535A/zh
Publication of JP2024064422A publication Critical patent/JP2024064422A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】研磨工程において、半導体層の仕上げ厚さを正確に制御できるようにする。【解決手段】半導体素子の製造方法は、サファイヤ基板（１１）上に、サファイヤ基板（１１）側の第１の面（１２ｓ）とその反対側の第２の面（１２ｔ）とを有する複数の半導体層（１２）を形成する工程と、複数の半導体層（１２）の第２の面（１２ｔ）を粘着部材（１４）を介して保持部材（１５）に接合する接合工程と、複数の半導体層（１２）の第１の面（１２ｓ）にレーザ光を照射し、複数の半導体層（１２）をサファイヤ基板（１１）から剥離する剥離工程と、複数の半導体層（１２）の第１の面（１２ｓ）を研磨する研磨工程とを有する。複数の半導体層（１２）のうち、少なくとも１つの半導体層（１２）は、第２の面（１２ｔ）から第１の面（１２ｓ）に向かって延在する研磨用目印部（１２ｈ）を有する。研磨工程では、研磨用目印部（１２ｈ）が研磨面に露出するまで研磨を行う。【選択図】図１０

Description

本開示は、半導体素子の製造方法、半導体層支持構造体、および半導体基板に関する。
従来より、半導体層の表面を研磨により平坦化する技術が知られている（例えば、特許文献１参照）。
特開２００６－８６３８８号公報（要約参照）
しかしながら、研磨工程では、半導体層の仕上がり厚さを正確に制御することが難しい。
本開示は、研磨工程において半導体層の仕上がり厚さを正確に制御できるようにすることを目的とする。
本開示の半導体素子の製造方法は、サファイヤ基板上に、サファイヤ基板側の第１の面とその反対側の第２の面とを有する複数の半導体層を形成する工程と、複数の半導体層の第２の面を粘着部材を介して保持部材に接合する接合工程と、複数の半導体層の第１の面にレーザ光を照射し、複数の半導体層をサファイヤ基板から剥離する剥離工程と、複数の半導体層の第１の面を研磨する研磨工程とを有する。複数の半導体層のうち、少なくとも１つの半導体層は、第２の面から第１の面に向かって延在する研磨用目印部を有する。研磨工程では、研磨用目印部が研磨面に露出するまで研磨を行う。
本開示によれば、研磨用目印部が研磨面に露出するか否かを確認しながら研磨を行うことができるため、半導体層の仕上がり厚さを正確に制御することができる。
実施の形態１の半導体素子の製造方法を示すフローチャートである。 実施の形態１の半導体素子の製造方法において、サファイヤ基板上に半導体薄膜層を形成した状態を概略的に示す斜視図（Ａ）および断面図（Ｂ）である。 実施の形態１の半導体素子の製造方法において、サファイヤ基板上で分離された半導体層を概略的に示す平面図である。 実施の形態１の半導体素子の製造方法において、半導体層の形状を概略的に示す斜視図である。 実施の形態１の半導体素子の製造方法における、半導体薄膜層の個片化工程および穴部の形成工程を概略的に示す断面図（Ａ），（Ｂ）である。 実施の形態１の半導体素子の製造方法において、半導体層を粘着部材を介してガラス基板に接合した状態を概略的に示す断面図である。 図６の粘着部材の構成例を概略的に示す断面図（Ａ），（Ｂ）である。 実施の形態１の半導体素子の製造方法における、半導体層のサファイヤ基板からの剥離工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。 実施の形態１の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。 実施の形態１の半導体素子の製造方法における、半導体層の仕上げ厚さの制御方法を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。 実施の形態１の半導体素子の製造方法における、半導体層支持構造体を概略的に示す断面図である。 実施の形態１の半導体素子の製造方法における、半導体層のシリコン基板への接合工程、および粘着部材の除去工程を概略的に示す断面図（Ａ），（Ｂ）である。 実施の形態２の半導体素子の製造方法における、サファイヤ基板上で分離された半導体層を示す平面図である。 実施の形態２の半導体素子の製造方法における、半導体層上の粘着部材を示す平面図である。 実施の形態２の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。 実施の形態３の半導体素子の製造方法を示すフローチャートである。 実施の形態３の半導体素子の製造方法における、サファイヤ基板上で分離された半導体層を示す平面図である。 実施の形態３の半導体素子の製造方法における、半導体層上の支持体を示す平面図である。 実施の形態３の半導体素子の製造方法における、半導体薄膜層の穴部の形成工程、支持体層の形成工程、および支持体層の個片化工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。 実施の形態３の半導体素子の製造方法において、支持体を粘着部材を介してガラス基板に接合した状態を概略的に示す断面図である。 図２０の粘着部材の構成例を概略的に示す断面図（Ａ），（Ｂ）である。 実施の形態３の半導体素子の製造方法における、半導体層のサファイヤ基板からの剥離工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。 実施の形態３の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。 実施の形態３の半導体素子の製造方法における、半導体層支持構造体を概略的に示す断面図である。 実施の形態３の半導体素子の製造方法における、半導体層のシリコン基板への接合工程と、粘着部材の除去工程と、支持体の除去工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。 実施の形態３の半導体素子における、半導体層の研磨工程の他の例を概略的に示す図である。 実施の形態４の半導体素子の製造方法を示すフローチャートである。 実施の形態４の半導体素子の製造方法において、サファイヤ基板上で分離された半導体層を概略的に示す平面図である。 実施の形態４の半導体素子の製造方法における、半導体層の形状を概略的に示す斜視図である。 実施の形態４の半導体素子の製造方法における、半導体層および支持体の形状を概略的に示す斜視図である。 実施の形態４の半導体素子の製造方法における、半導体層の切欠き部の形成工程、支持体層の形成工程、および支持体層の個片化工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。 実施の形態４の半導体素子の製造方法における、半導体層のサファイヤ基板からの剥離工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。 実施の形態４の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。 実施の形態４の半導体素子の製造方法における、半導体層支持構造体を概略的に示す断面図である。 実施の形態４の半導体素子の製造方法における、半導体層のシリコン基板への接合工程と、粘着部材の除去工程と、支持体の除去工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
以下に、実施の形態に係る半導体素子の製造方法、並びに、半導体素子の製造に用いる半導体層支持構造体について、図面を参照して説明する。以下の実施の形態は、例にすぎず、本開示の範囲内で種々の変更が可能である。
≪実施の形態１≫
図１は、実施の形態１の半導体素子の製造方法を示すフローチャートである。図１に示すステップＳ１０１では、成長基板としてのサファイヤ基板１１上に半導体薄膜層１２ａを形成する。図２（Ａ）および（Ｂ）は、サファイヤ基板１１上に半導体薄膜層１２ａを形成した状態を概略的に示す斜視図および断面図である。
＜半導体薄膜層の形成工程＞
サファイヤ基板１１は、その表面に半導体薄膜層１２ａをエピタキシャル成長させる成長基板であり、ここでは円形のウエハである。なお、半導体薄膜層１２ａをエピタキシャル成長させることができれば、サファイヤ基板以外の成長基板を用いてもよい。
半導体薄膜層１２ａは、窒化物半導体からなる層であり、より具体的にはＧａＮ（窒化ガリウム）からなる層である。半導体薄膜層１２ａは、サファイヤ基板１１上にＧａＮ層の単結晶をエピタキシャル成長させることによって形成することができる。なお、半導体薄膜層１２ａは、窒化物半導体からなる層には限定されず、窒化物半導体以外の半導体をさらに含んでいてもよい。
半導体薄膜層１２ａは、ＬＥＤ（発光ダイオード）として用いられる場合には、例えば、バッファ層、ｎ型ＧａＮ層、ｎ型ＡｌＧａＮ層、ＩｎＧａＮ層、ｐ型ＡｌＧａＮ層、ｐ型ＧａＮ層を積層した積層体とすることができる。
＜半導体薄膜層の個片化工程、および穴部の形成工程＞
続くステップＳ１０２（図１）では、サファイヤ基板１１上の半導体薄膜層１２ａを、フォトリソグラフィによりパターニングし、複数の半導体層１２に分離（個片化）する。なお、半導体層１２は、半導体薄膜（または半導体薄膜片）とも称する。
図３は、分離後の半導体層１２を示す平面図である。半導体層１２は、互いに直交する２方向に延在する溝部１０１によって、グリッド状に分離されている。半導体層１２の形状は四角形であり、より具体的には、１辺が１ｍｍ～１０ｍｍの正方形である。但し、半導体層１２の形状は正方形に限らず、長方形であってもよく、他の形状であってもよい。
図３に示した例では、サファイヤ基板１１上に２９個の半導体層１２が配列されており、チップ部Ｐ１～Ｐ２９を構成している。これらのうち、２５個のチップ部Ｐ２～Ｐ１１，Ｐ１３～Ｐ１７，Ｐ１９～Ｐ２８は、５行５列に形成されている。また、１行目の中央（チップ部Ｐ４）、１列目の中央（チップ部Ｐ１３）、５列目の中央（チップ部Ｐ１７）および５行目の中央（チップ部Ｐ２６）のそれぞれの外周側に、チップ部Ｐ１，Ｐ１２，Ｐ１８，Ｐ２９が形成されている。但し、チップ部の数および配列は、この例には限定されない。
図４は、１つの半導体層１２の形状を概略的に示す斜視図である。半導体層１２は、サファイヤ基板１１側の第１の面１２ｓと、その反対側の第２の面１２ｔとを有する。
半導体層１２は、第２の面１２ｔから第１の面１２ｓに向けて延在する研磨用目印部としての穴部１２ｈを有する。穴部１２ｈの延在方向は、例えば、第１の面１２ｓおよび第２の面１２ｔに直交する方向である。穴部１２ｈは、第１の面１２ｓには到達しない深さを有する。穴部１２ｈの断面形状は、ここでは円形であるが、他の形状であってもよい。
この例では、半導体層１２の４つの角部の近傍（すなわち四隅）に、穴部１２ｈがそれぞれ形成されている。４つの穴部１２ｈ（符号Ｈ１，Ｈ２，Ｈ３，Ｈ４で示す）は、第２の面１２ｔからの深さｄ１，ｄ２，ｄ３，ｄ４を有する。
４つの穴部１２ｈの深さｄ１～ｄ４は、全て同じでもよい。あるいは、いずれかの穴部１２ｈの深さが、他の穴部１２ｈと異なっていてもよい。また、穴部１２ｈの深さｄ１，ｄ２，ｄ３，ｄ４が、例えば、ｄ１＜ｄ２＜ｄ３＜ｄ４を満足してもよい。
なお、ここでは、図３に示した全ての半導体層１２（Ｐ１～Ｐ２９）が穴部１２ｈを有しているが、少なくとも１つの半導体層１２が穴部１２ｈを有していればよい。また、１つの半導体層１２が４つの穴部１２ｈを有する必要はなく、少なくとも１つの穴部１２ｈを有していればよい。
図５（Ａ），（Ｂ）は、サファイヤ基板１１上の半導体薄膜層１２ａの個片化工程、および半導体層１２に穴部１２ｈを形成する工程を概略的に示す断面図である。図５（Ａ），（Ｂ）は、図３に示した符号Ａ－Ａにおける断面図に相当する。
図５（Ａ）に示すように半導体薄膜層１２ａを複数の半導体層１２に分離したのち、ステップＳ１０３（図１）において、図５（Ｂ）に示すように半導体層１２に穴部１２ｈを形成する。穴部１２ｈは、例えばフォトリソグラフィによって形成することができる。
これにより、サファイヤ基板１１と、その上に形成された複数の半導体層１２とを有する、半導体基板１００が形成される。
＜ガラス基板への接合工程＞
続くステップＳ１０４（図１）では、半導体層１２を、粘着部材１４を介して、保持部材としてのガラス基板１５に接合する。図６は、半導体層１２を、粘着部材１４を介してガラス基板１５に接合した状態を概略的に示す断面図である。
ガラス基板１５は、サファイヤ基板１１と半導体層１２とを保持する保持部材である。なお、保持部材として必要な強度および耐溶剤性を有していれば、ガラス基板の代わりに、他の材質の保持部材を用いてもよい。
粘着部材１４は、半導体層１２よりも柔らかい。粘着部材１４は、その一部または全部が後述する粘着層で形成されており、粘着層は粘弾性を有する。半導体層１２および粘着部材１４が、ガラス基板１５等を介して、半導体層１２と粘着部材１４との積層方向に荷重を受けた場合には、粘着部材１４が半導体層１２よりも変形し易い。
そのため、例えば後述する研磨工程において、半導体層１２および粘着部材１４が、研磨装置のキャリア５０（図９（Ａ））から上記積層方向に荷重を受けた場合には、粘着部材１４が変形し易く、半導体層１２に加わる応力等を吸収することができる。
図７（Ａ），（Ｂ）は、粘着部材１４の構成例を概略的に示す断面図である。図７（Ａ）に示した例では、粘着部材１４は粘着シートとして構成されている。この場合、粘着部材１４は、基材１４１と、基材１４１の半導体層１２側の面に設けられた第１の粘着層１４２と、基材１４１のガラス基板１５側の面に設けられた第２の粘着層１４３とを有する。
基材１４１は、ヤング率が１ＧＰａ以上であることが望ましい。基材１４１の材質は、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、ポリエステル、ポリアミド、ポリカーボネート、ポリアセタール、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルケトン等である。
基材１４１がポリエステル（一例として、ポリエチレンテレフタレート（ＰＥＴ））で形成されている場合、ヤング率は、例えば４．６～５．１ＧＰａである。基材１４１の厚さは、例えば１００μｍである。
粘着層１４２，１４３は、５０℃での貯蔵弾性率が０．０３～０．１５ＭＰａである粘着剤で形成されている。粘着層１４２，１４３のそれぞれの厚さは、例えば１μｍ～１０μｍ以下である。粘着層１４２，１４３の材質は、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、エポキシ系粘着剤である。
粘着部材１４が粘着シートの場合、粘着部材１４の厚さは、半導体層１２の厚さ（１μｍ～１０μｍ）よりも厚い。
このような粘着部材１４（粘着シート）としては、例えば、熱剥離式の粘着シートを用いることができる。熱剥離式の粘着シートは、常温で粘着力を発揮し、加熱すると粘着力を消失するため、後述する粘着部材１４の除去（ステップＳ１０８）を簡単に行うことができる。
一方、図７（Ｂ）に示した例では、粘着部材１４は基材を有さず、粘着層１４０の一層で構成されている。粘着層１４０の厚さ、材質および貯蔵弾性率は、図７（Ａ）に示した粘着層１４２，１４３と同様である。
粘着部材１４が図７（Ａ），（Ｂ）の何れの構成を有する場合も、粘着層の一部は半導体層１２の穴部１２ｈ内に入り込むことができる。これにより、粘着部材１４と半導体層１２との間の粘着力が増加する。
＜半導体層の剥離工程＞
続くステップＳ１０５（図１）では、半導体層１２にレーザ光を照射し、半導体層１２をサファイヤ基板１１から剥離する。図８（Ａ）～（Ｃ）は、半導体層１２のサファイヤ基板１１からの剥離工程を概略的に示す断面図である。
サファイヤ基板１１はレーザ光を透過するため、図８（Ａ）に示すように、半導体基板１００のサファイヤ基板１１側から、半導体層１２にレーザ光（符号Ｌで示す）を照射することができる。
レーザ光はサファイヤ基板１１と半導体層１２との界面に照射され、半導体層１２のレーザ光が照射された部分が局所的に加熱されて昇華する。これにより、図８（Ｂ）に示すように、半導体層１２がサファイヤ基板１１から剥離する。このようにレーザ光を用いて半導体層１２をサファイヤ基板１１から剥離する方法を、レーザーリフトオフと称する。
これにより、図８（Ｃ）に示すように、複数の半導体層１２が粘着部材１４を介してガラス基板１５で支持された中間構造体（研磨前構造体）１１０が得られる。半導体層１２のサファイヤ基板１１から剥離した第１の面１２ｓは、剥離工程でのレーザ光の照射により表面粗さが粗くなっている。
＜半導体層の研磨工程＞
続くステップＳ１０６（図１）では、半導体層１２を研磨する。図９（Ａ），（Ｂ）は、半導体層１２の研磨工程を概略的に示す断面図および斜視図である。
図９（Ａ）に示すように、研磨装置は、中間構造体１１０を保持するキャリア５０と、中間構造体１１０の半導体層１２を研磨する研磨プレート６０とを有する。キャリア５０は、例えば、研磨プレート６０と対向する円板部５２と、これを支持する支軸５１とを有する。研磨工程では、中間構造体１１０のガラス基板１５を、キャリア５０の円板部５２の底面に固定する。
図９（Ｂ）に示すように、研磨プレート６０は、その表面に研磨パッド６１を有し、当該表面に直交する回転軸Ａｘを中心として矢印Ｒで示す方向に回転する。研磨プレート６０の回転に加えて、キャリア５０を支軸５１を中心に回転させてもよい。
キャリア５０は研磨プレート６０に向けて押圧され、半導体層１２の第１の面１２ｓが研磨プレート６０の研磨パッド６１に押し当てられる。研磨プレート６０の研磨パッド６１上には、砥粒（研磨剤）を含むスラリーが供給される。
研磨方法は、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を用いる。ＣＭＰは、砥粒が有する表面化学作用、またはスラリーに含まれる化学成分の作用によって、スラリーと研磨対象物との相対運動による機械的研磨（表面除去）効果を増大させ、極めて平滑な研磨面を得る技術である。
この実施の形態１では、スラリーが、隣り合う半導体層１２の間の溝部１０１を流れるため、研磨効果が増大し、半導体層１２の研磨面を、表面粗さが１０ｎｍ以下となるように容易に平滑化することができる。
図１０（Ａ）～（Ｃ）は、研磨工程における半導体層１２の仕上げ厚さの制御方法を概略的に示す断面図である。半導体層１２には、上述したように、第２の面１２ｔから第１の面１２ｓに向けて延在する穴部１２ｈが形成されている。
穴部１２ｈは、第１の面１２ｓに到達しない深さＤを有する。穴部１２ｈの深さＤは、半導体層１２の所望の仕上げ厚さに設定されている。第１の面１２ｓから穴部１２ｈの底までの距離Ａは、必要な研磨量（規定量）に対応する。
研磨工程では、一定時間ごとに研磨プレート６０の回転を停止する。そして、研磨作業者が中間構造体１１０をキャリア５０から取り外し、半導体層１２の研磨面を目視で観察する。
図１０（Ｂ）に示すように、半導体層１２の第１の面１２ｓからの研磨量が一定量に達するまでは、穴部１２ｈは研磨面に露出していない。この場合には、再び中間構造体１１０をキャリア５０に取り付け、研磨プレート６０の回転を開始し、研磨を再開する。
研磨開始（再開）後、次に停止するまでの時間は、研磨プレート６０の回転速度、研磨レートおよび半導体層１２の目標厚さを考慮し、当該時間における研磨量が規定量となるように決定する。
図１０（Ｃ）に示すように研磨量が規定量に達すると、研磨面に穴部１２ｈが露出する。言い換えると、穴部１２ｈが半導体層１２を貫通する。この時点で研磨を終了することにより、半導体層１２の仕上げ厚さを、穴部１２ｈの深さＤと同じに制御することができる。
また、半導体層１２が深さの異なる穴部１２ｈを有する場合には、次のような柔軟な研磨制御も可能になる。
例えば、図４に示したように、各半導体層１２の４つの穴部１２ｈ（符号Ｈ１～Ｈ４）の深さｄ１～ｄ４がｄ１＜ｄ２＜ｄ３＜ｄ４を満足する場合には、全ての半導体層１２において深さｄ４の穴部１２ｈ（符号Ｈ４の穴部１２ｈ）が露出した時点で、研磨を停止することができる。このようにすれば、全ての半導体層１２の仕上げ厚さを、ｄ４以下に制御することができる。
また、穴部１２ｈの形成誤差あるいは研磨面の平面度を考慮し、全ての半導体層１２において深さｄ４の穴部１２ｈ（符号Ｈ４の穴部１２ｈ）が露出し、さらに、少なくとも１つの半導体層１２において深さｄ３の穴部１２ｈ（符号Ｈ３の穴部１２ｈ）が露出した時点で、研磨を停止するようにしてもよい。このようにすれば、全ての半導体層１２の仕上げ厚さを、ｄ３以上、ｄ４以下に制御することができる。
また、研磨し過ぎを防止する観点から、少なくとも１つの半導体層１２において深さｄ１の穴部１２ｈ（符号Ｈ１の穴部１２ｈ）で露出した時点で、研磨を停止するようにしてもよい。このようにすれば、全ての半導体層１２の仕上げ厚さを、ｄ１以上に制御することができる。
研磨工程では、半導体層１２が、この半導体層１２よりも厚く且つ柔らかい粘着部材１４を介して支持されているため、半導体層１２が研磨時に受ける負荷（応力など）が低減され、半導体層１２の第１の面１２ｓの割れや欠けの発生を防止することができる。
以上の研磨工程により、図１１に示すように、複数の半導体層１２が、粘着部材１４を介してガラス基板１５で支持された、半導体層支持構造体１２０が得られる。
図１２（Ａ），（Ｂ）は、半導体層１２のシリコン基板２１への接合工程、および粘着部材１４の除去工程を示す模式図である。
＜シリコン基板への接合工程＞
ステップＳ１０７（図１）では、キャリア５０から取り外した半導体層支持構造体１２０の半導体層１２の研磨済みの面を、図１２（Ａ）に示すように、転写基板としてのシリコン基板２１に接合する。
シリコン基板２１は、シリコン（Ｓｉ）で形成された基板であり、成長基板としてのサファイヤ基板１１とは異種の基板である。半導体層１２の研磨済みの面は、表面粗さが１０ｎｍ以下となる高い平滑性を有するため、分子間力によってシリコン基板２１の表面に接合される。
なお、シリコン基板２１には、予め配線パターン等を形成しておいてもよい。また、シリコン基板２１の代わりに、他の材質の転写基板を用いてもよい。
＜粘着部材の除去工程＞
続くステップＳ１０８（図１）では、図１２（Ｂ）に示すように、粘着部材１４を除去する。粘着部材１４が熱剥離式の粘着シート（図７（Ａ））である場合には、所定の温度まで加熱して粘着部材１４の粘着力を消失させることにより、粘着部材１４を剥離することができる。粘着部材１４が粘着層１４０（図７（Ｂ））である場合には、例えば、溶剤で粘着層１４０を溶解して除去することができる。
粘着部材１４を除去することにより、シリコン基板２１上に複数の半導体層１２がグリッド状に配列されたベース基板１３０が得られる。半導体層１２は、半導体素子とも称する。
ベース基板１３０の半導体層１２は、パターニングによってメサ構造を形成し、電極あるいは配線パターンを形成することにより、例えばＬＥＤとなる。これにより、例えば、シリコン基板２１上にＬＥＤがグリッド状に配列されたマイクロＬＥＤ表示装置が形成される。
また、半導体層１２の穴部１２ｈを含む外周部分は、このパターニング時に除去してもよい。この場合、半導体層１２の穴部１２ｈよりも内側の中央部分が、例えばＬＥＤとなる。
＜実施の形態１の効果＞
以上説明したように、実施の形態１の半導体素子の形成方法は、サファイヤ基板１１上に複数の半導体層１２を形成する工程と、複数の半導体層１２の第２の面１２ｔを粘着部材１４を介してガラス基板１５（保持部材）に接合する接合工程と、複数の半導体層１２の第１の面１２ｓにレーザ光を照射してサファイヤ基板１１から剥離する剥離工程と、半導体層１２の第１の面１２ｓを研磨する研磨工程とを有する。複数の半導体層１２のうち、少なくとも１つの半導体層１２は、第２の面１２ｔから第１の面１２ｓに向かって延在する穴部１２ｈ（研磨用目印部）を有する。研磨工程では、穴部１２ｈが研磨面に露出するまで研磨を行う。
そのため、半導体層１２の目標厚さに対応する深さの穴部１２ｈを形成しておき、穴部１２ｈが研磨面に露出するまで研磨を行うことで、半導体層１２の仕上げ厚さを目標厚さに制御することができる。
特に、研磨用目印部として、半導体層１２の第２の面１２ｔから第１の面１２ｓに向かって延在する穴部１２ｈを用いることにより、簡単な構成で研磨用目印部を実現することができる。
また、半導体層１２が深さの異なる複数の穴部１２ｈを有している場合には、どの深さの穴部１２ｈが露出した時点で研磨を停止するかを選択し、柔軟な研磨制御を行うことが可能になり、研磨し過ぎを防止することができる。
また、中間生成物である半導体基板１００（図５（Ｂ））は、サファイヤ基板１１と、複数の半導体層１２と、粘着部材１４と、保持基板としてのガラス基板１５とを有し、少なくとも１つの半導体層１２が穴部１２ｈを有する。そのため、半導体基板１００の半導体層１２をサファイヤ基板１１から分離し、さらに研磨することで、半導体層１２をシリコン基板２１に接合することが可能になる。
また、中間生成物である半導体層支持構造体１２０（図１１）は、複数の半導体層１２と、粘着部材１４と、保持部材としてのガラス基板１５とを有し、少なくとも１つの半導体層１２が穴部１２ｈを有する。そのため、半導体層支持構造体１２０の半導体層１２を研磨し、その後、シリコン基板２１に接合することができる。
≪実施の形態２≫
次に、実施の形態２について説明する。実施の形態２では、半導体層１２がダミー部Ｄ１～Ｄ８を有し、穴部１２ｈがダミー部Ｄ１～Ｄ８に設けられ、粘着部材１４に貫通穴１４ｈが設けられている点で、実施の形態１と異なる。
図１３は、図１のステップＳ１０２で分離（個片化）された半導体層１２を示す平面図である。半導体層１２は、実施の形態１で説明したチップ部Ｐ１～Ｐ２９に加えて、サファイヤ基板１１（ウエハ）の外周に沿ってダミー部Ｄ１～Ｄ８を有する。ダミー部Ｄ１～Ｄ８は、半導体層１２のうち、ＬＥＤ等として用いられない部分である。
チップ部Ｐ１～Ｐ２９の配列は、図３を参照して説明した通りである。ダミー部Ｄ１，Ｄ２は、行方向においてチップ部Ｐ１の両側に形成されている。ダミー部Ｄ３，Ｄ４は、列方向においてチップ部Ｐ１８の両側に形成されている。ダミー部Ｄ５，Ｄ６は、行方向においてチップ部Ｐ２９の両側に形成されている。ダミー部Ｄ７，Ｄ８は、列方向においてチップ部Ｐ１２の両側に形成されている。
なお、半導体層１２のダミー部の配置は、図１３に示した例には限定されない。サファイヤ基板１１上でチップ部よりも外周側に、少なくとも１つのダミー部が形成されていればよい。
この実施の形態２では、半導体層１２のチップ部Ｐ１～Ｐ２９ではなく、ダミー部Ｄ１～Ｄ８が穴部１２ｈを１つずつ有している。なお、ダミー部Ｄ１～Ｄ８のそれぞれが２つ以上の穴部１２ｈを有していても良い。また、ダミー部Ｄ１～Ｄ８の全てが穴部１２ｈを有する必要はなく、少なくとも１つのダミー部が穴部１２ｈを有していればよい。
穴部１２ｈは、実施の形態１で説明したように、半導体層１２の第２の面１２ｔから第１の面１２ｓに向けて延在している。穴部１２ｈの延在方向は、例えば、第１の面１２ｓおよび第２の面１２ｔに直交する方向である。穴部１２ｈの断面形状は、例えば円形であるが、他の形状であってもよい。
図１４は、半導体層１２を覆う粘着部材１４を示す平面図である。粘着部材１４は、半導体層１２のダミー部Ｄ１～Ｄ８の穴部１２ｈに対応する位置に、貫通穴１４ｈを有する。貫通穴１４ｈは、粘着部材１４の厚さ方向（すなわち半導体層１２の第１の面１２ｓおよび第２の面１２ｔに直交する方向）に、粘着部材１４を貫通している。
貫通穴１４ｈの断面積は、半導体層１２の穴部１２ｈの断面積よりも大きい。貫通穴１４ｈの断面形状は、例えば円形であるが、他の形状であってもよい。
＜半導体薄膜層の形成工程～半導体層の剥離工程＞
半導体薄膜層１２ａの形成工程、半導体層１２への分離（個片化）工程、穴部１２ｈの形成工程、半導体層１２をガラス基板１５に接合する工程、および半導体層１２をサファイヤ基板１１から剥離する工程は、実施の形態１のステップＳ１０１～Ｓ１０５（図１）で説明した通りである。
但し、半導体層１２をガラス基板１５に接合する粘着部材１４には、予め、図１４に示した貫通穴１４ｈが形成されている。
サファイヤ基板１１の剥離により、複数の半導体層１２と、粘着部材１４と、ガラス基板１５とを有する、中間構造体（研磨前構造体）１１０Ａが形成される（後述する図１５（Ａ）参照）。
＜半導体層の研磨工程＞
図１５（Ａ），（Ｂ）は、半導体層１２の研磨工程を概略的に示す断面図および斜視図である。図１５（Ａ）に示すように、研磨工程では、中間構造体１１０Ａのガラス基板１５を、研磨装置のキャリア５０に固定する。研磨装置および研磨方法は、実施の形態１で説明した通りである。
ガラス基板１５には、半導体層１２の穴部１２ｈと重なり合う位置に、貫通穴１５ｈが形成されている。また、キャリア５０の円板部５２において、半導体層１２の穴部１２ｈと重なり合う位置に、貫通穴５２ｈが形成されている。すなわち、粘着部材１４、ガラス基板１５およびキャリア５０（円板部５２）は、半導体層１２の穴部１２ｈと重なり合う位置に、貫通穴１４ｈ，１５ｈ，５２ｈを有する。
そのため、研磨工程において、穴部１２ｈが半導体層１２を貫通したか否か（すなわち穴部１２ｈが研磨面に露出したか否か）を、貫通穴１４ｈ，１５ｈ，５２ｈを介して確認することができる。すなわち、キャリア５０から中間構造体１１０Ａを取り外さなくても、穴部１２ｈが半導体層１２を貫通したか否かを確認することができる。
例えば、図１５（Ｂ）に示すように、研磨装置に光センサ、カメラ等の光学装置６５を備え付けることにより、貫通穴１４ｈ，１５ｈ，５２ｈを介して穴部１２ｈが半導体層１２を貫通したか否かを検知することができる。
光学装置６５による、穴部１２ｈが半導体層１２を貫通したか否かの検知動作は、実施の形態１と同様に一定時間ごとに研磨プレート６０の回転を停止して行ってもよく、研磨プレート６０を回転させながら行ってもよい。
なお、ガラス基板１５は光を透過するため、必ずしも貫通穴１５ｈを設けなくても良い。また、キャリア５０の円板部５２が光を透過する材質で形成されている場合には、必ずしも貫通穴５２ｈを設けなくてもよい。
＜シリコン基板２１への接合工程～粘着剤の除去工程＞
研磨後の半導体層１２のシリコン基板２１への接合工程、および粘着部材１４の除去工程は、実施の形態１で説明した通りである。
これにより、シリコン基板２１上に複数の半導体層１２がグリッド状に配列されたベース基板が得られる。ベース基板の構成は、実施の形態１のベース基板１３０（図１２（Ｂ））と同様である。
ベース基板の半導体層１２は、実施の形態１で説明したようにパターニングされ、例えばＬＥＤとなる。この段階で、半導体層１２のダミー部Ｄ１～Ｄ８も除去される。
この実施の形態２の製造方法においても、実施の形態１の半導体基板１００（図５（Ｂ））および半導体層支持構造体１２０（図１１）と同様の半導体基板および半導体層支持構造体が生成される。相違点は、実施の形態２の半導体基板の半導体層１２がダミー部Ｄ１～Ｄ８を有する点である。
なお、ここでは半導体層１２のダミー部Ｄ１～Ｄ８に穴部１２ｈを設けたが、半導体層１２のチップ部Ｐ１～Ｐ２９の少なくとも１つに穴部１２ｈを設けてもよい。この場合も、粘着部材１４、ガラス基板１５およびキャリア５０に貫通穴１４ｈ，１５ｈ，５２ｈを設ければ、中間構造体１１０Ａをキャリア５０に取り付けたまま、穴部１２ｈが半導体層１２を貫通したか否か（すなわち穴部１２ｈが研磨面から露出したか否か）を判断することができる。
＜実施の形態２の効果＞
以上説明したように、実施の形態２では、粘着部材１４、ガラス基板（保持部材）１５およびキャリア５０が、半導体層１２の穴部１２ｈと重なり合う位置に、貫通穴１４ｈ，１５ｈ，５２ｈを有する。そのため、穴部１２ｈが半導体層１２を貫通したか否かの判断を、中間構造体１１０Ａをキャリア５０に取り付けたまま行うことが可能になる。従って、より簡単に、半導体層１２の仕上げ厚さを制御することができる。
≪実施の形態３≫
次に、実施の形態３について説明する。実施の形態３は、半導体層１２と粘着部材１４との間に支持体１３が設けられる点が、実施の形態１と異なる。
図１６は、実施の形態３の半導体素子の製造方法を示すフローチャートである。図１７は、サファイヤ基板１１上で分離（個片化）された半導体層１２を示す平面図である。図１８は、半導体層１２上に形成された支持体１３を示す平面図である。
図１７に示すように、実施の形態３では、各半導体層１２の１つの角部の近傍（すなわち四隅のうちの１箇所）に、穴部１２ｈが形成されている。
また、図１８に示すように、実施の形態３では、各半導体層１２上に支持体１３が形成される。支持体１３は、半導体層１２と同様の平面形状を有するが、半導体層１２の穴部１２ｈが形成された角部と重なり合う位置に、切欠き部１３ｃを有する。すなわち、支持体１３は、半導体層１２の穴部１２ｈを塞がない形状を有する。
図１９（Ａ）～（Ｃ）は、半導体層１２に穴部１２ｈを形成する工程、支持体層１３ａの形成工程、および支持体層１３ａの個片化工程を概略的に示す図である。図１９（Ａ）～（Ｃ）は、図１７に示した符号Ｂ－Ｂにおける断面図に相当する。
サファイヤ基板１１上に半導体薄膜層１２ａを形成し、複数の半導体層１２に分離（個片化）する工程（Ｓ１０１，Ｓ１０２）は、実施の形態１で参照して説明した通りである。また、図１９（Ａ）に示すように半導体層１２に穴部１２ｈを形成する工程（Ｓ１０３）も、実施の形態１で参照して説明した通りである。
＜支持体層の形成工程＞
続くステップＳ２０１（図１６）では、図１９（Ｂ）に示すように、サファイヤ基板１１上の半導体層１２を覆うように、支持体層１３ａを形成する。支持体層１３ａは、樹脂で形成される。より具体的には、支持体層１３ａは、エポキシ樹脂である「ＥＰＯＮ＿ＳＵ－８」をベースにしたネガティブ型のフォトレジストで形成される。
＜支持体層の個片化工程＞
続くステップＳ２０２（図１６）では、図１９（Ｃ）に示すように、支持体層１３ａをフォトリソグラフィによりパターニングし、半導体層１２と同様に、複数の支持体１３に分離（個片化）する。すなわち、支持体１３は、半導体層１２と同様に、溝部１０１によって互いに分離される。
これにより、サファイヤ基板１１上に、半導体層１２と支持体１３とが積層された複数の島（積層構造体）が形成された、半導体基板１００Ｂが形成される。
半導体層１２の厚さは、例えば１μｍ～１０μｍの範囲内である。一方、支持体１３の厚さは、半導体層１２の厚さよりも厚く（より望ましくは２倍以上であり）、例えば１０μｍ～１００μｍの範囲内である。
また、半導体層１２のヤング率は、例えば２００ＧＰａである。一方、支持体１３のヤング率は、半導体層１２のヤング率よりも小さく、例えば２．７ＧＰａである。言い換えると、支持体１３は半導体層１２よりも柔らかく、変形し易い。
＜ガラス基板への接合工程＞
続くステップＳ１０４（図１６）では、半導体層１２上の支持体１３を、粘着部材１４を介して、ガラス基板１５に接合する。図２０は、支持体１３を、粘着部材１４を介してガラス基板１５に接合した状態を概略的に示す断面図である。粘着部材１４は、半導体層１２および支持体１３よりも柔らかい。
図２１（Ａ），（Ｂ）は、粘着部材１４の構成例を概略的に示す断面図である。図２１（Ａ）に示した例では、粘着部材１４は粘着シートとして構成されており、基材１４１と、基材１４１の支持体１３側の面に設けられた第１の粘着層１４２と、基材１４１のガラス基板１５側の面に設けられた第２の粘着層１４３とを有する。基材１４１および粘着層１４２，１４３の厚さ、材質およびヤング率は、実施の形態１で説明した通りである。
一方、図２１（Ｂ）に示した例では、粘着部材１４は基材を有さず、粘着層１４０の一層で構成されている。粘着層１４０の厚さ、材質および貯蔵弾性率は、実施の形態１で説明した通りである。
＜半導体層の剥離工程＞
続くステップＳ１０５（図１６）では、半導体層１２にレーザ光を照射し、半導体層１２をサファイヤ基板１１から剥離する。図２２（Ａ）～（Ｃ）は、半導体層１２のサファイヤ基板１１からの剥離工程を概略的に示す断面図である。
図２２（Ａ）に示すように、半導体基板１００Ｂのサファイヤ基板１１側から、半導体層１２にレーザ光を照射する。これにより、図２２（Ｂ）に示すように、半導体層１２がサファイヤ基板１１から剥離する。
サファイヤ基板１１の剥離により、図２２（Ｃ）に示すように、半導体層１２と支持体１３とからなる複数の島と、粘着部材１４と、ガラス基板１５とを有する、中間構造体（研磨前構造体）１１０Ｂが得られる。
＜半導体層の研磨工程＞
続くステップＳ１０６（図１６）では、半導体層１２を研磨する。図２３（Ａ），（Ｂ）は、半導体層１２の研磨工程を概略的に示す断面図および斜視図である。
図２３（Ａ）に示すように、研磨工程では、中間構造体１１０Ｂのガラス基板１５を、研磨装置のキャリア５０に固定する。研磨装置および研磨方法は、実施の形態１で説明した通りである。
研磨工程では、実施の形態１で説明したように、一定時間ごとに研磨プレート６０の回転を停止し、研磨作業者が中間構造体１１０Ｂをキャリア５０から取り外し、半導体層１２の研磨面を目視で観察する。これにより、半導体層１２の仕上げ厚さを正確に制御することができる。
研磨工程では、スラリーが、半導体層１２と支持体１３とを含む島の間の溝部１０１を流れるため、全ての半導体層１２の第１の面１２ｓにスラリーが行き亘り、研磨効果が増大する。これにより、半導体層１２の研磨面を、表面粗さが１０ｎｍ以下となるように容易に平滑化することができる。
また、半導体層１２が、この半導体層１２よりも厚く且つヤング率が低い支持体１３を介して支持されているため、半導体層１２が研磨時に受ける負荷が低減し、半導体層１２の第１の面１２ｓの割れや欠けの発生を防止することができる。
以上の研磨工程により、図２４に示すように、半導体層１２と支持体１３とからなる複数の島と、粘着部材１４と、ガラス基板１５とを有する、半導体層支持構造体１２０Ｂが得られる。
図２５（Ａ），（Ｂ），（Ｃ）は、半導体層１２のシリコン基板２１への接合工程、粘着部材１４の除去工程、および支持体１３の除去工程を示す模式図である。
＜シリコン基板への接合工程＞
続くステップＳ１０７（図１６）では、キャリア５０から取り外した半導体層支持構造体１２０Ｂの半導体層１２の研磨済みの面を、図２５（Ａ）に示すように、転写基板としてのシリコン基板２１に接合する。半導体層１２の研磨済みの面は、分子間力によってシリコン基板２１の表面に接合される。
＜粘着部材の除去工程＞
続くステップＳ１０８（図１６）では、図２５（Ｂ）に示すように、粘着部材１４を除去する。粘着部材１４が熱剥離式の粘着シート（図２１（Ａ））である場合には、所定の温度まで加熱して粘着部材１４の粘着力を消失させることにより、粘着部材１４を剥離することができる。粘着部材１４が粘着層１４０（図２１（Ｂ））である場合には、例えば、溶剤で粘着層１４０を溶解して除去することができる。
＜支持体の除去工程＞
続くステップＳ２０３（図１６）では、図２５（Ｃ）に示すように、支持体１３を除去する。支持体１３は、例えば、有機溶剤で溶解することで除去することができる。
支持体１３を除去することにより、シリコン基板２１上に複数の半導体層１２がグリッド状に配列されたベース基板１３０Ｂが得られる。半導体層１２は、半導体素子とも称する。ベース基板１３０Ｂの半導体層１２は、実施の形態１で説明したようにパターニングされ、例えばＬＥＤとなる。
なお、図２６に示すように、粘着部材１４、ガラス基板１５およびキャリア５０の円板部５２において、半導体層１２の穴部１２ｈと重なり合う位置に、貫通穴１４ｈ，１５ｈ，５２ｈを設けてもよい。このようにすれば、実施の形態２で説明した光学装置６５（図１５（Ｂ））を用いて、穴部１２ｈが半導体層１２を貫通したか否かを確認することができる。
＜実施の形態３の効果＞
以上説明したように、実施の形態３では、実施の形態１で説明した効果に加えて、半導体層１２が支持体１３を介して支持されているため、研磨工程において半導体層１２にかかる応力等を支持体１３で吸収し、半導体層１２にかかる負荷を低減することができる。これにより、半導体層１２の研磨面の割れや欠けの発生を抑制することができる。
≪実施の形態４≫
次に、実施の形態４について説明する。実施の形態４は、半導体層３２が穴部１２ｈの代わりに切欠き部３２ｃを有する点が、実施の形態１と異なる。
図２７は、実施の形態４の半導体素子の製造方法を示すフローチャートである。図２８は、サファイヤ基板１１上で分離された半導体層３２を概略的に示す平面図である。図２９は、半導体層３２の形状を概略的に示す斜視図である。図３０は、半導体層３２上に支持体３３を形成した状態を概略的に示す斜視図である。
＜半導体薄膜層の形成工程～個片化工程＞
サファイヤ基板１１上に半導体薄膜層を形成し、これをパターニングして半導体層３２に分離（個片化）する工程（図２４のステップＳ１０１）は、実施の形態１で参照して説明した通りである。半導体層３２は、半導体薄膜（または半導体薄膜片）とも称する。
図２８に示すように、半導体層３２は、互いに直交する２方向に延在する溝部１０１によって、グリッド状に分離されている。半導体層３２の形状は四角形であり、より具体的には、１辺が１ｍｍ～１０ｍｍの正方形である。但し、半導体層３２の形状は正方形に限らず、長方形であってもよく、他の形状であってもよい。
図２９に示すように、半導体層３２は、サファイヤ基板１１に対向する第１の面３２ｓとその反対側の第２の面３２ｔとを有する。半導体層３２は、四角形の４つの角部を切り欠いた形状を有する。すなわち、半導体層３２は、４つの切欠き部３２ｃを有する。
研磨用目印部としての切欠き部３２ｃは、第２の面３２ｔから第１の面３２ｓに向かって延在するが、第１の面３２ｓには到達しない。切欠き部３２ｃの延在方向は、例えば、第１の面３２ｓおよび第２の面３２ｔに直交する方向である。
また、切欠き部３２ｃの第１の面３２ｓ側には、底部３２ｂが形成されている。底部３２ｂは、第１の面３２ｓと平行な面において、切欠き部３２ｃから外側に突出している。切欠き部３２ｃと底部３２ｂとを合わせて、段差部３２ａとも称する。
図３０に示すように、支持体３３は、半導体層３２に対向する第１の面３３ｓと、その反対側の第２の面３３ｔとを有する。支持体３３の平面形状は、半導体層３２（底部３２ｂを除く）の平面形状と同じである。
支持体３３は、四角形の４つの角部を切り欠いた形状を有する。すなわち、支持体３３は、４つの切欠き部３３ｃを有する。切欠き部３３ｃは、第１の面３３ｓから第２の面３３ｔまで延在している。支持体３３の切欠き部３３ｃは、半導体層３２の切欠き部３２ｃと互いに重なり合う位置にある。
図３１（Ａ）～（Ｃ）は、半導体層３２に切欠き部３２ｃを形成する工程、支持体層３３ａを形成する工程、および支持体層３３ａを個片化工程を概略的に示す図である。図３２（Ａ）～（Ｃ）は、図２８（Ａ）に示した符号Ｃ－Ｃにおける断面図に相当する。
＜切欠き部の形成工程＞
続くステップ３０１（図２７）では、図３１（Ａ）に示すように、サファイヤ基板１１上の半導体層３２に、例えばフォトリソグラフィにより、切欠き部３２ｃを形成する。切欠き部３２ｃの深さは、半導体層３２の厚さよりも浅い。そのため、切欠き部３２ｃの下側には底部３２ｂが形成される。
なお、ここでは、図２８に示した全ての半導体層３２（Ｐ１～Ｐ２９）が切欠き部３２ｃを有しているが、少なくとも１つの半導体層３２が切欠き部３２ｃを有していればよい。また、１つの半導体層３２が４つの切欠き部３２ｃを有する必要はなく、少なくとも１つの切欠き部３２ｃを有していればよい。
＜支持体層の形成工程～個片化工程＞
続くステップＳ２０１（図２７）では、図３１（Ｂ）に示すように、半導体層３２を覆うように、支持体層３３ａを形成する。支持体層３３ａの厚さおよび材質は、実施の形態３の支持体層１３ａと同様である。
続くステップＳ２０２（図２７）では、図３１（Ｃ）に示すように、支持体層３３ａをフォトリソグラフィによりパターニングし、半導体層３２と同様に複数の支持体３３に分離（個片化）する。このとき、支持体３３に切欠き部３３ｃを形成する。
これにより、サファイヤ基板１１上に、半導体層３２と支持体３３とが積層された複数の島（積層構造体）が形成された、半導体基板１００Ｃが形成される。
＜ガラス基板への接合工程＞
続くステップＳ１０４（図２７）では、半導体層３２上の支持体３３を、粘着部材１４を介して、実施の形態１で説明したようにガラス基板１５に接合する（後述する図３２（Ａ））。粘着部材１４は、実施の形態１で説明した通りである。
＜半導体層の剥離工程＞
続くステップＳ１０５（図２７）では、半導体層３２にレーザ光を照射し、半導体層３２とサファイヤ基板１１とを分離する。図３２（Ａ）～（Ｃ）は、半導体層３２のサファイヤ基板１１からの剥離工程を概略的に示す断面図である。
図３２（Ａ）に示すように、半導体基板１００Ｃのサファイヤ基板１１側から、半導体層３２にレーザ光を照射する。これにより、図３２（Ｂ）に示すように、半導体層３２がサファイヤ基板１１から剥離する。
その結果、図３２（Ｃ）に示すように、半導体層３２と支持体３３とからなる複数の島と、粘着部材１４と、ガラス基板１５とを有する、中間構造体（研磨前構造体）１１０Ｃが得られる。
＜半導体層の研磨工程＞
続くステップＳ１０７（図２７）では、半導体層３２を研磨する。図３３（Ａ），（Ｂ）は、半導体層３２の研磨工程を概略的に示す断面図および斜視図である。
図３３（Ａ）に示すように、研磨工程では、中間構造体１１０Ｃのガラス基板１５を、研磨装置のキャリア５０に固定する。研磨装置および研磨方法は、実施の形態１で説明した通りである。
半導体層３２には、第２の面３２ｔから第１の面３２ｓに向けて延在する切欠き部３２ｃが形成されている。切欠き部３２ｃは、第１の面３２ｓに到達しない深さを有する。切欠き部３２ｃの深さは、半導体層３２の所望の仕上げ厚さに設定されている。
研磨工程では、実施の形態１で説明したように、一定時間ごとに研磨プレート６０の回転を停止する。そして、研磨作業者が、中間構造体１１０Ｃをキャリア５０から取り外し、半導体層３２の研磨面を目視で観察する。
半導体層３２の第１の面３２ｓからの研磨量が一定量に達するまでは、切欠き部３２ｃは研磨面に露出しない。この場合には、再び中間構造体１１０Ｃをキャリア５０に取り付け、研磨プレート６０の回転を開始し、研磨を再開する。
研磨開始（再開）後、次に停止するまでの時間は、研磨プレート６０の回転速度、研磨レートおよび半導体層３２の目標厚さを考慮し、当該時間における研磨量が規定量となるように決定する。
研磨量が規定量に達すると、研磨面に切欠き部３２ｃが露出する。言い換えると、底部３２ｂが無くなり、切欠き部３２ｈが半導体層３２を貫通する。この時点で研磨を終了することにより、半導体層３２の仕上げ厚さを、切欠き部３２ｃの深さと同じに制御することができる。
なお、半導体層３２には、深さの異なる切欠き部３２ｃを設けてもよい。この場合、実施の形態１で図４を参照して説明したように、柔軟な研磨制御が可能になる。
これにより、図３４に示すように、半導体層３２と支持体３３とからなる複数の島と、粘着部材１４と、ガラス基板１５とを有する、半導体層支持構造体１２０Ｃが得られる。
＜シリコン基板への接合工程～支持体の除去工程＞
図３５（Ａ），（Ｂ），（Ｃ）は、半導体層３２のシリコン基板２１への接合工程、粘着部材１４の除去工程、および支持体３３の除去工程を示す模式図である。
ステップＳ１０７（図２７）では、キャリア５０から取り外した半導体層支持構造体１２０Ｃの半導体層３２の研磨済みの面を、図３５（Ａ）に示すように、転写基板としてのシリコン基板２１に接合する。
続くステップＳ１０８（図２７）では、図３５（Ｂ）に示すように、粘着部材１４を除去する。粘着部材１４の除去方法は、実施の形態１で説明した通りである。
続くステップＳ２０３（図２７）では、図３５（Ｃ）に示すように、支持体３３を除去する。支持体３３の除去方法は、実施の形態３で説明した通りである。
支持体３３を除去することにより、シリコン基板２１上に複数の半導体層３２がグリッド状に配列されたベース基板１３０Ｃが得られる。半導体層３２は、半導体素子とも称する。ベース基板１３０Ｃの半導体層３２は、実施の形態１で説明したようにパターニングされ、例えばＬＥＤとなる。
なお、実施の形態４の切欠き部３２ｃは、ここでは半導体層３２の角部を切り欠くように形成されているが、このような構成に限定されるものではない。例えば、切欠き部３２ｃは、半導体層３２の側面に、第２の面３２ｔから第１の面３２ｓに向かって延在する溝部（例えばＵ字溝、Ｖ字溝）として形成されてもよい。
また、粘着部材１４、ガラス基板１５およびキャリア５０の円板部５２に、半導体層３２の切欠き部３２ｃと重なり合う貫通穴１４ｈ，１５ｈ，５２ｈ（図１５（Ａ）参照）を設けてもよい。このようにすれば、実施の形態２で説明した光学装置６５（図１５（Ｂ））を用いて、切欠き部３２ｃが半導体層３２を貫通したか否かを確認することができる。
＜実施の形態４の効果＞
以上説明したように、実施の形態４では、半導体層３２が第２の面３２ｔから第１の面３２ｓに向かって延在する研磨用目印部としての切欠き部３２ｃを有する。そのため、半導体層３２の目標厚さと同じ深さの切欠き部３２ｃを形成しておき、切欠き部３２ｃが研磨面に露出するまで（すなわち底部３２ｂがなくなるまで）研磨を行うことで、半導体層３２の仕上げ厚さを目標厚さに制御することができる。
以上、望ましい実施の形態について具体的に説明したが、本開示は上記の実施の形態に限定されるものではなく、各種の改良または変形を行なうことができる。例えば、実施の形態１で説明した穴部１２ｈと、実施の形態４で説明した切欠き部３２ｃとを組み合わせて用いることもできる。
本開示は、ＬＥＤ等の半導体素子の製造方法、並びに半導体素子の製造に用いる半導体層支持構造体および半導体基板に適用することができる。
以下に、本開示の諸態様を、付記としてまとめて記載する。
（付記１）
サファイヤ基板上に、前記サファイヤ基板側の第１の面とその反対側の第２の面とを有する複数の半導体層を形成する工程と、
前記複数の半導体層の前記第２の面を粘着層を介して保持部材に接合する接合工程と、
前記複数の半導体層の前記第１の面にレーザ光を照射し、前記複数の半導体層を前記サファイヤ基板から剥離する剥離工程と、
前記複数の半導体層の前記第１の面を研磨する研磨工程と
を有し、
前記複数の半導体層のうち、少なくとも１つの半導体層が、前記第２の面から前記第１の面に向かって延在する研磨用目印部を有し、
前記研磨工程では、前記研磨用目印部が研磨面に露出するまで研磨を行う
半導体素子の製造方法。
（付記２）
前記研磨用目印部は、前記第２の面から前記第１の面に向かって形成された穴部であり、
前記研磨工程では、前記穴部が研磨面に露出するまで研磨を行う
付記１に記載の半導体素子の製造方法。
（付記３）
前記少なくとも１つの半導体層は、前記第１の面に平行な面において四角形形状を有し、
前記穴部は、当該四角形の角部の近傍に形成されている
付記２に記載の半導体素子の製造方法。
（付記４）
前記研磨用目印部は、前記第２の面から前記第１の面に向かって形成された切欠き部と、前記切欠き部の前記第２の面側に形成された底部とを有し、
前記研磨工程では、前記切欠き部が研磨面に露出するまで研磨を行う
付記１から３までのいずれか１項に記載の半導体素子の製造方法。
（付記５）
前記少なくとも１つの半導体層は、前記第１の面に平行な面において四角形形状を有し、
前記切欠き部は、当該四角形の角部を切欠くように形成されている
付記４に記載の半導体素子の製造方法。
（付記６）
前記少なくとも１つの半導体層は、前記第２の面からの延在量が互いに異なる複数の研磨用目印部を有する
付記１から５までのいずれか１項に記載の半導体素子の製造方法。
（付記７）
前記研磨工程では、表面粗さが１０ｎｍ以下になるまで研磨を行う
付記１から６までのいずれか１項に記載の半導体素子の製造方法。
（付記８）
前記研磨工程では、前記複数の半導体層を粘着部材を介して保持部材に接合し、前記保持部材を研磨装置のキャリアで保持し、
前記粘着部材、前記保持部材および前記キャリアはいずれも、前記少なくとも１つの半導体層の前記研磨用目印部と重なり合う位置に、貫通穴を有する
付記１から７までのいずれか１項に記載の半導体素子の製造方法。
（付記９）
前記複数の半導体層のそれぞれの上に支持体を形成する工程をさらに有し、
前記研磨工程では、前記支持体を粘着部材を介して前記保持部材に接合し、前記保持部材を研磨装置のキャリアで保持する
付記１から８までのいずれか１項に記載の半導体素子の製造方法。
（付記１０）
第１の面とその反対側の第２の面とを有する複数の半導体層と、
前記複数の半導体層の前記第２の面が粘着部材を介して接合された保持部材と
を有し、
前記複数の半導体層の少なくとも１つは、前記第２の面から前記第１の面に向かって延在する研磨用目印部を有する
半導体層支持構造体。
（付記１１）
前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する穴部である
付記１０に記載の半導体層支持構造体。
（付記１２）
前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する切欠き部と、前記切欠き部の前記第２の面側に形成された底部とを有する
付記１０または１１に記載の半導体層支持構造体。
（付記１３）
サファイヤ基板と、
前記サファイヤ基板上に形成され、前記サファイヤ基板側の第１の面とその反対側の第２の面とを有する複数の半導体層と
を有し、
前記複数の半導体層の少なくとも１つは、前記第２の面から前記第１の面に向かって延在する研磨用目印部を有する
半導体基板。
（付記１４）
前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する穴部である
付記１３に記載の半導体基板。
（付記１５）
前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する切欠き部と、前記切欠き部の前記第２の面側に形成された底部とを有する
付記１３または１４に記載の半導体基板。
１１ サファイヤ基板（成長基板）、 １２ 半導体層、 １２ａ 半導体薄膜層、 １２ｈ 穴部（研磨用目印部）、 １２ｓ 第１の面、 １２ｔ 第２の面、 １３ 支持体、 １３ａ 支持体層、 １３ｃ 切欠き部、 １４ 粘着部材、 １４ｈ 貫通穴、 １５ ガラス基板（保持部材）、 １５ｈ 貫通穴、 ２１ シリコン基板（転写基板）、 ３２ 半導体層、 ３２ａ 段差部、 ３２ｂ 底部、 ３２ｃ 切欠き部、 ３２ｓ 第１の面、 ３２ｔ 第２の面、 ３３ 支持体、 ３３ａ 支持体層、 ３３ｃ 切欠き部（研磨用目印部）、 ３３ｓ 第１の面、 ３３ｔ 第２の面、 ５０ キャリア、 ５２ 円板部、 ５２ｈ 貫通穴、 ６０ 研磨プレート、 ６５ 検出装置、 １００，１００Ｂ，１００Ｃ 半導体基板、 １０１ 溝部、 １００，１００Ｂ，１００Ｃ 半導体基板、 １１０，１１０Ｂ，１１０Ｃ 中間構造体（研磨前構造体）、 １２０，１２０Ｂ，１２０Ｃ 半導体層支持構造体、 １３０，１３０Ｂ，１３０Ｃ ベース基板、 １４０ 粘着層、 １４１ 基材、 １４２ 第１の粘着層、 １４３ 第２の粘着層、 １４３ 粘着層。

Claims (15)

  1. サファイヤ基板上に、前記サファイヤ基板側の第１の面とその反対側の第２の面とを有する複数の半導体層を形成する工程と、
    前記複数の半導体層の前記第２の面を粘着部材を介して保持部材に接合する接合工程と、
    前記複数の半導体層の前記第１の面にレーザ光を照射し、前記複数の半導体層を前記サファイヤ基板から剥離する剥離工程と、
    前記複数の半導体層の前記第１の面を研磨する研磨工程と
    を有し、
    前記複数の半導体層のうち、少なくとも１つの半導体層が、前記第２の面から前記第１の面に向かって延在する研磨用目印部を有し、
    前記研磨工程では、前記研磨用目印部が研磨面に露出するまで研磨を行う
    半導体素子の製造方法。
  2. 前記研磨用目印部は、前記第２の面から前記第１の面に向かって形成された穴部であり、
    前記研磨工程では、前記穴部が研磨面に露出するまで研磨を行う
    請求項１に記載の半導体素子の製造方法。
  3. 前記少なくとも１つの半導体層は、前記第１の面に平行な面において四角形形状を有し、
    前記穴部は、当該四角形の角部の近傍に形成されている
    請求項２に記載の半導体素子の製造方法。
  4. 前記研磨用目印部は、前記第２の面から前記第１の面に向かって形成された切欠き部を有し、
    前記切欠き部の前記第２の面側に、底部が形成され、
    前記研磨工程では、前記切欠き部が研磨面に露出するまで研磨を行う
    請求項１に記載の半導体素子の製造方法。
  5. 前記少なくとも１つの半導体層は、前記第１の面に平行な面において四角形形状を有し、
    前記切欠き部は、当該四角形の角部を切欠くように形成されている
    請求項４に記載の半導体素子の製造方法。
  6. 前記少なくとも１つの半導体層は、前記第２の面からの延在量が互いに異なる複数の研磨用目印部を有する
    請求項１または２に記載の半導体素子の製造方法。
  7. 前記研磨工程では、表面粗さが１０ｎｍ以下になるまで研磨を行う
    請求項１または２に記載の半導体素子の製造方法。
  8. 前記研磨工程では、前記複数の半導体層を粘着部材を介して保持部材に接合し、前記保持部材を研磨装置のキャリアで保持し、
    前記粘着部材、前記保持部材および前記キャリアはいずれも、前記少なくとも１つの半導体層の前記研磨用目印部と重なり合う位置に、貫通穴を有する
    請求項１または２に記載の半導体素子の製造方法。
  9. 前記複数の半導体層のそれぞれの上に支持体を形成する工程をさらに有し、
    前記研磨工程では、前記支持体を粘着部材を介して前記保持部材に接合し、前記保持部材を研磨装置のキャリアで保持する
    請求項１または２に記載の半導体素子の製造方法。
  10. 第１の面とその反対側の第２の面とを有する複数の半導体層と、
    前記複数の半導体層の前記第２の面が粘着部材を介して接合された保持部材と
    を有し、
    前記複数の半導体層の少なくとも１つは、前記第２の面から前記第１の面に向かって延在する研磨用目印部を有する
    半導体層支持構造体。
  11. 前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する穴部である
    請求項１０に記載の半導体層支持構造体。
  12. 前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する切欠き部を有し、
    前記切欠き部の前記第２の面側に、底部が形成されている
    請求項１０または１１に記載の半導体層支持構造体。
  13. サファイヤ基板と、
    前記サファイヤ基板上に形成され、前記サファイヤ基板側の第１の面とその反対側の第２の面とを有する複数の半導体層と
    を有し、
    前記複数の半導体層の少なくとも１つは、前記第２の面から前記第１の面に向かって延在する研磨用目印部を有する
    半導体基板。
  14. 前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する穴部である
    請求項１３に記載の半導体基板。
  15. 前記研磨用目印部は、前記第２の面から前記第１の面に向かって延在する切欠き部を有し、
    前記切欠き部の前記第２の面側に、底部が形成されている
    請求項１３に記載の半導体基板。
JP2022173002A 2022-10-28 2022-10-28 半導体素子の製造方法、半導体層支持構造体、および半導体基板 Pending JP2024064422A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022173002A JP2024064422A (ja) 2022-10-28 2022-10-28 半導体素子の製造方法、半導体層支持構造体、および半導体基板
EP23189698.6A EP4362066A1 (en) 2022-10-28 2023-08-04 Manufacturing method of semiconductor element, semiconductor layer support structure, and semiconductor substrate
US18/446,271 US20240145631A1 (en) 2022-10-28 2023-08-08 Manufacturing method of semiconductor element, semiconductor layer support structure, and semiconductor substrate
TW112130440A TW202418381A (zh) 2022-10-28 2023-08-14 半導體元件、半導體支撐結構、以及半導體基底的製造方法
CN202311036694.XA CN117954535A (zh) 2022-10-28 2023-08-17 半导体元件的制造方法、半导体层支承结构体和半导体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022173002A JP2024064422A (ja) 2022-10-28 2022-10-28 半導体素子の製造方法、半導体層支持構造体、および半導体基板

Publications (1)

Publication Number Publication Date
JP2024064422A true JP2024064422A (ja) 2024-05-14

Family

ID=87557891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022173002A Pending JP2024064422A (ja) 2022-10-28 2022-10-28 半導体素子の製造方法、半導体層支持構造体、および半導体基板

Country Status (5)

Country Link
US (1) US20240145631A1 (ja)
EP (1) EP4362066A1 (ja)
JP (1) JP2024064422A (ja)
CN (1) CN117954535A (ja)
TW (1) TW202418381A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729896B2 (ja) 2004-09-17 2011-07-20 ソニー株式会社 半導体薄膜の表面処理方法
US8187900B2 (en) * 2007-08-10 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Optimization of polishing stop design
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US9502603B2 (en) * 2011-05-12 2016-11-22 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
US9184338B2 (en) * 2011-09-28 2015-11-10 Bbsa Limited Semiconductor device and method of manufacturing the same
DE102017102127B4 (de) * 2017-02-03 2023-03-09 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur

Also Published As

Publication number Publication date
EP4362066A1 (en) 2024-05-01
CN117954535A (zh) 2024-04-30
US20240145631A1 (en) 2024-05-02
TW202418381A (zh) 2024-05-01

Similar Documents

Publication Publication Date Title
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
US20050153522A1 (en) Wafer level chip stack method
TW200411755A (en) Method of processing a semiconductor wafer
TWI767022B (zh) 基板處理方法及基板處理系統
JP5068705B2 (ja) 加工装置のチャックテーブル
JP6824583B2 (ja) ウェーハの加工方法
JP2012186295A (ja) 積層型半導体装置の製造方法
TW201901846A (zh) 半導體模組及其製造方法
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
US8772136B2 (en) Method for fabricating semiconductor device
JP2024064422A (ja) 半導体素子の製造方法、半導体層支持構造体、および半導体基板
JP4074758B2 (ja) 半導体ウエーハの加工方法
JP2024064494A (ja) 半導体素子の製造方法、半導体層支持構造体、および半導体基板
US7611967B2 (en) Wafer sawing method
TW202242976A (zh) 層積元件晶片的製造方法
JP2009239195A (ja) 半導体装置の製法
TW202013535A (zh) 晶片封裝體的製造方法
CN214980191U (zh) 半导体加工装置
JP2007073788A (ja) ウエハのダイシング方法
TWI732935B (zh) 層疊晶片之製造方法
JP2017157679A (ja) パッケージウェーハの製造方法及びパッケージウェーハ
TW202314791A (zh) 層積元件晶片的製造方法
CN116110799A (zh) 一种晶圆键合结构及其形成方法
JP2018182169A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
TW201834046A (zh) 發光二極體晶片的製造方法及發光二極體晶片