CN116110799A - 一种晶圆键合结构及其形成方法 - Google Patents

一种晶圆键合结构及其形成方法 Download PDF

Info

Publication number
CN116110799A
CN116110799A CN202111334934.5A CN202111334934A CN116110799A CN 116110799 A CN116110799 A CN 116110799A CN 202111334934 A CN202111334934 A CN 202111334934A CN 116110799 A CN116110799 A CN 116110799A
Authority
CN
China
Prior art keywords
wafer
dielectric layer
carrier
diameter
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111334934.5A
Other languages
English (en)
Inventor
刘清召
赵娅俊
刘敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111334934.5A priority Critical patent/CN116110799A/zh
Publication of CN116110799A publication Critical patent/CN116110799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83359—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83947—Reshaping by mechanical means, e.g. "pull-and-cut", pressing, stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Element Separation (AREA)

Abstract

本申请提供一种晶圆键合结构及其形成方法，所述晶圆键合结构包括：底部晶圆，所述底部晶圆表面形成有底部介质层；第一晶圆，键合于所述底部晶圆表面，所述第一晶圆面向所述底部晶圆的一面形成有第一介质层，所述第一晶圆和所述底部晶圆通过所述底部介质层和所述第一介质层键合，所述第一晶圆的边缘具有气泡缺陷的一部分被去除。本申请提供一种晶圆键合结构及其形成方法，在晶圆键合之后及时去除键合晶圆边缘处的气泡缺陷，提高器件可靠性。

Description

一种晶圆键合结构及其形成方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种晶圆键合结构及其形成方法。
背景技术
在晶圆键合工艺中，对键合晶圆表面的平坦度、平行度、光滑度和洁净度要求都非常高。然而在使用化学机械研磨工艺(以下简称CMP)平坦化所述键合晶圆时，由于键合晶圆边缘处一些位置的厚度无法获取，导致CMP工艺无法针对这些位置进行针对性调整，也就无法精确控制这些位置的厚度，这导致键合晶圆边缘处的厚度均一性无法保证。因而在进行晶圆键合后，键合晶圆的边缘处容易由于厚度不均匀出现气泡(bubble)缺陷从而影响器件可靠性。
因此，有必要提供更有效、更可靠的技术方案。
发明内容
本申请提供一种晶圆键合结构及其形成方法，可以去除键合晶圆边缘处的气泡缺陷，提高器件可靠性。
本申请的一个方面提供一种晶圆键合结构的形成方法，包括：提供底部晶圆，所述底部晶圆表面依次键合有第一晶圆和载体晶圆，所述载体晶圆和所述第一晶圆的边缘的一部分具有气泡缺陷；减薄所述载体晶圆；去除所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分；去除所述载体晶圆。
在本申请的一些实施例中，去除所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分的方法包括修边工艺。
在本申请的一些实施例中，所述去除的所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分的宽度为1至5毫米。
在本申请的一些实施例中，去除所述载体晶圆的方法包括刻蚀工艺。
在本申请的一些实施例中，所述载体晶圆面向所述第一晶圆的一部分的直径等于所述第一晶圆的直径，所述载体晶圆远离所述第一晶圆的一部分的直径大于所述第一晶圆的直径。
在本申请的一些实施例中，减薄所述载体晶圆时，去除所述载体晶圆中直径大于所述第一晶圆直径的一部分。
在本申请的一些实施例中，所述第一晶圆的直径小于所述底部晶圆的直径。
在本申请的一些实施例中，所述底部晶圆表面形成有底部介质层，所述第一晶圆面向所述底部晶圆的一面形成有第一介质层，所述第一晶圆和所述底部晶圆通过所述底部介质层和所述第一介质层键合。
在本申请的一些实施例中，去除所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分时，还去除所述底部晶圆表面的底部介质层的边缘的一部分。
在本申请的一些实施例中，所述载体晶圆面向所述第一晶圆的一面形成有载体介质层，所述第一晶圆面向所述载体晶圆的一面形成有第二介质层，所述第一晶圆和所述载体晶圆通过所述载体介质层和所述第二介质层键合。
本申请的另一个方面提供一种晶圆键合结构，包括：底部晶圆；第一晶圆，键合于所述底部晶圆表面，所述第一晶圆的边缘具有气泡缺陷的一部分被去除。
在本申请的一些实施例中，所述第一晶圆的直径小于所述底部晶圆的直径。
在本申请的一些实施例中，所述底部晶圆表面形成有底部介质层，所述第一晶圆面向所述底部晶圆的一面形成有第一介质层，所述第一晶圆和所述底部晶圆通过所述底部介质层和所述第一介质层键合。
在本申请的一些实施例中，所述第一晶圆远离所述底部晶圆的一面还形成有第二介质层。
本申请提供一种晶圆键合结构及其形成方法，在晶圆键合之后及时去除键合晶圆边缘处的气泡缺陷，提高器件可靠性。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。
其中：
图1为一种晶圆表面的俯视示意图；
图2至图3为一些晶圆键合结构的形成方法中各步骤的结构示意图；
图4至图7为本申请实施例所述的晶圆键合结构的形成方法中各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
图1为一种晶圆表面的俯视示意图。需要说明的是，图1仅为示意图，用于说明晶圆表面芯片的分布情况。晶圆表面芯片的实际数量以及分布可以是其他情况。
参考图1所示，展示了一种晶圆100的俯视图示意图。晶圆100一般是圆形的，然而晶圆100上的芯片一般是方形或矩形的。圆形图案的边缘是弧形的，无法完美的拆分成多个矩形或方形，这也就导致了晶圆100边缘处的芯片必然是不完整的。
参考图1所示，晶圆100上包括位于中心的结构完整的有效芯片110，以及位于边缘的结构不完整的无效芯片120。在有效芯片110上可以设置有用于检测芯片110厚度的监测焊垫(monitor PAD),而无效芯片120上由于结构不完整无法设置监测焊垫。这就导致晶圆边缘处一些位置(也就是无效芯片120的位置)的厚度无法获取，导致CMP工艺无法针对这些位置进行针对性调整，也就无法精确控制这些位置的厚度，这导致键合晶圆边缘处的厚度均一性无法保证。因而在进行晶圆键合后，键合晶圆的边缘处容易由于厚度不均匀出现气泡缺陷从而影响器件可靠性。
图2至图3为一些晶圆键合结构的形成方法中各步骤的结构示意图。
参考图2所示，提供底部晶圆200，所述底部晶圆200表面依次键合有第一晶圆210和载体晶圆220，所述载体晶圆220和所述第一晶圆210的边缘的一部分具有气泡缺陷。具体地，所述载体晶圆220和所述第一晶圆210之间具有气泡缺陷221，所述第一晶圆210和所述底部晶圆200之间具有气泡缺陷211。
产生气泡缺陷的主要原因包括：膜层厚度不均匀、有缺陷、图案没有充分平坦化等因素导致晶圆表面不平，导致晶圆键合后部分位置没有贴合，形成气泡；晶圆边缘作为晶圆实体消失的边界，本身也代表着一种结构突变，增加了CMP工艺对边缘压力的控制难度，并且CMP边缘压力还起到固定晶圆的作用，边缘压力过小可能导致晶圆滑片，这也限制了边缘压力的调控范围。
单个气泡的尺寸一般小于100um，气泡的分布范围与晶圆边缘厚度的变化趋势(profile)有关。相对来说两片边缘都薄的晶圆，气泡会更大，分布范围会更宽一些。实际情况以两片晶圆边缘厚度变化趋势不完全匹配居多。应该说气泡缺陷是由许多小气泡组成的具有一定宽度的气泡带。综上，气泡缺陷是由单个尺寸小于100um的小气泡组成的宽度约1～2mm的气泡带，常分布在距离晶圆边缘约1～2mm的位置。
参考图3所示，去除所述载体晶圆220。去除所述载体晶圆220的工艺一般包括湿法刻蚀。然而，由于所述气泡缺陷221的存在，湿法刻蚀时由于气泡会提前脱落，导致下层膜层过量刻蚀，原气泡位置出现一个扩大的坑(也就是气泡缺陷221变大了)，同时有污染刻蚀工具(wet tool)的风险，并且在后续键合时会形成更大的气泡缺陷，键合层数越多，对良率影响越大。
在晶圆键合层数不高(例如1-2层)时，所述气泡缺陷尺寸还较小，可能对晶圆良率影响不大，一般来说并不会针对性地进行改良。然而，随着半导体技术的发展，晶圆键合层数越来越高，所述气泡缺陷也越来越大，已经严重影响晶圆良率了，有必要改良工艺来提高晶圆良率。
针对上述问题，本申请提供一种晶圆键合结构及其形成方法，在晶圆键合之后及时去除键合晶圆边缘处的气泡缺陷，提高器件可靠性。
图4至图7为本申请实施例所述的晶圆键合结构的形成方法中各步骤的结构示意图。
参考图4所示，提供底部晶圆300，所述底部晶圆300表面依次键合有第一晶圆310和载体晶圆320，所述载体晶圆320和所述第一晶圆310的边缘的一部分具有气泡缺陷。具体地，所述载体晶圆320和所述第一晶圆310之间具有气泡缺陷321a，所述第一晶圆310和所述底部晶圆300之间具有气泡缺陷311a。
在本申请的一些实施例中，所述底部晶圆300例如为半导体晶圆或玻璃晶圆。在本申请的一些实施例中，所述第一晶圆310例如为半导体晶圆或玻璃晶圆。在本申请的一些实施例中，所述载体晶圆320例如为半导体晶圆或玻璃晶圆。
在本申请的一些实施例中，所述底部晶圆300表面形成有底部介质层301，所述第一晶圆310面向所述底部晶圆300的一面形成有第一介质层311，所述第一晶圆310和所述底部晶圆300通过所述底部介质层301和所述第一介质层311键合。其中，所述气泡缺陷311a位于所述底部介质层301和所述第一介质层311之间。
在本申请的一些实施例中，所述第一介质层311的材料例如为氮化硅或氧化硅。在本申请的一些实施例中，所述底部介质层301的材料例如为氧化硅或氮化硅。作为键合界面，所述第一介质层311和所述底部介质层301的材料不相同。
在本申请的一些实施例中，所述第一晶圆310的直径小于所述底部晶圆300的直径，所述第一介质层311的直径小于所述底部介质层301的直径。在进行晶圆键合时，为了避免减薄工艺对晶圆造成损伤缺陷，在晶圆减薄之前会对晶圆进行修边(trimming)，切掉晶圆边缘1-5毫米的宽度，导致第一晶圆310的直径小于所述底部晶圆300的直径以及所述第一介质层311的直径小于所述底部介质层301的直径。
在本申请的一些实施例中，所述载体晶圆320面向所述第一晶圆310的一面形成有载体介质层321，所述第一晶圆310面向所述载体晶圆320的一面形成有第二介质层312，所述第一晶圆310和所述载体晶圆320通过所述载体介质层321和所述第二介质层312键合。其中，所述气泡缺陷321a位于所述载体介质层321和所述第二介质层312之间。
在本申请的一些实施例中，所述第二介质层312的材料例如为氮化硅或氧化硅。在本申请的一些实施例中，所述载体介质层321的材料例如为氧化硅或氮化硅。作为键合界面，所述第二介质层312和所述载体介质层321的材料不相同。
在本申请的一些实施例中，所述载体晶圆320面向所述第一晶圆310的一部分的直径等于所述第一晶圆310的直径，所述载体晶圆320远离所述第一晶圆310的一部分的直径大于所述第一晶圆310的直径。这是由于在对第一晶圆310进行修边时，同时切掉了所述载体晶圆320边缘的一部分。对第一晶圆310进行修边时，过量切除(也就是连同载体晶圆320的一部分也切除)能够保证对第一晶圆310完全修边，避免对第一晶圆310切边不完全。
参考图5所示，减薄所述载体晶圆320。所述载体晶圆320不能一次性去除。这是由于，如果一次性使用刻蚀工艺去除所述载体晶圆320，由于载体晶圆320较厚，刻蚀时间会较长，效率太低；如果一次性使用研磨工艺去除所述载体晶圆320，则研磨工艺可能会损伤第二介质层312。因此，将刻蚀工艺和研磨工艺进行结合，先使用效率较高的研磨工艺减薄所述载体晶圆320，再使用精度较高的刻蚀工艺进行刻蚀，通过调控刻蚀工艺的刻蚀选择比可以保证不对下层膜层造成损伤。
在本申请的一些实施例中，减薄所述载体晶圆320的方法包括机械研磨工艺或化学机械研磨工艺等。
在本申请的一些实施例中，减薄所述载体晶圆320时，去除所述载体晶圆320中直径大于所述第一晶圆310直径的一部分。使剩余的载体晶圆320的直径与第一晶圆310的直径相同，便于后续使用刻蚀工艺。因为刻蚀工艺中可能会使用掩膜层覆盖整个晶圆结构的表面，需要避免载体晶圆320直径大于第一晶圆310直径的那部分遮挡整体晶圆结构。
参考图6所示，去除所述载体晶圆320和所述第一晶圆310的边缘具有气泡缺陷的一部分(去除了具有气泡缺陷321a和气泡缺陷311a的部分)。
在常规工艺中(参考图2和图3)，没有去除具有气泡缺陷的部分，而是直接进行后续的刻蚀工艺来去除载体晶圆，这不仅没有解决气泡缺陷的问题，甚至还使得气泡缺陷变得更大了。而本申请的技术方案中，在刻蚀去除载体晶圆之前，先将具有气泡缺陷的那部分切除，避免了气泡缺陷对器件可靠性和晶圆良率的影响。
在本申请的一些实施例中，去除所述载体晶圆320和所述第一晶圆310的边缘具有气泡缺陷的一部分的方法包括修边工艺。所述修边工艺为使用机械切除晶圆边缘的工艺。
在本申请的一些实施例中，所述去除的所述载体晶圆320和所述第一晶圆310的边缘具有气泡缺陷的一部分的宽度为1至5毫米。也就是所述修边工艺切除的部分的宽度为1-5毫米。本申请实施例仅以12英寸尺寸的晶圆结构作为示范，在这个尺寸的晶圆结构中，气泡缺陷是由单个尺寸小于100um的小气泡组成的宽度约1～2mm的气泡带，常分布在距离晶圆边缘约1～2mm的位置，因此为了在尽量去除气泡缺陷的同时保证晶圆的面积，所述修边工艺切除的部分的宽度最大不超过5毫米。但是需要理解的是，如果针对的是其他尺寸的晶圆，气泡缺陷的尺寸以及分布位置可能有所区别，应该根据晶圆尺寸有针对性的设计修边工艺去除的部分的宽度。
在本申请的一些实施例中，去除所述载体晶圆320和所述第一晶圆310的边缘具有气泡缺陷的一部分时，还去除所述底部晶圆300表面的底部介质层301的边缘的一部分。气泡缺陷311a位于所述底部介质层301和所述第一介质层311之间，因此所述底部介质层301的对应部分也要去除。
在本申请的一些实施例中，为了保证所述底部介质层301应当去除的部分没有残留，也可以将所述底部晶圆300的边缘的一部分也去除。
参考图7所示，去除所述载体晶圆320和所述载体介质层321。暴露出所述第二介质层312，以便所述第一晶圆310能够通过所述第二介质层312继续键合晶圆。
在本申请的一些实施例中，去除所述载体晶圆320的方法包括刻蚀工艺。
在本申请的一些实施例中，还可以重复图4至图7所示的步骤，在所述第一晶圆310上继续键合第二晶圆、第三晶圆直至第N晶圆。每次键合一个新的晶圆后，则去除所述新的晶圆的边缘处具有气泡缺陷的部分。这样保证即使键合更多的晶圆层数，都不会存在气泡缺陷。
例如，在所述第一晶圆310上依次键合第二晶圆和第二载体晶圆，所述第二载体晶圆和所述第二晶圆的边缘的一部分具有气泡缺陷；减薄所述第二载体晶圆；去除所述第二载体晶圆和所述第二晶圆的边缘具有气泡缺陷的一部分；去除所述第二载体晶圆。上述步骤的详细说明可以参考图4至图7所示的步骤的说明，在此不再赘述。
以此类推，直至在第N-1晶圆上依次键合第N晶圆和第N载体晶圆，所述第N载体晶圆和所述第N晶圆的边缘的一部分具有气泡缺陷；减薄所述第N载体晶圆；去除所述第N载体晶圆和所述第N晶圆的边缘具有气泡缺陷的一部分；去除所述第N载体晶圆。
本申请提供一种晶圆键合结构的形成方法，在晶圆键合之后及时去除键合晶圆边缘处的气泡缺陷，提高器件可靠性。
本申请的实施例提供一种晶圆键合结构，参考图7所示，包括：底部晶圆300；第一晶圆310，键合于所述底部晶圆300表面，所述第一晶圆310的边缘具有气泡缺陷的一部分被去除。
在本申请的一些实施例中，所述底部晶圆300例如为半导体晶圆或玻璃晶圆。在本申请的一些实施例中，所述第一晶圆310例如为半导体晶圆或玻璃晶圆。
在本申请的一些实施例中，所述底部晶圆300表面形成有底部介质层301，所述第一晶圆310面向所述底部晶圆300的一面形成有第一介质层311，所述第一晶圆310和所述底部晶圆300通过所述底部介质层301和所述第一介质层311键合。
在本申请的一些实施例中，所述第一介质层311的材料例如为氮化硅或氧化硅。在本申请的一些实施例中，所述底部介质层301的材料例如为氧化硅或氮化硅。作为键合界面，所述第一介质层311和所述底部介质层301的材料不相同。
在本申请的一些实施例中，所述第一晶圆310的直径小于所述底部晶圆300的直径，所述第一介质层311的直径小于所述底部介质层301的直径。一方面，在进行晶圆键合时，为了避免减薄工艺对晶圆造成损伤缺陷，在晶圆减薄之前会对晶圆进行修边，切掉晶圆边缘1-5毫米的宽度，导致第一晶圆310的直径小于所述底部晶圆300的直径以及所述第一介质层311的直径小于所述底部介质层301的直径；另一方面，在所述底部晶圆300上键合了所述第一晶圆310和载体晶圆320后，还会使用修边工艺进一步切除所述第一晶圆310边缘和所述底部晶圆300边缘之间具有气泡缺陷的部分，进一步导致第一晶圆310的直径小于所述底部晶圆300的直径以及所述第一介质层311的直径小于所述底部介质层301的直径。
在常规晶圆键合结构中(参考图2和图3)，没有去除键合晶圆间具有气泡缺陷的部分，导致器件可靠性低，晶圆良率低。而本申请的技术方案中，所述第一晶圆310的边缘具有气泡缺陷的一部分被去除，避免了气泡缺陷对器件可靠性和晶圆良率的影响。
在本申请的一些实施例中，被去除的所述第一晶圆310的边缘具有气泡缺陷的一部分的宽度为1至5毫米。本申请实施例仅以12英寸尺寸的晶圆结构作为示范，在这个尺寸的晶圆结构中，气泡缺陷是由单个尺寸小于100um的小气泡组成的宽度约1～2mm的气泡带，常分布在距离晶圆边缘约1～2mm的位置，因此为了在尽量去除气泡缺陷的同时保证晶圆的面积，所述被去除的所述第一晶圆310的边缘具有气泡缺陷的一部分的宽度最大不超过5毫米。但是需要理解的是，如果针对的是其他尺寸的晶圆，气泡缺陷的尺寸以及分布位置可能有所区别，应该根据晶圆尺寸有针对性的设计所述被去除的所述第一晶圆310的边缘具有气泡缺陷的一部分的宽度。
在本申请的一些实施例中，所述第一晶圆310远离所述底部晶圆300的一面还形成有第二介质层312。所述第一晶圆310能够通过所述第二介质层312继续键合晶圆。
在本申请的一些实施例中，在所述第一晶圆310上还可以继续键合有第二晶圆、第三晶圆直至第N晶圆。每个晶圆的边缘具有气泡缺陷的部分都被去除。
本申请提供一种晶圆键合结构及其形成方法，在晶圆键合之后及时去除键合晶圆边缘处的气泡缺陷，提高器件可靠性。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (14)

1.一种晶圆键合结构的形成方法，其特征在于，包括：
提供底部晶圆，所述底部晶圆表面依次键合有第一晶圆和载体晶圆，所述载体晶圆和所述第一晶圆的边缘的一部分具有气泡缺陷；
减薄所述载体晶圆；
去除所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分；
去除所述载体晶圆。
2.如权利要求1所述晶圆键合结构的形成方法，其特征在于，去除所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分的方法包括修边工艺。
3.如权利要求1所述晶圆键合结构的形成方法，其特征在于，所述去除的所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分的宽度为1至5毫米。
4.如权利要求1所述晶圆键合结构的形成方法，其特征在于，去除所述载体晶圆的方法包括刻蚀工艺。
5.如权利要求1所述晶圆键合结构的形成方法，其特征在于，所述载体晶圆面向所述第一晶圆的一部分的直径等于所述第一晶圆的直径，所述载体晶圆远离所述第一晶圆的一部分的直径大于所述第一晶圆的直径。
6.如权利要求5所述晶圆键合结构的形成方法，其特征在于，减薄所述载体晶圆时，去除所述载体晶圆中直径大于所述第一晶圆直径的一部分。
7.如权利要求1所述晶圆键合结构的形成方法，其特征在于，所述第一晶圆的直径小于所述底部晶圆的直径。
8.如权利要求1所述晶圆键合结构的形成方法，其特征在于，所述底部晶圆表面形成有底部介质层，所述第一晶圆面向所述底部晶圆的一面形成有第一介质层，所述第一晶圆和所述底部晶圆通过所述底部介质层和所述第一介质层键合。
9.如权利要求8所述晶圆键合结构的形成方法，其特征在于，去除所述载体晶圆和所述第一晶圆的边缘具有气泡缺陷的一部分时，还去除所述底部晶圆表面的底部介质层的边缘的一部分。
10.如权利要求1所述晶圆键合结构的形成方法，其特征在于，所述载体晶圆面向所述第一晶圆的一面形成有载体介质层，所述第一晶圆面向所述载体晶圆的一面形成有第二介质层，所述第一晶圆和所述载体晶圆通过所述载体介质层和所述第二介质层键合。
11.一种晶圆键合结构，其特征在于，包括：
底部晶圆；
第一晶圆，键合于所述底部晶圆表面，所述第一晶圆的边缘具有气泡缺陷的一部分被去除。
12.如权利要求11所述的晶圆键合结构，其特征在于，所述第一晶圆的直径小于所述底部晶圆的直径。
13.如权利要求11所述的晶圆键合结构，其特征在于，所述底部晶圆表面形成有底部介质层，所述第一晶圆面向所述底部晶圆的一面形成有第一介质层，所述第一晶圆和所述底部晶圆通过所述底部介质层和所述第一介质层键合。
14.如权利要求11所述的晶圆键合结构，其特征在于，所述第一晶圆远离所述底部晶圆的一面还形成有第二介质层。
CN202111334934.5A 2021-11-11 2021-11-11 一种晶圆键合结构及其形成方法 Pending CN116110799A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111334934.5A CN116110799A (zh) 2021-11-11 2021-11-11 一种晶圆键合结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111334934.5A CN116110799A (zh) 2021-11-11 2021-11-11 一种晶圆键合结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116110799A true CN116110799A (zh) 2023-05-12

Family

ID=86260312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111334934.5A Pending CN116110799A (zh) 2021-11-11 2021-11-11 一种晶圆键合结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116110799A (zh)

Similar Documents

Publication Publication Date Title
US11682551B2 (en) Wafer structure and trimming method thereof
TWI484544B (zh) 使半導體片變薄的方法
US8148203B2 (en) Technique for stable processing of thin/fragile substrates
TWI297551B (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
TWI292596B (en) Manufacturing method of semiconductor device
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US11227760B2 (en) Wafer thinning method and wafer structure
JP2008290170A (ja) 半導体装置の製造方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP3395620B2 (ja) 半導体発光素子及びその製造方法
EP0455087B1 (en) Method of forming a silicon wafer with a chip separating structure and single crystal layer sections
CN116110799A (zh) 一种晶圆键合结构及其形成方法
US9105465B2 (en) Wafer edge conditioning for thinned wafers
JP2007251098A (ja) 半導体チップの製造方法
CN115565865A (zh) 半导体器件和使用多个cmp工艺制造半导体器件的方法
JP2001085453A (ja) 半導体装置の製造方法
CN110534423B (zh) 半导体器件及其制作方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP7267327B2 (ja) ウェハマウントステーションおよびウェハ埋め込み構造の形成方法
CN112117186A (zh) 晶圆切割方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2003124147A (ja) 半導体装置の製造方法
US20230096486A1 (en) Method of manufacturing layered device chip assembly
CN213946060U (zh) 研磨垫及具有其的研磨装置
KR20040080274A (ko) 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination