JP2007251098A - 半導体チップの製造方法 - Google Patents

Abstract

【課題】側面および底面に結晶欠陥がなく、抗折強度の高い薄膜状の半導体チップを製造する方法を提供する。
【解決手段】表面上に複数の半導体回路が区画形成されたシリコンウエーハ１を区画ごとに分離して半導体チップ６とにするにあたって、シリコンウエーハ１の各区画の分離位置に溝部２を形成し、この溝部２と連通しないよう余部を残してシリコンウエーハ１の裏面を研磨した後に、この研磨面を溝部２と連通するまでウエットエッチングすることで、個々の半導体チップ６の薄膜化と分離を行う共に、溝部２の壁面を洗浄して平滑な側面と底面とを有する半導体チップ６とする。
【選択図】図１

Description

本発明は半導体チップの製造方法、特にフレキシブルデバイスに用いられる薄型の半導体チップの製造方法に関する。

カードサイズの電子機器をはじめとして、身近な電子機器は薄型化、軽量化されており、これらの電子機器で用いられる各種デバイスも同様に薄型化、軽量化されてきている。このようなデバイスには種々の特性が求められているが、その薄型化、軽量化に伴って、デバイス自体の強度、特に曲げ応力と折り応力に対する耐久性が求められている。このようなデバイスの一例として、厚さ５０μｍ以下のシリコン集積回路（ＩＣ）チップがある。このような薄型のシリコンＩＣチップは、表面に半導体回路が区画形成されたシリコンウエーハを裏面側から機械的に研削して薄くした後に、各区画ごとにダイシングして製造される。しかし、ウエーハを薄くすると脆くなるので、ダイシングの際に割れてしまったり、クラックやチッピングが発生しやすく、歩留まりが悪いという問題があった。

これを解決するものとして、先ダイシング（Dicing Before Grinding,以下、ＤＢＧと略記する）法と呼ばれる製造方法が提案されている。ＤＢＧ法では、まず半導体回路が形成されたシリコンウエーハ表面に、ＩＣチップの分割ラインに沿って、チップの仕上がり厚さよりも僅かに深いハーフカット溝をダイヤモンドブレードなどで切削する。半導体回路の表面に保護テープを貼った後、シリコンウエーハの裏面側をグラインダーなどで研削して徐々に薄くしていき、ハーフカット溝に研削面が達した時点で半導体回路が個々のＩＣチップに分割されるものである。このために、従来のように薄いウエーハをダイシングすることがなく、効率の良いものである。

しかしながら、ＤＢＧ法においても、ハーフカット溝の切削や裏面研削を機械的に行うので、切削面および研削面に傷痕や欠陥が残り、この傷痕や欠陥を起点として組み立て時や使用時にチップの破壊が生じやすくなるという問題があった。これは、特に１００μｍ以下の薄い半導体基板において顕著であり、傷痕や欠陥の除去が望まれていた。

このような問題を解決する方法として、例えば特開２００３−１７９００５号公報（特許文献１）が提案されている。
ここには、ダイシングブレードを用いずに、回路形成面側にレジストマスクを設け、プラズマエッチングでハーフカット溝を形成することで、側面に傷痕をつけないでＩＣチップを製造する方法が記載されている。さらに、ハーフカット溝と連通しないように残部を残してシリコンウエーハ裏面を研磨した後に、この残部をプラズマエッチングし、ＩＣチップに分割することで、チップ裏面の傷痕を除去する方法が記載されている。

特開２００５−１７５１３６号公報（特許文献２）には、ハーフカット溝が形成されたシリコンウエーハの表面にハードプレートを対面させ、このハーフカット溝に僅かに浸透する状態で液状樹脂を注入し、これを固化させた後、ハーフカット溝が裏面に表出するまでハードプレート側からエッチングすることにより、裏面に傷痕を形成することなくＩＣチップを分離する方法が記載されている。
特開２００３−１７９００５号公報 特開２００５−１７５１３６号公報

しかしながら、上記特許文献１に記載された方法では、プラズマエッチングを用いているためにエッチング速度が遅く、研磨によって形成されたＩＣチップ裏面の傷痕を完全に除去できないばかりでなく、生産性に劣るという問題があった。
また、特許文献２に記載された方法では、ハーフカット溝の切削に関しては何ら考慮されていないので、ＩＣチップ側面の傷痕が除去できていないという問題があった。
本発明者は、厚さ５０μｍ以下の極薄のＩＣチップにおいて、曲げおよび折り使用に耐え得る程の強度を得るには、チップの底面に加え、側面の傷痕や欠陥が完全に除去されたものにする必要があることを見い出した。その観点からすると、上記特許文献１および特許文献２のいずれの製造方法であっても、問題が充分に解決されておらず、不満の残るものであった。

本発明は、上記問題点に鑑みて成されたものであって、非常に薄く、曲げ耐性と抗折強度を有する半導体チップの製造方法を提供することを目的としている。

本発明の半導体チップの製造方法は、表面に複数の半導体回路が区画形成されたシリコンウエーハを区画ごとに分離して個々の半導体回路を有する半導体チップとする半導体チップの製造方法であって、前記シリコンウエーハの各区画の分離位置に、開口部から底部へ向かって幅が小さくなる溝部を形成する工程と、前記半導体回路を被覆する保護層を形成する工程と、前記シリコンウエーハの裏面を、前記溝部と連通しないよう余部を残して研磨する工程と、研磨されたシリコンウエーハの裏面を、前記溝部と連通するまでウエットエッチングして個々の半導体チップに分離する工程とを、有することを特徴とする。

本発明の半導体チップの製造方法によれば、短時間で効率よく研磨できる機械的研磨と、表面の平坦度を高くできるウエットエッチングとを併せて用いることにより、裏面に傷や欠陥のない半導体チップを効率よく製造できる。シリコンウエーハ表面の溝部と連通しないよう余部を残して研磨する工程で研削スピードの大きな機械的研磨を行った後、この機械的研磨によって発生した傷痕や欠陥をウエットエッチング工程で除去して、半導体チップの底面を傷痕や欠陥のない平坦面にする。
また、ウエットエッチングによれば、シリコンウエーハに機械的衝撃を加えることなく、所望の厚さにまで薄膜化することができる上に、半導体チップの薄膜化と分離とを同時に行うことができる。

さらにウエットエッチング工程において、エッチング面が溝部と連通した時点で、溝部にエッチング液が流入して溝部の壁面がエッチングされることとなり、半導体チップの側面も傷痕や欠陥のないものとなる。

また、溝部の溝幅は開口部から底部へ向かって小さくしたので、シリコンウエーハ裏面に溝部が連通する際の連通口が非常に小さくなる。よって、溝部が連通した時点で、大量のエッチング液が溝部に急激に流入することがなく、表面側の半導体回路面に過剰量のエッチング液が廻り込み、ダメージを与えることがない。

また、前記溝部を形成する工程において、先端形状が鋭角に尖ったダイシングブレードを用いて切削加工を行うことにより前記溝部を形成することが望ましい。
この構成によれば、開口部から底部へ向かって小さくなる溝幅を有する溝部を比較的容易かつ確実に形成することができる。

以下、本発明について図面を参照して説明する。
図１（ａ）ないし図１（ｆ）は本発明の一実施形態の各工程を説明する工程図である。なお、同各図においては、理解を容易とするために各構成部材の縮尺は変えてある。
図１（ａ）において、符号１はシリコンウエーハである。その表面１ａには図示しない半導体回路が多数、整列した状態で形成されており、各半導体回路はスクライブラインによって区画されている。このスクライブラインは半導体基板を個々に分離する際の分離位置に相当する。

次に、図１（ｂ）に示したように、回路形成面を上に向けてシリコンウエーハ１の裏面１ｂを真空吸着してリングフレーム付きのダイシングテープ３上に固定した後、ダイシングブレード４で表面側から上記スクライブラインに沿って断面がＶ字形状の溝部２を切削する。このような溝部２は、ブレード外周縁の先端形状が例えば６０°程度の鋭角に尖ったダイシングブレードを用いることで形成できる。

溝部２の切削深さは、半導体基板の仕上がり膜厚にほぼ等しくする。例えば仕上がり膜厚が３０μｍであれば、３０μｍに僅かなマージン厚を加えた３５μｍ程度とする。このマージン厚は、後述するウエットエッチング工程における溝部２の洗浄加工代となる。シリコンウエーハ１の取り扱い性等を考慮すると、溝部２の深さはシリコンウエーハ１の初期厚の半分以上にならないことが好ましい。
この切削加工時には、シリコンウエーハ１はダイシングテープ３に固定されており、充分に大きな初期厚を有するので、溝部２の切削で割れなどの不良が発生することは少ない。また、切削面となる溝部２の壁面２ａには、微細な傷痕や欠陥等が発生するが、これは後述するウエットエッチングの工程で除去することができる。

溝部２の形成方法は本実施の形態に限定されるものではなく、プラズマエッチング、パーシャルプラズマエッチング、ウエットエッチングなどの各種エッチング技術を利用してもよい。この場合には、スクライブラインを除くシリコンウエーハ１の表面全体にマスキング層としてレジストパターンを形成し、その後にエッチングを施せばよい。エッチングによって溝部２を形成すると、非常に狭い幅の溝を形成することができる。

次いで、図１（ｃ）に示したように、シリコンウエーハ１の表面１ａ（回路形成面）に保護テープ５を貼着する。この保護テープ５はウエットエッチング工程において、半導体回路がエッチング液と接触して損傷を受けないようにするためのものであって、半導体回路の表面を被覆して保護するものであれば特に限定されるものではなく、例えば、通常の研削工程で用いられる表面保護テープなどを利用できる。

この後、図１（ｄ）に示したように、グラインダーの砥石７を回転させながら、厚さが８０μｍ程度となるまでシリコンウエーハ１の裏面１ｂを機械的に研削する。この際に、溝部２と連通しないよう余部を残しておく。機械的研削面には２０μｍ程度の結晶欠陥層が形成されるので、少なくとも２０μｍ以上の余部を設け、これを後のウエットエッチング工程において除去することで、底面側に傷痕や欠陥のない半導体チップにすることができる。なお、この機械的研削によってシリコンウエーハ１を短時間で効率よく薄型化することができる。

次いで、シリコンウエーハ１の裏面１ｂの研削面に約５０μｍ分の異方性のウエットエッチングを行って、各半導体チップ６…の薄膜化と分離とを行う。このウエットエッチングにて前記研削工程での余部が総て除去される。この余部には、研削工程でできた結晶破砕層を含むので、エッチングによって形成される新たな底面は傷や結晶欠陥のない平坦面となる。

また、この余部が総て除去された時点において、溝部２が裏面１ｂに開口して、半導体基板６…がシリコンウエーハ１から個々に分離されると共に、エッチング液が溝部２に流入する。この時点での半導体基板６…の厚さは溝部２の深さに相当しており、仕上がり厚さにマージン厚が加わったものである。このマージン厚分がエッチングされる間に、壁面２ｂの表層部がエッチング液で洗浄されて、溝部２の壁面の微細な傷痕や欠陥が除去されることとなる。

ここで、溝部２はＶ字形状をなしているので、シリコンウエーハ１の裏面１ｂをウエットエッチングしていき、溝部２と連通する時点における開口部はＶ字状の谷の底になるので、非常に小さなものとなる。よって、半導体チップ６…の分割直後に過剰量のエッチング液が回路面に回り込む心配がなくなるので、回路面に保護テープを貼着する以外に、回路面に対する特別な保護を施す必要がない。また、エッチング液により回路面が損傷を受けることがないので、信頼性の高い半導体チップ６…となる。

また、スピンエッチングでは、エッチングすべき面を上に向けて回転させておき、ここにエッチング液を滴下して、遠心力によりエッチング液が万遍なく拡がるようにする。溝部２をＶ字形状にしておけば、各溝部２同士の交点において大きく開口することとなり、エッチング液が滞留しにくくなる。よって、シリコンウエーハ１のどの部位にもエッチング液が均等に広がり、シリコンウエーハ１の全面に亙って均一なエッチングが施されることとなる。

よって、１枚のシリコンウエーハ１から得られる各半導体チップ６…の間でバラツキが生じないので、複数の均質な半導体チップ６…を製造できるわけである。また、各々の半導体チップ６に関しても、各側面が均等にエッチングされているので、どの側面においても形状と平坦度が等しくなり、より信頼性の高いものとなる。

加えて、溝部２をＶ字形状にすると、溝部２の開口端の非常に近いところにまで半導体回路を形成することができ、１枚のシリコンウエーハ１からより多くの半導体チップ６…を得ることができて、生産性を向上させることができる。特に表示用基板のサイズが小さい場合に有効である。
図２は、本実施形態の製造方法における溝部２の要部拡大図である。溝部２の壁面２ｂをエッチングすると、その表面が後退することになるが、壁面２ｂが傾斜していると、直立している場合に比べて後退距離が小さくなる。すなわち壁面の後退はエッチング面に対して垂直に進行するので、図２中に１点鎖線で示したように、溝部２１が矩形である場合の壁面２１ｂの後退距離をＬとすると、その開口端もＬだけ後退する。これに対して、壁面２ｂがシリコンウエーハの表面１ａに対して角度θで傾斜するＶ字状の溝部２の場合には、壁面２ｂの後退距離Ｌは同じであっても、その開口端の後退距離はＬsinθとなり、明らかにＬより小さくなる。すなわち、Ｌ−Ｌsinθだけエッチングによる加工代を小さくできるわけであり、逆にその分、表示素子の形成領域が広がることとなり、１枚のシリコンウエーハ当たりのチップ取り数を増加できる。

なお、本実施形態においてウエットエッチング工程をスピンエッチングとしたが、本発明の製造方法はこれに限定されるものではなく、その他の通常のウエットエッチングに用いられている汎用の処理技術および処理装置をそのまま利用することができる。

最後に、図１（ｆ）に示したように、ウェットエッチングを施した裏面側を下にしてリングフレーム付きのテープ８に貼り付けた後、表面から紫外光などを保護テープ５に照射することで、その粘着性を低下させて保護テープ５を剥離すると、半導体チップ６…が得られる。

上述したように、本実施形態の製造方法によれば、各半導体チップ６…を分離する際に機械的ダメージが与えられることがないので、従来技術では達成不可能であったような膜厚３０μｍ以下の薄型の半導体チップ６…が得られる。このようにした得られた半導体チップ６…は各側面と底面とがウエットエッチングでエッチングされたものとなり、破損の起点となる凹凸がないので、薄型であっても、非常に曲げや折りに対する強度の高いものとなる。よって、屈曲性や柔軟性が求められる電子機器の半導体チップとして広く利用することができる。
さらに、機械的研削とウエットエッチング工程とを組み合わせて使用することにより、非常に薄い膜厚の半導体チップ６…を高い歩留まりで短時間で製造できる。

なお、本発明の半導体チップの製造方法は、フレキシブルデバイス用の半導体チップのみならず、マルチチップパッケージ用の極薄チップの製造方法としても活用できる。

以下、本発明者が行った半導体チップの試作の結果について説明する。縦横の寸法が４．５ｍｍ×９．０ｍｍ、厚さが４０μｍの半導体チップを上記実施形態の方法を用いて製造した。すなわち、シリコンウエーハの回路面を上にしてリングフレーム付きのダイシングテープに貼り付けた状態で、先端角度６０°のブレードを用いてスクライブラインに沿って深さ４５μｍのハーフカット溝を形成した。回路形成面側に表面保護テープを貼り付けた後、シリコンウエーハの裏面をグラインダーにより厚さ８０μｍになるまで研削した。次いで、ウエーハ裏面をスピンエッチャーで４０μｍウエットエッチングして、厚さ４０μｍのチップに分割した。これにより、裏面研削で発生した２０μｍ程度の破砕層を完全に除去できた。加えて、ハーフカットダイシングによって発生したチップ側面の破砕層も完全に除去できた。

上記の半導体チップに対して曲げ試験を行い、曲率半径を測定した。この際、試験機として（株）オリエンテック社製のテンシロンＵＣＴ−５Ｔ型を用い、測定条件として、支点間距離を１．５ｍｍ、加圧クサビ半径を０．３ｍｍ、支点半径を０．３ｍｍ、試験速度を０．５ｍｍ／分、試験雰囲気を２３℃、５０％ＲＨとし、計５回の測定を行った。５回の曲率半径の測定結果は、０．９４ｍｍ、０．６８ｍｍ、０．６２ｍｍ、０．５８ｍｍ、０．９１ｍｍであった。曲率半径の平均値は０．７４ｍｍであった。したがって、本発明の製造方法によれば、４．５ｍｍ×９．０ｍｍのサイズのチップを０．７４ｍｍの曲率半径で曲げてもなお耐性を有するフレキシブルな半導体チップが得られることが実証できた。

本発明の一実施形態の半導体チップの製造方法を順を追って示す工程断面図である。 同、溝部の概略拡大図である。

符号の説明

１…シリコンウエーハ、１ａ…表面、１ｂ…裏面、２…溝部、５…保護層、６…半導体チップ。

Claims (2)

1. 表面上に複数の半導体回路が区画形成されたシリコンウエーハを区画ごとに分離して個々の半導体回路を有する半導体チップとする半導体チップの製造方法であって、
   前記シリコンウエーハの各区画の分離位置に、開口部から底部へ向かって幅が小さくなる溝部を形成する工程と、
   前記半導体回路を被覆する保護層を形成する工程と、
   前記シリコンウエーハの裏面を、前記溝部と連通しないよう余部を残して研磨する工程と、
   研磨されたシリコンウエーハの裏面を、前記溝部と連通するまでウエットエッチングして個々の半導体チップに分離する工程とを、
   有することを特徴とする半導体チップの製造方法。
2. 前記溝部を形成する工程において、先端形状が鋭角に尖ったダイシングブレードを用いて切削加工を行うことにより前記溝部を形成することを特徴とする請求項１に記載の半導体チップの製造方法。

Images