JP2006344816A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP2006344816A JP2006344816A JP2005169803A JP2005169803A JP2006344816A JP 2006344816 A JP2006344816 A JP 2006344816A JP 2005169803 A JP2005169803 A JP 2005169803A JP 2005169803 A JP2005169803 A JP 2005169803A JP 2006344816 A JP2006344816 A JP 2006344816A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor chip
- groove
- back surface
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】ウエハ分割時のチップ飛散を防いで、歩留まりの低下、信頼性の低下及びスループットの低下を抑制できる半導体チップの製造方法を提供する。
【解決手段】複数の半導体素子4が形成されたウエハ1の半導体チップの外形形状に対応する位置に所定の深さを有する溝5をドライエッチングにより形成する工程と、上記素子形成面に粘着樹脂9を用いてウエハ保持基板8を貼り付けるとともに溝5の内部に粘着樹脂9の一部を入りこませる工程と、溝5がウエハ1の裏面7に貫通するまで裏面7を研磨することによりウエハ1を半導体チップの外形形状に対応する位置で分割する工程と、分割された半導体チップの裏面10に粘着シート13を貼り付ける工程と、粘着緩和剤を用いて粘着樹脂13の粘着力を低下させて粘着樹脂13およびウエハ保持基板8をウエハから剥がす工程と、粘着シート13から半導体チップ12を剥がす工程と、を含む。【選択図】 図1
【解決手段】複数の半導体素子4が形成されたウエハ1の半導体チップの外形形状に対応する位置に所定の深さを有する溝5をドライエッチングにより形成する工程と、上記素子形成面に粘着樹脂9を用いてウエハ保持基板8を貼り付けるとともに溝5の内部に粘着樹脂9の一部を入りこませる工程と、溝5がウエハ1の裏面7に貫通するまで裏面7を研磨することによりウエハ1を半導体チップの外形形状に対応する位置で分割する工程と、分割された半導体チップの裏面10に粘着シート13を貼り付ける工程と、粘着緩和剤を用いて粘着樹脂13の粘着力を低下させて粘着樹脂13およびウエハ保持基板8をウエハから剥がす工程と、粘着シート13から半導体チップ12を剥がす工程と、を含む。【選択図】 図1
Description
本発明は、半導体チップの製造方法に関し、特に、複数の半導体素子が形成されたウエハを個々の半導体チップに分割する方法に関する。
半導体デバイスの製造工程は、主に、ウエハ上に複数の半導体素子及び配線を形成して回路を形成する前工程と、前工程の後にウエハを個々の半導体チップに分割し、各半導体チップをリードフレームや回路基板等に実装してパッケージ化やモジュール化を行う後工程とからなる。
一般的に、前工程終了後のウエハの厚みは、前工程でのウエハの割れを防ぐ目的から、完成段階の半導体チップの厚みより厚くなっている。従って、前工程終了時におけるウエハの厚みを完成段階における半導体チップの厚みにするために、ウエハの半導体素子が形成されていない面(裏面)に対して研磨及び/又はエッチングが行われる。ウエハの裏面に対して研磨等が行われる際には、ウエハの半導体素子が形成されている面(素子形成面)を、例えばレジストや粘着テープ等により保護しておく。以下、ウエハの裏面を研磨及び/又はエッチングして薄型化する工程を、ウエハの研磨工程という。
ウエハの研磨工程は、ウエハを所定の厚みまで薄型化するグラインディング工程と、グラインディング工程の際に生じたウエハのダメージ層をポリッシングにより除去してウエハを所定の厚みにすると同時に、ウエハの裏面を平坦化するポリッシング工程とを含む。ウエハの厚みを所定の厚みまで薄くした後、ウエハの裏面に粘着シートを貼り付け、ウエハを個々の半導体チップに分割する工程が行われる。粘着シートに伸縮性を有するもの(エキスパンドタイプのもの)を用いる場合は、ウエハ分割後に、半導体チップのハンドリング性を向上させる目的で粘着シートをエキスパンドして半導体チップ間の間隔を広げた後に、半導体チップをピックアップするとよい。
ウエハを個々の半導体チップに分割する工程では、ウエハは、個々の半導体チップの外形形状に対応する位置に形成されたダイシングラインに沿って、個々の半導体チップにダイシングされる。ダイシングでは、例えばダイヤモンドソーブレードを用いてウエハを切断するダイシングソー方式を用いることができる。ダイシングによりウエハを個々の半導体チップに分割した後、実装工程にて、ウエハの裏面に貼り付けたエキスパンドタイプの粘着シートを引き伸ばして、個々の半導体チップ間の間隔を半導体チップをハンドリング可能な程度にまで広げる。また、ダイシングソー方式の代わりに、スクライバによりダイシングラインに沿ってウエハに傷をつけた後、傷を起点にウエハを割るスクライブ方式を用いることもできる。
しかしながら、ウエハの大口径化によるチップ取れ数の増加や、半導体チップの更なる薄型化の要求に対して上記の手法を用いる場合、ウエハのハンドリング時やダイシング時においてウエハが割れてしまうという問題が生じる。
また、ウエハ1枚からのチップ取れ数の増加のため、ダイシングラインは狭くなってきており、チッピングによる加工歩留まりの低下という問題も引き起こされている。ダイシングする際に発生するチッピングは、半導体チップの機械的強度を低下させ、実装時のチップ割れの原因となる。この半導体チップの機械的強度の低下が、パッケージやモジュールの信頼性の向上を妨げていた。
これらの課題を解決するため、例えば、前工程において、ウエハの素子形成面上の半導体チップのダイシングラインに対応する位置に、所定の深さの溝をドライエッチングによってあらかじめ形成し、後工程のウエハ裏面の研磨工程において、前工程で形成した溝が貫通するまでウエハの裏面を研磨することで、ウエハを個々の半導体チップに分割する方法が提案されている(例えば、特許文献1及び特許文献2参照。)。このような方法によればダイシング工程を除去することができるので、ダイシングによるチッピングが無くなり、チッピングを考慮しない半導体チップのレイアウトが可能となる。
また、ダイシングを用いた方法では、ダイシングラインの幅は、ウエハの切削に用いるダイヤモンドソーブレード又はダイヤモンドカッターの幅と、ダイサーの加工精度とによる加工マージンによって決定されるため、ダイシングラインを所定の幅以下とすることは不可能であった。これに対し、上記のような、ドライエッチングにより予め溝を形成しておくことにより、ダイシングラインの幅を20μm以下まで小さくすることが可能となった。
さらに、ダイシングを用いた分割方法では、作製される半導体チップの外形は矩形に限定されるが、ドライエッチングにより予め溝を形成しておく方法では、溝の形状を任意に形成することにより、半導体チップの外形形状を任意の形状とすることも可能となった。
しかしながら、ウエハの素子形成面にドライエッチングにて予め溝を形成し、ダイシング工程を用いずに裏面を研削及び研磨することでウエハを分割する場合、研磨時に半導体チップが飛散するという問題が生じる。飛散した半導体チップにより他の半導体チップにクラック等のダメージが入ることもある。このような問題は歩留まりの低下、さらに半導体チップの信頼性の低下を招くこととなる。
上記のような問題に対し、研削及び研磨時に特にチップ飛散が起こりやすいウエハの外周部分に分離用の溝を形成しない方法が提案されている(例えば、特許文献1参照。)。
特開2002−25948号公報
特開2003−179005号公報
しかしながら、以上のような方法では、ウエハ分割後に半導体チップをハンドリングしやすくする目的で粘着シートをエキスパンドする場合に、ウエハの外周部分の分割されていない箇所のため粘着シートを十分に広げることができず、半導体チップのハンドリングがしにくくなるという問題が生じる。さらに、粘着シートをエキスパンドする際にウエハの分割されていない箇所に割れが生じるため、割れウエハの破片による歩留まりの低下が生じる。また、ウエハの外周部分の割れがランダムに発生することによる不均一なエキスパンドによるチップ実装時における機械の認識ミス等の問題も生じる。
また、研磨時のチップ飛散は、ウエハの外周部分に限定されることではない。従って、粘着テープやレジスト等を用いて素子形成面を保護しただけの場合、チップの飛散を防ぐために、研磨工程において研磨レートを下げなければならず、スループットの低下も生じる。
本発明は、ウエハを分割して半導体チップを作製する際のチップ飛散を防ぐことにより、歩留まりの低下、信頼性の低下及びスループットの低下を抑制できる半導体チップの製造方法を提供する。
本発明の第1の半導体チップの製造方法は、複数の半導体素子が形成されたウエハを分割して半導体チップを製造する方法であって、(a)複数の半導体素子が形成されたウエハの素子形成面において、半導体チップの外形形状に対応する位置に、所定の深さを有する溝をドライエッチングにより形成する工程と、(b)前記ウエハの素子形成面に、粘着樹脂を用いてウエハ保持基板を貼り付けるとともに、前記ウエハに形成された前記溝の内部に前記粘着樹脂の一部を入りこませる工程と、(c)前記ウエハの素子形成面に対向する裏面を、前記溝が前記裏面に貫通するまで研磨することにより、前記ウエハを半導体チップの外形形状に対応する位置で分割する工程と、(d)前記工程(c)の後に得られるウエハの裏面に、ウエハを分割して得た半導体チップを保持するための粘着シートを貼り付ける工程と、(e)粘着緩和剤を用いて前記粘着樹脂の粘着力を低下させて、前記ウエハの素子形成面から前記粘着樹脂および前記ウエハ保持基板を剥がす工程と、(f)前記粘着シートから半導体チップを剥がす工程と、を含むことを特徴とする。
本発明の第2の半導体チップの製造方法は、複数の半導体素子が形成されたウエハを分割して半導体チップを製造する方法であって、(a)複数の半導体素子が形成されたウエハの素子形成面において、半導体チップの外形形状に対応する位置に、所定の深さを有する溝をドライエッチングにより形成する工程と、(b)前記ウエハの素子形成面に、粘着樹脂を用いてウエハ保持基板を貼り付けるとともに、前記ウエハに形成された前記溝の内部に前記粘着樹脂の一部を入りこませる工程と、(c)前記ウエハの素子形成面に対向する裏面を、前記溝が前記裏面に貫通せず、前記溝の底面と前記裏面との間が所定の距離を有するまで研磨する工程と、(d)前記工程(c)の後に得られるウエハの裏面に粘着シートを貼り付ける工程と、(e)粘着緩和剤を用いて前記粘着樹脂の粘着力を低下させて、前記ウエハの素子形成面から前記粘着樹脂および前記ウエハ保持基板を剥がす工程と、(f)前記ウエハに圧力をかけることにより前記ウエハを半導体チップの外形形状に対応する位置で分割し、前記粘着シートから、ウエハを分割して得た半導体チップを剥がす工程と、を含むことを特徴とする。
なお、本発明の第1及び第2の半導体チップの製造方法の工程(c)における研磨とは、機械研磨(グラインディング)と、グラインディングの際に生じたウエハのダメージ層を除去する等の目的で行われる化学的研磨(ポリッシング)とを含むものとする。また、本明細書において単に研磨という場合は、グラインディング及びポリッシングを含むものとする。
本発明の第1及び第2の半導体チップの製造方法によれば、ウエハに形成された溝の内部に粘着樹脂の一部が入り込むように、ウエハの素子形成面に粘着樹脂を介してウエハ保持基板を貼り付けるので、ウエハの裏面を研磨する際に、ウエハ保持基板によりウエハが安定して保持される。このため、従来のように粘着テープやレジスト等でウエハを保持するよりも、ウエハとウエハ保持基板との接着強度が高く、研磨時にウエハをウエハ保持基板等により安定して保持することができる。これにより、研磨レートを低下させなくても研磨時のチップ飛散を抑制できるので、半導体チップの製造において、歩留まりの低下、信頼性の低下及びスループットの低下を抑制できる。
本発明の第1の半導体チップの製造方法では、工程(c)において、溝がウエハの裏面に貫通するまで、ウエハの裏面を研磨する。この研磨は、まず、ウエハの裏面が素子形成面に設けられた溝の底面に達しない程度まで裏面をグラインディングし、次に、ウエハの裏面が溝の底面に達するまで裏面をポリッシングすることにより行われることが好ましい。このような方法で研磨することにより、研磨時のチップ飛散をより確実に防ぐことができる。ポリッシングは、例えば、ドライポリッシング、CMP(Chemical Mechanical Polishing)、ウェットエッチング ドライエッチングなどにより行える。
また、本発明の第1の半導体チップの製造方法において、工程(a)で形成される溝は、最終的に得られる半導体チップの厚みよりも、10μm以上50μm以下深いことが好ましい。このような深さの溝を形成することにより、工程(c)の研磨により溝をウエハの裏面に貫通させてウエハを分割する際に、歩留まり良く個々の半導体チップに分割することができる。
本発明の第1の半導体チップの製造方法を用いてビアホールを備えた半導体チップを作製する場合は、工程(b)の前に、(g)前記ウエハの素子形成面において、半導体チップに設けられるビアホールに対応する位置に、前記溝以上の深さを有する凹部をドライエッチングにより形成して、前記凹部の少なくとも内側面に金属層を形成する工程、を加え、さらに、工程(c)と工程(d)との間に、(h)前記ウエハの裏面に裏面金属層を形成する工程、を加えてもよい。これらの工程(g)及び(h)をさらに含むことにより、ビアホールを備えた半導体チップを作製することができる。裏面金属層を備えたウエハを従来のようにダイシングにより分割すると、裏面金属層が設けられている部分でチッピングが起こりやすいという問題があった。そのため、半導体チップの外形に対応する領域の裏面金属層を除去するためのパターニング等が必要となっていた。これに対し、先にドライエッチングにて溝を形成しておく本方法では、そのような問題が生じない。
また、上記方法では、工程(a)のドライエッチングと工程(g)のドライエッチングとを同時に行う(同一のドライエッチングプロセス内で溝及び凹部を作製する)ことも可能である。これにより、溝と凹部とのアライメントマージンをとる必要がなくなり、さらに、工程数が減ることでプロセスコストの削減と歩留まりの改善を行うことができる。
また、上記方法において、工程(h)で裏面金属層を形成する際に半導体チップの側壁に金属が付着しないように、溝の幅がウエハの素子形成面から溝の底部に向かって小さくなるようなテーパ形状を有するように溝を形成することが好ましい。半導体チップの側壁に金属が付着していると、チップ実装時に自動ダイスボンドする場合に半導体チップの側壁に付着した金属が溶融してコレットに付着し、実装時歩留まりを低下させる原因となる。これに対し、溝にテーパを設けておくと、裏面金属層を形成する際に金属が半導体チップの側壁に付着しにくくなるので、実装時の歩留まり低下を抑制できる。
本発明の第1及び第2の半導体チップの製造方法において、工程(f)で用いる粘着シートが伸縮性を有するものである場合、粘着シートを引き伸ばして個片に分割された半導体チップ間の間隔を広げて、半導体チップを前記粘着シートから剥がしてもよい。このようにエキスパンドタイプの粘着シートを用い、半導体チップを剥がす際に粘着シートをエキスパンドすることにより、半導体チップをハンドリングしやすくなる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の実施の形態は一例であり、本発明は以下の実施の形態に限定されない。
(実施の形態1)
実施の形態1では、本発明の第1の半導体チップの製造方法の一例を、図1を参照しながら説明する。
実施の形態1では、本発明の第1の半導体チップの製造方法の一例を、図1を参照しながら説明する。
図1(a)〜(e)は、本実施の形態における半導体チップの製造方法の各工程を示す断面図である。まず、素子形成面に複数の半導体素子4が形成されたウエハ1を用意する(図1(a)参照。)。ウエハ1の素子形成面は、図1(a)中に2で示された面である。ウエハ1は、Si、GaAs、SiGe、GaN、SiC又はInP等の半導体材料を用いて形成することができる。各半導体素子4は、保護膜であるパッシベーション膜3で覆われている。パッシベーション膜3としては、一般的に、シリコン窒化膜又はシリコン酸化膜が用いられる。パッシベーション膜3は、半導体チップの外形形状に沿ってパターンニングされている。なお、パッシベーション膜3のパターニングは、後の工程である、半導体チップの外形形状に対応する溝をウエハ1の素子形成面2に形成する際に、ウエハ1のエッチングと同時に形成することも可能である。
次に、パッシベーション膜3上にレジストでマスク6を形成する。マスク6を用いてウエハ1をドライエッチングし、半導体チップの外形形状に対応する位置に溝5を形成する(図1(b)参照。)。溝5を形成するためのドライエッチング技術としては、例えば、ウエハ1としてSiウエハを用いる場合はフッ素系ガス又は塩素系ガスを用い、ウエハ1としてGaAsウエハを用いる場合は塩素系ガスを用いたRIE(Reactive ion etching)を用いることができる。また、ドライエッチング技術として、ICP−RIE(Inductively coupled plasma reactive ion etching)を用いてもよい。ICP−RIEは指向性が高く、深いエッチングが可能であるため、溝5の形成により適している。また、エッチング工程とエッチング側壁保護工程とを繰り返すBoschプロセスを用いてもよい。Boschプロセスによれば、よりアスペクト比の高い溝の形成が可能となる。
なお、溝5の形成のためのドライエッチング時に用いるマスク6には、汎用的なポジ型レジストを用いてもよいし、ネガ型レジストを用いてもよい。また、レジストの替わりに、ウエハ1に対するエッチング選択比が比較的大きい材料に対して通常のフォトリソグラフィー技術を用いてパターンニングして得た膜を、マスク6として用いることもできる。以下、ウエハのドライエッチングに用いられるマスクについては、同様に形成できる。
また、溝5を形成する半導体チップ外形形状の領域を同一材料とした方が、良好な形状にドライエッチングができるため好ましい。すなわち、半導体素子を形成する工程で、配線材料や層間絶縁膜を溝5の形成部分に残存させた場合、マスク6と溝5の形成部分とのエッチング選択比が良好にとれなくなる場合があるからである。
また、マスク6としてレジストを用いる場合、レジストを半導体ウエハに塗布した際にできる膜厚の比較的厚い部分を除去する必要がある。ウエハ1の端部においてレジストの膜厚が厚い部分を除去しない場合、ウエハ1の端部で溝5が形成されにくくなり、良好な半導体チップの分離が得にくくなる。
次に、マスク6を除去し、ウエハ1の素子形成面2を、粘着樹脂9を介してウエハ保持基板8に貼り付ける(図1(c)参照。)。粘着樹脂9としては、具体的には、ポリイミド、ポリエーテルイミド、ポリアミドイミド、ポリエーテルケトン、ポリエーテルエーテルケトン、液晶ポリマー、ポリエーテルスルホン、ポリサルフォン、ポリフェニレンサルファイドおよびポリアミドからなる群から選ばれる少なくとも1種の樹脂が使用可能である。
また、ウエハ保持基板8としては、例えば、サファイア基板、アルミナ基板、ガラス基板又はセラミック基板等を用いることができる。この時、粘着樹脂9の一部が溝5の内部に入り込むようにすることで、粘着樹脂9とウエハ1との接着面積が大きくなり、ウエハ1とウエハ保持基板8との接着強度が増す。そのため、後の研磨工程による横方向の応力に対するウエハ1の耐性が向上し、よって、研磨時の半導体チップの飛散を防ぐことが可能となる。例えば、ドライエッチング時にウエハを支持する基板として用いられている三菱ガス化学製のセラジン(登録商標)は、粘着樹脂と基板とが一体化されたものであるため、本実施の形態における粘着樹脂9及びウエハ保持基板8として利用可能である。
次に、ウエハ1の裏面7(図1(c)参照。)を、裏面7が半導体チップの外形形状に対応させて形成した溝5の底面に達するまで、すなわち溝5が裏面7に貫通するまで研磨する。この研磨により、溝5はチップ分割領域11となり、ウエハ1が個々の半導体チップに分割され、ウエハ1の裏面が半導体チップの裏面10となる(図1(d)参照。)。本実施の形態における研磨では、まずグラインディングにて、溝5がウエハ1の裏面7に貫通しない(裏面7が溝5の底面に達しない)ように研磨する。グラインディングの際に生じるウエハにおけるダメージ層の厚みは、通常10μm以下であるので、グライディング後ポリッシング前における、溝5の底面とウエハ1の裏面7との間の距離は、10μm以上であると好ましい。しかし、グライディング後に行うポリッシングの研磨速度は遅いので、ポリッシングによりダメージ層以外の部分をも研磨することとすると、スループットが低下してしまう。したがって、ポリッシングにより研磨する厚みは厚すぎない方が好ましい。
次に、ポリッシングにより、ウエハ1の裏面7が溝5の底面に達するまで研磨して、ウエハ1を個々の半導体チップに分割する。このように、研磨対象に作用する応力が比較的大きいグラインディングではウエハ1を分割せず、研磨対象に作用する応力が比較的小さいポリッシングによりウエハ1を分割することで、分割された半導体チップの飛散を防ぐことができる。
なお、ポリッシングは、グラインディングにより削りだされたウエハ1の裏面7から、グラインディングの際に生じたダメージ層(微小のクラックが入ったり、転移が生じたりしている層、厚み5μm〜10μm程度)を除去するためにも行われる。従って、ポリッシングにより、ダメージ層を除去できる十分な厚みを研磨する必要がある。ダメージ層の除去に必要とされるウエハの研磨厚は、グラインディングの条件にもよるが、一般的には10μm〜20μmである。従って、ウエハ1の裏面7に対するポリッシングは、溝5が裏面7に貫通し、かつ、ダメージ層が除去されるまで行う。また、グラインディング、化学的研磨及びエッチングには、それぞれ一般的に半導体ウエハの研磨工程に用いられる研磨装置やエッチング装置を用いることができる。
以上の点を鑑みて、ドライエッチングにより形成される溝5の深さ、グラインディング後のウエハ1の厚み、ポリッシング後のウエハ1の厚みが決定される。例えば、厚みが675μmのウエハを用い、完成後の半導体チップの厚みを100μmとし、グラインディング後及び化学的研磨後のウエハ厚みのばらつきを±10μm、ドライエッチングにより形成される溝5の深さのバラツキを10%とした場合、溝の深さの目標値は122μm、グラインディング後のウエハ厚の目標値は137μmとなり、グラインディング後に化学的研磨によりウエハ厚100μmまで研磨する。
次に、半導体チップの裏面10(ウエハの裏面)に粘着シート13を貼り付けた後(図1(d)参照。)、粘着樹脂9及びウエハ保持基板8をウエハ1の素子形成面から剥離する。このとき、粘着緩和剤を用いて粘着樹脂9の粘着力を十分に低下させておく。粘着緩和剤としては、水およびアミンから選ばれる少なくとも1種があげられる。更に、これら工程中に、適宜、超音波処理を併用すれば、粘着樹脂9の粘着力を低下させるための時間を短縮できる。また、加熱(25℃〜140℃)された粘着緩和剤を用いると好ましい。
粘着緩和剤は、チップ分割領域11から入り込み、粘着樹脂9の粘着力を短時間で効果的に低下させることができるので、良好に粘着樹脂9及びウエハ保持基板8を剥離することができる。なお、本実施の形態で用いる粘着シートには、一般にダイシング用として利用されている紫外線(UV)硬化型のUVテープ等を用いることができ、ここでは伸縮性を有するエキスパンドタイプのものを用いている。
次に、粘着シート13をエキスパンドして半導体チップ12間の間隔を広げ(図1(e)参照。)、半導体チップ12を粘着シート13から剥がす。
以上のように、本実施の形態における半導体チップの製造方法によれば、ウエハの裏面を研磨する際に、ウエハに形成された溝の内部に粘着樹脂9の一部が入り込んだ状態で、ウエハが、粘着樹脂9を介してウエハ保持基板8により保持されているので、単にウエハの素子形成面に粘着シート等を貼り付けている場合よりも、ウエハについて良好な安定性が得られ、研磨時のチップ飛散を防ぐことができる。また、ウエハ(個々に分割された半導体チップ)から粘着樹脂及びウエハ保持基板を剥離する際には、粘着緩和剤を用いて粘着樹脂の粘着力を低下させるので、剥離時に半導体チップにかかるストレスを小さく抑えることができ、剥離時のウエハの割れによる半導体チップの破損も防ぐことができる。このため、ウエハ(半導体チップ)の厚みを薄くすることも可能となり、ウエハ(半導体チップ)の厚みを例えば50μm程度まで薄くできる。
また、本実施の形態における半導体チップの製造方法は、ドライエッチングにて予め形成された溝を利用してウエハを分割する方法であるため、ウエハの分割に要する幅を狭くすることが可能である。また、従来のようなダイシングによるチッピングを避けるためのマージン領域も必要としない。これにより、チッピングを考慮しないチップレイアウトが可能となり、ウエハ1枚あたりのチップ取れ数を増やすことができる。本実施の形態の半導体チップの製造方法では、ウエハの分割に必要な幅は、ドライエッチングのアスペクト比、ウエハとマスクとの選択比及び要望されるチップ厚み等から決定されるが、約5μm程度まで微細化が可能である。
(実施の形態2)
実施の形態2では、本発明の第1の半導体チップの製造方法の他の例について、図2〜図4を参照しながら説明する。
実施の形態2では、本発明の第1の半導体チップの製造方法の他の例について、図2〜図4を参照しながら説明する。
図2(a)〜(d)は、本実施の形態における半導体チップの製造方法の各工程を示す断面図である。まず、素子形成面に複数の半導体素子(図示せず。)及び配線16が形成されたウエハ14を用意する(図2(a)参照。)。各半導体素子及び配線16は、保護膜であるパッシベーション膜15で覆われている。パッシベーション膜15の材料には、実施の形態1で説明したパッシベーション膜3と同様の材料を用いることができ、同様の方法で形成されている。さらに、半導体チップの外形形状に対応して形成された溝18と、内部に金属が充填されたビアホール17とが形成されている。
図3(a)〜(f)には、図2(a)に示す、ビアホール17や半導体素子等が形成されたウエハ14を形成する工程が示されている。
まず、半導体素子(図示せず)の形成されたウエハ14の素子形成面に、レジストでマスク28を形成した後、凹部29をドライエッチングにより形成する(図3(a)参照。)。レジストの代わりに、ウエハ14よりもエッチング選択比の高い材料からなるマスク28用いてもよい。マスク28形成用のエッチングガスには、例えば、塩素系ガス又はフッ素系ガスを用いる。
次に、蒸着法、スパッタリング法又はメッキにより、凹部29の内部も埋めるように金属層30を形成する。なお、本実施の形態では、凹部29の内部も埋めるように金属層30を形成しているが、凹部29内については、少なくとも凹部29の内側面を覆うように金属層30が形成されればよい。次に、レジスト又は金属を用いてマスク31を形成し(図3(b)参照。)、このマスク31を用いて金属層30をパターニングして配線16を形成する(図3(c)参照。)。
マスク31を除去した後、半導体素子及び配線16を被覆するパッシベーション膜15を形成する。パッシベーション膜15は、実施の形態1のパッシベーション膜3と同様に、シリコン窒化膜又はシリコン酸化膜を、マスク32を用いて半導体チップの外形形状に沿うようにパターニングして形成される(図3(d)参照。)。
次に、半導体チップの外形形状に対応する位置に溝を形成するためのマスク33を形成し、ウエハ14をドライエッチングして溝34を形成する(図3(e)参照。)。溝34を形成するためのドライエッチング技術は、実施の形態1で説明した溝5の場合と同様である。溝34の形成後、マスク33を除去して図2(a)に示す状態のウエハが完成する(図3(f)参照。)。
なお、本実施の形態では、ウエハ14の素子形成面からの凹部29の深さを溝34の深さと同程度としているが、凹部29の深さが溝34の深さ以上であればよい。また、パッシベーション膜15と溝34を同一マスクにてパターニングすることも可能であり、この場合はマスク数を1つ削減することが可能となる。
図3(a)〜(f)に示した方法は、半導体チップの外形形状に対応する溝とビアホール形成用の凹部とを別工程で形成する方法であるが、溝と凹部とを同一工程内で形成してもよい。このように溝と凹部とを同時に形成すれば、ウエハのドライエッチング工程を1回減らすことができるので、スループットを改善することができる。さらに、溝と凹部とのアライメントが必要でなくなるため、チップの設計自由度も向上する。
図4(a)〜(e)は、溝と凹部とを同一のドライエッチング工程にて形成する方法を示している。
まず、半導体素子の形成されたウエハ14の素子形成面に、レジストでマスク35を形成する。レジストの代わりに、ウエハ14よりもエッチング選択比の高い材料からなるマスク35用いてもよい。マスク35形成用のエッチングガスには、例えば、塩素系ガス又はフッ素系ガスを用いる。次いで、凹部36及び溝37をドライエッチングにより形成する(図4(a)参照。)。
次に、蒸着法、スパッタリング法又はメッキを用いて、凹部36の内部も埋めるように金属層38を形成する。なお、図3(b)に示した場合と同様に、凹部36については、少なくとも凹部36の内側面を覆うように金属層30が形成されればよい。次に、レジスト又は金属を用いてマスク39を形成し(図4(b)参照。)、このマスク39を用いて金属層38をパターニングして配線16を形成する(図4(c)参照。)。
マスク39を除去した後、半導体素子及び配線16を被覆するパッシベーション膜15を形成する。パッシベーション膜15は、シリコン窒化膜又はシリコン酸化膜を、マスク40を用いて半導体チップの外形形状に沿うようにパターニングして形成される(図4(d)参照。)。
マスク40を除去して図2(a)に示す状態のウエハが完成する(図4(e)参照。)。
以上に説明した方法で作製された図2(a)に示すウエハ14の素子形成面を、粘着樹脂20を介してウエハ保持基板21に貼り付ける。この時、粘着樹脂20の一部が溝18の内部に入り込むようにする。次に、ウエハ14の裏面19を、溝18が裏面19に貫通するまで、すなわち溝18が裏面19に露出するまで研磨する。これにより、溝18がチップ分離領域22となる(図2(b)参照。)。ウエハ14が所定の厚さとなり、かつ個々の半導体チップに分割されているとき、ビアホール17内に充填された金属23がウエハの裏面19に露出していなければならない。このため、上述したように、図2(a)のビアホール17を形成するための凹部29、36(図3(a)及び図4(a)参照。)は、溝18と同程度、またはそれ以上の深さが必要となる。なお、粘着樹脂20には実施の形態1で用いた粘着樹脂9と同様のものを使用できる。また、ウエハ保持基板21についても、実施の形態1のウエハ保持基板8と同様のものが使用できる。
次に、ウエハ14の裏面19に裏面金属層24を蒸着法又はスパッタリング法により形成する(図2(c)参照。)。例えばスパッタリング法の場合は、ターゲットとサンプルの距離が遠く、一般にロングスローと呼ばれる指向性の高い装置を用いることが望ましい。指向性の高い蒸着法又はスパッタリング法を用いて裏面金属層24を形成した場合、チップ側壁25に付着する金属が少ない。従って、後の工程において、チップ側壁25に付着した金属が溶融してチップ同士が癒着するといった問題が生じず、個々の半導体チップに良好に分離できる。チップ側壁25に付着した金属が原因で、後の工程で粘着シートのエキスパンドが良好に行えない場合は、パターニングによりチップ分離領域22の裏面金属層24を除去すればよい。また、裏面金属層24をメッキにて形成した場合も、同様に、パターニングによりチップ分離領域22の裏面金属層24を除去すればよい。
チップ側壁25への金属付着を回避する手段として、溝18の幅がウエハ14の素子形成面から溝18の底部に向かって小さくなるようなテーパ形状を有するように、溝18を形成することが挙げられる。例えば、3〜15度のテーパを付けた溝18をドライエッチにて形成することにより、チップ側壁25への金属の付着が抑制でき、良好な半導体チップの分離が可能となる。また、実装時にコレットへ金属が付着することによる、実装時の歩留まりの低下も抑えることが可能となる。
最後に、ウエハの裏面に粘着シート26を貼り付けて個々に分割された半導体チップ27を保持すると共に、粘着緩和剤を用いて粘着樹脂20の粘着力を低下させて個々に分割された半導体チップ27から粘着樹脂20及びウエハ保持基板21を剥離する(図2(d)参照。)。ここで用いる粘着緩和剤としては、実施の形態1で用いたものと同様のものを使用できる。次に、粘着シート26をエキスパンドして半導体チップ27間の間隔を広げた後、半導体チップ27を粘着シート26から剥がす。なお、図2(c)に示す工程で、チップ分離領域22の粘着樹脂20上に付着した金属層は、粘着樹脂20を剥離する際に粘着樹脂20とともに剥離されるので、後の工程(粘着シート26のエキスパンド等)に何ら影響を及ぼさない。
以上のような方法により、半導体チップの素子形成面と裏面とを電気的に接続するためのビアを備えた半導体チップを作製できる。また、本実施の形態の製造方法によれば、実施の形態1で説明した製造方法により得られる効果も同時に得ることができる。
(実施の形態3)
実施の形態3では、本発明の第2の半導体チップの製造方法の一例について、図5を参照しながら説明する。
実施の形態3では、本発明の第2の半導体チップの製造方法の一例について、図5を参照しながら説明する。
図5(a)〜(c)は、本実施の形態における半導体チップの製造方法の各工程を示す断面図である。図5(a)には、素子形成面に半導体素子43及びパッシベーション膜44が形成されており、さらに半導体チップの外形形状に対応する位置に溝42が形成されたウエハ41が示されている。この状態のウエハ41は、実施の形態1で図1(a)及び(b)を用いて説明した方法と同様の方法を用いて作製できるので、ここでは詳細な説明を省略する。なお、パッシベーション膜44は実施の形態1のパッシベーション膜3と同様の材料を用いることができ、同様の方法で形成できる。また、ウエハ41に溝42を形成するためのドライエッチングも、実施の形態1で溝5の形成に用いたドライエッチングと同様の方法で行うことができる。
次に、ウエハ41の素子形成面を、粘着樹脂46を用いてウエハ保持基板47に貼り付ける。この時、粘着樹脂46の一部が溝42の内部に入り込むようにする。その後、溝42が裏面45に貫通せず、裏面45と溝42の底面との間が所定の距離に達するまで、裏面45を研磨する(図5(b)参照。)。すなわち、この段階では、裏面45は溝42の底面に達していない。この段階における裏面45と溝42の底面との間の距離は、20μm以上40μm以下が好ましい。なお、粘着樹脂46及びウエハ保持基板47には、実施の形態1で説明した粘着樹脂9及びウエハ保持基板8と同様のものを用いることができる。
なお、溝42は、研磨工程により裏面45に露出させないため、最終のチップ厚よりも浅く形成される。例えば、厚みが500μmのウエハを用い、完成後の半導体チップの厚みを100μmとし、グラインディング後及び化学的研磨後のウエハ厚みのばらつきを±10μm、ドライエッチングにより形成される溝42の深さのバラツキを10%、研磨後のウエハ41の裏面45と溝42の底面との距離を10μmとした場合、溝42の深さの目標値は72μmとなる。
次に、ウエハの裏面45を粘着シート48に貼り付け、粘着樹脂46及びウエハ保持基板47をウエハ41の素子形成面から剥離する(図5(c)参照。)。このとき、実施の形態1の場合と同様に、粘着緩和剤を用いて粘着樹脂46の粘着力を十分に低下させておく。用いる粘着緩和剤は、実施の形態1の場合と同様である。また、粘着シート46も、実施の形態1の粘着シート13と同様のものを用いることができる。次に、溝42の部分でウエハ41を割り(ウエハブレイク)、個々の半導体チップに分割する。ウエハブレイクの手段として、例えば、チップ両端を2本のバーにて保持して中心に荷重を付加する平割りが適している。
本実施の形態の方法によれば、ウエハ裏面の研磨工程では、粘着樹脂を用いてウエハ保持基板によりウエハを安定して保持し、かつ、ウエハを個々の半導体チップに分割しないため、チップ飛散による歩留まりの低下や信頼性の低下を抑制できる。また、実施の形態1及び2の場合と同様の理由から、従来のダイシングによる分割方法と比較してウエハ1枚あたりのチップ取れ数を増やすことができる。
本発明にかかる半導体チップの製造方法は、ウエハを個々の半導体チップに分割する際のチップ飛散を防いで高い歩留まり及び信頼性を実現できるので、ウエハの大口径化によるチップ取れ数の増加や、半導体チップの更なる薄型化に対しても適応可能である。
1 ウエハ
2 素子形成面
3 パッシベーション膜
4 半導体素子
5 溝
6 マスク
7 ウエハの裏面
8 ウエハ保持基板
9 粘着樹脂
10 半導体チップの裏面
11 チップ分割領域
12 半導体チップ
13 粘着シート
14 ウエハ
15 パッシベーション膜
16 配線
17 ビアホール
18 溝
19 ウエハの裏面
20 粘着樹脂
21 ウエハ保持基板
22 チップ分離領域
23 ビアホール内の金属
24 裏面金属層
25 チップ側壁
26 粘着シート
27 半導体チップ
28 マスク
29 凹部
30 金属層
31 マスク
32 マスク
33 マスク
34 溝
35 マスク
36 凹部
37 溝
38 金属層
39 マスク
40 マスク
41 ウエハ
42 溝
43 半導体素子
44 パッシベーション膜
45 ウエハの裏面
46 粘着樹脂
47 ウエハ保持基板
48 粘着シート
2 素子形成面
3 パッシベーション膜
4 半導体素子
5 溝
6 マスク
7 ウエハの裏面
8 ウエハ保持基板
9 粘着樹脂
10 半導体チップの裏面
11 チップ分割領域
12 半導体チップ
13 粘着シート
14 ウエハ
15 パッシベーション膜
16 配線
17 ビアホール
18 溝
19 ウエハの裏面
20 粘着樹脂
21 ウエハ保持基板
22 チップ分離領域
23 ビアホール内の金属
24 裏面金属層
25 チップ側壁
26 粘着シート
27 半導体チップ
28 マスク
29 凹部
30 金属層
31 マスク
32 マスク
33 マスク
34 溝
35 マスク
36 凹部
37 溝
38 金属層
39 マスク
40 マスク
41 ウエハ
42 溝
43 半導体素子
44 パッシベーション膜
45 ウエハの裏面
46 粘着樹脂
47 ウエハ保持基板
48 粘着シート
Claims (10)
- 複数の半導体素子が形成されたウエハを分割して半導体チップを製造する方法であって、
(a)複数の半導体素子が形成されたウエハの素子形成面において、半導体チップの外形形状に対応する位置に、所定の深さを有する溝をドライエッチングにより形成する工程と、
(b)前記ウエハの素子形成面に、粘着樹脂を用いてウエハ保持基板を貼り付けるとともに、前記ウエハに形成された前記溝の内部に前記粘着樹脂の一部を入りこませる工程と、
(c)前記ウエハの素子形成面に対向する裏面を、前記溝が前記裏面に貫通するまで研磨することにより、前記ウエハを半導体チップの外形形状に対応する位置で分割する工程と、
(d)前記工程(c)の後に得られるウエハの裏面に、ウエハを分割して得た半導体チップを保持するための粘着シートを貼り付ける工程と、
(e)粘着緩和剤を用いて前記粘着樹脂の粘着力を低下させて、前記ウエハの素子形成面から前記粘着樹脂および前記ウエハ保持基板を剥がす工程と、
(f)前記粘着シートから半導体チップを剥がす工程と、
を含むことを特徴とする半導体チップの製造方法。 - 前記工程(c)において、
前記ウエハの裏面に対し、前記溝が前記裏面に貫通しないようにグラインディングを行い、次に、前記裏面に対し、前記溝が前記裏面に貫通するまでポリッシングを行うことにより、前記ウエハを半導体チップの外形形状に対応する位置で分割する請求項1に記載の半導体チップの製造方法。 - 前記工程(a)において、前記溝は、最終的に得られる半導体チップの厚みよりも、10μm以上50μm以下深く形成される請求項1に記載の半導体チップの製造方法。
- 前記工程(b)の前に、
(g)前記ウエハの素子形成面において、半導体チップに備えられるビアホールに対応する位置に、前記溝以上の深さを有する凹部をドライエッチングにより形成して、前記凹部の少なくとも内側面に金属層を形成する工程、
を含み、さらに、前記工程(c)と前記工程(d)との間に、
(h)前記ウエハの裏面に裏面金属層を形成する工程、
を含む請求項1に記載の半導体チップの製造方法。 - 前記工程(a)のドライエッチングと前記工程(g)のドライエッチングとが同時に行われる請求項4に記載の半導体チップの製造方法。
- 前記工程(a)において、前記溝は、前記溝の幅が前記ウエハの素子形成面から前記溝の底部に向かって小さくなるようなテーパ形状を有するように形成される請求項4に記載の半導体チップの製造方法。
- 複数の半導体素子が形成されたウエハを分割して半導体チップを製造する方法であって、
(a)複数の半導体素子が形成されたウエハの素子形成面において、半導体チップの外形形状に対応する位置に、所定の深さを有する溝をドライエッチングにより形成する工程と、
(b)前記ウエハの素子形成面に、粘着樹脂を用いてウエハ保持基板を貼り付けるとともに、前記ウエハに形成された前記溝の内部に前記粘着樹脂の一部を入りこませる工程と、
(c)前記ウエハの素子形成面に対向する裏面を、前記溝が前記裏面に貫通せず、前記溝の底面と前記裏面との間が所定の距離を有するまで研磨する工程と、
(d)前記工程(c)の後に得られるウエハの裏面に粘着シートを貼り付ける工程と、
(e)粘着緩和剤を用いて前記粘着樹脂の粘着力を低下させて、前記ウエハの素子形成面から前記粘着樹脂および前記ウエハ保持基板を剥がす工程と、
(f)前記ウエハに圧力をかけることにより前記ウエハを半導体チップの外形形状に対応する位置で分割し、前記粘着シートから、ウエハを分割して得た半導体チップを剥がす工程と、
を含むことを特徴とする半導体チップの製造方法。 - 前記工程(f)において、
前記粘着シートは伸縮性を有しており、前記粘着シートを引き伸ばして個片に分割された半導体チップ間の間隔を広げて、半導体チップを前記粘着シートから剥がす請求項1又は7に記載の半導体チップの製造方法。 - 前記工程(b)において用いられる粘着樹脂は、ポリイミド、ポリエーテルイミド、ポリアミドイミド、ポリエーテルケトン、ポリエーテルエーテルケトン、液晶ポリマー、ポリエーテルスルホン、ポリサルフォン、ポリフェニレンサルファイドおよびポリアミドから選択される少なくとも一種の樹脂である請求項1又は7に記載の半導体チップの製造方法。
- 前記工程(e)において用いられる粘着緩和剤は、水およびアミンから選択される少なくとも一つである請求項1又は7に記載の半導体チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005169803A JP2006344816A (ja) | 2005-06-09 | 2005-06-09 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005169803A JP2006344816A (ja) | 2005-06-09 | 2005-06-09 | 半導体チップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006344816A true JP2006344816A (ja) | 2006-12-21 |
Family
ID=37641542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005169803A Withdrawn JP2006344816A (ja) | 2005-06-09 | 2005-06-09 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006344816A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227284A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2008227285A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | ウエハ及びその搬送システム |
KR101139964B1 (ko) * | 2010-08-31 | 2012-04-30 | 신찬수 | 반도체 웨이퍼의 다이싱 방법 |
KR20120048414A (ko) * | 2010-11-05 | 2012-05-15 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
US8304916B1 (en) | 2011-07-06 | 2012-11-06 | Northrop Grumman Systems Corporation | Half-through vias for suppression of substrate modes |
JP2014090127A (ja) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | チップ形成方法 |
JP2014183097A (ja) * | 2013-03-18 | 2014-09-29 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2015119109A (ja) * | 2013-12-19 | 2015-06-25 | 国立大学法人東京工業大学 | 半導体装置の製造方法 |
JP2016096325A (ja) * | 2014-11-06 | 2016-05-26 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
JP2016167573A (ja) * | 2015-03-10 | 2016-09-15 | 株式会社東芝 | 半導体装置の製造方法 |
JP2017201668A (ja) * | 2016-05-06 | 2017-11-09 | 豊田合成株式会社 | 半導体発光素子の製造方法 |
JP2018081950A (ja) * | 2016-11-14 | 2018-05-24 | 株式会社ディスコ | ウエーハの加工方法 |
CN109003942A (zh) * | 2017-06-07 | 2018-12-14 | 株式会社迪思科 | 器件芯片的制造方法 |
US10784165B2 (en) | 2018-02-27 | 2020-09-22 | Kabushiki Kaisha Toshiba | Semiconductor device and dicing method |
CN112967928A (zh) * | 2020-12-16 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 芯片的切割方法及芯片的转移方法 |
CN113113298A (zh) * | 2021-04-09 | 2021-07-13 | 绍兴同芯成集成电路有限公司 | 一种晶圆背面金属沉积工艺 |
-
2005
- 2005-06-09 JP JP2005169803A patent/JP2006344816A/ja not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227285A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | ウエハ及びその搬送システム |
US8187949B2 (en) | 2007-03-14 | 2012-05-29 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2008227284A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
KR101139964B1 (ko) * | 2010-08-31 | 2012-04-30 | 신찬수 | 반도체 웨이퍼의 다이싱 방법 |
KR101688591B1 (ko) * | 2010-11-05 | 2016-12-22 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
KR20120048414A (ko) * | 2010-11-05 | 2012-05-15 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
US8304916B1 (en) | 2011-07-06 | 2012-11-06 | Northrop Grumman Systems Corporation | Half-through vias for suppression of substrate modes |
JP2014090127A (ja) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | チップ形成方法 |
JP2014183097A (ja) * | 2013-03-18 | 2014-09-29 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2015119109A (ja) * | 2013-12-19 | 2015-06-25 | 国立大学法人東京工業大学 | 半導体装置の製造方法 |
JP2016096325A (ja) * | 2014-11-06 | 2016-05-26 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
JP2016167573A (ja) * | 2015-03-10 | 2016-09-15 | 株式会社東芝 | 半導体装置の製造方法 |
JP2017201668A (ja) * | 2016-05-06 | 2017-11-09 | 豊田合成株式会社 | 半導体発光素子の製造方法 |
JP2018081950A (ja) * | 2016-11-14 | 2018-05-24 | 株式会社ディスコ | ウエーハの加工方法 |
CN109003942A (zh) * | 2017-06-07 | 2018-12-14 | 株式会社迪思科 | 器件芯片的制造方法 |
JP2018207010A (ja) * | 2017-06-07 | 2018-12-27 | 株式会社ディスコ | デバイスチップの製造方法 |
US10784165B2 (en) | 2018-02-27 | 2020-09-22 | Kabushiki Kaisha Toshiba | Semiconductor device and dicing method |
CN112967928A (zh) * | 2020-12-16 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 芯片的切割方法及芯片的转移方法 |
CN112967928B (zh) * | 2020-12-16 | 2022-07-29 | 重庆康佳光电技术研究院有限公司 | 芯片的切割方法及芯片的转移方法 |
CN113113298A (zh) * | 2021-04-09 | 2021-07-13 | 绍兴同芯成集成电路有限公司 | 一种晶圆背面金属沉积工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006344816A (ja) | 半導体チップの製造方法 | |
US7507638B2 (en) | Ultra-thin die and method of fabricating same | |
US6521513B1 (en) | Silicon wafer configuration and method for forming same | |
US9368405B2 (en) | Method for manufacturing semiconductor device | |
JP2006253402A (ja) | 半導体装置の製造方法 | |
US8148240B2 (en) | Method of manufacturing semiconductor chips | |
US9754832B2 (en) | Semiconductor wafer and method of producing the same | |
US9490103B2 (en) | Separation of chips on a substrate | |
KR101116944B1 (ko) | 집적 회로의 제조 방법 | |
CN110931428A (zh) | 分割多个半导体管芯的方法 | |
KR20040099170A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005123263A (ja) | 半導体ウェハの加工方法 | |
JP5568824B2 (ja) | 半導体装置の製造方法 | |
JP6509614B2 (ja) | ウエーハの分割方法 | |
US7179720B2 (en) | Pre-fabrication scribing | |
JP2004221423A (ja) | 半導体装置の製造方法 | |
JP4046645B2 (ja) | 半導体デバイス及びその製造方法 | |
TWI411027B (zh) | 用於製造一半導體裝置之方法以及用於製造一晶粒之方法 | |
US20090298231A1 (en) | Cmos process for fabrication of ultra small or non standard size or shape semiconductor die | |
JP6384934B2 (ja) | 半導体装置の製造方法 | |
US20230018710A1 (en) | Wafer with test structure and method of dicing wafer | |
JP2005260144A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006024586A (ja) | 半導体ウエーハの切断方法 | |
JP2000031115A (ja) | ウェハからチップを形成する方法 | |
CN115050642A (zh) | 晶圆薄化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |