JP2000031115A - ウェハからチップを形成する方法 - Google Patents
ウェハからチップを形成する方法Info
- Publication number
- JP2000031115A JP2000031115A JP17861299A JP17861299A JP2000031115A JP 2000031115 A JP2000031115 A JP 2000031115A JP 17861299 A JP17861299 A JP 17861299A JP 17861299 A JP17861299 A JP 17861299A JP 2000031115 A JP2000031115 A JP 2000031115A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- die
- laser
- etching material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 非矩形の光学集積回路のダイ（チップ）から
損傷領域を除去する方法を提供する。 【解決手段】 本発明の一実施例によれば、集積回路を
含むダイがＣＯ2レーザによりウェハから分離（切断）
された後、この切断プロセスの間に損傷を受けた基板材
料を、選択性エッチングプロセスで除去する。損傷した
基板材料の選択性エッチングは、ダイをエチレン ジア
ミン ピロカテコール（ethylene diaminepyrocatecho
l：ＥＤＰ）、あるいは水酸化カリウム（ＫＯＨ）の溶
液の中に浸し、レーザ切断領域に隣接して存在する損傷
した基板材料を除去するものである。
損傷領域を除去する方法を提供する。 【解決手段】 本発明の一実施例によれば、集積回路を
含むダイがＣＯ2レーザによりウェハから分離（切断）
された後、この切断プロセスの間に損傷を受けた基板材
料を、選択性エッチングプロセスで除去する。損傷した
基板材料の選択性エッチングは、ダイをエチレン ジア
ミン ピロカテコール（ethylene diaminepyrocatecho
l：ＥＤＰ）、あるいは水酸化カリウム（ＫＯＨ）の溶
液の中に浸し、レーザ切断領域に隣接して存在する損傷
した基板材料を除去するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、パッケージを行う
ために光学集積回路を用意する方法に関し、特に、レー
ザダイシング、ウォータージェットダイシング、イオン
ミリング、あるいは他の適当なダイシングプロセスによ
り、非矩形の形状に切り分けられた（ダイシングされ
た）光学集積回路用ダイ（すなわちチップ）を用意し、
そのダイの強度を向上させる方法に関する。
ために光学集積回路を用意する方法に関し、特に、レー
ザダイシング、ウォータージェットダイシング、イオン
ミリング、あるいは他の適当なダイシングプロセスによ
り、非矩形の形状に切り分けられた（ダイシングされ
た）光学集積回路用ダイ（すなわちチップ）を用意し、
そのダイの強度を向上させる方法に関する。
【０００２】
【従来の技術】光学集積回路（Opticalintegrated cric
uits：ＯＩＣ）は、平面構造のシリコンウェハ上に形成
される。いくつかの酸化物層が各ウェハ上に堆積され、
そして集積回路はこの酸化物層内に形成される。通常の
プラクティスでは、ウェハ上に複数の集積回路を形成
し、これらのウエハを集積回路を含む個々のダイ（チッ
プ）に切断している（ダイシング）。
uits：ＯＩＣ）は、平面構造のシリコンウェハ上に形成
される。いくつかの酸化物層が各ウェハ上に堆積され、
そして集積回路はこの酸化物層内に形成される。通常の
プラクティスでは、ウェハ上に複数の集積回路を形成
し、これらのウエハを集積回路を含む個々のダイ（チッ
プ）に切断している（ダイシング）。
【０００３】ダイシングプロセスが、集積回路業界によ
り長年にわたり使用されており、そして例えば高密度波
長分割多重化装置（ＤＷＤＭ）のような光学アプリケー
ションの特定集積回路（Optical Application Specific
Integrated：ＯＡＳＩＣ）の製造に用いられてきた。
ダイシングは通常、剥離（研磨）性のコーティングされ
たブレード（刃）を用い、これに冷却材をかけながら高
速度で回転させ、シリコン製ウェハから矩形のダイ（チ
ップ）を切断分離している。しかしこのダイシングにお
いてはいくつかのプロセスが実行されており、すなわち
このダイシングは、レーザ、ウォータージェット等を用
いて様々な形状のダイ（チップ）を製造している。しか
し、これらのダイシングプロセスにより、シリコン製ウ
ェハに形成される損傷を最小にすることが求められてい
る。このような損傷は、集積回路の性能を落下させ、さ
らにはまたこの集積回路の破損はシステムの大規模な故
障にさえつながるものである。
り長年にわたり使用されており、そして例えば高密度波
長分割多重化装置（ＤＷＤＭ）のような光学アプリケー
ションの特定集積回路（Optical Application Specific
Integrated：ＯＡＳＩＣ）の製造に用いられてきた。
ダイシングは通常、剥離（研磨）性のコーティングされ
たブレード（刃）を用い、これに冷却材をかけながら高
速度で回転させ、シリコン製ウェハから矩形のダイ（チ
ップ）を切断分離している。しかしこのダイシングにお
いてはいくつかのプロセスが実行されており、すなわち
このダイシングは、レーザ、ウォータージェット等を用
いて様々な形状のダイ（チップ）を製造している。しか
し、これらのダイシングプロセスにより、シリコン製ウ
ェハに形成される損傷を最小にすることが求められてい
る。このような損傷は、集積回路の性能を落下させ、さ
らにはまたこの集積回路の破損はシステムの大規模な故
障にさえつながるものである。
【０００４】現在ブレード（刃）を回転させることによ
り、ダイ（チップ）に形成された損傷を最小にする技術
は、様々な大きさと形状のブレードを用いて、ウェハを
同一の場所を通過する、複数の溝を形成することが必要
とされている。このため、面取りされて先端のとがった
ブレードを用いて、ウェハに予備的な切断を行い、その
後直線上のブレードを用いて切り離している。傾斜のつ
いたブレードは、直線上のブレードよりもウェハに対し
表面領域近傍においては損傷は少ない、そのため傾斜の
ついた（すなわち面取りのされた）ブレードでウェハの
上部表面に最初に切り欠きを入れるが、この最初の切り
欠きは直線上のブレードの切り離す幅よりも広いもので
ある。このような技術の利点は、回路基板への損傷を低
減できることである。さらにブレードにより切断された
ダイの切断表面を剥離性スラリーでもって処理し、さら
にブレードにより生成された損傷を低減している。しか
し前述したように、ブレードにより切断されたダイ（チ
ップ）は、矩形のものに限られ、その結果、ウェハから
切り出されるダイの数が制限され、そしてウェハ１枚あ
たりの無駄となる領域、すなわち切り取られ捨てられる
材料の量が増加することにより、生産効率が低下するこ
とになる。
り、ダイ（チップ）に形成された損傷を最小にする技術
は、様々な大きさと形状のブレードを用いて、ウェハを
同一の場所を通過する、複数の溝を形成することが必要
とされている。このため、面取りされて先端のとがった
ブレードを用いて、ウェハに予備的な切断を行い、その
後直線上のブレードを用いて切り離している。傾斜のつ
いたブレードは、直線上のブレードよりもウェハに対し
表面領域近傍においては損傷は少ない、そのため傾斜の
ついた（すなわち面取りのされた）ブレードでウェハの
上部表面に最初に切り欠きを入れるが、この最初の切り
欠きは直線上のブレードの切り離す幅よりも広いもので
ある。このような技術の利点は、回路基板への損傷を低
減できることである。さらにブレードにより切断された
ダイの切断表面を剥離性スラリーでもって処理し、さら
にブレードにより生成された損傷を低減している。しか
し前述したように、ブレードにより切断されたダイ（チ
ップ）は、矩形のものに限られ、その結果、ウェハから
切り出されるダイの数が制限され、そしてウェハ１枚あ
たりの無駄となる領域、すなわち切り取られ捨てられる
材料の量が増加することにより、生産効率が低下するこ
とになる。
【０００５】例えば、レーザによりウェハをダイシング
することは、生産効率が上がるが、その理由はレーザに
より切り出されたダイは矩形のものに限定されず、それ
により、ウェハ１枚あたりに生成されるダイの数は約２
倍にも増加する。これと同程度の結果は、様々な形状の
ダイを切断することのできる他のダイシングプロセス、
すなわちウォータージェットダイシング、イオンミリン
グ等によっても達成できるが、本明細書においてはレー
ザダイシングを例に説明する。
することは、生産効率が上がるが、その理由はレーザに
より切り出されたダイは矩形のものに限定されず、それ
により、ウェハ１枚あたりに生成されるダイの数は約２
倍にも増加する。これと同程度の結果は、様々な形状の
ダイを切断することのできる他のダイシングプロセス、
すなわちウォータージェットダイシング、イオンミリン
グ等によっても達成できるが、本明細書においてはレー
ザダイシングを例に説明する。
【０００６】ブレード（刃）によるダイシング方法に比
較すると、レーザダイシングはレーザ切断部分に隣接す
るウェハの領域に大きな損傷を与える可能性があり、こ
の損傷領域は切断線のいずれかの側に５０〜１００μｍ
にわたる。この損傷は、レーザによりウェハ内に形成さ
れた温度差が原因である。すなわち、レーザにより切断
領域の材料が溶融して除かれ、そしてその後基板の温度
まで冷却されるために起こるものである。ダイを構成す
る異なる層が加熱されそして冷却され、その結果、異な
る速度で膨張しかつ収縮するために、歪みがダイの中に
形成され、これによりダイが曲がったりダイの層にクラ
ックを起こさせることになる。これらのクラックは、ダ
イを弱化させ、この弱くなった材料の強度は、その中に
形成されたクラックの大きさに反比例する（クラックが
大きくなるほど強度が下がる）。
較すると、レーザダイシングはレーザ切断部分に隣接す
るウェハの領域に大きな損傷を与える可能性があり、こ
の損傷領域は切断線のいずれかの側に５０〜１００μｍ
にわたる。この損傷は、レーザによりウェハ内に形成さ
れた温度差が原因である。すなわち、レーザにより切断
領域の材料が溶融して除かれ、そしてその後基板の温度
まで冷却されるために起こるものである。ダイを構成す
る異なる層が加熱されそして冷却され、その結果、異な
る速度で膨張しかつ収縮するために、歪みがダイの中に
形成され、これによりダイが曲がったりダイの層にクラ
ックを起こさせることになる。これらのクラックは、ダ
イを弱化させ、この弱くなった材料の強度は、その中に
形成されたクラックの大きさに反比例する（クラックが
大きくなるほど強度が下がる）。
【０００７】レーザダイシングは、１個のウェハから生
成されるダイの数を多くすることにより生産効率を上げ
ることができるが、レーザ切断によるダイは、ブレード
ダイシングにより生成されたダイよりほど強いものでは
ない。例えば、ＣＯ2レーザにより生成されたダイのサ
ンプルの強度は、ブレードダイシングにより生成された
ダイのサンプルの強度よりも１桁ほど小さい。さらにま
た、非矩形のレーザ切断によるダイは、基板の強度を改
善するために基板から損傷領域を除去する目的で、従来
の剥離性のスラリー研磨により研磨することはできな
い。
成されるダイの数を多くすることにより生産効率を上げ
ることができるが、レーザ切断によるダイは、ブレード
ダイシングにより生成されたダイよりほど強いものでは
ない。例えば、ＣＯ2レーザにより生成されたダイのサ
ンプルの強度は、ブレードダイシングにより生成された
ダイのサンプルの強度よりも１桁ほど小さい。さらにま
た、非矩形のレーザ切断によるダイは、基板の強度を改
善するために基板から損傷領域を除去する目的で、従来
の剥離性のスラリー研磨により研磨することはできな
い。
【０００８】
【発明が解決しようとする課題】従って本発明の目的
は、光学集積回路のダイ（チップ）から損傷領域を除去
する方法を提供することである。
は、光学集積回路のダイ（チップ）から損傷領域を除去
する方法を提供することである。
【０００９】
【課題を解決するための手段】本発明は、特にレーザ切
断によるダイの強度を増加させるような光学集積回路ダ
イを用意する方法で、これにより、従来のプロセスの欠
点を解決するものである。
断によるダイの強度を増加させるような光学集積回路ダ
イを用意する方法で、これにより、従来のプロセスの欠
点を解決するものである。
【００１０】本発明の一実施例によれば、集積回路を含
むダイがＣＯ2レーザによりウェハから分離（切断）さ
れた後、この切断プロセスの間に損傷を受けた基板材料
を選択性エッチングプロセスで除去する。損傷した基板
材料の選択性エッチングは、ダイをエチレン ジアミン
ピロカテコール（ethylene diamine pyrocatechol：
ＥＤＰ）、あるいは水酸化カリウム（ＫＯＨ）の溶液の
中に浸し、その結果、レーザ切断領域に隣接して存在す
る損傷した基板材料を除去するものである。これらの化
学物質は、シリコン材料の除去速度と溶剤内のシリコン
の方向性に依存する選択性をもってシリコン材料を異方
エッチングする。別法として選択性エッチングは、損傷
した基板材料を等方的にエッチングするための化学物質
を用いても行うことができる。しか、本明細書において
は、ＥＤＰとＫＯＨのみ例に議論を進める。
むダイがＣＯ2レーザによりウェハから分離（切断）さ
れた後、この切断プロセスの間に損傷を受けた基板材料
を選択性エッチングプロセスで除去する。損傷した基板
材料の選択性エッチングは、ダイをエチレン ジアミン
ピロカテコール（ethylene diamine pyrocatechol：
ＥＤＰ）、あるいは水酸化カリウム（ＫＯＨ）の溶液の
中に浸し、その結果、レーザ切断領域に隣接して存在す
る損傷した基板材料を除去するものである。これらの化
学物質は、シリコン材料の除去速度と溶剤内のシリコン
の方向性に依存する選択性をもってシリコン材料を異方
エッチングする。別法として選択性エッチングは、損傷
した基板材料を等方的にエッチングするための化学物質
を用いても行うことができる。しか、本明細書において
は、ＥＤＰとＫＯＨのみ例に議論を進める。
【００１１】以下の詳細な説明から明らかとなるよう
に、本発明の処理プロセスは、従来技術のプロセスに対
し、ちょうど特性を改善したレーザカットによるダイを
生成する。さらに本発明は、矩形のダイおよび非矩形の
ダイの両方の使用に適したものであり、これにより、レ
ーザ切断プロセスを用いた製造設備の製造能力をされに
向上させることができる。
に、本発明の処理プロセスは、従来技術のプロセスに対
し、ちょうど特性を改善したレーザカットによるダイを
生成する。さらに本発明は、矩形のダイおよび非矩形の
ダイの両方の使用に適したものであり、これにより、レ
ーザ切断プロセスを用いた製造設備の製造能力をされに
向上させることができる。
【００１２】
【発明の実施の形態】図１Ａに示すように、従来のプロ
セス、例えば低圧ＣＶＤ法、火炎加水分解法、プラズマ
強化ＣＶＤ（ＰＥＣＶＤ）法等により形成されたチップ
１０、すなわち導波路は、単結晶シリコン製の基板１２
を有する。ベース１４がこの基板１２の上に形成され、
さらにこのベース１４の上にコア１６が形成され、チッ
プ１０の上部表面を覆うようにクラッド層１８が形成さ
れ、そして基板１２の下側に一対の酸化物層１５、１
７、あるいは１個の酸化物層（図示せず）が形成され
る。ベース１４と酸化物層１５は、ＳｉＯ2製で、コア
１６はＰまたはＧｅをドーピングしたＳｉＯ2製であ
り、酸化物層１７とクラッド層１８はＰまたはＢをドー
ピングしたＳｉＯ2製である。
セス、例えば低圧ＣＶＤ法、火炎加水分解法、プラズマ
強化ＣＶＤ（ＰＥＣＶＤ）法等により形成されたチップ
１０、すなわち導波路は、単結晶シリコン製の基板１２
を有する。ベース１４がこの基板１２の上に形成され、
さらにこのベース１４の上にコア１６が形成され、チッ
プ１０の上部表面を覆うようにクラッド層１８が形成さ
れ、そして基板１２の下側に一対の酸化物層１５、１
７、あるいは１個の酸化物層（図示せず）が形成され
る。ベース１４と酸化物層１５は、ＳｉＯ2製で、コア
１６はＰまたはＧｅをドーピングしたＳｉＯ2製であ
り、酸化物層１７とクラッド層１８はＰまたはＢをドー
ピングしたＳｉＯ2製である。
【００１３】図２Ｂ、図３に示すようにチップ１０は、
複数のチップ１０の形成が予定されているシリコン製ウ
ェハ２０からチップ１０を切断する（すなわち切り離
す）ことにより形成される。本明細書においてチップ１
０は、低圧ＣＶＤから形成されたダイであり、例えば、
基板１２を包囲する向かい合った対の酸化物層を有する
が、本発明は他の方法により形成されてもよく、例え
ば、火炎加水分解法、ＰＥＣＶＤ法により基板１２の一
側に酸化物層を有するようにしてもよい。
複数のチップ１０の形成が予定されているシリコン製ウ
ェハ２０からチップ１０を切断する（すなわち切り離
す）ことにより形成される。本明細書においてチップ１
０は、低圧ＣＶＤから形成されたダイであり、例えば、
基板１２を包囲する向かい合った対の酸化物層を有する
が、本発明は他の方法により形成されてもよく、例え
ば、火炎加水分解法、ＰＥＣＶＤ法により基板１２の一
側に酸化物層を有するようにしてもよい。
【００１４】シリコン製ウェハ２０からチップ１０を切
り離すことは、ブレード（刃）によりシリコン製ウェハ
２０を切断することにより行われる。これは例えば、ま
っすぐな薄い回転するダイヤモンド製のソー２２（図２
Ａ）の手段により、シリコン製ウェハ２０をほとんど直
角に切断することにより形成される。ダイヤモンド製の
ソー２２は、フランジ２６の間にストレート刃２４を具
備しているが、これが高速で回転し、ゆっくりとシリコ
ン製ウェハ２０に接触して、シリコン製ウェハ２０から
個々のチップ１０を切り離す。図３に示すように、この
ダイシング（切り離し）プロセスは、２つのステップに
より行われている。すなわち面取り刃のソー２８を用い
て、シリコン製ウェハ２０にＶ型切断領域２９を形成
し、その後、ダイヤモンド製のソー２２のストレート刃
２４を用いて切断すなわち切り離している。この２ステ
ップのダイシングプロセスは、シリコン製ウェハ２０の
Ｖ型切断領域２９の領域に与える損傷を大幅に低下でき
るが、１ステップおよび２ステップのブレードダイシン
グ方法は、矩形のチップ１０を形成できるだけである
（図１Ａ）。
り離すことは、ブレード（刃）によりシリコン製ウェハ
２０を切断することにより行われる。これは例えば、ま
っすぐな薄い回転するダイヤモンド製のソー２２（図２
Ａ）の手段により、シリコン製ウェハ２０をほとんど直
角に切断することにより形成される。ダイヤモンド製の
ソー２２は、フランジ２６の間にストレート刃２４を具
備しているが、これが高速で回転し、ゆっくりとシリコ
ン製ウェハ２０に接触して、シリコン製ウェハ２０から
個々のチップ１０を切り離す。図３に示すように、この
ダイシング（切り離し）プロセスは、２つのステップに
より行われている。すなわち面取り刃のソー２８を用い
て、シリコン製ウェハ２０にＶ型切断領域２９を形成
し、その後、ダイヤモンド製のソー２２のストレート刃
２４を用いて切断すなわち切り離している。この２ステ
ップのダイシングプロセスは、シリコン製ウェハ２０の
Ｖ型切断領域２９の領域に与える損傷を大幅に低下でき
るが、１ステップおよび２ステップのブレードダイシン
グ方法は、矩形のチップ１０を形成できるだけである
（図１Ａ）。
【００１５】様々な形状の非矩形のチップ３０、例えば
図４に示すチップ３０は、レーザ、例えばＣＯ2レーザ
を用いてシリコン製ウェハ２０から個々にダイを切断す
ることにより形成される。しかし図５に示すように、レ
ーザによりチップ３０を切断することは、レーザが切断
するチップ３０の部分に隣接する損傷した領域３２を形
成することになり、この損傷した領域３２は通常、チッ
プ３０内に５０〜１００μｍにわたって伸びている。
図４に示すチップ３０は、レーザ、例えばＣＯ2レーザ
を用いてシリコン製ウェハ２０から個々にダイを切断す
ることにより形成される。しかし図５に示すように、レ
ーザによりチップ３０を切断することは、レーザが切断
するチップ３０の部分に隣接する損傷した領域３２を形
成することになり、この損傷した領域３２は通常、チッ
プ３０内に５０〜１００μｍにわたって伸びている。
【００１６】チップ３０がレーザによりシリコン製ウェ
ハ２０から切り離されるときには、レーザは切断領域お
よびその近傍でウェハの材料の温度を大きく上昇させる
ことになる。切断領域に隣接する加熱した材料が、再び
切断する前のウェハの温度に戻ると、ウェハを構成して
いる材料層の収縮率の違いにより、層内に局部的な歪み
を引き起こし、これによりクラック３４の形成が促され
る。特にクラック３４は基板１２内に形成されてしま
う。
ハ２０から切り離されるときには、レーザは切断領域お
よびその近傍でウェハの材料の温度を大きく上昇させる
ことになる。切断領域に隣接する加熱した材料が、再び
切断する前のウェハの温度に戻ると、ウェハを構成して
いる材料層の収縮率の違いにより、層内に局部的な歪み
を引き起こし、これによりクラック３４の形成が促され
る。特にクラック３４は基板１２内に形成されてしま
う。
【００１７】実験によれば、チップ３０内の基板１２の
強度がダイの全体強度の大部分を占めていることが分か
った。シリコン（Ｓｉ）の物理的特性により、クラック
がＳｉ層、例えば基板１２内を伝搬するために、応力が
Ｓｉ層にかかった場合には、その中に含まれるクラック
は基板１２内を伝搬し、Ｓｉ層の大規模な機械的故障の
原因となる。そのため、強度の低下は基板１２の強度に
直接関係し、１３の強度は基板１２内に含まれるチップ
３０の大きさに反比例することになる。
強度がダイの全体強度の大部分を占めていることが分か
った。シリコン（Ｓｉ）の物理的特性により、クラック
がＳｉ層、例えば基板１２内を伝搬するために、応力が
Ｓｉ層にかかった場合には、その中に含まれるクラック
は基板１２内を伝搬し、Ｓｉ層の大規模な機械的故障の
原因となる。そのため、強度の低下は基板１２の強度に
直接関係し、１３の強度は基板１２内に含まれるチップ
３０の大きさに反比例することになる。
【００１８】損傷した領域３２をクラック３４を含む基
板１２から取り除くために、本発明はダイをエッチング
することである。本発明によれば、ダイのエッチング
は、チップ３０をエッチング材料、例えばエチレン ジ
アミン ピロカテコール（ＥＤＰ）、あるいは水酸化カ
ルシウム（ＫＯＨ）内の浴に浸すことにより行われる。
浴内のエッチング材料をかき混ぜて、エッチング材料が
チップ３０の外部表面と均一に接触し反応させる。
板１２から取り除くために、本発明はダイをエッチング
することである。本発明によれば、ダイのエッチング
は、チップ３０をエッチング材料、例えばエチレン ジ
アミン ピロカテコール（ＥＤＰ）、あるいは水酸化カ
ルシウム（ＫＯＨ）内の浴に浸すことにより行われる。
浴内のエッチング材料をかき混ぜて、エッチング材料が
チップ３０の外部表面と均一に接触し反応させる。
【００１９】通常、チップ３０はエッチング材料の浴内
に約１．５時間ほど放置され、その結果、Ｓｉを約５０
〜７５μｍだけエッチングで取り除く。損傷した領域は
通常、基板内に５０〜１００μｍほど入り込んでいるた
めに、このようにチップ３０をエッチングすることは、
損傷した材料の大部分、例えば約７５〜１００％を除去
する効果があり、これにより基板の強度とチップ３０の
全体強度の大幅な向上が可能となる。必要によっては、
これよりも長い間エッチングすることも可能である。約
１．５時間経過後、チップ３０を浴から取りだし、そし
てチップ３０を従来法により洗浄する。
に約１．５時間ほど放置され、その結果、Ｓｉを約５０
〜７５μｍだけエッチングで取り除く。損傷した領域は
通常、基板内に５０〜１００μｍほど入り込んでいるた
めに、このようにチップ３０をエッチングすることは、
損傷した材料の大部分、例えば約７５〜１００％を除去
する効果があり、これにより基板の強度とチップ３０の
全体強度の大幅な向上が可能となる。必要によっては、
これよりも長い間エッチングすることも可能である。約
１．５時間経過後、チップ３０を浴から取りだし、そし
てチップ３０を従来法により洗浄する。
【００２０】
【発明の効果】図６に示すように、本発明により処理し
たチップ３０は基板１２内に形成されるクラックの比率
が低減し、これにより、チップ３０の全体的な強度特性
を改善できる。
たチップ３０は基板１２内に形成されるクラックの比率
が低減し、これにより、チップ３０の全体的な強度特性
を改善できる。
【００２１】さらにチップ３０の基板１２を包囲する酸
化物層、例えばクラッド層１８、酸化物層１７は、Ｓｉ
Ｏ2で形成され、これは基板のＳｉよりも約１００倍以
上遅い速度でエッチング材料によりエッチングされる。
そのためこの酸化物層は、チップ３０の一部、例えばコ
ア１６をエッチング材料から保護することができる。基
板１２を包囲する層のこの物理的特性により、ダイをエ
ッチングするプロセスの間通常用いられるマスキング技
術を用いる必要はない。このため、本発明の方法は、時
間と労働コストを最小にしながら実行可能である。
化物層、例えばクラッド層１８、酸化物層１７は、Ｓｉ
Ｏ2で形成され、これは基板のＳｉよりも約１００倍以
上遅い速度でエッチング材料によりエッチングされる。
そのためこの酸化物層は、チップ３０の一部、例えばコ
ア１６をエッチング材料から保護することができる。基
板１２を包囲する層のこの物理的特性により、ダイをエ
ッチングするプロセスの間通常用いられるマスキング技
術を用いる必要はない。このため、本発明の方法は、時
間と労働コストを最小にしながら実行可能である。
【図１】Ａ：矩形の光学集積回路チップの上面図。 Ｂ：図１Ａの矩形の光学集積回路の断面図。
【図２】Ａ：ストレート刃のダイヤモンドカッティング
層の層を表す側面図と正面図。 Ｂ：図２Ａのカッティング層を用いて集積回路チップを
有するシリコン製ウェハを切り分ける従来の方法の第１
の切断装置を表す図。
層の層を表す側面図と正面図。 Ｂ：図２Ａのカッティング層を用いて集積回路チップを
有するシリコン製ウェハを切り分ける従来の方法の第１
の切断装置を表す図。
【図３】Ａ：第１の傾斜切断面の詳細を示すシリコン製
ウェハをダイシングする従来方法に用いられる第２の切
断装置を表す図。 Ｂ：直角切断面の詳細を示す図３Ａの従来技術のダイシ
ング方法に用いられる、第２の切断装置を表す図。
ウェハをダイシングする従来方法に用いられる第２の切
断装置を表す図。 Ｂ：直角切断面の詳細を示す図３Ａの従来技術のダイシ
ング方法に用いられる、第２の切断装置を表す図。
【図４】非矩形の光学集積回路チップの上面図。
【図５】切断領域が損傷した状態を示す図４のチップの
断面図。
断面図。
【図６】本発明の方法を適用した後の図４のチップの断
面図。
面図。
１０ チップ １２ 基板 １４ ベース １５、１７ 酸化物層 １６ コア １８ クラッド層 ２０ シリコン製ウェハ ２２ ダイヤモンド製のソー ２４ ストレート刃 ２６ フランジ ２８ 面取り刃のソー ２９ Ｖ型切断領域 ３０ チップ ３２ 損傷した領域 ３４ クラック
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 チェラパン ナラヤナン アメリカ合衆国，30202 ジョージア，ア ルファレッタ，グリーンハウス パークウ ェイ 2716
Claims (11)
- 【請求項１】 （Ａ） ウェハからチップを切り出すス
テップと、 （Ｂ） 前記切り出されたチップの損傷領域の少なくと
も一部をエッチングにより除去するステップとからなる
ことを特徴とするウェハからチップを形成する方法。 - 【請求項２】 前記（Ａ）のステップは、レーザにより
切断することを特徴とする請求項１記載の方法。 - 【請求項３】 前記レーザは、ＣＯ2レーザであること
を特徴とする請求項２記載の方法。 - 【請求項４】 前記（Ｂ）のステップは、エッチング材
料を、前記損傷した領域の少なくとも一部に接触させる
ことを特徴とする請求項１記載の方法。 - 【請求項５】 前記エッチング材料は、異方性エッチン
グ材料であることを特徴とする請求項４記載の方法。 - 【請求項６】 前記エッチング材料は、等方性エッチン
グ材料であることを特徴とする請求項４記載の方法。 - 【請求項７】 前記異方性エッチング材料は、エチレン
ジアミン ピロカテコール（ethylene diamine pyroc
atechol）であることを特徴とする請求項５記載の方
法。 - 【請求項８】 前記異方性材料は、水酸化カリウムであ
ることを特徴とする請求項５記載の方法。 - 【請求項９】 前記（Ｂ）のステップは、前記チップを
前記エッチング材料の浴内に浸すステップを含むことを
特徴とする請求項４記載の方法。 - 【請求項１０】 前記チップを浴内に浸すステップは、 前記チップをエッチング材料の浴内に配置するステップ
と、 前記チップと前記エッチング材料との間に相対的な移動
を形成するステップとを含むことを特徴とする請求項９
記載の方法。 - 【請求項１１】 前記チップを浴内に配置するステップ
は、前記損傷領域の７５％以上を除去するのに必要な時
間、前記チップを前記エッチング材料の浴内に保持して
おくことを特徴とする請求項１０記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10679098A | 1998-06-29 | 1998-06-29 | |
| US09/106790 | 1998-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031115A true JP2000031115A (ja) | 2000-01-28 |
Family
ID=22313262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17861299A Pending JP2000031115A (ja) | 1998-06-29 | 1999-06-24 | ウェハからチップを形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031115A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG96278A1 (en) * | 2001-04-23 | 2003-05-23 | Furukawa Electric Co Ltd | Adhesive tape for laser dicing |
| WO2005006444A1 (ja) * | 2003-07-11 | 2005-01-20 | Matsushita Electric Industrial Co., Ltd. | ヘテロバイポーラトランジスタおよびその製造方法 |
| JP2005252126A (ja) * | 2004-03-08 | 2005-09-15 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| US9352417B2 (en) | 2002-04-19 | 2016-05-31 | Electro Scientific Industries, Inc. | Increasing die strength by etching during or after dicing |
-
1999
- 1999-06-24 JP JP17861299A patent/JP2000031115A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG96278A1 (en) * | 2001-04-23 | 2003-05-23 | Furukawa Electric Co Ltd | Adhesive tape for laser dicing |
| US9352417B2 (en) | 2002-04-19 | 2016-05-31 | Electro Scientific Industries, Inc. | Increasing die strength by etching during or after dicing |
| WO2005006444A1 (ja) * | 2003-07-11 | 2005-01-20 | Matsushita Electric Industrial Co., Ltd. | ヘテロバイポーラトランジスタおよびその製造方法 |
| JPWO2005006444A1 (ja) * | 2003-07-11 | 2006-08-24 | 松下電器産業株式会社 | ヘテロバイポーラトランジスタおよびその製造方法 |
| JP4711827B2 (ja) * | 2003-07-11 | 2011-06-29 | パナソニック株式会社 | ヘテロバイポーラトランジスタおよびその製造方法 |
| JP2005252126A (ja) * | 2004-03-08 | 2005-09-15 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075280A (en) | Precision breaking of semiconductor wafer into chips by applying an etch process | |
| US6521513B1 (en) | Silicon wafer configuration and method for forming same | |
| US7404870B2 (en) | Methods for forming an assembly for transfer of a useful layer | |
| US6881610B2 (en) | Method and apparatus for preparing a plurality of dice in wafers | |
| TW559876B (en) | Method and apparatus for dicing a semiconductor wafer | |
| KR100542850B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100588412B1 (ko) | 반도체 웨이퍼 분할방법 | |
| US20100015781A1 (en) | Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device | |
| EP1266399B1 (en) | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners | |
| JP2006253402A (ja) | 半導体装置の製造方法 | |
| JP2006344816A (ja) | 半導体チップの製造方法 | |
| US6933211B2 (en) | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same | |
| US9490103B2 (en) | Separation of chips on a substrate | |
| JP6509614B2 (ja) | ウエーハの分割方法 | |
| JP2002319554A (ja) | ウェーハ分割方法およびウェーハ分割装置 | |
| JP2000031115A (ja) | ウェハからチップを形成する方法 | |
| JP2004221423A (ja) | 半導体装置の製造方法 | |
| US7179720B2 (en) | Pre-fabrication scribing | |
| JPH0467650A (ja) | 半導体装置の製造方法 | |
| US7267780B1 (en) | Formation of facets on optical components | |
| JP2000340527A (ja) | 半導体素子の分離方法 | |
| EP2015356A1 (en) | Method for singulation of wafers | |
| JP2940602B2 (ja) | 光部品固定基板 | |
| JP3221394B2 (ja) | 半導体装置におけるダイシング方法 | |
| JP2007250745A (ja) | 半導体チップの製造方法 |