JP2001135595A - 半導体チップ製造方法 - Google Patents

半導体チップ製造方法

Info

Publication number
JP2001135595A
JP2001135595A JP31527499A JP31527499A JP2001135595A JP 2001135595 A JP2001135595 A JP 2001135595A JP 31527499 A JP31527499 A JP 31527499A JP 31527499 A JP31527499 A JP 31527499A JP 2001135595 A JP2001135595 A JP 2001135595A
Authority
JP
Japan
Prior art keywords
wafer
back surface
chips
grinding
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31527499A
Other languages
English (en)
Other versions
JP3368876B2 (ja
Inventor
Toshihiko Ishikawa
俊彦 石川
Yasushi Katagiri
恭 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Priority to JP31527499A priority Critical patent/JP3368876B2/ja
Priority to US09/698,193 priority patent/US6583032B1/en
Priority to SG200006272A priority patent/SG87191A1/en
Priority to TW089122911A priority patent/TW590843B/zh
Priority to MYPI20005147A priority patent/MY124499A/en
Priority to EP00123873A priority patent/EP1098365A3/en
Priority to KR10-2000-0064861A priority patent/KR100521499B1/ko
Publication of JP2001135595A publication Critical patent/JP2001135595A/ja
Application granted granted Critical
Publication of JP3368876B2 publication Critical patent/JP3368876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】割れやチッピングを発生させることなく極薄状
の半導体チップを製造することができる半導体チップ製
造方法を提供する。 【解決手段】まず、表面に多数のチップが形成されたウ
ェーハの裏面を研削して、そのウェーハを所定の厚さに
形成する。次に、ウェーハの裏面を研磨又はエッチング
して裏面研削時に形成された破砕層を除去する。次に、
各チップ間に形成されたストリートに沿ってウェーハの
裏面に所定深さの溝を形成する。そして、その溝に沿っ
てウェーハに割れ目を入れ、個々のチップに分割する。
このように、裏面研削後に、ウェーハの裏面に形成され
ている破砕層を除去し、碧開を利用してウェーハを個々
のチップに分割することにより、割れや欠けの発生を効
果的に抑制することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップ製造方
法に係り、特に厚さが２００μｍ以下の極薄状の半導体
チップ製造方法に関する。
【０００２】
【従来の技術】一般に半導体チップは、シリコン等のウ
ェーハの表面に所定の処理を施すことによって多数のチ
ップを形成し、そのチップ間に形成されたストリートに
沿ってウェーハをダイシング装置で切断することによ
り、個々のチップに分割して製造される。しかし、近
年、スマートカードや携帯電話、ノートブックパソコン
等の需要拡大に伴い、それらに組み込まれる半導体チッ
プ自体の軽薄短小化が要求されている。このため半導体
チップは、ウェーハの表面に多数のチップを形成した
後、一旦、ウェーハの裏面を平面加工装置で研削し、薄
型化（厚さ２００μｍ以下）してから、ダイシング装置
で個々のチップに切断して製造している。そして、この
切断の際、ダイシング装置では薄型化されたウェーハを
フルカット（ウェーハを完全に切削する加工方式）して
個々のチップに分割している。
【０００３】
【発明が解決しようとする課題】しかしながら、厚さが
２００μｍ以下の極薄化されたウェーハでは、裏面研削
時に形成された破砕層（加工変質層又はダメージ層とも
いう）が、その後の工程におけるウェーハ破損の原因と
なっている。
【０００４】また、この極薄状のウェーハをダイシング
装置でフルカッタすると、チップ周辺のチッピング（欠
け）、特に裏面のチッピング（欠け）により、チップ不
良が生じるという欠点があった。
【０００５】本発明は、このような事情に鑑みてなされ
たもので、割れやチッピングを発生させることなく極薄
状の半導体チップを製造することができる半導体チップ
製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記目的を達
成するために、表面に多数のチップが形成されたウェー
ハの裏面を研削してウェーハの厚さを所定の厚さに形成
する裏面研削工程と、前記ウェーハの裏面を研磨又はエ
ッチングして前記研削時に形成された破砕層を除去する
破砕層除去工程と、各チップ間に形成されたストリート
に沿って前記ウェーハの裏面に所定深さの溝を形成する
溝形成工程と、前記溝に沿って前記ウェーハに割れ目を
入れて個々のチップに分割する分割工程と、からなるこ
とを特徴とする。
【０００７】本発明によれば、まず、表面に多数のチッ
プが形成されたウェーハの裏面を研削して、ウェーハを
所定の厚さに形成する。次に、ウェーハの裏面を研磨又
はエッチングして裏面研削時に形成された破砕層を除去
する。次に、各チップ間に形成されたストリートに沿っ
てウェーハの裏面に所定深さの溝を形成する。そして、
この形成した溝に沿ってウェーハに割れ目を入れ、個々
のチップに分割する。このように裏面を研削したのち、
裏面を研磨又はエッチングして裏面研削時に形成された
破砕層を除去することにより、チップの強度が向上す
る。そして、このように破砕層を除去したウェーハを碧
開を利用して個々のチップに分割することにより、割れ
や裏面チッピングの発生を効果的に抑制できる。
【０００８】
【発明の実施の形態】以下添付図面に従って本発明に係
る半導体チップ製造方法の好ましい実施の形態について
詳説する。
【０００９】図１は、本発明に係る半導体チップ製造方
法のフローチャートである。同図に示すように、表面に
多数のチップが形成されたウェーハＷは、バックグライ
ンディング工程（ステップＳ１）→ポリッシング工程
（ステップＳ２）→スクライビング工程（ステップＳ
３）→ブレーキング工程（ステップＳ４）→ピックアッ
プ工程（ステップＳ５）を経て個々のチップに形成され
る。
【００１０】バックグラインディング工程（ステップＳ
１）は、表面に多数のチップが形成されたウェーハＷの
裏面を研削して、そのウェーハＷを所定の厚さ（２００
μｍ以下）に形成する工程である。このバックグライン
ディング工程では、図２に示すように、まず、裏面側を
上にしてウェーハＷをチャックテーブル１０上に載置す
る。そして、ウェーハＷの下面（この場合、チップが形
成されている表面）をチャックテーブル１０で吸着保持
して回転させる。そして、その回転するウェーハＷの上
面（この場合、裏面）に回転する砥石１２を押し当て
て、ウェーハＷの裏面を研削する。
【００１１】なお、図３に示すように、加工に際してウ
ェーハＷは、その表面に保護テープ１４が貼付される。
この保護テープ１４は、ウェーハＷの表面に形成された
チップＣ、Ｃ、…を保護するためのものであり、これに
よりチップＣ、Ｃ、…の汚れや破損を防止できる。
【００１２】ポリッシング工程（ステップＳ２）は、ウ
ェーハＷの裏面を研磨して、裏面研削時にウェーハＷの
裏面に形成された破砕層を除去する工程である。このポ
リッシング工程では、図４に示すように、まず、裏面側
を上にしてウェーハＷをチャックテーブル２０上に載置
する。次いで、ウェーハＷの下面（この場合、チップが
形成されている表面）をチャックテーブル２０で吸着保
持して回転させる。そして、その回転するウェーハＷの
上面（この場合、裏面）にノズル２２から研磨液２４を
供給しながら回転する研磨パッド２６を押し当てて、ウ
ェーハＷの上面を研磨する。
【００１３】なお、このポリッシング工程時において
も、ウェーハＷはその表面に保護テープ１４（バックグ
ラインディング工程時に貼付されたもの）が貼付された
状態で加工が施される。
【００１４】スクライビング工程（ステップＳ３）は、
各チップＣ、Ｃ、…間に形成された表面のストリートＳ
に沿ってウェーハＷの裏面に所定深さの切溝Ｇを形成す
る工程である。このスクライビング工程では、図５に示
すように、ダイヤモンドポイントカッタ（スクライビン
グカッタ）３０を用いてウェーハＷの裏面にストリート
Ｓに沿った引っ掻き傷を入れることにより、ウェーハＷ
の裏面に所定深さの切溝Ｇを形成するとともに、集中応
力により内部に歪を発生させて碧開を生じやすくする。
【００１５】ところで、前記のごとくウェーハＷの裏面
に形成する切溝Ｇは、ウェーハＷの表面に形成されたス
トリートＳに沿って形成するが、ウェーハＷの裏面を通
常の照明光で照らして撮像しても、ウェーハＷの表面に
形成されたストリートＳを認識することはできない。
【００１６】そこで、次のようにしてウェーハＷの裏面
側から表面のストリートＳに対応する裏面箇所をアライ
メントし、このアライメント結果に基づいてウェーハＷ
の裏面にストリートＳに沿った切溝Ｇを形成する。
【００１７】図６に示すように、ウェーハＷは、裏面側
を上にしてチャックテーブル３２に吸着保持され、この
チャックテーブル３２上でダイヤモンドポイントカッタ
３０による切溝加工が実施される。
【００１８】チャックテーブル３２の上方には、チャッ
クテーブル３２上のウェーハＷをアライメントするアラ
イメントユニット３４が設置されている。アライメント
ユニット３４は、赤外線照射装置３６、赤外線カメラ３
８、画像処理装置４０及びモニタ４２から構成されてい
る。
【００１９】赤外線照射装置３６は、チャックテーブル
３２に保持されたウェーハＷの上面（この場合、裏面）
に赤外線を照射する。ここで、この赤外線照射装置３６
から照射される赤外線はウェーハＷの内部まで透過す
る。赤外線カメラ３８は、このウェーハＷの内部に透過
し、ウェーハＷの表面で反射した赤外線を撮像する。そ
して、画像処理装置４０は、この赤外線カメラ３８で撮
像された画像データを画像処理してモニタ４２上に表示
する。これにより、ウェーハＷの裏面側からウェーハＷ
の表面に形成されたストリートＳを認識することができ
るので、このモニタ４２の表示結果から、ウェーハＷの
表面のストリートＳに対応する裏面箇所をアライメント
する。そして、このアライメントの結果に基づいてウェ
ーハＷの裏面にダイヤモンドポイントカッタ３０を作用
させ、ウェーハＷの裏面に表面のストリートＳに対応し
た切溝加工を施す。
【００２０】なお、図５に示すように、ウェーハＷはウ
ェーハフレーム４４にマウントされた状態で切溝加工が
施される。このウェーハフレーム４４は、内周部に円形
状の開口部が形成された略矩形の枠状に形成されてお
り、その開口部にはウェーハシート４６が貼付される。
ウェーハシート４６は粘着性樹脂テープで構成されてお
り、ウェーハＷはこのウェーハシート４６にその表面側
を貼り付けられて、ウェーハフレーム４４にマウントさ
れる。
【００２１】なお、ウェーハＷの表面には、上述したバ
ックグラインディング工程（ステップＳ１）及びポリッ
シング工程（ステップＳ２）で使用された保護テープ１
４が貼付されているので、この保護テープ１４を表面か
ら剥がしたのち、ウェーハフレーム４４にマウントす
る。
【００２２】図７には、このウェーハＷのマウント工程
が示されている。同図（ａ）に示すように、まず、保護
テープ１４が貼着されている表面側を上にして、ウェー
ハＷをチャックテーブル４８で吸着保持する。次いで、
ウェーハＷの表面から保護テープ１４を剥離する。次い
で、同図（ｂ）に示すように、ウェーハＷの表面にウェ
ーハフレーム４４に貼着されたウェーハシート４６を貼
り付ける。これにより、ウェーハＷがウェーハフレーム
４４にマウントされるので、同図（ｃ）に示すように、
チャックテーブル４８の吸着を解除してウェーハフレー
ム４４を回収する。
【００２３】なお、上記の例ではウェーハＷの表面から
保護テープ１４を表面から剥がしたのち、ウェーハＷを
ウェーハフレーム４４にマウントしているが、保護テー
プ１４を貼り付けた状態でウェーハフレーム４４にマウ
ントしてもよい。すなわち、保護テープ１４をウェーハ
フレーム４４のウェーハシート４６に貼り付けてウェー
ハＷをウェーハフレーム４４にマウントしてもよい。
【００２４】ブレーキング工程（ステップＳ４）は、前
記スクライビング工程でウェーハＷの裏面に形成した切
溝に沿ってウェーハＷに割れ目を入れ、個々のチップ
Ｃ、Ｃ、…に分割する工程である。このブレーキング工
程は、図８に示すように、ウェーハフレーム４４に保持
されたウェーハＷの下面（この場合、ウェーハシート４
６に貼り付けられているウェーハＷの表面）にゴムロー
ラ５０を当接し、そのゴムローラ５０をウェーハＷの下
面に沿って走行させることにより、ウェーハＷを個々の
チップＣに分割する。すなわち、ウェーハＷは、その下
面側からウェーハシート４６を介してゴムローラ５０で
押圧されると、図９に示すように、先に形成した切溝Ｇ
に沿って割れ目が進展するので、これによってウェーハ
Ｗが個々のチップＣに分割される。
【００２５】このように、ここでは碧開を利用してウェ
ーハＷを個々のチップＣ、Ｃ、…に分割している。そし
て、このような碧開は、ウェーハの結晶軸方向によって
定まる碧開面で起こるため、ウェーハＷはチッピングの
少ないきれいな面で個々のチップＣ、Ｃ、…に分割され
る。
【００２６】ピックアップ工程（ステップＳ５）は、前
記ブレーキング工程で個々に分割されたチップＣ、Ｃ、
…をウェーハフレーム４４から回収する工程である。こ
のピックアップ工程では、まず、ウェーハフレーム４４
のウェーハシート４６側から紫外線を照射し、個々のチ
ップＣ、Ｃ、…が貼り付けられているウェーハシート４
６の粘着剤が硬化させる。これにより、個々のチップＣ
がウェーハシート４６から分離可能になり、個々のチッ
プＣの回収が可能になる。次に、図１０に示すように、
吸着パッド６０でチップＣを１個ずつ回収し、図示しな
いトレーに再配列させる。なお、この際、チップＣは良
品のみをピックアップするとともに表裏反転して回収す
ることが好ましい。
【００２７】以上説明したように、本実施の形態の半導
体チップ製造方法では、裏面を研削して薄型化させたウ
ェーハＷに対して、裏面を研磨することにより、裏面研
削時に形成された破砕層を除去し、その後、碧開を利用
して個々のチップＣ、Ｃ、…に分割している。このよう
に、裏面を研削して薄型化させたウェーハＷに対して、
裏面を研磨して破砕層を除去することにより、チップ自
体の強度を上げることができる。また、このように破砕
層を除去したウェーハＷに対して碧開を利用して、チッ
プ状に分割することにより、裏面に生じるチッピングを
効果的に防止することができる。
【００２８】特に、バックグラインディング工程でウェ
ーハ厚を２００μｍ以下まで加工した場合には、ダイシ
ング工程でウェーハＷをフルカットすると、チップに生
じる割れや欠けが顕著になるが、本実施の形態のように
破砕層を除去した上で裏面から溝加工を施し、碧開を利
用してチップ状にすることにより、チップに生じる割れ
や欠けを効果的に防止することができる。
【００２９】なお、本実施の形態では、破砕層を除去す
る方法としてポリッシング、すなわち、ウェーハＷの裏
面を研磨する方法を採用しているが、エッチングにより
除去するようにしてもよい。このエッチング工程では、
まず、ウェーハＷの裏面側を上にしてチャックテーブル
上に載置する。そして、チャックテーブルでウェーハの
下面（この場合、表面）を吸着保持して回転させ、その
回転するウェーハＷの上面（この場合、裏面）にノズル
からエッチング液を供給して、ウェーハＷの裏面をエッ
チングする（いわゆるスピンエッチング）。
【００３０】また、本実施の形態では、ウェーハＷの裏
面にストリートＳに沿った切溝Ｇを加工する方法として
ダイヤモンドポイントカッタ３０、すなわちスクライビ
ング手段を利用しているが、スクライビング手段に代え
てダイシング手段を使用してもよい。このダイシング手
段は、図１１に示すように、高速回転するスピンドル７
０の先端に取り付けられた極薄外周刃（ダイシングブレ
ード）７２によってストリートＳに沿ってウェーハＷの
裏面に所定深さの切溝Ｇを加工する。
【００３１】なお、上述した実施の形態のようにスクラ
イビング手段を使用することにより、乾式加工でしかも
安価な装置で製造工程を構成することができる。
【００３２】また、スクライビングカッタでは、ウェー
ハＷの内部に応力歪を十分に発生させることができない
場合には、まず、ダイシング手段のダイシングブレード
でウェーハＷに裏面に浅い溝を形成したあと、この溝の
底面をスクライビング手段のスクライビングカッタで引
っ掻き傷を入れることにより、きれいに碧開することが
できる。
【００３３】さらに、本実施の形態では、ウェーハＷか
ら個々のチップに分割する方法として、ウェーハＷの下
面（表面）側からゴムローラ５０を当接し、走行させる
方法を採用しているが、この他、ウェーハＷが貼り付け
られているウェーハシート４６を横方向に引っ張ること
により割れ目を進展させる方法や、ウェーハＷの裏面側
からチップＣを１個ずつ押し上げて割れ目を進展させる
方法など、様々な方法を採用することができる。
【００３４】また、本実施の形態では、ウェーハＷの洗
浄については述べていないが、各工程間において、ウェ
ーハＷを搬送する際は、ウェーハＷを洗浄、乾燥させた
状態で搬送することが好ましい。
【００３５】また、本実施の形態では、スクライビング
工程（ステップＳ３）、ブレーキング工程（ステップＳ
４）及びピックアップ工程（ステップＳ５）において、
ウェーハＷをウェーハフレーム４４にマウントした状態
で加工、処理しているが、ウェーハＷをウェーハフレー
ム４４にマウントせずに各工程でウェーハＷを加工、処
理するようにしてもよい。すなわち、ウェーハＷの表面
に保護テープ１４を貼着した状態で、スクライビング工
程、ブレーキング工程及びピックアップ工程を実施する
ようにしてもよい。なお、本実施の形態のように、ウェ
ーハＷをウェーハフレーム４４にマウントした状態でウ
ェーハＷを各工程で加工、処理することにより、ウェー
ハＷのハンドリングが容易になる。
【００３６】
【発明の効果】以上説明したように、本発明に係る半導
体チップ製造方法によれば、裏面を研削したのち、ウェ
ーハの裏面を研磨又はエッチングして裏面研削時に形成
された破砕層を除去することにより、チップの強度が向
上する。また、このように破砕層を除去したウェーハに
対して碧開を利用して個々のチップに分割することによ
り、割れや欠けの発生を効果的に抑制することができ
る。
【図面の簡単な説明】
【図１】本発明に係る半導体チップ製造方法のフローチ
ャート
【図２】バックグラインディング工程の説明図
【図３】ウェーハの表面に貼付される保護テープの構成
を示す斜視図
【図４】ポリッシング工程の説明図
【図５】スクライビング工程の説明図
【図６】アライメントユニットの構成を示す正面図
【図７】マウント工程の説明図
【図８】ブレーキング工程の説明図
【図９】ブレーキング工程の説明図
【図１０】ピックアップ工程の説明図
【図１１】ダイシング手段の構成を示す斜視図
【符号の説明】
１０…チャックテーブル、１２…砥石、１４…保護テー
プ、２０…チャックテーブル、２４…研磨液、２６…研
磨パッド、３０…ダイヤモンドポイントカッタ（スクラ
イビングカッタ）、３２…チャックテーブル、３４…ア
ライメントユニット、３６…赤外線照射装置、３８…赤
外線カメラ、４０…画像処理装置、４２…モニタ、４４
…ウェーハフレーム、４６…ウェーハシート、４８…チ
ャックテーブル、５０…ゴムローラ、６０…吸着パッ
ド、７０…スピンドル、７２…極薄外周刃（ダイシング
ブレード）、Ｗ…ウェーハ、Ｃ…チップ、Ｇ…切溝、Ｓ
…ストリート
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/78 Ｇ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 表面に多数のチップが形成されたウェー
    ハの裏面を研削してウェーハの厚さを所定の厚さに形成
    する裏面研削工程と、 前記ウェーハの裏面を研磨又はエッチングして前記研削
    時に形成された破砕層を除去する破砕層除去工程と、 各チップ間に形成されたストリートに沿って前記ウェー
    ハの裏面に所定深さの溝を形成する溝形成工程と、 前記溝に沿って前記ウェーハに割れ目を入れて個々のチ
    ップに分割する分割工程と、からなることを特徴とする
    半導体チップ製造方法。
  2. 【請求項２】 前記溝形成工程は、ウェーハの裏面にウ
    ェーハの内部まで透過する光を照射して、ウェーハの表
    面側のストリートに対応する裏面箇所をアライメント
    し、このアライメント結果に基づいて前記ウェーハの裏
    面にストリートに沿った所定深さの溝を形成することを
    特徴とする請求項１記載の半導体チップ製造方法。
  3. 【請求項３】 前記ストリートに沿ってウェーハの裏面
    に形成する溝は、スクライビングカッタでウェーハの裏
    面に引っ掻き傷を入れて形成することを特徴とする請求
    項１又は２記載の半導体チップ製造方法。
  4. 【請求項４】 前記ストリートに沿ってウェーハの裏面
    に形成する溝は、ダイシングブレードで前記ウェーハの
    裏面を所定深さ溝加工することにより形成することを特
    徴とする請求項１又は２記載の半導体チップ製造方法。
  5. 【請求項５】 前記ストリートに沿ってウェーハの裏面
    に形成する溝は、ダイシングブレードで前記ウェーハの
    裏面を所定深さ溝加工した後、該溝の底面にスクライビ
    ングカッタで引っ掻き傷を入れて形成することを特徴と
    する請求項１又は２記載の半導体チップ製造方法。
JP31527499A 1999-11-05 1999-11-05 半導体チップ製造方法 Expired - Fee Related JP3368876B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP31527499A JP3368876B2 (ja) 1999-11-05 1999-11-05 半導体チップ製造方法
US09/698,193 US6583032B1 (en) 1999-11-05 2000-10-30 Method for manufacturing semiconductor chips
TW089122911A TW590843B (en) 1999-11-05 2000-10-31 Method for manufacturing semiconductor chips
SG200006272A SG87191A1 (en) 1999-11-05 2000-10-31 Method for manufacturing semiconductor chips
MYPI20005147A MY124499A (en) 1999-11-05 2000-11-02 Method for manufacturing semiconductor chips
EP00123873A EP1098365A3 (en) 1999-11-05 2000-11-02 Method for manufacturing semiconductor chips
KR10-2000-0064861A KR100521499B1 (ko) 1999-11-05 2000-11-02 반도체 칩 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31527499A JP3368876B2 (ja) 1999-11-05 1999-11-05 半導体チップ製造方法

Publications (2)

Publication Number Publication Date
JP2001135595A true JP2001135595A (ja) 2001-05-18
JP3368876B2 JP3368876B2 (ja) 2003-01-20

Family

ID=18063449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31527499A Expired - Fee Related JP3368876B2 (ja) 1999-11-05 1999-11-05 半導体チップ製造方法

Country Status (7)

Country Link
US (1) US6583032B1 (ja)
EP (1) EP1098365A3 (ja)
JP (1) JP3368876B2 (ja)
KR (1) KR100521499B1 (ja)
MY (1) MY124499A (ja)
SG (1) SG87191A1 (ja)
TW (1) TW590843B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045824A (ja) * 2001-07-27 2003-02-14 Disco Abrasive Syst Ltd スクライバ機構
JP2005340423A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP2011124262A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011187795A (ja) * 2010-03-10 2011-09-22 Disco Corp ウエーハの加工方法
JP2014033159A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053526A (ja) * 2012-09-10 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
WO2003047004A1 (en) * 2001-11-29 2003-06-05 Origin Energy Solar Pty Ltd Semiconductor texturing process
AUPR174800A0 (en) * 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
JP2002343756A (ja) * 2001-05-21 2002-11-29 Tokyo Seimitsu Co Ltd ウェーハ平面加工装置
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3789802B2 (ja) * 2001-10-19 2006-06-28 富士通株式会社 半導体装置の製造方法
US6822315B2 (en) * 2002-02-14 2004-11-23 National Semiconductor Corporation Apparatus and method for scribing semiconductor wafers using vision recognition
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4590174B2 (ja) * 2003-09-11 2010-12-01 株式会社ディスコ ウエーハの加工方法
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
KR100550857B1 (ko) * 2003-09-23 2006-02-10 삼성전기주식회사 드라이 에칭을 이용한 사파이어 웨이퍼의 분할 방법
US6933212B1 (en) * 2004-01-13 2005-08-23 National Semiconductor Corporation Apparatus and method for dicing semiconductor wafers
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
WO2005113212A1 (ja) * 2004-05-20 2005-12-01 Mitsuboshi Diamond Industrial Co., Ltd. マザー基板分断方法、マザー基板スクライブ装置、プログラムおよび記録媒体
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP4937674B2 (ja) * 2006-08-16 2012-05-23 株式会社ディスコ ウエーハのエッチング方法
US8513095B1 (en) * 2007-09-04 2013-08-20 Solaria Corporation Method and system for separating photovoltaic strips
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength
JP6696263B2 (ja) * 2015-09-29 2020-05-20 三星ダイヤモンド工業株式会社 脆性材料基板のスクライブ方法及びスクライブヘッドユニット
US11504869B2 (en) * 2019-03-06 2022-11-22 Tokyo Seimitsu Co., Ltd. Workpiece processing device and method
WO2020179790A1 (ja) 2019-03-06 2020-09-10 株式会社東京精密 ワーク加工装置及び方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729971A (en) 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques
JPS6487305A (en) * 1987-09-30 1989-03-31 Nec Corp Method for dicing semiconductor wafer
US4967146A (en) * 1989-05-15 1990-10-30 Rockwell International Corporation Semiconductor chip production and testing processes
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
JP2765644B2 (ja) 1992-05-09 1998-06-18 日亜化学工業株式会社 窒化ガリウム系化合物半導体ウエハーの切断方法
DE19505906A1 (de) 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
US6268237B1 (en) * 1995-04-03 2001-07-31 Aptek Industries, Inc. Stress-free silicon wafer and a die or chip made therefrom and method
US5632667A (en) 1995-06-29 1997-05-27 Delco Electronics Corporation No coat backside wafer grinding process
SG67365A1 (en) 1995-11-21 1999-09-21 Texas Instruments Inc Trench scribe line for decreased chip spacing
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
JP2800112B2 (ja) 1996-02-28 1998-09-21 株式会社エスアイアイ・アールディセンター 半導体装置
CN1097849C (zh) 1996-06-07 2003-01-01 罗姆股份有限公司 半导体芯片及半导体芯片的制造方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3532752B2 (ja) 1997-02-03 2004-05-31 株式会社東芝 半導体デバイスの分離方法
TW353202B (en) 1997-02-28 1999-02-21 Hewlett Packard Co Scribe and break of hard-to-scribe materials
JPH10284449A (ja) 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6271060B1 (en) * 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045824A (ja) * 2001-07-27 2003-02-14 Disco Abrasive Syst Ltd スクライバ機構
JP4643865B2 (ja) * 2001-07-27 2011-03-02 株式会社ディスコ スクライバ機構
JP2005340423A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP2011124262A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011187795A (ja) * 2010-03-10 2011-09-22 Disco Corp ウエーハの加工方法
JP2014033159A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053526A (ja) * 2012-09-10 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR100521499B1 (ko) 2005-10-14
TW590843B (en) 2004-06-11
US6583032B1 (en) 2003-06-24
EP1098365A2 (en) 2001-05-09
SG87191A1 (en) 2002-03-19
KR20010081952A (ko) 2001-08-29
MY124499A (en) 2006-06-30
JP3368876B2 (ja) 2003-01-20
EP1098365A3 (en) 2002-01-09

Similar Documents

Publication Publication Date Title
JP3368876B2 (ja) 半導体チップ製造方法
KR100542850B1 (ko) 반도체 장치의 제조 방법
JP2000306875A (ja) 半導体装置の製造方法
US6910403B1 (en) Method for cutting semiconductor wafer protecting sheet
TWI796383B (zh) 小徑晶圓的製造方法
JP2005032903A (ja) 半導体装置及びその製造方法
JP2005050997A (ja) 半導体素子分離方法
JP2019079884A (ja) ウェーハの加工方法
JP3789802B2 (ja) 半導体装置の製造方法
JP3216583B2 (ja) 貼り合わせｓｏｉ基板の製造方法
JP3539934B2 (ja) ウェーハ分割方法およびウェーハ分割装置
CN113471069A (zh) 红外探测器、混成芯片及其背减薄划痕处理方法
JP3514712B2 (ja) 半導体ウエハの裏面研削装置
JP6783620B2 (ja) ウエーハの加工方法
JP2001110755A (ja) 半導体チップ製造方法
JP4553878B2 (ja) 半導体装置の製造方法
JP7171138B2 (ja) デバイスチップの製造方法
JP2005175136A (ja) 半導体ウェーハの分割方法
JP2010093005A (ja) ウエーハの加工方法
KR20150026770A (ko) 반도체 웨이퍼의 분단 방법
JP4288092B2 (ja) 厚さが薄いウエハからチップを製造する方法
CN110534404B (zh) 半导体装置的制造方法
JP2001196332A (ja) レーザ光を用いた硬質非金属膜の切断方法
CN115050642A (zh) 晶圆薄化方法
KR100596923B1 (ko) 웨이퍼 베벨영역 라운딩 처리를 통한 반도체 소자의 수율향상방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees