JP2001110755A - 半導体チップ製造方法 - Google Patents
半導体チップ製造方法Info
- Publication number
- JP2001110755A JP2001110755A JP28313999A JP28313999A JP2001110755A JP 2001110755 A JP2001110755 A JP 2001110755A JP 28313999 A JP28313999 A JP 28313999A JP 28313999 A JP28313999 A JP 28313999A JP 2001110755 A JP2001110755 A JP 2001110755A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chips
- semiconductor chip
- grinding
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000006748 scratching Methods 0.000 claims 1
- 230000002393 scratching effect Effects 0.000 claims 1
- 238000005498 polishing Methods 0.000 abstract description 16
- 238000005530 etching Methods 0.000 abstract description 6
- 238000003776 cleavage reaction Methods 0.000 abstract 1
- 230000007017 scission Effects 0.000 abstract 1
- 229910052799 carbon Inorganic materials 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】チッピングを発生させることなく極薄状の半導
体チップを製造することができる半導体チップ製造方法
を提供する。 【解決手段】まず、表面に多数のチップが形成されたウ
ェーハの裏面を研削して、そのウェーハの厚さを所定の
厚さに形成する。次に、ウェーハの裏面を研磨又はエッ
チングして裏面研削時に形成された破砕層を除去する。
次に、各チップ間に形成されたストリートに沿ってウェ
ーハの表面に所定深さの溝を形成する。そして、その溝
に沿ってウェーハに割れ目を入れ、個々のチップに分割
する。このように、裏面研削後に、ウェーハの裏面に形
成されている破砕層を除去し、碧開を利用してウェーハ
を個々のチップに分割することによりチッピングの発生
を効果的に抑制することができる。
体チップを製造することができる半導体チップ製造方法
を提供する。 【解決手段】まず、表面に多数のチップが形成されたウ
ェーハの裏面を研削して、そのウェーハの厚さを所定の
厚さに形成する。次に、ウェーハの裏面を研磨又はエッ
チングして裏面研削時に形成された破砕層を除去する。
次に、各チップ間に形成されたストリートに沿ってウェ
ーハの表面に所定深さの溝を形成する。そして、その溝
に沿ってウェーハに割れ目を入れ、個々のチップに分割
する。このように、裏面研削後に、ウェーハの裏面に形
成されている破砕層を除去し、碧開を利用してウェーハ
を個々のチップに分割することによりチッピングの発生
を効果的に抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップ製造方
法に係り、特に厚さが２００μｍ以下の極薄状の半導体
チップ製造方法に関する。
法に係り、特に厚さが２００μｍ以下の極薄状の半導体
チップ製造方法に関する。
【０００２】
【従来の技術】一般に半導体チップは、シリコン等のウ
ェーハの表面に所定の処理を施すことによって多数のチ
ップを形成し、そのチップ間に形成されたストリートに
沿ってウェーハをダイシング装置で切断することによ
り、個々のチップに分割して製造している。
ェーハの表面に所定の処理を施すことによって多数のチ
ップを形成し、そのチップ間に形成されたストリートに
沿ってウェーハをダイシング装置で切断することによ
り、個々のチップに分割して製造している。
【０００３】しかし、近年、スマートカードや携帯電
話、ノートブックパソコン等の需要拡大に伴い、それら
に組み込まれる半導体チップ自体の軽薄短小化が要求さ
れるようになっている。
話、ノートブックパソコン等の需要拡大に伴い、それら
に組み込まれる半導体チップ自体の軽薄短小化が要求さ
れるようになっている。
【０００４】このため、半導体チップは、ウェーハの表
面に多数のチップを形成した後、一旦、ウェーハの裏面
を平面加工装置で研削し、薄型化してから、ダイシング
装置で個々のチップに切断するようにしている。そし
て、この切断の際、ダイシング装置では薄型化されたウ
ェーハをストリートに沿ってフルカット（ウェーハを完
全に切削する加工方式）して、ウェーハを個々のチップ
に分割している。
面に多数のチップを形成した後、一旦、ウェーハの裏面
を平面加工装置で研削し、薄型化してから、ダイシング
装置で個々のチップに切断するようにしている。そし
て、この切断の際、ダイシング装置では薄型化されたウ
ェーハをストリートに沿ってフルカット（ウェーハを完
全に切削する加工方式）して、ウェーハを個々のチップ
に分割している。
【０００５】
【発明が解決しようとする課題】しかしながら、厚さが
２００μｍ以下の極薄化されたウェーハでは、裏面研削
時に形成された破砕層（加工変質層又はダメージ層とも
いう）が、その後の工程におけるウェーハ破損の原因と
なっている。さらに、この極薄状のウェーハをダイシン
グ装置でフルカッタすると、チップ周辺のチッピング
（欠け）、特に裏面のチッピング（欠け）により、チッ
プ不良が生じるという欠点があった。
２００μｍ以下の極薄化されたウェーハでは、裏面研削
時に形成された破砕層（加工変質層又はダメージ層とも
いう）が、その後の工程におけるウェーハ破損の原因と
なっている。さらに、この極薄状のウェーハをダイシン
グ装置でフルカッタすると、チップ周辺のチッピング
（欠け）、特に裏面のチッピング（欠け）により、チッ
プ不良が生じるという欠点があった。
【０００６】本発明は、このような事情に鑑みてなされ
たもので、割れやチッピングを発生させることなく極薄
状の半導体チップを製造することができる半導体チップ
製造方法を提供することを目的とする。
たもので、割れやチッピングを発生させることなく極薄
状の半導体チップを製造することができる半導体チップ
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、前記目的を達
成するために、表面に多数のチップが形成されたウェー
ハの裏面を研削してウェーハの厚さを所定の厚さに形成
し、前記ウェーハの裏面を研磨又はエッチングして前記
研削時に形成された破砕層を除去し、各チップ間に形成
されたストリートに沿って前記ウェーハの表面に所定深
さの溝を形成し、前記溝に沿って前記ウェーハに割れ目
を入れて個々のチップに分割し、半導体チップを製造す
ることを特徴とする。
成するために、表面に多数のチップが形成されたウェー
ハの裏面を研削してウェーハの厚さを所定の厚さに形成
し、前記ウェーハの裏面を研磨又はエッチングして前記
研削時に形成された破砕層を除去し、各チップ間に形成
されたストリートに沿って前記ウェーハの表面に所定深
さの溝を形成し、前記溝に沿って前記ウェーハに割れ目
を入れて個々のチップに分割し、半導体チップを製造す
ることを特徴とする。
【０００８】本発明によれば、まず、表面に多数のチッ
プが形成されたウェーハの裏面を研削して、そのウェー
ハの厚さを所定の厚さに形成する。次に、ウェーハの裏
面を研磨又はエッチングして前記裏面研削時に形成され
た破砕層を除去する。次に、各チップ間に形成されたス
トリートに沿ってウェーハの表面に所定深さの溝を形成
する。そして、最後に前記溝に沿ってウェーハに割れ目
を入れ、個々のチップに分割する。このように、裏面を
研削したのち、裏面を研磨又はエッチングして裏面研削
時に形成された破砕層を除去することにより、チップの
強度が向上する。そして、このように破砕層を除去した
ウェーハを碧開を利用して個々のチップに分割すること
により、割れや裏面チッピングの発生を効果的に抑制す
ることができる。
プが形成されたウェーハの裏面を研削して、そのウェー
ハの厚さを所定の厚さに形成する。次に、ウェーハの裏
面を研磨又はエッチングして前記裏面研削時に形成され
た破砕層を除去する。次に、各チップ間に形成されたス
トリートに沿ってウェーハの表面に所定深さの溝を形成
する。そして、最後に前記溝に沿ってウェーハに割れ目
を入れ、個々のチップに分割する。このように、裏面を
研削したのち、裏面を研磨又はエッチングして裏面研削
時に形成された破砕層を除去することにより、チップの
強度が向上する。そして、このように破砕層を除去した
ウェーハを碧開を利用して個々のチップに分割すること
により、割れや裏面チッピングの発生を効果的に抑制す
ることができる。
【０００９】
【発明の実施の形態】以下添付図面に従って本発明に係
る半導体チップ製造方法の好ましい実施の形態について
詳説する。
る半導体チップ製造方法の好ましい実施の形態について
詳説する。
【００１０】図１は、本発明に係る半導体チップ製造方
法のフローチャートである。同図に示すように、表面に
多数のチップが形成されたウェーハＷは、バックグライ
ンディング工程（ステップＳ１）→ポリッシング工程
（ステップＳ２）→ダイシング工程（ステップＳ３）→
ブレーキング工程（ステップＳ４）→ピックアップ工程
（ステップＳ５）を経て個々のチップに形成される。
法のフローチャートである。同図に示すように、表面に
多数のチップが形成されたウェーハＷは、バックグライ
ンディング工程（ステップＳ１）→ポリッシング工程
（ステップＳ２）→ダイシング工程（ステップＳ３）→
ブレーキング工程（ステップＳ４）→ピックアップ工程
（ステップＳ５）を経て個々のチップに形成される。
【００１１】バックグラインディング工程（ステップＳ
１）は、表面に多数のチップが形成されたウェーハＷの
裏面を研削して、そのウェーハＷを所定の厚さに形成す
る工程である。
１）は、表面に多数のチップが形成されたウェーハＷの
裏面を研削して、そのウェーハＷを所定の厚さに形成す
る工程である。
【００１２】このバックグラインディング工程は、図２
に示すように、ウェーハＷの表面（チップが形成されて
いる面）側をチャックテーブル１０で吸着保持して回転
させ、その回転するウェーハＷの裏面に回転する砥石１
２を押し当てることによりウェーハＷの裏面を研削す
る。
に示すように、ウェーハＷの表面（チップが形成されて
いる面）側をチャックテーブル１０で吸着保持して回転
させ、その回転するウェーハＷの裏面に回転する砥石１
２を押し当てることによりウェーハＷの裏面を研削す
る。
【００１３】なお、図３に示すように、加工に際してウ
ェーハＷは、その表面に形成されたチップＣ、Ｃ、…を
保護するために、表面に保護テープ１４が貼付される。
これにより、ウェーハＷの表面をチャックテーブル１０
で吸着保持することによる、チップＣ、Ｃ、…の汚れや
破損を防止できる。
ェーハＷは、その表面に形成されたチップＣ、Ｃ、…を
保護するために、表面に保護テープ１４が貼付される。
これにより、ウェーハＷの表面をチャックテーブル１０
で吸着保持することによる、チップＣ、Ｃ、…の汚れや
破損を防止できる。
【００１４】ポリッシング工程（ステップＳ２）は、ウ
ェーハＷの裏面を研磨して、前記裏面研削時にウェーハ
Ｗの裏面に形成された破砕層を除去する工程である。
ェーハＷの裏面を研磨して、前記裏面研削時にウェーハ
Ｗの裏面に形成された破砕層を除去する工程である。
【００１５】このポリッシング工程は、図４に示すよう
に、ウェーハＷの表面側をチャックテーブル２０で吸着
保持して回転させ、その回転するウェーハＷの裏面にノ
ズル２２から研磨液２４を供給しながら回転する研磨パ
ッド２６を押し当てることによりウェーハＷの裏面を研
磨する。
に、ウェーハＷの表面側をチャックテーブル２０で吸着
保持して回転させ、その回転するウェーハＷの裏面にノ
ズル２２から研磨液２４を供給しながら回転する研磨パ
ッド２６を押し当てることによりウェーハＷの裏面を研
磨する。
【００１６】なお、このポリッシング工程においてもウ
ェーハＷは、その表面に形成されたチップＣ、Ｃ、…を
保護するために、表面に保護テープ１４を貼付した状態
で加工される。
ェーハＷは、その表面に形成されたチップＣ、Ｃ、…を
保護するために、表面に保護テープ１４を貼付した状態
で加工される。
【００１７】ダイシング工程（ステップＳ３）は、各チ
ップＣ、Ｃ、…間に形成されたストリートＳに沿ってウ
ェーハの表面に所定深さの溝を形成する工程である。
ップＣ、Ｃ、…間に形成されたストリートＳに沿ってウ
ェーハの表面に所定深さの溝を形成する工程である。
【００１８】このダイシング工程は、図５に示すよう
に、高速回転するスピンドル３０の先端に取り付けられ
た極薄外周刃（ダイシングブレード）３２によってスト
リートＳに沿ってウェーハＷに切溝を加工する。すなわ
ち、ここではウェーハＷを完全に切断することはせず、
図６に示すように、ストリートＳに沿った所定深さの切
溝Ｇのみを加工する。
に、高速回転するスピンドル３０の先端に取り付けられ
た極薄外周刃（ダイシングブレード）３２によってスト
リートＳに沿ってウェーハＷに切溝を加工する。すなわ
ち、ここではウェーハＷを完全に切断することはせず、
図６に示すように、ストリートＳに沿った所定深さの切
溝Ｇのみを加工する。
【００１９】なお、図５に示すように、ウェーハＷはウ
ェーハフレーム３４にマウントされた状態で加工され
る。このウェーハフレーム３４は枠状に形成されてお
り、内周部にウェーハシート３６が貼付されている。ウ
ェーハシート３６は粘着性樹脂テープであり、ウェーハ
Ｗは、このウェーハシート３６に裏面を貼り付けること
によってウェーハフレーム３４にマウントされる。
ェーハフレーム３４にマウントされた状態で加工され
る。このウェーハフレーム３４は枠状に形成されてお
り、内周部にウェーハシート３６が貼付されている。ウ
ェーハシート３６は粘着性樹脂テープであり、ウェーハ
Ｗは、このウェーハシート３６に裏面を貼り付けること
によってウェーハフレーム３４にマウントされる。
【００２０】なお、ウェーハＷの表面には、前記バック
グラインディング工程（ステップＳ１）及びポリッシン
グ工程（ステップＳ２）で使用された保護テープ１４が
貼付されているので、この保護テープ１４を表面から剥
がした状態で切溝Ｇの加工を行う。
グラインディング工程（ステップＳ１）及びポリッシン
グ工程（ステップＳ２）で使用された保護テープ１４が
貼付されているので、この保護テープ１４を表面から剥
がした状態で切溝Ｇの加工を行う。
【００２１】ブレーキング工程（ステップＳ４）は、前
記ダイシング工程でウェーハＷの表面に形成した切溝に
沿ってウェーハＷに割れ目を入れ、個々のチップＣ、
Ｃ、…に分割する工程である。
記ダイシング工程でウェーハＷの表面に形成した切溝に
沿ってウェーハＷに割れ目を入れ、個々のチップＣ、
Ｃ、…に分割する工程である。
【００２２】このブレーキング工程は、図７に示すよう
に、ウェーハフレーム３４に保持されたウェーハＷの裏
面にゴムローラ４０を当接し、そのゴムローラ４０をウ
ェーハＷに沿って走行させることにより、ウェーハＷを
個々のチップＣに分割する。すなわち、ウェーハＷは、
その裏面側からゴムローラ４０によって押圧されると、
図８に示すように先に形成した切溝Ｇに沿って割れ目が
進展するので、これによってウェーハＷが個々のチップ
Ｃに分割される。すなわち、ここでは碧開を利用してウ
ェーハＷを個々のチップＣ、Ｃ、…に分割する。
に、ウェーハフレーム３４に保持されたウェーハＷの裏
面にゴムローラ４０を当接し、そのゴムローラ４０をウ
ェーハＷに沿って走行させることにより、ウェーハＷを
個々のチップＣに分割する。すなわち、ウェーハＷは、
その裏面側からゴムローラ４０によって押圧されると、
図８に示すように先に形成した切溝Ｇに沿って割れ目が
進展するので、これによってウェーハＷが個々のチップ
Ｃに分割される。すなわち、ここでは碧開を利用してウ
ェーハＷを個々のチップＣ、Ｃ、…に分割する。
【００２３】なお、碧開は、ウェーハの結晶軸方向によ
って定まる碧開面で起こるため、チッピングの少ないき
れいな面で分割される。
って定まる碧開面で起こるため、チッピングの少ないき
れいな面で分割される。
【００２４】ピックアップ工程（ステップＳ５）は、前
記ブレーキング工程で個々に分割されたチップＣ、Ｃ、
…をウェーハフレーム３４から回収する工程である。
記ブレーキング工程で個々に分割されたチップＣ、Ｃ、
…をウェーハフレーム３４から回収する工程である。
【００２５】このピックアップ工程では、まず、ウェー
ハフレーム３４の裏面側から紫外線光を照射する。これ
により、個々のチップＣ、Ｃ、…が貼り付けられている
ウェーハシート３６の粘着剤が硬化し、個々のチップＣ
の回収が可能になる。次に、図９に示すように、吸着パ
ッド５０でチップＣを１個ずつ回収し、図示しないトレ
ーに再配列させる。なお、この際、チップＣは良品のみ
をピックアップして回収する。
ハフレーム３４の裏面側から紫外線光を照射する。これ
により、個々のチップＣ、Ｃ、…が貼り付けられている
ウェーハシート３６の粘着剤が硬化し、個々のチップＣ
の回収が可能になる。次に、図９に示すように、吸着パ
ッド５０でチップＣを１個ずつ回収し、図示しないトレ
ーに再配列させる。なお、この際、チップＣは良品のみ
をピックアップして回収する。
【００２６】以上説明したように、本実施の形態の半導
体チップ製造方法では、裏面を研削して薄型化させたウ
ェーハＷに対して、裏面を研磨することにより、裏面研
削時に形成された破砕層を除去し、その後、碧開を利用
して個々のチップＣ、Ｃ、…に分割している。このよう
に、裏面を研削して薄型化させたウェーハＷに対して、
裏面を研磨して破砕層を除去することにより、チップ自
体の強度を上げることができる。また、このように破砕
層を除去したウェーハＷに対して碧開を利用して、チッ
プ状に分割することにより、裏面に生じるチッピングを
効果的に防止することができる。
体チップ製造方法では、裏面を研削して薄型化させたウ
ェーハＷに対して、裏面を研磨することにより、裏面研
削時に形成された破砕層を除去し、その後、碧開を利用
して個々のチップＣ、Ｃ、…に分割している。このよう
に、裏面を研削して薄型化させたウェーハＷに対して、
裏面を研磨して破砕層を除去することにより、チップ自
体の強度を上げることができる。また、このように破砕
層を除去したウェーハＷに対して碧開を利用して、チッ
プ状に分割することにより、裏面に生じるチッピングを
効果的に防止することができる。
【００２７】特に、バックグラインディング工程でウェ
ーハ厚を２００μｍ以下まで加工した場合には、ダイシ
ング工程でウェーハＷをフルカットすると、チップに生
じる割れや欠けが顕著になるが、本実施の形態のように
破砕層を除去した上で碧開を利用してチップ状にするこ
とにより、チップに生じる割れや欠けを効果的に防止す
ることができる。
ーハ厚を２００μｍ以下まで加工した場合には、ダイシ
ング工程でウェーハＷをフルカットすると、チップに生
じる割れや欠けが顕著になるが、本実施の形態のように
破砕層を除去した上で碧開を利用してチップ状にするこ
とにより、チップに生じる割れや欠けを効果的に防止す
ることができる。
【００２８】なお、本実施の形態では、破砕層を除去す
る方法としてポリッシング、すなわち、ウェーハＷの裏
面を研磨する方法を採用しているが、エッチングにより
除去するようにしてもよい。このエッチング工程は、ウ
ェーハＷの表面側をチャックテーブルで吸着保持して回
転させ、その回転するウェーハＷの裏面にノズルからエ
ッチング液を供給して、ウェーハＷの裏面をエッチング
する（いわゆるスピンエッチング）。
る方法としてポリッシング、すなわち、ウェーハＷの裏
面を研磨する方法を採用しているが、エッチングにより
除去するようにしてもよい。このエッチング工程は、ウ
ェーハＷの表面側をチャックテーブルで吸着保持して回
転させ、その回転するウェーハＷの裏面にノズルからエ
ッチング液を供給して、ウェーハＷの裏面をエッチング
する（いわゆるスピンエッチング）。
【００２９】また、本実施の形態では、ウェーハＷにス
トリートＳに沿った切溝Ｇを加工する方法として極薄外
周刃（ダイシングブレード）３２、すなわちダイシング
手段を利用しているが、スクライビング手段を使用して
もよい。このスクライビング手段は、図１０に示すよう
に、ダイヤモンドポイントカッタ６０などでストリート
Ｓに沿ってウェーハＷの表面に引っ掻き傷を入れて所定
深さの溝を形成するとともに、集中応力により内部に歪
を発生させて碧開しやすくするものである。このスクラ
イビング手段を使用する場合は、乾式加工でしかも安価
な装置で製造工程を構成することができる。
トリートＳに沿った切溝Ｇを加工する方法として極薄外
周刃（ダイシングブレード）３２、すなわちダイシング
手段を利用しているが、スクライビング手段を使用して
もよい。このスクライビング手段は、図１０に示すよう
に、ダイヤモンドポイントカッタ６０などでストリート
Ｓに沿ってウェーハＷの表面に引っ掻き傷を入れて所定
深さの溝を形成するとともに、集中応力により内部に歪
を発生させて碧開しやすくするものである。このスクラ
イビング手段を使用する場合は、乾式加工でしかも安価
な装置で製造工程を構成することができる。
【００３０】なお、ウェーハＷのストリートにテストパ
ターン等が部分的に形成されている品種では、スクライ
ビング手段のカッターでは、この部分の内部に応力歪を
十分に発生させることができず、うまく碧開できない場
合がある。このような場合には、まずダイシング手段の
ダイシングブレードでストリート表面に浅い溝を形成し
たあと、この溝の底面をスクライビング手段のスクライ
ビングカッタで引っ掻き傷を入れることにより、後のブ
レーキング工程できれいに碧開することができる。
ターン等が部分的に形成されている品種では、スクライ
ビング手段のカッターでは、この部分の内部に応力歪を
十分に発生させることができず、うまく碧開できない場
合がある。このような場合には、まずダイシング手段の
ダイシングブレードでストリート表面に浅い溝を形成し
たあと、この溝の底面をスクライビング手段のスクライ
ビングカッタで引っ掻き傷を入れることにより、後のブ
レーキング工程できれいに碧開することができる。
【００３１】さらに、本実施の形態では、ウェーハＷか
ら個々のチップに分割する方法として、ウェーハＷの裏
面側からゴムローラ５０を当接し、走行させる方法を採
用しているが、この他、ウェーハＷが貼り付けられてい
るウェーハシート３６を横方向に割れ目を進展させる方
法や、ウェーハＷの裏面側からチップＣを１個ずつ突き
上げて割れ目を進展させる方法など、様々な方法を採用
することができる。
ら個々のチップに分割する方法として、ウェーハＷの裏
面側からゴムローラ５０を当接し、走行させる方法を採
用しているが、この他、ウェーハＷが貼り付けられてい
るウェーハシート３６を横方向に割れ目を進展させる方
法や、ウェーハＷの裏面側からチップＣを１個ずつ突き
上げて割れ目を進展させる方法など、様々な方法を採用
することができる。
【００３２】また、本実施の形態では、ウェーハＷの洗
浄については述べていないが、各工程間において、ウェ
ーハＷを搬送する際は、ウェーハＷを洗浄、乾燥させた
状態で搬送することが好ましい。
浄については述べていないが、各工程間において、ウェ
ーハＷを搬送する際は、ウェーハＷを洗浄、乾燥させた
状態で搬送することが好ましい。
【００３３】
【発明の効果】以上説明したように、本発明に係る半導
体チップ製造方法によれば、裏面を研削したのち、ウェ
ーハの裏面を研磨又はエッチングして裏面研削時に形成
された破砕層を除去することにより、チップの強度が向
上する。また、このように破砕層を除去したウェーハに
対して碧開を利用して個々のチップに分割することによ
り、割れや欠けの発生を効果的に抑制することができ
る。
体チップ製造方法によれば、裏面を研削したのち、ウェ
ーハの裏面を研磨又はエッチングして裏面研削時に形成
された破砕層を除去することにより、チップの強度が向
上する。また、このように破砕層を除去したウェーハに
対して碧開を利用して個々のチップに分割することによ
り、割れや欠けの発生を効果的に抑制することができ
る。
【図１】本発明に係る半導体チップ製造方法のフローチ
ャート
ャート
【図２】バックグラインディング工程の説明図
【図３】ウェーハの表面に貼付される保護テープの構成
を示す斜視図
を示す斜視図
【図４】ポリッシング工程の説明図
【図５】ダイシング工程の説明図
【図６】ダイシング工程の説明図
【図７】ブレーキング工程の説明図
【図８】ブレーキング工程の説明図
【図９】ピックアップ工程の説明図
【図１０】スクライビング工程の説明図
１０…チャックテーブル、１２…砥石、１４…保護テー
プ、２０…チャックテーブル、２４…研磨液、２６…研
磨パッド、３２…極薄外周刃（ダイシングブレード）、
３４…ウェーハフレーム、３６…ウェーハシート、４０
…ゴムローラ、５０…吸着パッド、６０…ダイヤモンド
ポイントカッタ（スクライビングカッタ）、Ｗ…ウェー
ハ、Ｃ…チップ、Ｇ…切溝、Ｓ…ストリート
プ、２０…チャックテーブル、２４…研磨液、２６…研
磨パッド、３２…極薄外周刃（ダイシングブレード）、
３４…ウェーハフレーム、３６…ウェーハシート、４０
…ゴムローラ、５０…吸着パッド、６０…ダイヤモンド
ポイントカッタ（スクライビングカッタ）、Ｗ…ウェー
ハ、Ｃ…チップ、Ｇ…切溝、Ｓ…ストリート
Claims (4)
- 【請求項１】 表面に多数のチップが形成されたウェー
ハの裏面を研削してウェーハの厚さを所定の厚さに形成
し、 前記ウェーハの裏面を研磨又はエッチングして前記研削
時に形成された破砕層を除去し、 各チップ間に形成されたストリートに沿って前記ウェー
ハの表面に所定深さの溝を形成し、 前記溝に沿って前記ウェーハに割れ目を入れて個々のチ
ップに分割し、半導体チップを製造することを特徴とす
る半導体チップ製造方法。 - 【請求項２】 前記ストリートに沿ってウェーハの表面
に形成する溝は、ダイシングブレードで前記ウェーハの
表面を所定深さ溝加工することにより形成することを特
徴とする請求項１記載の半導体チップ製造方法。 - 【請求項３】 前記ストリートに沿ってウェーハの表面
に形成する溝は、スクライビングカッタでウェーハの表
面に引っ掻き傷を入れて形成することを特徴とする請求
項１記載の半導体チップ製造方法。 - 【請求項４】 前記ストリートに沿ってウェーハの表面
に形成する溝は、ダイシングブレードで前記ウェーハの
表面を所定深さ溝加工した後、該溝の底面にスクライビ
ングカッタで引っ掻き傷を入れて形成することを特徴と
する請求項１記載の半導体チップ製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28313999A JP2001110755A (ja) | 1999-10-04 | 1999-10-04 | 半導体チップ製造方法 |
| KR1020000057285A KR20010050742A (ko) | 1999-10-04 | 2000-09-29 | 반도체 칩 제조방법 |
| EP00121597A EP1091394A3 (en) | 1999-10-04 | 2000-10-02 | Method for manufacturing thin semiconductor chips |
| TW089120564A TW477730B (en) | 1999-10-04 | 2000-10-03 | Method for manufacturing semiconductor chips |
| SG200005667A SG97946A1 (en) | 1999-10-04 | 2000-10-03 | Method for manufacturing semiconductor chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28313999A JP2001110755A (ja) | 1999-10-04 | 1999-10-04 | 半導体チップ製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110755A true JP2001110755A (ja) | 2001-04-20 |
Family
ID=17661744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28313999A Pending JP2001110755A (ja) | 1999-10-04 | 1999-10-04 | 半導体チップ製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1091394A3 (ja) |
| JP (1) | JP2001110755A (ja) |
| KR (1) | KR20010050742A (ja) |
| SG (1) | SG97946A1 (ja) |
| TW (1) | TW477730B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008824A1 (ja) * | 2004-07-16 | 2006-01-26 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3789802B2 (ja) | 2001-10-19 | 2006-06-28 | 富士通株式会社 | 半導体装置の製造方法 |
| GB2489397B (en) * | 2011-03-04 | 2013-08-14 | Univ Swansea | A method of making a semiconductor wafer |
| JP6365056B2 (ja) * | 2014-07-22 | 2018-08-01 | 三星ダイヤモンド工業株式会社 | 貼り合わせ基板の分断方法およびブレーク刃 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226308A (ja) * | 1992-02-18 | 1993-09-03 | Sony Corp | 半導体ウエハの裏面処理方法及びその装置 |
| DE19505906A1 (de) * | 1995-02-21 | 1996-08-22 | Siemens Ag | Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite |
| US5632667A (en) * | 1995-06-29 | 1997-05-27 | Delco Electronics Corporation | No coat backside wafer grinding process |
| SG67365A1 (en) * | 1995-11-21 | 1999-09-21 | Texas Instruments Inc | Trench scribe line for decreased chip spacing |
| CN1097849C (zh) * | 1996-06-07 | 2003-01-01 | 罗姆股份有限公司 | 半导体芯片及半导体芯片的制造方法 |
| TW353202B (en) * | 1997-02-28 | 1999-02-21 | Hewlett Packard Co | Scribe and break of hard-to-scribe materials |
| JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| JP3447602B2 (ja) * | 1999-02-05 | 2003-09-16 | シャープ株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-10-04 JP JP28313999A patent/JP2001110755A/ja active Pending
-
2000
- 2000-09-29 KR KR1020000057285A patent/KR20010050742A/ko not_active Application Discontinuation
- 2000-10-02 EP EP00121597A patent/EP1091394A3/en not_active Withdrawn
- 2000-10-03 SG SG200005667A patent/SG97946A1/en unknown
- 2000-10-03 TW TW089120564A patent/TW477730B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008824A1 (ja) * | 2004-07-16 | 2006-01-26 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
| JPWO2006008824A1 (ja) * | 2004-07-16 | 2008-05-01 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1091394A3 (en) | 2002-01-09 |
| KR20010050742A (ko) | 2001-06-15 |
| EP1091394A2 (en) | 2001-04-11 |
| SG97946A1 (en) | 2003-08-20 |
| TW477730B (en) | 2002-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368876B2 (ja) | 半導体チップ製造方法 | |
| KR100542850B1 (ko) | 반도체 장치의 제조 방법 | |
| US6162703A (en) | Packaging die preparation | |
| KR20150085474A (ko) | 웨이퍼의 가공 방법 | |
| US6910403B1 (en) | Method for cutting semiconductor wafer protecting sheet | |
| TWI796383B (zh) | 小徑晶圓的製造方法 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| KR20010030567A (ko) | 반도체 웨이퍼의 가공방법 | |
| JP4198966B2 (ja) | 半導体装置の製造方法 | |
| JPH09270397A (ja) | 半導体ウェハの製造方法 | |
| JP2005050997A (ja) | 半導体素子分離方法 | |
| JPH07106285A (ja) | 半導体製造方法 | |
| JP3216583B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3539934B2 (ja) | ウェーハ分割方法およびウェーハ分割装置 | |
| EP0860862B1 (en) | Method of manufacturing a bonding substrate | |
| JP2001110755A (ja) | 半導体チップ製造方法 | |
| JP2003007649A (ja) | 半導体ウェーハの分割方法 | |
| JP2001223202A (ja) | 半導体ウエハの薄層化方法および半導体ウエハの裏面研削装置 | |
| TW202103227A (zh) | 太鼓晶圓環形切割製程方法 | |
| JPH0513388A (ja) | 半導体ウエーハの製造方法 | |
| CN113471069A (zh) | 红外探测器、混成芯片及其背减薄划痕处理方法 | |
| JP2005175136A (ja) | 半導体ウェーハの分割方法 | |
| KR20150026770A (ko) | 반도체 웨이퍼의 분단 방법 | |
| JP2010093005A (ja) | ウエーハの加工方法 | |
| JP4288092B2 (ja) | 厚さが薄いウエハからチップを製造する方法 |