TW477730B - Method for manufacturing semiconductor chips - Google Patents
Method for manufacturing semiconductor chips Download PDFInfo
- Publication number
- TW477730B TW477730B TW089120564A TW89120564A TW477730B TW 477730 B TW477730 B TW 477730B TW 089120564 A TW089120564 A TW 089120564A TW 89120564 A TW89120564 A TW 89120564A TW 477730 B TW477730 B TW 477730B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- groove
- along
- reverse side
- boundary
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005520 cutting process Methods 0.000 claims description 21
- 238000005498 polishing Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000003776 cleavage reaction Methods 0.000 abstract description 4
- 230000007017 scission Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 175
- 239000010410 layer Substances 0.000 description 16
- 229910052799 carbon Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000007517 polishing process Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 230000002079 cooperative effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100295776 Drosophila melanogaster onecut gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
477730 A7 __ B7 五、發明說明(1 ) 發明背景 發明領域 本發明是關於一種製造半導體晶片的方法’尤其是至^ 少如2 0 0 // m般薄的晶片。 相關技術說明 在製作半導體晶片的處理,許多半導體晶片是以一種 預定方式形成在例如矽晶圓等晶圓之表面上,且之後晶圓 被沿著形成在晶片之間的界道(street)以一切割機切割而 切開晶片。 由於智慧卡,手機和手提式個人電腦數量的增加,組 裝在微小裝置的半導體晶片已被要求要重量輕和體積小。 鑑於這些要求,在晶圓的表面上形成晶片後,晶圓的 反面被平坦化(planarization )設備硏磨以便使晶圓變薄, 然後晶圓被切割機切割以分開晶片。在切割時,切割機沿 著界道對於晶圓執行全切割(full-ciit )(—種用於完全切 割和分開晶圓的方法)以分開晶片。 然而,當反面在硏磨時在晶圓的反面會形成一斷裂層 (也稱做是一損害層或損壞層),而斷裂層會在之後的處 理中導致具有至少如2 0 0 //m的極薄晶圓之壞損。而且 ,-當極薄晶圓被切割機以全切割處理完·全切割之後,由於 在晶圓反面的盤落(龜裂),所以產生許多在下面的晶片 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再 •I I · ϋ I 典本頁) 威· 經濟部智慧財產局員工消費合作社印製 477730 A7 B7 五、發明說明() 發明槪述 (請先閱讀背面之注意事項再I本頁) 有鑑於上述情形,因而發展本發明,並且其目的是要 提供製造半導體晶片的方法,藉此製造出極薄的半導體晶~ 片而不會形成龜裂或剝落。 爲了達到上述的目的’本發明是有關一種製造半導體 晶片的方法,包含以下步驟:硏磨一晶圓的反面以便使晶 圓成形在一預定的厚度,晶片是被形成在一晶圓的表面上 •,至少拋光和蝕刻,加工晶圓的反面以便移除在硏磨步驟 形成在反面晶圓的斷裂層;沿著在晶片中形成的的界道而 在晶圓的表面形成一預定深度的溝紋;以及沿著溝紋劈開 晶圓以便分開晶片。 經濟部智慧財產局員工消費合作社印製 依據本發明,首先在一晶圓的反面,其正面是許多間 片形成之處,被硏磨以便形成有預定厚度的晶圓。然後, 晶圓的反面被拋光或蝕刻以致形成於背面硏磨時的斷裂層 被移除。接著,沿著在晶片中形成的界道而在晶圓的表面 以一預定的深度形成溝紋。最後,晶圓沿著溝紋被劈開以 便被分割成分開的晶片。在背面硏磨後,藉由拋光或蝕刻 晶圓的反面以便移除在背面硏磨時形成的斷裂層,如此則 晶片的強度會增加。而且,藉由從斷裂層被移除的晶圓處 將晶圓以劈開的方式而分割成分開的晶片,會使晶圓反面 的-龜裂和剝落能有效地減少。 簡易圖示說明 以下將參考附圖說明本發明的性質,及其他目的與優 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 477730 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 點其中在整個圖形中相似的參考字元係標示相同或相似的 零件,其中: 圖1是一流程圖,顯示根據本發明實施例之一製造半’ 導體晶片的方法; 圖2是背面硏磨處理的說明圖; 圖3是一立體圖,顯示一黏附在晶圓表面的保護片; 圖4是一拋光處理的說明圖; 圖5是一切割處理的說明圖; 圖6是一另一個切割處理的另一個說明圖; 圖7是一斷裂處理的說明圖; 圖8是另一個斷裂處理的說明圖; 圖9是一挑選(pick-up )處理的說明圖,及; 圖1 0是一劃線(scribing )處理的解釋圖。 主要元件對照表 W 晶圓 C 晶片 S 界道 G 溝紋 1 0 夾盤台 1 -2 旋轉硏磨輪 1 4 保護片 2 0 夾盤台 2 2 噴嘴 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閲讀背面之注意事項再 --- 本頁) 線. 477730 A7 B7 五、發明說明() 2 4 泥漿 2 6 旋轉拋光墊 3 0 心軸 … 3 2 切割刀片 3 4 晶圓框架 3 6 晶圓片 4 0 橡膠滾輪 5 0 吸力墊 60 鑽石點切割器 較佳實施例之詳細說明 圖1是本發明製造半導體晶片的方法之流程圖。如圖 1所示,一晶圓W,在此晶圓的表面上形成許多晶片’被 加工及切開成分開的晶片經由一反面〈背面〉硏磨處理〈 步驟S1〉,一拋光處理〈步驟S2〉,一切割處理〈步 驟S3〉,一斷裂處理〈步驟S4〉,及一挑選處理〈步 驟 S 5〉。 在背面硏磨處理〈步驟S 1〉中,晶圓W的反面,在 此晶圓的表面上形成許多晶片,被硏磨以致晶圓W有一預 定的厚度。如圖2所示,在背面硏磨處理,晶圓W的表面 〈-晶片形成的這一面〉藉由一夾盤台10以吸力固持並旋 轉,晶圓W的反面被藉由施壓一旋轉硏磨輪1 2在旋轉的 晶圓W之反面上而硏磨。 如圖3所示,在處理期間,一保護片1 4黏附在晶圓 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再 ^一本頁) 經濟部智慧財產局員工消費合作社印製 477730 A7 —___B7__ 五、發明說明(5 ) 的表面以保護晶片C等,這些晶片是形成在晶圓W表面上 。藉此,晶片C被保護不至由藉吸力固持晶圓表面的夾盤 台所導致之污點和損壞。 ^ 在拋光處理〈步驟S2〉,晶圓W的反面被拋光以致 在反面硏磨時形成於晶圓W的反面上的斷裂層被移除。·如 圖4所示,在拋光處理中,晶圓的表面藉由吸力以夾盤台 2 0固持並被旋轉,然後晶圓W的反面被拋光藉由施壓在 一旋轉的拋光墊2 6在晶圓W上,而自一噴嘴2 2供給泥 漿2 4至旋轉的晶圓W之反面上。 晶圓W在拋光處理是被在一種狀態下加工的,其中保 護片14黏附於晶圓W的表面之上爲了保護在晶圓W表面 上的晶片C,C等。 在切割處理〈步驟S 3〉,預定深度的溝紋沿著在晶 片C和C間形成的界道S而形成在晶圓W的表面上。如圖 5和圖6所示,在切割處理,切割溝紋G沿著界道S藉由 一極薄的外圍刀片〈切割刀片〉3 2而形成在晶圓W表面 上,此刀片是裝附在以高速旋轉的心軸3 0之末端。簡言 之,預定深度的切割溝紋G是沿著界道S形成而沒有完全 切開晶圓W 〇 如圖5所示,當被安裝在晶圓框架3 4上時,晶圓W 被-加工,且一晶圓片3 6黏附在晶圓框架3 4的內圍。晶 圓片3 6是一塑膠粘片,且晶圓W藉由將晶圓W的反面黏 附在晶圓片3 6上而安裝在晶圓框架3 4上。 保護片14黏附在晶圓反面在整個背面硏磨處理 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再 ^--- 本頁) 線· 經濟部智慧財產局員工消費合作社印製 477730 A7 __B7__ 五、發明說明(6 ) 〈步驟S1〉及拋光處理〈步驟S2>期間;因此,形成 切割溝紋G的處理是在從晶圓片W的表面分開保護片14 之後而執行。 ^ (請先閱讀背面之注意事項再,寫本頁) 在斷裂處理〈步驟S 4〉,晶圓W被沿著切割溝紋G 裂開,此溝紋是在切割處理時形成於晶圓的表面上,以便 分割晶圓W成爲分開的晶片C,C等。如圖7所示,在斷 裂處理時,一橡膠滾筒4 0被施壓在固持於晶圓框架3 4 中的晶圓W反面,且晶圓W藉在晶圓W上移動橡膠滾筒 4 〇而被劈開成分開的晶片C。換言之,當晶圓W的反面 被以橡膠滾筒4 0施壓時,裂縫會沿著事先前形成的切割 溝紋G而產生,如圖8所示,晶圓W沿著裂縫而分割成分 開的晶片。簡言之,晶圓W被藉由劈開而分割成分開的晶 片。 由於龜裂沿著一龜裂平面產生,此龜裂平面是由晶圓 的晶軸方向而決定的,所以晶圓W被切開成晶片並帶有滑 順表面及很少的碎屑。 經濟部智慧財產局員工消費合作社印製 在挑選處理〈步驟S5〉,在斷裂處理中被分開的晶 片C,C…,.是被從晶圓框架3 4而收集。在加工之初, 晶圓片3 6被來自晶圓框架3 4反面的紫外線光照射。藉 此照射,晶片C,C所黏附的晶圓片3 6之黏附性被硬化 ,-則晶片C能被自晶圓片3 6分開。然後,如圖9所示, 晶片C能被一個接一個藉由吸力墊5 0而收集,並晶片S 能被重新安排在一托盤(tray )上〈未顯示出〉。在此處 理中,只有具有好品質的晶片C能被挑選和收集起來。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 477730 A7 B7 五、發明說明() 如上所述,在本實施例的製造半導體晶片之方法中’ 在硏磨晶圓反面後,拋光晶圓的反面以使晶圓W變薄’藉 此,在背面硏磨時形成的斷裂層被移動,且藉使用劈開証 將晶圓W分割成分開的晶片C,C…。因此,誠如所述, 由於被硏磨以使晶圓變薄之晶圓W的反面’是被拋光以致 晶圓W反面的斷裂層被移動,所以增加晶片的強|度。而且 ,晶圓反片的碎屑能被以有效地預防而不會產生,而能使 用劈開將晶圓W分割成晶片而沒有斷裂層。 尤其是,若晶圓W被藉由背面硏磨處理而加工如至少 .2 Ο Ο β m般薄的話,則藉由在切割處理中完全切割〈全 切〉晶圓W時,許多龜裂或碎屑會形成在晶片上。然而, 在移除斷裂層之後,使用劈開而分割晶圓W成晶片,可以 有效預防在晶片上的龜裂和碎屑。 本實施例使用在晶圓反面拋光的方法以移動斷裂層; 然而,斷裂層亦可以以蝕刻而移除。在蝕刻處理中,晶圓 W的表面被以一夾盤台藉吸力而固持並旋轉,且蝕刻晶圓 W的反面,藉由自一噴嘴供給液體至晶圓W的反面〈所謂 的旋轉飽刻spin etching〉。 本實施例使用極薄的外圍刀片〈切割刀片〉3 2以沿 著界道S在晶圓W上形成切割溝紋G ;然而,亦可以使用 一-劃割裝置。如圖1 0所示,預定深度的溝紋被形成,藉 由以一鑽石點切割器6 0沿著界道S劃割晶圓W的表面, 並同時因爲集中應力而在晶圓W內部形成污點,以致晶圓 W能輕易地裂開。劃割裝置可使製造過程達成具有乾加工 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再 • 裝.I I 本頁) ir-δ · 經濟部智慧財產局員工消費合作社印製 -10· 477730 A7 B7_ 五、發明說明(8) 和便宜的機器之優點。 在具有測試圖案等被局部形成於其上的界道之晶圓W 的形式中,劃割裝置的切割器不能有效地在測試圖案被形一 成的部位內側產生應力,因此晶圓W不能被良好劈開。爲 了解決此問題,藉由切割裝置的切割刀片淺溝紋被形成在 界道的表面上,並且淺溝紋的底部被劃割裝置的劃割切割 器而刻劃,藉此在之後的斷裂處理晶圓W能被完整的切割 〇 而且,爲表示在本實施例中將晶圓W劈開成分開的晶 片之方法,一橡膠滾筒5 0被施壓在晶圓W的反面並在晶 圓W的反面上移動。然而,也可以使用其他的方法,如藉 由在側向拖曳晶圓W所黏附的晶圓片3 6而產生裂縫,或 藉由一個接一個推擠晶片C而從晶圓W的反面片產生裂縫 〇 在此實施例中,未提及晶圓W的淸潔;然而,當處理
中運送晶圓W時,最好是在淸潔和烘乾之後才運輸晶圓W 〇 如之前所述,本發明製造半導體晶片的方法,晶圓的 反面首先被硏磨及被拋光或蝕刻,藉此移除在背面硏磨時 形成的斷裂層。因此,晶片的強度增加。而且,藉由使用 劈-開分割晶圓W成分開的晶片而沒有斷裂層,亦可以有效 地減少裂縫和碎屑。 然而,要知道的是本發明並不打算被侷限於所揭露的 特定形式,而相反的,本發明欲涵蓋落在如所附的申請專 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再 •裝___ 本頁) 訂· 經濟部智慧財產局員工消費合作社印製 •11 - 477730 A7 _B7_ 五、發明說明(9 ) 利範圍所表示的精神與範圍之內的所有修改、替代結構及 等效變化。 (請先閲讀背面之注意事項再 -裝—— 本頁) 線· 經濟部智慧財產局員工消費合作社印製 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 477730 A8 B8 C8 D8 夂、申請專利範圍 1 · 一種製造半導體晶片〈c〉的方法,包含以下步 驟: 硏磨一晶圓〈w〉的反面以致形成晶圓〈w〉在一預-定的厚度,晶片〈C〉是形成在晶圓〈W〉的表面上; 藉由至少拋光和餘刻之一處理晶圓〈W〉的反面,以 便移除在硏磨步驟形成在晶圓〈W〉反面的斷裂層; 沿著在晶片〈C〉中形成的界道〈S〉在晶圓〈W〉 的表面以一預定深度形成溝紋〈G〉:及 沿著溝紋〈G〉劈開晶圓〈w〉以便切開晶片〈C〉 〇 2 ·如申請專利範圍第1項之方法,其中溝紋形成步 驟包含以切割刀片〈3 2〉沿著界道〈S >在晶圓〈W〉 的表面以預定的深度產生溝紋的步驟以形成溝紋〈G > 。 3 ·如申請專利範圍第1項之方法,其中溝紋形成步 驟包含以劃割切割器〈6 0 >沿著界道〈S〉在晶圓〈W 〉的表面劃割的步驟以形成溝紋〈G > 。 4 ·如申請專利範圍第1項之方法,其中溝紋形成步 驟包含的步驟有: 以切割刀片〈3 2〉沿著界道〈S〉在晶圓〈W〉的 表面以預定的深度產生溝紋的步驟以形成溝紋〈G〉:及 -以劃割切割器〈6 0〉在溝紋〈G.〉的底部刻劃。 本紙張尺度逋用中國國家標準(CNS)A4说格(2丨0><297公釐) 澤-- (請先閲讀背面之注意事項再填頁) Γ 經濟部智慧財產局員工消費合作社印製 -13-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28313999A JP2001110755A (ja) | 1999-10-04 | 1999-10-04 | 半導体チップ製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW477730B true TW477730B (en) | 2002-03-01 |
Family
ID=17661744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089120564A TW477730B (en) | 1999-10-04 | 2000-10-03 | Method for manufacturing semiconductor chips |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1091394A3 (zh) |
JP (1) | JP2001110755A (zh) |
KR (1) | KR20010050742A (zh) |
SG (1) | SG97946A1 (zh) |
TW (1) | TW477730B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3789802B2 (ja) | 2001-10-19 | 2006-06-28 | 富士通株式会社 | 半導体装置の製造方法 |
JPWO2006008824A1 (ja) * | 2004-07-16 | 2008-05-01 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
GB2489397B (en) * | 2011-03-04 | 2013-08-14 | Univ Swansea | A method of making a semiconductor wafer |
JP6365056B2 (ja) * | 2014-07-22 | 2018-08-01 | 三星ダイヤモンド工業株式会社 | 貼り合わせ基板の分断方法およびブレーク刃 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226308A (ja) * | 1992-02-18 | 1993-09-03 | Sony Corp | 半導体ウエハの裏面処理方法及びその装置 |
DE19505906A1 (de) * | 1995-02-21 | 1996-08-22 | Siemens Ag | Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite |
US5632667A (en) * | 1995-06-29 | 1997-05-27 | Delco Electronics Corporation | No coat backside wafer grinding process |
SG67365A1 (en) * | 1995-11-21 | 1999-09-21 | Texas Instruments Inc | Trench scribe line for decreased chip spacing |
CN1097849C (zh) * | 1996-06-07 | 2003-01-01 | 罗姆股份有限公司 | 半导体芯片及半导体芯片的制造方法 |
TW353202B (en) * | 1997-02-28 | 1999-02-21 | Hewlett Packard Co | Scribe and break of hard-to-scribe materials |
JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
JP3447602B2 (ja) * | 1999-02-05 | 2003-09-16 | シャープ株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-10-04 JP JP28313999A patent/JP2001110755A/ja active Pending
-
2000
- 2000-09-29 KR KR1020000057285A patent/KR20010050742A/ko not_active Application Discontinuation
- 2000-10-02 EP EP00121597A patent/EP1091394A3/en not_active Withdrawn
- 2000-10-03 SG SG200005667A patent/SG97946A1/en unknown
- 2000-10-03 TW TW089120564A patent/TW477730B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2001110755A (ja) | 2001-04-20 |
EP1091394A2 (en) | 2001-04-11 |
SG97946A1 (en) | 2003-08-20 |
EP1091394A3 (en) | 2002-01-09 |
KR20010050742A (ko) | 2001-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW590843B (en) | Method for manufacturing semiconductor chips | |
US6399464B1 (en) | Packaging die preparation | |
JP6230422B2 (ja) | ウエーハの加工方法 | |
KR102574672B1 (ko) | 피가공물의 가공 방법 | |
US6910403B1 (en) | Method for cutting semiconductor wafer protecting sheet | |
US20170047241A1 (en) | Support plate and method for forming support plate | |
KR20180040081A (ko) | 웨이퍼의 가공 방법 | |
KR20180005604A (ko) | 반도체 디바이스 칩의 제조 방법 | |
JP2005050997A (ja) | 半導体素子分離方法 | |
JP2018075694A (ja) | 基板の製造方法 | |
JP4878738B2 (ja) | 半導体デバイスの加工方法 | |
TW477730B (en) | Method for manufacturing semiconductor chips | |
JP3539934B2 (ja) | ウェーハ分割方法およびウェーハ分割装置 | |
JP2003007649A (ja) | 半導体ウェーハの分割方法 | |
JP2002043254A (ja) | ダイシング装置及びダイシング方法 | |
KR20110063293A (ko) | 웨이퍼 가공 방법 | |
JP2002367933A (ja) | 半導体ウェーハの分離方法 | |
TWI591706B (zh) | Semiconductor wafer breaking method | |
JP7313775B2 (ja) | ウェーハの加工方法 | |
JP2007251098A (ja) | 半導体チップの製造方法 | |
JP2006024586A (ja) | 半導体ウエーハの切断方法 | |
JP7304708B2 (ja) | ウェーハの加工方法 | |
JP5545624B2 (ja) | ウエーハの加工方法 | |
CN115346864A (zh) | 一种晶圆的研磨方法 | |
JP2018063986A (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |