JPH1140520A - ウェーハの分割方法及び半導体装置の製造方法 - Google Patents

ウェーハの分割方法及び半導体装置の製造方法

Info

Publication number
JPH1140520A
JPH1140520A JP9197291A JP19729197A JPH1140520A JP H1140520 A JPH1140520 A JP H1140520A JP 9197291 A JP9197291 A JP 9197291A JP 19729197 A JP19729197 A JP 19729197A JP H1140520 A JPH1140520 A JP H1140520A
Authority
JP
Japan
Prior art keywords
wafer
chip
grinding
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9197291A
Other languages
English (en)
Inventor
Shinya Taku
真也 田久
Koichi Yajima
興一 矢嶋
Keisuke Tokubuchi
圭介 徳渕
Shigeo Sasaki
栄夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9197291A priority Critical patent/JPH1140520A/ja
Priority to KR1019970036473A priority patent/KR100318551B1/ko
Priority to TW086110939A priority patent/TW363252B/zh
Priority to US09/065,626 priority patent/US5888883A/en
Priority to US09/234,505 priority patent/US6184109B1/en
Publication of JPH1140520A publication Critical patent/JPH1140520A/ja
Priority to US09/499,466 priority patent/US6294439B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】 【課題】ダイシング時におけるチッピングを防止できる
ウェーハの分割方法及び半導体装置の製造方法を提供す
ることを目的としている。 【解決手段】半導体素子が形成されたウェーハ２１上に
格子状に配置されたダイシングラインに沿って上記半導
体素子の形成面側から完成時のチップの厚さよりも深い
溝２２を形成し、上記ウェーハにおける半導体素子の形
成面上に保持用のシート２６を貼り付け、上記ウェーハ
の裏面を上記完成時のチップの厚さまで研削及び研磨
し、ウェーハを個々のチップに分離する特徴としてい
る。ウェーハの裏面を研削及び研磨することによってウ
ェーハを個々のチップに分離するので、ハーフカット法
でダイシングした後、外力を加えて分割する方法やフル
カット法でシートまで切り込んで切断し、分離する従来
の方法に比してダイシングの際のチッピングを抑制でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はウェーハの分割方
法及び半導体装置の製造方法に関するもので、特に、ウ
ェーハ上に形成された半導体素子を個々のチップに切断
分離し、外囲器に封止する工程に係り、外囲器の小型薄
厚化やウェーハの大口径化時に好適なものである。
【０００２】
【従来の技術】半導体装置の製造工程は、ウェーハ（半
導体基板）上に種々の半導体素子のパターンを形成する
工程と、ウェーハ上に形成された半導体素子を個々のチ
ップに切断分離し、外囲器に封止する工程とに大別でき
る。近年、製造コストの低減を図るためにウェーハの大
口径化が推進されるとともに、実装密度を高めるために
外囲器の小型薄厚化が望まれている。従来は、薄厚化し
た外囲器に封止するために、ウェーハを個々のチップに
切断分離するのに先立って、ウェーハのパターン形成面
（主表面）の反対側の面（ウェーハの裏面）を砥石によ
る研削及び遊離砥粒による研磨等により除去して薄く
し、その後ダイシングして切断分離している。研削時に
は、ウェーハのパターン形成面に粘着性のシートを貼り
付けたり、レジスト等を塗布することによって保護して
いる。この後、上記ウェーハの主表面に形成された切断
分離（ダイシング）ライン領域に溝を形成する。この溝
を形成する際には、ダイヤモンドスクライバー、ダイヤ
モンドブレード、あるいはレーザースクライバー等を用
いている。上記ダイシング工程には、ウェーハ単体でこ
のウェーハの厚さの１／２までダイシングまたはウェー
ハが３０μｍ程度残る状態までダイシングを行うハーフ
カット法、ウェーハの裏面に粘着性のシートを貼り付け
て同様にダイシングするハーフカット法、粘着性のシー
トを２０〜３０μｍ程度まで切り込み、ウェーハ厚全て
を切断するフルカット法等が用いられる。上記ハーフカ
ット法は、分割作業が必要とされ、ウェーハ単体の場合
にはウェーハを柔軟性のあるフィルム等に挟み、ローラ
ー等で外力を加えて分割する。シートに貼り付けた場合
には、テープ越しにローラーその他で外力を加え分割す
る。分割されたチップは、ダイボンディング装置に設け
られているピックアップニードルによってシート裏面を
突き上げ、このシートを貫通してチップ裏面にニードル
（針）を直接接触させ、更に持ち上げてチップをシート
から引き離す。引き離されたチップは、コレットと呼ば
れるツールでチップ表面を吸着し、リードフレームのア
イランドにマウントした後、ワイヤボンディングを行っ
てチップの各パッドとリードフレームのインナーリード
部とを電気的に接続し、外囲器に封止している。上記チ
ップのアイランドへのマウント方法としては、アイラン
ドへ導電性ペーストを予め塗布しておく方法、金−シリ
コンの共晶を利用してマウントする方法、及びウェーハ
の裏面に金属の薄膜を蒸着し、半田を用いてマウントす
る方法等がある。
【０００３】図１７ないし図２３はそれぞれ、上述した
ような従来のウェーハの分割方法及び半導体装置の製造
方法の詳細な例について説明するためのもので、図１７
はウェーハの表面保護テープを貼り付ける工程、図１８
はウェーハの裏面の研削及び研磨工程、図１９は表面保
護テープを剥がす工程、図２０（ａ），（ｂ）はウェー
ハを固定用シートに固着する工程、図２１はウェーハの
ダイシング工程、図２２は分離したチップをピックアッ
プする工程、及び図２３はダイボンディング工程をそれ
ぞれ示している。
【０００４】図１７ないし図２３において、１は各種の
半導体素子が形成されたウェーハ、１´はパターン形成
面（ウェーハ１の主表面）、２はポーラスチャックテー
ブル、３はパターン形成面の保護テープ、４は貼り付け
ローラー、５は裏面研削用のチャックテーブル、６は研
削用砥石、７は保護テープ３を剥がすためのテープ、８
はフラットリング、９はウェーハの固定用シート、１０
はダイシング用チャックテーブル、１１はダイシング用
ブレード、１２は切断分離後のチップ、１３はピックア
ップニードル、１４はリードフレームのアイランド、１
５は導電性ペースト等のダイボンディング用接着剤であ
る。
【０００５】まず、図１７に示すように、ウェーハ１の
裏面をポーラスチャックテーブル２上に固定し、貼り付
けローラー４を回転させながら図示矢印方向に移動させ
て、保護テープ３をウェーハ１のパターン形成面１´に
貼り付ける。次に、図１８に示すように、上記保護テー
プ３を貼り付けたパターン形成面１´を下にしてチャッ
クテーブル５に固定し、ウェーハ１の裏面を研削用砥石
６で所定の厚さ（完成時の最終的なチップ厚）まで研削
及び研磨する。その後、図１９に示すように、保護テー
プ３に保護テープを剥がすためのテープ７を貼り付け、
パターン形成面１´から保護テープ３を剥離する。次
に、図２０（ａ）に示すようなフラットリング８をウェ
ーハの固定用シート９に固着してシート９の弛みや皺な
どの発生を防止した状態で、図２０（ｂ）に示す如くフ
ラットリング８の開口内のシート９上にチップ１を固着
する。そして、上記チップ１を固着したシート９とフラ
ットリング８をダイシング用のチャックテーブル１０に
固定し、ダイシング用ブレード１１でダイシング（フル
カット）し、個々のチップ１２に切断分離する（図２１
参照）。次に、図２２に示すようにシート９の下方から
ピックアップニードル１３をシート９を貫通させてチッ
プ１２の裏面に当てて上方に押圧することにより個々の
チップ１２をシート９から剥離し、図２３に示すように
リードフレームのアイランド１４に導電性ペースト等の
ダイボンディング用接着剤を用いてマウントする。その
後、図示しないがリードフレームのインナーリード部と
チップ１２の各パッドとをワイヤボンディングし、樹脂
製やセラミック製の外囲器に封止して半導体装置を完成
する。
【０００６】しかしながら、上記のようなウェーハの分
割方法及び半導体装置の製造方法では、下記（ａ）〜
（ｃ）に示すような問題がある。 （ａ）薄厚研削時にウェーハが割れ易い。保護テープを
貼り付けて研削を行っても、研削時の歪みによりウェー
ハが反ってしまい、このために研削装置内での搬送時に
引っ掛かったりして破損する。また、ウェーハが薄くな
ったり大口径化されるに従いウェーハの強度が低下する
ため、現状のようにウェーハを薄くした後、ウェーハ単
体を搬送して種々の処理を施す方法では破損する確率が
高くなる。例えば、ウェーハが４００μｍの厚さでは
１．６Ｋｇｆ／ｍｍ2 程度まで耐えられるが、厚さが２
００μｍになると０．４Ｋｇｆ／ｍｍ2 と１／４にまで
低下する。
【０００７】（ｂ）パターン形成面の保護とダイシング
時のウェーハ保持用として二枚のシートを使用するた
め、これらの貼り付け、剥離、貼り付けと工程がそれぞ
れ必要となり、材料費が高くなり製造工程も増加する。
【０００８】（ｃ）ダイシングを行った場合、ウェーハ
の裏面側のチッピングが大きくなり、チップの抗折強度
の低下を招く。しかも、従来は種々の特性モニター用の
トランジスタ、抵抗、コンデンサー等（これらをＴＥ
Ｇ：Ｔｅｓｔ ＥｌｅｍｅｎｔＧｒｏｕｐと称する）を
チップ内に配置していたが、高集積化を図るためにダイ
シングライン上に配置されるようになった。周知の通
り、これらの素子は酸化膜、アルミニウム等で構成され
ており、ダイヤモンドブレードを用いてダイシングを行
う際に、砥石の目詰まりを起こし易く、切れ味を阻害す
る材料である。このため、ダイシングライン上にＴＥＧ
が配置されている場合には、ウェーハの裏面側のチッピ
ングが更に大きくなる。一般に半導体基板として使用さ
れている材料はシリコンやＧａＡｓ等の脆性材であるた
めに、クラック等が存在すると抗折強度の低下を招きや
すい。
【０００９】
【発明が解決しようとする課題】上記のように従来のウ
ェーハの分割方法及び半導体装置の製造方法は、薄厚研
削時や搬送時にウェーハが割れやすいという問題があっ
た。また、パターン形成面の保護とウェーハの保持のた
めに二枚のシートを必要とするため、材料費が高くなり
製造工程も増加するという問題があった。更に、ダイシ
ングを行った場合、ウェーハの裏面側のチッピングが大
きくなり、チップの抗折応力の低下を招くという問題が
あった。
【００１０】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、薄厚研削時や搬
送時のウェーハの割れを抑制できるウェーハの分割方法
及び半導体装置の製造方法を提供することにある。
【００１１】また、この発明の他の目的は、製造工程と
コストの削減が図れるウェーハの分割方法及び半導体装
置の製造方法を提供することにある。この発明の更に他
の目的は、ウェーハの裏面側のチッピングを小さくで
き、チップの抗折応力の低下を抑制できるウェーハの分
割方法及び半導体装置の製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】この発明の請求項１に記
載したウェーハの分割方法は、半導体素子が形成された
ウェーハのダイシングラインに沿って、上記半導体素子
の形成面側から完成時のチップの厚さよりも深い溝を形
成する工程と、上記ウェーハにおける半導体素子の形成
面上に保持部材を貼り付ける工程と、上記ウェーハの裏
面を上記完成時のチップの厚さまで研削及び研磨し、ウ
ェーハを個々のチップに分離する工程とを具備すること
を特徴としている。
【００１３】請求項２に示すように、前記溝の深さは、
前記完成時のチップの厚さよりも少なくとも５μｍ深い
ことを特徴とする。請求項３に示すように、前記保持部
材は、粘着材付きテープ、ワックス、吸着パッド、熱圧
着シート、粘着材を塗布した基板、及び前記半導体素子
上に塗布したレジストの中から選択された少なくともい
ずれか１つの材料であることを特徴とする。
【００１４】また、この発明の請求項４に記載した半導
体装置の製造方法は、ウェーハの主表面に半導体素子を
形成する工程と、ダイシングラインに沿って上記ウェー
ハの主表面側から完成時のチップの厚さよりも深い溝を
形成する工程と、上記ウェーハの主表面上に粘着性のシ
ートを貼り付ける工程と、上記ウェーハの裏面を上記完
成時のチップの厚さまで研削及び研磨し、ウェーハを個
々のチップに分離する工程と、分離した各チップを上記
粘着性のシートから剥離して外囲器に封止する工程とを
具備することを特徴としている。
【００１５】請求項５に示すように、前記溝の深さは、
前記完成時のチップの厚さよりも少なくとも５μｍ深い
ことを特徴とする。請求項６に示すように、前記分離し
た各チップを前記粘着性のシートから剥離して外囲器に
封止する工程は、前記粘着性のシートから剥離したチッ
プをリードフレームのアイランドにマウントし、上記リ
ードフレームのインナーリード部と前記チップの各パッ
ドとをワイヤボンディングした後、外囲器に封止するも
のであることを特徴とする。
【００１６】請求項７に示すように、前記分離した各チ
ップを前記粘着性のシートから剥離して外囲器に封止す
る工程は、前記粘着性のシートから剥離したチップの主
表面上にリードの一端を接着し、上記リードと前記チッ
プの各パッドとをワイヤボンディングした後、外囲器に
封止するものであることを特徴とする。
【００１７】更に、請求項８に示すように、前記分離し
た各チップを前記粘着性のシートから剥離して外囲器に
封止する工程は、前記チップの主表面とリードとの間に
接着テープを介在させてリードの一端を接着する工程を
更に備え、前記接着テープの厚さは、前記ウェーハの裏
面の研削及び研磨工程で発生するシリコン屑よりも厚い
ことを特徴とする。
【００１８】請求項１のようなウェーハの分割方法によ
れば、ウェーハの素子形成面側から完成時のチップの厚
さよりも深い溝を形成し、このウェーハの裏面を上記完
成時のチップの厚さまで研削及び研磨することによって
ウェーハを個々のチップに分離するので、ダイシングの
際のチッピングを抑制できる。
【００１９】請求項２に記載したように、溝の深さを完
成時のチップの厚さよりも少なくとも５μｍ深くすれ
ば、ウェーハの裏面を研削及び研磨して個々のチップに
分離する際、ダイシングによって形成された切断面と研
削及び研磨によって形成された研磨面とが交わる部分に
チッピングが発生しても、この領域を研削及び研磨によ
って除去できる。
【００２０】請求項３に記載したように、保持部材とし
ては、粘着材付きテープ、ワックス、吸着パッド、熱圧
着シート、粘着材を塗布した基板、及び半導体素子上に
塗布したレジスト等の材料を用いることができる。
【００２１】請求項４のような半導体装置の製造方法に
よれば、ウェーハ上に形成された半導体素子を個々のチ
ップ毎に切断分離して外囲器に封止する工程は、ダイシ
ング（ハーフカット）、ウェーハの裏面研削及び研磨、
ダイボンディングの順である。すなわち、ウェーハを個
々のチップに分離するのは、研削及び研磨によって行
う。よって、ウェーハの裏面を研削及び研磨して薄厚化
した状態での搬送や処理工程がないので、ウェーハの破
損を防止できる。シートは一枚で済むので材料費の低減
と製造工程の削減が図れ、低コスト化できる。外力を加
えてウェーハを分割する必要がないのでチッピングを抑
制できる。また、ウェーハの裏面側を、切削及び研磨に
よって除去して個々のチップに分離するので、ウェーハ
の裏面側に発生するチッピングを抑制でき、抗折応力の
低下を抑制できる。
【００２２】請求項５に記載したように、溝の深さを完
成時のチップの厚さよりも少なくとも５μｍ深くすれ
ば、ウェーハの裏面を研削及び研磨して個々のチップに
分離する際、ダイシングによって形成された切断面と研
削及び研磨によって形成された研磨面とが交わる部分に
チッピングが発生しても、この領域を研削及び研磨によ
って除去できる。
【００２３】請求項６に記載したように、外囲器に封止
する際には、通常の樹脂パッケージやセラミックパッケ
ージに封止しても良く、請求項７に記載したようにＬＯ
Ｃ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）パッケージに封止して
も良い。
【００２４】請求項８に記載したように、チップの主表
面とリードとの間に、ウェーハの裏面の研削及び研磨工
程で発生するシリコン屑よりも厚い接着テープを介在さ
せれば、シリコン屑による不良を防止できる。
【００２５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１ないし図６はそれぞ
れ、この発明の第１の実施の形態に係るウェーハの分割
方法及び半導体装置の製造方法について説明するための
もので、図１はダイシングラインに沿ってウェーハに溝
を形成する工程、図２（ａ），（ｂ）はウェーハに表面
保護テープを貼り付ける工程、図３はウェーハ裏面の研
削及び研磨工程（分割工程）、図４は分離したチップを
ピックアップする工程、図５はダイボンディング工程及
び図６は外囲器に封止する工程をそれぞれ示している。
【００２６】図１ないし図６において、２１は各種の半
導体素子が形成されたウェーハ、２１´はパターン形成
面（ウェーハ２１の主表面）、２２はダイシングライン
に沿って形成された溝、２３はダイシング用チャックテ
ーブル、２４はダイシング用ブレード、２５はフラット
リング、２６はパターン形成面の表面保護テープ（粘着
性のシート）、２７は裏面研削用チャックテーブル、２
８は裏面研削用砥石、２９は切断分離後のチップ、３０
はピックアップニードル、３１はリードフレームのアイ
ランド（ベッド）、３２は導電性ペースト等のダイボン
ディング用接着剤、３３は樹脂パッケージまたはセラミ
ックパッケージ（外囲器）、３４はリードフレーム、及
び３５はボンディングワイヤである。
【００２７】先ず、図１に示す如く、各種の半導体素子
が形成されたウェーハ２１をパターン形成面側を上にし
て、ダイシング装置のチャックテーブル２３にバキュー
ムその他の方法で吸着して固定する。そして、ダイシン
グ用ブレード２４を任意の回転数で回転させ、切削水を
掛けながら所定の深さまで溝２２を切り込む。この溝２
２の深さは、完成時のチップの厚さよりも少なくとも５
μｍ深くする。その後、ウェーハ２１の洗浄と乾燥処理
を行う。
【００２８】次に、図２（ａ）に示すようなフラットリ
ング２５を表面保護テープ２６に貼り付けてこのテープ
２６の弛みや皺を除去した状態で、図２（ｂ）に示すよ
うに前工程で溝２２を形成したウェーハ２１のパターン
形成面２１´をテープ２６の接着剤側に貼り付けて固定
する。
【００２９】その後、図３に示すように、上記フラット
リング２５と表面保護テープ２６とで保持されたウェー
ハ２１を、研削装置のチャックテーブル２７にバキュー
ム等の方法で吸着固定する。そして、チャックテーブル
２７と研削用砥石２８を回転させ、砥石２８を降下させ
ながらウェーハ２１の裏面を削る。一般にこの研削方法
はインフィード研削と呼ばれるものであるが、別の方法
としてスルーフィード研削またはクリープフィード研削
と呼ばれ、ウェーハ２１と砥石２８を回転させながら削
る方法を用いても良い。上記ウェーハ２１の裏面を、溝
に達するまで削ると、ウェーハ２１は個々のチップ２９
に分割される。この発明では、ウェーハ２１が個々のチ
ップ２９に分割された後も研削及び研磨を続け、少なく
とも５μｍ以上研削及び研磨する。これによって、ダイ
シングによって形成された面と研削及び研磨によって形
成された面とが交わる部分にチッピングが発生しても、
この領域を研削及び研磨によって除去できる。研削及び
研磨する量を増加させれば、より大きなチッピングを除
去できるが、この研削及び研磨量はウェーハ２１の厚さ
や完成時のチップ２９の厚さ等必要に応じて設定すれば
よい。
【００３０】次に、図４に示すように、ウェーハ２１の
切断分離を終えて分割された個々のチップ２９が接着固
定されているフラットリング２５をダイボンディング装
置に設置し、このダイボンディング装置のピックアップ
ニードル３０を用いて表面保護テープ２６越しにパター
ン形成面２２に下方に圧力を加える。これによって、ピ
ックアップニードル３０は、テープ２６を貫通すること
なくチップ２９のパターン形成面を押圧し、チップ２９
がテープ２６から剥離される。上記ピックアップニード
ル３０は、先端曲率半径が０．３５ｍｍ以上であれば１
８Ｎの力が掛かっても（１５ｍｍ×１５ｍｍチップの場
合）、チップ２９中に形成されたアルミ配線等にダメー
ジが発生しないことを本発明者等は実験により確認して
いる。よって、チップ２９の主表面側から表面保護テー
プ２６を介してピックアップニードル３０（金属製のピ
ン）で押し剥がしても、先端曲率半径を最適化すること
によりピックアップニードル３０がテープ２６を破るこ
とはなく、特に問題は発生しない。
【００３１】なお、本実施の形態では、チップ２９をテ
ープ２６から剥離する際に、チップ２９を押し下げる構
成となっているが、押し上げて剥離するように構成して
も良く、一般的には後者の方法が多用されている。
【００３２】テープ２６から剥離されたチップ２９は、
ダイボンディング装置のコレットと呼ばれるツールで吸
着保持し、図５に示すようにリードフレームのアイラン
ド３１にマウントする。この際、リードフレームのアイ
ランド３１に予め接着固定用の導電性ペースト３２を塗
布しておき、その上にチップ２９をダイボンディングす
る。金−シリコンの共晶を利用してマウントしたり、ウ
ェーハの裏面に金属の薄膜を蒸着し、半田を用いてマウ
ントすることもできる。
【００３３】その後、ワイヤボンディングを行ってチッ
プ２９の各パッドとリードフレーム３４のインナーリー
ド部とをボンディングワイヤ３５で電気的に接続する。
そして、チップ２９、アイランド３１及びリードフレー
ム３４のインナーリード部を樹脂パッケージ３３、また
はセラミックパッケージに封止し、リードフォーミング
を行って図６に示すような半導体装置を完成する。
【００３４】図７（ａ），（ｂ）はそれぞれ、ウェーハ
を個々のチップに分離した時の研削面の拡大図である。
（ａ）図は従来の分割方法及び製造方法を用いた場合を
示し、フルカットによってダイシングした時の研削面側
の拡大図である。図示する如く、ダイシング部に多数の
チッピングが発生している。（ｂ）図はこの発明の分割
方法及び製造方法を用いた場合を示すもので、（ａ）図
に比べてシャープな切断面であり、チッピングは大幅に
減少している。
【００３５】図８は、この発明の第２の実施の形態に係
る半導体装置の製造方法について説明するためのもの
で、ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）パッケージに
適用したものである。ＬＯＣパッケージの場合には、図
４に示したピックアップ工程の後、次のような工程で封
止する。まず、チップ２９上に接着テープ３６を介在さ
せてリード３７の一端を接着する。その後、ワイヤボン
ディングを行ってチップ２９の各パッドとリード３７と
をボンディングワイヤ３５で接続する。そして、樹脂パ
ッケージ３３またはセラミックパッケージに封止するこ
とにより、図８に示したような半導体装置が完成する。
【００３６】この際、チップ２９上にシリコン屑が存在
すると、リード３７の接着やワイヤボンディング時の荷
重により、シリコン屑がチップ２９表面の保護膜を破
り、アルミ配線の段線やショート等の不良を起こす危険
がある。そこで、上記接着テープ３６の厚さを上記シリ
コン屑よりも厚くすることにより、上述したような不良
の発生を抑制できる。
【００３７】上記のようなウェーハの分割方法及び半導
体装置の製造方法によれば、下記（１）〜（６）に示す
ような効果が得られる。 （１）ウェーハの薄厚化時のウェーハ破損による不良率
の低減化が図れる。
【００３８】下表１は、直径が６インチのウェーハを個
々のチップに分割した場合のチップ厚（溝の深さと実質
的に等しいか、あるいは少し薄い）と破損率（ｐｐｍ：
ｐａｒｔｓ ｐａｒ ｍｉｌｌｉｏｎ）との関係を示し
ている。
【００３９】
【表１】 表１に示す如く、従来はチップ厚が薄くなると破損率が
高くなったが、この発明では最終的なチップ厚が薄くな
るほど破損率が低くなる。これは、チップ厚を薄くする
場合には溝を浅くすることができるので、溝の下に残存
するウェーハ厚が厚くなることに依るものである。直径
が６インチのウェーハの場合には、ウェーハの厚さは通
常６００〜６５０μｍである。従来の分割方法及び製造
方法では、例えば１００μｍの厚さのチップを形成しよ
うとすると、ウェーハを予め１００μｍの厚さに研削及
び研磨し、図１７ないし図１９に示した処理を行う。こ
れに対し、この発明の方法では、１００μｍの溝を形成
した後（溝の下には５００〜５５０μｍのウェーハが残
存されている）、研削及び研磨して個々のチップに分割
するので破損率が低くなる。
【００４０】（２）搬送時のトラブルがウェーハの口径
に左右されない。フラットリング２５に粘着性のシート
２６を貼り付け、これを保持用とする方式のため、チッ
プ厚が薄くなっても、あるいは同じ口径でも切削歪みに
よるウェーハの反りの影響を受けることなく装置内搬送
が可能である。また、チップ厚が薄くなると溝の下に残
存されるウェーハが厚くなるので、この点からも搬送時
のウェーハ破損等を低減できる。これにより下表２のよ
うな効果が得られる。但し、ウェーハの直径が８インチ
で、チップの厚さを１００μｍに仕上げる場合のもので
ある。
【００４１】
【表２】 この表２のデータから明らかなように、この発明はウェ
ーハの大口径化に有効であり、今後展開されるウェーハ
の１２インチ化、または１６インチ化への対応が容易に
なる。
【００４２】（３）表面保護テープを一枚しか使用しな
いため、従来の方法に比して材料費と加工費を６０％程
度削減でき、製造コストの低減が図れる。 （４）フルカット方式の場合、シートまで切り込むた
め、ブレードの切れ味の低下及びダイシング中のチップ
の飛散が生ずるため、一般的に８０〜１２０ｍｍ／ｓｅ
ｃであるが、この発明の方法では２００ｍｍ／ｓｅｃま
で可能である。これによって、ダイシングスピードの向
上が図れ、１０％程度の加工費の低減が図れる。
【００４３】（５）ウェーハを分割するために、ダイシ
ングシートまで切り込む必要がなく、且つ裏面研削用の
砥石で研削して分割するため、裏面チッピングの大きさ
が従来の１５μｍ程度から４μｍ程度へと小さくなり、
抗折強度が従来の方法では５２０ＭＰａであったもの
が、６００ＭＰａまで向上する。
【００４４】図９は、従来の方法とこの発明の方法によ
る抗折強度分布を比較して示しており、各抗折強度（２
００ＭＰａ〜１０００ＭＰａ）におけるチッピングの発
生確率（％）を示している。この図９から明らかなよう
に、この発明の分離方法では従来の分離方法に比して同
一の抗折強度であればチッピングの発生確率が下がって
おり、高い抗折強度側にシフトしている。従来の方法に
よる抗折強度の平均値は約５２０ＭＰａであり、この発
明の方法による抗折強度の平均値は約６００ＭＰａであ
る。
【００４５】（６）ウェーハを分割するために、ダイシ
ングシートまで切り込む必要がないため、ダイシングブ
レードの摩耗を低減でき、ダイシングブレードの寿命を
向上できる。例えば、ダイシングシートまで切り込む方
式を採用した場合には、通常１００００〜２００００ラ
イン（６インチウェーハの場合）の寿命であるが、この
発明の方法では８００００ライン以上にまで寿命を延ば
すことが期待できる。
【００４６】図１０（ａ）〜（ｅ）はそれぞれ、この発
明の第３の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第１の実施の形態と同様に、図１ないし図３に示した工
程に従ってウェーハ２１を個々のチップ２９に分割す
る。次に、分割された個々のチップ２９が接着固定され
ているフラットリング２５を研削装置のチャックテーブ
ル２７から取り外し、図１０（ａ）に示すようにチップ
２９のピックアップを行う。この際、チップ２９を下方
からピックアップニードルで突き上げて表面保護テープ
２６から剥離し、コレット３８で裏面を吸着する。この
コレット３８はチップ反転機構を有しており、図１０
（ｂ）に示す如く、下向きの吸着部が上向きになるよう
に１８０°回転する。この状態で、チップ空中受け渡し
機構を用いて、図１０（ｃ）に示すように別のコレット
３９に持ち替える。これによって、チップ２９の表裏が
反転して主表面（パターン形成面）が上向きとなる。そ
の後、図１０（ｄ）に示すようにディスペンサ４０を用
いてリードフレーム３４のアイランド３１に導電性ペー
スト４１を塗布し、図１０（ｅ）に示すように上記コレ
ット３９で保持しているチップ２９を上記リードフレー
ム３４のアイランド３１上に移動させてダイボンディン
グする。
【００４７】図１１（ａ）〜（ｃ）はそれぞれ、この発
明の第４の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第１の実施の形態と同様に、図１ないし図３に示した工
程に従ってウェーハ２１を個々のチップ２９に分割す
る。次に、分割された個々のチップ２９が接着固定され
ているフラットリング２５を研削装置のチャックテーブ
ル２７から取り外し、各チップ２９を図１１（ａ）に示
すように表面保護テープ４２にフラットリング４３を張
り付けたテープ表面に張り替える。これによって、チッ
プ２９の表裏が反転して主表面が上向きとなる。次に、
図１１（ｂ）に示すようにディスペンサ４０を用いてリ
ードフレーム３４のアイランド３１に導電性ペースト４
１を塗布する。その後、図１１（ｃ）に示すようにピッ
クアップニードルを用いた従来と同様なピックアップ、
すなわち、表面保護テープ４２越しに下方からパターン
形成面に圧力を加えることによって、チップ２９のパタ
ーン形成面を押圧し、チップ２９を表面保護テープ４２
から剥離する。そして、コレット４４でピックアップし
たチップ２９を上記導電性ペースト４１を塗布したリー
ドフレーム３４のアイランド３１上に移動させてダイボ
ンディングする。
【００４８】図１２（ａ）〜（ｃ）はそれぞれ、この発
明の第５の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第１の実施の形態と同様に、図１ないし図３に示した工
程に従ってウェーハ２１を個々のチップ２９に分割す
る。次に、分割された個々のチップ２９が接着固定され
ているフラットリング２５を研削装置のチャックテーブ
ル２７から取り外し、各チップ２９をポーラスチャック
テーブル４５に移し替える。これによって、チップ２９
の表裏が反転して主表面が上向きとなる。次に、図１２
（ｂ）に示すようにディスペンサ４０を用いてリードフ
レーム３４のアイランド３１に導電性ペースト４１を塗
布する。その後、図１２（ｃ）に示すようにチップ２９
をポーラスチャックテーブル４５からピックアップす
る。そして、上記ピックアップしたチップ２９を上記リ
ードフレーム３４のアイランド３１上に移動させてダイ
ボンディングする。
【００４９】よって、上記第５の実施の形態では、突き
上げピンを用いることなくチップ２９のピックアップが
可能となる。図１３（ａ）〜（ｅ）はそれぞれ、この発
明の第６の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第１の実施の形態と同様に、図１ないし図３に示した工
程に従ってウェーハ２１を個々のチップ２９に分割す
る。次に、分割された個々のチップ２９が接着固定され
ているフラットリング２５を研削装置のチャックテーブ
ル２７から取り外し、図１３（ａ）に示すようにコレッ
ト３８を用いて各チップ２９のピックアップを行う。ピ
ックアップは、チップ２９を下方からピックアップニー
ドルで突き上げて表面保護テープ２６から剥離し、コレ
ット３８で吸着して行う。このコレット３８はチップ反
転機構を有しており、図１３（ｂ）に示す如く、下向き
の吸着部が上向きとなるように１８０°回転する。この
状態で、チップ空中受け渡し機構を用いて別のコレット
３９に持ち替える。次に、コレット３９を移動させ、図
１３（ｃ）に示すように各チップ２９を表面保護テープ
４６にフラットリング４７を張り付けたテープ表面に張
り替える。これによって、各チップ２９の表裏が反転し
て主表面（パターン形成面）が上向きとなる。次に、図
１３（ｄ）に示すように、ディスペンサ４０を用いてリ
ードフレーム３４のアイランド３１に導電性ペースト４
１を塗布する。その後、図１３（ｅ）に示すようにピッ
クアップニードルを用いた従来と同様なピックアップ、
すなわち、表面保護テープ越しにチップ裏面に圧力を加
えることによって、チップ裏面を押圧し、チップ２９を
表面保護テープから剥離する。そして、上記コレット３
９で保持しているチップ２９を上記リードフレーム３４
のアイランド３１上に移動させてダイボンディングす
る。
【００５０】上記マウント方法は、各チップ２９をフラ
ットリング４７の表面保護テープ４６に張り付けた状態
で離れた位置にある製造装置、別の部屋や別の工場等に
容易に輸送でき、種々の製造装置や製造方法に柔軟に対
応できる。
【００５１】図１４（ａ）〜（ｅ）はそれぞれ、この発
明の第７の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第１の実施の形態と同様に、図１ないし図３に示した工
程に従ってウェーハ２１を個々のチップ２９に分割す
る。次に、分割された個々のチップ２９が接着固定され
ているフラットリング２５を研削装置のチャックテーブ
ル２７から取り外し、図１４（ａ）に示すようにチップ
２９のピックアップを行う。この際、チップ２９を下方
からピックアップニードルで突き上げて表面保護テープ
２６から剥離し、コレット３８で吸着する。このコレッ
ト３８はチップ反転機構を有しており、図１４（ｂ）に
示すように吸着部が下向きから上向きに１８０°回転す
る。この状態で、チップ空中受け渡し機構を用いて別の
コレット３９に持ち替える。次に、図１４（ｃ）に示す
ように、各チップ２９をチップトレイ４８に収容する。
チップトレイ４８にはチップ２９の主表面（パターン形
成面）が上向きに収容される。次に、図１４（ｄ）に示
すようにディスペンサ４０を用いてリードフレーム３４
のアイランド３１に導電性ペースト４１を塗布する。そ
の後、図１４（ｅ）に示すようにコレット３９でチップ
トレイ４８から各チップ２９を吸着し、上記コレット３
９で保持しているチップ２９をリードフレーム３４のア
イランド３１上に移動させてダイボンディングする。
【００５２】上記マウント方法では、上記第６の実施の
形態と同様に、各チップ２９をチップトレイ４８に収容
した状態で離れた位置にある製造装置、別の部屋や別の
工場等に容易に輸送でき、種々の製造装置や製造方法に
柔軟に対応できる。
【００５３】図１５（ａ）〜（ｄ）はそれぞれ、この発
明の第８の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第１の実施の形態と同様に、図１ないし図３に示した工
程に従ってウェーハ２１を個々のチップ２９に分割す
る。次に、分割された個々のチップ２９が接着固定され
ているフラットリング２５を研削装置のチャックテーブ
ル２７から取り外し、図１５（ａ）に示すようにチップ
２９のピックアップを行う。ピックアップは、チップ２
９を下方からピックアップニードルで突き上げて表面保
護テープ２６から剥離し、コレット３８で吸着して行
う。この状態で、図１５（ｂ）に示すようにチップ２９
を加工ステージ４９上に搬送して載置する。次に、図１
５（ｃ）に示すように、ディスペンサ４０を用いてリー
ドフレーム３４のアイランド３１に導電性ペースト４１
を塗布する。この際、リードフレーム３４のチップ搭載
面を下方に向け、下方からディスペンサ４０で導電性ペ
ースト４１をリードフレーム３４の下面側に塗布する。
そして、図１５（ｄ）に示すように上記加工ステージ４
９上に載置されているチップ２９を上記リードフレーム
３４にダイボンディングする。
【００５４】このようなマウント方法では、チップ２９
の表裏を反転する必要がないので、コレット３８にはチ
ップ反転機構は不要であり、構造を簡単化できる。ま
た、ピックアップしたチップを別の表面保護テープに張
り替えたり、チップトレイに移し替えたりする必要もな
い。
【００５５】図１６（ａ），（ｂ）、この発明の第９の
実施の形態に係る半導体装置の製造方法について説明す
るためのもので、分割されたチップをリードフレームに
マウントする工程を順次示している。まず、第１の実施
の形態と同様に、図１ないし図３に示した工程に従って
ウェーハ２１を個々のチップ２９に分割する。次に、分
割された個々のチップ２９が接着固定されているフラッ
トリング２５を研削装置のチャックテーブル２７から取
り外し、図１６（ａ）に示すように各チップ２９の裏面
に導電性ペースト４１を塗布する。そして、図１６
（ｂ）に示すように上記フラットリング２５上にリード
フレーム３４を配置し、チップ２９を下方からピックア
ップニードルで突き上げて表面保護テープ２６から剥離
し、リードフレーム３４のアイランド３１にダイボンデ
ィングする。
【００５６】なお、この発明は上述した第１ないし第９
の実施の形態に限定されるものではなく、要旨を逸脱し
ない範囲で種々変形して実施可能である。例えば、第１
の実施態様では、溝の形成時にウェーハ２１をダイシン
グ用チャックテーブル２３に固着したが、従来の方法と
同様にフラットリングを粘着性のシートに貼り付けた状
態で、ウェーハをダイシング用チャックテーブルに固定
するようにしても良い。あるいは、平板にウェーハを固
定したり、平板に粘着性のシートを用いてウェーハを固
着した状態で溝を形成しても良い。
【００５７】また、図３に示した研削及び研磨工程にお
いて、リングフレームを用いる場合を例にとって説明し
たが、リングフレームを使用せずに保持部材のみで溝を
形成したウェーハを保持して研削及び研磨することも可
能である。保持部材としては粘着材付きテープ、ワック
ス、吸着パッド、熱圧着シート、粘着材を塗布した基
板、及び半導体素子上に塗布したレジスト等、あるいは
これらを組み合わせた材料を用いることができる。
【００５８】更に、ウェーハ２１のパターン形成面２１
´を粘着性のシート（表面保護テープ２６）に貼り付け
るようにしたが、ウェーハ２１のパターン形成面２１´
と粘着性のシートとの間に極薄のフィルムを介在させて
も良い。極薄のフィルムを介在させるには、例えば、ウ
ェーハのパターン形成面にシリテクト−IIと呼ばれる液
体をスプレーで吹き付けて被膜を形成した後、粘着性の
シートを貼り付ければ良い。平板上に両面あるいは片面
の粘着テープを貼り付け、その上にウェーハを固着する
ようにしても良い。
【００５９】更に、チップを表面保護テープから剥離す
るためにピックアップニードルを用いたが、ピックアッ
プニードルの代わりにチップ裏面をバキュームで吸着
し、表面保護テープから剥離するようにしても良い。
【００６０】
【発明の効果】以上説明したように、この発明によれ
ば、薄厚研削時や搬送時のウェーハの割れを抑制できる
ウェーハの分割方法及び半導体装置の製造方法が得られ
る。また、製造工程とコストの削減が図れるウェーハの
分割方法及び半導体装置の製造方法が得られる。更に、
ウェーハの裏面側のチッピングを小さくでき、チップの
抗折応力の低下を抑制できるウェーハの分割方法及び半
導体装置の製造方法が得られる。更に、ダイシングブレ
ードの摩耗量の低減やダイシングブレードの寿命の向上
等の効果も得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ダイシング
ラインに沿ってウェーハに溝を形成する工程を示す図。
【図２】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ウェーハに
表面保護テープを貼り付ける工程を示す図。
【図３】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ウェーハ裏
面の研削及び研磨工程（分割工程）を示す図。
【図４】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、分離したチ
ップをピックアップする工程を示す図。
【図５】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ダイボンデ
ィング工程を示す図。
【図６】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、外囲器に封
止する工程を示す図。
【図７】従来とこの発明の方法でウェーハを個々のチッ
プに分離した時の研削面の拡大図。
【図８】この発明の第２の実施の形態に係る半導体装置
の製造方法について説明するためのもので、この発明を
ＬＯＣパッケージに適用した時の半導体装置の断面図。
【図９】従来の方法とこの発明の方法による抗折強度分
布を比較して示す図。
【図１０】この発明の第３の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
【図１１】この発明の第４の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
【図１２】この発明の第５の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
【図１３】この発明の第６の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
【図１４】この発明の第７の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
【図１５】この発明の第８の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
【図１６】この発明の第９の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
【図１７】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハの表面保護テープを貼り付け
る工程を示す図。
【図１８】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハの裏面の研削及び研磨工程を
示す図。
【図１９】従来の半導体装置の製造方法について説明す
るためのもので、表面保護テープを剥がす工程を示す
図。
【図２０】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハを固定用シートに固着する工
程を示す図。
【図２１】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハのダイシング工程を示す図。
【図２２】従来の半導体装置の製造方法について説明す
るためのもので、分離したチップをピックアップする工
程を示す図。
【図２３】従来の半導体装置の製造方法について説明す
るためのもので、ダイボンディング工程を示す図。
【符号の説明】
２１…ウェーハ、２１´…パターン形成面、２２…溝、
２３…ダイシング用チャックテーブル、２４…ダイシン
グ用ブレード、２５…フラットリング、２６…表面保護
テープ（粘着性のシート）、２７…裏面研削用チャック
テーブル、２８…裏面研削用砥石、２９…チップ、３０
…ピックアップニードル、３１…アイランド、３２…ダ
イボンディング用接着剤、３３…樹脂パッケージまたは
セラミックパッケージ（外囲器）、３４…リードフレー
ム、３５…ボンディングワイヤ、３６…接着テープ、３
７…リード、３８，３９…コレット、４０…ディスペン
サ、４１…導電性ペースト、４４…コレット、４５…ポ
ーラスチャックテーブル、４６…表面保護テープ、４７
…フラットリング、４８…チップトレイ、４９…加工ス
テージ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 栄夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が形成されたウェーハのダイ
    シングラインに沿って、上記半導体素子の形成面側から
    完成時のチップの厚さよりも深い溝を形成する工程と、
    上記ウェーハにおける半導体素子の形成面上に保持部材
    を貼り付ける工程と、上記ウェーハの裏面を上記完成時
    のチップの厚さまで研削及び研磨し、ウェーハを個々の
    チップに分離する工程とを具備することを特徴とするウ
    ェーハの分割方法。
  2. 【請求項２】 前記溝の深さは、前記完成時のチップの
    厚さよりも少なくとも５μｍ深いことを特徴とする請求
    項１に記載のウェーハの分離方法。
  3. 【請求項３】 前記保持部材は、粘着材付きテープ、ワ
    ックス、吸着パッド、熱圧着シート、粘着材を塗布した
    基板、及び前記半導体素子上に塗布したレジストの中か
    ら選択された少なくともいずれか１つの材料であること
    を特徴とする請求項１または２に記載のウェーハの分離
    方法。
  4. 【請求項４】 ウェーハの主表面に半導体素子を形成す
    る工程と、ダイシングラインに沿って上記ウェーハの主
    表面側から完成時のチップの厚さよりも深い溝を形成す
    る工程と、上記ウェーハの主表面上に粘着性のシートを
    貼り付ける工程と、上記ウェーハの裏面を上記完成時の
    チップの厚さまで研削及び研磨し、ウェーハを個々のチ
    ップに分離する工程と、分離した各チップを上記粘着性
    のシートから剥離して外囲器に封止する工程とを具備す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記溝の深さは、前記完成時のチップの
    厚さよりも少なくとも５μｍ深いことを特徴とする請求
    項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記分離した各チップを前記粘着性のシ
    ートから剥離して外囲器に封止する工程は、前記粘着性
    のシートから剥離したチップをリードフレームのアイラ
    ンドにマウントし、上記リードフレームのインナーリー
    ド部と前記チップの各パッドとをワイヤボンディングし
    た後、外囲器に封止するものであることを特徴とする請
    求項４または５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記分離した各チップを前記粘着性のシ
    ートから剥離して外囲器に封止する工程は、前記粘着性
    のシートから剥離したチップの主表面上にリードの一端
    を接着し、上記リードと前記チップの各パッドとをワイ
    ヤボンディングした後、外囲器に封止するものであるこ
    とを特徴とする請求項４または５に記載の半導体装置の
    製造方法。
  8. 【請求項８】 前記分離した各チップを前記粘着性のシ
    ートから剥離して外囲器に封止する工程は、前記チップ
    の主表面とリードとの間に接着テープを介在させてリー
    ドの一端を接着する工程を更に備え、前記接着テープの
    厚さは、前記ウェーハの裏面の研削及び研磨工程で発生
    するシリコン屑よりも厚いことを特徴とする請求項７に
    記載の半導体装置の製造方法。
JP9197291A 1997-07-23 1997-07-23 ウェーハの分割方法及び半導体装置の製造方法 Pending JPH1140520A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9197291A JPH1140520A (ja) 1997-07-23 1997-07-23 ウェーハの分割方法及び半導体装置の製造方法
KR1019970036473A KR100318551B1 (ko) 1997-07-23 1997-07-31 웨이퍼의분할방법및반도체장치의제조방법
TW086110939A TW363252B (en) 1997-07-23 1997-07-31 Partition method for wafer and manufacturing method of semiconductor apparatus
US09/065,626 US5888883A (en) 1997-07-23 1998-04-24 Method of dividing a wafer and method of manufacturing a semiconductor device
US09/234,505 US6184109B1 (en) 1997-07-23 1999-01-21 Method of dividing a wafer and method of manufacturing a semiconductor device
US09/499,466 US6294439B1 (en) 1997-07-23 2000-02-07 Method of dividing a wafer and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9197291A JPH1140520A (ja) 1997-07-23 1997-07-23 ウェーハの分割方法及び半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000025469A Division JP2000195826A (ja) 2000-01-01 2000-02-02 ウェ―ハの分割方法及び半導体装置の製造方法
JP2002275526A Division JP2003179006A (ja) 2002-09-20 2002-09-20 ウェーハの分割方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1140520A true JPH1140520A (ja) 1999-02-12

Family

ID=16372028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9197291A Pending JPH1140520A (ja) 1997-07-23 1997-07-23 ウェーハの分割方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5888883A (ja)
JP (1) JPH1140520A (ja)
KR (1) KR100318551B1 (ja)
TW (1) TW363252B (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340530A (ja) * 1999-05-27 2000-12-08 Toshiba Corp 半導体装置およびその製造方法
JP2001113435A (ja) * 1999-10-13 2001-04-24 Ibiden Co Ltd 基板の吸着部材，固定装置及び切断装置
JP2001223186A (ja) * 2000-02-09 2001-08-17 Lintec Corp 転写テープマウント装置および転写テープマウント方法
JP2002076096A (ja) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd 半導体素子のピックアップ方法
JP2002373870A (ja) * 2001-06-15 2002-12-26 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
KR100383206B1 (ko) * 1999-07-22 2003-05-12 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
DE10312662A1 (de) * 2003-01-10 2004-07-22 Kabushiki Kaisha Toshiba Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
KR100442619B1 (ko) * 2002-01-11 2004-08-02 삼성전자주식회사 랩핑 및 폴리싱 공정을 위한 홈을 구비하는 웨이퍼
US6777313B2 (en) 2001-07-04 2004-08-17 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method for reinforcing chip by use of seal member at pickup time
KR100542850B1 (ko) * 2001-11-30 2006-01-20 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US7452753B2 (en) 2004-07-06 2008-11-18 Samsung Electronics Co., Ltd. Method of processing a semiconductor wafer for manufacture of semiconductor device
JP2009100004A (ja) * 2008-12-24 2009-05-07 Oki Semiconductor Co Ltd 半導体装置の製造方法
DE102009004567A1 (de) 2008-01-22 2009-07-23 Disco Co., Ltd. Wafertrennverfahren
JP2011228399A (ja) * 2010-04-16 2011-11-10 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2011238818A (ja) * 2010-05-12 2011-11-24 Disco Abrasive Syst Ltd ウエーハの加工方法
US8415232B2 (en) 2010-10-21 2013-04-09 Disco Corporation Dividing method for wafer having die bonding film attached to the back side thereof
US8513096B2 (en) 2010-06-30 2013-08-20 Disco Corporation Wafer dividing method
DE102013205644A1 (de) 2012-04-02 2013-10-02 Disco Corporation Herstellverfahren für Chips mit Haftfolien
JP2015041628A (ja) * 2013-08-20 2015-03-02 株式会社ディスコ 分割方法
JP2015046537A (ja) * 2013-08-29 2015-03-12 株式会社ディスコ ウェーハの分割方法
JP2015046525A (ja) * 2013-08-29 2015-03-12 株式会社ディスコ 被加工物の分割方法
JP2015220266A (ja) * 2014-05-15 2015-12-07 株式会社ディスコ ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法
WO2016021476A1 (ja) * 2014-08-05 2016-02-11 シチズン電子株式会社 半導体装置及びその製造方法
KR20170029385A (ko) 2015-09-07 2017-03-15 가부시기가이샤 디스코 웨이퍼 가공 방법
DE102016224033A1 (de) 2015-12-04 2017-06-08 Disco Corporation Bearbeitungsverfahren für einen Wafer
DE102016224035A1 (de) 2015-12-04 2017-06-08 Disco Corporation Bearbeitungsverfahren für einen Wafer
KR20190085059A (ko) 2017-03-10 2019-07-17 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 점착 테이프
KR20210092671A (ko) 2020-01-16 2021-07-26 가부시기가이샤 디스코 웨이퍼의 가공 방법
DE102022207198A1 (de) 2021-07-21 2023-01-26 Disco Corporation Verfahren zum Bearbeiten eines Wafers
DE102022211652A1 (de) 2021-11-11 2023-05-11 Disco Corporation Bearbeitungsverfahren

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US5994205A (en) * 1997-02-03 1999-11-30 Kabushiki Kaisha Toshiba Method of separating semiconductor devices
KR100278137B1 (ko) 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
US6162703A (en) * 1998-02-23 2000-12-19 Micron Technology, Inc. Packaging die preparation
WO1999067812A1 (en) * 1998-06-24 1999-12-29 Medallion Technology, Llc Chuck table for semiconductor wafer
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP3560823B2 (ja) * 1998-08-18 2004-09-02 リンテック株式会社 ウェハ転写装置
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
US6602736B1 (en) * 1999-03-03 2003-08-05 Hitachi, Ltd. Method and apparatus for separating semiconductor chips
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6344402B1 (en) * 1999-07-28 2002-02-05 Disco Corporation Method of dicing workpiece
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US6664503B1 (en) 1999-09-07 2003-12-16 Asahi Glass Company, Ltd. Method for manufacturing a magnetic disk
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2001110755A (ja) * 1999-10-04 2001-04-20 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP3368876B2 (ja) 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
US6403449B1 (en) 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
JP2001345300A (ja) * 2000-05-31 2001-12-14 Disco Abrasive Syst Ltd 半導体ウエーハ加工体および半導体ウエーハ加工体を保持するチャックテーブルを備えた加工装置
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
CN1315615C (zh) * 2000-09-27 2007-05-16 斯特拉斯保 用于设置弹性带的工具及相关方法
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP3502036B2 (ja) * 2000-11-08 2004-03-02 シャープ株式会社 半導体素子の製造方法および半導体素子
US6946366B2 (en) * 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
US6483174B1 (en) * 2001-08-16 2002-11-19 Jds Uniphase Corporation Apparatus and method for dicing and testing optical devices, including thin film filters
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
WO2003025982A1 (en) * 2001-09-17 2003-03-27 Advion Biosciences, Inc. Uniform patterning for deep reactive ion etching
JP2003197581A (ja) * 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
JP2003152058A (ja) * 2001-11-13 2003-05-23 Lintec Corp ウェハ転写装置
US6869830B2 (en) * 2001-12-03 2005-03-22 Disco Corporation Method of processing a semiconductor wafer
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7387742B2 (en) * 2002-03-11 2008-06-17 Becton, Dickinson And Company Silicon blades for surgical and non-surgical use
WO2003078091A1 (en) * 2002-03-11 2003-09-25 Becton, Dickinson And Company System and method for the manufacture of surgical blades
US7018268B2 (en) * 2002-04-09 2006-03-28 Strasbaugh Protection of work piece during surface processing
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
KR100510963B1 (ko) * 2002-10-25 2005-08-30 어드밴스드 에피텍시 테크날리지 반도체 디바이스 제조방법
US6756562B1 (en) 2003-01-10 2004-06-29 Kabushiki Kaisha Toshiba Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
US6743699B1 (en) * 2003-01-21 2004-06-01 Micron Technology, Inc. Method of fabricating semiconductor components
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
TWI240965B (en) * 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
US20090007436A1 (en) * 2003-03-10 2009-01-08 Daskal Vadim M Silicon blades for surgical and non-surgical use
US20050155955A1 (en) * 2003-03-10 2005-07-21 Daskal Vadim M. Method for reducing glare and creating matte finish of controlled density on a silicon surface
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP2007514457A (ja) * 2003-09-17 2007-06-07 ベクトン・ディキンソン・アンド・カンパニー シリコンおよびその他の結晶質材料にルータを用いて直線状および非直線状の溝を作成するシステムおよび方法
JP2005150177A (ja) * 2003-11-12 2005-06-09 Nitto Denko Corp 半導体ウエハ裏面への粘着テープ貼付方法及び粘着テープ貼付装置
US7396484B2 (en) * 2004-04-30 2008-07-08 Becton, Dickinson And Company Methods of fabricating complex blade geometries from silicon wafers and strengthening blade geometries
JP3830497B2 (ja) * 2004-06-11 2006-10-04 シャープ株式会社 半導体ウエハの製造方法及び半導体装置の製造方法
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007081037A (ja) * 2005-09-13 2007-03-29 Disco Abrasive Syst Ltd デバイスおよびその製造方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP5318324B2 (ja) * 2005-12-06 2013-10-16 東京応化工業株式会社 サポートプレートの貼り合わせ方法
KR100675001B1 (ko) * 2006-01-04 2007-01-29 삼성전자주식회사 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
US7749349B2 (en) 2006-03-14 2010-07-06 Micron Technology, Inc. Methods and systems for releasably attaching support members to microfeature workpieces
KR100671028B1 (ko) * 2006-06-23 2007-01-17 김성철 반도체 칩 본딩 방법
US7659191B2 (en) * 2006-11-27 2010-02-09 Alpha And Omega Semiconductor Incorporated Gold/silicon eutectic die bonding method
JP2008263070A (ja) * 2007-04-12 2008-10-30 Disco Abrasive Syst Ltd デバイスの製造方法
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
JP2009094432A (ja) * 2007-10-12 2009-04-30 Toshiba Corp 積層型半導体パッケージの製造方法
TWI393277B (zh) * 2009-11-13 2013-04-11 Everlight Electronics Co Ltd 發光二極體封裝方法
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
KR101748334B1 (ko) 2011-01-17 2017-06-16 삼성전자 주식회사 백색 발광 소자의 제조 방법 및 제조 장치
US8513098B2 (en) 2011-10-06 2013-08-20 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8524577B2 (en) 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
DE202012100004U1 (de) 2012-01-02 2012-04-18 Pard Hardware Industrial Co., Ltd. Arbeitstischvorrichtung
TWI450325B (zh) * 2012-03-22 2014-08-21 Alpha & Omega Semiconductor 一種支援從晶圓背面實施切割的晶片封裝方法
JP6185792B2 (ja) * 2013-08-29 2017-08-23 三星ダイヤモンド工業株式会社 半導体ウエハの分断方法
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
JP6762651B2 (ja) * 2016-02-22 2020-09-30 株式会社ディスコ 加工方法
KR102265978B1 (ko) * 2019-02-25 2021-06-17 주식회사 신화전자 열을 가하지 않고 분석용 칩을 분리하는 시스템 및 그 작동 방법
KR102243674B1 (ko) * 2019-10-28 2021-04-23 주식회사 루츠 세라믹칩 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US5185292A (en) * 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
US5091331A (en) * 1990-04-16 1992-02-25 Harris Corporation Ultra-thin circuit fabrication by controlled wafer debonding
US5130276A (en) * 1991-05-16 1992-07-14 Motorola Inc. Method of fabricating surface micromachined structures
US5480842A (en) * 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340530A (ja) * 1999-05-27 2000-12-08 Toshiba Corp 半導体装置およびその製造方法
KR100383206B1 (ko) * 1999-07-22 2003-05-12 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP4538872B2 (ja) * 1999-10-13 2010-09-08 イビデン株式会社 基板切断装置
JP2001113435A (ja) * 1999-10-13 2001-04-24 Ibiden Co Ltd 基板の吸着部材，固定装置及び切断装置
JP2001223186A (ja) * 2000-02-09 2001-08-17 Lintec Corp 転写テープマウント装置および転写テープマウント方法
JP2002076096A (ja) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd 半導体素子のピックアップ方法
JP2002373870A (ja) * 2001-06-15 2002-12-26 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP4731050B2 (ja) * 2001-06-15 2011-07-20 株式会社ディスコ 半導体ウエーハの加工方法
US6777313B2 (en) 2001-07-04 2004-08-17 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method for reinforcing chip by use of seal member at pickup time
KR100542850B1 (ko) * 2001-11-30 2006-01-20 가부시끼가이샤 도시바 반도체 장치의 제조 방법
KR100442619B1 (ko) * 2002-01-11 2004-08-02 삼성전자주식회사 랩핑 및 폴리싱 공정을 위한 홈을 구비하는 웨이퍼
US7140951B2 (en) 2003-01-10 2006-11-28 Kabushiki Kaisha Toshiba Semiconductor device manufacturing apparatus and semiconductor device manufacturing method for forming semiconductor chips by dividing semiconductor wafer
DE10312662B4 (de) * 2003-01-10 2008-06-05 Kabushiki Kaisha Toshiba Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE10312662A1 (de) * 2003-01-10 2004-07-22 Kabushiki Kaisha Toshiba Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
US7452753B2 (en) 2004-07-06 2008-11-18 Samsung Electronics Co., Ltd. Method of processing a semiconductor wafer for manufacture of semiconductor device
DE102009004567A1 (de) 2008-01-22 2009-07-23 Disco Co., Ltd. Wafertrennverfahren
JP2009176793A (ja) * 2008-01-22 2009-08-06 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009100004A (ja) * 2008-12-24 2009-05-07 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011228399A (ja) * 2010-04-16 2011-11-10 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2011238818A (ja) * 2010-05-12 2011-11-24 Disco Abrasive Syst Ltd ウエーハの加工方法
US8513096B2 (en) 2010-06-30 2013-08-20 Disco Corporation Wafer dividing method
US8415232B2 (en) 2010-10-21 2013-04-09 Disco Corporation Dividing method for wafer having die bonding film attached to the back side thereof
DE102013205644A1 (de) 2012-04-02 2013-10-02 Disco Corporation Herstellverfahren für Chips mit Haftfolien
JP2015041628A (ja) * 2013-08-20 2015-03-02 株式会社ディスコ 分割方法
JP2015046537A (ja) * 2013-08-29 2015-03-12 株式会社ディスコ ウェーハの分割方法
JP2015046525A (ja) * 2013-08-29 2015-03-12 株式会社ディスコ 被加工物の分割方法
JP2015220266A (ja) * 2014-05-15 2015-12-07 株式会社ディスコ ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法
WO2016021476A1 (ja) * 2014-08-05 2016-02-11 シチズン電子株式会社 半導体装置及びその製造方法
CN106663731A (zh) * 2014-08-05 2017-05-10 西铁城电子株式会社 半导体装置及其制造方法
JPWO2016021476A1 (ja) * 2014-08-05 2017-05-25 シチズン電子株式会社 半導体装置及びその製造方法
US10181553B2 (en) 2014-08-05 2019-01-15 Citizen Electronics Co., Ltd Semiconductor device and method for producing the same
KR20170029385A (ko) 2015-09-07 2017-03-15 가부시기가이샤 디스코 웨이퍼 가공 방법
DE102016224035A1 (de) 2015-12-04 2017-06-08 Disco Corporation Bearbeitungsverfahren für einen Wafer
US10079179B2 (en) 2015-12-04 2018-09-18 Disco Corporation Wafer processing method
US10083849B2 (en) 2015-12-04 2018-09-25 Disco Corporation Method of processing wafer
DE102016224033A1 (de) 2015-12-04 2017-06-08 Disco Corporation Bearbeitungsverfahren für einen Wafer
KR20190085059A (ko) 2017-03-10 2019-07-17 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 점착 테이프
KR20210092671A (ko) 2020-01-16 2021-07-26 가부시기가이샤 디스코 웨이퍼의 가공 방법
DE102022207198A1 (de) 2021-07-21 2023-01-26 Disco Corporation Verfahren zum Bearbeiten eines Wafers
KR20230014635A (ko) 2021-07-21 2023-01-30 가부시기가이샤 디스코 웨이퍼의 처리 방법
DE102022211652A1 (de) 2021-11-11 2023-05-11 Disco Corporation Bearbeitungsverfahren
KR20230068998A (ko) 2021-11-11 2023-05-18 가부시기가이샤 디스코 가공 방법

Also Published As

Publication number Publication date
TW363252B (en) 1999-07-01
KR100318551B1 (ko) 2002-04-22
KR19990012898A (ko) 1999-02-25
US5888883A (en) 1999-03-30

Similar Documents

Publication Publication Date Title
JPH1140520A (ja) ウェーハの分割方法及び半導体装置の製造方法
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
JP4040819B2 (ja) ウェーハの分割方法及び半導体装置の製造方法
US6184109B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
US6949158B2 (en) Using backgrind wafer tape to enable wafer mounting of bumped wafers
KR20040006546A (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP2004047823A (ja) ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
CN110828362B (zh) 载板的去除方法
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP2877997B2 (ja) 半導体ウエハの処理方法
JP2000195826A (ja) ウェ―ハの分割方法及び半導体装置の製造方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2003179006A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR20030047705A (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JP3803214B2 (ja) 半導体装置の製造方法
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
JP2019029543A (ja) ウエーハの研削方法
JP2000340530A (ja) 半導体装置およびその製造方法
CN110197794B (zh) 剥离方法
JP2013219245A (ja) 半導体装置の製造方法
JP2004207591A (ja) 半導体装置の製造方法