DE102016224033A1 - Bearbeitungsverfahren für einen Wafer - Google Patents

Bearbeitungsverfahren für einen Wafer Download PDF

Info

Publication number
DE102016224033A1
DE102016224033A1 DE102016224033.1A DE102016224033A DE102016224033A1 DE 102016224033 A1 DE102016224033 A1 DE 102016224033A1 DE 102016224033 A DE102016224033 A DE 102016224033A DE 102016224033 A1 DE102016224033 A1 DE 102016224033A1
Authority
DE
Germany
Prior art keywords
wafer
cutting
back side
bonding material
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016224033.1A
Other languages
English (en)
Other versions
DE102016224033B4 (de
Inventor
Hiroshi Morikazu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102016224033A1 publication Critical patent/DE102016224033A1/de
Application granted granted Critical
Publication of DE102016224033B4 publication Critical patent/DE102016224033B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

Ein Verfahren zum Bearbeiten eines Wafers beinhaltet einen Integrationsschritt zum Platzieren eines Trägersubstrats in einer gegenüberliegenden Beziehung zu einer Flächenseite des Wafers und integralen Verbinden des Trägersubstrats an der Flächenseite des Wafers mit einem Verbindungmaterial, einen Schleifschritt für eine hintere Seite zum Schleifen einer hinteren Seite des Wafers, um den Wafer dünn auszugestalten, einen Schneidschritt zum Schneiden des Wafers entlang Teilungslinien von der hinteren Seite des Wafers in Chips, welche einzelne Bauelemente daran tragen, einen Platzierungsschritt für ein Schutzelement zum Platzieren eines Schutzelements an der hinteren Seite des Wafers, einen Zersetzungsschritt für ein Verbindungsmaterial zum Aufbringen eines Laserstrahls, der eine Wellenlänge aufweist, die dazu in der Lage ist, durch das Trägersubstrat in dem Zustand zu transmittieren, in dem ein fokussierter Punkt des Laserstrahls in dem Verbindungsmaterial gesetzt ist, wodurch das Verbindungsmaterial zersetzt wird, und einen Ablöseschritt für ein Trägersubstrat, um das Trägersubstrat von den Bauelementen abzulösen, um die Chips, welche die einzelnen Bauelemente daran tragen, zu trennen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Bearbeiten eines Wafers in der Form einer dünnen Platte mit Bauelementen, die an einer Flächenseite davon ausgebildet sind, indem der Wafer in einzelne Chips geteilt wird, welche die einzelnen Bauelemente jeweils daran tragen.
  • Beschreibung des Stands der Technik
  • Wafer, die mehrere Bauelemente wie integrierte Schaltungen (ICs), Large-Scale-Integrations (LSIs), Leistungsbauelemente beinhalten, die an einer Flächenseite davon in jeweiligen Bereichen ausgebildet sind, die durch Teilungslinien abgegrenzt sind, werden entlang der Teilungslinien geschnitten und in einzelne Bauelementchips durch eine teilende Vorrichtung wie eine Laserbearbeitungsvorrichtung geteilt. Die Bauelementchips werden in elektronischen Einrichtungen wie Mobiltelefonen, Personalcomputern oder Fernsehern verwendet. Es besteht im Stand der Technik ein Bedarf nach einer Technologie, um die Dicke solcher Bauelementchips zu reduzieren, im Hinblick darauf, kleinere und leichtere Mobiltelefone oder Armbanduhren mit Kommunikationsfunktion bereitzustellen, welche diese Bauelementchips beinhalten.
  • Eine Technologie, die zum dünnen ausgestalten von Bauelementen vorgeschlagen wurden, welche durch Teilen von Wafern hergestellt wurden, wird als ein Schneiden vor Schleifen (DBG) (siehe zum Beispiel japanische Offenlegungsschrift Nr. 1999-040520 ) bezeichnet. Entsprechend der vorgeschlagenen Technologie werden Nuten in der Flächenseite eines Wafers entlang Teilungslinien bis zu einer Tiefe ausgebildet, welche der fertigen Dicke eines Bauelementchips entspricht, nachdem ein Schutzelement an der Flächenseite des Wafers platziert wurde, und danach die Rückseite des Wafers geschliffen wurde bis die Nuten freigelegt sind, wodurch der Wafer in einzelne Bauelementchips geteilt wird.
  • DARSTELLUNG DER ERFINDUNG
  • Entsprechend der Technologie, die in der japanischen Offenlegungsschrift Nr. 1999-040520 offenbart wurde, werden insbesondere die Nuten, welche tiefer als die Dicke des vollständigen Bauelementchips sind, entlang der Teilungslinien an der Flächenseite des Wafers ausgebildet, an welcher die Bauelemente ausgebildet wurden, und danach wird eine Folie als ein Schutzelement an der Flächenseite des Wafers aufgebracht. Danach wird der Wafer an einem Einspanntisch gehalten, wobei die Flächenseite nach unten zeigt, danach wird die hintere Seite des Wafers auf die Dicke des vollständigen Bauelementchips geschliffen und poliert, wodurch der Wafer in einzelne Bauelementchips geteilt wird.
  • Falls die Bauelementchips in einer quadratischen Form so klein wie 1 mm an jeder Seite sind oder der Wafer solange geschliffen wird, dass er klein oder dünn ist, d. h. bis zu einer Dicke von 10 μm oder weniger, dann, wenn der Wafer geschliffen wird, können die Bauelementchips von der Folie, welche als das Schutzelement dient, wegstreuen oder können aufgrund der Vibrationen der Schleifscheibe, welche auf den Wafer übertragen werden, und Variationen der Last, welche an dem Wafer durch die Schleifscheibe aufgebracht wird, zerbrechen. Darum gibt es bei den Anstrengungen, die Größe oder die Dicke der Bauelementchips mit der DBG-Technologien zu reduzieren, Beschränkungen.
  • Es ist darum ein Ziel der vorliegenden Erfindung, ein Verfahren zum Bearbeiten eines Wafers zum Reduzieren der Größe oder Dicke von Bauelementchips bereitzustellen, die daraus geschnitten werden.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bearbeiten eines Wafers durch Teilen eines Wafers mit Bauelementen, die an Bereichen an einer Flächenseite davon bereitgestellt sind, die durch mehrere Teilungslinien getrennt sind, entlang der Teilungslinien in Chips, welche die einzelnen Bauelemente daran tragen, wobei das Verfahren einen Integrationsschritt zum Platzieren eines Trägersubstrats in einer gegenüberliegenden Beziehung an der Flächenseite des Wafers und integralen Verbinden des Trägersubstrats an der Flächenseite des Wafers mit einem Verbindungsmaterial; einen Schleifschritt der hinteren Seite zum Schleifen einer hinteren Seite eines Wafers, um den Wafer nach dem Durchführen des Integrationsschritts dünn auszugestalten; einen Schneidschritt zum Schneiden des Wafers entlang der Teilungslinien von der geschliffenen hinteren Seite des Wafers zu den Chips, welche die einzelnen Bauelemente daran tragen; einen Platzierungsschritt für ein Schutzelement zum Platzieren eines Schutzelements an der hinteren Seite des Wafers, welcher entlang der Teilungslinien geschnitten wurde; einen Zersetzungsschritt für ein Verbindungsmaterial zum Aufbringen eines Laserstrahls, welcher eine Wellenlänge aufweist, welche dazu geeignet ist, durch das Trägersubstrat in dem Zustand zu transmittieren, in welchem ein fokussierter Punkt des Laserstrahls in dem Verbindungsmaterial gesetzt ist, wodurch das Verbindungsmaterial nach dem Durchführen des Platzierungsschritts für ein Schutzelement zersetzt wird; und einen Ablöseschritt eines Trägersubstrats zum Ablösen des Trägersubstrats von den Bauelementen, um die Chips, welche die einzelnen Bauelemente daran tragen, nach dem Durchführen des Zersetzungsschritts für das Verbindungsmaterial zu trennen, beinhaltet, bereitgestellt.
  • Vorzugsweise ist in dem Platzierungsschritt für ein Schutzelement der Wafer in einer Öffnung eines Rahmens platziert und die hintere Seite des Wafers und ein äußerer Umfang des Rahmens sind einander mit einem haftvermittelnden Band verbunden, sodass das haftvermittelnde Band als das Schutzelement an der hinteren Seite des Wafers durch Tragen des Wafers an dem Rahmen platziert ist. Vorzugsweise beinhaltet das Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Erfindung ferner einen Aufnahmeschritt zum ausdehnen des Abstands zwischen den Bauelementen und Aufnehmen der Bauelemente von dem haftvermittelnden Band nachdem der Ablöseschritt für ein Trägersubstrat durchgeführt wurde.
  • Vorzugsweise beinhaltet der Schneidschritt einen aus einem Schneidschritt, der eine Schneidklinge verwendet, einem Schleifschritt, der einen Laserstrahl verwendet, einem Schleifschritt, der ein Plasmaätzen verwendet, und einem Schneidschritt, der ein Nassätzen verwendet.
  • Das Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Erfindung ist im Vergleich zu konventionellen Verfahren zum Bearbeiten eines Wafers auf der Basis der DBG-Technologie dazu in der Lage, den Wafer in einer dünneren Konfiguration durch Schleifen auszugestalten ohne zu verursachen, dass Bauelement verstreut oder gebrochen werden, während der Wafer geschliffen wird. Als ein Ergebnis ist es möglich, kleinere und dünnere einzelne, getrennte Bauelementchips aus dem Wafer herzustellen.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst wird am besten durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren verstanden, welche eine bevorzugte Ausführung von der Erfindung zeigen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1A und 1B sind perspektivische Ansichten, welche einen Integrationsschritt zeigen;
  • 2 ist eine perspektivische Ansicht, die einen Schleifschritt einer hinteren Seite zeigt;
  • 3A des 3C sind perspektivische Ansichten, die einen Schneidschritt zeigen;
  • 4 ist eine perspektivische Ansicht, die einen Platzierungsschritt eines Schutzelements zeigt;
  • 5A und 5B sind Ansichten, die einen Zersetzungsschritt eines Verbindungsmaterials zeigen;
  • 6 ist eine perspektivische Ansicht, die einen Ablöseschritt eines Trägersubstrats zeigt; und
  • 7 ist eine Querschnittsansicht, die einen Aufnahmeschritt zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • (Integrationsschritt)
  • Ein Verfahren zum Bearbeiten eines Wafers entsprechend einer Ausführungsform der vorliegenden Erfindung wird im Folgenden mit Bezug zu den begleitenden Figuren beschrieben. Zuerst, wie in 1A und 1B gezeigt, ist ein Trägersubstrat 3 mit einer Flächenseite 2a eines Halbleiters-Wafers 2, an welchem Bauelemente 22 ausgebildet sind, durch einen Haftvermittler verbunden, welche aus bekannten Verbindungsmaterialien wie einem Epoxidkunststoff oder Polyimidkunststoff gewählt ist, um einen verbundenen Wafer W bereitzustellen (Integrationsschritt). Der Halbleiter-Wafer 2 beinhaltet zum Beispiel einen Siliziumwafer, der eine Dicke von 200 μm aufweist. Mehrere Teilungslinien 21 sind in einem Gittermuster an der Flächenseite 2a des Halbleiter-Wafers 2 ausgebildet. Die Bauelemente 22, welche ICs, LSIs oder dergleichen sein können, sind in jeweiligen Bereichen angeordnet, welche durch Teilungslinien 21 an der Flächenseite 2a des Halbleiters Wafers 2 begrenzt sind. Das Trägersubstrat 3 ist aus einem Material hergestellt, welches aus Glas, Saphir usw. gewählt ist, und vorzugsweise aus einem transparenten Material gewählt.
  • (Schleifschritt für die hintere Seite)
  • Nachdem der Halbleiter-Wafer 2 und das Trägersubstrat 3 miteinander durch das Verbindungsmaterial wie oben beschrieben verbunden wurden, wird ein Schleifschritt für eine hintere Seite ausgeführt, um eine hintere Seite 2b des Halbleiter-Wafers 2 zu schleifen. Der Schleifschritt für die hintere Seite wird unter Verwendung einer Schleifvorrichtung 4, die in 2 gezeigt ist, durchgeführt. Wie in 2 gezeigt, beinhaltet die Schleifvorrichtung 4 einen Einspanntisch 41, um ein Werkstücks, d. h. den verbundenen Wafer W, daran zu halten, und ein Schleifmittel 43, das einen Schleifstein 42 zum Schleifen des Werkstücks beinhaltet, das an dem Einspanntisch 41 gehalten wird. Zum Durchführen des Schleifschritts der hinteren Seite unter Verwendung der Schleifvorrichtung 4 wird das Trägersubstrat 3 des verbunden Wafers W an dem Einspanntisch 41 platziert und ein Saugmittel, das nicht dargestellt ist, wirkt, um den verbundenen Wafer W an dem Einspanntisch 41 unter einem Saugen zu halten. Darum ist der verbundenen Wafer W, der an dem Einspanntisch 41 gehalten wird, an diesem Ort daran gesichert, wobei die hintere Seite 2b des Halbleiter-Wafers 2 nach oben zeigt. Nachdem der verbundenen Wafer W sicher an dem Einspanntisch 41 gehalten wird, wird der Einspanntisch 41 mit zum Beispiel 300 Umdrehungen/min in der Richtung gedreht, welche durch einen Pfeil 41a angedeutet wird, während gleichzeitig die Schleifsteine 42 des Schleifmittels 43 bei 6000 Umdrehungen/min zum Beispiel in der Richtung gedreht werden, die durch einen Pfeil 42a angedeutet ist, und in Kontakt mit der hinteren Seite 2b des Halbleiter-Wafers zwei gehalten wird, wodurch die hintere Seite 2b bis zu einer vorbestimmten, überbleibenden Dicke in dem Bereich von 5 μm bis 10 μm zum Beispiel geschliffen wird.
  • (Schneidschritt)
  • Nachdem der Schleifschritt für die hintere Seite zum Schleifen der hinteren Seite 2b des Halbleiter-Wafers 2 durchgeführt wurde, wird ein Schneidschritt ausgeführt, um den Halbleiter-Wafer 2 von seiner hinteren Seite 2b entlang der Teilungslinien 21 in Chips zu schneiden, welche die einzelnen Bauelemente 22 daran tragen.
  • Der Schneidschritt wird unter Verwendung einer Schneidvorrichtung 5, die in 3A gezeigt ist, durchgeführt. Wie in 3A gezeigt, beinhaltet die Schneidvorrichtung 5 einen Einspanntisch 51, um ein Werkstück d. h. einen verbundenen Wafer W zu halten, ein Schneidmittel 52 zum Schneiden des Werkstücks, das an dem Einspanntisch 51 gehalten wird, und ein Bildaufnahmemittel 53 zum Aufnehmen eines Bildes des Werkstücks, das an dem Einspanntisch 51 gehalten wird. Der Einspanntisch 51 ist so angeordnet, dass das Werkstück unter einem Ansaugen daran hält und ist in der Schneid-Zufuhrrichtung, die durch einen Pfeil X in 3A angedeutet ist, durch ein Schneid-Zufuhrmittel, das nicht dargestellt ist, beweglich.
  • Das Schneidmittel 52 beinhaltet ein Spindelgehäuse 521, dass ich im Wesentlichen horizontal erstreckt, eine Spindel 522, die drehbar durch das Spindelgehäuse 521 getragen wird, und eine Schneidklinge 523, die an dem Spitzenende der Spindel 522 montiert ist und eine ringförmige Schneidkante 523a aufweist. Die Spindel 522 ist drehbar in der Richtung, welche durch einen Pfeil 522a angedeutet ist, durch einen Servomotor, der nicht dargestellt ist, der in dem Spindelgehäuse 521 angeordnet ist. Das Bildaufnahmemittel 53 beinhaltet ein Mikroskop, ein Aufbringungsmittel für Infrarotstrahlung, ein optisches Mittel wie eine Kamera mit einem infrarot-ladungsgekoppelten Bauelement (CCD), usw. Das Bildaufnahmemittel 53 sendet ein aufgenommenes Bildsignal zu einem Steuerungsmittel, das nicht dargestellt ist, welches eine Bildverarbeitung wie eine Mustererkennung durchführt, um eine der Teilungslinien 21 an der Flächenseite 2a des Halbleiter Wafers 2 mit der Schneidklinge 523 auszurichten, wodurch ein ausrichten eines Bereichs erreicht wird, der geschnitten werden soll. Falls der Halbleiter-Wafer 2 Durchgangselektroden aufweist, welche sich von der Flächenseite 2a zu der hinteren Seite 2b erstrecken, kann der Ausrichtungsprozess mit Bezug zu den Durchgangselektroden ausgeführt werden.
  • Nach dem obigen Ausrichtungsprozess wird der Einspanntisch 51, der den verbundenen Wafer W daran hält, zu einer Anfangsposition für ein Schneiden bewegt, um ein Schneiden des Bereichs, der zu schneiden ist, zu beginnen. An der Anfangsposition für ein Schneiden wird die Schneidklinge 523 nach unten eingeführt und mit einer vorbestimmten Geschwindigkeit gedreht, während gleichzeitig der Einspanntisch 51 mit einer vorbestimmten Schneidgeschwindigkeit in der Richtung, welche durch den Pfeil X angedeutet wird, zu einer Position für ein Schneiden bewegt wird, welche durch den Pfeil X angedeutet ist, wodurch eine geschnittenen Nut 21a in dem Halbleiter-Wafer 2 von der hinteren Seite 2b ausgebildet wird, worauf der Einspanntisch 51 ein Bewegen beendet. Die Schneidklinge 523 wird dann angehoben und der Einspanntisch 51 wird in der Richtung, die durch einen Pfeil Y (Index-Zufuhrrichtung) angedeutet ist, bewegt, bis eine andere Teilungslinien 21, entlang welcher der verbundenen Wafer W zu schneiden ist, in Ausrichtung mit der Schneidklinge 523 positioniert ist, wodurch der Ausbildungsschritt für eine geschnittenen Nut, der oben beschrieben ist (siehe 3A), folgt. Der Ausbildungsschritt für eine geschnittenen Nut wird entlang sämtlicher der Teilungslinien 21 an dem Halbleiter-Wafer 2 (siehe 3B) ausgeführt. In der vorliegenden Ausführungsform ist die Tiefe, auf welche die Schneidklinge 523 den verbundenen Wafer W schneidet, so gesetzt, dass sie den Halbleiter-Wafer 2 schneidet. Jedoch, falls notwendig, kann die Tiefe, bis zu welcher die Schneidklinge 523 den verbundenen Wafer W schneidet, so gesetzt sein, dass sie auch das Verbindungsmaterial W schneidet, welches als der Haftvermittler dient, durch welchen das Trägersubstrat 3 an dem Halbleiter-Wafer 2 verbunden ist. Der Schneidschritt ist jetzt abgeschlossen.
  • (Platzierungsschritt für Schutzelement)
  • Auf den obigen Schneidschritt, der an dem Halbleiter-Wafer 2 durchgeführt wurde, folgt ein Platzierungsschritt für ein Schutzelement, in welchem ein haftvermittelnden des Band T als ein Schutzelement an der hinteren Seite 2b des Halbleiter-Wafers 2 aufgebracht ist. Insbesondere, wie in 4 gezeigt, wird der Halbleiter-Wafer 2, d. h. die hintere Seite 2b des Halbleiter Wafers 2 an einer Flächenseite des haftvermittelnden Bands T aufgebracht, welches als ein Schutzelement dient, dessen äußerer umfängliche Abschnitt an einem ringförmigen Rahmen F montiert ist, sodass das haftvermittelnde Band T die innere Öffnung des ringförmigen Rahmens 11 bedeckt. Der Platzierungsschritt für ein Schutzelement ist jetzt abgeschlossen. Der verbundenen Wafer W, der an dem haftvermittelnden Band T aufgebracht ist, weist das Trägersubstrat 3 nach oben ausgerichtet auf.
  • (Zersetzungsschritt für ein Verbindungsmaterial)
  • Wenn der Platzierungsschritt für ein Schutzelement abgeschlossen ist, wird ein Zersetzungsschritt für ein Verbindungsmaterial unter Verwendung der Laserbearbeitungsvorrichtung durchgeführt, die mit einem Aufbringungsmittel 6 für einen Laserstrahl bereitgestellt ist, wie in 5A gezeigt. Die Laserbearbeitungsvorrichtung kann eine bekannte sein und ihr gesamter Aufbau und Details dieser werden im Folgenden nicht beschrieben, da sie keinen direkten Einfluss auf die vorliegende Erfindung haben.
  • In Vorbereitung für den Zersetzungsschritt für ein Verbindungsmaterial, wie in 5A und 5B gezeigt, wird das haftvermittelnden Band T des verbundenen Wafers W nach dem Durchführen des Platzierungsschritts für ein Schutzelement an einem Einspanntisch, der nicht dargestellt ist, der Laserbearbeitungsvorrichtung platziert. Ein Saugmittel, das nicht dargestellt ist, wirkt, um den verbundenen Wafer W unter einem Saugen an dem Einspanntisch durch das haftvermittelnde Band T (Halteschritt des Wafers) zu halten. Obwohl nicht in 5A gezeigt, wird der ringförmige Rahmen F durch ein geeignetes Rahmenhalteelement gehalten, das an dem Einspanntisch angeordnet ist.
  • Nachdem der Halteschritt für den Wafer wie oben beschrieben durchgeführt wurde, wird der Einspanntisch, an welchem der verbundene Wafer W unter einem Saugen gehalten wird, zu einem Bearbeitungsbereich bewegt, wo er direkt unter einem Strahlkondenser 61 des Aufbringungsmittel 6 für einen Laserstrahl, wie in 5A gezeigt, platziert wird. Danach, wie in 5B gezeigt, wird das Aufbringungsmittel 6 für einen Laserstrahl durch ein Steuerungssignal von einem nicht dargestellten Steuerungsmittel mit Energie versorgt, um das Verbindungsmaterial B, welches das Trägersubstrat 3 und den Halbleiter-Wafer 2 verbindet, von der Seite des Trägersubstrats 3 des verbundenen Wafers W mit einem gepulsten Laserstrahl zu Bestrahlen, der eine Wellenlänge aufweist, welche durch das Trägersubstrats 3, das zum Beispiel aus Saphir hergestellt ist, und welches durch das Verbindungsmaterial B, das aus einem Epoxidkunststoff zum Beispiel hergestellt ist, absorbiert wird, wodurch das Verbindungsmaterial B zersetzt wird. Während das Verbindungsmaterial B so mit dem gepulsten Laserstrahl bestrahlt wird, wird der Einspanntisch in der Bearbeitungs-Zufuhrrichtung, welche durch einen Pfeil X angedeutet ist, und in der Index-Zufuhrrichtung, welche durch einen Pfeil Y angedeutet ist, bewegt, sodass der Fokuspunkt des gepulsten Laserstrahls, der von dem Strahlkondenser 61 emittiert wird, gesteuert wird, sodass er über die gesamten verbundenen Oberflächen des Halbleiter-Wafers 2 und des Trägersubstrats 3 des verbundenen Wafers W aufgebracht wird. Als ein Ergebnis wird das Verbindungsmaterial B, das den Halbleiter-Wafer 2 und das Träger Substrats 3 verbindet und dazwischen eingefügt ist, in seiner Gesamtheit zersetzt, wodurch dieses seine Verbindungsfunktion, um den Halbleiter-Wafer 2 und das Trägersubstrat 3 zu verbinden, verliert. Der Zersetzungsschritt für ein Verbindungsmaterial ist jetzt abgeschlossen.
  • Bearbeitungsbedingungen in dem Aufbringungsschritt für einen Laserstrahl sind zum Beispiel wie folgt gegeben:
    Lichtquelle: YAG-Laser
    Wellenlänge: 150 nm
    Wiederholungsfrequenz: 50 kHz
    Leistung: 0,2 W
    Strahldurchmesser: 50 μm
    Pulsbreite: 10 ns
    Zufuhrgeschwindigkeit: 200 mm/s
  • (Ablöseschritt für ein Trägersubstrat)
  • Auf den Zersetzungsschritt für ein Verbindungsmaterial folgt ein Ablöseschritt für ein Trägersubstrat, in dem das Trägersubstrat 3 von dem Halbleiter-Wafer 2 abgelöst wird, wodurch der Halbleiter-Wafer 2 in Chips getrennt wird, welche die einzelnen Bauelemente 22 daran tragen (siehe 6). Wenn der Zersetzungsschritt für ein Verbindungsmaterial abgeschlossen ist, wird der Einspanntisch, an welchen der verbundene Wafer W platziert ist, zu einer Ablöseposition bewegt, an welchem ein Ablösemechanismus 7 angeordnet ist. In der Ablöseposition wird der verbundene Wafer W, der an dem Einspanntisch gehalten wird, unmittelbar unterhalb eines Saugmittels 71 positioniert, das an einem Trägermittel 72 getragen wird, und das Saugmittel 71 wird abgesenkt. Saugpads 712a bis 712c, die durch einen Saugdurchgang 711 des Saugmittels 71 durch das Trägermittel 72 getragen werden, werden in Kontakt mit dem Trägersubstrat 3 gebracht. Wenn die Saugpads 712a bis 712c das Trägersubstrat 3 kontaktieren wird ein Saugmittel, das nicht dargestellt ist, dazu gebracht, einen negativen Druck durch das Trägermittel 72 und den Saugdurchgang 711 an den Saugpads 712a bis 712c aufzubringen, wodurch das Träger Substrats 3 unter einem Saugen angezogen wird. Wenn die Saugpads 712a bis 712c das Träger Substrats 3 unter einem Saugen anziehen, werden die Saugpads 712a bis 71c, welche das Trägersubstrat 3 unter einem Saugen anziehen, nach oben von dem verbunden Wafer W, wie in 6 gezeigt, bewegt, wodurch das Trägersubstrat 3 von dem Halbleiter-Wafer 2 abgelöst wird. Der Ablöseschritt für ein Trägersubstrat ist jetzt beendet. Wenn der Ablöseschritt für ein Trägersubstrat abgeschlossen ist, wird das Trägersubstrat 3, welches abgelöst wurde, in einem Behälter für ein Trägersubstrats, der nicht gezeigt ist, aufgenommen. Die Bauelemente 22, welche an dem Träger Substrats 3 verbunden waren, werden jetzt einzeln an dem haftvermittelnden Band T gehalten, das an dem Einspanntisch platziert ist.
  • (Aufnahmeschritt)
  • Nachdem der Ablöseschritt für das Trägersubstrat abgeschlossen ist, wird ein Aufnahmeschritt durchgeführt, um die Bauelemente 22 von dem haftvermittelnden Band T abzulösen. Der Aufnahmeschritt wird durch eine Aufnahmevorrichtung 8 durchgeführt, die teilweise in 7 gezeigt ist. Die Aufnahmevorrichtung 8 beinhaltet ein Rahmenhalteelement 81, mehrere Klemmen 82, die an dem Rahmenhalteelement 81 zum Halten des ringförmigen Rahmens 11 montiert sind, der an einer oberen Oberfläche des Rahmenhalteelements 81 platziert ist, und einer Ausdehnungstrommel 83 in der Form eines hohlen Zylinders, der an mindestens einem oberen Ende davon offen ist, um das haftvermittelnden Band T, das an dem ringförmigen Rahmen F montiert ist, der in seiner Position durch die Klemmen 82 gehalten wird, wobei die einzelnen Bauelemente 22 an der oberen Oberfläche des haftvermittelnden Bands T getragen werden, auszudehnen. Das Rahmenhalteelement 81 ist vertikal beweglich durch ein Trägermittel 823 getragen, welches mehrere Luftzylinder 823a, die um die Ausdehnungstrommel 83 angeordnet sind, und mehrere Kolbenstangen 823b beinhaltet, die sich nach oben von den jeweiligen Luftzylindern 823a erstrecken.
  • Die Ausdehnungstrommel 83 weist einen Durchmesser auf, der kleiner als der innere Durchmesser des ringförmigen Rahmens F und größer als der äußere Durchmesser des Halbleiter-Wafers 2 ist, der an dem haftvermittelnden Band T, das an dem ringförmigen Rahmen F montiert ist, aufgebracht ist. Wie in 7 gezeigt, kann die Aufnahmevorrichtung 8 wählbar eine Position, die durch die gestrichelten Linien angedeutet ist, in welcher das Rahmenhalteelement 81 und das obere Ende der Ausdehnungsformel 83 miteinander ausgerichtet liegen, und eine Position einnehmen, die durch durchgezogene Linien angedeutet ist, in welcher das Rahmenhalteelement 81 durch das Trägermittel 823 abgesenkt ist, um das obere Ende der Ausdehnungstrommel 83 dazu zu bringen, höher als das obere Ende des Rahmenhalteelements 81 zu sein.
  • Wenn das Rahmenhalteelement 81 durch das Trägermittel 823 abgesenkt wird, um das obere Ende der Ausdehnungstrommel 83 von der Position mit gestrichelter Linie zu der Position mit durchgezogene Linie relativ zu ändern, in welcher das obere Ende der Ausdehnungstrommel 83 höher als obere Ende des Rahmenhalteelements 81 ist, wird das haftvermittelnden Band T, das an dem ringförmigen Rahmen F montiert ist, radial nach außen durch einen Kontakt mit dem oberen Ende der Ausdehnungstrommel 83 ausgedehnt. Als ein Ergebnis wird eine Zugkraft radial nach außen an dem Halbleiter-Wafer 2 aufgebracht, der an dem haftvermittelnde Band T aufgebracht ist, wodurch die Abstände zwischen den einzelnen Bauelementen 22, die schon getrennt wurden, erhöht werden. Danach wird eine Aufnahmezange 84 betätigt, um die Bauelemente 22, die so beabstandet wurden, einzelnen von dem haftvermittelnden Band T aufzunehmen, und diese zu einem Behälter zu tragen, der nicht gezeigt ist. Der Aufnahmeschritt ist nun abgeschlossen, wodurch das Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Erfindung abgeschlossen ist. Entsprechend der vorliegenden Erfindung wird das Verbindungsmaterial B genauso wie der Halbleiter-Wafer 2 in dem Schneidschritt geschnitten. Jedoch ist die vorliegende Erfindung nicht auf solche Schneiddetails beschränkt. Falls das Verbindungsmaterial B nicht vollständig getrennt ist sondern ungeschnitten in dem Schneidschritt überbleibt, kann es vollständig getrennt werden, wenn das haftvermittelnde Band T in dem Aufnahmeschritt gedehnt wird.
  • Mit der obigen Anordnung der vorliegenden Erfindung, wird, bevor die geschnittenen Nuten in dem Wafer entlang der Teilungslinien ausgebildet werden, die hintere Seite des Wafers geschliffen, während die Flächenseite davon durch ein Trägersubstrat getragen wird. Darum, da keine einzelnen Bauelemente verstreut oder gebrochen in dem Schneidschritt für eine hintere Seite werden können, ist die vorliegende Erfindung dahingehend vorteilhaft, dass kleinere oder dünnere Bauelementchips, die eine quadratische Form so klein wie 1 mm an jeder Seite oder eine Dicke von 10 μm oder weniger aufweisen, einfach hergestellt werden können.
  • In der obigen Ausführungsformen wird eine Schneidklinge als ein spezielles Mittel zum Ausführen des Schneidschritts verwendet, um geschnittenen Nuten entlang der Teilungslinien auszubilden. Jedoch ist die vorliegende Erfindung nicht darauf beschränkt die Schneidklinge zu verwenden. Das Mittel zum Ausbilden der geschnittenen Nuten kann eines von verschiedenen Schneidmitteln wie ein Laserstrahl, Plasmaätzen, Nassätzen usw. sein.
  • In dem Platzierungsschritt für ein Schutzelement entsprechend der obigen Ausführungsformen ist der Wafer in der Öffnung eines ringförmigen Rahmens platziert und die hintere Seite des Wafers und der äußere Umfang des ringförmigen Rahmens werden miteinander durch das haftvermittelnden Band verbunden, sodass das haftvermittelnden Band als das Schutzelement an der hinteren Seite des Wafers platziert ist, in dem der Wafer an dem ringförmigen Formrahmen getragen wird. Jedoch ist die vorliegende Erfindung nicht auf ein solches Detail des Platzierungsschritts für ein Schutzelement beschränkt. Ein Band, das als ein Schutzelement dient, das in einer Form ist, die identisch zu der des Wafers ist, kann an der hinteren Seite des Wafers aufgebracht werden, oder die Flächenseite des Wafers kann mit einer Kunststoffschicht beschichtet werden, die als ein Schutzelement dient.
  • In der obigen Ausführungsformen folgt auf den Schleifschritt für die hintere Seite unmittelbar der Schneidschritt. Jedoch, falls die Bauelemente, die herzustellen sind, die an dem Wafer ausgebildet sind, Leistungseinrichtungen sind, kann ein Schritt zum Ausbilden von Elektroden an der hinteren Seite des Wafers zwischen dem Schleifschritt für die hintere Seite und dem Schneidschritt hinzugefügt werden.
  • Die vorliegende Erfindung ist nicht auf Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die beigefügten Ansprüche definiert und alle Änderungen und Modifikationen, die in das äquivalente des Umfangs der Ansprüche fallen, sind dadurch von der Erfindung eingeschlossen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 1999-040520 [0003, 0004]

Claims (3)

  1. Verfahren zum Bearbeiten eines Wafers durch Teilen eines Wafers mit Bauelementen, die an Bereichen an einer Flächenseite davon ausgebildet sind, die durch mehrere Teilungslinien getrennt sind, entlang der Teilungslinien in Chips, welche die einzelnen Bauelemente daran tragen, wobei das Verfahren umfasst: einen Integrationsschritt zum Platzieren eines Trägersubstrats in einer gegenüberliegenden Relation zu der Flächenseite des Wafers und integralen Verbinden des Trägersubstrats an der Flächenseite des Wafers mit einem Verbindungsmaterial; einen Schleifschritt für eine hintere Seite zum Schleifen einer hinteren Seite des Wafers, um den Wafer dünn auszugestalten, nach dem Durchführen des Integrationsschritts; einen Schneidschritt zum Schneiden des Wafers entlang der Teilungslinien von der geschliffenen, hinteren Seite des Wafers in die Chips, welche die einzelnen Bauelemente daran tragen; einen Platzierungsschritt für ein Schutzelement zum Platzieren eines Schutzelements an der hinteren Seite des Wafers, welcher entlang der Teilungslinien geschnitten wurde; einen Zersetzungsschritt für ein Verbindungmaterial zum Aufbringen eines Laserstrahls, der eine Wellenlänge aufweist, die dazu geeignet ist, in dem Trägersubstrat in einem Zustand zu transmittieren, in dem ein fokussierter Punkt des Laserstrahls in dem Verbindungsmaterial gesetzt ist, wodurch das Verbindungsmaterial zersetzt wird, nachdem der Platzierungsschritt für ein Schutzelement durchgeführt wurde; und einen Ablöseschritt für ein Trägersubstrat zum Ablösen des Trägersubstrats von den Bauelementen, um die Chips, welche die einzelnen Bauelemente daran tragen, zu trennen, nachdem der Zersetzungsschritt für ein Verbindungsmaterial durchgeführt wurde.
  2. Verfahren zum Bearbeiten eines Wafers nach Anspruch 1, wobei in dem Platzierungsschritt für ein Schutzelement der Wafer in einer Öffnung eines Rahmens platziert ist und die hintere Seite des Wafers und ein innerer Umfang des Rahmens miteinander durch ein haftvermittelndes Band verbunden sind, sodass das haftvermittelnde Band als ein Schutzelement an der hinteren Seite des Wafers platziert ist, indem der Wafer an dem Rahmen getragen wird, wobei das Verfahren ferner umfasst: einen Aufnahmeschritt zum Ausdehnen des haftvermittelnden Bands, um Abstände zwischen den Bauelementen zu erhöhen und die Bauelemente von dem haftvermittelnden Band aufzunehmen, nachdem der Ablöseschritt für ein Trägersubstrat durchgeführt wurde.
  3. Verfahren zum Bearbeiten eines Wafers nach Anspruch 1 oder 2, wobei der Schneidschritt einen beliebigen eines Schneidschritts, der eine Schneidklinge verwendet, eines Schneidschritts, der einen Laserstrahl verwendet, eines Schneidschritts, der ein Plasmaätzen verwendet, und eines Schneidschritts, der ein Nassätzen verwendet, beinhaltet.
DE102016224033.1A 2015-12-04 2016-12-02 Bearbeitungsverfahren für einen Wafer Active DE102016224033B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-237184 2015-12-04
JP2015237184A JP2017103406A (ja) 2015-12-04 2015-12-04 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
DE102016224033A1 true DE102016224033A1 (de) 2017-06-08
DE102016224033B4 DE102016224033B4 (de) 2024-05-29

Family

ID=58722539

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016224033.1A Active DE102016224033B4 (de) 2015-12-04 2016-12-02 Bearbeitungsverfahren für einen Wafer

Country Status (6)

Country Link
US (1) US10083849B2 (de)
JP (1) JP2017103406A (de)
KR (1) KR20170066251A (de)
CN (1) CN107039341A (de)
DE (1) DE102016224033B4 (de)
TW (1) TWI703625B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6980421B2 (ja) * 2017-06-16 2021-12-15 株式会社ディスコ ウエーハの加工方法
CN107733389B (zh) * 2017-11-01 2020-12-01 深圳市深汕特别合作区应达利电子科技有限公司 一种石英晶体大片及利用其制造小型晶片的方法
JP6991673B2 (ja) * 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
JP7201342B2 (ja) * 2018-06-06 2023-01-10 株式会社ディスコ ウエーハの加工方法
CN109746796A (zh) * 2019-01-10 2019-05-14 湘潭大学 一种用于SiC晶圆的划片装置及方法
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
TWI267913B (en) * 2005-09-23 2006-12-01 Advanced Semiconductor Eng Wafer dicing method
JP2010045151A (ja) 2008-08-12 2010-02-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2011187479A (ja) * 2010-03-04 2011-09-22 Disco Corp ウエーハの加工方法
JP2011216753A (ja) * 2010-04-01 2011-10-27 Panasonic Corp 半導体装置及びその製造方法
JP2011253939A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
JP5580800B2 (ja) * 2010-10-29 2014-08-27 東京応化工業株式会社 積層体、およびその積層体の分離方法
US8999768B2 (en) * 2011-03-14 2015-04-07 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
JP5911750B2 (ja) * 2012-05-14 2016-04-27 アルバック成膜株式会社 ウェハ支持体およびその製造方法
US20140103499A1 (en) 2012-10-11 2014-04-17 International Business Machines Corporation Advanced handler wafer bonding and debonding
JP6215544B2 (ja) * 2013-03-18 2017-10-18 株式会社ディスコ ウエーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN107039341A (zh) 2017-08-11
TW201724244A (zh) 2017-07-01
US20170162420A1 (en) 2017-06-08
JP2017103406A (ja) 2017-06-08
TWI703625B (zh) 2020-09-01
DE102016224033B4 (de) 2024-05-29
KR20170066251A (ko) 2017-06-14
US10083849B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102016224033A1 (de) Bearbeitungsverfahren für einen Wafer
DE102005004827B4 (de) Wafer-Unterteilungsverfahren
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE102005004845B4 (de) Wafer-Unterteilungsverfahren
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE102017206401A1 (de) Verfahren zum bearbeiten eines sic-und wafers
DE102015002542A1 (de) Waferteilungsverfahren
DE102016224214A1 (de) Bearbeitungsverfahren für einen Wafer
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE102008022745A1 (de) Waferunterteilungsverfahren
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102014207012A1 (de) Bearbeitungsverfahren für ein plattenförmiges Werkstück
DE102012218212A1 (de) Verfahren für Trägerfilm
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102017219343A1 (de) Verfahren zum bearbeiten eines wafers
DE102016224035A1 (de) Bearbeitungsverfahren für einen Wafer
DE102016202073A1 (de) Einspanntisch einer Bearbeitungsvorrichtung
DE102021207672A1 (de) Si-substratherstellungsverfahren
DE102019218374A1 (de) Bearbeitungsverfahren für einen wafer
DE102016221544A1 (de) Waferbearbeitungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division