TWI783395B - 晶圓薄化方法 - Google Patents

晶圓薄化方法 Download PDF

Info

Publication number
TWI783395B
TWI783395B TW110107568A TW110107568A TWI783395B TW I783395 B TWI783395 B TW I783395B TW 110107568 A TW110107568 A TW 110107568A TW 110107568 A TW110107568 A TW 110107568A TW I783395 B TWI783395 B TW I783395B
Authority
TW
Taiwan
Prior art keywords
wafer
thinning method
front surface
front side
present
Prior art date
Application number
TW110107568A
Other languages
English (en)
Other versions
TW202236403A (zh
Inventor
董悅明
楊家銘
潘冠霖
陳俊瑋
呂建德
Original Assignee
華泰電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華泰電子股份有限公司 filed Critical 華泰電子股份有限公司
Priority to TW110107568A priority Critical patent/TWI783395B/zh
Priority to US17/215,417 priority patent/US20220285217A1/en
Publication of TW202236403A publication Critical patent/TW202236403A/zh
Application granted granted Critical
Publication of TWI783395B publication Critical patent/TWI783395B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明之晶圓薄化方法包含：提供一晶圓，該晶圓具有一正面以及與該正面相對的一背面；以一研磨砂輪磨削該晶圓的該背面以薄化該晶圓至一預定厚度；以一切割刀對該晶圓的該正面進行切割；以化學藥水或電漿製程對該晶圓的該背面進行咬蝕以薄化該晶圓；以及將該晶圓分離成複數晶粒。

Description

晶圓薄化方法
本發明係有關一種晶圓加工方法，特別是關於一種晶圓薄化方法。
半導體元件隨著發展有輕薄短小化的趨勢，相對的晶片厚度也變得越來越小。現行晶圓薄化方法需要透過磨削技術來完成，但是晶圓線路層與矽層比例無法滿足特定要求，導致磨削後的晶圓容易發生龜裂而影響良率。
有鑒於此，本發明提供一種晶圓薄化方法，可將晶圓薄化至所需厚度，且不會使晶圓產生龜裂。
為達上述目的，本發明之晶圓薄化方法的第一實施例包含：提供一晶圓，該晶圓具有一正面以及與該正面相對的一背面；以一研磨砂輪磨削該晶圓的該背面以薄化該晶圓至一預定厚度；以一切割刀對該晶圓的該正面進行切割；以化學藥水或電漿製程對該晶圓的該背面進行咬蝕以薄化該晶圓；以及將該晶圓分離成複數晶粒。
本發明之晶圓薄化方法的第二實施例包含：提供一晶圓，該晶圓具有一正面以及與該正面相對的一背面；以一研磨砂輪磨削該晶圓的該背面以薄化該晶圓至一預定厚度；以雷射光束對該晶圓的該正面進行切 割；以化學藥水或電漿製程對該晶圓的該背面進行咬蝕以薄化該晶圓；以及將該晶圓分離成複數晶粒。
根據本發明之晶圓薄化方法，可將晶圓薄化至所需厚度，且不會使晶圓產生龜裂。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯，下文特舉本發明實施例，並配合所附圖示，作詳細說明如下。
110:晶圓
111:正面
112:背面
114:切割痕
116:線路層
122:保護膜
123:保護膜
131:附接膜
132:外框
141:附接膜
142:外框
191:研磨砂輪
192:切割刀
193:化學藥水/電漿製程
210:晶圓
211:正面
212:背面
214:雷射痕
216:線路層
222:保護膜
241:附接膜
242:外框
291:研磨砂輪
292:雷射光束
293:化學藥水/電漿製程
當結合附圖閱讀時，自以下詳細描述最好地理解本揭露之態樣。應注意，根據業界中之標準實務，各種構件未按比例繪製。實際上，為論述清楚起見，可任意增大或減小各種構件之尺寸。
圖1至12顯示本發明晶圓薄化方法的第一實施例的流程。
圖13至22顯示本發明晶圓薄化方法的第二實施例的流程。
以下揭示內容提供用於實施本揭露之不同特徵的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一構件在第二構件上方或上之形成可包括第一構件與第二構件直接接觸地形成之實施例，且亦可包括額外構件可在第一構件與第二構件之間形成使得第一構件與第二構件可不直接接觸之實施例。另外，本揭露可能在各種實例中重複參考數字及/或字母。此重複係出於簡單及清晰之目的，且本身並不指示所論述之各種實施例及/或組態之間的關係。
另外，本文中為易於描述而可能使用諸如「下伏」、「下方」、「下部」、「上覆」、「上部」及其類似者等空間相對術語，以描述如諸圖中所說明的一個元件或構件與另一或多個元件或構件的關係。除諸圖中所描繪之定向以外，空間相對術語意欲涵蓋在使用或操作中之裝置的不同定向。設備可以其他方式定向(旋轉90度或位於其他定向)，且本文中所使用之空間相對描述詞同樣可相應地進行解釋。
請參考圖1至12，其顯示本發明之晶圓薄化方法的第一實施例的流程。
如圖1所示，根據本發明之晶圓薄化方法的第一實施例，首先提供一未經加工的晶圓110，該晶圓110具有一正面111以及與該正面111相對的一背面112。此外，該晶圓110的該正面111上具有一線路層116。
然後，如圖2所示，根據本發明之晶圓薄化方法的第一實施例，將一保護膜122貼附在該晶圓110的該正面111，以保護該線路層116免於受到損傷。
接著，如圖3所示，根據本發明之晶圓薄化方法的第一實施例，以工作台的保持面(未顯示)保持該晶圓110上的該保護膜122，並以一研磨砂輪191磨削該晶圓110的該背面112，使該晶圓110薄化至一預定厚度。圖4所示者係該晶圓110磨削後已薄化至該預定厚度。
然後，如圖5所示，根據本發明之晶圓薄化方法的第一實施例，貼附一附接膜131於薄化後的該晶圓110的該背面112，同時將該晶圓110固定在一外框132上，並去除貼附於該晶圓110的該正面111上的該保護膜122。
接著，如圖6所示，根據本發明之晶圓薄化方法的第一實施例，將該晶圓110進行機械切割。詳言之，將該外框132固定，並有一工作台保持該晶圓110的背面112(未顯示)，而後以一切割刀192沿著設定在該晶圓110的該正面111上的分割預定線(未顯示)進行切割，以形成預定深度的切割痕。圖7所示者係該晶圓110的該正面111切割後形成複數切割痕114。
於一實施方式中，切割刀192進行切割時的轉速為30000~55000rpm。切割痕114的深度為(25~350)±5μm、寬度為(10~60)±3μm。
之後，如圖8所示，根據本發明之晶圓薄化方法的第一實施例，移除該晶圓110的該背面112上的該附接膜131與該外框132，並於該晶圓110的該正面111貼附一保護膜123。
於本發明的另一實施方式，可先於該晶圓110的該正面111貼附該保護膜123，之後才移除該晶圓110的該背面112上的該附接膜131與該外框132。
之後，如圖9所示，根據本發明之晶圓薄化方法的第一實施例，以化學藥水或電漿製程193對該晶圓110的該背面112咬蝕，以薄化該晶圓110至所需厚度。圖10所示者係該晶圓110已薄化至該所需厚度。
於一實施方式中，該晶圓110被咬蝕後的厚度是(20~300)±3μm。
然後，如圖11所示，根據本發明之晶圓薄化方法的第一實施例，貼附一附接膜141於薄化後的該晶圓110的該背面112，同時將該晶圓110固定在一外框142上，並去除貼附於該晶圓110的該正面111上的該保護膜123。
之後，如圖12所示，根據本發明之晶圓薄化方法的第一實施例，固定該外框142，然後對該附接膜141施予向外力量以進行擴片之動作，使該晶圓110沿著該些切割痕114分離成複數晶粒。
請參考圖13至22，其顯示本發明之晶圓薄化方法的第二實施例的流程。
如圖13所示，根據本發明之晶圓薄化方法的第二實施例，首先提供一未經加工的晶圓210，該晶圓210具有一正面211以及與該正面211相對的一背面212。此外，該晶圓210的該正面211上具有一線路層216。
然後，如圖14所示，根據本發明之晶圓薄化方法的第二實施例，將一保護膜222貼附在該晶圓210的該正面211，以保護該線路層216免於受到損傷。
接著，如圖15所示，根據本發明之晶圓薄化方法的第二實施例，以工作台的保持面(未顯示)保持該晶圓210上的該保護膜222，並以一研磨砂輪291磨削該晶圓210的該背面212，使該晶圓210薄化至一預定厚度。圖16所示者係該晶圓210磨削後已薄化至該預定厚度。
然後，如圖17所示，根據本發明之晶圓薄化方法的第二實施例，對該晶圓210進行雷射切割。詳言之，從該晶圓210的該背面212側使用對該晶圓210具有穿透性的雷射光束292，將該雷射光束292聚焦在該晶圓210內部預定位置，沿著設定在該晶圓210的該正面211上的分割預定線(未顯示)對該晶圓210進行切割，以在該晶圓210內部形成一改質層(未顯示)。圖18所示者係該晶圓210的該正面211切割後形成複數雷射痕214。
於一實施方式中，該雷射光束292係為不可見光，其波長為1200~1500nm。
之後，如圖19所示，根據本發明之晶圓薄化方法的第二實施例，以化學藥水或電漿製程293對該晶圓210的該背面212咬蝕，以薄化該晶圓210至所需厚度。圖20所示者係該晶圓210已薄化至該所需厚度。
於一實施方式中，該晶圓210被咬蝕後的厚度是(20~300)±3μm。
然後，如圖21所示，根據本發明之晶圓薄化方法的第二實施例，貼附一附接膜241於薄化後的該晶圓210的該背面212，同時將該晶圓210固定在一外框242上，並去除貼附於該晶圓210的該正面211上的該保護膜222。
之後，如圖22所示，根據本發明之晶圓薄化方法的第二實施例，固定該外框242，然後對該附接膜241施予向外力量以進行擴片之動作，使該晶圓210沿著該些雷射痕214分離成複數晶粒。
根據本發明之晶圓薄化方法，可將晶圓薄化至所需厚度，且不會使晶圓產生龜裂。
雖然本發明已以前述實施例揭示，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與修改。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110:晶圓
112:背面
114:切割痕
116:線路層
123:保護膜
193:化學藥水/電漿製程

Claims (10)

  1. 一種晶圓薄化方法，包含：提供一晶圓，該晶圓具有一正面以及與該正面相對的一背面；以一研磨砂輪磨削該晶圓的該背面以薄化該晶圓至一預定厚度；以一切割刀對該晶圓的該正面進行切割；以化學藥水或電漿製程對該晶圓的該背面進行咬蝕以薄化該晶圓；以及將該晶圓分離成複數晶粒。
  2. 如請求項1之晶圓薄化方法，還包含：在磨削該晶圓之前，將一保護膜貼附在該晶圓的該正面；在該晶圓進行切割之前，實行下列步驟：貼附一附接膜於該晶圓的該背面，並將該晶圓固定在一外框；以及去除貼附於該晶圓的該正面上的該保護膜。
  3. 如請求項1之晶圓薄化方法，還包含：在進行化學藥水或電漿製程之前，將一保護膜貼附在該晶圓的該正面；在進行化學藥水或電漿製程之後，實行下列步驟：貼附一附接膜於該晶圓的該背面，並將該晶圓固定在一外框；以及去除貼附於該晶圓的該正面上的該保護膜。
  4. 如請求項1之晶圓薄化方法，其中，該切割刀進行切割時的轉速為30000~55000rpm。
  5. 如請求項1之晶圓薄化方法，其中，該切割刀於該晶圓的該正面上形成複數切割痕，該些切割痕的深度為(25~350)±5μm、寬度為(10~60)±3μm。
  6. 如請求項1之晶圓薄化方法，其中，該晶圓被咬蝕後的厚度是(20~300)±3μm。
  7. 一種晶圓薄化方法，包含：提供一晶圓，該晶圓具有一正面以及與該正面相對的一背面；以一研磨砂輪磨削該晶圓的該背面以薄化該晶圓至一預定厚度；以雷射光束對該晶圓的該正面進行切割；以化學藥水或電漿製程對該晶圓的該背面進行咬蝕以薄化該晶圓；以及將該晶圓分離成複數晶粒。
  8. 如請求項7之晶圓薄化方法，其中，在進行化學藥水或電漿製程之後，該晶圓薄化方法還包含：貼附一附接膜於該晶圓的該背面，並將該晶圓固定在一外框。
  9. 如請求項7之晶圓薄化方法，其中，該雷射光束的波長為1200~1500nm。
  10. 如請求項7之晶圓薄化方法，其中，該晶圓被咬蝕後的厚度是(20~300)±3μm。
TW110107568A 2021-03-03 2021-03-03 晶圓薄化方法 TWI783395B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110107568A TWI783395B (zh) 2021-03-03 2021-03-03 晶圓薄化方法
US17/215,417 US20220285217A1 (en) 2021-03-03 2021-03-29 Wafer thinning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110107568A TWI783395B (zh) 2021-03-03 2021-03-03 晶圓薄化方法

Publications (2)

Publication Number Publication Date
TW202236403A TW202236403A (zh) 2022-09-16
TWI783395B true TWI783395B (zh) 2022-11-11

Family

ID=83116346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107568A TWI783395B (zh) 2021-03-03 2021-03-03 晶圓薄化方法

Country Status (2)

Country Link
US (1) US20220285217A1 (zh)
TW (1) TWI783395B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200426931A (en) * 2003-01-20 2004-12-01 Shinko Electric Ind Co Method for dicing wafer
TW201724244A (zh) * 2015-12-04 2017-07-01 Disco Corp 晶圓的加工方法
TW201742130A (zh) * 2016-03-17 2017-12-01 Disco Corp 晶圓之加工方法
TW201832278A (zh) * 2016-11-30 2018-09-01 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
US20200051878A1 (en) * 2016-08-08 2020-02-13 Semiconductor Components Industries, Llc Semiconductor wafer and method of probe testing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
US9991164B2 (en) * 2016-06-22 2018-06-05 Semiconductor Components Industries, Llc Semiconductor die singulation methods
US11817304B2 (en) * 2019-12-30 2023-11-14 Micron Technology, Inc. Method of manufacturing microelectronic devices, related devices, systems, and apparatus
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200426931A (en) * 2003-01-20 2004-12-01 Shinko Electric Ind Co Method for dicing wafer
TW201724244A (zh) * 2015-12-04 2017-07-01 Disco Corp 晶圓的加工方法
TW201742130A (zh) * 2016-03-17 2017-12-01 Disco Corp 晶圓之加工方法
US20200051878A1 (en) * 2016-08-08 2020-02-13 Semiconductor Components Industries, Llc Semiconductor wafer and method of probe testing
TW201832278A (zh) * 2016-11-30 2018-09-01 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備

Also Published As

Publication number Publication date
US20220285217A1 (en) 2022-09-08
TW202236403A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
KR102163441B1 (ko) 웨이퍼의 가공 방법
US7172951B2 (en) Apparatus for controlled fracture substrate singulation
US8198705B2 (en) Ultra-thin die and method of fabricating same
JP5151104B2 (ja) 電子部品の製造方法
JP6730891B2 (ja) ウエーハの加工方法
JP6713212B2 (ja) 半導体デバイスチップの製造方法
TW200411755A (en) Method of processing a semiconductor wafer
JP2005032903A (ja) 半導体装置及びその製造方法
JP2005050997A (ja) 半導体素子分離方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
TW202003150A (zh) 全邊切削之晶圓加工方法
JP6509614B2 (ja) ウエーハの分割方法
JP2008258412A (ja) シリコンウエハの個片化方法
JP5936312B2 (ja) 半導体ウエーハの加工方法
TWI783395B (zh) 晶圓薄化方法
JP2009283802A (ja) 半導体装置の製造方法
CN111490007A (zh) 背面金属光刻法图案化管芯切割系统和相关方法
JPH0774131A (ja) ダイシング装置及び半導体チップの加工方法
JP2004221423A (ja) 半導体装置の製造方法
JP2016063012A (ja) 半導体装置の製造方法
TW201545220A (zh) 半導體結構的製造方法
JP6558973B2 (ja) デバイスチップの製造方法
TWI267913B (en) Wafer dicing method
JP4553878B2 (ja) 半導体装置の製造方法
CN115050642A (zh) 晶圆薄化方法