JP2016063012A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016063012A JP2016063012A JP2014188526A JP2014188526A JP2016063012A JP 2016063012 A JP2016063012 A JP 2016063012A JP 2014188526 A JP2014188526 A JP 2014188526A JP 2014188526 A JP2014188526 A JP 2014188526A JP 2016063012 A JP2016063012 A JP 2016063012A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- substrate
- adhesive layer
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Recrystallisation Techniques (AREA)
- High Energy & Nuclear Physics (AREA)
- Led Device Packages (AREA)
- Thin Film Transistor (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
【課題】半導体基板の破損を抑制しつつ、半導体基板と支持基板とを分離する。【解決手段】半導体基板と、第１の接着剤層と、第２の接着剤層と、支持基板とを具備する接着体を形成して半導体基板を加工した後に、第１の接着剤層の周縁部が露出するように支持基板の一部と第２の接着剤層の一部とを研削し、支持基板の第２の接着剤層との接着面の反対面から厚さ方向に支持基板の一部を研削し、少なくとも支持基板の一部に支持基板の平面に沿って延在する脆弱部を形成し、支持基板の平面上で脆弱部の延在方向と交差する方向に沿って支持基板を引き剥がすことにより、支持基板と半導体基板とを分離する。【選択図】図１
Description
実施形態の発明は、半導体装置の製造方法に関する。
シリコンウェーハ等の半導体基板を薄化する工程や、半導体基板の平面の一部に回路パターンを形成する工程、さらには半導体基板にＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）等の貫通電極を形成する工程等の半導体基板の加工工程では、半導体基板における加工面の平坦性を高めるため、反りを矯正した状態で半導体基板と支持基板とを接着剤を用いて貼り合わせて半導体基板を加工する方法が知られている。
半導体基板を加工した後、半導体基板と支持基板とを分離する必要がある。半導体基板と支持基板とを分離する方法としては、例えば治具等を用いて垂直方向に半導体基板または支持基板を引っ張って半導体基板と支持基板とを分離する方法が考えられる。しかしながら、貼り合わせに用いられる接着剤において、半導体基板および支持基板に対する接着強度が高いため、垂直方向に半導体基板または支持基板を引っ張っても半導体基板と支持基板とを分離することは困難である。
また、半導体基板と支持基板とを分離する方法としては、半導体基板または支持基板を曲げながら引き剥がす方法が考えられる。加工後の半導体基板は非常に薄く、曲げると破損しやすいため、支持基板を曲げながら引き剥がすことが好ましい。しかしながら、支持基板は剛性が高いため、支持基板を曲げながら引き剥がすことは困難である。
実施形態の発明が解決しようとする課題は、半導体基板の破損を抑制しつつ半導体基板と支持基板とを分離することである。
実施形態の半導体装置の製造方法では、半導体基板と、半導体基板の平面の一部を覆うように半導体基板に接着された第１の接着剤層と、第１の接着剤層を覆うように半導体基板に接着され第１の接着剤層よりも高い半導体基板に対する接着強度を有する第２の接着剤層と、第１の接着剤層および第２の接着剤層を挟んで半導体基板に対向するように第２の接着剤層に接着された支持基板とを具備する接着体を形成して半導体基板を加工した後に、第１の接着剤層の周縁部が露出するように支持基板の一部と第２の接着剤層の一部とを研削し、支持基板の第２の接着剤層との接着面の反対面から厚さ方向に支持基板の一部を研削し、少なくとも支持基板の一部に支持基板の平面に沿って延在する脆弱部を形成し、支持基板の平面上で脆弱部の延在方向と交差する方向に沿って支持基板を引き剥がすことにより、支持基板と半導体基板とを分離する。
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、各実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
（第１の実施形態）
図１は、半導体装置の製造方法例を示すフローチャートである。図１に示す半導体装置の製造方法例は、半導体基板加工工程（Ｓ１−１）と、トリミング工程（Ｓ１−２）と、支持基板薄化工程（Ｓ１−３）と、脆弱部形成工程（Ｓ１−４）と、分離工程（Ｓ１−５）と、洗浄工程（Ｓ１−６）と、ダイシング工程（Ｓ１−７）と、を少なくとも具備する。なお、各工程の順序は、図１に示す順序に限定されない。さらに、上記工程について、図２ないし図１０を参照して説明する。図２ないし図１０は、半導体装置の製造方法例を説明するための図である。
図１は、半導体装置の製造方法例を示すフローチャートである。図１に示す半導体装置の製造方法例は、半導体基板加工工程（Ｓ１−１）と、トリミング工程（Ｓ１−２）と、支持基板薄化工程（Ｓ１−３）と、脆弱部形成工程（Ｓ１−４）と、分離工程（Ｓ１−５）と、洗浄工程（Ｓ１−６）と、ダイシング工程（Ｓ１−７）と、を少なくとも具備する。なお、各工程の順序は、図１に示す順序に限定されない。さらに、上記工程について、図２ないし図１０を参照して説明する。図２ないし図１０は、半導体装置の製造方法例を説明するための図である。
半導体基板加工工程（Ｓ１−１）では、図２に示すように、半導体基板１と、半導体素子２と、接着剤層３と、接着剤層４と、支持基板５と、を具備する接着体を形成して半導体基板１を加工する。半導体基板１の加工は特に限定されないが、加工例としては例えば厚さ方向に半導体基板１の一部を研削する薄化工程や、半導体基板１の平面の一部に回路パターンを形成する回路パターン形成工程、半導体基板１を貫通するＴＳＶ等の貫通電極を形成する貫通電極形成工程等が挙げられる。また、図２では、半導体素子２を形成した後に半導体基板１を加工する例を図示しているが、これに限定されず、半導体素子２を形成する前に半導体基板１を加工してもよい。
半導体基板１は、半導体基板加工工程（Ｓ１−１）を経て得られる半導体基板である。例えば、薄化工程を経て得られる半導体基板１の厚さは、例えば５０μｍ以上１００μｍ以下である。また、回路パターン形成工程を経て得られる半導体基板１は、平面の一部に設けられた回路パターンを有する。なお、回路パターン形成工程において半導体素子２を形成してもよい。さらに、貫通電極形成工程を経て得られる半導体基板１は、半導体基板１を貫通する貫通電極を有する。
半導体基板１は、例えば単結晶シリコン基板等のシリコン基板を有する。シリコン基板は、貫通電極形成や薄化等の加工が容易であるため好ましい。なお、半導体基板１の平面形状は、例えば円状または矩形状である。ここでは、円状の平面形状を有する半導体基板１を用いる場合について説明する。また、例えばサファイヤ基板、ガリウムヒ素基板等を半導体基板１として用いてもよい。
半導体素子２は、半導体基板１の平面の一部に設けられる。半導体素子２としては、例えばトランジスタ等を設けることができ、ＮＡＮＤフラッシュメモリのメモリ素子等を設けることができる。なお、必ずしも接着体に半導体素子２を設けなくてもよい。
接着剤層３は、半導体素子２を覆うように半導体基板１に接着される。すなわち、接着剤層３は、半導体基板１の平面の一部を覆うように半導体基板１に接着される。接着剤層３としては、例えばグリス状の油脂等の表面張力により接着が可能な液状材料を用いることができ、例えば炭化水素系樹脂等を用いることができる。
接着剤層４は、接着剤層３を覆うように半導体基板１に接着される。このとき、例えば半導体基板１の平面および側面を覆うように接着剤層４を設けることにより、加工時や搬送時の半導体基板１の破損を抑制することができる。半導体基板１に対する接着剤層４の接着強度は、半導体基板１に対する接着剤層３の接着強度よりも高いことが好ましい。接着強度は、例えばＪＩＳ規格に基づく剥離試験等により測定可能な値である。
接着剤層４としては、例えばアクリル系樹脂、炭化水素系樹脂（ポリシクロオレフィン樹脂、テルペン樹脂、石油樹脂等）、ノボラックタイプのフェノール樹脂等を主成分とする接着剤の１つまたは複数を混合させて用いることができる。接着剤層４は、例えばスピンコータ等の塗布装置を用いて半導体基板１または支持基板５を回転させながら表面に材料を塗布することにより形成される。上記方法により、例えば、５μｍ以上１００μｍ以下の厚さの均一な接着剤層４を形成することができる。なお、接着剤層４の形成に適用可能な方法を用いて接着剤層３を形成してもよい。
支持基板５は、接着剤層３および接着剤層４を挟んで半導体基板１に対向するように接着剤層４に接着される。支持基板５の厚さは、材質や求められる強度によって適宜設定される。支持基板５の側面は、面取り等が行われることにより曲面であるがこれに限定されない。支持基板５の平面形状は、例えば円状または矩形状である。ここでは、円状の平面形状を有する支持基板５を用いる場合について説明する。支持基板５としては、例えばガラス基板、シリコン基板、アルミナ基板、炭化ケイ素（ＳｉＣ）基板、アルミニウム基板、ステンレス基板、または樹脂基板等を用いることができる。
半導体基板加工工程（Ｓ１−１）で用いられる半導体基板と支持基板との接着体は、異なる複数の接着剤層を挟んで半導体基板と支持基板とが接着された構造を有する。よって、例えば予め半導体基板の反りを矯正しつつ接着剤層により半導体基板と支持基板とを貼り合わせることにより、半導体基板の平坦性が向上し、加工工程における半導体基板に対する加工精度を高めることができる。
トリミング工程（Ｓ１−２）では、接着剤層３の周縁部が露出するように接着剤層４の一部を研削する（トリミングともいう）。例えば、図３に示すように回転式ステージ７に接着体を固定して回転させる。さらに、ダイヤモンドブレード等のブレード６を回転させてブレード６の少なくとも側面を接着剤層４に接触させる。これにより、接着剤層４の一部および支持基板５の一部を研削することができる。このとき、支持基板５の一部を研削してもよい。また、半導体基板１の一部も研削してもよいが、半導体素子２に重畳する部分に到達しないように研削する。
ブレード６としては、例えばダイシングブレードを用いることができる。このとき、複数回に分けて接着剤層４の一部を研削することで接着剤層３の周縁部を露出させてもよい。また、ダイシングブレードよりも厚い幅を有するブレードを用いて１回の研削で接着剤層３の周縁部を露出させてもよい。トリミングに用いられるブレードをトリミングブレードともいう。なお、ブレードによる研削方法に限定されず、接着剤層４の研削が可能であれば他の方法を用いてもよい。
支持基板薄化工程（Ｓ１−３）では、支持基板５における接着剤層４との接着面の反対面（支持基板５の露出面ともいう）から厚さ方向に支持基板５の一部を研削する。例えば、図４に示すように半導体基板１における接着剤層４との接着面の反対面（半導体基板１の露出面ともいう）を保持テープ８に貼り付け、保持テープ８の接着体との接着面と同一面を保持リング９に貼り付ける。支持基板５に対する保持テープ８の接着強度は、半導体基板１に対する接着剤層３の接着強度よりも高いことが好ましい。その後、接着体を保持リング９ごと反転させる。さらに、保持テープ８をテーブル１０に吸着保持させた状態で、砥石１１等により支持基板５の一部を研削することができる。このとき、支持基板５の厚さが例えば０．３ｍｍ以下になるまで研削することが好ましい。
脆弱部形成工程（Ｓ１−４）では、支持基板５の平面に沿って延在する脆弱部５１を形成する。例えば、図５に示すようにダイヤモンドブレード等のブレード１２を用いて支持基板５の露出面から支持基板５の一部に切れ込みを形成することにより、脆弱部５１を形成することができる。これにより、支持基板５は、脆弱部５１に沿って分割された分割体となる。このとき、接着剤層４まで切れ込みが到達してもよいが、半導体素子２に到達しないように接着剤層４の途中まで切れ込みを形成することにより、半導体素子２および半導体基板１の損傷を抑制することができる。ブレード１２としては、例えばダイシングブレード等を用いることができる。なお、ブレード１２の代わりに、トリミング工程（Ｓ１−２）で用いられるブレード６を用いてもよい。
脆弱部５１は、支持基板５において、剛性が低い領域（低剛性領域）である。脆弱部５１の幅は、例えば０．２ｍｍ以下であることが好ましい。脆弱部５１の平面形状は特に限定されないが、例えば線状、短冊状等であってもよい。脆弱部５１は、例えば図６に示すように、平面視において支持基板５が分割されるように延在することが好ましい。すなわち、支持基板５の割線となるように脆弱部５１を設けることが好ましい。例えば、脆弱部５１は、支持基板５の剥離方向と略垂直な方向（垂直方向または垂直方向から±１０度以内の方向）に延在するように設けられる。
また、図６に示すように支持基板５の剥離方向に沿って複数の脆弱部５１を設けてもよい。このとき、複数の脆弱部５１の間隔は、例えば３ｍｍ以下であることが好ましい。脆弱部５１を形成することにより、半導体基板１と支持基板５とを分離する際に支持基板５を曲げやすくすることができる。
分離工程（Ｓ１−５）では、支持基板５の平面上で脆弱部５１の延在方向と交差する方向（剥離方向）に沿って支持基板５を引き剥がすことにより、半導体基板１と支持基板５とを分離する。例えば、図７に示すように支持基板５の研削面に転写テープ１３を貼り合わせ、転写テープ１３を曲げながら支持基板５を引っ張る。これにより、脆弱部５１に沿って分割された支持基板５の分割体が転写テープ１３に転写され、接着剤層３の一部を剥離面として支持基板５を引き剥がすことができる。このとき、半導体基板１上に接着剤層３の残渣物３ａが生じる場合がある。なお、支持基板５の引っ張り方向は、図７に示す方向に限定されない。また、図７では、引き剥がしにより脆弱部５１に沿って接着剤層４が分割されているが、必ずしも接着剤層４が分割されなくてもよい。
転写テープ１３の引っ張り方法は、特に限定されず、例えば転写テープ１３を熱転写テープに貼り付け、ローラを用いて熱転写テープを引き込むことにより転写テープ１３を引っ張ってもよい。また、支持基板５の剥離が可能であれば、他の剥離方法を用いて支持基板５を剥離してもよい。
洗浄工程（Ｓ１−６）では、図８に示すように半導体基板１の残渣物３ａを除去する。例えば、純水または有機溶剤等の薬液を用いて残渣物３ａを除去することができる。有機溶剤としては、例えばｐ−メンタン、ｄ−リモネン、ｐ−メンタン、アセトン、メチルエチルケトン、シクロヘキサノン、メチルイソアミルケトン、２−ヘプタノン、Ｎ−メチル−２−ピロリドン等のケトン類；エチレングリコール、エチレングリコールモノアセテート、ジエチレングリコール、ジエチレングリコールモノアセテート、プロピレングリコール、プロピレングリコールモノアセテート、ジプロピレングリコール又はジプロピレングリコールモノアセテートのモノメチルエーテル、モノエチルエーテル、モノプロピルエーテル、モノブチルエーテルまたはモノフェニルエーテル等の多価アルコール類及びその誘導体；ジオキサンのような環式エーテル類；並びに乳酸メチル、乳酸エチル、酢酸メチル、酢酸エチル、酢酸ブチル、ピルビン酸メチル、ピルビン酸エチル、メトキシプロピオン酸メチル、エトキシプロピオン酸エチル等のエステル類、メシチレン等の炭化水素類等を用いることができる。これらの中から、使用する接着剤に応じて１種以上を適宜選択し使用すればよい。なお、分離工程（Ｓ１−５）において、残渣物３ａが生じない場合には、洗浄工程（Ｓ１−６）を省略してもよい。
ダイシング工程（Ｓ１−７）では、半導体素子２に応じて半導体基板１を個片化する。例えば、図９に示すように、半導体基板１を保持テープ８から剥がした後、周縁がウェハリング１４に固定されたエキスパンドテープ１５上に接着テープ１６を挟んで半導体基板１を貼り付ける。さらに、ウェハリング１４とエキスパンドリング１７との間に高低差を設けることによりエキスパンドテープ１５を引き伸ばし、ダイヤモンドブレード等のブレード１８により半導体基板１を切断する。以上により、半導体基板１を個片化することができる。なお、ブレード１８の代わりにトリミング工程（Ｓ１−２）で用いられるブレード６を用いてもよい。
なお、トリミング工程（Ｓ１−２）の前にダイシング工程（Ｓ１−７）を行ってもよい。トリミング工程（Ｓ１−２）の前にダイシング工程（Ｓ１−７）を行う場合、例えば図１０に示すように、周縁がウェハリング１４に固定されたエキスパンドテープ１５上に図２に示す接着体を貼り付ける。なお、支持基板５とエキスパンドテープ１５との間に接着テープを設けてもよい。さらに、ウェハリング１４とエキスパンドリング１７との間に高低差を設けることによりエキスパンドテープ１５を引き伸ばし、ブレード１８により半導体基板１を切断する。以上により、半導体基板１を個片化することができる。なお、半導体素子２を形成する前に半導体基板１を加工する場合には、ダイシング工程（Ｓ１−７）を設けなくてもよい。
以上のように、本実施形態における半導体装置の製造方法では、高い剛性を有する支持基板と半導体基板との接着体を形成して半導体基板を加工する。その後、支持基板の一部に脆弱部を形成し、脆弱部に交差する方向に沿って半導体基板から支持基板を引き剥がす。支持基板の一部に脆弱部を形成することにより、当該脆弱部を支点として支持基板が曲がりやすくなる。よって、脆弱部を形成した後に支持基板を半導体基板から引き剥がすことにより、支持基板のみを曲げて半導体基板と支持基板とを分離することができる。従って、半導体基板の破損を抑制することができる。
（第２の実施形態）
本実施形態では、第１の実施形態における半導体装置の製造方法例と脆弱部形成工程（Ｓ１−４）が異なる半導体装置の製造方法例について説明する。なお、第１の実施形態の半導体装置の製造方法例と同じ工程については第１の実施形態の説明を適宜援用することができる。
本実施形態では、第１の実施形態における半導体装置の製造方法例と脆弱部形成工程（Ｓ１−４）が異なる半導体装置の製造方法例について説明する。なお、第１の実施形態の半導体装置の製造方法例と同じ工程については第１の実施形態の説明を適宜援用することができる。
本実施形態の半導体装置の製造方法例は、第１の実施形態の半導体装置の製造方法例と同様に、半導体基板加工工程（Ｓ１−１）と、トリミング工程（Ｓ１−２）と、支持基板薄化工程（Ｓ１−３）と、脆弱部形成工程（Ｓ１−４）と、分離工程（Ｓ１−５）と、洗浄工程（Ｓ１−６）と、ダイシング工程（Ｓ１−７）と、を少なくとも具備する。半導体基板加工工程（Ｓ１−１）、トリミング工程（Ｓ１−２）、支持基板薄化工程（Ｓ１−３）、洗浄工程（Ｓ１−６）、およびダイシング工程（Ｓ１−７）については、第１の実施形態の半導体装置の製造方法例と同様であるため、ここでは説明を省略する。
第２の実施形態における脆弱部形成工程（Ｓ１−４）および分離工程（Ｓ１−５）について、図１１および図１２を参照して説明する。図１１および図１２は、半導体装置の製造方法例を説明するための図である。
脆弱部形成工程（Ｓ１−４）では、接着剤層４に到達しない深さの脆弱部５１を形成する。例えば、図１１に示すように、ブレード１２を用いて支持基板５の露出面から支持基板５の一部に接着剤層４まで到達しないように支持基板５の途中まで切れ込みを形成することにより、脆弱部５１を形成することができる。その他の条件については、第１の実施形態における脆弱部形成工程（Ｓ１−４）と同様の条件を適用することができる。
分離工程（Ｓ１−５）では、支持基板５の平面上で脆弱部５１の延在方向と交差する方向（剥離方向）に沿って支持基板５を引き剥がすことにより、半導体基板１と支持基板５とを分離する。例えば、図１２に示すように支持基板５の研削面に転写テープ１３を貼り合わせ、転写テープ１３を曲げながら支持基板５を引っ張る。図１２では支持基板５を引き剥がすことにより、脆弱部５１に沿って支持基板５が分割され、支持基板５の分割体が剥離されているが、必ずしも支持基板５が分割されなくてもよい。その他の条件については、第１の実施形態における分離工程（Ｓ１−５）と同様の条件を適用することができる。
以上のように、本実施形態における半導体装置の製造方法では、接着剤層に到達しない深さの切れ込みを形成することにより脆弱部を形成する。これにより、第１の実施形態の半導体装置の製造方法例と比較して、半導体基板の破損をさらに抑制することができる。
（第３の実施形態）
本実施形態では、第１の実施形態における半導体装置の製造方法例と脆弱部形成工程（Ｓ１−４）が異なる半導体装置の製造方法例について説明する。第１の実施形態の半導体装置の製造方法例と同じ工程については第１の実施形態の説明を適宜援用することができる。
本実施形態では、第１の実施形態における半導体装置の製造方法例と脆弱部形成工程（Ｓ１−４）が異なる半導体装置の製造方法例について説明する。第１の実施形態の半導体装置の製造方法例と同じ工程については第１の実施形態の説明を適宜援用することができる。
本実施形態の半導体装置の製造方法例は、第１の実施形態の半導体装置の製造方法例と同様に、半導体基板加工工程（Ｓ１−１）と、トリミング工程（Ｓ１−２）と、支持基板薄化工程（Ｓ１−３）と、脆弱部形成工程（Ｓ１−４）と、分離工程（Ｓ１−５）と、洗浄工程（Ｓ１−６）と、ダイシング工程（Ｓ１−７）と、を少なくとも具備する。半導体基板加工工程（Ｓ１−１）、トリミング工程（Ｓ１−２）、支持基板薄化工程（Ｓ１−３）、洗浄工程（Ｓ１−６）およびダイシング工程（Ｓ１−７）については、第１の実施形態の半導体装置の製造方法例と同様であるため、ここでは説明を省略する。
第３の実施形態における脆弱部形成工程（Ｓ１−４）および分離工程（Ｓ１−５）について、図１３および図１４を参照して説明する。図１３および図１４は、半導体装置の製造方法例を説明するための図である。
脆弱部形成工程（Ｓ１−４）では、例えば図１３に示すように、半導体基板１に吸収される波長を有するレーザ光１９等の電磁波を、支持基板５の接着剤層４との接着面の反対面から光学系１９ａを用いて支持基板５の一部に照射することにより、脆弱部５１を形成する。例えば、光学系１９ａを用いてレーザ光１９を集光することができる。レーザ光１９が照射された支持基板５の一部は、昇華または蒸発に伴う体積膨張により支持基板５から解離される。解離により支持基板５の一部に形成される溝が脆弱部５１となる。上記工程をアブレーションともいう。脆弱部５１は、接着剤層４に到達しない深さを有することが好ましい。その他の条件については、第１の実施形態における脆弱部形成工程（Ｓ１−４）と同様の条件を適用することができる。
レーザ光１９等の電磁波は、例えば紫外線領域以下の波長（例えば４００ｎｍ以下の波長）を有することが好ましい。紫外線領域以下の波長を有する電磁波は、単結晶シリコン等の半導体基板に吸収されるため好ましい。また、レーザ光１９等の電磁波は、半導体素子２に照射されないことが好ましい。半導体素子２に対する電磁波の影響を抑制するため、支持基板５と接着剤層４との間に電磁波遮蔽性を有する保護層を設けてもよい。さらに、レーザ光１９としてパルス発振のレーザ光を用いてもよい。
分離工程（Ｓ１−５）では、支持基板５の平面上で脆弱部５１の延在方向と交差する方向（剥離方向）に沿って支持基板５を引き剥がすことにより、半導体基板１と支持基板５とを分離する。例えば、図１４に示すように支持基板５の研削面に転写テープ１３を貼り合わせ、転写テープ１３を曲げながら支持基板５を引っ張る。図１４では、支持基板５を引き剥がすことにより、脆弱部５１に沿って支持基板５が分割され、支持基板５の分割体が剥離されているが、必ずしも支持基板５が分割されなくてもよい。その他の条件については、第１の実施形態における分離工程（Ｓ１−５）と同様の条件を適用することができる。
以上のように、本実施形態における半導体装置の製造方法では、レーザ光等の電磁波を照射してアブレーションにより支持基板５の一部を解離させることにより脆弱部を形成する。これにより、分離の際に半導体基板の破損を抑制することに加え、脆弱部の加工を高速化することができる。
（第４の実施形態）
本実施形態では、第１の実施形態における半導体装置の製造方法例と脆弱部形成工程（Ｓ１−４）が異なる半導体装置の製造方法例について説明する。第１の実施形態の半導体装置の製造方法例と同じ工程については第１の実施形態の説明を適宜援用することができる。
本実施形態では、第１の実施形態における半導体装置の製造方法例と脆弱部形成工程（Ｓ１−４）が異なる半導体装置の製造方法例について説明する。第１の実施形態の半導体装置の製造方法例と同じ工程については第１の実施形態の説明を適宜援用することができる。
本実施形態の半導体装置の製造方法例は、第１の実施形態の半導体装置の製造方法例と同様に、半導体基板加工工程（Ｓ１−１）と、トリミング工程（Ｓ１−２）と、支持基板薄化工程（Ｓ１−３）と、脆弱部形成工程（Ｓ１−４）と、分離工程（Ｓ１−５）と、洗浄工程（Ｓ１−６）と、ダイシング工程（Ｓ１−７）と、を少なくとも具備する。半導体基板加工工程（Ｓ１−１）、トリミング工程（Ｓ１−２）、支持基板薄化工程（Ｓ１−３）、洗浄工程（Ｓ１−６）、およびダイシング工程（Ｓ１−７）については、第１の実施形態の半導体装置の製造方法例と同様であるため、ここでは説明を省略する。
第４の実施形態における脆弱部形成工程（Ｓ１−４）および分離工程（Ｓ１−５）について、図１５および図１６を参照して説明する。図１５および図１６は、半導体装置の製造方法例を説明するための図である。ここでは、支持基板５に単結晶シリコン基板を用いる例について説明する。
脆弱部形成工程（Ｓ１−４）では、例えば図１５に示すように、半導体基板１を透過する波長を有するレーザ光２０等の電磁波を、支持基板５の接着剤層４との接着面の反対面から光学系２０ａを用いて支持基板５の一部に照射することにより、脆弱部５１を形成する。例えば、光学系２０ａを用いてレーザ光２０を集光することができる。レーザ光２０が照射された支持基板５の一部は、非晶質または多結晶に結晶構造が変質する。結晶構造が変質した領域（欠陥領域ともいう）が脆弱部５１となる。なお、欠陥領域から亀裂が支持基板５の内部に延伸していてもよい。脆弱部５１は、接着剤層４に到達しない深さを有することが好ましい。また、脆弱部５１は、支持基板５の内部に設けられ、表面に露出しなくてもよい。さらに、単結晶シリコン基板に限定されず、上記欠陥領域が形成可能であれば他の基板を支持基板５として用いてもよい。
レーザ光２０等の電磁波は、例えば紫外線領域を超える波長（例えば４００ｎｍを超える波長）を有することが好ましい。赤外線領域等の紫外線領域を超える波長を有する電磁波は、単結晶シリコン等の半導体基板１を透過するため好ましい。このため、半導体基板１の内部に脆弱部５１を設けることができる。レーザ光２０等の電磁波は、半導体素子２に照射されないことが好ましい。半導体素子２に対する電磁波の影響を抑制するため、支持基板５と接着剤層４との間に電磁波遮蔽性を有する保護層を設けてもよい。さらに、レーザ光２０としてパルス発振のレーザ光を用いてもよい。
分離工程（Ｓ１−５）では、支持基板５の平面上で脆弱部５１の延在方向と交差する方向（剥離方向）に沿って支持基板５を引き剥がすことにより、半導体基板１と支持基板５とを分離する。例えば、図１６に示すように支持基板５の研削面に転写テープ１３を貼り合わせ、転写テープ１３を曲げながら支持基板５を引っ張る。図１６では、支持基板５を引き剥がすことにより、脆弱部５１に沿って支持基板５が分割され、支持基板５の分割体が剥離されているが、必ずしも支持基板５が分割されなくてもよい。その他の条件については、第１の実施形態における分離工程（Ｓ１−５）と同様の条件を適用することができる。
以上のように、本実施形態における半導体装置の製造方法では、レーザ光等の電磁波を照射して支持基板５の一部に支持基板５の結晶構造を変質させた欠陥領域を形成することにより脆弱部を形成する。これにより、分離の際に半導体基板の破損を抑制することに加え、脆弱部の加工工程を高速化することができる。
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体基板、２…半導体素子、３…接着剤層、３ａ…残渣物、４…接着剤層、５…支持基板、６…ブレード、７…回転式ステージ、８…保持テープ、９…保持リング、１０…テーブル、１１…砥石、１２…ブレード、１３…転写テープ、１４…ウェハリング、１５…エキスパンドテープ、１６…接着テープ、１７…エキスパンドリング、１８…ブレード、１９…レーザ、１９ａ…光学系、２０…レーザ、２０ａ…光学系、５１…脆弱部。
Claims (5)
- 半導体基板と、前記半導体基板の平面の一部を覆うように前記半導体基板に接着された第１の接着剤層と、前記第１の接着剤層を覆うように前記半導体基板に接着され前記第１の接着剤層よりも高い前記半導体基板に対する接着強度を有する第２の接着剤層と、前記第１の接着剤層および前記第２の接着剤層を挟んで前記半導体基板に対向するように前記第２の接着剤層に接着された支持基板とを具備する接着体を形成して前記半導体基板を加工する半導体装置の製造方法であって、
前記半導体基板を加工した後に、前記第１の接着剤層の周縁部が露出するように前記支持基板の一部と前記第２の接着剤層の一部とを研削し、
前記支持基板の前記第２の接着剤層との接着面の反対面から厚さ方向に前記支持基板の一部を研削し、
少なくとも前記支持基板の一部に前記支持基板の平面に沿って延在する脆弱部を形成し、
前記支持基板の平面上で前記脆弱部の延在方向と交差する方向に沿って前記支持基板を引き剥がすことにより、前記支持基板と前記半導体基板とを分離する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
ブレードを用いて前記支持基板における前記第２の接着剤層との接着面の反対面から少なくとも前記支持基板の一部に切れ込みを形成することにより、前記脆弱部を形成する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記半導体基板に吸収される波長を有する電磁波を前記支持基板における前記第２の接着剤層との接着面の反対面から前記支持基板の一部に照射して前記支持基板の一部を昇華または蒸発に伴う体積膨張により解離させることにより、前記脆弱部を形成する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記半導体基板を透過する波長を有する電磁波を前記支持基板における前記第２の接着剤層との接着面の反対面から前記支持基板の一部に照射して前記支持基板の一部に非晶質または多結晶の欠陥領域を形成することにより、前記脆弱部を形成する、半導体装置の製造方法。 - 請求項１ないし請求項４のいずれか一項に記載の半導体装置の製造方法において、
前記接着体は、前記半導体基板の平面の一部に設けられ、前記第１の接着剤層に覆われた半導体素子を具備し、
前記第２の接着剤層の一部を研削する前または前記支持基板を引き剥がした後に前記半導体素子に応じて前記半導体基板を個片化する、半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014188526A JP2016063012A (ja) | 2014-09-17 | 2014-09-17 | 半導体装置の製造方法 |
| US14/634,705 US9490170B2 (en) | 2014-09-17 | 2015-02-27 | Manufacturing method of semiconductor device |
| TW104106893A TWI592982B (zh) | 2014-09-17 | 2015-03-04 | Method of manufacturing semiconductor device |
| CN201510101170.3A CN105990100B (zh) | 2014-09-17 | 2015-03-06 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014188526A JP2016063012A (ja) | 2014-09-17 | 2014-09-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016063012A true JP2016063012A (ja) | 2016-04-25 |
Family
ID=55455462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014188526A Pending JP2016063012A (ja) | 2014-09-17 | 2014-09-17 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9490170B2 (ja) |
| JP (1) | JP2016063012A (ja) |
| CN (1) | CN105990100B (ja) |
| TW (1) | TWI592982B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10861761B2 (en) * | 2017-09-29 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packaged wafer and method for forming the same |
| JP7025171B2 (ja) * | 2017-10-12 | 2022-02-24 | 株式会社ディスコ | 被加工物の研削方法 |
| JP6991673B2 (ja) | 2018-02-27 | 2022-01-12 | 株式会社ディスコ | 剥離方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
| JP2001185519A (ja) * | 1999-12-24 | 2001-07-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3933118B2 (ja) * | 2003-10-02 | 2007-06-20 | ソニー株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
| JP2010206044A (ja) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011018804A (ja) * | 2009-07-09 | 2011-01-27 | Sumitomo Bakelite Co Ltd | 半導体用フィルムおよび半導体装置の製造方法 |
| JP2011181822A (ja) * | 2010-03-03 | 2011-09-15 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2013008915A (ja) * | 2011-06-27 | 2013-01-10 | Toshiba Corp | 基板加工方法及び基板加工装置 |
| JP2013055307A (ja) * | 2011-09-06 | 2013-03-21 | Asahi Glass Co Ltd | 剥離装置、及び電子デバイスの製造方法 |
| JP2013131652A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ |
| JP5591859B2 (ja) * | 2012-03-23 | 2014-09-17 | 株式会社東芝 | 基板の分離方法及び分離装置 |
| JP2013239650A (ja) * | 2012-05-16 | 2013-11-28 | Tokyo Ohka Kogyo Co Ltd | 支持体分離方法および支持体分離装置 |
-
2014
- 2014-09-17 JP JP2014188526A patent/JP2016063012A/ja active Pending
-
2015
- 2015-02-27 US US14/634,705 patent/US9490170B2/en not_active Expired - Fee Related
- 2015-03-04 TW TW104106893A patent/TWI592982B/zh not_active IP Right Cessation
- 2015-03-06 CN CN201510101170.3A patent/CN105990100B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI592982B (zh) | 2017-07-21 |
| CN105990100B (zh) | 2019-02-19 |
| CN105990100A (zh) | 2016-10-05 |
| TW201612947A (en) | 2016-04-01 |
| US20160079119A1 (en) | 2016-03-17 |
| US9490170B2 (en) | 2016-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446420B (zh) | 用於半導體製程之載體分離方法 | |
| JP5591859B2 (ja) | 基板の分離方法及び分離装置 | |
| JP2013008915A (ja) | 基板加工方法及び基板加工装置 | |
| JP6189700B2 (ja) | ウエーハの加工方法 | |
| JP2015133435A (ja) | ウエーハの加工方法 | |
| US20180005862A1 (en) | Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method | |
| JP6121116B2 (ja) | ウェーハの加工方法 | |
| JP2011035245A (ja) | 板状ワークの分割方法 | |
| JP5921473B2 (ja) | 半導体装置の製造方法 | |
| JP2016063012A (ja) | 半導体装置の製造方法 | |
| TW200410304A (en) | Process for manufacturing thin semiconductor chip | |
| KR102588785B1 (ko) | 반도체 소자의 제조 방법 | |
| CN105960707A (zh) | 装卸器晶片移除 | |
| CN108231646A (zh) | 一种半导体器件的制造方法 | |
| JP2009283802A (ja) | 半導体装置の製造方法 | |
| JP2018190940A (ja) | シート貼着方法 | |
| US11177153B2 (en) | Method of debonding work-carrier pair with thin devices | |
| JP2016051779A (ja) | ウエーハの貼り合わせ方法及び貼り合わせワークの剥離方法 | |
| JP6558973B2 (ja) | デバイスチップの製造方法 | |
| JP2014045145A (ja) | ウェーハの加工方法 | |
| TWI783395B (zh) | 晶圓薄化方法 | |
| JP6125170B2 (ja) | ウェーハの加工方法 | |
| JP2019197759A (ja) | 被加工物の加工方法 | |
| JP2013243287A (ja) | 板状物の加工方法 | |
| JP2018206936A (ja) | 基板処理システム、基板処理方法 |