JP3933118B2 - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents

半導体装置の製造方法および半導体装置の製造装置 Download PDF

Info

Publication number
JP3933118B2
JP3933118B2 JP2003344592A JP2003344592A JP3933118B2 JP 3933118 B2 JP3933118 B2 JP 3933118B2 JP 2003344592 A JP2003344592 A JP 2003344592A JP 2003344592 A JP2003344592 A JP 2003344592A JP 3933118 B2 JP3933118 B2 JP 3933118B2
Authority
JP
Japan
Prior art keywords
film
semiconductor chip
semiconductor device
adhesive film
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003344592A
Other languages
English (en)
Other versions
JP2005116545A (ja
Inventor
修 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003344592A priority Critical patent/JP3933118B2/ja
Priority to US10/942,821 priority patent/US7214567B2/en
Priority to KR1020040075243A priority patent/KR101113965B1/ko
Priority to EP04292346A priority patent/EP1521299B1/en
Priority to DE602004016097T priority patent/DE602004016097D1/de
Publication of JP2005116545A publication Critical patent/JP2005116545A/ja
Priority to US11/589,130 priority patent/US20070246165A1/en
Application granted granted Critical
Publication of JP3933118B2 publication Critical patent/JP3933118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Description

本発明は半導体装置の製造方法および半導体装置の製造装置に関し、特に、システムインパッケージ（ＳｉＰ）と呼ばれるパッケージ形態の半導体装置の製造方法と、それに用いる半導体装置の製造装置に関するものである。
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板（プリント配線基板）上の部品の実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。
例えば、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package ）などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にはんだや金などからなるバンプ（突起電極）を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
また、半導体チップ上において再配線層とも称せられる多層配線が形成された形態、さらには半導体チップ上に形成される再配線層を絶縁する絶縁層の層間にコイルなどの受動素子や他の半導体チップが埋め込まれてパッケージ化されたシステムインパッケージ（ＳｉＰ）と呼ばれる複雑な形態のパッケージへと開発が進んでいる。
上記のＳｉＰ形態である、半導体チップ上に形成される再配線層を絶縁する絶縁層の層間に他の半導体チップが埋め込まれてなる半導体装置を製造する方法として、基板となる半導体チップ（以下単に基板とも称する）上に他の半導体チップ（以下単に半導体チップとも称する）をダイボンディングし、これを被覆して再配線層を内蔵する樹脂層からなる絶縁層を形成する方法が広く知られている。
このような半導体装置の製造方法において、基板上に半導体チップをダイボンディングする方法として、半導体チップがダイシング前のウェハの状態で供給される場合には、ウェハの状態でウェハ裏面側から研削して薄型化し、ウェハの状態でダイアタッチフィルム（接着フィルム）をラミネートし、ダイシングにより個々の半導体チップに個片化し、得られた半導体チップをフェースアップあるいはフェースダウンで基板にマウントする方法が広く行われている。
一方、半導体チップが既に個片化された状態で供給される場合には、通常、４インチφのチップトレイで供給し、これをダイボンダによりフェースアップあるいはフェースダウンで基板にマウントしてＳｉＰへと組み込む。
ここで、ウェハ状態での多層化やＳｉＰを構成する樹脂などに起因する制約があるため、ＳｉＰに組み込む半導体チップとしては５０μｍ程度にまで薄型化が必要となってきており、個片化された半導体チップについても以下のような手順で薄型化を行う。
即ち、半導体チップを研削用の保護テープの中央部にハイトゲージ用のモニタウェハを貼り付け、その周辺に個片化した半導体チップを並べて貼り合わせ、モニタウェハの厚みをモニタしながら研削する。
研削して得られた薄型の半導体チップは、基板上へマウントするため転写シートなどに貼り直されてダイボンダへと供給される。
ここで、例えばダイボンダにおいて絶縁性ペーストを用いてフェースアップで貼り合わせようとする場合、ペーストを均一な膜厚とするためのスクラブ動作が必要となる。しかし、薄型の半導体チップでは強度が不足して割れてしまうおそれがあるのでスクラブできず、このため薄型の半導体チップはペーストによる貼り合わせはできない。
そのため、薄型の半導体チップは膜厚が均一なダイアタッチフィルムを用いて貼り合わせることになる。
ダイアタッチフィルムは、図１５の模式図に示すように、通常、ロールＲ1の状態で供給される。
これは、半導体チップの幅よりも広い幅Ｗ1を有するので、実際に使用する時には、図１６の模式図に示すように、半導体チップの幅Ｗ2に合わせてカットしたロールＲ2とし、さらに図１７の模式図に示すように、ロールＲ2からカッター１００で半導体チップサイズに切り出し、得られた所定サイズのダイアタッチフィルム１０１を半導体チップ１０２にコレット１０３を用いて貼り合わせる。
このようにしてダイアタッチフィルムを貼り合わせた半導体チップは、吸着コレット１０３により基板上へと搬送され、基板上にマウントされる。
しかし、上記のような方法においては、チップの幅に合わせてカットしたロールを準備しなければならず、サイズが異なる複数種類の半導体チップを取り扱う場合にはロスが大きくなってしまう。
さらに、カット後に精度良く半導体チップに貼り合わせることが困難であり、半導体チップからダイアタッチフィルムがはみ出しやすく、実際にはみ出してしまった場合、ダイアタッチフィルムがはみ出した部分においては感光性がなく、ヴィアホールの開口が不可能となるので、配線不良が生じるおそれがある。
解決しようとする問題点は、個片化され、かつ薄型化された半導体チップを基板上にマウントする場合、ダイアタッチフィルム（接着フィルム）のロスが大きく、半導体チップからダイアタッチフィルムがはみ出して配線不良が発生しやすい点である。
本発明の半導体装置の製造方法は、半導体チップを接着フィルムにより基板上にマウントする半導体装置の製造方法であって、支持フィルム上に設けられた接着フィルムに対して、前記接着フィルム側から前記支持フィルムの表面または途中の深さまでの切り込みを入れ、前記接着フィルムを所定サイズに切断する工程と、前記支持フィルムを引き延ばして、切断された個々の前記接着フィルムに分離する工程と、切断された個々の前記接着フィルムに半導体チップを貼り合わせる工程と、前記半導体チップを前記接着フィルムにより前記基板上にマウントする工程とを有する。
上記の本発明の半導体装置の製造方法は、半導体チップを接着フィルムにより基板上にマウントする半導体装置の製造方法であって、まず、支持フィルム上に設けられた接着フィルムに対して、接着フィルム側から支持フィルムの表面または途中の深さまでの切り込みを入れ、接着フィルムを所定サイズに切断する。
次に、支持フィルムを引き延ばして、切断された個々の接着フィルムに分離し、切断された個々の接着フィルムに半導体チップを貼り合わせ、半導体チップを接着フィルムにより基板上にマウントする。
また、本発明の半導体装置の製造装置は、半導体チップを接着フィルムにより基板上にマウントする半導体装置の製造装置であって、所定サイズに切断された接着フィルムが設けられた支持フィルムを支持する支持部と、前記接着フィルムが設けられた面の裏面側から、前記支持フィルムを引き延ばして切断された個々の前記接着フィルムに分離するように前記支持フィルムを突き上げるための先端が前記半導体チップの大きさの１０倍程度の曲率半径で丸められた突き上げ治具と、前記半導体チップを吸着して保持し、個々に分離された前記接着フィルムに前記半導体チップを貼り合わせ、前記接着フィルムを貼り合わせた半導体チップを吸着して保持し、前記基板上にマウントする吸着部とを有する。
上記の本発明の半導体装置の製造装置は、半導体チップを接着フィルムにより基板上にマウントする半導体装置の製造装置であって、支持部と、突き上げ治具と、吸着部とを有する。
支持部は、所定サイズに切断された接着フィルムが設けられた支持フィルムを支持する。
突き上げ治具は先端が半導体チップの大きさの１０倍程度の曲率半径で丸められており、接着フィルムが設けられた面の裏面側から、支持フィルムを引き延ばして切断された個々の接着フィルムに分離するように支持フィルムを突き上げる。
また、吸着部は、半導体チップを吸着して保持し、個々に分離された接着フィルムに半導体チップを貼り合わせ、接着フィルムを貼り合わせた半導体チップを吸着して保持し、基板上にマウントする。
本発明の半導体装置の製造方法は、シート状の接着フィルムをそのまま使用できるのでロスは小さい。また、半導体チップから接着フィルムがはみ出さないようにマウントできるので配線不良の発生を抑制して製造できる。
本発明の半導体装置の製造装置は、本発明の半導体装置の製造方法を実現することができ、半導体チップに対応して切断されたシート状の接着フィルムを個々の接着フィルムに分離して、半導体チップを接着フィルムにより基板上にマウントすることができる。
以下に、本発明に係る半導体装置の製造方法および半導体装置の製造装置の実施の形態について、図面を参照して説明する。
第１実施形態
本実施形態に係る半導体装置は、基板となる半導体チップ（以下単に基板とも称する）上に他の半導体チップ（以下単に半導体チップとも称する）がダイボンディングされ、これを被覆して再配線層を内蔵する樹脂層からなる絶縁層が形成されているＳｉＰ形態の半導体装置である。
半導体チップおよび基板には、それぞれ所定の半導体素子や電子回路が設けられており、再配線層により互いに接続され、半導体チップおよび基板が集積されている。
上記の半導体チップは、個片化された状態で供給され、絶縁層中に埋め込まれるため５０μｍ程度の厚さにまで薄膜化れたものである。
この薄膜化は、例えば、半導体チップを研削用の保護テープの中央部にハイトゲージ用のモニタウェハを貼り付け、その周辺に個片化した半導体チップを並べて貼り合わせ、モニタウェハの厚みをモニタしながら研削して行う。
上記のように薄膜化された半導体チップは、ダイアタッチフィルム（接着フィルム）によりフェースアップで基板にマウントされ、ＳｉＰへと組み込まれる。
図１は上記のダイアタッチフィルムの供給時（使用前）における断面図である。
例えば、エポキシ樹脂などの接着性樹脂からなる膜厚１０〜５０μｍのダイアタッチフィルム１０は、ポリエチレンテレフタレート（ＰＥＴ）などからなる膜厚５０μｍの支持フィルム１１と同じくＰＥＴなどからなる膜厚２０μｍのカバーフィルム１２に挟まれて供給される。
使用するときには、まずカバーフィルム１２をダイアタッチフィルム１０から剥離し、ダイアタッチフィルム１０上に接着対象となる半導体チップを貼り合わせた後、支持フィルム１１を剥離して、ダイアタッチフィルム１０により半導体チップを基板上に貼り合わせる。
次に、本実施形態に係る半導体チップを上記のダイアタッチフィルムにより基板上にマウントする半導体装置の製造方法について説明する。
まず、ダイアタッチフィルム１０上に設けられたカバーフィルム１２を剥離し、支持フィルム１１上に設けられたダイアタッチフィルム１０に対して切り込みを入れ、ダイアタッチフィルム１０を所定サイズに切断する。
ここで、ダイアタッチフィルムを切断するためには、例えば図２の模式図に示す構成の一段刃３０を用いる。これは、円盤形状の基体の外周縁に型抜き刃を設けた構成であり、図２は円盤の表面に対して垂直な面での断面図に相当する。
例えば、刃の長さＬは０．５μｍ程度であり、刃の先端角θは７〜１３°であり、ダイアタッチフィルムを切断したときにダイアタッチフィルムを構成する樹脂成分が接着しにくいように、表面にフッ素系被膜が形成されている。
ダイアタッチフィルム１０に切り込みを入れる際には、図３の模式図に示すように、支持フィルム１１上に設けられたダイアタッチフィルム１０に対して、一段刃３０を用いて、ダイアタッチフィルム１０側から支持フィルム１１の途中の深さ（Ｄ）までの切り込み１０ａを入れ、支持フィルム１１を完全に切断しないようにダイアタッチフィルム１０を切断する。支持フィルム１１に入れる切り込み１０ａの深さＤは、例えば１０μｍとする。
上記のようにダイアタッチフィルム１０に切り込みを入れる際には、例えば図４の平面図に示すように、半導体チップのサイズに対応するサイズで賽の目状に切り込み１０ａを入れる。
この方法では、上記のダイアタッチフィルムを所定サイズに切断する際に、半導体チップの幅より大きな幅を有するロールからシート状のダイアタッチフィルムを供給しても、所定サイズに切り出すことが可能となっており、任意サイズのダイアタッチフィルムを供給しても対応することができる。
このとき、後工程である支持フィルムを引き延ばす工程において接着フィルムが引き延ばされた後にも半導体チップのサイズを超えないようなサイズとして切断することが好ましい。即ち、切り出すダイアタッチフィルムのサイズは、それを用いて接着する半導体チップのサイズよりも小さめとする。
これは、後の工程で支持フィルムを引き延ばして個々のダイアタッチフィルムに分離するときに、ダイアタッチフィルム自体も引き延ばされてしまうので、この引き延ばされた状態でも半導体チップからはみ出さないようにするためである。具体的には、半導体チップの２辺のそれぞれに対して、それぞれの方向に５０μｍ程度小さく切り出すようにする。
次に、支持フィルム１１を引き延ばして、切断された個々の接着フィルム１０に分離する。
本実施形態においては、この工程を行うための半導体装置の製造装置として、図５の模式図に示すダイボンダーを用いる。
図５のダイボンダーは、半導体チップをダイアタッチフィルムにより基板上にマウントするための半導体装置の製造装置であり、ダイシングリングと称せられる支持リング（支持部）３１と、突き上げコレット（突き上げ治具）３２と、吸着コレット（吸着部）３３とを有する。
支持リング３１は、上記の工程で所定サイズに切断されたダイアタッチフィルム１０が設けられた支持フィルム１１を支持し、この状態でウェハチャックにセットされる。
突き上げコレット３２は、先端が丸められており、支持フィルム１１を引き延ばし、切り込み１０ａにおいて切断された個々のダイアタッチフィルム１０に分離するように、ダイアタッチフィルム１０が設けられた面の裏面側から支持フィルム１１を突き上げる。
突き上げコレット３２は、ダイボンダーに通常設けられている半導体チップを突き上げて支持フィルムから剥離するための突き上げニードルに代えて設けられたものであり、最小限の改造で既存の装置を利用することができる。この突き上げによるダイアタッチフィルム１０間の分離幅は５０〜１００μｍ程度とし、突き上げコレット３２の先端の曲率半径は半導体チップの大きさの１０倍程度とする。
吸着コレット３３は、内蔵する吸着孔３３ａにより吸引して、半導体チップ２１を吸着することができるが、これについては後述する。
上記のダイボンダーを用いて、突き上げコレット３２でダイアタッチフィルム１０が設けられた面の裏面側から支持フィルム１１を突き上げることにより、切り込み１０ａにおいて切断された個々の接着フィルムに分離するように、支持フィルム１１を引き延ばすことができる。
次に、切断された個々のダイアタッチフィルム１０に、厚みが例えば５０μｍ程度にまで薄型化された半導体チップ２１を貼り合わせ、さらに、半導体チップ２１をダイアタッチフィルム１０により基板２０上にマウントする。
この工程は、上記のダイボンダーの吸着コレット３３を用いる。
吸着コレット３３は、内蔵する吸着孔３３ａにより吸引して、半導体チップ２１を吸着して保持する機能を有し、図５の模式図に示すように、個々に分離されたダイアタッチフィルム１０に半導体チップ２１を貼り合わせ、さらに、図６の模式図に示すように、ダイアタッチフィルム１０を貼り合わせた半導体チップ２１を吸着して保持し、基板２０上にマウントする。
吸着コレット３３は不図示のパルスヒータを内蔵しており、例えばダイアタッチフィルム１０に半導体チップ２１を貼り合わせるときに６０〜８０℃の温度で３秒程度の加熱を行う。これにより、ダイアタッチフィルム１０にボイドが発生するのを防止できる。このとき吸着コレットに印加する加重は、例えば１チップあたり１Ｎとする。
ここで、ダイアタッチフィルム１０に半導体チップ２１を貼り合わせるには、ダイアタッチフィルム１０を切断したときの切り込み位置を突き上げコレットが突き上げる前に半導体チップの位置を画像処理し、得られたデータを用いて位置合わせを行い、貼り合わせる。
また、ダイアタッチフィルム１０を貼り合わせた半導体チップ２１を基板２０上にマウントするときにも、パルスヒータで６０〜８０℃の温度で３秒程度の加熱を行う。さらに、ポストベーク処理として、基板ごと１４０〜１６０℃の温度に加熱し、完全に接着させる。
以降の工程としては、例えば、ダイアタッチフィルム１０により基板２０上にダイボンディングされた半導体チップ２１を被覆して、半導体チップ２１と基板２０、さらにはコイルなどの受動素子を電気的に接続する再配線層と、これを内蔵する樹脂層からなる絶縁層を形成し、ＳｉＰ形態の半導体装置を製造する。
本実施形態の半導体装置の製造方法によれば、薄型化および個片化された半導体チップに対する、ダイアタッチフィルムの貼り合わせ工程および基板へのマウント工程を取り入れることで、任意の形状での個片チップに対するダイアタッチフィルムの貼り合わせが可能となる。
また、ダイアタッチフィルムをシート状でのカット方法を取り入れることで、通常のウェハに対応しているダイボンダーの突き上げニードル部分を変更するだけで対応することができる。
さらに、ダイアタッチフィルムと半導体チップのアライメントは、ダイボンダーを採用することで高い精度を達成でき、ダイアタッチフィルムの半導体チップからのはみ出しを最小限に抑制することができる。
このように、本実施形態の半導体装置の製造方法によれば、シート状の接着フィルムをそのまま使用できるのでロスは小さく、また、半導体チップから接着フィルムがはみ出さないようにマウントできるので配線不良の発生を抑制して製造できる。
本実施形態の半導体装置の製造装置によれば、本実施形態の半導体装置の製造方法を実現することができ、半導体チップに対応して切断されたシート状の接着フィルムを個々の接着フィルムに分離して、半導体チップを接着フィルムにより基板上にマウントすることができる。
本実施形態のダイアタッチフィルムは、本実施形態の半導体装置の製造方法において使用でき、半導体チップからはみ出さないようにして半導体チップを基板上に接着することができる。
第２実施形態
本実施形態に係る半導体装置の製造方法は、実質的に第１実施形態と同様であるが、ダイアタッチフィルムを個々の半導体チップに対応した所定のサイズに切断する工程において、円盤形状の基体の外周縁に型抜き刃を設けた一段刃３０を用いる代わりに、図７の模式図に示すように、支持フィルム１１上に設けられたダイアタッチフィルム１０に対して、レーザ光源３４から、ダイアタッチフィルム１０が吸収し、かつＰＥＴなどからなる支持フィルム１１が実質的に吸収しないような波長のレーザ光３５を照射する。例えば、ＹＡＧレーザやＣＯ2 レーザを用いることができる。レーザ光３５は支持フィルム１１を透過して吸収されないので、支持フィルム１１上に設けられたダイアタッチフィルム１０に対して、ダイアタッチフィルム１０側から支持フィルム１１の表面までの切り込みを入れ、ダイアタッチフィルム１０を所定サイズに切断することができる。
上記以外は実質的に第１実施形態と同様にして行うことができる。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、シート状の接着フィルムをそのまま使用できるのでロスは小さく、また、半導体チップから接着フィルムがはみ出さないようにマウントできるので配線不良の発生を抑制して製造できる。
第３実施形態
本実施形態に係る半導体装置の製造方法は、実質的に第１実施形態と同様であるが、支持フィルムを引き延ばして、切断された個々の接着フィルムに分離する工程において、図５のダイボンダーを用いず、下記のような方法により分離することが異なっている。
本実施形態に係る半導体装置の製造方法について、以下に説明する。
まず、図８の模式図に示すように、支持リング（ウェハリング）４０に支持フィルム（ＵＶシート）４１を貼り合わせ、ローリング転写方式などの手法により支持フィルム４１に支持フィルム１１付きのダイアタッチフィルム１０を転写して貼り合わせる。
次に、図９の模式図に示すように、ダイアタッチフィルム１０から支持フィルム１１を剥離する。これで、支持フィルム４１上にダイアタッチフィルム１０のみが存在する状態となる。
次に、トムソンバーにより、支持フィルム４１上に設けられたダイアタッチフィルム１０に対して、ダイアタッチフィルム１０側から支持フィルム４１の途中の深さまでの切り込みを入れ、ダイアタッチフィルム１０を所定サイズに切断する。
即ち、まず、図１０の模式図に示すように、一の方向に平行な切り込み１０ａを入れる。次に、図１１に示すように、切断方向を９０度回転させ、一の方向と略直交する他の方向に切り込み１０ａを入れ、矩形形状となるように切断する。
上記のダイアタッチフィルム１０の切断においては、支持フィルム４１を完全に切断することがないようにし、ダイアタッチフィルム１０のサイズは、第１実施形態と同様に、次の引き延ばし工程でサイズが大きくなるので、これを考慮して予め小さめに切断しておく。
次に、図１２の模式図に示すように、支持フィルムを支持リングに貼り合わせた後、エキスパンダーにより支持リング４０の中心から放射線方向に支持フィルム４１を引き延ばす。このとき、切断されたダイアタッチフィルム１０も同様に引き延ばされる。これに応じて、各ダイアタッチフィルム１０の間の間隔も引き延ばされ、個々のダイアタッチフィルム１０に分離される。
ここで、切断されているダイアタッチフィルム１０間の間隔が０．３ｍｍ以上となるように設定する。
次に、図１３の模式図に示すように、段積み自動供給可能なワッフルトレイ４２に乗せて予め薄型化された半導体チップ２１を供給し、不図示のコレットなどを用いて、半導体チップ２１を外形基準で個々に分離されたダイアタッチフィルム１０に貼り合わせる。外形基準とすることで、搭載精度は±１５μｍ程度となる。ここでは、チップの重心と角度を画像処理などで確認して、適切な方向に調節し、貼り合わせる。
半導体チップ２１のサイズは、例えば、３．５５ｍｍ×４．７ｍｍ、厚さ０．０２５ｍｍである。
次に、図１４の模式図に示すように、支持リング４０を保持して移動し、ヒータ４３を用いて、支持フィルム４１を介してダイアダッチフィルム１０を所定の温度および時間で加熱する。加熱が終了したら、そのままダイボンダーにセットして、ダイアダッチフィルム１０が貼り合わされた半導体チップ２１を支持フィルム４１から剥離し、基板上にダイボンディングする。
以降の工程は、第１実施形態と同様に行うことができる。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、シート状の接着フィルムをそのまま使用できるのでロスは小さく、また、半導体チップから接着フィルムがはみ出さないようにマウントできるので配線不良の発生を抑制して製造できる。
本発明は上記の説明に限定されない。
例えば、ＳｉＰ形態の半導体装置として、基板となる半導体チップ上に形成される樹脂層中に埋め込まれるのは、他の半導体チップに限らず、さらにコイルなどの受動素子や、その他の電子素子などが埋め込まれていてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置の製造方法は、システムインパッケージ形態の半導体装置を製造するのに適用することができる。
また、本発明の半導体装置の製造装置は、本発明の半導体装置の製造方法を実施するためのシステムインパッケージ形態の半導体装置を製造する装置として適用できる。
図１は本発明の第１実施形態に係るダイアタッチフィルムの供給時（使用前）における断面図である。 図２は本発明の第１実施形態において一段刃の構成を示す模式図である。 図３は本発明の第１実施形態に係る半導体装置の製造工程を示す模式図である。 図４は本発明の第１実施形態に係るダイアタッチフィルムに入れる切り込みを示す平面図である。 図５は本発明の第１実施形態に係る半導体装置の製造工程を示す模式図である。 図６は本発明の第１実施形態に係る半導体装置の製造工程を示す模式図である。 図７は本発明の第２実施形態に係る半導体装置の製造工程を示す模式図である。 図８は本発明の第３実施形態に係る半導体装置の製造工程を示す模式図である。 図９は本発明の第３実施形態に係る半導体装置の製造工程を示す模式図である。 図１０は本発明の第３実施形態に係る半導体装置の製造工程を示す模式図である。 図１１は本発明の第３実施形態に係る半導体装置の製造工程を示す模式図である。 図１２は本発明の第３実施形態に係る半導体装置の製造工程を示す模式図である。 図１３は本発明の第３実施形態に係る半導体装置の製造工程を示す模式図である。 図１４は本発明の第３実施形態に係る半導体装置の製造工程を示す模式図である。 図１５は従来例のダイアタッチフィルムの構成を示す模式図である。 図１６は従来例のダイアタッチフィルムの構成を示す模式図である。 図１７は従来例に係る半導体装置の製造工程を示す模式図である。
符号の説明
１０…ダイアタッチフィルム、１０ａ…切り込み、１１…支持フィルム、１２…カバーフィルム、２０…基板、２１…半導体チップ、３０…一段刃、３１…支持リング、３２…突き上げコレット、３３…吸着コレット、３３ａ…吸着孔、３４…レーザ光源、３５…レーザ光、４０…支持リング、４１…支持フィルム、４２…ワッフルトレイ、４３…ヒータ、１００…カッター、１０１…所定サイズのダイアタッチフィルム、１０２…半導体チップ、１０３…コレット

Claims (8)

  1. 半導体チップを接着フィルムにより基板上にマウントする半導体装置の製造方法であって、
    支持フィルム上に設けられた接着フィルムに対して、前記接着フィルム側から前記支持フィルムの表面または途中の深さまでの切り込みを入れ、前記接着フィルムを所定サイズに切断する工程と、
    前記支持フィルムを引き延ばして、切断された個々の前記接着フィルムに分離する工程と、
    切断された個々の前記接着フィルムに半導体チップを貼り合わせる工程と、
    前記半導体チップを前記接着フィルムにより前記基板上にマウントする工程と
    を有する半導体装置の製造方法。
  2. 前記接着フィルムを所定サイズに切断する工程においては、一段刃で切断する
    請求項１に記載の半導体装置の製造方法。
  3. 前記接着フィルムを所定サイズに切断する工程においては、前記支持フィルムが吸収しない波長のレーザ光を前記接着フィルムに照射して切断する
    請求項１に記載の半導体装置の製造方法。
  4. 前記接着フィルムを所定サイズに切断する工程においては、前記支持フィルムを引き延ばす工程において前記接着フィルムが引き延ばされた後にも前記半導体チップのサイズを超えないようなサイズとして切断する
    請求項１に記載の半導体装置の製造方法。
  5. 前記支持フィルムを引き延ばす工程においては、前記接着フィルムが設けられた面の裏面側から前記支持フィルムに先端が丸められた突き上げ治具で突き上げて行う
    請求項１に記載の半導体装置の製造方法。
  6. 前記支持フィルムを引き延ばす工程においては、前記支持フィルムを支持リングに貼り合わせ、前記支持リングの中心から放射線方向に前記支持フィルムを引き延ばして行う
    請求項１に記載の半導体装置の製造方法。
  7. 前記接着フィルムを所定サイズに切断する工程において、前記半導体チップの幅より大きな幅を有するシート状の接着フィルムを供給して切断する
    請求項１に記載の半導体装置の製造方法。
  8. 半導体チップを接着フィルムにより基板上にマウントする半導体装置の製造装置であって、
    所定サイズに切断された接着フィルムが設けられた支持フィルムを支持する支持部と、
    前記接着フィルムが設けられた面の裏面側から、前記支持フィルムを引き延ばして切断された個々の前記接着フィルムに分離するように前記支持フィルムを突き上げるための先端が前記半導体チップの大きさの１０倍程度の曲率半径で丸められた突き上げ治具と、
    前記半導体チップを吸着して保持し、個々に分離された前記接着フィルムに前記半導体チップを貼り合わせ、前記接着フィルムを貼り合わせた半導体チップを吸着して保持し、前記基板上にマウントする吸着部と
    を有する半導体装置の製造装置。
JP2003344592A 2003-10-02 2003-10-02 半導体装置の製造方法および半導体装置の製造装置 Expired - Fee Related JP3933118B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003344592A JP3933118B2 (ja) 2003-10-02 2003-10-02 半導体装置の製造方法および半導体装置の製造装置
US10/942,821 US7214567B2 (en) 2003-10-02 2004-09-17 Method of producing semiconductor package, apparatus for producing semiconductor package, and adhesive film
KR1020040075243A KR101113965B1 (ko) 2003-10-02 2004-09-20 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
EP04292346A EP1521299B1 (en) 2003-10-02 2004-10-01 Method of mounting a semiconductor chip with an adhesive film
DE602004016097T DE602004016097D1 (de) 2003-10-02 2004-10-01 Methode zur Halbleiterchipmontage mittels eines Klebstofffilmes
US11/589,130 US20070246165A1 (en) 2003-10-02 2006-10-30 Method of producing semiconductor package, apparatus for producing semiconductor package, and adhesive film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344592A JP3933118B2 (ja) 2003-10-02 2003-10-02 半導体装置の製造方法および半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2005116545A JP2005116545A (ja) 2005-04-28
JP3933118B2 true JP3933118B2 (ja) 2007-06-20

Family

ID=34309136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344592A Expired - Fee Related JP3933118B2 (ja) 2003-10-02 2003-10-02 半導体装置の製造方法および半導体装置の製造装置

Country Status (5)

Country Link
US (2) US7214567B2 (ja)
EP (1) EP1521299B1 (ja)
JP (1) JP3933118B2 (ja)
KR (1) KR101113965B1 (ja)
DE (1) DE602004016097D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US7126825B2 (en) * 2004-12-07 2006-10-24 Cleavage Enterprise Co., Ltd. Combined chip/heat-dissipating metal plate and method for manufacturing the same
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
US9142434B2 (en) 2008-10-23 2015-09-22 Freescale Semiconductor, Inc. Method for singulating electronic components from a substrate
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
US9176558B2 (en) * 2009-09-29 2015-11-03 Silicon Laboratories Inc. Optimizing bias points for a semiconductor device
JP2011077429A (ja) * 2009-10-01 2011-04-14 Disco Abrasive Syst Ltd ワーク分割方法
JP2012191019A (ja) * 2011-03-10 2012-10-04 Shin Etsu Chem Co Ltd 光半導体装置用接着剤シートの製造方法及び光半導体装置用接着剤シート
JP2013089750A (ja) * 2011-10-18 2013-05-13 Shin Etsu Chem Co Ltd 光半導体装置用粘着フィルム、光半導体装置用粘着フィルムシート、及び光半導体装置の製造方法
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP2016063012A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置の製造方法
KR101879029B1 (ko) * 2016-01-22 2018-07-16 양진석 선택적 전사방식에 의한 칩 이송장치 및 이송방법
CN105904099B (zh) * 2016-05-09 2017-09-29 环维电子(上海)有限公司 一种sip模组的制造方法、银胶沟槽的切割方法及系统
CN106989996B (zh) * 2017-03-29 2019-10-11 中国石油大学(华东) 单向液压扩径式管道断裂模拟实验装置及实验方法
WO2019058425A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム
JP7102305B2 (ja) * 2018-09-19 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US11551986B2 (en) * 2020-04-02 2023-01-10 Texas Instruments Incorporated Shape memory polymer for use in semiconductor device fabrication
US11699677B2 (en) * 2020-06-30 2023-07-11 Openlight Photonics, Inc. Die-to-wafer bonding utilizing micro-transfer printing
DE102022003764A1 (de) 2022-10-12 2024-04-18 Giesecke+Devrient ePayments GmbH Modulträgerband

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120136A (en) 1980-02-28 1981-09-21 Toshiba Corp Pellet mounting method
JPS60224236A (ja) 1984-04-20 1985-11-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2866453B2 (ja) * 1990-07-04 1999-03-08 ローム株式会社 エキスパンドテープ及びチップ部品の実装方法
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JP3348923B2 (ja) 1993-07-27 2002-11-20 リンテック株式会社 ウェハ貼着用粘着シート
US6136137A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. System and method for dicing semiconductor components
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US6514795B1 (en) * 2001-10-10 2003-02-04 Micron Technology, Inc. Packaged stacked semiconductor die and method of preparing same
US6889427B2 (en) * 2002-02-15 2005-05-10 Freescale Semiconductor, Inc. Process for disengaging semiconductor die from an adhesive film
TWI225279B (en) 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法

Also Published As

Publication number Publication date
EP1521299A3 (en) 2005-10-05
KR20050033000A (ko) 2005-04-08
KR101113965B1 (ko) 2012-03-05
EP1521299A2 (en) 2005-04-06
DE602004016097D1 (de) 2008-10-09
US20050074921A1 (en) 2005-04-07
US7214567B2 (en) 2007-05-08
JP2005116545A (ja) 2005-04-28
EP1521299B1 (en) 2008-08-27
US20070246165A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US7294531B2 (en) Wafer level chip stack method
US7285864B2 (en) Stack MCP
US7648889B2 (en) Production method for device
TWI284960B (en) Manufacturing method of semiconductor device
US7820487B2 (en) Manufacturing method of semiconductor device
JP4848153B2 (ja) 半導体装置の製造方法
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2012164951A (ja) 半導体チップの剥離装置、及び半導体チップの剥離方法
US20050196901A1 (en) Device mounting method and device transport apparatus
US6867065B2 (en) Method of making a microelectronic assembly
TW201604978A (zh) 中介基板之製法
JP2013058529A (ja) 半導体チップのピックアップ方法
JP2013016577A (ja) 半導体装置の製造方法
JP2007142128A (ja) 半導体装置およびその製造方法
JP4337859B2 (ja) 半導体装置
JP2006140303A (ja) 半導体装置の製造方法
WO2023136004A1 (ja) 積層フィルム及び支持片の製造方法
KR20070070767A (ko) 적층 칩 패키지 제조 방법
JP5215032B2 (ja) 半導体装置の製造方法
JP2004158776A (ja) 半導体デバイスの製造方法
JP4297153B2 (ja) 半導体装置の製造方法
JP2012084784A (ja) 半導体装置の製造方法並びにそれに用いるダイボンディングフィルム及びそのダイボンディングフィルムを用いた半導体装置
JP2004200216A (ja) 半導体装置の製造方法
JP2008153487A (ja) 半導体装置の製造装置と製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees