JP2004158776A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2004158776A JP2004158776A JP2002325196A JP2002325196A JP2004158776A JP 2004158776 A JP2004158776 A JP 2004158776A JP 2002325196 A JP2002325196 A JP 2002325196A JP 2002325196 A JP2002325196 A JP 2002325196A JP 2004158776 A JP2004158776 A JP 2004158776A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- interposer
- interposer substrate
- grinding
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 77
- 239000002131 composite material Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 abstract 3
- 238000005520 cutting process Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Abstract
【課題】半導体チップとインターポーザとの結合によって構成される半導体デバイスの厚さを所定の厚さ形成することができるとともに、半導体チップの厚さが薄くインターポーザの厚さが厚い半導体デバイスを構成することができる半導体デバイスの製造方法を提供する。
【解決手段】半導体チップをインターポーザ基板に結合して半導体デバイスを製造する方法であって、インターポーザ基板の表面に半導体チップの表面を結合して複合基板を構成する複合基板生成工程と、該複合基板を構成するインターポーザ基板の裏面側を研削装置のチャックテーブルに保持し半導体チップの裏面を所定量研削する半導体チップ研削工程と、複合基板を構成する半導体チップの裏面側を研削装置のチャックテーブルに保持しインターポーザ基板の裏面を所定量研削するインターポーザ基板研削工程とを含む。
【選択図】 図４
【解決手段】半導体チップをインターポーザ基板に結合して半導体デバイスを製造する方法であって、インターポーザ基板の表面に半導体チップの表面を結合して複合基板を構成する複合基板生成工程と、該複合基板を構成するインターポーザ基板の裏面側を研削装置のチャックテーブルに保持し半導体チップの裏面を所定量研削する半導体チップ研削工程と、複合基板を構成する半導体チップの裏面側を研削装置のチャックテーブルに保持しインターポーザ基板の裏面を所定量研削するインターポーザ基板研削工程とを含む。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップとインターポーザ基板とを結合した複合基板からなる半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された多数の領域にＩＣ、ＬＳＩ等の回路を形成し、該回路が形成された各領域を所定のストリートといわれる切断ラインに沿ってダイシングすることにより個々の半導体チップを製造している。このようにして分割された半導体チップは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。
近年、同種の半導体チップを複数積層してパッケージングし一チップの能力を向上させたり、機能の異なる複数の半導体チップを配設してパッケージングし一チップの能力を向上させたりする技術が開発され電気機器の軽量化、小型化を可能にしている。この技術は、表面および裏面に端子を露出して形成されたインターポーザと称する基板の表面に半導体チップを半田ボール等によって結合し、半導体チップが配設されたインターポーザを半田ボール等によってプリント基板（マザーボード）に結合するものである。
【０００３】
【発明が解決しようとする課題】
而して、半導体チップをインターポーザに結合して構成する半導体デバイスは、インターポーザを研削等によって所定の厚さに形成した後に、研削等によって所定の厚さに形成された半導体チップをインターポーザの表面に露出している端子に半田ボール等によって結合する構成であるため、次のような問題がある。
（１）製品としての厚さまで薄く加工された半導体チップとインターポーザとを結合する際に、半導体チップまたはインターポーザが破損する場合がある。
（２）半導体チップとインターポーザとの結合によって構成される半導体デバイスの厚さを所定の厚さ（例えば、２００μｍ）に調整したい場合に、半導体チップとインターポーザとの厚さの調整が困難であり、所定の厚さに揃えることが極めて難しい。
（３）半導体デバイスの放熱性を向上するためには半導体チップを薄くすることが望ましく、放熱性の向上を図るとともに半導体デバイスの強度を保つために、半導体チップの厚さを例えば２０μｍに加工しインターポーザの厚さを例えば１８０μｍに加工して結合を試みても、薄く加工された半導体チップは湾曲し破損し易いためインターポーザに結合することが極めて困難である。
【０００４】
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、半導体チップとインターポーザとの結合によって構成される半導体デバイスの厚さを所定の厚さ形成することができるとともに、半導体チップの厚さが薄くインターポーザの厚さが厚い半導体デバイスを構成することができる半導体デバイスの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記主たる技術課題を解決するため、本発明によれば、半導体チップをインターポーザ基板に結合して半導体デバイスを製造する方法であって、
該インターポーザ基板の表面に該半導体チップの表面を結合して複合基板を構成する複合基板生成工程と、
該複合基板を構成する該インターポーザ基板の裏面側を研削装置のチャックテーブルに保持し、該半導体チップの裏面を所定量研削する半導体チップ研削工程と、
該複合基板を構成する該半導体チップの裏面側を研削装置のチャックテーブルに保持し、該インターポーザ基板の裏面を所定量研削するインターポーザ基板研削工程と、を含む、
ことを特徴とする半導体デバイスの製造方法が提供される。
【０００６】
上記インターポーザ基板研削工程においては、半導体チップの裏面に保護部材を装着し、保護部材を介して半導体チップの裏面側がチャックテーブルに保持することが望ましい。また、上記半導体チップ研削工程を遂行した後に、上記インターポーザ基板研削工程が遂行されることが望ましい。更に、上記インターポーザ基板はシリコンウエーハに複数個形成されており、上記半導体チップ研削工程および上記インターポーザ基板研削工程を遂行した後に、個々の半導体デバイスに分割されることが望ましい。
【０００７】
【発明の実施の形態】
以下、本発明による半導体デバイスの製造方法の実施形態について、添付図面を参照して詳細に説明する。
【０００８】
図１は本発明による半導体デバイスの製造方法における複合基板生成工程によって構成されたインターポーザ基板の表面に半導体チップの表面を結合した複合基板の斜視図である。
図１に示す複合基板２は、シリコンウエーハ２１と半導体チップ２３とによって形成される。シリコンウエーハ２１の表面には、ストリート（切断線）２１１によって複数のインターポーザ基板領域２２が区画されている（図示の実施形態においては６個の領域）。この複数のインターポーザ基板領域２２の表面にそれぞれ複数の半導体チップ２３の表面が結合される。図２は図１におけるＡ−Ａ線断面図で、図２を参照してインターポーザ基板領域２２と半導体チップ２３との結合構造について説明する。シリコンウエーハ２１に形成されたインターポーザ基板領域２２には、その表面２２１および裏面２２２に露出する端子２２３が設けられている。このインターポーザ基板領域２２の表面２２１に半導体チップ２３の回路２３０が形成されている表面を結合する。この結合は、インターポーザ基板領域２２の表面に露出している端子２２３と半導体チップ２３の表面２３１に形成されている端子とを半田ボール２４によって接合する。従って、インターポーザ基板領域２２の表面２２１に結合された半導体チップ２３は裏面２３２が上側となる。
【０００９】
上述したようにインターポーザ基板領域２２の表面２２１に半導体チップ２３の表面２３１を結合して複合基板２を構成したら、半導体チップ研削工程を遂行する。このとき、複合基板２を構成するシリコンウエーハ２１のインターポーザ基板領域２２の表面２２１、即ち半導体チップ２３が結合されている側の面には、図３で示すように半田ボール２４が埋設する程度の厚さで樹脂を被覆して被覆層２５を形成することが望ましい。半導体チップ研削工程においては、図４に示すようにインターポーザ基板領域２２を備えたシリコンウエーハ２１の裏面（インターポーザ基板領域２２の裏面２２１）にテープ等の保護部材３１を装着し、この保護部材３１側を研削装置４のチャックテーブル４１上に保持し、研削砥石４２を例えば６０００ｒｐｍで回転せしめて半導体チップ２３の裏面２３１を所定の厚さ例えば５０〜２０μｍまで研削する。この研削時に作用する半田ボール２４を剥離力に対して上記樹脂被覆層２５が剥離防止手段として機能する。
【００１０】
半導体チップ研削工程によって複合基板２を構成する半導体チップ２３の裏面２３１を所定の厚さまで研削したら、インターポーザ基板研削工程を遂行する。即ち、シリコンウエーハ２１の裏面に装着されている保護部材３１を剥がすとともに、半導体チップ２３を保護するために図５に示すように半導体チップ２３の裏面２３２側にテープ等の保護部材３２を装着し、この保護部材３２側を研削装置４のチャックテーブル４１上に保持し、研削砥石４２を例えば６０００ｒｐｍで回転せしめてインターポーザ基板領域２２を備えたシリコンウエーハ２１の裏面（インターポーザ基板領域２２の裏面２２１）を所定の厚さ２００〜１５０μｍまで研削する。
【００１１】
上述したように複合基板２を構成する半導体チップ２３の裏面およびインターポーザ基板領域２２の裏面２２１が所定の厚さに研削されたら、半導体チップ２３の裏面側に装着されている保護部材３２を剥がすとともに、図６に示すようにシリコンウエーハ２１の裏面（インターポーザ基板領域２２の裏面２２１）に保護部材３３を装着し、保護部材３３側をダイシング装置としての切削装置５のチャックテーブル５１上に保持する。そして、切削手段５２の切削ブレード５２１を回転しつつチャックテーブル５１を矢印Ｘで示す方向に切削送りすることによって、複合基板２はストリート２１１に沿って切断され、図７に一部を断面して示すように複数の半導体チップ２３がインターポーザ基板２２０に結合された個々の半導体デバイス２０が得られる。
【００１２】
以上のように本発明による半導体デバイスの製造方法においては、インターポーザ基板領域２２の表面２２１に半導体チップ２３の表面２３１を結合して複合基板２を形成した後に、半導体チップ２３の裏面２３１およびインターポーザ基板領域２２の裏面２２１を所定の厚さに研削するようにしたので、インターポーザ基板と半導体チップの厚さが厚い状態で結合できるため、結合の際に破損することがない。また、インターポーザ基板領域２２と半導体チップ２３を結合して複合基板２を形成した後に研削するので、半導体デバイスの厚さを所望の厚さに揃えることができるとともに、半導体チップの厚さを薄くしてインターポーザ基板の厚さを厚く形成することが可能となる。
【００１３】
【発明の効果】
本発明の半導体デバイスの製造方法によれば、インターポーザ基板の表面に半導体チップの表面を結合して複合基板を形成した後に、半導体チップの裏面およびインターポーザ基板の裏面を所定の厚さに研削するようにしたので、インターポーザ基板と半導体チップの厚さが厚い状態で結合できるため、結合の際に破損することがない。また、インターポーザ基板と半導体チップを結合して複合基板を形成した後に研削するので、半導体デバイスの厚さを所望の厚さに揃えることができるとともに、半導体チップの厚さを薄くしてインターポーザ基板の厚さを厚く形成することが可能となる。
【図面の簡単な説明】
【図１】本発明による半導体デバイスの製造方法における複合基板生成工程によって構成されたインターポーザ基板の表面に半導体チップの表面を結合した複合基板の斜視図。
【図２】図１におけるＡ−Ａ線断面拡大図。
【図３】複合基板を構成するインターポーザ基板の表面に樹脂被覆層を形成した状態を示す断面図。
【図４】本発明による半導体デバイスの製造方法における半導体チップ研削工程の説明図。
【図５】本発明による半導体デバイスの製造方法におけるインターポーザ基板研削工程の説明図。
【図６】複合基板の分割工程を示す説明図。
【図７】本発明による半導体デバイスの製造方法によって形成された半導体デバイスの一部を破断して示す斜視図。
【符号の説明】
２：複合基板
２０：半導体デバイス
２１：シリコンウエーハ
２２：インターポーザ基板領域
２３：半導体チップ
２４：半田ボール
２５：樹脂被覆層
３１、３２、３３：保護部材
４：研削装置
４１：チャックテーブル
４２：研削砥石
５：切削装置
５１：切削手段
５２：切削ブレード
【発明の属する技術分野】
本発明は、半導体チップとインターポーザ基板とを結合した複合基板からなる半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された多数の領域にＩＣ、ＬＳＩ等の回路を形成し、該回路が形成された各領域を所定のストリートといわれる切断ラインに沿ってダイシングすることにより個々の半導体チップを製造している。このようにして分割された半導体チップは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。
近年、同種の半導体チップを複数積層してパッケージングし一チップの能力を向上させたり、機能の異なる複数の半導体チップを配設してパッケージングし一チップの能力を向上させたりする技術が開発され電気機器の軽量化、小型化を可能にしている。この技術は、表面および裏面に端子を露出して形成されたインターポーザと称する基板の表面に半導体チップを半田ボール等によって結合し、半導体チップが配設されたインターポーザを半田ボール等によってプリント基板（マザーボード）に結合するものである。
【０００３】
【発明が解決しようとする課題】
而して、半導体チップをインターポーザに結合して構成する半導体デバイスは、インターポーザを研削等によって所定の厚さに形成した後に、研削等によって所定の厚さに形成された半導体チップをインターポーザの表面に露出している端子に半田ボール等によって結合する構成であるため、次のような問題がある。
（１）製品としての厚さまで薄く加工された半導体チップとインターポーザとを結合する際に、半導体チップまたはインターポーザが破損する場合がある。
（２）半導体チップとインターポーザとの結合によって構成される半導体デバイスの厚さを所定の厚さ（例えば、２００μｍ）に調整したい場合に、半導体チップとインターポーザとの厚さの調整が困難であり、所定の厚さに揃えることが極めて難しい。
（３）半導体デバイスの放熱性を向上するためには半導体チップを薄くすることが望ましく、放熱性の向上を図るとともに半導体デバイスの強度を保つために、半導体チップの厚さを例えば２０μｍに加工しインターポーザの厚さを例えば１８０μｍに加工して結合を試みても、薄く加工された半導体チップは湾曲し破損し易いためインターポーザに結合することが極めて困難である。
【０００４】
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、半導体チップとインターポーザとの結合によって構成される半導体デバイスの厚さを所定の厚さ形成することができるとともに、半導体チップの厚さが薄くインターポーザの厚さが厚い半導体デバイスを構成することができる半導体デバイスの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記主たる技術課題を解決するため、本発明によれば、半導体チップをインターポーザ基板に結合して半導体デバイスを製造する方法であって、
該インターポーザ基板の表面に該半導体チップの表面を結合して複合基板を構成する複合基板生成工程と、
該複合基板を構成する該インターポーザ基板の裏面側を研削装置のチャックテーブルに保持し、該半導体チップの裏面を所定量研削する半導体チップ研削工程と、
該複合基板を構成する該半導体チップの裏面側を研削装置のチャックテーブルに保持し、該インターポーザ基板の裏面を所定量研削するインターポーザ基板研削工程と、を含む、
ことを特徴とする半導体デバイスの製造方法が提供される。
【０００６】
上記インターポーザ基板研削工程においては、半導体チップの裏面に保護部材を装着し、保護部材を介して半導体チップの裏面側がチャックテーブルに保持することが望ましい。また、上記半導体チップ研削工程を遂行した後に、上記インターポーザ基板研削工程が遂行されることが望ましい。更に、上記インターポーザ基板はシリコンウエーハに複数個形成されており、上記半導体チップ研削工程および上記インターポーザ基板研削工程を遂行した後に、個々の半導体デバイスに分割されることが望ましい。
【０００７】
【発明の実施の形態】
以下、本発明による半導体デバイスの製造方法の実施形態について、添付図面を参照して詳細に説明する。
【０００８】
図１は本発明による半導体デバイスの製造方法における複合基板生成工程によって構成されたインターポーザ基板の表面に半導体チップの表面を結合した複合基板の斜視図である。
図１に示す複合基板２は、シリコンウエーハ２１と半導体チップ２３とによって形成される。シリコンウエーハ２１の表面には、ストリート（切断線）２１１によって複数のインターポーザ基板領域２２が区画されている（図示の実施形態においては６個の領域）。この複数のインターポーザ基板領域２２の表面にそれぞれ複数の半導体チップ２３の表面が結合される。図２は図１におけるＡ−Ａ線断面図で、図２を参照してインターポーザ基板領域２２と半導体チップ２３との結合構造について説明する。シリコンウエーハ２１に形成されたインターポーザ基板領域２２には、その表面２２１および裏面２２２に露出する端子２２３が設けられている。このインターポーザ基板領域２２の表面２２１に半導体チップ２３の回路２３０が形成されている表面を結合する。この結合は、インターポーザ基板領域２２の表面に露出している端子２２３と半導体チップ２３の表面２３１に形成されている端子とを半田ボール２４によって接合する。従って、インターポーザ基板領域２２の表面２２１に結合された半導体チップ２３は裏面２３２が上側となる。
【０００９】
上述したようにインターポーザ基板領域２２の表面２２１に半導体チップ２３の表面２３１を結合して複合基板２を構成したら、半導体チップ研削工程を遂行する。このとき、複合基板２を構成するシリコンウエーハ２１のインターポーザ基板領域２２の表面２２１、即ち半導体チップ２３が結合されている側の面には、図３で示すように半田ボール２４が埋設する程度の厚さで樹脂を被覆して被覆層２５を形成することが望ましい。半導体チップ研削工程においては、図４に示すようにインターポーザ基板領域２２を備えたシリコンウエーハ２１の裏面（インターポーザ基板領域２２の裏面２２１）にテープ等の保護部材３１を装着し、この保護部材３１側を研削装置４のチャックテーブル４１上に保持し、研削砥石４２を例えば６０００ｒｐｍで回転せしめて半導体チップ２３の裏面２３１を所定の厚さ例えば５０〜２０μｍまで研削する。この研削時に作用する半田ボール２４を剥離力に対して上記樹脂被覆層２５が剥離防止手段として機能する。
【００１０】
半導体チップ研削工程によって複合基板２を構成する半導体チップ２３の裏面２３１を所定の厚さまで研削したら、インターポーザ基板研削工程を遂行する。即ち、シリコンウエーハ２１の裏面に装着されている保護部材３１を剥がすとともに、半導体チップ２３を保護するために図５に示すように半導体チップ２３の裏面２３２側にテープ等の保護部材３２を装着し、この保護部材３２側を研削装置４のチャックテーブル４１上に保持し、研削砥石４２を例えば６０００ｒｐｍで回転せしめてインターポーザ基板領域２２を備えたシリコンウエーハ２１の裏面（インターポーザ基板領域２２の裏面２２１）を所定の厚さ２００〜１５０μｍまで研削する。
【００１１】
上述したように複合基板２を構成する半導体チップ２３の裏面およびインターポーザ基板領域２２の裏面２２１が所定の厚さに研削されたら、半導体チップ２３の裏面側に装着されている保護部材３２を剥がすとともに、図６に示すようにシリコンウエーハ２１の裏面（インターポーザ基板領域２２の裏面２２１）に保護部材３３を装着し、保護部材３３側をダイシング装置としての切削装置５のチャックテーブル５１上に保持する。そして、切削手段５２の切削ブレード５２１を回転しつつチャックテーブル５１を矢印Ｘで示す方向に切削送りすることによって、複合基板２はストリート２１１に沿って切断され、図７に一部を断面して示すように複数の半導体チップ２３がインターポーザ基板２２０に結合された個々の半導体デバイス２０が得られる。
【００１２】
以上のように本発明による半導体デバイスの製造方法においては、インターポーザ基板領域２２の表面２２１に半導体チップ２３の表面２３１を結合して複合基板２を形成した後に、半導体チップ２３の裏面２３１およびインターポーザ基板領域２２の裏面２２１を所定の厚さに研削するようにしたので、インターポーザ基板と半導体チップの厚さが厚い状態で結合できるため、結合の際に破損することがない。また、インターポーザ基板領域２２と半導体チップ２３を結合して複合基板２を形成した後に研削するので、半導体デバイスの厚さを所望の厚さに揃えることができるとともに、半導体チップの厚さを薄くしてインターポーザ基板の厚さを厚く形成することが可能となる。
【００１３】
【発明の効果】
本発明の半導体デバイスの製造方法によれば、インターポーザ基板の表面に半導体チップの表面を結合して複合基板を形成した後に、半導体チップの裏面およびインターポーザ基板の裏面を所定の厚さに研削するようにしたので、インターポーザ基板と半導体チップの厚さが厚い状態で結合できるため、結合の際に破損することがない。また、インターポーザ基板と半導体チップを結合して複合基板を形成した後に研削するので、半導体デバイスの厚さを所望の厚さに揃えることができるとともに、半導体チップの厚さを薄くしてインターポーザ基板の厚さを厚く形成することが可能となる。
【図面の簡単な説明】
【図１】本発明による半導体デバイスの製造方法における複合基板生成工程によって構成されたインターポーザ基板の表面に半導体チップの表面を結合した複合基板の斜視図。
【図２】図１におけるＡ−Ａ線断面拡大図。
【図３】複合基板を構成するインターポーザ基板の表面に樹脂被覆層を形成した状態を示す断面図。
【図４】本発明による半導体デバイスの製造方法における半導体チップ研削工程の説明図。
【図５】本発明による半導体デバイスの製造方法におけるインターポーザ基板研削工程の説明図。
【図６】複合基板の分割工程を示す説明図。
【図７】本発明による半導体デバイスの製造方法によって形成された半導体デバイスの一部を破断して示す斜視図。
【符号の説明】
２：複合基板
２０：半導体デバイス
２１：シリコンウエーハ
２２：インターポーザ基板領域
２３：半導体チップ
２４：半田ボール
２５：樹脂被覆層
３１、３２、３３：保護部材
４：研削装置
４１：チャックテーブル
４２：研削砥石
５：切削装置
５１：切削手段
５２：切削ブレード
Claims (4)
- 半導体チップをインターポーザ基板に結合して半導体デバイスを製造する方法であって、
該インターポーザ基板の表面に該半導体チップの表面を結合して複合基板を構成する複合基板生成工程と、
該複合基板を構成する該インターポーザ基板の裏面側を研削装置のチャックテーブルに保持し、該半導体チップの裏面を所定量研削する半導体チップ研削工程と、
該複合基板を構成する該半導体チップの裏面側を研削装置のチャックテーブルに保持し、該インターポーザ基板の裏面を所定量研削するインターポーザ基板研削工程と、を含む、
ことを特徴とする半導体デバイスの製造方法。 - 該インターポーザ基板研削工程においては、該半導体チップの裏面に保護部材を装着し、該保護部材を介して該半導体チップの裏面側がチャックテーブルに保持される、請求項１記載の半導体デバイスの製造方法。
- 該半導体チップ研削工程を遂行した後に、該インターポーザ基板研削工程が遂行される、請求項１記載の半導体デバイスの製造方法。
- 該インターポーザ基板はシリコンウエーハに複数個形成されており、該半導体チップ研削工程および該インターポーザ基板研削工程を遂行した後に、個々の半導体デバイスに分割される、請求項１記載の半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325196A JP2004158776A (ja) | 2002-11-08 | 2002-11-08 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325196A JP2004158776A (ja) | 2002-11-08 | 2002-11-08 | 半導体デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158776A true JP2004158776A (ja) | 2004-06-03 |
Family
ID=32804501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002325196A Pending JP2004158776A (ja) | 2002-11-08 | 2002-11-08 | 半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158776A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176848A (ja) * | 2008-01-23 | 2009-08-06 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
| JP2015160260A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社東芝 | 研削装置及び研削方法 |
| KR20190008103A (ko) | 2017-07-14 | 2019-01-23 | 가부시기가이샤 디스코 | 유리 인터포저의 제조 방법 |
-
2002
- 2002-11-08 JP JP2002325196A patent/JP2004158776A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176848A (ja) * | 2008-01-23 | 2009-08-06 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
| KR101454035B1 (ko) * | 2008-01-23 | 2014-10-27 | 가부시기가이샤 디스코 | 웨이퍼 연삭 방법 |
| JP2015160260A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社東芝 | 研削装置及び研削方法 |
| KR20190008103A (ko) | 2017-07-14 | 2019-01-23 | 가부시기가이샤 디스코 | 유리 인터포저의 제조 방법 |
| US10796926B2 (en) | 2017-07-14 | 2020-10-06 | Disco Corporation | Method of manufacturing glass interposer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100865458B1 (ko) | 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법 | |
| US6882036B2 (en) | Apparatuses for forming thin microelectronic dies | |
| TWI229890B (en) | Semiconductor device and method of manufacturing same | |
| TW521356B (en) | Method of manufacturing IC device packages | |
| JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
| US20070246165A1 (en) | Method of producing semiconductor package, apparatus for producing semiconductor package, and adhesive film | |
| JP2008130704A (ja) | 半導体装置の製造方法 | |
| TW202002215A (zh) | 半導體封裝及其製造方法 | |
| JP2003086762A (ja) | 半導体装置及びその製造方法 | |
| KR101960982B1 (ko) | 사전 절단되어 웨이퍼상에 도포된 언더필 필름 | |
| TWI549171B (zh) | 施加於切割膠帶上之底部填充膜的預切割晶圓 | |
| JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004343088A (ja) | 半導体装置及びその製造方法 | |
| JP2004158776A (ja) | 半導体デバイスの製造方法 | |
| JP2007123719A (ja) | 半導体チップとその製造方法ならびに半導体装置 | |
| JP2003282817A (ja) | 半導体装置およびその製造方法 | |
| JP2004119468A (ja) | ウエーハレベルパッケージの分割方法 | |
| JP3651362B2 (ja) | 半導体装置の製造方法 | |
| WO2013095444A1 (en) | Packaged semiconductor die and cte-engineering die pair | |
| JP2004119573A (ja) | 半導体装置の製造方法およびフィルム貼付装置 | |
| JP2003224087A (ja) | 半導体ウエーハの加工方法 | |
| JP2006140303A (ja) | 半導体装置の製造方法 | |
| Ganesh et al. | Overview and emerging challenges in wafer thinning process for handheld applications | |
| JP2001274319A (ja) | 半導体装置およびその製造方法 | |
| TWI250595B (en) | Flip-chip packaging structure and the manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |