KR20070070767A - 적층 칩 패키지 제조 방법 - Google Patents

적층 칩 패키지 제조 방법 Download PDF

Info

Publication number
KR20070070767A
KR20070070767A KR1020050133622A KR20050133622A KR20070070767A KR 20070070767 A KR20070070767 A KR 20070070767A KR 1020050133622 A KR1020050133622 A KR 1020050133622A KR 20050133622 A KR20050133622 A KR 20050133622A KR 20070070767 A KR20070070767 A KR 20070070767A
Authority
KR
South Korea
Prior art keywords
chip
individual
tape
semiconductor chips
attached
Prior art date
Application number
KR1020050133622A
Other languages
English (en)
Inventor
홍해룡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050133622A priority Critical patent/KR20070070767A/ko
Publication of KR20070070767A publication Critical patent/KR20070070767A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 적층 칩 패키지 제조 방법에 관한 것으로, 반도체 칩 적층 공정과 스페이서 부착 공정을 동시에 진행하여 제조 공정을 단순화할 수 있는 적층 칩 패키지 제조 방법에 관한 것이다. 본 발명은 a) 활성면에 복수개의 반도체 칩들이 형성된 웨이퍼가 준비되는 단계, b) 웨이퍼의 비활성면에 마운트 테이프가 부착되는 단계, c) 마운트 테이프가 부착된 웨이퍼가 개별의 반도체 칩들로 절단되는 단계, d) 개별 반도체 칩들의 비활성면에 부착되어 있는 마운트 테이프가 개별 반도체 칩보다 작은 크기의 개별 마운트 테이프로 절단되는 단계, e) 개별 반도체 칩(제 1 칩)이 기판 상에 접착되고, 본딩 와이어를 통해 기판과 전기적으로 연결되는 단계, 및 f) 개별 마운트 테이프가 부착된 개별 반도체 칩(제 2 칩)이 제 1 칩의 상부면에 적층되며 접착되고, 본딩 와이어를 통해 기판과 전기적으로 연결되는 단계를 포함하는 적층 칩 패키지 제조 방법을 제공한다.
이에 의하면, 웨이퍼 절단 공정에서 이용된 마운트 테이프를 스페이서로 이용하기 때문에, 반도체 칩을 적층함과 동시에 스페이서를 부착시킬 수 있다. 따라서, 반도체 칩 적층 공정의 진행이 신속하고 용이하게 진행될 수 있다.
웨이퍼, 마운트 테이프, 적층 칩 패키지, 본딩 와이어, 스페이서

Description

적층 칩 패키지 제조 방법{MANUFACTURING METHOD FOR STACK CHIP PACKAGE}
도 1은 종래 기술에 따른 적층 칩 패키지를 개략적으로 나타내는 단면도.
도 2a 내지 도 2c는 종래 기술에 따른 적층 칩 패키지 제조 방법을 설명하기 위한 도면.
도 3a내지 도 3e는 본 발명의 실시예에 따른 적층 칩 패키지 제조 방법에 의해 공정이 진행되는 상태를 나타내는 단면도.
도 4는 본 실시예에 따른 제조 방법에 사용되는 마운트 테이프를 개략적으로 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 적층 칩 패키지 105 : 웨이퍼
110 : 기판 113 : 기판 패드
114 : 반도체 칩(제 2 칩) 114a : 제 1 칩
115 : 접착 수단 116 : 본딩 와이어
118 : 본딩 패드 130 : 웨이퍼 쏘잉 장치
140 : 척 테이블 150 : 레이저
160 : 이송 장치 170 : 마운트 테이프
170a : 개별 마운트 테이프 172a, 172b : 접착 필름
174 : 베이스 필름 176 : 커버 필름
본 발명은 적층 칩 패키지 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩 적층 공정과 스페이서 부착 공정을 동시에 진행하여 제조 공정을 단순화할 수 있는 적층 칩 패키지 제조 방법에 관한 것이다.
최근의 반도체 메모리 시장은 소형으로 제조됨과 동시에 대용량을 갖는 반도체 패키지가 요구되고 있다. 하지만 하나의 반도체 칩을 통해 증대시킬 수 있는 용량에 한계가 있기 때문에, 기존의 개발된 반도체 칩 또는 반도체 패키지를 이용하여 고집화를 구현할 수 있는 방법으로 반도체 칩을 3차원으로 적층한 적층 칩 패키지(stack chip package)나 반도체 패키지를 3차원으로 적층한 적층 패키지(stack package)에 대한 연구가 활발히 진행되고 있다.
복수개의 단위 패키지를 3차원으로 적층하여 제조된 적층 패키지는 고집적화를 이룰 수 있는 반면에, 두께가 두꺼워 반도체 제품의 경박단소화에 대한 대응성이 떨어지는 문제점을 안고 있다. 반면에, 복수개의 반도체 칩을 3차원으로 적층하여 제조된 적층 칩 패키지는 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나는 이점을 갖는다.
이러한 적층 칩 패키지 중에서, 패키지 내에 두 개 이상의 반도체 칩을 적층함에 있어서, 상부에 적층되는 반도체 칩이 하부의 반도체 칩보다 작은 경우에는 문제가 되질 않지만, 반대로 상부에 적층되는 반도체 칩이 하부의 반도체 칩보다 크기가 동일하거나 유사 혹은 더 클 경우에는 본딩 와이어를 이용하여 하부의 반도체 칩과 기판을 전기적으로 연결하는데에 어려움이 있다. 따라서, 본딩 와이어가 하부의 반도체 칩과 접합되기 위한 와이어 루프 높이(wire loop height)를 확보하기 위해 상부 및 하부의 반도체 칩 사이에 스페이서(spacer)가 개재된다.
스페이서는 하부 반도체 칩에서 인출된 전기적 연결 수단(예컨대, 본딩 와이어)이 상부 반도체 칩의 바닥면에 기계적으로 접촉하여 발생될 수 있는 전기적 간섭을 방지하기 위해 개재되며, 이에 대한 예가 도 1에 도시되어 있다.
도 1은 종래 기술에 따른 적층 칩 패키지의 단면도로서, 기판(11)에 실장된 하부의 반도체 칩(14a; 이하, 제 1 칩이라 한다) 위에 스페이서(17)를 매개로 하여 상부의 반도체 칩(14b; 이하, 제 2 칩이라 한다)이 적층된 구조를 갖는다.
여기서, 기판(11)의 기판 패드(13)와 제 1 칩(14a)은 본딩 와이어(16)에 의해 전기적으로 연결되기 때문에, 제 1 칩(14a) 위에 제 2 칩(14b)이 적층될 때 제 2 칩(14b)과 본딩 와이어(16) 사이의 기계적인 접촉에 의한 전기적 간섭이 발생될 수 있다. 따라서 제 2 칩(14b)의 바닥면이 본딩 와이어(16)에 닿지 않도록, 제 1 칩(14a)의 활성면에서 본딩 와이어(16)의 최고점의 높이보다는 높은 두께를 갖는 스페이서(예컨데, 더미 테이프; 17)를 사용해야 한다.
한편, 제 1 칩(14a)의 상부에 제 2 칩(14b)을 적층하여 적층 칩 패키지(10)를 형성하는 제조 방법을 도면을 참조하여 살펴보면 다음과 같다.
도 2a 내지 도 2c는 종래 기술에 따른 적층 칩 패키지 제조 방법을 설명하기 위한 도면이다. 도 2a를 참조하면, 종래의 적층 칩 패키지(10) 제조 방법은 먼저 다양한 공정을 거쳐 활성면에 회로가 형성된 웨이퍼(5)가 척 테이블(4)에 안착된 후, 웨이퍼(5)를 개별 반도체 칩(14)으로 분리시키는 쏘잉 공정이 진행된다. 이때, 웨이퍼(5)는 비활성면에 마운트 테이프(20)가 접착되어 있어 개별 반도체 칩(14)으로 분리되더라도 외부로 이탈되지 않고 마운트 테이프(20)에 접착되어있게 된다.
쏘잉 공정이 완료되면, 반도체 칩(14)은 각각 마운트 테이프(20)로부터 분리되어 배선 기판이나 리드 프레임(이하, 기판)으로 이송된다. 여기서, 마운트 테이프(20)로는 주로 UV 테이프가 이용되고 있으며, 외부 자극으로는 자외선을 이용하고 있다. 이에 따라 마운트 테이프(20)에 자외선을 조사하여 마운트 테이프(20)의 접착력을 약화시킨 후 반도체 칩(14)을 분리하여 이송하게 된다.
다음으로 분리된 개별 반도체 칩(14; 14a, 14b)을 기판 상에 실장하는 과정을 거친다. 도 2b에 도시된 바와 같이, 기판(11) 상에 제 1 칩(14a)을 접착제(15)로 부착하고 본딩 와이어(16)로 본딩 패드(18)와 기판 패드(13)를 전기적으로 연결하는 와이어 본딩(wire bonding) 공정을 진행한다.
도 2c를 참조하면, 계속해서 스페이서 부착 장치(40)로 스페이서(17)를 제 1 칩(14a) 상에 부착하게 된다. 이후, 도 1과 같이 스페이서(17)의 상부면에 제 2 칩(14b)을 부착한 후, 와이어 본딩 공정을 진행하여 제 2 칩(14b)과 기판(11)을 전기적으로 연결하게 된다.
그런데, 종래 기술에 따른 적층 칩 패키지 제조 방법은 스페이서를 이용하여 제 1 칩과 제 2 칩 사이의 본딩 와이어 루프 공간을 형성하게 되는데, 이에 따라 제 1 칩의 상부면에 스페이서를 부착시키기 위한 공정이 추가되어 공정이 복잡해지는 문제가 있다.
따라서, 본 발명의 목적은 상술한 바와 같은 문제점들을 해결하기 위한 것으로, 반도체 칩 적층 공정과 스페이서 부착 공정을 동시에 진행하여 제조 공정을 단순화할 수 있는 적층 칩 패키지 제조 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위하여 본 발명의 적층 칩 패키지 제조 공정은 본 발명은 a) 활성면에 복수개의 반도체 칩들이 형성된 웨이퍼가 준비되는 단계, b) 웨이퍼의 비활성면에 마운트 테이프가 부착되는 단계, c) 마운트 테이프가 부착된 웨이퍼가 개별의 반도체 칩들로 절단되는 단계, d) 개별 반도체 칩들의 비활성면에 부착되어 있는 마운트 테이프가 개별 반도체 칩보다 작은 크기의 개별 마운트 테이프로 절단되는 단계, e) 개별 반도체 칩(제 1 칩)이 기판 상에 접착되고, 본딩 와이어를 통해 기판과 전기적으로 연결되는 단계, 및 f) 개별 마운트 테이프가 부착된 개별 반도체 칩(제 2 칩)이 제 1 칩의 상부면에 적층되며 접착되고, 본딩 와이어를 통해 기판과 전기적으로 연결되는 단계를 포함하는 것이 특징이다.
이 경우, d) 단계는 레이저를 조사하여 마운트 테이프를 절단하는 것이 바람직하다.
본 발명에 있어서, 제 1 칩은 에지패드형이고, 상부면에 접착되는 제 2 칩의 개별 마운트 테이프는 제 1 칩의 본딩 패드들이 형성하는 공간 내부로 수용되는 것 이 바람직하며, 접착제, 접착 테이프, 또는 개별 마운트 테이프 중 어느 하나를 이용하여 기판 상에 접착될 수 있다.
또한, 본 발명에 있어서 마운트 테이프는 베이스 필름, 베이스 필름의 상부면과 하부면에 각각 부착되는 접착 필름, 및 접착 필름 중 어느 한 면에 부착되는 커버 필름을 포함하는 것이 바람직하며, 제 1 칩에 형성되는 본딩 와이어의 루프 높이보다 두껍게 형성되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 또한, 실질적으로 동일한 구성과 기능을 가진 구성 요소들에 대해서는 상세한 설명을 생략하도록 한다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 3a내지 도 3e는 본 발명의 실시예에 따른 적층 칩 패키지 제조 방법에 의해 공정이 진행되는 상태를 나타내는 단면도들이다. 이를 참조하여 본 실시예의 적층 칩 패키지(100) 제조 방법을 설명하면 먼저 활성면에 복수개의 반도체 칩(114)들이 형성된 웨이퍼(105)가 준비되는 단계가 진행된다.
도 3a에 도시된 웨이퍼(105)의 활성면에 형성되는 반도체 칩(114)들은 본딩 패드(도 3d의 118)가 둘레 부분에 형성되는 에지패드형 반도체 칩(114)으로 형성된다. 이러한 웨이퍼(105)가 준비되면, 웨이퍼 링(도시되지 않음)에 부착된 마운트 테이프(170)에 웨이퍼(105)의 비활성면을 부착시키는 단계가 진행된다.
여기서, 마운트 테이프(170)는 양면 접착성을 갖는 접착 테이프이며, 이에 대한 단면도를 도 4에 개략적으로 도시하였다. 이를 참조하면 본 실시예의 마운트 테이프(170)는 기본 층을 형성하는 베이스 필름(174)과, 접착성을 구비하며 베이스 필름(174)의 양면에 각각 부착되는 접착 필름(172a, 172b), 및 베이스 필름(174)의 하부면에 부착되는 접착 필름(172b)을 보호하는 커버 필름(176)을 포함하여 구성된다. 접착 필름(172a, 172b)은 상온일 경우, 거의 점착력을 갖지 않으며, 높은 온도가 가해질수록 강한 점착력을 갖는다. 이에 따라, 마운팅 테이프(170)가 웨이퍼(105)의 비활성면에 접착되는 경우, 약 50℃의 온도를 가하여 접착시키게 되며, 후술되는 적층 칩 패키지(도 3e의 100) 형성 시에는 약 250℃ 이상의 온도를 가하여 접착시키게 된다. 한편, 마운트 테이프(170)는 후술되는 반도체 칩(114) 적층 시 형성되는 본딩 와이어(도 3d의 116)의 루프 공간의 높이보다 두껍게 형성된다.
다시 도 3a를 참조하면, 웨이퍼 링에 부착된 마운트 테이프(170) 일면의 접착 필름(도 4의 172a)에 웨이퍼(105)의 비활성면이 부착되고, 웨이퍼(105)가 부착된 마운트 테이프(170)는 척 테이블(140)에 안착된다. 이때, 척 테이블(140)과 마운트 테이프(170)의 접촉면에는 커버 필름(176)이 부착되어 있다. 따라서, 마운트 테이프(170)과 척 테이블(140)은 서로 접착되지 않는다.
다음으로 웨이퍼(105)를 개별 반도체 칩(114) 단위로 절단하는 다이싱 (dicing) 공정이 진행된다. 다이싱 공정은 이미 공지된 웨이퍼 소잉(sawing) 장치(130)를 이용할 수 있으며, 종래와 동일한 방법을 통해 이루어질 수 있다. 이때, 웨이퍼 소잉 장치(130)는 웨이퍼(105)와 함께 마운트 테이프(170)까지 절단하지 않으며, 웨이퍼(105)만을 절단하여 반도체 칩(114)들 분리하게 된다. 이러한 다이싱 공정은 레이저 장치(도시되지 않음)를 통해 이루어지는 것도 가능하다.
다이싱 공정에 의해 웨이퍼(105)가 모두 개별 반도체 칩(114)으로 분리되면, 마운트 테이프(170)에 부착되어 있는 커버 필름(도 4의 176)은 제거된다. 계속해서 도 3b를 참조하면, 레이저(150)를 이용하여 분리된 개별 반도체 칩(114)들의 비활성면에 부착되어 있는 마운트 테이프(170)를 절단하여 개별 마운트 테이프(170a)를 형성하는 과정이 진행된다. 이 과정에서 개별 마운트 테이프(170a)는 개별 반도체 칩(114)의 비활성면에 부착되어 있는 부분이 소정의 크기로 절단되어 제거되지 않고 개별 반도체 칩(114)의 비활성면에 남겨지게 된다. 이때 남겨지는 개별 마운트 테이프(170a)의 크기는 반도체 칩(114)의 상부면 둘레 부분에 형성되어 있는 본딩 패드(도 3d의 116)들이 이루는 내부 공간에 수용될 수 있는 크기로 형성된다.
마운트 테이프(170) 절단 과정이 완료되면, 도 3c 내지 도 3e에 도시된 바와 같이 웨이퍼(105)로부터 반도체 칩(114)을 분리하여 기판(110) 상에 실장하는 단계가 진행된다. 비활성면에 개별 마운트 테이프(170a)가 접착된 반도체 칩(114, 이하 제 2 칩)은 이송 장치(190)에 의해 흡착되어 기판(110) 상부로 이송된다. 이때, 기판(110)은 그 상부면에 은-에폭시나 접착 테이프와 같은 기존의 접착 수단(115)을 통해 제 1 칩(114a)이 접착되어 있고, 제 1 칩(114a)의 본딩 패드(118)와 기판 (110)의 기판 패드(113)는 본딩 와이어(116)를 통해 전기적으로 연결되어 있다.
본 실시예에서 제 1 칩(114a)은 제 2 칩(114)과 동일한 반도체 칩(114)으로, 비활성면의 개별 마운트 테이프(170a)가 제거되어 있다는 점에서 차이를 갖는다. 그러나 이에 한정되는 것은 아니며, 제 1 칩(114a)이 비활성면의 개별 마운트 테이프(170a)를 통해 기판(110)의 상부면에 접착되는 것도 가능하다.
이송된 제 2 칩(114)은 제 1 칩(114a)의 상부면에 개별 마운트 테이프(170a)를 매개로 하여 적층된다. 이때, 개별 마운트 테이프(170a)는 그 두께가 제 1 칩(114a)에 형성된 본딩 와이어(118)의 루프 높이보다 두껍게 형성되기 때문에, 제 2 칩(114)은 제 1 칩(114a)의 본딩 와이어(118)와 아무런 접촉 없이 제 1 칩(114a)의 상부면에 접착될 수 있다.
계속해서 제 2 칩(114)의 본딩 패드(118)와 기판(110)의 기판 패드(113)가 본딩 와이어(116)를 통해 전기적으로 연결되는 과정을 거친 후, 이에 따라 형성된 적층 칩 패키지(100)에 고온(예컨데, 250℃ 이상)의 열을 가하는 과정을 진행하여 제 1 칩(114a)과 제 2 칩(114)의 접착력을 강화시키게 된다.
이상과 같은 제조 과정을 거치는 본 발명의 적층 칩 패키지(100)는 마운트 테이프(170) 절단 과정을 통해 제 1 칩(114a) 상부면의 본딩 패드(118)들이 형성하는 공간에 수용되는 크기로 개별 마운트 테이프(170a)가 절단되고, 제 1 칩(114a)에 형성되어 있는 본딩 와이어(116)의 루프 높이보다 높은 두께를 갖도록 형성되기 때문에, 제 2 칩(114b)은 제 1 칩(114a)의 본딩 패드(118) 및 그에 연결되어 있는 본딩 와이어(116)와 접촉하지 않으면서 제 1 칩(114a)의 상부면에 적층될 수 있다. 따라서, 별도의 스페이서(도 1의 17)를 부착하지 않더라도 마운트 테이프(170)를 이용하여 이를 대체할 수 있다.
한편, 본 발명에 따른 적층 칩 패키지 제조 방법은 전술한 실시예에 한정되는 것은 아니며, 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 실시될 수 있다. 예를 들어, 본 실시예에서는 제 1 칩이 제 2 칩과 동일한 반도체 칩으로 이루어지는 경우를 예시하였지만, 이에 한정되는 것은 아니며, 제 1 칩의 본딩 와이어와 접촉하지 않으면서 제 2 칩이 제 1 칩의 상부면에 적층될 수 있다면, 다양한 크기와 형태의 반도체 칩을 이용할 수 있다.
또한, 본 실시예에서는 두 개의 반도체 칩을 이용하여 적층하는 예를 나타내었지만, 두 개 이상 다수개의 반도체 칩을 적층하여 적층 칩 패키지를 형성하는 것도 가능하다. 더불어, 마운트 테이프의 절단을 위해 레이저를 이용하였지만, 반도체 칩에 손상을 주지 않고 마운트 테이프를 절단할 수 있는 방법이라면 다양한 적용이 가능하다.
본 발명의 적층 칩 패키지 제조 방법에 따르면, 웨이퍼 절단 공정에서 이용된 마운트 테이프로 스페이서를 대체하여 반도체 칩을 적층하는 적층 칩 패키지 제조 방법을 제공한다.
따라서, 반도체 칩을 적층하며 동시에 스페이서를 부착할 수 있으므로 반도체 칩의 적층 공정의 진행이 신속하고 용이하게 진행될 수 있다

Claims (6)

  1. a) 활성면에 복수개의 반도체 칩들이 형성된 웨이퍼가 준비되는 단계;
    b) 상기 웨이퍼의 비활성면에 마운트 테이프가 부착되는 단계;
    c) 상기 마운트 테이프가 부착된 상기 웨이퍼가 개별의 반도체 칩들로 절단되는 단계;
    d) 상기 개별 반도체 칩들의 비활성면에 부착되어 있는 상기 마운트 테이프가 상기 개별 반도체 칩보다 작은 크기의 개별 마운트 테이프로 절단되는 단계;
    e) 상기 개별 반도체 칩(제 1 칩)이 기판 상에 접착되고, 본딩 와이어를 통해 상기 기판과 전기적으로 연결되는 단계; 및
    f) 상기 개별 마운트 테이프가 부착된 상기 개별 반도체 칩(제 2 칩)이 상기 제 1 칩의 상부면에 적층되며 접착되고, 본딩 와이어를 통해 상기 기판과 전기적으로 연결되는 단계;를 포함하는 것을 특징으로 하는 적층 칩 패키지 제조 공정.
  2. 제 1 항에 있어서, 상기 d) 단계는 레이저를 조사하여 상기 마운트 테이프를 절단하는 것을 특징으로 하는 적층 칩 패키지 제조 공정.
  3. 제 1 항에 있어서, 상기 제 1 칩은 접착제, 접착 테이프, 또는 상기 개별 마운트 테이프 중 어느 하나를 이용하여 상기 기판 상에 접착되는 것을 특징으로 하는 적층 칩 패키지 제조 공정.
  4. 제 1 항에 있어서, 상기 제 1 칩은 에지패드형이고, 상부면에 접착되는 상기 제 2 칩의 상기 개별 마운트 테이프는 상기 제 1 칩의 본딩 패드들이 형성하는 공간 내부로 수용되는 것을 특징으로 하는 적층 칩 패키지 제조 공정.
  5. 제 1 항에 있어서, 상기 마운트 테이프는 베이스 필름, 상기 베이스 필름의 상부면과 하부면에 각각 부착되는 접착 필름, 및 상기 접착 필름 중 어느 한 면에 부착되는 커버 필름을 포함하는 것을 특징으로 하는 적층 칩 패키지 제조 공정.
  6. 제 1 항에 있어서, 상기 마운트 테이프는 상기 제 1 칩에 형성되는 상기 본딩 와이어의 루프 높이보다 두껍게 형성되는 것을 특징으로 하는 적층 칩 패키지 제조 공정.
KR1020050133622A 2005-12-29 2005-12-29 적층 칩 패키지 제조 방법 KR20070070767A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133622A KR20070070767A (ko) 2005-12-29 2005-12-29 적층 칩 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133622A KR20070070767A (ko) 2005-12-29 2005-12-29 적층 칩 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20070070767A true KR20070070767A (ko) 2007-07-04

Family

ID=38506011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133622A KR20070070767A (ko) 2005-12-29 2005-12-29 적층 칩 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20070070767A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051326B1 (ko) * 2010-04-23 2011-07-22 주식회사 세미콘라이트 화합물 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051326B1 (ko) * 2010-04-23 2011-07-22 주식회사 세미콘라이트 화합물 반도체 발광소자

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
KR100517075B1 (ko) 반도체 소자 제조 방법
US20050153522A1 (en) Wafer level chip stack method
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
US9064862B2 (en) Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
US20090039527A1 (en) Sensor-type package and method for fabricating the same
KR20130000211A (ko) 기판 가공 방법
JP5289484B2 (ja) 積層型半導体装置の製造方法
KR20030075860A (ko) 반도체 칩 적층 구조 및 적층 방법
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
TW201338059A (zh) 半導體封裝件及其製法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
KR20140088680A (ko) 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
KR101960982B1 (ko) 사전 절단되어 웨이퍼상에 도포된 언더필 필름
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
US9334158B2 (en) Chip package and method for forming the same
KR20070070767A (ko) 적층 칩 패키지 제조 방법
CN102956547A (zh) 半导体封装结构及其制作方法
CN111599694B (zh) 半导体封装方法
TW201332031A (zh) 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
WO2023136004A1 (ja) 積層フィルム及び支持片の製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法
TW201218355A (en) Stack chip module, package having the stack chip module and fabrication method thereof
KR20050038502A (ko) 적층 칩 패키지 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid