KR20140088680A - 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법 - Google Patents

웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20140088680A
KR20140088680A KR1020130000484A KR20130000484A KR20140088680A KR 20140088680 A KR20140088680 A KR 20140088680A KR 1020130000484 A KR1020130000484 A KR 1020130000484A KR 20130000484 A KR20130000484 A KR 20130000484A KR 20140088680 A KR20140088680 A KR 20140088680A
Authority
KR
South Korea
Prior art keywords
adhesive layer
wafer
support substrate
release layer
layer
Prior art date
Application number
KR1020130000484A
Other languages
English (en)
Other versions
KR102075635B1 (ko
Inventor
한준원
김재현
김태훈
이호근
정유정
최정식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130000484A priority Critical patent/KR102075635B1/ko
Priority to US14/147,051 priority patent/US9076701B2/en
Publication of KR20140088680A publication Critical patent/KR20140088680A/ko
Application granted granted Critical
Publication of KR102075635B1 publication Critical patent/KR102075635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating

Abstract

반도체 패키지의 제조 방법에 따르면, 복수개의 제 1 반도체 칩들, 상기 제 1 반도체 칩들과 전기적으로 연결된 제 1 도전성 범프들, 및 상기 도전성 범프와 전기적으로 연결된 플러그들을 포함하는 웨이퍼 상에 제 1 접착층을 형성한다. 지지 기판 상에 이형층과 제 2 접착층을 형성한다. 상기 제 1 접착층과 상기 제 2 접착층을 매개로 상기 웨이퍼를 상기 지지 기판에 부착한다. 제 2 반도체 칩들을 상기 웨이퍼에 부착하여, 상기 제 2 반도체 칩들의 제 2 도전성 범프들을 상기 플러그들에 전기적으로 연결시킨다. 상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시킨다. 이형층이 도전성 범프들로부터 멀리 떨어진 지지 기판에 위치하고 있으므로, 지지 기판을 웨이퍼로부터 분리하는 공정에서 도전성 범프들이 손상되는 것을 억제할 수 있다.

Description

웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법{WAFER SUPPORTING STRUCTURE, INTERMEDIATE STRUCTURE OF A SEMICONDUCTOR PACKAGE INCLUDING THE WAFER SUPPORTING STRUCTURE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE USING THE INTERMEDIATE STRUCTURE}
본 발명은 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물 및 중간 구조물을 이용한 반도체 패키지의 제조 방법에 관한 것으로서, 보다 구체적으로는 웨이퍼들을 적층하는 공정에 사용되는 웨이퍼 지지 구조물, 이러한 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 이러한 중간 구조물을 이용해서 반도체 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
반도체 패키지의 저장 용량을 높이기 위해서, 복수개의 반도체 패키지들을 적층하는 기술에 대한 연구가 활발히 이루어지고 있다. 적층된 반도체 패키지들은 반도체 칩에 내장된 플러그를 매개로 전기적으로 연결될 수 있다. 한편, 반도체 패키지의 두께를 줄이기 위해서, 웨이퍼의 하부면을 제거하여 플러그를 노출시킨다.
매우 얇아진 웨이퍼에 스택킹 공정을 수행하게 되면, 얇은 웨이퍼가 매우 심하게 휘는 현상(warpage)이 발생된다. 이를 방지하기 위해서, 웨이퍼를 캐리어 웨이퍼와 같은 웨이퍼 지지 구조물에 접착층과 이형층을 이용해서 부착시킨다. 캐리어 웨이퍼에 부착된 웨이퍼에 대해서 스택킹 공정이 수행된다. 스택킹 공정 후에는, 이형층을 따라 웨이퍼 지지 구조물을 웨이퍼로부터 분리시킨다.
관련 기술에 따르면, 이형층이 웨이퍼에 형성되어 있다. 이로 인하여, 웨이퍼 지지 구조물을 분리시키는 공정 중에, 웨이퍼에 형성된 도전성 범프가 붕괴되는 것과 같이 손상되는 문제가 있다. 붕괴된 도전성 범프들이 서로 전기적으로 연결되어 쇼트를 일으키는 문제가 유발된다.
또한, 웨이퍼 지지 구조물을 웨이퍼로부터 분리시키기 위해서 플라즈마층을 이용한다. 그러나, 도전성 범프의 구조에 따라 플라즈마층의 구조가 변경되어야 하므로, 상기된 분리 공정 중에 불량이 빈번히 발생되는 문제도 있다.
본 발명은 웨이퍼와 지지 구조물 간의 분리 공정의 불량을 방지할 수 있는 웨이퍼 지지 구조물을 제공한다.
또한, 본 발명은 상기된 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물도 제공한다.
아울러, 본 발명은 중간 구조물을 이용해서 반도체 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 웨이퍼 지지 구조물은 지지 기판, 이형층 및 접착층을 포함한다. 지지 기판은 웨이퍼를 지지한다. 이형층은 상기 웨이퍼를 상기 지지 기판으로부터 분리시키는데 이용된다. 접착층은 상기 웨이퍼를 상기 지지 기판에 접착시킨다.
예시적인 실시예들에 있어서, 상기 이형층은 상기 지지 기판과 상기 접착층 사이에 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 접착층은 상기 지지 기판과 상기 이형층 사이에 개재될 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지의 중간 구조물은 웨이퍼, 제 1 접착층, 지지 기판, 이형층 및 제 2 접착층을 포함한다. 웨이퍼는 복수개의 반도체 칩들 및 상기 반도체 칩들과 전기적으로 연결된 도전성 범프들을 포함한다. 제 1 접착층은 상기 웨이퍼 상에 형성된다. 지지 기판은 상기 웨이퍼를 지지한다. 이형층은 상기 웨이퍼를 상기 지지 기판으로부터 분리시키는데 이용된다. 제 2 접착층은 상기 제 1 접착층과 접착된다.
예시적인 실시예들에 있어서, 상기 이형층은 상기 지지 기판과 상기 제 2 접착층 사이에 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 이형층은 상기 제 1 접착층과 상기 제 2 접착층 사이에 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 제 1 접착층의 두께와 상기 제 2 접착층의 두께를 합산한 두께는 상기 도전성 범프의 두께보다 두꺼울 수 있다.
예시적인 실시예들에 있어서, 상기 제 1 접착층과 상기 제 2 접착층은 상기 도전성 범프들 사이의 공간을 완전히 채울 수 있다.
예시적인 실시예들에 있어서, 상기 웨이퍼는 상기 웨이퍼에 내장되어 상기 도전성 범프와 전기적으로 연결된 플러그들을 더 포함할 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지의 제조 방법에 따르면, 복수개의 제 1 반도체 칩들, 상기 제 1 반도체 칩들과 전기적으로 연결된 제 1 도전성 범프들, 및 상기 도전성 범프와 전기적으로 연결된 플러그들을 포함하는 웨이퍼 상에 제 1 접착층을 형성한다. 지지 기판 상에 이형층과 제 2 접착층을 형성한다. 상기 제 1 접착층과 상기 제 2 접착층을 매개로 상기 웨이퍼를 상기 지지 기판에 부착한다. 제 2 반도체 칩들을 상기 웨이퍼에 부착하여, 상기 제 2 반도체 칩들의 제 2 도전성 범프들을 상기 플러그들에 전기적으로 연결시킨다. 상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시킨다.
예시적인 실시예들에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는 상기 이형층을 상기 지지 기판 상에 형성하는 단계, 및 상기 이형층 상에 상기 제 2 접착층을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계, 및 상기 제 2 접착층 상에 상기 이형층을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제조 방법은 상기 제 1 접착층을 소프트-베이킹하여 상기 제 1 접착층을 경화시키는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제조 방법은 상기 이형층을 소프트-베이킹하여 상기 이형층을 경화시키는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제조 방법은 상기 제 2 접착층을 소프트-베이킹하여 상기 제 2 접착층을 경화시키는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제 2 반도체 칩을 상기 웨이퍼에 부착하는 단계는 상기 제 1 접착층과 상기 제 2 접착층을 하드-베이킹하여 상기 접착된 제 1 및 제 2 접착층들을 경화시키는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제조 방법은 상기 웨이퍼를 제거하여 상기 플러그들을 노출시키는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시키는 단계는 상기 웨이퍼의 가장자리를 고정하고 상기 지지 기판에 물리적인 외력을 인가하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 물리적인 외력은 상기 지지 기판에 수직 방향을 따라 인가할 수 있다.
예시적인 실시예들에 있어서, 상기 제조 방법은 상기 웨이퍼 상에 잔류한 상기 제 1 및 제 2 접착층들을 제거하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제 1 및 제 2 접착층들을 제거하는 단계는 탄화수소(hydrocarbon)를 포함하는 용액을 이용할 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지의 제조 방법에 따르면, 복수개의 제 1 반도체 칩들, 상기 제 1 반도체 칩들과 전기적으로 연결된 제 1 도전성 범프들, 및 상기 도전성 범프와 전기적으로 연결된 플러그들을 포함하는 웨이퍼 상에 제 1 접착층을 형성한다. 상기 제 1 접착층을 소프트-베이킹하여 상기 제 1 접착층을 경화시킨다. 지지 기판 상에 이형층과 제 2 접착층을 형성한다. 상기 이형층과 상기 제 2 접착층을 소프트-베이킹하여 상기 이형층과 상기 제 2 접착층을 경화시킨다. 상기 제 1 접착층과 상기 제 2 접착층을 매개로 상기 웨이퍼를 상기 지지 기판에 부착한다. 상기 접착된 제 1 및 제 2 접착층을 하드-베이킹하여 상기 접착된 제 1 및 제 2 접착층들을 경화시킨다. 제 2 반도체 칩들을 상기 웨이퍼에 부착하여, 상기 제 2 반도체 칩들의 제 2 도전성 범프들을 상기 플러그들에 전기적으로 연결시킨다. 상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시킨다.
예시적인 실시예들에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는 상기 이형층을 상기 지지 기판 상에 형성하는 단계, 및 상기 이형층 상에 상기 제 2 접착층을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계, 및 상기 제 2 접착층 상에 상기 이형층을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제조 방법은 상기 웨이퍼를 제거하여 상기 플러그들을 노출시키는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시키는 단계는 상기 지지 기판에 물리적인 외력을 인가하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 물리적인 외력은 상기 지지 기판의 가장자리에 수직 방향을 따라 인가할 수 있다.
예시적인 실시예들에 있어서, 상기 제조 방법은 상기 웨이퍼 상에 잔류한 상기 제 1 및 제 2 접착층들을 제거하는 단계를 더 포함할 수 있다.
상기된 본 발명에 따르면, 이형층이 도전성 범프들로부터 멀리 떨어진 지지 기판에 위치하고 있으므로, 지지 기판을 웨이퍼로부터 분리하는 공정에서 도전성 범프들이 손상되는 것을 억제할 수 있다. 또한, 지지 기판에 물리적인 외력을 인가하는 것만을 통해서도 지지 기판을 웨이퍼로부터 손쉽게 분리시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 지지 구조물을 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 웨이퍼 지지 구조물을 나타낸 단면도이다.
도 3은 도 1의 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물을 나타낸 단면도이다.
도 4는 도 2의 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물을 나타낸 단면도이다.
도 5 내지 도 13은 도 3의 중간 구조물을 이용해서 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 14 내지 도 22는 도 4의 중간 구조물을 이용해서 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
웨이퍼 지지 구조물
도 1은 본 발명의 일 실시예에 따른 웨이퍼 지지 구조물을 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 웨이퍼 지지 구조물(100)은 지지 기판(110), 이형층(120) 및 접착층(130)을 포함한다.
지지 기판(110)은 복수개의 반도체 칩들이 구성된 웨이퍼(미도시)를 지지한다. 본 실시예에서, 웨이퍼는 반도체 칩들과 전기적으로 연결된 도전성 범프(미도시), 및 웨이퍼에 내장되어 도전성 범프와 전기적으로 연결된 플러그(미도시)를 포함한다. 지지 기판(110)은 반도체 칩들이 구성된 다른 웨이퍼 또는 다른 반도체 칩을 웨이퍼 상에 적층하는 공정 중에 웨이퍼를 견고하게 지지하여, 웨이퍼에 휨이 발생하는 것을 방지한다. 본 실시예에서, 지지 기판(110)은 더미 웨이퍼를 포함할 수 있다. 다른 실시예로서, 지지 기판(110)은 웨이퍼를 지지할 수 있는 강성을 갖는 절연 기판을 포함할 수도 있다.
이형층(120)은 지지 기판(110)의 상부면에 형성된다. 상기된 적층 공정 완료 후 지지 기판(110)을 웨이퍼로부터 분리시킬 때, 이형층(120)과 접착층(130) 사이의 계면을 따라 크랙이 발생되는 것에 의해서 지지 기판(110)이 웨이퍼로부터 분리된다.
본 실시예에서, 이형층(120)은 지지 기판(110)에 구비된다. 따라서, 이형층(120)은 웨이퍼의 도전성 범프와 직접적으로 접촉하지 않는다. 결과적으로, 지지 기판(110)을 웨이퍼로부터 분리하는 공정에서, 크랙은 도전성 범프로부터 이격된 이형층(120)을 따라 진행되므로, 도전성 범프가 손상되는 것이 억제될 수 있다.
접착층(130)은 이형층(120)의 상부면에 형성된다. 즉, 이형층(120)과 접착층(130)이 지지 기판(110)의 상부면에 순차적으로 형성된다. 접착층(130)은 지지 기판(110)을 웨이퍼에 부착시키는 기능을 갖는다. 따라서, 접착층(130)은 웨이퍼에 형성된 다른 접착층과 접착될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 웨이퍼 지지 구조물을 나타낸 단면도이다.
본 실시예에 따른 웨이퍼 지지 구조물(100a)은 이형층과 접착층의 위치를 제외하고는 도 1의 웨이퍼 지지 구조물(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 2를 참조하면, 접착층(130)이 지지 기판(110)의 상부면에 형성된다. 이형층(120)은 접착층(130)의 상부면에 형성된다. 즉, 접착층(130)과 이형층(120)이 지지 기판(110)의 상부면에 순차적으로 형성된다.
반도체 패키지의 중간 구조물
도 3은 도 1의 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물을 나타낸 단면도이다.
도 3을 참조하면, 본 실시예에 따른 반도체 패키지의 중간 구조물(200)은 웨이퍼(210), 제 1 접착층(220), 지지 기판(110), 이형층(120) 및 제 2 접착층(130)을 포함한다.
본 실시예에서, 지지 기판(110), 이형층(120) 및 제 2 접착층(130)은 도 1의 지지 기판(110), 이형층(120) 및 접착층(130) 각각과 실질적으로 동일하므로, 지지 기판(110), 이형층(120) 및 제 2 접착층(130)에 대한 반복 설명은 생략한다.
웨이퍼(210)는 지지 기판(110)의 하부에 배치된다. 이형층(120)과 제 2 접착층(130)은 지지 기판(110)의 하부면에 순차적으로 형성된다. 즉, 도 1의 웨이퍼 지지 구조물(100)이 180°반전되어, 웨이퍼(210)의 상부에 배치된다.
본 실시예에서, 웨이퍼(210)는 복수개의 반도체 칩(230)들을 포함한다. 각 반도체 칩(230)은 도전성 범프(232), 연결 단자(234) 및 플러그(236)를 포함한다. 도전성 범프(232)는 반도체 칩(230)의 상부면에 형성되어, 반도체 칩(230)의 본딩 패드에 연결 단자(234)를 매개로 전기적으로 연결된다. 플러그(236)는 반도체 칩(230), 즉 웨이퍼(210)에 내장되어, 연결 단자(234)를 매개로 도전성 범프(232)에 전기적으로 연결된다.
본 실시예에서, 플러그(236)는 도전성 범프(232)에 연결된 상단, 및 웨이퍼(210)의 하부면을 향해 연장된 하단을 갖는다. 플러그(236)의 하단은 웨이퍼(210)의 하부면을 통해 노출되지 않는다. 다른 실시예로서, 플러그(236)의 하단은 웨이퍼(210)의 하부면을 통해 노출될 수도 있다.
제 1 접착층(220)은 웨이퍼(210)의 상부면에 형성된다. 따라서, 제 1 접착층(220)과 제 2 접착층(130)은 서로 마주보게 되어 직접적으로 맞대어진다. 제 1 접착층(220)과 제 2 접착층(130)이 서로 접착되는 것에 의해서, 지지 기판(110)이 웨이퍼(210)의 상부면에 견고하게 부착된다.
본 실시예에서, 제 1 접착층(220)의 두께와 제 2 접착층(130)의 두께를 합산한 두께는 도전성 범프(232)의 두께보다 두껍다. 따라서, 서로 접착된 제 1 접착층(220)과 제 2 접착층(130)은 도전성 범프(232)를 완전히 덮게 된다. 특히, 제 1 접착층(220)과 제 2 접착층(130)은 도전성 범프(232)들 사이의 공간을 완전히 채운다. 결과적으로, 제 1 접착층(220)과 제 2 접착층(130)이 도전성 범프(232)들을 견고하게 지지할 수가 있게 되므로, 후속 적층 공정 중에 도전성 범프(232)들이 붕괴되어 서로 쇼트되는 현상이 방지될 수 있다. 또한, 제 1 접착층(220)과 제 2 접착층(130)은 후속 적층 공정 중에 반도체 패키지의 두께 변화를 억제하는 기능도 갖는다.
본 실시예에서, 이형층(120)이 웨이퍼(210)가 아닌 지지 기판(110)에 위치하고 있으므로, 이형층(120)은 도전성 범프(232)와 직접적으로 접촉하지 않는다. 따라서, 지지 기판(110)을 웨이퍼(210)로부터 분리시키는 공정 중에, 이형층(120)과 제 2 접착층(130)의 계면을 따라 진행되는 크랙이 도전성 범프(232)에 영향을 주지 않는다. 결과적으로, 상기 분리 공정 중에 도전성 범프(232)가 손상되는 것이 억제될 수 있다.
도 4는 도 2의 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물을 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지의 중간 구조물(200a)은 도 1의 웨이퍼 지지 구조물(100) 대신에 도 2의 웨이퍼 지지 구조물(100a)을 포함한다는 점을 제외하고는 도 3의 반도체 패키지의 중간 구조물(200)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 4를 참조하면, 제 1 접착층(220)과 제 2 접착층(130)이 이형층(120)을 사이에 두고 접착된다. 따라서, 지지 기판(110)을 웨이퍼(210)로부터 분리시키는 공정에서, 크랙은 제 1 접착층(220)과 이형층(120) 사이의 계면과 제 2 접착층(130)과 이형층(120) 사이의 계면을 따라 진행된다.
본 실시예에서, 이형층(120)이 제 1 접착층(220)과 제 2 접착층(130) 사이에 배치되어 있으므로, 도 3의 구조와 비교해보면 이형층(120)이 웨이퍼(210)에 상대적으로 보다 인접하게 위치하게 된다. 그러나, 도 3의 구조와 마찬가지로, 이형층(120)은 도전성 범프(232)에 직접적으로 접촉하고 있지 않으므로, 이형층(120)을 따라 진행되는 분리 공정 중에 도전성 범프(232)가 손상되는 것이 억제될 수 있다.
반도체 패키지의 제조 방법
도 5 내지 도 13은 도 3의 중간 구조물을 이용해서 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 5를 참조하면, 제 1 접착층(220)을 웨이퍼(210)의 상부면에 형성한다. 이어서, 제 1 접착층(220)을 소프트-베이킹하여 제 1 접착층(220)을 경화시킨다.
본 실시예에서, 웨이퍼(210)는 복수개의 제 1 반도체 칩(230)들을 포함한다. 각 제 1 반도체 칩(230)은 제 1 도전성 범프(232), 연결 단자(234) 및 플러그(236)를 포함한다. 제 1 도전성 범프(232)는 제 1 반도체 칩(230)의 상부면에 형성되어, 제 1 반도체 칩(230)의 본딩 패드에 연결 단자(234)를 매개로 전기적으로 연결된다. 플러그(236)는 제 1 반도체 칩(230), 즉 웨이퍼(210)에 내장되어, 연결 단자(234)를 매개로 제 1 도전성 범프(232)에 전기적으로 연결된다. 플러그(236)의 하단은 웨이퍼(210)의 하부면을 통해 노출되지 않는다.
따라서, 제 1 접착층(220)은 제 1 반도체 칩(230)의 상부면과 제 1 도전성 범프(232)들의 표면에 형성된다. 제 1 접착층(220)은 이형층(120)보다 강한 강성을 갖는다. 따라서, 제 1 접착층(220)은 제 1 도전성 범프(232)들을 견고하게 지지할 수 있다. 결과적으로, 후속 공정들 중에, 제 1 도전성 범프(232)들이 붕괴되어 서로 쇼트되는 현상이 방지될 수 있다.
도 6을 참조하면, 이형층(120)을 지지 기판(110)의 상부면에 형성한다. 이어서, 이형층(120)을 소프트-베이킹하여 이형층(120)을 경화시킨다.
도 7을 참조하면, 제 2 접착층(130)을 이형층(120) 상에 형성한다. 이어서, 제 2 접착층(130)을 소프트-베이킹하여 제 2 접착층(130)을 경화시킨다.
도 8을 참조하면, 지지 기판(110)을 180°반전시켜서 웨이퍼(210)의 상부에 배치한다. 따라서, 제 2 접착층(130)이 웨이퍼(210)를 향하게 된다. 즉, 제 1 접착층(220)과 제 2 접착층(130)이 서로 마주보게 된다.
제 1 접착층(220)과 제 2 접착층(130)을 접착시켜서, 지지 기판(110)을 웨이퍼(210)에 부착함으로써, 도 3에 도시된 중간 구조물(200)을 완성한다.
본 실시예에서, 제 1 접착층(220)의 두께와 제 2 접착층(130)의 두께를 합산한 두께는 도전성 범프(232)의 두께보다 두껍다. 따라서, 서로 접착된 제 1 접착층(220)과 제 2 접착층(130)은 도전성 범프(232)를 완전히 덮게 된다. 특히, 제 1 접착층(220)과 제 2 접착층(130)은 도전성 범프(232)들 사이의 공간을 완전히 채운다. 결과적으로, 제 1 접착층(220)과 제 2 접착층(130)이 도전성 범프(232)들을 견고하게 지지할 수가 있게 되므로, 후속 공정 중에 도전성 범프(232)들이 붕괴되어 서로 쇼트되는 현상이 방지될 수 있다. 또한, 제 1 접착층(220)과 제 2 접착층(130)은 후속 적층 공정 중에 반도체 패키지의 두께 변화를 억제하는 기능도 갖는다.
도 9를 참조하면, 지지 기판(110)이 부착된 웨이퍼(210)를 하드-베이킹하여 서로 접착된 제 1 및 제 2 접착층(220, 130)들을 경화시킨다. 제 1 및 제 2 접착층(220, 130)들이 경화되는 것에 의해서, 지지 기판(110)과 웨이퍼(210)가 경화된 제 1 및 제 2 접착층(220, 130)에 의해서 견고하게 부착된다.
도 10을 참조하면, 지지 기판(110)과 웨이퍼(210)를 180°반전시킨다. 따라서, 웨이퍼(210)가 지지 기판(110)의 상부에 위치하게 되어, 웨이퍼(210)의 하부면이 상부를 향해 노출된다.
이러한 상태에서, 웨이퍼(210)의 하부면을 제거하여 플러그(236)의 하단을 노출시킨다. 본 실시예에서, 웨이퍼(210)의 하부면은 그라인딩 공정을 통해 제거할 수 있다. 다른 실시예로서, 플러그(236)의 하단이 웨이퍼(210)의 하부면을 통해 노출되어 있다면, 그라인딩 공정은 생략될 수 있다.
도 11을 참조하면, 제 2 반도체 칩(240)들을 웨이퍼(210)의 하부면 상에 적층한다. 본 실시예에서, 제 2 반도체 칩(240) 각각은 제 2 도전성 범프(242)를 포함한다. 제 2 도전성 범프(242)는 제 2 반도체 칩(240)의 본딩 패드와 전기적으로 연결된다. 웨이퍼(210)와 제 2 반도체 칩(240)에 진공 하에서 열 및 압력을 인가하여, 제 2 도전성 범프(242)를 플러그(236)의 노출된 하단에 접합시킨다.
다른 실시예로서, 제 2 반도체 칩(240)들이 구성된 제 2 웨이퍼를 웨이퍼(210) 상에 접합시킬 수도 있다.
제 1 반도체 칩(230)과 제 2 반도체 칩(240) 사이에 언더필링층(244)으로 채워서, 제 2 도전성 범프(242)들을 언더필링층(244)으로 둘러싼다. 제 2 반도체 칩(240)의 측면과 하부면을 몰딩 부재(246)로 둘러싼다.
도 12를 참조하면, 지지 기판(110)과 웨이퍼(210)를 다시 180°반전시킨다. 따라서, 웨이퍼(210)와 제 2 반도체 칩(240)이 지지 기판(110)의 하부에 위치하게 된다.
지지 기판(110)을 웨이퍼(210)로부터 분리시킨다. 본 실시예에서, 웨이퍼(210)의 가장자리를 고정하고 지지 기판(110)에 물리적인 외력을 수직 방향을 따라 인가하면, 서로 접착된 제 1 및 제 2 접착층(220, 130) 내부에서 크랙이 발생된다. 크랙은 이형층(120) 내부, 및 이형층(120)과 제 2 접착층(130) 사이의 계면을 따라 전파되어, 지지 기판(110)이 웨이퍼(210)로부터 분리된다. 즉, 크랙은 이형층(120)을 따라 진행된다. 따라서, 이형층(120)이 제 1 도전성 범프(236)로부터 이격되어 있으므로, 크랙이 제 1 도전성 범프(236)로 전파되지 않게 된다. 결과적으로, 상기된 분리 공정 중에, 제 1 도전성 범프(236)가 손상되는 것이 억제될 수 있다.
도 13을 참조하면, 제거 용액을 웨이퍼(210)의 표면으로 제공하여, 제 2 접착층(130)의 잔류분을 제거한다. 본 실시예에서, 제거 용액은 탄화수소를 포함하는 용액일 수 있다.
스크라이브 레인을 따라 웨이퍼(210)를 절단함으로써, 제 1 반도체 칩(230)과 제 2 반도체 칩(240)이 적층된 구조를 갖는 반도체 패키지를 완성한다.
도 14 내지 도 22는 도 4의 중간 구조물을 이용해서 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 14를 참조하면, 제 1 접착층(220)을 웨이퍼(210)의 상부면에 형성한다. 이어서, 제 1 접착층(220)을 소프트-베이킹하여 제 1 접착층(220)을 경화시킨다.
도 15를 참조하면, 제 2 접착층(130)을 지지 기판(110) 상에 형성한다. 이어서, 제 2 접착층(130)을 소프트-베이킹하여 제 2 접착층(130)을 경화시킨다.
도 16을 참조하면, 이형층(120)을 제 2 접착층(130)의 상부면에 형성한다. 이어서, 제 2 접착층(130)을 소프트-베이킹하여 제 2 접착층(130)을 경화시킨다.
도 17을 참조하면, 지지 기판(110)을 180°반전시켜서 웨이퍼(210)의 상부에 배치한다. 따라서, 이형층(120)이 웨이퍼(210)를 향하게 된다. 즉, 제 1 접착층(220)과 제 2 접착층(130)이 이형층(120)을 사이에 두고 서로 마주보게 된다.
제 1 접착층(220)과 제 2 접착층(130)을 접착시켜서, 지지 기판(110)을 웨이퍼(210)에 부착함으로써, 도 4에 도시된 중간 구조물(200a)을 완성한다.
도 18을 참조하면, 지지 기판(110)이 부착된 웨이퍼(210)를 하드-베이킹하여 이형층(120)을 사이에 두고 서로 접착된 제 1 및 제 2 접착층(220, 130)들을 경화시킨다. 제 1 및 제 2 접착층(220, 130)들이 경화되는 것에 의해서, 지지 기판(110)과 웨이퍼(210)가 경화된 제 1 및 제 2 접착층(220, 130)에 의해서 견고하게 부착된다.
도 19를 참조하면, 지지 기판(110)과 웨이퍼(210)를 180°반전시킨다. 따라서, 웨이퍼(210)가 지지 기판(110)의 상부에 위치하게 되어, 웨이퍼(210)의 하부면이 상부를 향해 노출된다.
이러한 상태에서, 웨이퍼(210)의 하부면을 제거하여 플러그(236)의 하단을 노출시킨다. 본 실시예에서, 웨이퍼(210)의 하부면은 그라인딩 공정을 통해 제거할 수 있다. 다른 실시예로서, 플러그(236)의 하단이 웨이퍼(210)의 하부면을 통해 노출되어 있다면, 그라인딩 공정은 생략될 수 있다.
도 20을 참조하면, 제 2 반도체 칩(240)들을 웨이퍼(210)의 하부면 상에 적층한다. 제 2 반도체 칩(240) 각각은 제 2 도전성 범프(242)를 포함한다. 제 2 도전성 범프(242)는 제 2 반도체 칩(240)의 본딩 패드와 전기적으로 연결된다. 웨이퍼(210)와 제 2 반도체 칩(240)에 진공 하에서 열 및 압력을 인가하여, 제 2 도전성 범프(242)를 플러그(236)의 노출된 하단에 접합시킨다.
제 1 반도체 칩(230)과 제 2 반도체 칩(240) 사이에 언더필링층(244)으로 채워서, 제 2 도전성 범프(242)들을 언더필링층(244)으로 둘러싼다. 제 2 반도체 칩(240)의 측면과 하부면을 몰딩 부재(246)로 둘러싼다.
도 21을 참조하면, 지지 기판(110)과 웨이퍼(210)를 다시 180°반전시킨다. 따라서, 웨이퍼(210)와 제 2 반도체 칩(240)이 지지 기판(110)의 하부에 위치하게 된다.
지지 기판(110)을 웨이퍼(210)로부터 분리시킨다. 본 실시예에서, 웨이퍼(210)의 가장자리를 고정하고 지지 기판(110)에 물리적인 외력을 수직 방향을 따라 인가하면, 서로 접착된 제 1 및 제 2 접착층(220, 130) 내부에서 크랙이 발생된다. 크랙은 이형층(120)과 제 1 접착층(21) 사이의 계면, 이형층(120) 내부, 및 이형층(120)과 제 2 접착층(130) 사이의 계면을 따라 전파되어, 지지 기판(110)이 웨이퍼(210)로부터 분리된다. 즉, 크랙은 이형층(120)을 따라 진행된다. 따라서, 이형층(120)이 제 1 도전성 범프(236)로부터 이격되어 있으므로, 크랙이 제 1 도전성 범프(236)로 전파되지 않게 된다. 결과적으로, 상기된 분리 공정 중에, 제 1 도전성 범프(236)가 손상되는 것이 억제될 수 있다.
도 22를 참조하면, 제거 용액을 웨이퍼(210)의 표면으로 제공하여, 제 2 접착층(130)의 잔류분을 제거한다. 본 실시예에서, 제거 용액은 탄화수소를 포함하는 용액일 수 있다.
스크라이브 레인을 따라 웨이퍼(210)를 절단함으로써, 제 1 반도체 칩(230)과 제 2 반도체 칩(240)이 적층된 구조를 갖는 반도체 패키지를 완성한다.
상술한 바와 같이 본 실시예들에 따르면, 이형층이 도전성 범프들로부터 멀리 떨어진 지지 기판에 위치하고 있으므로, 지지 기판을 웨이퍼로부터 분리하는 공정에서 도전성 범프들이 손상되는 것을 억제할 수 있다. 또한, 지지 기판에 물리적인 외력을 인가하는 것만을 통해서도 지지 기판을 웨이퍼로부터 손쉽게 분리시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 지지 기판 120 ; 이형층
130 ; 제 2 접착층 210 ; 웨이퍼
220 ; 제 1 접착층 230 ; 제 1 반도체 칩
232 ; 제 1 도전성 범프 236 ; 플러그
240 ; 제 2 반도체 칩 242 ; 제 2 도전성 범프

Claims (28)

  1. 웨이퍼를 지지하는 지지 기판;
    상기 웨이퍼를 상기 지지 기판으로부터 분리시키기 위한 이형층(release layer); 및
    상기 웨이퍼를 상기 지지 기판에 접착시키기 위한 접착층(adhesive layer)을 포함하는 웨이퍼 지지 구조물.
  2. 제 1 항에 있어서, 상기 이형층은 상기 지지 기판과 상기 접착층 사이에 개재된 웨이퍼 지지 구조물.
  3. 제 1 항에 있어서, 상기 접착층은 상기 지지 기판과 상기 이형층 사이에 개재된 웨이퍼 지지 구조물.
  4. 복수개의 반도체 칩들 및 상기 반도체 칩들과 전기적으로 연결된 도전성 범프들을 포함하는 웨이퍼;
    상기 웨이퍼 상에 형성된 제 1 접착층;
    상기 웨이퍼를 지지하는 지지 기판;
    상기 웨이퍼를 상기 지지 기판으로부터 분리시키기 위한 이형층(release layer); 및
    상기 제 1 접착층과 접착되는 제 2 접착층을 포함하는 반도체 패키지의 중간 구조물.
  5. 제 4 항에 있어서, 상기 이형층은 상기 지지 기판과 상기 제 2 접착층 사이에 개재된 반도체 패키지의 중간 구조물.
  6. 제 4 항에 있어서, 상기 이형층은 상기 제 1 접착층과 상기 제 2 접착층 사이에 개재된 반도체 패키지의 중간 구조물.
  7. 제 4 항에 있어서, 상기 제 1 접착층의 두께와 상기 제 2 접착층의 두께를 합산한 두께는 상기 도전성 범프의 두께보다 두꺼운 반도체 패키지의 중간 구조물.
  8. 제 4 항에 있어서, 상기 제 1 접착층과 상기 제 2 접착층은 상기 도전성 범프들 사이의 공간을 완전히 채우는 반도체 패키지의 중간 구조물.
  9. 제 4 항에 있어서, 상기 웨이퍼는 상기 웨이퍼에 내장되어 상기 도전성 범프와 전기적으로 연결된 플러그들을 더 포함하는 반도체 패키지의 중간 구조물.
  10. 복수개의 제 1 반도체 칩들, 상기 제 1 반도체 칩들과 전기적으로 연결된 제 1 도전성 범프들, 및 상기 도전성 범프와 전기적으로 연결된 플러그들을 포함하는 웨이퍼 상에 제 1 접착층을 형성하는 단계;
    지지 기판 상에 이형층과 제 2 접착층을 형성하는 단계;
    상기 제 1 접착층과 상기 제 2 접착층을 매개로 상기 웨이퍼를 상기 지지 기판에 부착하는 단계;
    제 2 반도체 칩들을 상기 웨이퍼에 부착하여, 상기 제 2 반도체 칩들의 제 2 도전성 범프들을 상기 플러그들에 전기적으로 연결시키는 단계; 및
    상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시키는 단계를 포함하는 반도체 패키지의 제조 방법.
  11. 제 10 항에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는
    상기 이형층을 상기 지지 기판 상에 형성하는 단계; 및
    상기 이형층 상에 상기 제 2 접착층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  12. 제 10 항에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는
    상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계; 및
    상기 제 2 접착층 상에 상기 이형층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  13. 제 10 항에 있어서, 상기 제 1 접착층을 소프트-베이킹하여 상기 제 1 접착층을 경화시키는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  14. 제 10 항에 있어서, 상기 이형층을 소프트-베이킹하여 상기 이형층을 경화시키는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  15. 제 10 항에 있어서, 상기 제 2 접착층을 소프트-베이킹하여 상기 제 2 접착층을 경화시키는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  16. 제 10 항에 있어서, 상기 제 2 반도체 칩을 상기 웨이퍼에 부착하는 단계는
    상기 제 1 접착층과 상기 제 2 접착층을 하드-베이킹하여 상기 접착된 제 1 및 제 2 접착층들을 경화시키는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  17. 제 10 항에 있어서, 상기 웨이퍼를 제거하여 상기 플러그들을 노출시키는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  18. 제 10 항에 있어서, 상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시키는 단계는
    상기 웨이퍼의 가장자리를 고정하고 상기 지지 기판에 물리적인 외력을 인가하는 단계를 포함하는 반도체 패키지의 제조 방법.
  19. 제 18 항에 있어서, 상기 물리적인 외력은 상기 지지 기판에 수직 방향을 따라 인가하는 반도체 패키지의 제조 방법.
  20. 제 10 항에 있어서, 상기 웨이퍼 상에 잔류한 상기 제 1 및 제 2 접착층들을 제거하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  21. 제 20 항에 있어서, 상기 제 1 및 제 2 접착층들을 제거하는 단계는 탄화수소(hydrocarbon)를 포함하는 용액을 이용하는 반도체 패키지의 제조 방법.
  22. 복수개의 제 1 반도체 칩들, 상기 제 1 반도체 칩들과 전기적으로 연결된 제 1 도전성 범프들, 및 상기 도전성 범프와 전기적으로 연결된 플러그들을 포함하는 웨이퍼 상에 제 1 접착층을 형성하는 단계;
    상기 제 1 접착층을 소프트-베이킹하여 상기 제 1 접착층을 경화시키는 단계;
    지지 기판 상에 이형층과 제 2 접착층을 형성하는 단계;
    상기 이형층과 상기 제 2 접착층을 소프트-베이킹하여 상기 이형층과 상기 제 2 접착층을 경화시키는 단계;
    상기 제 1 접착층과 상기 제 2 접착층을 매개로 상기 웨이퍼를 상기 지지 기판에 부착하는 단계;
    상기 접착된 제 1 및 제 2 접착층을 하드-베이킹하여 상기 접착된 제 1 및 제 2 접착층들을 경화시키는 단계;
    제 2 반도체 칩들을 상기 웨이퍼에 부착하여, 상기 제 2 반도체 칩들의 제 2 도전성 범프들을 상기 플러그들에 전기적으로 연결시키는 단계; 및
    상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시키는 단계를 포함하는 반도체 패키지의 제조 방법.
  23. 제 22 항에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는
    상기 이형층을 상기 지지 기판 상에 형성하는 단계; 및
    상기 이형층 상에 상기 제 2 접착층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  24. 제 22 항에 있어서, 상기 이형층과 상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계는
    상기 제 2 접착층을 상기 지지 기판 상에 형성하는 단계; 및
    상기 제 2 접착층 상에 상기 이형층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  25. 제 22 항에 있어서, 상기 웨이퍼를 제거하여 상기 플러그들을 노출시키는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  26. 제 22 항에 있어서, 상기 이형층을 따라 상기 지지 기판을 상기 웨이퍼로부터 분리시키는 단계는
    상기 웨이퍼의 가장자리를 고정하고, 상기 지지 기판에 물리적인 외력을 인가하는 단계를 포함하는 반도체 패키지의 제조 방법.
  27. 제 26 항에 있어서, 상기 물리적인 외력은 상기 지지 기판에 수직 방향을 따라 인가하는 반도체 패키지의 제조 방법.
  28. 제 22 항에 있어서, 상기 웨이퍼 상에 잔류한 상기 제 1 및 제 2 접착층들을 제거하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
KR1020130000484A 2013-01-03 2013-01-03 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법 KR102075635B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130000484A KR102075635B1 (ko) 2013-01-03 2013-01-03 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US14/147,051 US9076701B2 (en) 2013-01-03 2014-01-03 Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130000484A KR102075635B1 (ko) 2013-01-03 2013-01-03 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140088680A true KR20140088680A (ko) 2014-07-11
KR102075635B1 KR102075635B1 (ko) 2020-03-02

Family

ID=51016242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000484A KR102075635B1 (ko) 2013-01-03 2013-01-03 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US9076701B2 (ko)
KR (1) KR102075635B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103048B2 (en) * 2013-08-28 2018-10-16 Brewer Science, Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
CN110178212B (zh) 2016-12-28 2024-01-09 艾德亚半导体接合科技有限公司 堆栈基板的处理
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
CN112913015B (zh) * 2018-10-23 2024-01-16 株式会社大赛璐 半导体装置制造方法
JP7224138B2 (ja) 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
US11189518B2 (en) * 2019-11-15 2021-11-30 Advanced Semiconductor Engineering, Inc. Method of processing a semiconductor wafer
US11355379B1 (en) * 2020-11-24 2022-06-07 International Business Machines Corporation Oxide-bonded wafer pair separation using laser debonding

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233547A1 (en) * 2002-06-03 2005-10-20 Kazuki Noda Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US20070004171A1 (en) * 2005-06-30 2007-01-04 Arana Leonel R Method of supporting microelectronic wafer during backside processing using carrier having radiation absorbing film thereon
KR20100073984A (ko) * 2008-12-23 2010-07-01 인터내셔널 비지네스 머신즈 코포레이션 반도체 기판을 얇게 하는 방법
US20120034437A1 (en) * 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
KR20120027237A (ko) * 2009-04-16 2012-03-21 수스 마이크로텍 리소그라피 게엠바하 웨이퍼 가접합 및 분리를 위한 개선된 장치
KR20120123919A (ko) * 2011-05-02 2012-11-12 삼성전자주식회사 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
JP3768069B2 (ja) 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP2005129653A (ja) 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
US20050147489A1 (en) 2003-12-24 2005-07-07 Tian-An Chen Wafer supporting system for semiconductor wafers
JP4342340B2 (ja) 2004-02-20 2009-10-14 新光電気工業株式会社 半導体装置の製造方法
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
US7462551B2 (en) * 2005-09-30 2008-12-09 Intel Corporation Adhesive system for supporting thin silicon wafer
DE102005055769A1 (de) * 2005-11-21 2007-05-24 Tesa Ag Verfahren zur temporären Fixierung eines polymeren Schichtmaterials auf rauen Oberflächen
KR101458143B1 (ko) * 2006-03-01 2014-11-05 씬 머티리얼즈 아게 처리방법, 특히, 웨이퍼의 얇은 배면 처리방법, 웨이퍼-캐리어 배열 및 상기 타입의 웨이퍼-캐리어 배열의 제조방법
JP5428149B2 (ja) 2007-11-19 2014-02-26 富士電機株式会社 半導体素子の製造方法
DE102008055155A1 (de) 2008-12-23 2010-07-01 Thin Materials Ag Trennverfahren für ein Schichtsystem umfassend einen Wafer
JP5501060B2 (ja) * 2009-04-02 2014-05-21 日東電工株式会社 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
US8871609B2 (en) 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
JP2011054939A (ja) * 2009-08-07 2011-03-17 Nitto Denko Corp 半導体ウェハ保持保護用粘着シート及び半導体ウェハの裏面研削方法
JP5771969B2 (ja) 2010-01-21 2015-09-02 日立化成株式会社 半導体ウェハ加工用接着フィルム
US7883991B1 (en) 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US9064686B2 (en) * 2010-04-15 2015-06-23 Suss Microtec Lithography, Gmbh Method and apparatus for temporary bonding of ultra thin wafers
KR101896483B1 (ko) * 2011-02-28 2018-09-10 다우 실리콘즈 코포레이션 웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233547A1 (en) * 2002-06-03 2005-10-20 Kazuki Noda Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US20070004171A1 (en) * 2005-06-30 2007-01-04 Arana Leonel R Method of supporting microelectronic wafer during backside processing using carrier having radiation absorbing film thereon
KR20100073984A (ko) * 2008-12-23 2010-07-01 인터내셔널 비지네스 머신즈 코포레이션 반도체 기판을 얇게 하는 방법
KR20120027237A (ko) * 2009-04-16 2012-03-21 수스 마이크로텍 리소그라피 게엠바하 웨이퍼 가접합 및 분리를 위한 개선된 장치
US20120034437A1 (en) * 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
KR20120123919A (ko) * 2011-05-02 2012-11-12 삼성전자주식회사 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지

Also Published As

Publication number Publication date
KR102075635B1 (ko) 2020-03-02
US9076701B2 (en) 2015-07-07
US20140183728A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
KR20140088680A (ko) 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US7919833B2 (en) Semiconductor package having a crack-propagation preventing unit
KR101245928B1 (ko) 극박 적층 칩 패키징
KR20130000211A (ko) 기판 가공 방법
US9972580B2 (en) Semiconductor package and method for fabricating the same
US9070672B2 (en) Semiconductor device packaging structure and packaging method
TWI514484B (zh) 半導體器件及其製作方法
KR20150060758A (ko) 반도체 장치 및 그 제조방법
US8652939B2 (en) Method and apparatus for die assembly
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
US9334158B2 (en) Chip package and method for forming the same
JP2012114214A (ja) 半導体装置及びその製造方法
US11670622B2 (en) Stacked semiconductor package and packaging method thereof
US20050196901A1 (en) Device mounting method and device transport apparatus
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
KR20110139574A (ko) 세라믹 기판 및 그의 제조 방법과 이미지 센서 패키지 및 그의 제조 방법
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
WO2014167867A1 (ja) 積層半導体装置および積層半導体製造方法
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
JP2013016577A (ja) 半導体装置の製造方法
KR101209418B1 (ko) 세라믹 기판을 이용한 이미지 센서 패키지 및 그의 제조 방법
JP5215032B2 (ja) 半導体装置の製造方法
KR100577015B1 (ko) 반도체 소자의 적층 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant