JP5215032B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5215032B2 JP5215032B2 JP2008122895A JP2008122895A JP5215032B2 JP 5215032 B2 JP5215032 B2 JP 5215032B2 JP 2008122895 A JP2008122895 A JP 2008122895A JP 2008122895 A JP2008122895 A JP 2008122895A JP 5215032 B2 JP5215032 B2 JP 5215032B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- tip
- semiconductor device
- manufacturing
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
外周部 4
リード 6
半田 14
先端部 16
絶縁体 18a、18b
端子 20
半導体チップ 22
半導体パッケージ 28
半導体パッケージキャリア 100、110
半導体装置 200、210
Claims (8)
- リードフレームのリードに、接続手段を用いて先端部を電気的に接続する工程と、
前記先端部に半導体チップをフリップチップ実装する工程と、
前記リードを介して前記半導体チップの電気的な試験を行う工程と、
前記接続手段を取り外すことで、前記先端部と前記半導体チップとからなる半導体パッケージを前記リードから分離する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記半導体パッケージを分離する工程の後に、複数の前記分離された半導体パッケージを前記先端部同士が接触するように積層し、前記接続手段を用いて前記接触する先端部を電気的に接続する工程を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記先端部を接続する工程は、前記リードフレームの外周部から前記外周部に囲まれた領域に延在するリードに前記先端部を接続する工程であることを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記半導体チップをフリップチップ実装する工程の前に、
前記リードフレームの外周部にリング状の絶縁体を設ける工程と、
複数の前記リードが互いに電気的に接続されず、かつ前記外周部の前記複数のリードの各々と接続された部分が露出するように、前記外周部をカットする工程と、を有することを特徴とする請求項3記載の半導体装置の製造方法。 - 前記外周部をカットする工程の後に、前記外周部の露出した部分を前記絶縁体の側面及び上面に沿って折り曲げる工程を含むことを特徴とする請求項4記載の半導体装置の製造方法。
- 前記半導体チップをフリップチップ実装する工程は、前記半導体チップと前記先端部との間に、アンダーフィル材を充填する工程を含むことを特徴とする請求項1から5いずれか一項記載の半導体装置の製造方法。
- 前記半導体チップをフリップチップ実装する工程は、片面に熱可塑テープが貼り付けられた前記半導体チップを、前記熱可塑テープが貼り付けられた面が前記先端部と対向するように、前記先端部にフリップチップ実装する工程であることを特徴とする請求項1から5いずれか一項記載の半導体装置の製造方法。
- 前記先端部を接続する工程は、前記接続手段として半田を用いて前記先端部を接続する工程であることを特徴とする請求項1から7いずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008122895A JP5215032B2 (ja) | 2008-05-09 | 2008-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008122895A JP5215032B2 (ja) | 2008-05-09 | 2008-05-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009272505A JP2009272505A (ja) | 2009-11-19 |
JP5215032B2 true JP5215032B2 (ja) | 2013-06-19 |
Family
ID=41438791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122895A Expired - Fee Related JP5215032B2 (ja) | 2008-05-09 | 2008-05-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5215032B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS636745U (ja) * | 1986-07-01 | 1988-01-18 | ||
WO1989009493A1 (en) * | 1988-03-28 | 1989-10-05 | Digital Equipment Corporation | Burn-in pads for tab interconnect structures |
JP2842430B2 (ja) * | 1997-02-12 | 1999-01-06 | 日本電気株式会社 | Tabテープ |
JP2007149930A (ja) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | 電子装置およびその製造方法 |
-
2008
- 2008-05-09 JP JP2008122895A patent/JP5215032B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009272505A (ja) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
JP2003273317A (ja) | 半導体装置及びその製造方法 | |
WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
JP2009071095A (ja) | 半導体装置の製造方法 | |
US9425177B2 (en) | Method of manufacturing semiconductor device including grinding semiconductor wafer | |
US20120217657A1 (en) | Multi-chip module package | |
JP5700927B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005175263A (ja) | 半導体装置の製造方法、半導体装置、電子機器 | |
JP5184132B2 (ja) | 半導体装置およびその製造方法 | |
JP3786103B2 (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP5621712B2 (ja) | 半導体チップ | |
TWI651827B (zh) | 無基板封裝結構 | |
JP5215032B2 (ja) | 半導体装置の製造方法 | |
JP4430062B2 (ja) | Icチップ実装パッケージの製造方法 | |
JP2004128339A (ja) | 半導体装置の製造方法 | |
JP2007142128A (ja) | 半導体装置およびその製造方法 | |
JP2015026638A (ja) | 半導体チップ、半導体チップの接合方法及び半導体装置の製造方法 | |
JP4439339B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100402 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5215032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |