JP2003045901A - 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 - Google Patents

素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Info

Publication number
JP2003045901A
JP2003045901A JP2001234264A JP2001234264A JP2003045901A JP 2003045901 A JP2003045901 A JP 2003045901A JP 2001234264 A JP2001234264 A JP 2001234264A JP 2001234264 A JP2001234264 A JP 2001234264A JP 2003045901 A JP2003045901 A JP 2003045901A
Authority
JP
Japan
Prior art keywords
substrate
transfer
elements
adhesive layer
transferring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001234264A
Other languages
English (en)
Inventor
Yoshiyuki Yanagisawa
喜行 柳澤
Toshiaki Iwabuchi
寿章 岩渕
Masaru Minami
勝 南
Kunihiko Hayashi
邦彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001234264A priority Critical patent/JP2003045901A/ja
Priority to US10/209,146 priority patent/US6943047B2/en
Publication of JP2003045901A publication Critical patent/JP2003045901A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/10—Applying flat materials, e.g. leaflets, pieces of fabrics
    • B44C1/105—Applying flat materials, e.g. leaflets, pieces of fabrics comprising an adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7665—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】 多量の素子を速やかに離間して転写及び配列
することが可能な素子の転写方法及び配列方法を提供す
ることを目的とする。また、上記素子の配列方法を応用
することにより、発光素子がマトリクス状に配列された
画像表示装置を簡単に作製することが可能な画像表示装
置の製造方法を提供することを目的とする。 【解決手段】 第一基板上に配列形成された複数の素子
の一部を、接着層を備え可撓性を有する第二基板に選択
的に転写することを特徴とする。この素子の転写方法に
おいては、第一基板上に配列形成された素子を接着層を
備え可撓性を有する第二基板に転写する。これにより、
第二基板は、素子の転写の際にその可撓性により素子の
形状に沿って撓って素子に接触するため、素子と第二基
板とは確実に接触した状態で転写が行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子な
どの素子を転写する素子の転写方法に関するものであ
り、さらには、この転写方法を応用して微細加工された
素子をより広い領域に転写する素子の配列方法および画
像表示装置の製造方法に関する。
【０００２】
【従来の技術】素子を転写、また配列する方法として
は、ウエハからダイシングして素子を分離し、分離され
た素子をダイシングシートからチップトレイに移送し、
さらにはチップトレイから素子（例えば半導体チップ）
を真空吸着でピックアップして基板にマウント若しくは
接続するという方法が知られている。かかる方法は、例
えば半導体パッケージの製造工程において一般的に行わ
れている。しかしながら、この方法では、素子を１つず
つ移送しマウントするという工程を経る必要があり、多
量の素子を配列するには不向きである。
【０００３】また、多数個の素子を配列する方法として
は、例えば特開平９−１２０９３４号公報に開示される
ように、基板上に微細構造を組み付ける方法がある。こ
れは、予め配列するパターンに応じて基板に窪みを形成
しておき、そこに素子を液体に分散しスラリー状にした
ものを流し、予め形成しておいた基板の窪みに素子を入
れることによりこれを配列するというものである。この
方法の問題点は、窪みの数以上に素子を多量に用意して
おく必要があること、窪みに素子が入るまでに要する時
間が長く配列が完了するまでの工程に長時間を要するこ
と、大きな基板に配列するときには基板への窪み形成に
高精度が要求され、また窪み形成に大きな基板を収容し
得る大型の装置が必要になること、などを挙げることが
できる。これらの問題点は、素子の配列を円滑に行う上
で大きな障害となる。
【０００４】
【発明が解決しようとする課題】例えば発光素子をマト
リクス状に配列して画像表示装置に組み上げる場合に
は、多量の素子を効率的に離間して転写、配列する技術
が不可欠であり、新たな素子転写技術、配列技術の開発
が望まれる。
【０００５】そこで、本発明は、上述した従来の実情に
鑑みて創案されたものであり、多量の素子を速やかに離
間して転写及び配列することが可能な素子の転写方法及
び配列方法を提供することを目的とする。また、記素子
の転写方法及び配列方法を応用することにより、発光素
子がマトリクス状に配列された画像表示装置を簡単に作
製することが可能な画像表示装置の製造方法を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明に係る素子の転写方法は、第一基板上に配
列形成された複数の素子の一部を、接着層を備え可撓性
を有する第二基板に選択的に転写することを特徴とする
ものである。
【０００７】以上のような本発明に係る素子の転写方法
は、第一基板上に配列形成された素子を接着層を備え可
撓性を有する第二基板に転写する。これにより、第二基
板は、素子の転写の際にその可撓性により素子の形状に
沿って撓って素子に接触するため、素子と第二基板とは
確実に接触した状態で転写が行われる。
【０００８】また、以上の目的を達成するために、本発
明に係る素子の配列方法は、第一の基板上に配列された
複数の素子を第二の基板上に再配列する素子の配列方法
において、第一の基板上で素子が配列された状態よりは
離間した状態となるように素子を転写して第一の一時保
持用部材に該素子を保持させる第一転写工程と、第一の
一時保持用部材に保持された素子を樹脂で固める工程
と、樹脂をダイシングして素子毎に分離する工程と、第
一の一時保持用部材に保持され樹脂で固められた素子を
さらに離間して第二の基板上に転写する第二転写工程と
を有し、第二転写工程は、第一の一時保持用部材に保持
された複数の素子の一部を接着層を備え可撓性を有する
第三の基板に選択的に転写し、第三の基板に転写された
素子を他の接着層を備える第二の基板に転写することを
特徴とするものである。
【０００９】以上のような本発明に係る素子の配列方法
においては、上記転写方法を用いることにより素子の転
写が効率的且つ確実に行われるので、素子間の距離を大
きくする拡大転写を円滑に実施することができる。
【００１０】さらに、以上の目的を達成するための本発
明に係る画像表示装置の製造方法は、発光素子をマトリ
クス状に配置した画像表示装置の製造方法において、第
一の基板上で発光素子が配列された状態よりは離間した
状態となるように発光素子を転写して第一の一時保持用
部材に該発光素子を保持させる第一転写工程と、第一の
一時保持用部材に保持された発光素子を樹脂で固める工
程と、樹脂をダイシングして発光素子毎に分離する工程
と、第一の一時保持用部材に保持され樹脂で固められた
発光素子をさらに離間して第二の基板上に転写する第二
転写工程とを有し、 第二転写工程は、第一の一時保持
用部材に保持された複数の発光素子の一部を接着層を備
え可撓性を有する第三の基板に選択的に転写し、第三の
基板に転写された発光素子を他の接着層を備える第二の
基板に転写することを特徴とするものである。
【００１１】以上のような本発明に係る画像表示装置の
製造方法によれば、上記転写方法、配列方法によって発
光素子がマトリクス状に配置され、画像表示部分が構成
される。したがって、密な状態すなわち集積度を高くし
て微細加工を施して作成された発光素子を、効率よく離
間して再配置することができ、生産性が大幅に改善され
る。
【００１２】
【発明の実施の形態】以下、本発明を適用した素子の転
写方法、配列方法、及び画像表示装置の製造方法につい
て、図面を参照しながら詳細に説明する。
【００１３】先ず、基本となる素子の転写方法について
説明する。以下では、本発明を適用してベース基板１上
の素子３をフレキシブル基板４に転写する場合について
説明する。本発明により素子３を転写するには、図１
（ａ）に示すように、供給源となるベース基板１上に接
着層２を形成し、この上に複数の素子３を配列形成す
る。
【００１４】ベース基板１は、特に限定されるものでは
なく、素子３との組み合わせ等を考慮して任意の材料の
ものを用いることができる。
【００１５】接着層２は、素子３を配列形成する際に素
子３を接着固定することができ、また、後に素子３をベ
ース基板１から取り出す際には、再度素子３を剥離する
ことが可能とされる層である。ベース基板１上に接着層
２を形成し、当該接着層２上に素子３を配列形成するこ
とにより、素子３を簡単に取り出すことができる。この
ような接着層２は、例えば、熱可塑性材料を用いること
が好ましく、熱可塑性樹脂や熱剥離材料からなるシート
等が好適である。ここで、熱可塑性樹脂を用いた場合に
は、接着層２を加熱することにより、熱可塑性樹脂が可
塑化し、これにより接着層２と素子３との接着力が低減
し、素子３を容易に剥離することができる。また、熱剥
離材料とは、加熱することによる発泡ないし膨張処理で
その粘着力を低減でき、被着体を簡単に剥離することが
可能なものを意味する。すなわち、これらの熱剥離材料
は、加熱することにより当該材料中に含有された発泡剤
や膨張剤が発泡、若しくは膨張し、粘着面積を減少させ
て接着力を失わせるものである。具体的には、例えば、
特公昭５０−１３８７８号公報、特公昭５１−２４５３
４号公昭、特開昭５６−６１４６８号公報、特開昭５６
−６１４６９号公報、特開昭６０−２５２６８１号公報
等に記載されるような、基材上に発泡を含有した粘着層
を設けた加熱剥離型粘着シートや、特開２０００−２４
８２４０号公報に記載されるような、熱膨張性微小球を
含有して、加熱により膨張する熱膨張性層の少なくとも
片面に非熱膨張性の粘着層を有する加熱剥離型粘着シー
トや、特開２０００−１６９８０８号公報に記載される
ような、基材の少なくとも一方の面に熱膨張性微小球を
含む熱膨張性層と粘着物質を含む粘着層が設けられた熱
剥離型粘着シートであり、基材が耐熱性及び伸縮性を有
する熱剥離型粘着シート等を好適に用いることができ
る。
【００１６】さらに、接着層２は、ベース基板１上に剥
離層を形成し、さらに当該剥離層上に粘着層を形成した
構成としても良い。この剥離層は例えばフッ素コート、
シリコーン樹脂、水溶性接着剤（例えばＰＶＡ）、ポリ
イミドなどを用いて作成することができる。そして、粘
着層には、例えばＵＶが照射されると粘着力が低下する
ＵＶ粘着材を使用することができる。接着層をこのよう
な構成とした場合には、ベース基板１の裏面から例えば
エキシマレーザを照射する。これにより、例えばベース
基板１として石英基板を用い、接着層２をポリイミドを
用いて形成した場合では、ポリイミドと石英基板の界面
でポリイミドのアブレーションにより剥離が発生して素
子３を剥離することが可能となる。
【００１７】なお、接着層２は、上記のものに限定され
るものではなく、上述したように素子３を配列形成する
際には、素子３を固定することができ、また、後に素子
３をベース基板１から取り出す際には、再度素子３を剥
離することが可能であれば良い。したがって、素子３を
ベース基板１に保持できる程度の粘着力の弱い粘着層と
しても良い。さらには、接着層２は、必ずしも設ける必
要はなく、素子３を固定することができれば、接着層２
の代わりに他の手法を用いても良い。なお、以下では、
接着層２を熱可塑性樹脂により構成した場合について説
明する。
【００１８】素子３としては、任意の素子に適用するこ
とができ、例示するならば、発光素子、液晶制御素子、
光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜
ダイオード素子、抵抗素子、スイッチング素子、微小磁
気素子、微小光学素子などを挙げることができる。ま
た、本発明においては、上述したような素子をプラスチ
ック等の絶縁体に埋め込んでチップ化した電子部品等も
素子に含まれる。すなわち、本発明は上述したような素
子のみならずチップ等の電子部品にも幅広く適用するこ
とができ、本発明における素子には、ＬＩＰ（LED in P
lastic）等のチップも含まれ、ＬＩＰ（LED in Plasti
c）に用いて好適である。以下では、素子３としてＬＩ
Ｐを用いた場合について説明する。
【００１９】また、図１の(a)に示すように、フレキシ
ブル基板４における素子３の転写面となる側の主面に第
二接着層５を形成し、ベース基板１とフレキシブル基板
４とが所望の位置関係となるように、素子３と第二接着
層５とを対向させて配置する。ここで、フレキシブル基
板４は、素子３との組み合わせや用途等を考慮して任意
の材料のものを用いることができるが、本発明の趣旨よ
り、その一主面上に接着層、すなわち、後述する第二接
着層５を備え、可撓性を有する基板を用いる。このよう
なフレキシブル基板４の材料としては、適当な可撓性及
び強度を有するものであれば特に限定されることはな
く、用途により適宜選択することができる。そして、具
体的には、ポリイミドやポリエチレンテレフタレート等
が好適である。また、後述するように、素子３をベース
基板１から剥離させるために加熱処理を施す場合には、
当該加熱処理に対して十分な耐熱性を示し、また、低膨
張性を有する材料を用いる。同様に素子３をベース基板
１から剥離させるためにＵＶ照射を行う場合には、光透
過性の材料を用いる。
【００２０】また、フレキシブル基板４の形状は、特に
限定されることはなく、フィルム状やテープ状等、用途
に合わせて適宜選択することができる。例えば、素子３
の拡大転写等を行う場合等にはフィルム状に形成された
フレキシブル基板４を用いることにより、縦方向と横方
向を一度の工程において拡大転写することができるため
好ましい。以下では、フィルム状のフレキシブル基板４
を用いた場合について説明する。
【００２１】また、第二接着層５としては、素子３をフ
レキシブル基板４に接着することが可能な材料であれば
特に限定されることはなく、素子３の種類等の諸条件を
考慮して適宜選択することができる。例えば第二接着層
５としては、加熱することにより粘着力が発生し、素子
３をフレキシブル基板４に接着することが可能な材料を
用いることができる。このような材料としては、例えば
熱可塑性樹脂やはんだが好適である。そして、第二接着
層５は、フレキシブル基板４の転写面全面に形成しても
良く、また、素子３に対応した位置に部分的に形成して
も良い。
【００２２】そして、フレキシブル基板４は、巻き出し
ロール６に第二接着層５が表向きとなるようにして巻か
れた状態で配置され、図１(a)中の矢印Ａの方向に巻き
出しロール６から巻きだされる。そして、フレキシブル
基板４は、素子３の転写が行われた後は巻きだした端部
を所定の距離だけ離間して配され、巻き出しロール６と
連動して駆動される巻き取りロール７により巻き取る。
フレキシブル基板４を巻き出しロール６に巻いた状態で
配置し、また、素子の転写後に巻き取りロールで巻き取
ることにより、フレキシブル基板４の移動制御を簡便に
行うことができ、また、広い場所を必要とすることなく
素子の転写を行うことができる。ここで、巻き出しロー
ル６及び巻き取りロール７の材料は、フレキシブル基板
４と接触した際に、フレキシブル基板４に傷をつけた
り、フレキシブル基板４と反応するものでなければ、特
に限定されるものではなく種々の材料を用いることがで
きる。
【００２３】また、図１(a)に示すように、圧接ロール
８がベース基板１及びフレキシブル基板４の上方であっ
て所定の位置に配されている。圧接ロール８は、フレキ
シブル基板４をベース基板１上に配列された素子３の上
面に押し付けるためのロールである。圧接ロール８の材
料は、フレキシブル基板４と接触した際に、フレキシブ
ル基板４に傷をつけたり、フレキシブル基板４と反応す
るものでなければ、特に限定されるものではなく種々の
材料を用いることができる。
【００２４】転写に際しては、図１の(b)に示すよう
に、ベース基板１とフレキシブル基板４とを対向配置し
た状態で、圧接ロール８を下降させてフレキシブル基板
４の上面、すなわち、第二接着層５が形成された側と反
対側の主面に接触させる。そして、さらに圧接ロール８
を下降させることにより、フレキシブル基板４の第二接
着層５側を素子３の上面に接触させる。そして、フレキ
シブル基板４が素子３に接触した時点で圧接ロール８の
下降を停止し、フレキシブル基板４に対して所定の時間
だけ所定の圧力をかける。また、このとき、ベース基板
１の裏面側、すなわち、第一接着層２を形成した側と反
対側から、第一接着層２における転写対象となる素子３
に対応した位置にレーザ光９を照射することにより第一
接着層２の素子３に対応した位置を加熱して可塑化させ
ることにより、第一接着層２と素子３との接着力を低減
させる。これにより、素子３をベース基板１から剥離す
ることが可能となる。したがって、素子３は、ベース基
板１から剥離可能な状態においてその上面にフレキシブ
ル基板４を圧接されることとなる。また、このとき、フ
レキシブル基板４の素子３との接触面には、第一接着層
２が形成されており、当該第一接着層２の粘着力により
素子３がフレキシブル基板４に固定される。そして、圧
接ロール８を上昇させてベース基板１から離すことによ
り転写が完了する。
【００２５】図１の(c)は、圧接ロール８を上昇させ
て、ベース基板１から離間させた状態を示すものであ
り、フレキシブル基板４に素子３が転写されている。そ
して、フレキシブル基板４を図１(c)中の矢印Ａの方向
に所定量だけ送り、上記の工程を繰り返すことにより所
望のピッチで素子３を転写することができる。
【００２６】以上のような素子の転写方法は、ベース基
板１に配列形成された素子３を第二接着層５を備え可撓
性を有する基板であるフレキシブル基板４に転写するも
のである。従来、転写先の基板として可撓性を有さない
基板を用いたときには、例えば転写したい素子よりも当
該素子隣接する素子の方が高さが高い場合等において
は、転写先の基板を転写したい素子に接触させることが
できないため、高さの低い素子は選択的な転写をするこ
とができなかった。そして、これらの高さの低い素子を
転写するには、他の当該素子よりも高さの高い素子を転
写し、除去しなければならなかった。それに対して、こ
の転写方法においては、転写先の基板、すなわちフレキ
シブル基板４が可撓性を有し、この可撓性を利用して転
写対象である素子３のみにフレキシブル基板４を圧接し
て転写を行う。そして、フレキシブル基板４は、転写の
際にその可撓性により素子３の形状に沿って撓って接触
するため、素子３とフレキシブル基板４とは確実に接触
することができる。
【００２７】このため、この素子の転写方法において
は、ベース基板１に配列形成された素子３に高さのばら
つきがある場合においても、このばらつきの影響を受け
ることなく、所望の素子３を確実に、かつ簡便にフレキ
シブル基板４に転写することができる。すなわち、転写
したい素子に隣接して当該素子よりも高さの高い素子が
存在する場合等においても、選択的に所望の素子の転写
を行うことが可能となるため、所望の素子３を転写する
ために転写を繰り返す必要もなく、また、所望の素子３
を転写できないために転写した基板が不良となることな
どもない。したがって、この素子の転写方法によれば、
効率的に歩留まり良く信頼性に優れた素子の転写を行う
ことができる。
【００２８】また、同様に、ベース基板１に配列形成さ
れる素子３自体の高さが全て揃っている場合でも、ベー
ス基板１の平坦性が良好でない場合には、結果的にベー
ス基板１に配列形成された素子３の高さにばらつきが生
じてしまう。しかしながら、この方法においては、上述
したように配列形成された素子３の高さにばらつきの影
響を受けることなく、所望の素子３を確実に、かつ簡便
にフレキシブル基板４に転写することができる。
【００２９】また、ベース基板１に素子３が傾いて配列
成形されてしまった場合においても、フレキシブル基板
４は、転写の際にその可撓性により素子３の形状に沿っ
て撓って接触するため素子３とフレキシブル基板４とは
確実に接触することができ、信頼性に優れた転写を行う
ことができる。
【００３０】また、例えば、素子３（ＬＩＰ）を真空吸
着ヘッド８１を用いて転写する場合には、図２(a)に示
すようにベース基板１の裏面からレーザ光９を照射して
第一接着層と素子３との接着力を低減させて素子３を第
一接着層から剥離可能としながら、真空吸着ヘッド８１
で素子３をベース基板１から取り出し、保持する。そし
て、図２(b)に示すように真空吸着ヘッド８１に保持し
た素子３を転写基板８２に実装する。この方法の場合に
は、例えば、真空吸着ヘッド８１の平坦性、すなわち、
素子３の吸着面の平坦性が良好でない場合には、真空吸
着ヘッド８１と素子３とが良好な状態で接触しないた
め、素子３は良好な状態で、また確実に真空吸着ヘッド
８１に保持されず、不安定な状態で真空吸着ヘッド８１
に保持される。その結果、転写が完了する前に素子３が
真空吸着ヘッド８１から外れてしまったり、転写基板８
２に実装する際に傾いて実装されてしまったりするとい
う不具合が生じてしまう。これは、歩留まりの低下や品
質の低下の原因となる。また、ベース基板１に素子３が
傾いて配列成形されている場合においても同様の不具合
が生じてしまう。
【００３１】しかしながら、この転写方法においては、
上述したように転写先の基板、すなわちフレキシブル基
板４が可撓性を有し、この可撓性を利用して転写対象で
ある素子３のみにフレキシブル基板４を圧接して転写を
行う。そして、フレキシブル基板４は、転写の際にその
可撓性により素子３の形状に沿って撓って接触するため
素子３とフレキシブル基板４とは確実に接触することが
できる。このため、この素子の転写方法においては、ベ
ース基板１に配列形成された素子３に高さのばらつきが
ある場合においても、このばらつきの影響を受けること
なく、所望の素子３を確実に、且つ簡便にフレキシブル
基板４に転写することができる。すなわち、真空吸着ヘ
ッド８１の平坦性、すなわち、素子３の吸着面の平坦性
が良好でない場合においても、選択的に所望の素子の転
写を行うことが可能となる。したがって、この素子の転
写方法においては、真空吸着ヘッド８１の平坦性が良好
でない場合においても、効率的に歩留まり良く素子の転
写を行うことができる。
【００３２】また、図１においては、断面図のため、フ
レキシブル基板４の長手方向における素子３の転写の状
態のみが図示されているが、フレキシブル基板４の幅方
向、すなわち、圧接ロール８の軸方向と平行な方向に素
子３を複数配列し、上記と同様に転写を行うことによ
り、１回の転写作業で複数の素子３の転写を行うことが
できるため、効率的に素子３の転写を行うことができ
る。そして、この場合においても、フレキシブル基板４
の幅方向に配列された素子も、上述したように第二接着
層５を加熱して第二接着層と素子３との接着力を低減さ
せて剥離可能な状態としない場合には、圧接ロール８に
より第一接着層を素子３に接触させても素子３の転写は
行われない。したがって、フレキシブル基板４の長手方
向のみならず、フレキシブル基板４の幅方向において
も、選択的に素子３の転写を行うことができるため、フ
レキシブル基板４の長手方向及び幅方向の両方向におい
て、拡大転写を簡単に効率良く行うことが可能となる。
【００３３】また、上記においては、圧接ロール８が１
本の場合について説明したが、圧接ロール８の本数は特
に限定されるものではなく、２本以上の複数本としても
良い。すなわち、複数の圧接ロール８を所定の間隔をお
いて配置し、上記と同様にして転写を行うことにより、
所定のピッチで拡大転写を行うことができる。そして、
１回の作業において、圧接ロール８の本数に比例して、
多量の素子を転写することができるため、さらに効率的
に素子の転写を行うことが可能となる。
【００３４】上記においては、ベース基板１に配列形成
された素子３が一種類の場合について説明したが、本発
明においては、素子３は一種類に限定されることはな
く、ベース基板１に異なる複数種の素子を配列形成し、
フレキシブル基板４に転写を行うこともできる。例え
ば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３種類の半
導体発光素子８３，８４，８５を図３(a)に示すよう
に、この順でベース基板１上に配列成形する。そして、
フレキシブル基板４を図３中の矢印Ａの方向に送りなが
ら上記と同様にしてＲ、Ｇ、Ｂの順序で素子の転写を行
うことにより、図３(b)に示すように赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の３種類の半導体発光素子８３，８
４，８５をフレキシブル基板４に転写することができ
る。すなわち、本発明を適用することにより、１つのベ
ース基板からＲ，Ｇ，Ｂの３種類の半導体発光素子８
３，８４，８５の転写を、ベース基板１を取り替えるこ
となく、すなわち、作業の段取り換えを行うことなく１
工程で行うことができる。これにより、赤色（Ｒ）、緑
色（Ｇ）、青色（Ｂ）の半導体発光素子８３，８４，８
５を、それぞれの色ごとに配列形成したベース基板から
転写する場合と比較して作業時間を大幅に短縮すること
ができ、効率的に素子の転写を行うことが可能となる。
【００３５】また、フレキシブル基板４には、素子３の
電極と電気的接続を取るための配線が予め配線形成され
ていても良い。すなわち、図４に示すような予め素子の
電極位置、形状と対応した所定のパターンで配線８７，
８８が配線形成がされたフレキシブル配線基板８６を用
いることもできる。このようなフレキシブル配線基板８
６を用いることにより、素子の転写を行うと同時に素子
３との電極接続をすることができ、素子３の転写が完了
することにより電極接続も完了することとなる。したが
って、このようなフレキシブル配線基板８６を用いるこ
とにより、素子３と転写基板との電気的接続を行う工程
を省略することができるため、製品の製造を効率的に、
また、安価に行うことが可能となる。この場合において
も、転写する素子３に対応させて。種々の配線パターン
を形成フレキシブル配線基板８６に形成することによ
り、図４に示すように、例えば赤色（Ｒ）ＬＩＰ８９と
緑色（Ｇ）ＬＩＰ９０とを同一基板上に効率的に転写す
ることができる。
【００３６】また、本発明を適用することにより、さら
に拡大率の大きい拡大転写を効率的に歩留まり良く行う
ことができる。すなわち、上記のフレキシブル基板４
を、例えば真空吸着ヘッドのような転写を行う際の保持
部材として使用し、上記のようにフレキシブル基板４に
転写した素子３を他の基板である転写基板に転写するこ
とによりさらに素子３を離間させた拡大転写を行うこと
ができる。以下に、その方法を説明する。なお、上述し
た説明で用いた部材と同様な部材については、上記と同
じ符号を付すことで、詳細な説明は省略する。
【００３７】転写に際しては、図５(a)に示すように、
ベース基板１とフレキシブル基板４とを対向配置した状
態で、圧接ロール８を下降させてフレキシブル基板４の
上面、すなわち、第二接着層５が形成された側と反対側
の主面に接触させる。そして、さらに圧接ロール８を下
降させることにより、図５(b)に示すようにフレキシブ
ル基板４の第二接着層５側を素子３の上面に接触させ
る。そして、フレキシブル基板４が素子３に接触した時
点で圧接ロール８の下降を停止し、フレキシブル基板４
に対して所定の時間だけ所定の圧力をかける。また、こ
のとき、ベース基板１の裏面側、すなわち、第一接着層
２を形成した側と反対側から、第一接着層２における転
写対象となる素子３に対応した位置にレーザ光９を照射
することにより第一接着層２の素子３に対応した位置を
加熱して可塑化させて、第一接着層２と素子３との接着
力を低減させる。これにより、素子３をベース基板１か
ら剥離することが可能となる。したがって、素子３は、
ベース基板１から剥離可能な状態においてその上面にフ
レキシブル基板４を圧接されることとなる。また、この
とき、フレキシブル基板４の素子３との接触面には、第
一接着層２が形成されており、当該第一接着層２の粘着
力により素子３がフレキシブル基板４に固定される。そ
して、圧接ロール８を上昇させてベース基板１から離す
ことによりベース基板１からフレキシブル基板４への素
子３の転写が完了する。
【００３８】図５(c)は、圧接ロール８を上昇させて、
ベース基板１から離間させた状態を示すものであり、フ
レキシブル基板４に素子３が転写されている。
【００３９】次いで、素子３を転写したフレキシブル基
板４を巻き取った巻き取りロール７を、巻き出しロール
９１として用いてさらに転写基板９３への素子３の転写
を行う。すなわち、図６(a)に示すように巻き出しロー
ル９１、巻き取りロール９２、転写基板９３を、ベース
基板１からフレキシブル基板４への素子３の転写の際と
同様な構成で配置する。また、転写基板９３の素子３を
転写する側の主面には、熱可塑性樹脂からなる第三接着
層９４が形成されている。
【００４０】ここで、第三接着層９４としては、素子３
を転写基板９３に接着することが可能な材料であれば特
に限定されることはなく、素子３の種類等の諸条件を考
慮して適宜選択することができる。例えば第三接着層９
４としては、加熱することにより粘着力が発生し、素子
３を転写基板９３に接着することが可能な材料を用いる
ことができる。このような材料としては、例えば熱可塑
性樹脂やはんだが好適である。そして、第三接着層９４
は、転写基板９３の転写面全面に形成しても良く、ま
た、素子３に対応した位置に部分的に形成しても良い。
【００４１】次いで、ベース基板１からフレキシブル基
板４への素子３の転写の際と同様にしてフレキシブル基
板４から転写基板９３への素子３の転写を行う。すなわ
ち、図６の(b)に示すように、フレキシブル基板４と転
写基板９３とを対向配置した状態で、圧接ロール８を下
降させてフレキシブル基板４の上面、すなわち、素子３
が転写されている側と反対側の主面に接触させる。そし
て、さらに圧接ロール８を下降させることにより、フレ
キシブル基板４に転写されている素子３の底面部を転写
基板９３に接触させる。そして、素子３の底面部が転写
基板９３に接触した時点で圧接ロール８の下降を停止
し、フレキシブル基板４に対して所定の時間だけ所定の
圧力をかける。また、このとき、転写基板９３の裏面
側、すなわち、第三接着層９４を形成した側と反対側か
ら、第三接着層９４における転写対象となる素子３に対
応した位置にレーザ光９を照射することにより第三接着
層９４の素子３に対応した位置を加熱して溶融させるこ
とにより、第三接着層９４と素子３との接着力を発生さ
せる。これにより、素子３を転写基板９３に接着するこ
とが可能となる。そして、素子３が接触した状態で第三
接着層９４を冷却することにより第三接着層９４が硬化
して、素子３が転写基板９３に固定される。最後に、圧
接ロール８を上昇させてフレキシブル基板４から離すこ
とによりフレキシブル基板４から転写基板９３への素子
３の転写が完了する。
【００４２】図６(c)は、圧接ロール８を上昇させて、
ベース基板１から離間させた状態を示すものであり、転
写基板９３に素子３が転写されている。そして、フレキ
シブル基板４を図６(c)中の矢印Ａの方向に所定量だけ
送り、上記の工程を繰り返すことにより所望のピッチで
素子３を転写基板９３に転写することができる。
【００４３】以上のような素子の転写方法によれば、ベ
ース基板１からフレキシブル基板４への素子３の転写の
場合と同様に、効率的に歩留まり良く信頼性に優れた素
子の転写を行うことができる。また、この転写方法によ
れば、ベース基板１からフレキシブル基板４への素子３
の転写の場合よりもさらに大きな拡大率で拡大転写を行
うことができる。そして、この場合もフレキシブル基板
４の長手方向のみならず、フレキシブル基板４の幅方向
においても、選択的に素子３の転写を行うことができる
ため、フレキシブル基板４の長手方向及び幅方向の両方
向において、拡大転写を簡単に効率良く行うことが可能
となる。
【００４４】また、ベース基板１からフレキシブル基板
４への素子３の転写の場合と同様に、複数の圧接ロール
８を所定の間隔をおいて配置して転写を行うことによ
り、所定のピッチで拡大転写を行うことができる。そし
て、１回の作業において、圧接ロール８の本数に比例し
て、多量の素子を転写することができるため、さらに効
率的に素子の転写を行うことが可能となる。また、ベー
ス基板１からフレキシブル基板４への素子３の転写の場
合と同様に、異なる複数種の素子の転写を効率的に行う
ことが可能である。そして、ベース基板１からフレキシ
ブル基板４への素子３の転写の場合と同様に、転写基板
９３として、素子３の電極と電気的接続を取るための配
線が予め配線形成されたフレキシブル配線基板を用いる
こともできる。このようなフレキシブル配線基板を用い
ることにより、素子３と転写基板との電気的接続を行う
工程を省略することができるため、製品の製造を効率的
に、また、安価に行うことが可能となる。したがって、
この素子の転写方法によれば、ベース基板１からフレキ
シブル基板４への素子３の転写の場合と同様の効果を得
ることができるとともに、さらに大きな拡大率で拡大転
写を行うことが可能となる。
【００４５】次に、上記転写方法の応用例として、二段
階拡大転写法による素子の配列方法及び画像表示装置の
製造方法について説明する。
【００４６】本例の素子の配列方法および画像表示装置
の製造方法は、高集積度をもって第一基板上に作成され
た素子を第一基板上で素子が配列された状態よりは離間
した状態となるように一時保持用部材に転写し、次いで
一時保持用部材に保持された前記素子をさらに離間して
第二基板上に転写する二段階の拡大転写を行う。なお、
本例では転写を２段階としているが、素子を離間して配
置する拡大度に応じて転写を三段階やそれ以上の多段階
とすることもできる。
【００４７】図７はそれぞれ二段階拡大転写法の基本的
な工程を示す図である。まず、図７の(a)に示す第一基
板１０上に、例えば発光素子のような素子１２を密に形
成する。素子を密に形成することで、各基板当たりに生
成される素子の数を多くすることができ、製品コストを
下げることができる。第一基板１０は例えば半導体ウエ
ハ、ガラス基板、石英ガラス基板、サファイヤ基板、プ
ラスチック基板などの種々素子形成可能な基板である
が、各素子１２は第一基板１０上に直接形成したもので
あっても良く、他の基板上で形成されたものを配列した
ものであっても良い。
【００４８】次に図７の(b)に示すように、第一基板１
０から各素子１２が図中破線で示す第一の一時保持用部
材１１に転写され、この第一の一時保持用部材１１の上
に各素子１２が保持される。ここで隣接する素子１２は
離間され、図示のようにマトリクス状に配される。すな
わち素子１２はｘ方向にもそれぞれ素子の間を広げるよ
うに転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ
素子の間を広げるように転写される。このとき離間され
る距離は、特に限定されず、一例として後続の工程での
樹脂部形成や電極パッドの形成を考慮した距離とするこ
とができる。第一の一時保持用部材１１上に第一基板１
０から転写した際に第一基板１０上の全部の素子が離間
されて転写されるようにすることができる。この場合に
は、第一の一時保持用部材１１のサイズはマトリクス状
に配された素子１２の数（ｘ方向、ｙ方向にそれぞれ）
に離間した距離を乗じたサイズ以上であれば良い。ま
た、第一の一時保持用部材１１上に第一基板１０上の一
部の素子が離間されて転写されるようにすることも可能
である。
【００４９】このような第一転写工程の後、図７の(c)
に示すように、第一の一時保持用部材１１上に存在する
素子１２は離間されていることから、素子１２毎に素子
周りの樹脂の被覆と電極パッドの形成が行われる。素子
周りの樹脂の被覆は電極パッドを形成し易くし、次の第
二転写工程での取り扱いを容易にするなどのために形成
される。電極パッドの形成は、後述するように、最終的
な配線が続く第二転写工程の後に行われるため、その際
に配線不良が生じないように比較的大き目のサイズに形
成されるものである。なお、図７の(c)には電極パッド
は図示していない。各素子１２の周りを樹脂１３が覆う
ことで樹脂形成チップ１４が形成される。素子１２は平
面上、樹脂形成チップ１４の略中央に位置するが、一方
の辺や角側に偏った位置に存在するものであっても良
い。
【００５０】次に、図７の(d)に示すように、第二転写
工程が行われる。この第二転写工程では第一の一時保持
用部材１１上でマトリクス状に配される素子１２が樹脂
形成チップ１４ごと更に離間するように第二基板１５上
に転写される。この第二転写工程に上述した転写方法を
応用するが、これについては後ほど詳述する。
【００５１】第二転写工程においても、隣接する素子１
２は樹脂形成チップ１４ごと離間され、図示のようにマ
トリクス状に配される。すなわち素子１２はｘ方向にも
それぞれ素子の間を広げるように転写されるが、ｘ方向
に垂直なｙ方向にもそれぞれ素子の間を広げるように転
写される。第二転写工程によって配置された素子の位置
が画像表示装置などの最終製品の画素に対応する位置で
あるとすると、当初の素子１２間のピッチの略整数倍が
第二転写工程によって配置された素子１２のピッチとな
る。ここで第一基板１０から第一の一時保持用部材１１
での離間したピッチの拡大率をｎとし、第一の一時保持
用部材１１から第二基板１５での離間したピッチの拡大
率をｍとすると、略整数倍の値ＥはＥ＝ｎｘｍであらわ
される。
【００５２】第二基板１５上に樹脂形成チップ１４ごと
離間された各素子１２には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子１２
が発光ダイオードなどの発光素子の場合には、ｐ電極、
ｎ電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。
【００５３】図７に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドや樹脂固めなどを行うことができ、そして第二転写後
に配線が施されるが、先に形成した電極パッド等を利用
して接続不良を極力抑えながらの配線がなされる。した
がって、画像表示装置の歩留まりを向上させることがで
きる。また、本例の二段階拡大転写法においては、素子
間の距離を離間する工程が２工程であり、このような素
子間の距離を離間する複数工程の拡大転写を行うこと
で、実際は転写回数が減ることになる。すなわち、例え
ば、ここで第一基板１０から第一の一時保持用部材１１
での離間したピッチの拡大率を２（ｎ＝２）とし、第一
の一時保持用部材１１から第二基板１５での離間したピ
ッチの拡大率を２（ｍ＝２）とすると、仮に一度の転写
で拡大した範囲に転写しようとしたときでは、最終拡大
率が２×２の４倍で、その二乗の１６回の転写すなわち
第一基板のアライメントを１６回行う必要が生ずるが、
本例の二段階拡大転写法では、アライメントの回数は第
一転写工程での拡大率２の二乗の４回と第二転写工程で
の拡大率２の二乗の４回を単純に加えただけの計８回で
済むことになる。即ち、同じ転写倍率を意図する場合に
おいては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であるこ
とから、必ず２ｎｍ回だけ転写回数を減らすことができ
ることになる。したがって、製造工程も回数分だけ時間
や経費の節約となり、特に拡大率の大きい場合に有益と
なる。
【００５４】なお、図７に示した二段階拡大転写法にお
いては、素子１２を例えば発光素子としているが、これ
に限定されず、他の素子例えば液晶制御素子、光電変換
素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオー
ド素子、抵抗素子、スイッチング素子、微小磁気素子、
微小光学素子から選ばれた素子若しくはその部分、これ
らの組み合わせなどであっても良い。
【００５５】上記第二転写工程においては、樹脂形成チ
ップとして取り扱われ、一時保持用部材上から第二基板
に転写されるが、この樹脂形成チップについて図８及び
図９を参照して説明する。
【００５６】樹脂形成チップ２０は、離間して配置され
ている素子２１の周りを樹脂２２で固めたものであり、
このような樹脂形成チップ２０は、一時保持用部材から
第二基板に素子２１を転写する場合に使用できるもので
ある。
【００５７】樹脂形成チップ２０は略平板上でその主た
る面が略正方形状とされる。この樹脂形成チップ２０の
形状は樹脂２２を固めて形成された形状であり、具体的
には未硬化の樹脂を各素子２１を含むように全面に塗布
し、これを硬化した後で縁の部分をダイシング等で切断
することで得られる形状である。
【００５８】略平板状の樹脂２２の表面側と裏面側には
それぞれ電極パッド２３，２４が形成される。これら電
極パッド２３，２４の形成は全面に電極パッド２３，２
４の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド２３，２４は発光素子である素子２１のｐ電極
とｎ電極にそれぞれ接続するように形成されており、必
要な場合には樹脂２２にビアホールなどが形成される。
【００５９】ここで電極パッド２３，２４は樹脂形成チ
ップ２０の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
であり、例えば薄膜トランジスタの場合ではソース、ゲ
ート、ドレインの３つの電極があるため、電極パッドを
３つ或いはそれ以上形成しても良い。電極パッド２３，
２４の位置が平板上ずれているのは、最終的な配線形成
時に上側からコンタクトをとっても重ならないようにす
るためである。電極パッド２３，２４の形状も正方形に
限定されず他の形状としても良い。
【００６０】このような樹脂形成チップ２０を構成する
ことで、素子２１の周りが樹脂２２で被覆され平坦化に
よって精度良く電極パッド２３，２４を形成できるとと
もに素子２１に比べて広い領域に電極パッド２３，２４
を延在できる。後述するように、最終的な配線が、第二
転写工程の後に行われるため、比較的大き目のサイズの
電極パッド２３，２４を利用した配線を行うことで、配
線不良が未然に防止される。
【００６１】次に、図１０に本例の二段階拡大転写法で
使用される素子の一例としての発光素子の構造を示す。
図１０の（ａ）が素子断面図であり、図１０の（ｂ）が
平面図である。この発光素子はＧａＮ系の発光ダイオー
ドであり、たとえばサファイヤ基板上に結晶成長される
素子である。このようなＧａＮ系の発光ダイオードで
は、基板を透過するレーザ照射によってレーザアブレー
ションが生じ、ＧａＮの窒素が気化する現象にともなっ
てサファイヤ基板とＧａＮ系の成長層の間の界面で膜剥
がれが生じ、素子分離を容易なものにできる特徴を有し
ている。
【００６２】まず、その構造については、ＧａＮ系半導
体層からなる下地成長層３１上に選択成長された六角錐
形状のＧａＮ層３２が形成されている。なお、下地成長
層３１上には図示しない絶縁膜が存在し、六角錐形状の
ＧａＮ層３２はその絶縁膜を開口した部分にＭＯＣＶＤ
法などによって形成される。このＧａＮ層３２は、成長
時に使用されるサファイヤ基板の主面をＣ面とした場合
にＳ面（１−１０１面）で覆われたピラミッド型の成長
層であり、シリコンをドープさせた領域である。このＧ
ａＮ層３２の傾斜したＳ面の部分はダブルへテロ構造の
クラッドとして機能する。ＧａＮ層３２の傾斜したＳ面
を覆うように活性層であるＩｎＧａＮ層３３が形成され
ており、その外側にマグネシウムドープのＧａＮ層３４
が形成される。このマグネシウムドープのＧａＮ層３４
もクラッドとして機能する。
【００６３】このような発光ダイオードには、ｐ電極３
５とｎ電極３６が形成されている。ｐ電極３５はマグネ
シウムドープのＧａＮ層３４上に形成されるＮｉ／Ｐｔ
／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料
を蒸着して形成される。ｎ電極３６は前述の図示しない
絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの
金属材料を蒸着して形成される。なお、図１２に示すよ
うに下地成長層３１の裏面側からｎ電極取り出しを行う
場合は、ｎ電極３６の形成は下地成長層３１の表面側に
は不要となる。
【００６４】このような構造のＧａＮ系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイヤ基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、ＧａＮ系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にＣ面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子などであっても良い。
【００６５】次に、図１１から図１８までを参照しなが
ら、図７に示す発光素子の配列方法の具体的手法につい
て説明する。発光素子は図１０に示したＧａＮ系の発光
ダイオードを用いている。先ず、図１１に示すように、
第一基板４１の主面上には複数の発光ダイオード４２が
マトリクス状に形成されている。発光ダイオード４２の
大きさは約２０μｍ程度とすることができる。第一基板
４１の構成材料としてはサファイヤ基板などのように光
ダイオード４２に照射するレーザの波長の透過率の高い
材料が用いられる。発光ダイオード４２にはｐ電極など
までは形成されているが最終的な配線は未だなされてお
らず、素子間分離の溝４２ｇが形成されていて、個々の
発光ダイオード４２は分離できる状態にある。この溝４
２ｇの形成は例えば反応性イオンエッチングで行う。こ
のような第一基板４１を第一の一時保持用部材４３に対
峙させて図１２に示すように選択的な転写を行う。
【００６６】第一の一時保持用部材４３の第一基板４１
に対峙する面には剥離層４４と接着剤層４５が２層にな
って形成されている。ここで第一の一時保持用部材４３
の例としては、ガラス基板、石英ガラス基板、プラスチ
ック基板などを用いることができ、第一の一時保持用部
材４３上の剥離層４４の例としては、フッ素コート、シ
リコーン樹脂、水溶性接着剤（例えばポリビニルアルコ
ール：ＰＶＡ）、ポリイミドなどを用いることができ
る。また第一の一時保持用部材４３の接着剤層４５とし
ては紫外線（ＵＶ）硬化型接着剤、熱硬化性接着剤、熱
可塑性接着剤のいずれかからなる層を用いることができ
る。一例としては、第一の一時保持用部材４３として石
英ガラス基板を用い、剥離層４４としてポリイミド膜４
μｍを形成後、接着剤層４５としてのＵＶ硬化型接着剤
を約２０μｍ厚で塗布する。
【００６７】第一の一時保持用部材４３の接着剤層４５
は、硬化した領域４５ｓと未硬化領域４５ｙが混在する
ように調整され、未硬化領域４５ｙに選択転写にかかる
発光ダイオード４２が位置するように位置合わせされ
る。硬化した領域４５ｓと未硬化領域４５ｙが混在する
ような調整は、例えばＵＶ硬化型接着剤を露光機にて選
択的に２００μｍピッチでＵＶ露光し、発光ダイオード
４２を転写するところは未硬化でそれ以外は硬化させて
ある状態にすれば良い。このようなアライメントの後、
転写対象位置の発光ダイオード４２に対しレーザを第一
基板４１の裏面から照射し、当該発光ダイオード４２を
第一基板４１からレーザアブレーションを利用して剥離
する。ＧａＮ系の発光ダイオード４２はサファイヤとの
界面で金属のＧａと窒素に分解することから、比較的簡
単に剥離できる。照射するレーザとしてはエキシマレー
ザ、高調波ＹＡＧレーザなどが用いられる。
【００６８】このレーザアブレーションを利用した剥離
によって、選択照射にかかる発光ダイオード４２はＧａ
Ｎ層と第一基板４１の界面で分離し、反対側の接着剤層
４５にｐ電極部分を突き刺すようにして転写される。他
のレーザが照射されない領域の発光ダイオード４２につ
いては、対応する接着剤層４５の部分が硬化した領域ｓ
であり、レーザも照射されていないために第一の一時保
持用部材４３側に転写されることはない。なお、図１１
では１つの発光ダイオード４２だけが選択的にレーザ照
射されているが、ｎピッチ分だけ離間した領域において
も同様に発光ダイオード４２はレーザ照射されているも
のとする。このような選択的な転写によっては発光ダイ
オード４２第一基板４１上に配列されている時よりも離
間して第一の一時保持用部材４３上に配列される。
【００６９】発光ダイオード４２は第一の一時保持用部
材４３の接着剤層４５に保持された状態で、発光ダイオ
ード４２の裏面がｎ電極側（カソード電極側）になって
いて、発光ダイオード４２の裏面には樹脂（接着剤）が
ないように除去、洗浄されているため、図１２に示すよ
うに電極パッド４６を形成すれば、電極パッド４６は発
光ダイオード４２の裏面と電気的に接続される。
【００７０】接着剤層４５の洗浄の例としては酸素プラ
ズマで接着剤用樹脂をエッチング、ＵＶオゾン照射にて
洗浄する。かつ、レーザにてＧａＮ系発光ダイオードを
サファイヤ基板からなる第一基板４１から剥離したとき
には、その剥離面にＧａが析出しているため、そのＧａ
をエッチングすることが必要であり、ＮａＯＨ水溶液も
しくは希硝酸で行うことになる。その後、電極パッド４
６をパターニングする。このときのカソード側の電極パ
ッドは約６０μｍ角とすることができる。電極パッド４
６としては透明電極（ＩＴＯ、ＺｎＯ系など）もしくは
Ｔｉ／Ａｌ／Ｐｔ／Ａｕなどの材料を用いる。透明電極
の場合は発光ダイオードの裏面を大きく覆っても発光を
さえぎることがないので、パターニング精度が粗く、大
きな電極形成ができ、パターニングプロセスが容易にな
る。
【００７１】図１３は第一の一時保持用部材４３から発
光ダイオード４２を第二の一時保持用部材４７に転写し
て、アノード電極（ｐ電極）側のビアホール５０を形成
した後、アノード側電極パッド４９を形成し、樹脂から
なる接着剤層４５をダイシングした状態を示している。
このダイシングの結果、素子分離溝５１が形成され、発
光ダイオード４２は素子ごとに区分けされたものにな
る。素子分離溝５１はマトリクス状の各発光ダイオード
４２を分離するため、平面パターンとしては縦横に延長
された複数の平行線からなる。素子分離溝５１の底部で
は第二の一時保持用部材４７の表面が臨む。
【００７２】また、第二の一時保持用部材４７上には剥
離層４８が形成される。この剥離層４８は例えばフッ素
コート、シリコーン樹脂、水溶性接着剤（例えばＰＶ
Ａ）、ポリイミドなどを用いて作成することができる。
第二の一時保持用部材４７は、一例としてプラスチック
基板にＵＶ粘着材が塗布してある、いわゆるダイシング
シートであり、ＵＶが照射されると粘着力が低下するも
のを利用できる。
【００７３】第一の一時保持用部材４３から第二の一時
保持用部材４７への転写に際しては、このような剥離層
４４を形成した一時保持部材４３の裏面からエキシマレ
ーザを照射する。これにより、例えば剥離層４４として
ポリイミドを形成した場合では、ポリイミドと石英基板
の界面でポリイミドのアブレーションにより剥離が発生
して、各発光ダイオード４２は第二の一時保持部材４７
側に転写される。
【００７４】また、アノード側電極パッド４９を形成す
るに際しては、接着剤層４５の表面を酸素プラズマで発
光ダイオード４２の表面が露出してくるまでエッチング
する。まずビアホール５０の形成はエキシマレーザ、高
調波ＹＡＧレーザ、炭酸ガスレーザを用いることができ
る。このとき、ビアホールは約３〜７μｍの径を開ける
ことになる。アノード側電極パッドはＮｉ／Ｐｔ／Ａｕ
などで形成する。ダイシングプロセスは通常のブレード
を用いたダイシング、２０μｍ以下の幅の狭い切り込み
が必要なときには上記レーザを用いたレーザによる加工
を行う。その切り込み幅は画像表示装置の画素内の樹脂
からなる接着剤層４５で覆われた発光ダイオード４２の
大きさに依存する。
【００７５】次に、発光ダイオード４２を第二の一時保
持用部材４７から第二基板６０に転写する。そして、こ
の転写に、上述した転写方法を応用する。すなわち、図
１４(a)に示すように、第二の一時保持用部材４７と微
弱な接着力を有する第三の接着層１０２を備え、可撓性
を有する第三の一時保持用部材１０１とを対向配置た状
態で、圧接ロール１０３を下降させて第三の一時保持用
部材１０１の上面、すなわち、第三の接着層１０２が形
成された側と反対側の主面に接触させ、さらに圧接ロー
ル１０３を下降させることにより、図１４(b)に示すよ
うに第三の一時保持用部材１０１の第三の接着層１０２
側を転写する樹脂形成チップ１０９（発光ダイオード４
２及び接着剤層４５）の上面に接触させる。そして、第
三の一時保持用部材１０１が樹脂形成チップ１０９に接
触した時点で圧接ロール１０３の下降を停止し、第三の
一時保持用部材１０１に対して所定の時間だけ所定の圧
力をかける。
【００７６】また、このとき、第二の一時保持用部材４
７の裏面側、すなわち、樹脂形成チップが形成された側
と反対側から、第三の接着層１０２における転写対象と
なる樹脂形成チップ１０９に対応した位置にレーザ光１
０４を照射する。これにより、例えば剥離層４８をポイ
リイミドにより形成した場合では、ポリイミドと石英基
板の界面でポリイミドのアブレーションにより剥離が発
生して各発光ダイオード４２を含む樹脂形成チップ１０
９は第三の一時保持部材１０１上に転写される。そし
て、圧接ロール１０３を上昇させて第三の一時保持部材
１０１から離すことにより第二の一時保持部材４７から
第三の一時保持部材１０１への樹脂成形チップ１０９の
転写が完了する。
【００７７】図１４(c)は、圧接ロール１０３を上昇さ
せて、第三の一時保持用部材１０１から離間させた状態
を示すものであり、第三の一時保持用部材１０１に樹脂
形成チップ１０９が転写されている。なお、転写におい
て第三の一時保持部材１０１は巻き出しロール１０５か
ら巻き出し、樹脂形成チップの転写後は巻き取りロール
１０６に巻き取る。
【００７８】次いで、樹脂形成チップ１０９を転写した
第三の一時保持部材１０１を巻き取った巻き取りロール
１０６を、巻き出しロール１０７として用いてさらに第
二基板６０への樹脂形成チップ１０９の転写を行う。す
なわち、図１５(a)に示すように巻き出しロール１０
７、巻き取りロール１０８、第二基板６０を、第二の一
時保持用部材４７から第三の一時保持用部材１０１への
樹脂形成チップ１０９の転写の際と同様な構成で配置す
る。また、第二基板６０の樹脂形成チップ１０９を転写
する側の主面には、熱可塑性樹脂からなる第四の接着層
１１０が形成されている。
【００７９】そして、図１５の(b)に示すように、第三
の一時保持用部材１０１と第二基板６０とを対向配置し
た状態で、圧接ロール１０３を下降させて第三の一時保
持用部材１０１の上面、すなわち、樹脂形成チップ１０
９が転写されている側と反対側の主面に接触させ、さら
に圧接ロール１０３を下降させることにより、第三の一
時保持用部材１０１に転写されている樹脂形成チップ１
０９の底面部を第二基板６０に接触させる。そして、受
精系チップ１０９の底面部が第二基板６０に接触した時
点で圧接ロール１０３の下降を停止し、第三の一時保持
用基板１０１に対して所定の時間だけ所定の圧力をかけ
る。また、このとき、第二基板６０の裏面側、すなわ
ち、第四接着層１１０を形成した側と反対側から、第四
接着層１１０における転写対象となる樹脂形成チップ１
０９に対応した位置にレーザ光１０４を照射して加熱す
る。これにより、樹脂形成チップ１０９を第二基板６０
に接着することが可能となる。そして、樹脂形成チップ
１０９が接触した状態で第四接着層１１０を冷却するこ
とにより第四接着層１１０が硬化させ樹脂形成チップ１
１０を第二基板６０に固定する。最後に、圧接ロール１
０３を上昇させて第三の一時保持用部材１０１から離す
ことにより第三の一時保持用部材１０１から第二基板６
０への樹脂形成チップの転写、すなわち発光ダイオード
４２の転写が完了する。
【００８０】図１５(c)は、圧接ロール１０３を上昇さ
せて、第三の一時保持用部材１０１から離間させた状態
を示すものであり、第二基板６０に樹脂形成チップ１０
９が転写されている。そして、第三の一時保持用部材１
０１を図１５(c)中の矢印Ａの方向に所定量だけ送り、
上記の工程を繰り返すことにより所望のピッチで樹脂形
成チップ１０９、すなわち発光ダイオード４２を第二基
板６０に転写することができる。
【００８１】また、第二基板６０上にシャドウマスクと
しても機能する電極層５７を配設し、この電極層５７を
レーザ光１０４を照射することにより加熱し、間接的に
第四の接着層１１０を加熱するようにしても良い。特
に、図１６に示すように、電極層５７の画面側の表面す
なわち当該画像表示装置を見る人がいる側の面に黒クロ
ム層５８を形成すれば、画像のコントラストを向上させ
ることができると共に、黒クロム層５８でのエネルギー
吸収率を高くして、選択的に照射されるレーザ光５６に
よって第四接着層１１０を効率的に加熱するようにする
ことができる。
【００８２】図１７はＲＧＢの３色の発光ダイオード４
２、６１、６２を第二基板６０に配列させ絶縁層５９を
塗布した状態を示す図である。上述した転写方法によ
り、第二基板６０にマウントする位置をその色の位置に
ずらしてマウントすると、画素としてのピッチは一定の
まま３色からなる画素を形成できる。絶縁層５９として
は透明エポキシ接着剤、ＵＶ硬化型接着剤、ポリイミド
などを用いることができる。３色の発光ダイオード４
２、６１、６２は必ずしも同じ形状でなくとも良い。図
１７では赤色の発光ダイオード６１が六角錐のＧａＮ層
を有しない構造とされ、他の発光ダイオード４２、６２
とその形状が異なっているが、この段階では各発光ダイ
オード４２、６１、６２は既に樹脂形成チップとして樹
脂からなる接着剤層４５で覆われており、素子構造の違
いにもかかわらず同一の取り扱いが実現される。
【００８３】図１８は配線形成工程を示す図である。絶
縁層５９に開口部６５、６６、６７、６８、６９、７０
を形成し、発光ダイオード４２、６１、６２のアノー
ド、カソードの電極パッドと第二基板６０の配線用の電
極層５７を接続する配線６３、６４、７１を形成した図
である。このときに形成する開口部すなわちビアホール
は発光ダイオード４２、６１、６２の電極パッド４６、
４９の面積を大きくしているのでビアホール形状は大き
く、ビアホールの位置精度も各発光ダイオードに直接形
成するビアホールに比べて粗い精度で形成できる。この
ときのビアホールは約６０μｍ角の電極パッド４６、４
９に対し、約φ２０μｍのものを形成できる。また、ビ
アホールの深さは配線基板と接続するもの、アノード電
極と接続するもの、カソード電極と接続するものの３種
類の深さがあるのでレーザのパルス数で制御し、最適な
深さを開口する。その後、保護層を配線上に形成し、画
像表示装置のパネルは完成する。このときの保護層は図
１８の絶縁層５９と同様、透明エポキシ接着剤などの材
料が使用できる。この保護層は加熱硬化し配線を完全に
覆う。この後、パネル端部の配線からドライバーＩＣを
接続して駆動パネルを製作することになる。
【００８４】上述のような発光素子の配列方法において
は、第一の一時保持用部材４３に発光ダイオード４２を
保持させた時点で既に、素子間の距離が大きくされ、そ
の広がった間隔を利用して比較的サイズの電極パッド４
６、４９などを設けることが可能となる。それら比較的
サイズの大きな電極パッド４６、４９を利用した配線が
行われるために、素子サイズに比較して最終的な装置の
サイズが著しく大きな場合であっても容易に配線を形成
できる。また、本例の発光素子の配列方法では、発光素
子の周囲が硬化した接着剤層４５で被覆され平坦化によ
って精度良く電極パッド４６，４９を形成できる。ま
た、発光ダイオード４２の第一の一時保持用部材４３へ
の転写には、ＧａＮ系材料がサファイヤとの界面で金属
のＧａと窒素に分解することを利用して、比較的簡単に
剥離でき、確実に転写される。さらに、樹脂形成チップ
の第二基板への転写（第二転写工程）では、可塑性を有
する第三の一時保持用部材１０１を用いることにより選
択的に所望の樹脂形成チップのみを確実に転写すること
が可能である。
【００８５】
【発明の効果】本発明に係る素子の転写方法は、第一基
板上に配列形成された複数の素子の一部を、接着層を備
え可撓性を有する第二基板に選択的に転写するものであ
る。
【００８６】以上のような本発明に係る素子の転写方法
は、第一基板上に配列形成された素子を接着層を備え可
撓性を有する第二基板に転写する。これにより、第二基
板は、素子の転写の際にその可撓性により素子の形状に
沿って撓って素子に接触することができるため、素子と
第二基板とは確実に接触した状態で転写を行うことがで
きる。すなわち、この素子の転写方法によれば、効率的
に歩留まり良く信頼性に優れた素子の転写を行うことが
可能となる。
【００８７】また、以上の目的を達成するために、本発
明に係る素子の配列方法は、第一の基板上に配列された
複数の素子を第二の基板上に再配列する素子の配列方法
において、第一の基板上で素子が配列された状態よりは
離間した状態となるように素子を転写して第一の一時保
持用部材に該素子を保持させる第一転写工程と、第一の
一時保持用部材に保持された素子を樹脂で固める工程
と、樹脂をダイシングして素子毎に分離する工程と、第
一の一時保持用部材に保持され樹脂で固められた素子を
さらに離間して第二の基板上に転写する第二転写工程と
を有し、第二転写工程は、第一の一時保持用部材に保持
された複数の素子の一部を接着層を備え可撓性を有する
第三の基板に選択的に転写し、第三の基板に転写された
素子を他の接着層を備える第二の基板に転写するもので
ある。
【００８８】以上のような本発明に係る素子の配列方法
においては、上記転写方法を用いることにより素子の転
写が効率的且つ確実に行うことができるので、素子間の
距離を大きくする拡大転写を円滑に実施することが可能
となる。
【００８９】さらに、以上の目的を達成するための本発
明に係る画像表示装置の製造方法は、 発光素子をマト
リクス状に配置した画像表示装置の製造方法において、
第一の基板上で上記発光素子が配列された状態よりは離
間した状態となるように発光素子を転写して第一の一時
保持用部材に該発光素子を保持させる第一転写工程と、
第一の一時保持用部材に保持された発光素子を樹脂で固
める工程と、樹脂をダイシングして発光素子毎に分離す
る工程と、第一の一時保持用部材に保持され樹脂で固め
られた発光素子をさらに離間して第二の基板上に転写す
る第二転写工程とを有し、第二転写工程は、第一の一時
保持用部材に保持された複数の発光素子の一部を接着層
を備え可撓性を有する第三の基板に選択的に転写し、第
三の基板に転写された発光素子を他の接着層を備える第
二の基板に転写するものである。
【００９０】以上のような本発明に係る画像表示装置の
製造方法によれば、上記転写方法、配列方法によって発
光素子がマトリクス状に配置され、画像表示部分が構成
される。したがって、密な状態すなわち集積度を高くし
て微細加工を施して作成された発光素子を、効率よく離
間して再配置することができ、生産性が大幅に改善する
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の転写方法による転写プロセスの一例を
示す概略断面図である。
【図２】真空吸着ヘッドを用いた転写プロセスの一例を
示す概略断面図である。
【図３】本発明の転写方法による転写プロセスの一例を
示す概略断面図である。
【図４】本発明の転写方法による転写プロセスによりフ
レキシブル配線基板に赤色ＬＩＰと緑色ＬＩＰと転写し
た状態を示す概略断面図である。
【図５】本発明の転写方法による転写プロセスの一例を
示す概略断面図である。
【図６】本発明の転写方法による転写プロセスの一例を
示す概略断面図である。
【図７】素子の配列方法を示す模式図である。
【図８】樹脂形成チップの概略斜視図である。
【図９】樹脂形成チップの概略平面図である。
【図１０】発光素子の一例を示す図であって、（ａ）は
断面図、（ｂ）は平面図である。
【図１１】第一転写工程を示す概略断面図である。
【図１２】電極パッド形成工程を示す概略断面図であ
る。
【図１３】第二の一時保持用部材への転写後の電極パッ
ド形成工程を示す概略断面図である。
【図１４】本発明の画像表示装置の製造方法による転写
プロセスの一例を示す概略断面図である。
【図１５】本発明の画像表示装置の製造方法による転写
プロセスの一例を示す概略断面図である。
【図１６】本発明の画像表示装置の製造方法による転写
プロセスの一例を示す概略断面図である。
【図１７】絶縁層の形成工程を示す概略断面図である。
【図１８】配線形成工程を示す概略断面図である。
【符号の説明】
１ ベース基板 ２ 接着層 ３ 素子 ４ フレキシブル基板 ５ 第二接着層 ６ 巻き出しロール ７ 巻き取りロール ８ 圧接ロール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南 勝 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 林 邦彦 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F041 AA37 AA42 CA04 CA34 CA40 CA46 CA74 CA76 CA77 CA82 CA92 DA13 FF06 5F047 AA17 BA37 BB16 CA08 5G435 AA17 BB04 KK05 KK10

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 第一基板上に配列形成された複数の素子
    の一部を、接着層を備え可撓性を有する第二基板に選択
    的に転写することを特徴とする素子の転写方法。
  2. 【請求項２】 上記第二基板が、フィルム状であること
    を特徴とする請求項１記載の素子の転写方法。
  3. 【請求項３】 上記第二基板が、配線形成されているこ
    とを特徴とする請求項１記載の素子の転写方法。
  4. 【請求項４】 上記配線形成された第二基板が、フィル
    ム状であることを特徴とする請求項３記載の素子の転写
    方法。
  5. 【請求項５】 上記第一基板上に異なる複数種の素子を
    配列形成し、当該複数種の素子を所定の順序で転写する
    ことを特徴とする請求項１記載の素子の転写方法。
  6. 【請求項６】 上記素子の転写された上記第二基板を巻
    き取ることを特徴とする請求項１記載の素子の転写方
    法。
  7. 【請求項７】 上記第二基板を上記素子に圧接して上記
    素子を上記第二基板に転写することを特徴とする請求項
    １記載の素子の転写方法。
  8. 【請求項８】 上記第一基板上に熱可塑性材料からなる
    接着層を設け、上記素子の転写の際に当該接着層の上記
    素子に対応した位置を加熱することにより上記素子を当
    該接着層から剥離可能とすることを特徴とする請求項７
    記載の素子の転写方法。
  9. 【請求項９】 上記熱可塑性材料が、熱可塑性樹脂であ
    ることを特徴とする請求項８記載の素子の転写方法。
  10. 【請求項１０】 上記第二基板に転写された上記素子
    を、他の接着層を備える第三基板に転写することを特徴
    とする請求項１記載の素子の転写方法。
  11. 【請求項１１】 上記第三基板が、フィルム状であるこ
    とを特徴とする請求項１０記載の素子の転写方法。
  12. 【請求項１２】 上記第三基板が、配線形成されている
    ことを特徴とする請求項１０記載の素子の転写方法。
  13. 【請求項１３】 上記配線形成された第三基板が、フィ
    ルム状であることを特徴とする請求項１２記載の素子の
    転写方法。
  14. 【請求項１４】 上記第一基板上に異なる複数種の素子
    を配列形成し、当該複数種の素子を所定の順序で転写す
    ることを特徴とする請求項１０記載の素子の転写方法。
  15. 【請求項１５】 上記素子の転写された上記第二基板を
    巻き取ることを特徴とする請求項１０記載の素子の転写
    方法。
  16. 【請求項１６】 上記素子の転写された上記第三基板を
    巻き取ることを特徴とする請求項１０記載の素子の転写
    方法。
  17. 【請求項１７】 上記第二基板を上記素子に圧接して上
    記素子を上記第二基板に転写することを特徴とする請求
    項１０載の素子の転写方法。
  18. 【請求項１８】 上記第一基板上に熱可塑性材料からな
    る接着層を設け、上記素子の転写の際に当該接着層の上
    記素子に対応した位置を加熱することにより上記素子を
    当該接着層から剥離可能とすることを特徴とする請求項
    １７記載の素子の転写方法。
  19. 【請求項１９】 上記熱可塑性材料が熱可塑性樹脂であ
    ることを特徴とする請求項１８記載の素子の転写方法。
  20. 【請求項２０】 上記第二基板に転写された上記素子を
    上記他の接着層に圧接して上記素子を上記第三の基板に
    転写することを特徴とする請求項１０記載の素子の転写
    方法。
  21. 【請求項２１】 上記第他の接着層が熱可塑性材料から
    なり、上記素子の転写の際に上記他の接着層の上記素子
    に対応した位置を加熱冷却することにより上記他の接着
    層を溶融後硬化し、上記素子を第三基板に固着すること
    を特徴とする請求項２０記載の素子の転写方法。
  22. 【請求項２２】 上記素子が、樹脂形成チップであるこ
    とを特徴とする請求項１記載の素子の転写方法。
  23. 【請求項２３】 第一の基板上に配列された複数の素子
    を第二の基板上に再配列する素子の配列方法において、
    上記第一の基板上で上記素子が配列された状態よりは離
    間した状態となるように上記素子を転写して第一の一時
    保持用部材に該素子を保持させる第一転写工程と、上記
    第一の一時保持用部材に保持された上記素子を樹脂で固
    める工程と、上記樹脂をダイシングして素子毎に分離す
    る工程と、上記第一の一時保持用部材に保持され樹脂で
    固められた上記素子をさらに離間して上記第二の基板上
    に転写する第二転写工程とを有し、上記第二転写工程
    は、上記第一の一時保持用部材に保持された上記複数の
    素子の一部を接着層を備え可撓性を有する第三の基板に
    選択的に転写し、上記第三の基板に転写された上記素子
    を他の接着層を備える上記第二の基板に転写することを
    特徴とする素子の配列方法。
  24. 【請求項２４】 発光素子をマトリクス状に配置した画
    像表示装置の製造方法において、第一の基板上で上記発
    光素子が配列された状態よりは離間した状態となるよう
    に上記発光素子を転写して第一の一時保持用部材に該発
    光素子を保持させる第一転写工程と、上記第一の一時保
    持用部材に保持された上記発光素子を樹脂で固める工程
    と、上記樹脂をダイシングして発光素子毎に分離する工
    程と、上記第一の一時保持用部材に保持され樹脂で固め
    られた上記発光素子をさらに離間して第二の基板上に転
    写する第二転写工程とを有し、上記第二転写工程は、上
    記第一の一時保持用部材に保持された上記複数の発光素
    子の一部を接着層を備え可撓性を有する第三の基板に選
    択的に転写し、上記第三の基板に転写された上記発光素
    子を他の接着層を備える上記第二の基板に転写すること
    を特徴とする画像表示装置の製造方法。
JP2001234264A 2001-08-01 2001-08-01 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 Pending JP2003045901A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001234264A JP2003045901A (ja) 2001-08-01 2001-08-01 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US10/209,146 US6943047B2 (en) 2001-08-01 2002-07-31 Device transferring method, device arraying method, and image display fabrication method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001234264A JP2003045901A (ja) 2001-08-01 2001-08-01 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003045901A true JP2003045901A (ja) 2003-02-14

Family

ID=19065902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001234264A Pending JP2003045901A (ja) 2001-08-01 2001-08-01 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Country Status (2)

Country Link
US (1) US6943047B2 (ja)
JP (1) JP2003045901A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038963A2 (ko) * 2008-10-01 2010-04-08 한국기계연구원 계층화 구조물 제조 장치
JP2014168033A (ja) * 2012-06-29 2014-09-11 Nitto Denko Corp 反射層−蛍光体層被覆ｌｅｄ、その製造方法、ｌｅｄ装置およびその製造方法
JP2017117815A (ja) * 2015-12-21 2017-06-29 スタンレー電気株式会社 半導体発光装置、及び半導体発光装置の製造方法
KR101876008B1 (ko) * 2015-12-31 2018-07-09 한국광기술원 Ｌｅｄ 구조체 및 이의 전사방법
JP2018124524A (ja) * 2017-02-04 2018-08-09 パイクリスタル株式会社 アクティブマトリクス基板
KR102060966B1 (ko) * 2017-12-28 2019-12-31 (재)한국나노기술원 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法
KR20200111389A (ko) * 2019-03-19 2020-09-29 (주)플렉스컴 롤러를 이용한 웨이퍼 전사 장치 및 방법
CN113710409A (zh) * 2019-04-18 2021-11-26 株式会社V技术 激光剥离用装置和激光剥离方法
JP7382265B2 (ja) 2020-03-27 2023-11-16 株式会社ジャパンディスプレイ 一時保持用部材、及び表示装置の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003298006A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置および電気光学装置
WO2003101171A1 (en) * 2002-05-24 2003-12-04 Koninklijke Philips Electronics N.V. Method suitable for transferring a component supported by a carrier to a desired position on a substrate, and a device designed for this
KR20050075280A (ko) * 2002-11-19 2005-07-20 가부시키가이샤 이시카와 세이사쿠쇼 화소제어 소자의 선택 전사 방법, 화소제어 소자의 선택전사 방법에 사용되는 화소제어 소자의 실장 장치,화소제어 소자 전사후의 배선 형성 방법, 및, 평면디스플레이 기판
JP2005019571A (ja) * 2003-06-24 2005-01-20 Canon Inc チップの実装方法及び実装基板の製造装置
JP3933118B2 (ja) * 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
US7720557B2 (en) * 2003-11-06 2010-05-18 Applied Materials, Inc. Methods and apparatus for enhanced operation of substrate carrier handlers
US7218983B2 (en) * 2003-11-06 2007-05-15 Applied Materials, Inc. Method and apparatus for integrating large and small lot electronic device fabrication facilities
TWI316044B (en) 2004-02-28 2009-10-21 Applied Materials Inc Methods and apparatus for material control system interface
US20080138962A1 (en) * 2004-07-22 2008-06-12 Renesas Technology Corp. Manufacturing Method of Semiconductor Device
JP2006073683A (ja) * 2004-08-31 2006-03-16 Sony Corp 回路デバイス及び回路デバイスの製造方法
CN1962504B (zh) * 2005-11-11 2011-03-23 鸿富锦精密工业（深圳）有限公司 玻璃切割方法
JP4224086B2 (ja) * 2006-07-06 2009-02-12 三井金属鉱業株式会社 耐折性に優れた配線基板および半導体装置
JP5155030B2 (ja) * 2008-06-13 2013-02-27 株式会社ディスコ 光デバイスウエーハの分割方法
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
EP2296168A1 (en) * 2009-09-09 2011-03-16 Kulicke & Soffa Die Bonding GmbH Tool for picking a planar object from a supply station
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
KR101158110B1 (ko) 2011-11-02 2012-06-22 한국기계연구원 롤스탬프를 이용한 리버스임프린트 방식의 연속패턴 전사장치 및 방법
KR102442612B1 (ko) 2016-02-19 2022-09-14 삼성디스플레이 주식회사 발광 다이오드 트랜스퍼 방법
CN106876293B (zh) * 2017-02-21 2019-03-19 深圳市华星光电技术有限公司 微发光二极管的转印装置
CN108461438A (zh) * 2018-04-03 2018-08-28 泉州市盛维电子科技有限公司 一种微型发光二极管的巨量转移装置及转移方法
CN112967969B (zh) * 2020-05-21 2022-03-01 重庆康佳光电技术研究院有限公司 一种巨量转移方法和装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5013878A (ja) 1973-06-11 1975-02-13
JPS5124534A (en) 1974-08-23 1976-02-27 Seiko Instr & Electronics Tokeiyogaisobuhinno hyomenshorihoho
JPS5617385A (en) 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPS5661468A (en) 1979-10-23 1981-05-26 Matsumoto Yushi Seiyaku Kk Releasable adhesive
JPS5661469A (en) 1979-10-23 1981-05-26 Matsumoto Yushi Seiyaku Kk Hot-bonding adhesive
GB8402654D0 (en) 1984-02-01 1984-03-07 Secr Defence Flatpanel display
JPS60253681A (ja) 1984-05-30 1985-12-14 キヤノン株式会社 画像形成装置
IT1225690B (it) 1988-09-15 1990-11-22 Ansaldo Spa Reattore nucleare a sicurezza intrinseca del tipo ad acqua in pressione
JPH081964B2 (ja) 1989-01-18 1996-01-10 株式会社小糸製作所 可撓性を有する表示装置
JP2895566B2 (ja) 1990-04-27 1999-05-24 豊田合成株式会社 発光ダイオード
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
JPH04247486A (ja) 1991-02-01 1992-09-03 Dainippon Printing Co Ltd 反射型レリーフホログラムの転写箔及びそれを用いた反射型レリーフホログラムの選択的転写方法
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
JPH05290669A (ja) 1992-01-22 1993-11-05 Fujikura Ltd 照光スイッチ
JPH05315643A (ja) 1992-05-08 1993-11-26 Nkk Corp 発光ダイオードアレー及びその製造方法
JPH09501620A (ja) 1993-08-13 1997-02-18 レクスハム・グラフィクス・インコーポレーテッド 中間レセプターへのアブレーション転写
JP3267045B2 (ja) 1994-03-24 2002-03-18 日亜化学工業株式会社 Ｌｅｄ素子
JP3141236B2 (ja) 1994-10-03 2001-03-05 ソニー株式会社 部品供給方法及びその装置
JPH09120934A (ja) 1995-10-24 1997-05-06 Nippon Carbide Ind Co Inc 多連貫通コンデンサ
JPH09293904A (ja) 1996-04-26 1997-11-11 Nichia Chem Ind Ltd Ｌｅｄパッケージ
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
JPH1070151A (ja) 1996-08-26 1998-03-10 Ricoh Co Ltd 導電粒子の配列方法及びその装置
EP0858110B1 (en) * 1996-08-27 2006-12-13 Seiko Epson Corporation Separating method, method for transferring thin film device, and liquid crystal display device manufactured by using the transferring method
US5916735A (en) * 1996-11-21 1999-06-29 Matsushita Electric Industrial Co., Ltd. Method for manufacturing fine pattern
JP3342322B2 (ja) 1996-11-27 2002-11-05 シャープ株式会社 Ｌｅｄ素子表示装置の製造方法
JPH10173305A (ja) 1996-12-06 1998-06-26 Fujikura Ltd 自動車用部品実装プリント配線板
JP3572924B2 (ja) 1997-03-06 2004-10-06 松下電器産業株式会社 発光装置及びそれを用いた記録装置
JP3894613B2 (ja) 1997-03-14 2007-03-22 株式会社フジクラ フレキシブルプリント配線板
JPH118338A (ja) 1997-06-17 1999-01-12 Nichia Chem Ind Ltd 表面実装型ｌｅｄの取り外し方法、取り外し装置及び発光装置のリペア方法
US6229508B1 (en) 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH11126037A (ja) 1997-10-23 1999-05-11 Futaba Corp 半導体表示装置及びその製造方法
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2959566B1 (ja) 1998-09-08 1999-10-06 日本電気株式会社 フラットパネルディスプレイ
JP4540150B2 (ja) 1998-09-30 2010-09-08 日東電工株式会社 熱剥離型粘着シート
JP2000114204A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
EP1144197B1 (en) * 1999-01-15 2003-06-11 3M Innovative Properties Company Thermal Transfer Method.
JP2000248240A (ja) 1999-03-01 2000-09-12 Nitto Denko Corp 加熱剥離型粘着シート
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6794221B2 (en) * 2000-11-29 2004-09-21 Hrl Laboratories, Llc Method of placing elements into receptors in a substrate
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
JP3608615B2 (ja) * 2001-04-19 2005-01-12 ソニー株式会社 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US6620657B2 (en) * 2002-01-15 2003-09-16 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038963A2 (ko) * 2008-10-01 2010-04-08 한국기계연구원 계층화 구조물 제조 장치
WO2010038963A3 (ko) * 2008-10-01 2010-07-29 한국기계연구원 계층화 구조물 제조 장치
KR101022017B1 (ko) * 2008-10-01 2011-03-16 한국기계연구원 계층화 구조물 제조 장치
US9281230B2 (en) 2008-10-01 2016-03-08 Korea Institute Of Machinery & Materials Apparatus for manufacturing a hierarchical structure
JP2014168033A (ja) * 2012-06-29 2014-09-11 Nitto Denko Corp 反射層−蛍光体層被覆ｌｅｄ、その製造方法、ｌｅｄ装置およびその製造方法
JP2017117815A (ja) * 2015-12-21 2017-06-29 スタンレー電気株式会社 半導体発光装置、及び半導体発光装置の製造方法
KR101876008B1 (ko) * 2015-12-31 2018-07-09 한국광기술원 Ｌｅｄ 구조체 및 이의 전사방법
US11081620B2 (en) 2016-12-16 2021-08-03 Osram Oled Gmbh Method of producing a semiconductor component
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法
JP2018124524A (ja) * 2017-02-04 2018-08-09 パイクリスタル株式会社 アクティブマトリクス基板
JP6995333B2 (ja) 2017-02-04 2022-01-14 パイクリスタル株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
KR102060966B1 (ko) * 2017-12-28 2019-12-31 (재)한국나노기술원 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
KR20200111389A (ko) * 2019-03-19 2020-09-29 (주)플렉스컴 롤러를 이용한 웨이퍼 전사 장치 및 방법
KR102213887B1 (ko) * 2019-03-19 2021-02-08 (주)플렉스컴 롤러를 이용한 웨이퍼 전사 장치 및 방법
CN113710409A (zh) * 2019-04-18 2021-11-26 株式会社V技术 激光剥离用装置和激光剥离方法
JP7382265B2 (ja) 2020-03-27 2023-11-16 株式会社ジャパンディスプレイ 一時保持用部材、及び表示装置の製造方法

Also Published As

Publication number Publication date
US20030034120A1 (en) 2003-02-20
US6943047B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
JP2003045901A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US6972204B2 (en) Method of transferring devices, method of arranging devices using the same, and method of manufacturing an image display system
JP3959988B2 (ja) 素子の転写方法
JP2002344011A (ja) 表示素子及びこれを用いた表示装置
JP2002366054A (ja) 素子実装基板及び不良素子の修復方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2002311858A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3682584B2 (ja) 発光素子の実装方法及び画像表示装置の製造方法
JP2003098977A (ja) 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003078171A (ja) 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4000856B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003029656A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2003216072A (ja) 画像表示装置及びその製造方法
JP2003005674A (ja) 表示素子及び画像表示装置
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802