JP2002366054A - 素子実装基板及び不良素子の修復方法 - Google Patents

素子実装基板及び不良素子の修復方法

Info

Publication number
JP2002366054A
JP2002366054A JP2001176526A JP2001176526A JP2002366054A JP 2002366054 A JP2002366054 A JP 2002366054A JP 2001176526 A JP2001176526 A JP 2001176526A JP 2001176526 A JP2001176526 A JP 2001176526A JP 2002366054 A JP2002366054 A JP 2002366054A
Authority
JP
Japan
Prior art keywords
light emitting
repair
wiring
chip
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001176526A
Other languages
English (en)
Other versions
JP3747807B2 (ja
Inventor
Toyoji Ohata
豊治 大畑
Toshiaki Iwabuchi
寿章 岩渕
Hiroshi Oba
央 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001176526A priority Critical patent/JP3747807B2/ja
Priority to US10/165,387 priority patent/US7148127B2/en
Priority to TW091112639A priority patent/TW558757B/zh
Publication of JP2002366054A publication Critical patent/JP2002366054A/ja
Application granted granted Critical
Publication of JP3747807B2 publication Critical patent/JP3747807B2/ja
Priority to US11/420,291 priority patent/US7723764B2/en
Priority to US11/424,168 priority patent/US8101432B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 微細で困難な作業を伴うことなく容易に不良
素子を修復可能とする。 【解決手段】 基板上に素子を配列し、駆動回路と接続
された配線と電気的に接続することにより実装した後、
不良素子を検出し、当該不良素子に対応した位置にリペ
ア素子を実装する。このとき、不良素子に接続される配
線を切断した後、当該配線の切断位置よりも駆動回路側
の位置にリペア素子を電気的に接続する。不良素子を取
り外すことなく、単にリペア素子の載置、固定という簡
便な工程によって不良素子の修復（リペア）が行われる
ので、例えば、実装済みの素子の取り外しや、絶縁層の
選択的な除去、修復など、困難な作業を行う必要がな
い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、不良素子がリペア
素子により修復された素子実装基板及び不良素子の修復
方法に関するものであり、さらには、これを応用した画
像表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】発光素子をマトリクス状に配列して画像
表示装置に組み上げる場合には、従来、液晶表示装置
（ＬＣＤ：Liquid Crystal Display）やプラズマディス
プレイパネル（ＰＤＰ：Plasma Display Panel）のよう
に基板上に直接素子を形成するか、あるいは発光ダイオ
ードディスプレイ（ＬＥＤディスプレイ）のように単体
のＬＥＤパッケージを配列することが行われている。例
えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、
素子分離ができないために、製造プロセスの当初から各
素子はその画像表示装置の画素ピッチだけ間隔を空けて
形成することが通常行われている。
【０００３】一方、ＬＥＤディスプレイの場合には、Ｌ
ＥＤチップをダイシング後に取り出し、個別にワイヤー
ボンドもしくはフリップチップによるバンプ接続により
外部電極に接続し、パッケージ化されることが行われて
いる。この場合、パッケージ化の前もしくは後に画像表
示装置としての画素ピッチに配列されるが、この画素ピ
ッチは素子形成時の素子のピッチとは無関係とされる。
【０００４】発光素子であるＬＥＤ（発光ダイオード）
は高価である為、１枚のウエハから数多くのＬＥＤチッ
プを製造することによりＬＥＤを用いた画像表示装置を
低コストにできる。すなわち、ＬＥＤチップの大きさを
従来約３００μｍ角のものを数十μｍ角のＬＥＤチップ
にして、それを接続して画像表示装置を製造すれば画像
表示装置の価格を下げることができる。
【０００５】そこで各素子を集積度高く形成し、各素子
を広い領域に転写などによって離間させながら移動さ
せ、画像表示装置などの比較的大きな表示装置を構成す
る技術が有り、例えば米国特許第５４３８２４１号に記
載される薄膜転写法や、特開平１１-１４２８７８号に
記載される表示用トランジスタアレイパネルの形成方法
などの技術が知られている。米国特許第５４３８２４１
号では基板上に密に形成した素子が粗に配置し直される
転写方法が開示されており、接着剤付きの伸縮性基板に
素子を転写した後、各素子の間隔と位置をモニターしな
がら伸縮性基板がＸ方向とＹ方向に伸張される。そして
伸張された基板上の各素子が所要のディスプレイパネル
上に転写される。また、特開平１１-１４２８７８号に
記載される技術では、第１の基板上の液晶表示部を構成
する薄膜トランジスタが第２の基板上に全体転写され、
次にその第２の基板から選択的に画素ピッチに対応する
第３の基板に転写する技術が開示されている。
【０００６】
【発明が解決しようとする課題】ところで、ＬＣＤやＰ
ＤＰなどの薄型ディスプレイ装置においては、その製造
プロセスの特性上、点灯しない不良画素の発生が不可避
であり、それを補修することは不可能である。一方、発
光源としてＬＥＤを用いたディスプレイの場合、全ての
画素が独立して実装される構成であることから、全製造
プロセスを経た後、点灯しない画素が存在する場合、こ
れを補修することが原理的に可能である。ただし、通常
の手法により上記修復を実施しようとすると、強固に固
定された不良素子の取り外しや、絶縁層の補修など、微
細で困難な作業を伴う。
【０００７】本発明は、かかる従来の実情に鑑みて提案
されたものであり、微細で困難な作業を伴うことなく容
易に不良素子を修復することが可能な素子実装基板及び
不良素子の修復方法を提供することを目的とする。ま
た、本発明は、点灯しない不良画素が発生した場合に速
やかにこれを修復し得る画像表示装置及びその製造方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る素子実装基板は、基板上に素子が配
線と電気的に接続された状態で配列されてなる素子実装
基板において、上記素子のうち不良素子に対応した位置
にリペア素子が実装されていることを特徴とするもので
ある。また、本発明に係る不良素子の修復方法は、基板
上に素子を配列し、駆動回路と接続された配線と電気的
に接続することにより実装した後、不良素子を検出し、
当該不良素子に対応した位置にリペア素子を実装するこ
とを特徴とするものである。
【０００９】上記本発明の素子実装基板、不良素子の修
復方法においては、不良素子を取り外すことなく、単に
リペア素子の載置、固定という簡便な工程によって不良
素子の修復（リペア）が行われる。例えば、実装済みの
素子の取り外しや、絶縁層の選択的な除去、修復など、
困難な作業を行う必要がない。したがって、製造工程中
でのリペアは勿論、製品出荷後にもリペア可能である。
【００１０】一方、本発明の画像表示装置は、基板上に
発光素子が配線と電気的に接続された状態でマトリクス
状に配列され、各発光素子が画素を構成してなる画像表
示装置において、上記発光素子のうち不良発光素子に対
応した位置にリペアの発光素子が実装されていることを
特徴とするものである。また、本発明の画像表示装置の
製造方法は、基板上に配線と電気的に接続された状態で
発光素子がマトリクス状に配列され、各発光素子が画素
を構成してなる画像表示装置の製造方法において、第一
基板上で前記発光素子が配列された状態よりは離間した
状態となるように前記発光素子を転写して一時保持用部
材に該発光素子を保持させる第一転写工程と、前記一時
保持用部材に保持された前記発光素子をさらに離間して
前記第二基板上に転写する第二転写工程を有し、これら
工程により基板上に素子を離間して配列し、駆動回路と
接続された配線と電気的に接続することにより実装した
後、不良発光素子を検出し、当該不良発光素子に対応し
た位置にリペアの発光素子を実装することを特徴とする
ものである。
【００１１】上記画像表示装置及びその製造方法におい
ては、離間して再配列された発光素子がマトリクス状に
配置されて画像表示部分が構成される。したがって、密
な状態すなわち集積度を高くして微細加工を施して作成
された発光素子を、効率よく離間して再配置することが
でき、生産性が大幅に改善される。また、発光素子の不
良などによる点灯しない画素の修復が容易であり、しか
も新たなプロセス開発が不要である。
【００１２】
【発明の実施の形態】以下、本発明を適用した素子実装
基板、不良素子の修復方法、さらにはこれを適用した画
像表示装置、画像表示装置の製造方法について、図面を
参照しながら詳細に説明する。なお、以下においては、
二段階拡大転写法による素子の再配列を応用した画像表
示装置を例にして説明する。
【００１３】最初に、二段階拡大転写法による素子の配
列方法及び画像表示装置の製造方法の基本的な構成につ
いて説明する。二段階拡大転写法による素子の配列方法
および画像表示装置の製造方法は、高集積度をもって第
一基板上に作成された素子を第一基板上で素子が配列さ
れた状態よりは離間した状態となるように一時保持用部
材に転写し、次いで一時保持用部材に保持された前記素
子をさらに離間して第二基板上に転写する二段階の拡大
転写を行う。なお、本例では転写を２段階としている
が、素子を離間して配置する拡大度に応じて転写を三段
階やそれ以上の多段階とすることもできる。
【００１４】図１はそれぞれ二段階拡大転写法の基本的
な工程を示す図である。まず、図１の（ａ）に示す第一
基板１０上に、例えば発光素子のような素子１２を密に
形成する。素子を密に形成することで、各基板当たりに
生成される素子の数を多くすることができ、製品コスト
を下げることができる。第一基板１０は例えば半導体ウ
エハ、ガラス基板、石英ガラス基板、サファイア基板、
プラスチック基板などの種々素子形成可能な基板である
が、各素子１２は第一基板１０上に直接形成したもので
あっても良く、他の基板上で形成されたものを配列した
ものであっても良い。
【００１５】次に、図１の（ｂ）に示すように、第一基
板１０から各素子１２が一時保持用部材に転写され、こ
の一時保持用部材の上に各素子１２が保持される。この
とき、同時に素子１２毎に素子周りの樹脂の被覆を行
う。素子周りの樹脂の被覆は電極パッドを形成し易く
し、転写工程での取り扱いを容易にするなどのために形
成される。なお、隣接する素子１２は例えば複数の一時
保持用部材間での転写などにより選択分離を行うことに
より、最終的には一時保持用部材上で離間され、図示の
ようにマトリクス状に配される。すなわち素子１２はｘ
方向にもそれぞれ素子の間を広げるように転写される
が、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げ
るように転写される。このとき離間される距離は、特に
限定されず、一例として後続の工程での樹脂部形成や電
極パッドの形成を考慮した距離とすることができる。
【００１６】このような第一転写工程の後、図１の
（ｃ）に示すように、一時保持用部材１１上に存在する
素子１２は離間されていることから、各素子１２毎に電
極パッドの形成が行われる。電極パッドの形成は、後述
するように、最終的な配線が続く第二転写工程の後に行
われるため、その際に配線不良が生じないように比較的
大き目のサイズに形成されるものである。なお、図１の
（ｃ）には電極パッドは図示していない。樹脂１３で固
められた各素子１２に電極パッドを形成することで樹脂
形成チップ１４が形成される。素子１２は平面上、樹脂
形成チップ１４の略中央に位置するが、一方の辺や角側
に偏った位置に存在するものであっても良い。
【００１７】次に、図１の（ｄ）に示すように、第二転
写工程が行われる。この第二転写工程では一時保持用部
材１１上でマトリクス状に配される素子１２が樹脂形成
チップ１４ごと更に離間するように第二基板１５上に転
写される。第二転写工程においても、隣接する素子１２
は樹脂形成チップ１４ごと離間され、図示のようにマト
リクス状に配される。すなわち素子１２はｘ方向にもそ
れぞれ素子の間を広げるように転写されるが、ｘ方向に
垂直なｙ方向にもそれぞれ素子の間を広げるように転写
される。第二転写工程によって配置された素子の位置が
画像表示装置などの最終製品の画素に対応する位置であ
るとすると、当初の素子１２間のピッチの略整数倍が第
二転写工程によって配置された素子１２のピッチとな
る。ここで第一基板１０から一時保持用部材１１での離
間したピッチの拡大率をｎとし、一時保持用部材１１か
ら第二基板１５での離間したピッチの拡大率をｍとする
と、略整数倍の値ＥはＥ＝ｎ×ｍで表される。
【００１８】第二基板１５上に樹脂形成チップ１４ごと
離間された各素子１２には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子１２
が発光ダイオードなどの発光素子の場合には、ｐ電極、
ｎ電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。
【００１９】図１に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドの形成などを行うことができ、そして第二転写後に配
線が施されるが、先に形成した電極パッド等を利用して
接続不良を極力抑えながらの配線がなされる。従って、
画像表示装置の歩留まりを向上させることができる。ま
た、本例の二段階拡大転写法においては、素子間の距離
を離間する工程が２工程であり、このような素子間の距
離を離間する複数工程の拡大転写を行うことで、実際は
転写回数が減ることになる。すなわち、例えば、ここで
第一基板１０、１０ａから一時保持用部材１１、１１ａ
での離間したピッチの拡大率を２（ｎ＝２）とし、一時
保持用部材１１、１１ａから第二基板１５での離間した
ピッチの拡大率を２（ｍ＝２）とすると、仮に一度の転
写で拡大した範囲に転写しようとしたときでは、最終拡
大率が２×２の４倍で、その二乗の１６回の転写すなわ
ち第一基板のアライメントを１６回行う必要が生ずる
が、本例の二段階拡大転写法では、アライメントの回数
は第一転写工程での拡大率２の二乗の４回と第二転写工
程での拡大率２の二乗の４回を単純に加えただけの計８
回で済むことになる。即ち、同じ転写倍率を意図する場
合においては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ ２であ
ることから、必ず２ｎｍ回だけ転写回数を減らすことが
できることになる。従って、製造工程も回数分だけ時間
や経費の節約となり、特に拡大率の大きい場合に有益と
なる。
【００２０】なお、図１に示した二段階拡大転写法にお
いては、素子１２を例えば発光素子としているが、これ
に限定されず、他の素子例えば液晶制御素子、光電変換
素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオー
ド素子、抵抗素子、スイッチング素子、微小磁気素子、
微小光学素子から選ばれた素子若しくはその部分、これ
らの組み合わせなどであっても良い。
【００２１】上記第二転写工程においては、発光素子は
樹脂形成チップとして取り扱われ、一時保持用部材上か
ら第二基板にそれぞれ転写されるが、この樹脂形成チッ
プについて図２及び図３を参照して説明する。樹脂形成
チップ２０は、離間して配置されている素子２１の周り
を樹脂２２で固めたものであり、このような樹脂形成チ
ップ２０は、一時保持用部材から第二基板に素子２１を
転写する場合に使用できるものである。樹脂形成チップ
２０は略平板上でその主たる面が略正方形状とされる。
この樹脂形成チップ２０の形状は樹脂２２を固めて形成
された形状であり、具体的には未硬化の樹脂を各素子２
１を含むように全面に塗布し、これを硬化した後で縁の
部分をダイシング等で切断することで得られる形状であ
る。
【００２２】略平板状の樹脂２２の表面側と裏面側には
それぞれ電極パッド２３，２４が形成される。これら電
極パッド２３，２４の形成は全面に電極パッド２３，２
４の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド２３，２４は発光素子である素子２１のｐ電極
とｎ電極にそれぞれ接続するように形成されており、必
要な場合には樹脂２２にビアホールなどが形成される。
【００２３】ここで電極パッド２３，２４は樹脂形成チ
ップ２０の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
であり、例えば薄膜トランジスタの場合ではソース、ゲ
ート、ドレインの３つの電極があるため、電極パッドを
３つ或いはそれ以上形成しても良い。電極パッド２３，
２４の位置が平板上ずれているのは、最終的な配線形成
時に上側からコンタクトをとっても重ならないようにす
るためである。電極パッド２３，２４の形状も正方形に
限定されず他の形状としても良い。
【００２４】このような樹脂形成チップ２０を構成する
ことで、素子２１の周りが樹脂２２で被覆され平坦化に
よって精度良く電極パッド２３，２４を形成できるとと
もに素子２１に比べて広い領域に電極パッド２３，２４
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。後述するように、
最終的な配線が続く第二転写工程の後に行われるため、
比較的大き目のサイズの電極パッド２３，２４を利用し
た配線を行うことで、配線不良が未然に防止される。
【００２５】次に、図４に本例の二段階拡大転写法で使
用される素子の一例としての発光素子の構造を示す。図
４の（ａ）が素子断面図であり、図４の（ｂ）が平面図
である。この発光素子はＧａＮ系の発光ダイオードであ
り、たとえばサファイア基板上に結晶成長される素子で
ある。このようなＧａＮ系の発光ダイオードでは、基板
を透過するレーザ照射によってレーザアブレーションが
生じ、ＧａＮの窒素が気化する現象にともなってサファ
イア基板とＧａＮ系の成長層の間の界面で膜剥がれが生
じ、素子分離を容易なものにできる特徴を有している。
【００２６】まず、その構造については、ＧａＮ系半導
体層からなる下地成長層３１上に選択成長された六角錐
形状のＧａＮ層３２が形成されている。なお、下地成長
層３１上には図示しない絶縁膜が存在し、六角錐形状の
ＧａＮ層３２はその絶縁膜を開口した部分にＭＯＣＶＤ
法などによって形成される。このＧａＮ層３２は、成長
時に使用されるサファイア基板の主面をＣ面とした場合
にＳ面（１−１０１面）で覆われたピラミッド型の成長
層であり、シリコンをドープさせた領域である。このＧ
ａＮ層３２の傾斜したＳ面の部分はダブルへテロ構造の
クラッドとして機能する。ＧａＮ層３２の傾斜したＳ面
を覆うように活性層であるＩｎＧａＮ層３３が形成され
ており、その外側にマグネシウムドープのＧａＮ層３４
が形成される。このマグネシウムドープのＧａＮ層３４
もクラッドとして機能する。
【００２７】このような発光ダイオードには、ｐ電極３
５とｎ電極３６が形成されている。ｐ電極３５はマグネ
シウムドープのＧａＮ層３４上に形成されるＮｉ／Ｐｔ
／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料
を蒸着して形成される。ｎ電極３６は前述の図示しない
絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの
金属材料を蒸着して形成される。なお、下地成長層３１
の裏面側からｎ電極取り出しを行う場合は、ｎ電極３６
の形成は下地成長層３１の表面側には不要となる。
【００２８】このような構造のＧａＮ系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、ＧａＮ系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にＣ面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子などであっても良い。
【００２９】次に、図１に示す発光素子の配列方法を応
用した画像表示装置の製造の具体的手法について説明す
る。発光素子は図４に示したＧａＮ系の発光ダイオード
を用いている。先ず、図５に示すように、第一基板４１
の主面上には複数の発光ダイオード４２が密な状態で形
成されている。発光ダイオード４２の大きさは微小なも
のとすることができ、例えば一辺約２０μｍ程度とする
ことができる。第一基板４１の構成材料としてはサファ
イア基板などのように発光ダイオード４２に照射するレ
ーザの波長に対して透過率の高い材料が用いられる。発
光ダイオード４２にはｐ電極などまでは形成されている
が最終的な配線は未だなされておらず、素子間分離の溝
４２ｇが形成されていて、個々の発光ダイオード４２は
分離できる状態にある。この溝４２ｇの形成は例えば反
応性イオンエッチングで行う。
【００３０】次いで、第一基板４１上の発光ダイオード
４２を第１の一時保持用部材４３上に転写する。ここで
第１の一時保持用部材４３の例としては、ガラス基板、
石英ガラス基板、プラスチック基板などを用いることが
でき、本例では石英ガラス基板を用いた。また、第１の
一時保持用部材４３の表面には、離型層として機能する
剥離層４４が形成されている。剥離層４４には、フッ素
コート、シリコーン樹脂、水溶性接着剤（例えばポリビ
ニルアルコール：ＰＶＡ）、ポリイミドなどを用いるこ
とができるが、ここではポリイミドを用いた。
【００３１】転写に際しては、図５に示すように、第一
基板４１上に発光ダイオード４２を覆うに足る接着剤
（例えば紫外線硬化型の接着剤）４５を塗布し、発光ダ
イオード４２で支持されるように第１の一時保持用部材
４３を重ね合わせる。この状態で、図６に示すように第
１の一時保持用部材４３の裏面側から接着剤４５に紫外
線（ＵＶ）を照射し、これを硬化する。第１の一時保持
用部材４３は石英ガラス基板であり、上記紫外線はこれ
を透過して接着剤４５を速やかに硬化する。
【００３２】このとき、第１の一時保持用部材４３は、
発光ダイオード４２によって支持されていることから、
第一基板４１と第１の一時保持用部材４３との間隔は、
発光ダイオード４２の高さによって決まることになる。
図６に示すように発光ダイオード４２で支持されるよう
に第１の一時保持用部材４３を重ね合わせた状態で接着
剤４５を硬化すれば、当該接着剤４５の厚さｔは、第一
基板４１と第１の一時保持用部材４３との間隔によって
規制されることになり、発光ダイオード４２の高さによ
って規制される。すなわち、第一基板４１上の発光ダイ
オード４２がスペーサとしての役割を果たし、一定の厚
さの接着剤層が第一基板４１と第１の一時保持用部材４
３の間に形成されることになる。このように、上記の方
法では、発光ダイオード４２の高さにより接着剤層の厚
みが決まるため、厳密に圧力を制御しなくとも一定の厚
みの接着剤層を形成することが可能である。
【００３３】接着剤４５を硬化した後、図７に示すよう
に、発光ダイオード４２に対しレーザを第一基板４１の
裏面から照射し、当該発光ダイオード４２を第一基板４
１からレーザアブレーションを利用して剥離する。Ｇａ
Ｎ系の発光ダイオード４２はサファイアとの界面で金属
のＧａと窒素に分解することから、比較的簡単に剥離で
きる。照射するレーザとしてはエキシマレーザ、高調波
ＹＡＧレーザなどが用いられる。このレーザアブレーシ
ョンを利用した剥離によって、発光ダイオード４２は第
一基板４１の界面で分離し、一時保持用部材４３上に接
着剤４５に埋め込まれた状態で転写される。
【００３４】図８は、上記剥離により第一基板４１を取
り除いた状態を示すものである。このとき、レーザにて
ＧａＮ系発光ダイオードをサファイア基板からなる第一
基板４１から剥離しており、その剥離面にＧａ４６が析
出しているため、これをエッチングすることが必要であ
る。そこで、ＮａＯＨ水溶液もしくは希硝酸などにより
ウエットエッチングを行い、図９に示すように、Ｇａ４
６を除去する。さらに、酸素プラズマ（Ｏ２プラズマ）
により表面を清浄化し、ダイシングにより接着剤４５を
ダイシング溝４７によって切断し、発光ダイオード４２
毎にダイシングした後、発光ダイオード４２の選択分離
を行なう。ダイシングプロセスは通常のブレードを用い
たダイシング、２０μｍ以下の幅の狭い切り込みが必要
なときには上記レーザを用いたレーザによる加工を行
う。その切り込み幅は画像表示装置の画素内の接着剤４
５で覆われた発光ダイオード４２の大きさに依存する
が、一例として、エキシマレーザにて溝加工を行い、チ
ップの形状を形成する。
【００３５】発光ダイオード４２を選択分離するには、
先ず、図１１に示すように、清浄化した発光ダイオード
４２上にＵＶ接着剤４８を塗布し、この上に第２の一時
保持用部材４９を重ねる。この第２の一時保持用部材４
９も、先の第１の一時保持用部材４３と同様、ガラス基
板、石英ガラス基板、プラスチック基板などを用いるこ
とができ、本例では石英ガラス基板を用いた。また、こ
の第２の一時保持用部材４９の表面にもポリイミドなど
からなる剥離層５０を形成しておく。
【００３６】次いで、図１２に示すように、転写対象と
なる発光ダイオード４２ａに対応した位置にのみ第１の
一時保持用部材４３の裏面側からレーザを照射し、レー
ザアブレーショによりこの発光ダイオード４２ａを第１
の一時保持用部材４３から剥離する。それと同時に、や
はり転写対象となる発光ダイオード４２ａに対応した位
置に、第２の一時保持用部材４９の裏面側から紫外線
（ＵＶ）を照射してＵＶ露光を行い、この部分のＵＶ接
着剤４８を硬化する。その後、第２の一時保持用部材４
９を第１の一時保持用部材４３から引き剥がすと、図１
３に示すように、上記転写対象となる発光ダイオード４
２ａのみが選択的に分離され、第２の一時保持用部材４
９上に転写される。
【００３７】上記選択分離後、図１４に示すように、転
写された発光ダイオード４２を覆って樹脂を塗布し、樹
脂層５１を形成する。さらに、図１５に示すように、酸
素プラズマなどにより樹脂層５１の厚さを削減し、図１
６に示すように、発光ダイオード４２に対応した位置に
レーザの照射によりビアホール５２を形成する。ビアホ
ール５２の形成には、エキシマレーザ、高調波ＹＡＧレ
ーザ、炭酸ガスレーザなどを用いることができる。この
とき、ビアホール５２は例えば約３〜７μｍの径を開け
ることになる。
【００３８】次に、上記ビアホール５２を介して発光ダ
イオード４２のｐ電極と接続されるアノード側電極パッ
ド５３を形成する。このアノード側電極パッド５３は、
例えばＮｉ／Ｐｔ／Ａｕなどで形成する。図１７は、発
光ダイオード４２を第２の一時保持用部材４９に転写し
て、アノード電極（ｐ電極）側のビアホール５２を形成
した後、アノード側電極パッド５３を形成した状態を示
している。
【００３９】上記アノード側電極パッド５３を形成した
後、反対側の面にカソード側電極を形成するため、第３
の一時保持用部材５４への転写を行う。第３の一時保持
用部材５４も、例えば石英ガラスなどからなる。転写に
際しては、図１８に示すように、アノード側電極パッド
５３を形成した発光ダイオード４２、さらには樹脂層５
１上に接着剤５５を塗布し、この上に第３の一時保持用
部材５４を貼り合せる。この状態で第２の一時保持用部
材４９の裏面側からレーザを照射すると、石英ガラスか
らなる第２の一時保持用部材４９と、当該第２の一時保
持用部材４９上に形成されたポリイミドからなる剥離層
５０の界面でレーザアブレーションによる剥離が起き、
剥離層５０上に形成されている発光ダイオード４２や樹
脂層５１は、第３の一時保持用部材５４上に転写され
る。図１９は、第２の一時保持用部材４９を分離した状
態を示すものである。
【００４０】カソード側電極の形成に際しては、上記の
転写工程を経た後、図２０に示すＯ ２プラズマ処理によ
り上記剥離層５０や余分な樹脂層５１を除去し、発光ダ
イオード４２のコンタクト半導体層（ｎ電極）を露出さ
せる。発光ダイオード４２は一時保持用部材５４の接着
剤５５によって保持された状態で、発光ダイオード４２
の裏面がｎ電極側（カソード電極側）になっていて、図
２１に示すように電極パッド５６を形成すれば、電極パ
ッド５６は発光ダイオード４２の裏面と電気的に接続さ
れる。その後、電極パッド５６をパターニングする。こ
のときのカソード側の電極パッドは、例えば約６０μｍ
角とすることができる。電極パッド５６としては透明電
極（ＩＴＯ、ＺｎＯ系など）もしくはＴｉ／Ａｌ／Ｐｔ
／Ａｕなどの材料を用いる。透明電極の場合は発光ダイ
オード４２の裏面を大きく覆っても発光をさえぎること
がないので、パターニング精度が粗く、大きな電極形成
ができ、パターニングプロセスが容易になる。
【００４１】次に、上記樹脂層５１や接着剤５５によっ
て固められた発光ダイオード４２を個別に切り出し、上
記樹脂形成チップの状態にする。切り出しは、例えばレ
ーザダイシングにより行えばよい。図２２は、レーザダ
イシングによる切り出し工程を示すものである。レーザ
ダイシングは、レーザのラインビームを照射することに
より行われ、上記樹脂層５１及び接着剤５５を第３の一
時保持用部材５４が露出するまで切断する。このレーザ
ダイシングにより各発光ダイオード４２は所定の大きさ
の樹脂形成チップとして切り出され、後述の実装工程へ
と移行される。
【００４２】実装工程では、機械的手段（真空吸引によ
る素子吸着）とレーザアブレーションの組み合わせによ
り発光ダイオード４２（樹脂形成チップ）が第３の一時
保持用部材５４から剥離される。図２３は、第３の一時
保持用部材５４上に配列している発光ダイオード４２を
吸着装置５７でピックアップするところを示した図であ
る。このときの吸着孔５８は画像表示装置の画素ピッチ
にマトリクス状に開口していて、発光ダイオード４２を
多数個、一括で吸着できるようになっている。このとき
の開口径は、例えば直径約１００μｍで６００μｍピッ
チのマトリクス状に開口されて、一括で約３００個を吸
着できる。このときの吸着孔５８の部材は例えば、Ｎｉ
電鋳により作製したもの、もしくはＳＵＳなどの金属板
をエッチングで穴加工したものが使用され、吸着孔５８
の奥には吸着チャンバ５９が形成されており、この吸着
チャンバ５９を負圧に制御することで発光ダイオード４
２の吸着が可能になる。発光ダイオード４２はこの段階
で樹脂層５１で覆われており、その上面は略平坦化され
ている。このために吸着装置５７による選択的な吸着を
容易に進めることができる。
【００４３】上記発光ダイオード４２の剥離に際して
は、上記吸着装置５７による素子吸着と、レーザアブレ
ーションによる樹脂形成チップの剥離を組み合わせ、剥
離が円滑に進むようにしている。レーザアブレーション
は、第３の一時保持用部材５４の裏面側からレーザを照
射することにより行う。このレーザアブレーションによ
って、第３の一時保持用部材５４と接着剤５５の界面で
剥離が生ずる。
【００４４】図２４は発光ダイオード４２を第二基板６
１に転写するところを示した図である。第二基板６１
は、配線層６２を有する配線基板であり、発光ダイオー
ド４２を装着する際に第二基板６１にあらかじめ接着剤
層６３が塗布されており、その発光ダイオード４２下面
の接着剤層６３を硬化させ、発光ダイオード４２を第二
基板６１に固着して配列させることができる。この装着
時には、吸着装置５７の吸着チャンバ５９が圧力の高い
状態となり、吸着装置５７と発光ダイオード４２との吸
着による結合状態は解放される。接着剤層６３はＵＶ硬
化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによ
って構成することができる。第二基板６１上で発光ダイ
オード４２が配置される位置は、一時保持用部材５４上
での配列よりも離間したものとなる。接着剤層６３の樹
脂を硬化させるエネルギーは第二基板６１の裏面から供
給される。ＵＶ硬化型接着剤の場合はＵＶ照射装置に
て、熱硬化性接着剤の場合は赤外線加熱などによって発
光ダイオード４２の下面のみ硬化させ、熱可塑性接着剤
場合は、赤外線やレーザの照射によって接着剤を溶融さ
せ接着を行う。
【００４５】図２５は、他の色の発光ダイオード６４を
第二基板６１に配列させるプロセスを示す図である。図
２３で用いた吸着装置５７をそのまま使用して、第二基
板６１にマウントする位置をその色の位置にずらすだけ
でマウントすると、画素としてのピッチは一定のまま複
数色からなる画素を形成できる。ここで、発光ダイオー
ド４２と発光ダイオード６４は必ずしも同じ形状でなく
とも良い。図２５では、赤色の発光ダイオード６４が六
角錐のＧａＮ層を有しない構造とされ、他の発光ダイオ
ード４２とその形状が異なっているが、この段階では各
発光ダイオード４２、６４は既に樹脂形成チップとして
樹脂層５１、接着剤５５で覆われており、素子構造の違
いにもかかわらず同一の取り扱いが実現される。
【００４６】次いで、図２６に示すように、これら発光
ダイオード４２，６４を含む樹脂形成チップを覆って絶
縁層６５を形成する。絶縁層６５としては、透明エポキ
シ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用いる
ことができる。上記絶縁層６５を形成した後、配線形成
工程を行なう。図２７は配線形成工程を示す図である。
絶縁層６５に開口部６６、６７、６８、６９、７０、７
１を形成し、発光ダイオード４２、６４のアノード、カ
ソードの電極パッドと第二基板６１の配線層６２を接続
する配線７２、７３、７４を形成した図である。このと
きに形成する開口部すなわちビアホールは発光ダイオー
ド４２、６４の電極パッドの面積を大きくしているので
大きくすることができ、ビアホールの位置精度も各発光
ダイオードに直接形成するビアホールに比べて粗い精度
で形成できる。例えば、このときのビアホールは、約６
０μｍ角の電極パッドに対し、直径約２０μｍのものを
形成できる。また、ビアホールの深さは配線基板と接続
するもの、アノード電極と接続するもの、カソード電極
と接続するものの３種類の深さがあるのでレーザのパル
ス数で制御し、最適な深さを開口する。
【００４７】ところで、上記の工程によって配線が完了
した後、発光テストを実施したときに、発光ダイオード
が点灯せず、しかも配線に問題が無い場合には、非点灯
の原因は発光ダイオードの不良と考えられ、樹脂形成チ
ップの交換などの補修を行う必要がある。しかしなが
ら、上述のように隣接する樹脂形成チップのピッチが２
００μｍ程度と小さいこと、樹脂形成チップが絶縁層６
５に埋没していることなどの理由により、不良の発光ダ
イオードを含む樹脂形成チップを取り外して新たな樹脂
形成チップを取り付け、絶縁層や配線を再構築すること
は非常に困難である。そこで、本発明では、不良の発光
ダイオードが埋め込まれた樹脂形成チップの取り外しな
どの作業を行わずに、新たにリペア用の樹脂形成チップ
を追加配置を行うことにより、不良画素の補修を行うこ
ととする。
【００４８】図２８は、リペア用の樹脂形成チップを追
加配置した状態を示すものである。本例は、発光ダイオ
ード４２が不良であった場合のリペア用樹脂形成チップ
の追加配置状態を示す。リペア用の樹脂形成チップ７５
は、樹脂チップ７６のほぼ中央に発光ダイオード７７が
内包されてなるものであり、第二基板６１との接合面７
５ａには、内包される発光ダイオード７７に電流を流す
ための電極ランド７８ａ，７８ｂが設けられている。こ
れら電極ランド７８ａ，７８ｂは、上記接合面７５ａに
おいて、その中心に対してほぼ点対称となる位置に設け
られており、樹脂形成チップ７５を追加配置したとき
に、これら電極ランド７８ａ，７８ｂが上記配線７３，
７４と接することにより電気的に接続される。
【００４９】以上により不良画素を補修した後、図２９
に示すように、保護層７９を形成し、ブラックマスク８
０を形成して画像表示装置のパネルは完成する。このと
きの保護層７９は図２５の絶縁層６５と同様である。透
明エポキシ接着剤などの材料が使用できる。この保護層
７９は加熱硬化し配線を完全に覆う。この後、パネル端
部の配線からドライバーＩＣを接続して駆動パネルを製
作することになる。
【００５０】上記のようにリペア用樹脂形成チップ７５
を追加配置すれば、不良である発光ダイオード４２が埋
め込まれた樹脂形成チップを取り外す必要がなく、困難
な作業を伴うことなく簡単に不良画素を修復することが
できる。以下、このリペア用樹脂形成チップの追加配置
について詳述する。図３０に画像表示装置の構造の一例
を示す。図３０は、多数個存在する画素のうち１つの画
素部分を表している。
【００５１】１画素内には、赤、青、緑の３色それぞれ
の発光源となる発光ダイオードを内包した赤色発光樹脂
形成チップ８１、青色発光樹脂形成チップ８２、緑色発
光樹脂形成チップ８３、及び発光ダイオードを発光駆動
するための駆動トランジスタ８４が例えば透明ガラス製
のディスプレイ基板８５上に配置されている。各樹脂形
成チップ８１，８２，８３が固定される配列ピッチは、
約２００μｍ程度である。また、ディスプレイ基板８５
には、これら樹脂形成チップ８１，８２，８３及び駆動
トランジスタ８４の配線を行うための配線パターンが予
め形成されている。配線パターンは、電源線ａ８６、電
源線ｂ８７、アドレス線８８、信号線Ｒ８９、信号線Ｇ
９０、信号線Ｂ９１からなり、各樹脂形成チップ８１，
８２，８３及び駆動トランジスタ８４は、これら配線パ
ターンと接続され、相互に電気的に接続されている。
【００５２】ここで改めて各樹脂形成チップの構造を説
明すると、樹脂形成チップ９２は、その模式的な平面図
を図３１に示すように、樹脂製のチップ９３のほぼ中央
に発光ダイオード９４が埋め込まれてなるものである。
その大きさは、例えば１６０μｍ角、厚さ約４０μｍ程
度である。また、チップ９３の表面には、各樹脂形成チ
ップに含まれる発光ダイオードに電流を流すための電極
ランド９５ａ，９５ｂがチップ９３の中心に対してほぼ
点対称となる位置に設けられている。
【００５３】各樹脂形成チップは、上記の通りディスプ
レイ基板上に形成された配線パターンと接続されるが、
樹脂形成チップと配線パターンの接続状態の一例を図３
２に示す。図３２は、樹脂形成チップ９２と配線パター
ンの接続状態を示す断面図であり、樹脂形成チップ９２
や配線パターン（ここでは電源線ａ８６、電源線ｂ８
７、信号線Ｇ９０）は、例えば透明樹脂製の絶縁層９
６，９７，９８を介してディスプレイ基板８５上に積層
されている。また、絶縁層９６，９７，９８に対して鉛
直方向に孔を開け、ここに導電性物質を充填して層間接
続用配線９９，１００を形成するとともに、これら層間
接続用配線９９，１００と接続される引き出し配線１０
１，１０２を配することにより、樹脂形成チップ９２の
電極ランド９５ａは駆動トランジスタ８４と、電極ラン
ド９５ｂは電源線ｂ８７とそれぞれ電気的に接続されて
いる。
【００５４】図３３は、上記接続状態を示す斜視図であ
る。なお、図３３においては、絶縁層９６，９７，９８
は省略されている。樹脂形成チップ９２の配線を考えた
場合、図３４に示すように、上記引き出し配線１０１，
１０２の長さが最短になるように設計するのが通常であ
る。本例では、図３３に示すように、樹脂形成チップ９
３の電極ランド９５ａ，９５ｂの位置を変更することに
より、引き出し配線１０１，１０２に余剰部分１０１
ａ，１０２ａを持たせ、この部分をリペア用樹脂形成チ
ップの電気的接続のための電極ランドとして利用してい
る。
【００５５】図３５は、リペア用樹脂形成チップ１０３
の構造を示すものである。このリペア用樹脂形成チップ
１０３は、先の樹脂形成チップ９２とほぼ同じ外形寸法
の樹脂チップ１０４のほぼ中央に発光ダイオード１０５
が内包されてなるものであり、ディスプレイ基板８５へ
の接合面１０６には、発光ダイオード１０５に電流を流
すための電極ランド１０７ａ，１０７ｂが樹脂チップ１
０４の中心に対してほぼ点対称となる位置に設けられて
いる。
【００５６】不良である樹脂形成チップ９２検出された
場合、先ず、図３６に示すように、不良樹脂形成チップ
９２に電流が流れないように、引き出し配線１０１，１
０２を電極ランド９５ａ，９５ｂの近傍（例えば線１０
８，１０９）で切断する。次に、図３７に示すように、
不良の樹脂形成チップ９２とほぼ重なる位置にリペア用
樹脂形成チップ１０３を載置する。このとき、リペア用
樹脂形成チップ１０３の電極ランド１０７ａ，１０７ｂ
は、図３３にて示した引き出し配線１０１，１０２の余
剰部分１０１ａ，１０２ａと当接されて電気的に導通さ
れる。したがって、新たな配線を形成することなく、リ
ペア用樹脂形成チップ１０３に内包される発光ダイオー
ド１０５に駆動電流を供給することができる。
【００５７】最後に、図３８に示すように、リペア用樹
脂形成チップ１０３を完全に固定し
【００５８】不良画素の修復を完了する。図３９に、不
良樹脂形成チップ９２上にリペア用樹脂形成チップ１０
３を載置することにより修復した状態（断面）を示す。
以上に示したように、リペアを想定した樹脂形成チップ
の配置姿勢、及び配線形状を形成することにより、実装
済みの樹脂形成チップの取り外しなどの工程を経ること
なく、配線の一部切断及びリペアチップの載置、固定と
いう簡便な工程によって樹脂形成チップに起因する不良
画素のリペアを実行することができる。
【００５９】
【発明の効果】以上の説明からも明らかなように、本発
明の素子実装基板、不良素子の修復方法によれば、強固
に固定された不良素子の取り外し、絶縁層の補修などの
微細で困難な作業を行うことなく不良素子の補修（例え
ば、ＬＥＤ素子の不良などによる点灯しない画素の補
修）が可能である。また、本発明の素子実装基板、不良
素子の修復方法によれば、以下のような利点もある。先
ず、リペアチップの構造、寸法は樹脂形成チップと類似
しており、ほぼ同じプロセスによる製作が可能で、新た
なプロセス開発が不要である。また、ディスプレイ構造
の変更点は、樹脂形成チップの姿勢、配線長さの２点の
みであり、製造プロセスに何ら影響を与えることはな
い。さらに、リペアチップ搭載のプロセスは、樹脂形成
チップ搭載の手法を応用することができ、この点でも新
たなプロセス開発は不要である。また、リペアチップは
例えばディスプレイ構造の最上層に配置されるため、万
一リペアチップに不具合が発生した場合にも除去や再リ
ペアが容易である。さらにまた、本発明によれば、組み
立て工場における製造工程中でのリペアは勿論、製品出
荷後に例えば樹脂形成チップ起因で点灯しない画素が発
生した場合にも修理が可能である。一方、本発明の画像
表示装置やその製造方法においては、上記の利点をその
ままに、密な状態すなわち集積度を高くして微細加工を
施して作成された発光素子を、効率よく離間して再配置
することができ、したがって精度の高い画像表示装置を
生産性良く製造することが可能である。
【図面の簡単な説明】
【図１】素子の配列方法を示す模式図である。
【図２】樹脂形成チップの概略斜視図である。
【図３】樹脂形成チップの概略平面図である。
【図４】発光素子の一例を示す図であって、（ａ）は断
面図、（ｂ）は平面図である。
【図５】第１の一時保持用部材の接合工程を示す概略断
面図である。
【図６】ＵＶ接着剤硬化工程を示す概略断面図である。
【図７】レーザアブレーション工程を示す概略断面図で
ある。
【図８】第一基板の分離工程を示す概略断面図である。
【図９】Ｇａ除去工程を示す概略断面図である。
【図１０】素子分離溝形成工程を示す概略断面図であ
る。
【図１１】第２の一時保持用部材の接合工程を示す概略
断面図である。
【図１２】選択的なレーザアブレーション及びＵＶ露光
工程を示す概略断面図である。
【図１３】発光ダイオードの選択分離工程を示す概略断
面図である。
【図１４】樹脂による埋め込み工程を示す概略断面図で
ある。
【図１５】樹脂層厚削減工程を示す概略断面図である。
【図１６】ビア形成工程を示す概略断面図である。
【図１７】アノード側電極パッド形成工程を示す概略断
面図である。
【図１８】レーザアブレーション工程を示す概略断面図
である。
【図１９】第２の一時保持用部材の分離工程を示す概略
断面図である。
【図２０】コンタクト半導体層露出工程を示す概略断面
図である。
【図２１】カソード側電極パッド形成工程を示す概略断
面図である。
【図２２】レーザダイシング工程を示す概略断面図であ
る。
【図２３】吸着装置による選択的ピックアップ工程を示
す概略断面図である。
【図２４】第二基板への転写工程を示す概略断面図であ
る。
【図２５】他の発光ダイオードの転写工程を示す概略断
面図である。
【図２６】絶縁層形成工程を示す概略断面図である。
【図２７】配線形成工程を示す概略断面図である。
【図２８】リペア用樹脂形成チップ搭載工程を示す概略
断面図である。
【図２９】保護層及びブラックマスク形成工程を示す概
略断面図である。
【図３０】画素部分の概略平面図である。
【図３１】樹脂形成チップの概略平面図である。
【図３２】樹脂形成チップと配線パターンの接続状態を
示す概略断面図である。
【図３３】樹脂形成チップと配線パターンの接続状態を
示す概略斜視図である。
【図３４】引き出し配線の長さが最短になるように設計
された場合の接続状態を示す概略斜視図である。
【図３５】リペア用樹脂形成チップの概略斜視図であ
る。
【図３６】配線の切断工程を示す概略斜視図である。
【図３７】リペア用樹脂形成チップの載置工程を示す概
略斜視図である。
【図３８】リペア用樹脂形成チップの載置状態を示す概
略斜視図である。
【図３９】リペア用樹脂形成チップの実装状態を示す概
略断面図である。
【符号の説明】
７５，１０３ リペア用樹脂形成チップ ７８ａ，７８ｂ，１０５ａ，１０５ｂ電極ランド ８４ 駆動トランジスタ ９２ 樹脂形成チップ ９４，１０５ 発光ダイオード １０１，１０２ 引き出し配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大庭 央 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C094 AA42 AA43 BA12 BA23 CA19 CA24 DA14 DA15 DB04 EA03 EA04 EA07 FB12 FB14 FB15 5F041 AA41 AA42 CB29 DB08 5G435 AA17 BB04 EE33 KK05

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板上に素子が配線と電気的に接続され
    た状態で配列されてなる素子実装基板において、上記素
    子のうち不良素子に対応した位置にリペア素子が実装さ
    れていることを特徴とする素子実装基板。
  2. 【請求項２】 上記不良素子に接続された配線が切断さ
    れていることを特徴とする請求項１記載の素子実装基
    板。
  3. 【請求項３】 上記各素子及びリペア素子は、樹脂に埋
    め込まれて素子チップとされていることを特徴とする請
    求項１記載の素子実装基板。
  4. 【請求項４】 上記素子チップには、上記配線と接続す
    るための複数の電極が形成されていることを特徴とする
    請求項３記載の素子実装基板。
  5. 【請求項５】 上記素子チップは、略対称となる位置に
    複数の電極が形成されていることを特徴とする請求項４
    記載の素子実装基板。
  6. 【請求項６】 上記電極の数が２であり、これら２つの
    電極が点対称となる位置に形成されていることを特徴と
    する請求項５記載の素子実装基板。
  7. 【請求項７】 上記素子チップの電極形成面が略対称形
    状とされていることを特徴とする請求項３記載の素子実
    装基板。
  8. 【請求項８】 上記素子チップの電極形成面が略正方形
    であることを特徴とする請求項７記載の素子実装基板。
  9. 【請求項９】 上記複数の電極は、上記素子チップの電
    極形成面の対角線上に中心点から略等しい距離となるよ
    うに形成されていることを特徴とする請求項８記載の素
    子実装基板。
  10. 【請求項１０】 上記リペア素子が樹脂に埋め込まれた
    素子チップにおいては、上記複数の電極が同一面上に形
    成されていることを特徴とする請求項４記載の素子実装
    基板。
  11. 【請求項１１】 上記素子チップに形成された電極と接
    続される配線は、その配線長が最短の経路を経て接続さ
    れる場合よりも長くなるように形成されていることを特
    徴とする請求項４記載の素子実装基板。
  12. 【請求項１２】 基板上に素子を配列し、駆動回路と接
    続された配線と電気的に接続することにより実装した
    後、不良素子を検出し、当該不良素子に対応した位置に
    リペア素子を実装することを特徴とする不良素子の修復
    方法。
  13. 【請求項１３】 上記不良素子に接続される配線を切断
    した後、当該配線の切断位置よりも駆動回路側の位置に
    上記リペア素子を電気的に接続することを特徴とする請
    求項１２記載の不良素子の修復方法。
  14. 【請求項１４】 基板上に発光素子が配線と電気的に接
    続された状態でマトリクス状に配列され、各発光素子が
    画素を構成してなる画像表示装置において、上記発光素
    子のうち不良発光素子に対応した位置にリペアの発光素
    子が実装されていることを特徴とする画像表示装置。
  15. 【請求項１５】 上記不良発光素子に接続された配線が
    切断されていることを特徴とする請求項１４記載の画像
    表示装置。
  16. 【請求項１６】 上記不良発光素子に重ねて上記リペア
    の発光素子が配置されていることを特徴とする請求項１
    ４記載の画像表示装置。
  17. 【請求項１７】 上記各発光素子及びリペアの発光素子
    は、樹脂に埋め込まれて素子チップとされていることを
    特徴とする請求項１４記載の画像表示装置。
  18. 【請求項１８】 基板上に配線と電気的に接続された状
    態で発光素子がマトリクス状に配列され、各発光素子が
    画素を構成してなる画像表示装置の製造方法において、
    第一基板上で前記発光素子が配列された状態よりは離間
    した状態となるように前記発光素子を転写して一時保持
    用部材に該発光素子を保持させる第一転写工程と、前記
    一時保持用部材に保持された前記発光素子をさらに離間
    して前記第二基板上に転写する第二転写工程を有し、こ
    れら工程により基板上に素子を離間して配列し、駆動回
    路と接続された配線と電気的に接続することにより実装
    した後、不良発光素子を検出し、当該不良発光素子に対
    応した位置にリペアの発光素子を実装することを特徴と
    する画像表示装置の製造方法。
  19. 【請求項１９】 上記不良発光素子に接続される配線を
    切断した後、当該配線の切断位置よりも駆動回路側の位
    置に上記リペアの発光素子を電気的に接続することを特
    徴とする請求項１８記載の画像表示装置の製造方法。
JP2001176526A 2001-06-12 2001-06-12 素子実装基板及び不良素子の修復方法 Expired - Fee Related JP3747807B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001176526A JP3747807B2 (ja) 2001-06-12 2001-06-12 素子実装基板及び不良素子の修復方法
US10/165,387 US7148127B2 (en) 2001-06-12 2002-06-06 Device mounting substrate and method of repairing defective device
TW091112639A TW558757B (en) 2001-06-12 2002-06-11 Device mounting substrate and method of repairing defective device
US11/420,291 US7723764B2 (en) 2001-06-12 2006-05-25 Device mounting substrate and image display device
US11/424,168 US8101432B2 (en) 2001-06-12 2006-06-14 Method of repairing an image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001176526A JP3747807B2 (ja) 2001-06-12 2001-06-12 素子実装基板及び不良素子の修復方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005136512A Division JP4882273B2 (ja) 2005-05-09 2005-05-09 素子実装基板、不良素子の修復方法及び画像表示装置
JP2005136513A Division JP4967251B2 (ja) 2005-05-09 2005-05-09 画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002366054A true JP2002366054A (ja) 2002-12-20
JP3747807B2 JP3747807B2 (ja) 2006-02-22

Family

ID=19017502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176526A Expired - Fee Related JP3747807B2 (ja) 2001-06-12 2001-06-12 素子実装基板及び不良素子の修復方法

Country Status (3)

Country Link
US (3) US7148127B2 (ja)
JP (1) JP3747807B2 (ja)
TW (1) TW558757B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313825A (ja) * 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法
JP2013048282A (ja) * 2012-10-30 2013-03-07 Oki Data Corp 表示装置
JP2013526052A (ja) * 2010-04-30 2013-06-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 積層された蛍光体層を有するｌｅｄのウエハー
JP2014130959A (ja) * 2012-12-28 2014-07-10 Nichia Chem Ind Ltd 発光装置及びその製造方法
US8951888B2 (en) 2010-06-14 2015-02-10 Sharp Kabushiki Kaisha Method for fabricating semiconductor device, and method for fabricating display device
WO2015023540A1 (en) * 2013-08-15 2015-02-19 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
CN108682370A (zh) * 2015-09-02 2018-10-19 欧库勒斯虚拟现实有限责任公司 显示器及用于制造显示器的方法
JP2019522891A (ja) * 2016-05-24 2019-08-15 グロ アーベーＧｌｏ Ａｂ 発光デバイスアセンブリ上の選択的ダイ修理
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法
WO2020079915A1 (ja) * 2018-10-15 2020-04-23 株式会社ブイ・テクノロジー キャリアフィルム、ｌｅｄ表示パネルのリペア方法及びｌｅｄ表示パネルのリペア装置
JP2020086153A (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
KR20200111828A (ko) * 2017-06-12 2020-09-29 유니카르타, 인크. 개별 부품들의 기판 상으로의 병렬적 조립
US10916192B2 (en) 2016-04-26 2021-02-09 Facebook Technologies, Llc Display with redundant light emitting devices
JP2022545976A (ja) * 2019-08-28 2022-11-01 セミエルイーディーズ コーポレーション 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法
WO2023153358A1 (ja) * 2022-02-10 2023-08-17 京セラ株式会社 レーザ素子の製造方法および製造装置

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3682584B2 (ja) * 2001-08-06 2005-08-10 ソニー株式会社 発光素子の実装方法及び画像表示装置の製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US7585703B2 (en) * 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
US6963826B2 (en) * 2003-09-22 2005-11-08 C3I, Inc. Performance optimizer system and method
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
JP4967251B2 (ja) * 2005-05-09 2012-07-04 ソニー株式会社 画像表示装置の製造方法
US20060276024A1 (en) * 2005-06-03 2006-12-07 Jian Wang Process for forming an electronic device including workpieces and a conductive member therebetween
US20070005839A1 (en) * 2005-06-30 2007-01-04 Foehringer Richard B Port expander device and method
US7533457B2 (en) * 2005-06-30 2009-05-19 Intel Corporation Packaging method for circuit board
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
TWI385401B (zh) * 2009-05-25 2013-02-11 Ind Tech Res Inst 晶片的修補方法與晶片堆疊結構
WO2011034586A2 (en) * 2009-09-16 2011-03-24 Semprius, Inc. High-yield fabrication of large-format substrates with distributed, independent control elements
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
EP3008553B1 (en) 2013-06-12 2023-06-07 Rohinni, Inc. Keyboard backlighting with deposited light-generating sources
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
GB2544728B (en) * 2015-11-17 2020-08-19 Facebook Tech Llc Redundancy in inorganic light emitting diode displays
US10600823B2 (en) 2015-09-02 2020-03-24 Facebook Technologies, Llc Assembly of semiconductor devices
CN107924653B (zh) * 2015-09-11 2020-02-28 夏普株式会社 图像显示装置以及图像显示元件的制造方法
KR102298484B1 (ko) 2016-01-15 2021-09-03 로히니, 엘엘씨. 장치 상의 커버를 통해 후면 발광하는 장치 및 방법
US10998352B2 (en) 2016-11-25 2021-05-04 Vuereal Inc. Integration of microdevices into system substrate
US10978530B2 (en) 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
US10916523B2 (en) 2016-11-25 2021-02-09 Vuereal Inc. Microdevice transfer setup and integration of micro-devices into system substrate
WO2018096455A1 (en) * 2016-11-25 2018-05-31 Vuereal Inc. Integration of micro-devices into system substrate
KR102393071B1 (ko) * 2017-03-27 2022-05-03 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
TWI641126B (zh) * 2017-12-04 2018-11-11 友達光電股份有限公司 畫素結構
WO2019190102A1 (ko) * 2018-03-26 2019-10-03 영남대학교 산학협력단 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
KR102107101B1 (ko) 2018-03-26 2020-05-12 영남대학교 산학협력단 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
US10568242B1 (en) * 2018-05-24 2020-02-18 Facebook Technologies, Llc Dynamic adjustment of placement parameters for light emitting diodes
KR102642331B1 (ko) * 2019-07-03 2024-03-04 삼성전자주식회사 마이크로 led 디스플레이 모듈 및 이를 제조하는 방법
TWI720725B (zh) * 2019-12-11 2021-03-01 財團法人工業技術研究院 畫素結構及其製造方法、以及具有此種畫素結構的顯示器
TWI722734B (zh) * 2019-12-24 2021-03-21 財團法人工業技術研究院 畫素結構
KR20210083680A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 Led 표시장치
TWI717978B (zh) 2020-01-20 2021-02-01 友達光電股份有限公司 顯示裝置及顯示裝置的製造方法
TWI717986B (zh) * 2020-01-31 2021-02-01 友達光電股份有限公司 顯示面板及其製造方法
CN113497073B (zh) * 2020-03-18 2022-10-21 重庆康佳光电技术研究院有限公司 一种便于修复的led显示器及其修复方法
CN111769178B (zh) * 2020-06-10 2022-10-28 宣城开盛新能源科技有限公司 一种柔性光伏组件电池角部热点的修复方法及装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617385A (en) 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
WO1985002060A1 (fr) * 1983-10-24 1985-05-09 Sintra-Alcatel, S.A. Procede de substitution d'un composant electronique connecte aux pistes conductrices d'un substrat porteur
US4914731A (en) * 1987-08-12 1990-04-03 Chen Shen Yuan Quickly formed light emitting diode display and a method for forming the same
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
US5175504A (en) 1991-06-17 1992-12-29 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel
JPH0689926A (ja) * 1992-09-08 1994-03-29 Nippon Steel Corp 半導体チップ及びこの半導体チップの不良回路補修方法
JPH087531B2 (ja) 1993-04-08 1996-01-29 企龍股▲ふん▼有限公司 高密度ｌｅｄ発光表示器
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
US5397746A (en) * 1993-11-03 1995-03-14 Intel Corporation Quad flat package heat slug composition
JPH09244020A (ja) 1996-03-07 1997-09-19 Sony Corp 液晶表示装置およびその欠陥修正方法
US6608332B2 (en) * 1996-07-29 2003-08-19 Nichia Kagaku Kogyo Kabushiki Kaisha Light emitting device and display
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
JP3337405B2 (ja) * 1996-12-27 2002-10-21 シャープ株式会社 発光表示素子およびその電気配線基板への接続方法ならびに製造方法
JPH118338A (ja) 1997-06-17 1999-01-12 Nichia Chem Ind Ltd 表面実装型ｌｅｄの取り外し方法、取り外し装置及び発光装置のリペア方法
US5953216A (en) * 1997-08-20 1999-09-14 Micron Technology Method and apparatus for replacing a defective integrated circuit device
US5997152A (en) * 1997-09-15 1999-12-07 Oki Electric Industry Co., Ltd. Light emitting element module and printer head using the same
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
US6002178A (en) * 1997-11-12 1999-12-14 Lin; Paul T. Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
US6238942B1 (en) * 1998-04-07 2001-05-29 Micron Technology, Inc. Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module
JP3510479B2 (ja) 1998-04-27 2004-03-29 シャープ株式会社 光入出力素子アレイ装置の製造法
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
JP3033758B1 (ja) 1999-02-16 2000-04-17 鹿児島日本電気株式会社 液晶表示装置の製造方法
JP2000241833A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd マトリックス型配線基板
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
JP3546751B2 (ja) 1999-04-08 2004-07-28 株式会社日立製作所 プラズマディスプレイ装置の製造方法およびプラズマディスプレイ装置
JP2001004969A (ja) 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 画像表示素子とその画像表示素子の製造方法及び製造装置
JP3956335B2 (ja) * 2000-03-06 2007-08-08 シャープ株式会社 樹脂注型用金型を用いた半導体装置の製造方法
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6342670B1 (en) * 2000-09-19 2002-01-29 Lite-On Electronics, Inc. Photoelectric module device
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US6806168B2 (en) * 2002-11-27 2004-10-19 Intel Corporation Healing of micro-cracks in an on-chip dielectric

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313825A (ja) * 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
JP2013526052A (ja) * 2010-04-30 2013-06-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 積層された蛍光体層を有するｌｅｄのウエハー
KR101813099B1 (ko) * 2010-04-30 2017-12-29 코닌클리케 필립스 엔.브이. 형광체 층이 적층된 ｌｅｄ 웨이퍼
US8951888B2 (en) 2010-06-14 2015-02-10 Sharp Kabushiki Kaisha Method for fabricating semiconductor device, and method for fabricating display device
JP2013048282A (ja) * 2012-10-30 2013-03-07 Oki Data Corp 表示装置
JP2014130959A (ja) * 2012-12-28 2014-07-10 Nichia Chem Ind Ltd 発光装置及びその製造方法
WO2015023540A1 (en) * 2013-08-15 2015-02-19 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
CN108682370A (zh) * 2015-09-02 2018-10-19 欧库勒斯虚拟现实有限责任公司 显示器及用于制造显示器的方法
JP2018531504A (ja) * 2015-09-02 2018-10-25 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
US10878733B2 (en) 2015-09-02 2020-12-29 Facebook Technologies, Llc Assembly of semiconductor devices using multiple LED placement cycles
US11727869B2 (en) 2016-04-26 2023-08-15 Meta Platforms Technologies, Llc Display with redundant light emitting devices
US10916192B2 (en) 2016-04-26 2021-02-09 Facebook Technologies, Llc Display with redundant light emitting devices
JP2019522891A (ja) * 2016-05-24 2019-08-15 グロ アーベーＧｌｏ Ａｂ 発光デバイスアセンブリ上の選択的ダイ修理
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法
US11081620B2 (en) 2016-12-16 2021-08-03 Osram Oled Gmbh Method of producing a semiconductor component
KR102445450B1 (ko) 2017-06-12 2022-09-20 쿨리케 & 소파 네덜란드 비.브이. 개별 부품들의 기판 상으로의 병렬적 조립
KR20200111828A (ko) * 2017-06-12 2020-09-29 유니카르타, 인크. 개별 부품들의 기판 상으로의 병렬적 조립
US11804397B2 (en) 2017-06-12 2023-10-31 Kulicke & Soffa Netherlands B.V. Parallel assembly of discrete components onto a substrate
WO2020079915A1 (ja) * 2018-10-15 2020-04-23 株式会社ブイ・テクノロジー キャリアフィルム、ｌｅｄ表示パネルのリペア方法及びｌｅｄ表示パネルのリペア装置
WO2020110714A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP7106435B2 (ja) 2018-11-27 2022-07-26 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP2020086153A (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP2022545976A (ja) * 2019-08-28 2022-11-01 セミエルイーディーズ コーポレーション 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法
US11862755B2 (en) 2019-08-28 2024-01-02 Shin-Etsu Chemical Co., Ltd. Method for fabricating (LED) dice using laser lift-off from a substrate to a receiving plate
US11862754B2 (en) 2019-08-28 2024-01-02 Semileds Corporation Method for fabricating (LED) dice using semiconductor structures on a substrate and laser lift-off to a receiving plate
JP7454200B2 (ja) 2019-08-28 2024-03-22 セミエルイーディーズ コーポレーション 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法
WO2023153358A1 (ja) * 2022-02-10 2023-08-17 京セラ株式会社 レーザ素子の製造方法および製造装置

Also Published As

Publication number Publication date
US7723764B2 (en) 2010-05-25
TW558757B (en) 2003-10-21
JP3747807B2 (ja) 2006-02-22
US20060240578A1 (en) 2006-10-26
US20060202213A1 (en) 2006-09-14
US8101432B2 (en) 2012-01-24
US7148127B2 (en) 2006-12-12
US20030011377A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
US20050158894A1 (en) Method of fabricating image display unit
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP2003098977A (ja) 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
WO2002086964A1 (fr) Procede de cablage et procede d'agencement d'elements faisant appel a ce dernier et procede de production de dispositifs d'affichage d'images
JP2003045901A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2003209295A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法
JP2003218392A (ja) 画像表示装置及びその製造方法
JP2002158237A (ja) 素子の転写方法及び素子の実装方法
JP4839533B2 (ja) 画像表示装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131209

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees