TWI385401B - 晶片的修補方法與晶片堆疊結構 - Google Patents

晶片的修補方法與晶片堆疊結構 Download PDF

Info

Publication number
TWI385401B
TWI385401B TW098117346A TW98117346A TWI385401B TW I385401 B TWI385401 B TW I385401B TW 098117346 A TW098117346 A TW 098117346A TW 98117346 A TW98117346 A TW 98117346A TW I385401 B TWI385401 B TW I385401B
Authority
TW
Taiwan
Prior art keywords
pad
wafer
transfer
hard
circuit block
Prior art date
Application number
TW098117346A
Other languages
English (en)
Other versions
TW201042272A (en
Inventor
Yung Fa Chou
Ding Ming Kuai
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW098117346A priority Critical patent/TWI385401B/zh
Priority to US12/536,499 priority patent/US8193006B2/en
Publication of TW201042272A publication Critical patent/TW201042272A/zh
Priority to US13/444,857 priority patent/US8344520B2/en
Application granted granted Critical
Publication of TWI385401B publication Critical patent/TWI385401B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

晶片的修補方法與晶片堆疊結構
本發明是有關於一種電路修補，且特別是有關於一種晶片的修補方法與晶片堆疊結構。
以往系統晶片(System on Chip,SoC)的修補必須使用備援(Spare)，而備援亦即在同一晶片上複製具有相同功能的備份電路區塊。當由系統晶片的檢測結果得知原有的電路區塊功能失效時，便啟動備份電路區塊並取代原有的電路區塊。因此，除了例如記憶體是由眾多相同功能的單元規則地組合而成，且可以輕易地複製與分享之外，系統晶片上之其它任意邏輯的備援往往需要付出昂貴的代價，而沒有備援的結果則是當原先的電路區塊失效時，整個晶片則將完全無用而必須丟棄。
目前，晶片堆疊結構已被廣泛討論，其有別於過去將整個系統集合在單一晶片中，藉由垂直方向佈局堆疊晶片，可讓不同功能或不同製程技術的晶片達到整合的目的。在美國專利號US5,946,545中揭露一種半導體堆疊結構，此結構是於晶片上配置一控制晶片來管理堆疊晶片的連接方式，其中可利用備份控制晶片來提供程式化管理堆疊晶片的備份使用，或是省略備份控制晶片直接在控制晶片內建保險絲以提供程式化管理堆疊晶片的備份使用。此半導體堆疊結構是藉由控制晶片及程式化電路(備份控制 晶片或保險絲)並穿透矽通孔來管理堆疊晶片內的備份電路或備份晶片而達到修補晶片。然而，上述之半導體堆疊結構僅止於接合正常的晶片，亦即堆疊中的每一顆晶片都必須是好的，否則當備份電路或備份晶片亦失效時，整個晶片堆疊將可能完全無用而必須丟棄。
本發明之一示範實施例提出一種晶片的修補方法。首先，提供第一晶片，其中第一晶片包括具有第一功能的第一電路區塊、具有第二功能的第二電路區塊、以及電性連接至第一電路區塊與第二電路區塊的訊號路徑。驗證第一晶片之功能，以獲得第一驗證結果。提供第二晶片，其中第二晶片包括具有第一功能的第三電路區塊。驗證第二晶片之功能，以獲得第二驗證結果。若第一驗證結果顯示第一晶片之第一電路區塊為不良，則使第一電路區塊失能。若第一驗證結果顯示第一晶片之第二電路區塊為良好，且第二驗證結果顯示第二晶片之第三電路區塊為良好，則使第三電路區塊電性連接至訊號路徑以替代第一電路區塊提供第一功能。
本發明之另一示範實施例提出一種晶片堆疊結構，其包括第一晶片以及第二晶片。第一晶片包括第一電路區塊、第二電路區塊、訊號路徑、第一硬線式切換器以及第二硬線式切換器。第一電路區塊具有第一電源端以及第一訊號端，並具有第一功能。第二電路區塊具有第二訊號端， 並具有第二功能。訊號路徑連接於第一訊號端與第二訊號端之間。第一硬線式切換器連接至第一電源端。第二硬線式切換器連接至訊號路徑。第二晶片與第一晶片相互堆疊，其中第二晶片包括第三電路區塊、第三硬線式切換器以及第四硬線式切換器。第三電路區塊具有第三電源端以及第三訊號端，並具有第一功能。第三硬線式切換器連接至第三電源端，以及電性連接至第一硬線式切換器。第四硬線式切換器連接至第三訊號端，以及電性連接至第二硬線式切換器。若第一電路區塊為不良，第二電路區塊與第三電路區塊為良好，則對應地設置第一硬線式切換器與第三硬線式切換器而使電源焊墊連接至第三電源端且不連接至第一電源端，以及對應地設置第二硬線式切換器與第四硬線式切換器而使第三電源端電性連接至訊號路徑以使第三電路區塊替代第一電路區塊提供第一功能。
下文特舉示範實施例，並配合所附圖式作詳細說明如下，以讓上述特徵和優點能更明顯易懂。
在積體電路的製造過程中，會因為各種因素而導致某些晶片無法通過產品驗證。在傳統技術中，這些無法通過產品驗證的晶片(稱為不良晶片)可能會被丟棄不用。若進一步分析這些不良晶片，往往只是晶片中部分元件或線路的功能不正常而已，而晶片中其餘的電路是良好的。只為了少部份電路的功能不正常而無奈地丟棄整個晶片，是很 浪費的作法，尤其是對於高單價積體電路產品而言更是如此。以下實施例將揭露一種晶片的修補方法，此方法可以使多個不良晶片合併為一良好產品，進而減少廢棄晶片(不良晶片)的數量。
圖1為本發明之一實施例之一種晶片的修補方法的流程圖。圖2A繪示為本發明之一實施例之一種第一晶片的示意圖。第一晶片200可以被預先劃分為多個電路區塊，且每一個電路區塊各自具有獨立的電源端。於本實施例設定第一晶片200被預先劃分為二個電路區塊，即為第一電路區塊210與第二電路區塊220。另外，本實施例設定第一電路區塊210與第二電路區塊220各自具有獨立的第一電源端212與第二電源端223，而第一電路區塊210與第二電路區塊220的接地端相互並聯以便耦接至外部接地電壓VSS。透過第一硬線式切換器240的組態設定，外部系統電壓VDD可以透過第一硬線式切換器240、第一電源端212而提供操作電能給第一電路區塊210。相類似地，透過硬線式切換器241的組態設定，外部系統電壓VDD也可以透過硬線式切換器241、第二電源端223而提供操作電能給第二電路區塊220。因此，依據第一硬線式切換器240與硬線式切換器241的組態，也就是依據是否提供操作電能，可以控制第一電路區塊210與第二電路區塊220是否失能(disable)。
在圖2A中是以簡化的手法繪示第一電路區塊210與第二電路區塊220之間的訊號路徑230。例如，僅繪示了 連接於第一訊號端214與第二訊號端222之間的內部訊號路徑230a以及於修補時所需之外部訊號路徑230b，其中內部訊號路徑230a以代表第一電路區塊210將訊號輸出給第二電路區塊220的路徑，而外部訊號路徑230b於修補時會連接至第二硬線式切換器250以將第一訊號端214或第二訊號端222的訊號傳遞至其他晶片的電路區塊；另訊號路徑231亦同時具有以連接於訊號端215與224之間的內部訊號路徑231a，其代表第二電路區塊220將訊號輸出給第一電路區塊210的路徑，以及修補時連接至硬線式切換器的外部訊號路徑231b。以下實施例將僅以第一訊號端214、訊號路徑230與第二訊號端222為說明例，其他訊號路徑可以參照之。
請先同時參考圖1與圖2A。依照本實施例之晶片的修補方法，首先，步驟S101是提供第一晶片200。如前所述，第一晶片200包括具有第一功能的第一電路區塊210、具有第二功能的第二電路區塊220以及電性連接於第一電路區塊210與第二電路區塊220之間的訊號路徑230。第一電路區塊210具有第一電源端212與第一訊號端214，第二電路區塊220具有第二電源端223與第二訊號端222，而訊號路徑230連接於第一訊號端214與第二訊號端222之間。
接著，步驟S102是驗證第一晶片200之功能，以獲得第一驗證結果，其中第一驗證結果包括第一電路區塊210的第一功能是否正常以及第二電路區塊220的第二功 能是否正常。在此假設此第一驗證結果顯示第一電路區塊210為不良以及第二電路區塊220為良好。
圖2B繪示為於本發明實施例中，第一晶片200與第二晶片300相互堆疊的示意圖。第二電路區塊220與第四電路區塊320的電源端以及第一晶片200的內部訊號路徑230a與第二晶片300的內部訊號路徑未被繪示於圖2B中，而用於傳導電源給第二電路區塊220與第四電路區塊320的各個硬線式切換器也未繪示。第二電路區塊220與第四電路區塊320的電源切換機制可以參照第一電路區塊210與第三電路區塊310的相關說明。需注意的是，下述步驟S103、S104、S105與S106中「驗證」、「設定硬線式切換器的組態」等操作是在第一晶片200與第二晶片300相互堆疊前所完成。
接著，請同時參考圖1與圖2B。步驟S103是提供第二晶片300。第二晶片300包括具有第一功能的第三電路區塊310、具有第二功能的第四電路區塊320、以及電性連接於第三電路區塊310與第四電路區塊320之間的訊號路徑。第三電路區塊310具有第三電源端312與第三訊號端314。第四電路區塊320具有第四訊號端322。訊號路徑連接第三訊號端314與第四訊號端322。在此必須說明的是，在本實施例中，雖然第四電路區塊320的功能與第一晶片200之第二電路區塊220的功能相同，但於其他實施例中，第四電路區塊320的功能亦可與第一晶片200之第二電路區塊220的功能不同。此外，第二晶片300的訊號路徑如 同第一晶片200的訊號路徑230，意即訊號路徑包括內部訊號路徑與外部訊號路徑330b，而在此所述之連接第三訊號端314與第四訊號端322的訊號路徑為內部訊號路徑(如圖2A所示之內部訊號路徑230a)，而於後續修補時連接於第四硬線式切換器350之訊號路徑為外部訊號路徑330b。
接著，步驟S104是驗證第二晶片300之功能，以獲得第二驗證結果，其中第二驗證結果包括第三電路區塊310的第一功能是否正常以及第四電路區塊320的第二功能是否正常。在此假設此第二驗證結果顯示第三電路區塊310為良好以及第四電路區塊320為不良。
接著，步驟S105是若第一驗證結果顯示第一晶片200的第一電路區塊210為不良，則使第一電路區塊210失能。基於本實施例所假設的狀況，亦即第二電路區塊220與第三電路區塊310為良好，而第一電路區塊210與第四電路區塊320為不良，所以可以透過設定第一晶片200與第二晶片300中用於傳導電源的各個硬線式切換器的組態，而使第一電路區塊210與第四電路區塊320失能。例如，藉由設定第一硬線式切換器240與第三硬線式切換器340的組態，而使電壓源V1(例如是接地電壓VSS)電性連接至第一電源端212，並使電壓源V2(例如是系統電壓VDD)電性連接至第三電源端312。因此，第一電路區塊210因失去電源而失能，而第三電路區塊310則因為獲得操作電能而致能(enable)。
步驟S106是若第一驗證結果顯示第一晶片200的第二電路區塊220為良好，且第二驗證結果顯示第二晶片300之第三電路區塊310為良好，則使第三電路區塊310電性連接至第一晶片200的外部訊號路徑230b以替代第一電路區塊210提供第一功能。基於本實施例所假設的狀況，亦即第二電路區塊220與第三電路區塊310為良好，而第一電路區塊210與第四電路區塊320為不良，所以可以透過設定第一晶片200與第二晶片300中用於傳導訊號的各個硬線式切換器的組態，而使第三電路區塊310替代第一電路區塊210提供第一功能。例如，藉由設定第二硬線式切換器250與第四硬線式切換器350的組態，而使第三電路區塊310的第三訊號端314透過第二硬線式切換器250與第四硬線式切換器350電性連接至第一晶片200的外部訊號路徑230b。
詳細而言，請再參考圖2B，依據上述步驟105與步驟106之第一驗證結果與第二驗證結果，對應地設置第一晶片200的第一硬線式切換器240與第二硬線式切換器250，以及對應地設置第二晶片300的第三硬線式切換器340與第四硬線式切換器350。然後，堆疊第一晶片200與第二晶片300，使第一電路區塊210與第三電路區塊310於垂直方向對應配置，第二電路區塊220與第四電路區塊320於垂直方向對應配置。第一硬線式切換器240連接第一電源端212，第三硬線式切換器340連接至第三電源端312且電性連接至第一硬線式切換器240，而第二硬線式切 換器250連接外部訊號路徑230b，第四硬線式切換器350連接至第三訊號端314且電性連接至第二硬線式切換器250。
圖2C為圖2B之第一晶片之硬線式切換器的示意圖，圖2D為圖2C之第一晶片之硬線式切換器的局部放大立體圖。在此必須說明的是，由於本實施例之第一硬線式切換器240、第二硬線式切換器250、第三硬線式切換器340以及第四硬線式切換器350的結構設計大致相同，因此以下僅以第一硬線式切換器240為例說明。請同時參考圖2C與圖2D，在本實施例中，第一晶片200之第一硬線式切換器240包括第一組轉接墊242與第二組轉接墊244，其中第一組轉接墊242配置於第一晶片200的第一表面200a上且包括第一轉接墊(landing pad)242a、第二轉接墊242b、第三轉接墊242c以及第四轉接墊242d，第二組轉接墊244配置於第一晶片200的第二表面200b上且包括第五轉接墊244a、第六轉接墊244b、第七轉接墊244c以及第八轉接墊244d。第一轉接墊242a與第二轉接墊242b之間、第三轉接墊242c與第四轉接墊242d之間、第五轉接墊244a與第八轉接墊244d之間以及第六轉接墊244b與第七轉接墊244c之間分別藉以第一導線246a、第二導線246b、第三導線246c以及第四導線246d而相互導通。特別是，在本實施例中，第一轉接墊242a與第五轉接墊244a、第二轉接墊242b與第六轉接墊244b、第三轉接墊242c與第七轉接墊244c以及第四轉接墊242d與第八轉接 墊244d在第一晶片200的垂直方向部分或全部重疊，而圖2D以全部重疊為例。
此外，請再參考圖2D，可對應第一轉接墊242a、第三轉接墊242c、第五轉接墊244a以及第七轉接墊244c的位置而分別配置第一焊墊(bonding pad)610a、第二焊墊620a、第三焊墊630a以及第四焊墊640a，其中第一焊墊610a、第二焊墊620a、第三焊墊630a以及第四焊墊640a分別電性連接於第一轉接墊242a、第三轉接墊242c、第五轉接墊244a以及第七轉接墊244c，以利對外導通。在本實施例中，焊墊可覆蓋轉接墊。值得注意的是，本實施例並不對焊墊的配置方式加以限制。相較於圖2D將第三焊墊630a及第四焊墊640a分別對應於第五轉接墊244a以及第七轉接墊244c而配置，在另一未繪示的實施例中，亦可將第三焊墊630a與第四焊墊640a分別覆蓋於第六轉接墊244b與第八轉接墊244d，以利對外導通，仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。
在上述實施例中，可依據第一驗證結果與第二驗證結果，決定是否將第一穿透矽通孔510(Through Silicon Via,TSV)與/或第二穿透矽通孔520選擇性地配置於第一硬線式切換器240(或第二硬線式切換器250、第三硬線式切換器340或第四硬線式切換器350)的第一轉接墊242a與第五轉接墊244a之間，或配置於第二轉接墊242b與第六轉接墊244b之間，或配置於第三轉接墊242c與第七轉接墊244c之間，或配置於第四轉接墊242d與第八轉接墊244d 之間，而產生各種不同的電源訊號傳遞模式。以下藉由圖2E至圖2K來對此加以舉例說明。
請參考圖2E，第一轉接墊242a與第五轉接墊244a之間具有第一穿透矽通孔510，且此時第一焊墊610a、第一轉接墊242a、第一穿透矽通孔510、第五轉接墊244a以及第三焊墊630a形成一條電源/訊號的傳遞路徑，因此電源/訊號可以被傳遞於第一焊墊610a與第三焊墊630a之間。
請參考圖2F，第四轉接墊242d與第八轉接墊244d之間具有第一穿透矽通孔510，且此時第三焊墊630a、第五轉接墊244a、第三導線246c、第八轉接墊244d、第一穿透矽通孔510、第四轉接墊242d、第二導線246b、第三轉接墊242c以及第二焊墊620a形成一條電源/訊號的傳遞路徑，因此電源/訊號可以被傳遞於第三焊墊630a與第二焊墊620a之間。
請參考圖2G，第三轉接墊242c及第七轉接墊244c之間具有第一穿透矽通孔510，且此時第二焊墊620a、第三轉接墊242c、第一穿透矽通孔510、第七轉接墊244c以及第四焊墊640a形成一條電源/訊號的傳遞路徑，因此電源/訊號可以被傳遞於第二焊墊620a與第四焊墊640a之間。
請參考圖2H，第二轉接墊242b與第六轉接墊244b之間具有第一穿透矽通孔510，且此時第四焊墊640a、第七轉接墊244c、第四導線246d、第六轉接墊244b、第一 穿透矽通孔510、第二轉接墊242b、第一導線246a、第一轉接墊242a以及第一焊墊610a形成一條電源/訊號的傳遞路徑，因此，電源/訊號可以被傳遞於第四焊墊640a與第一焊墊610a之間。
以下藉由圖2I與圖2J來說明配置二個穿透矽通孔的硬線式切換器(稱為Dual-TSV Hardwired Switch，DTHS)。請參考圖2I，第一轉接墊242a與第五轉接墊244a之間具有第一穿透矽通孔510，且第三轉接墊242c與第七轉接墊244c之間具有第二穿透矽通孔520。此時第一焊墊610a、第一轉接墊242a、第一穿透矽通孔510、第五轉接墊244a以及第三焊墊630a形成一條電源/訊號的傳遞路徑，而第二焊墊620a、第三轉接墊242c、第二穿透矽通孔520、第七轉接墊244c以及第四焊墊640a則形成另一條電源/訊號的傳遞路徑。因此，電源/訊號可以被傳遞於第一焊墊610a與第三焊墊630a之間，而電源/訊號可以被傳遞於第二焊墊620a與第四焊墊640a之間。此種電源/訊號直接導通的配置方式可稱為透通模式(Through Mode)
請參考圖2J，第二轉接墊242b與第六轉接墊244b之間具有第一穿透矽通孔510，且第四轉接墊242d與第八轉接墊244d之間具有第二穿透矽通孔520。此時第一焊墊610a、第一轉接墊242a、第一導線246a、第二轉接墊242b、第一穿透矽通孔510、第六轉接墊244b、第四導線246d、第七轉接墊244c以及第四焊墊640a形成一條電源/訊號的傳遞路徑，而第二焊墊620a、第三轉接墊242c、第二導線 246b、第四轉接墊242d、第二穿透矽通孔520、第八轉接墊244d、第三導線246c、第五轉接墊244a以及第三焊墊630a則形成另一條電源/訊號的傳遞路徑。因此，電源/訊號可以被傳遞於第一焊墊610a與第四焊墊640a之間，而電源/訊號可以被傳遞於第二焊墊620a與第三焊墊630a之間。此種電源/訊號互換而導通的配置方式可稱為交叉模式(Cross Mode)。
值得注意的是，除了上述所述之電源訊號導通的配置方式之外，於其它未繪示的實施例中，亦可以其他組態而配置二個穿透矽通孔，或同時於單一個硬線式切換器配置三個穿透矽通孔或同時配置四個穿透矽通孔而形成其它種類的電源/訊號傳遞模式，當然，亦可不配置穿透矽通孔(如圖2D所繪示)而使第一硬線式切換器240的第一組轉接墊242與第二組轉接墊244互不導通。
此外，於其他實施例中，請參考圖2K，第一硬線式切換器240亦可僅具有第一轉接墊242a、第三轉接墊242c、第五轉接墊244a、第七轉接墊244c、配置於第一轉接墊242a上的第一焊墊610a、配置於第三轉接墊242c上的第二焊墊620a、配置於第五轉接墊244a上的第三焊墊630a以及配置於第七轉接墊244c上的第四焊墊640a，且亦可同時配置一或二個穿透矽通孔而形成其它種類的電源/訊號傳遞模式，當然，亦可不配置穿透矽通孔而使第一晶片200的兩側互不導通，仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。
在本實施例中，第二硬線式切換器250、第三硬線式切換器340以及第四硬線式切換器350的結構與第一硬線式切換器240的結構設計大致相同，也就是說，第二硬線式切換器250、第三硬線式切換器340以及第四硬線式切換器350的結構可以是上述圖2D至圖2K中任一第一硬線式切換器240的結構，而第二硬線式切換器250以及第四硬線式切換器350與第一硬線式切換器240不同之處僅在於：第一硬線式切換器240是用以傳遞電源，而第二硬線式切換器250與第四硬線式切換器350則是分別用以傳遞資料訊號。
雖然圖2B至圖2K所繪示的硬線式切換器皆具有四個焊墊，但不應以此為限。例如在以圖2K實現硬線式切換器250時，可以進一步地將圖2K中的第三轉接墊242c、第七轉接墊244c、第二焊墊620a、第四焊墊640a予以省略。在此例中，第一轉接墊242a與第一焊墊610a(相當於圖2B之第一焊墊610b)是透過第一晶片200的重佈層(redistribution layer，RDL)及/或金屬內連線層(metal interconnection layer)而連接至外部訊號路徑230b，而第五轉接墊244a與第三焊墊630a(相當於圖2B之第三焊墊630b)則經由微凸塊(Micro Bump)，如第三導電凸塊730、第一焊墊610d與外部訊號路徑330b而電性連接至第二晶片300的第三電路區塊310。因此，當欲將第三電路區塊310取代第一電路區塊210時，只需在第一轉接墊242a與第五轉接墊244a之間配置穿透矽通孔，便可以將第三電路區塊310的第三訊號端314 電性連接至外部訊號路徑230b。
圖2L為圖2B之一種第一硬線式切換器與第三硬線式切換器的示意圖，圖2M為圖2B之一種第二硬線式切換器與第四硬線式切換器的示意圖。在圖2L中僅以第一焊墊610c與第二焊墊620c表示配置於第二晶片300之第一表面300a的第三組轉接墊，另以第三焊墊630c與第四焊墊640c表示配置於第二晶片300之第二表面300b的第四組轉接墊。相類似的，是以第一焊墊610d與第二焊墊620d表示位於第四硬線式切換器350的第三組轉接墊，另以第三焊墊630c與第四焊墊640c表示位於第四硬線式切換器350的第四組轉接墊。
請參考圖2L，依據第一驗證結果與第二驗證結果而獲知第三電路區塊310為良好，而第一電路區塊210為不良，因此在晶片堆疊前先將第一硬線式切換器240與第三硬線式切換器340設定為「交叉模式」(請參照圖2J與相關說明)。由於本實施例是採用堆疊晶片的方式來修補晶片中之不良的電路區塊，意即堆疊第一晶片200與第二晶片300而使良好的第三電路區塊310來取代不良的第一電路區塊210，因此當堆疊第一晶片200與第二晶片300時，第一晶片200之第一硬線式切換器240的第三焊墊630a與第四焊墊640a會分別藉由第一導電凸塊710與第二導電凸塊720而電性連接至第二晶片300之第三硬線式切換器340的第一焊墊610c與第二焊墊620c。因此，電壓源V1(例如是接地電壓VSS)可以經由電源焊墊(意即第三焊墊 630c)、焊墊620c、第二導電凸塊720、焊墊640a、焊墊610a連接至第一區塊210的第一電源端212，而電壓源V2(例如是系統電壓VDD)則可以經由電源焊墊(意即第四焊墊640c)、焊墊610c連接至第三電路區塊310的電源端312。由於第一電路區塊210失去操作電能而第三電路區塊310獲得操作電能，因此第一電路區塊210失能而第三電路區塊310得以致能。
請參考圖2M，依據第一驗證結果與第二驗證結果而獲知第二電路區塊220與第三電路區塊310為良好，而第一電路區塊210與第四電路區塊320為不良，因此在晶片堆疊前先將硬線式切換器第四硬線式切換器350設定為圖2E所示之組態(或者不配置穿透矽通孔於第四硬線式切換器350)，另將第二硬線式切換器250設定為圖2F所示之組態。在堆疊第一晶片200與第二晶片300時，第一晶片200之第二硬線式切換器250的第三焊墊630b與第四焊墊640b會分別藉由第三導電凸塊730與第四導電凸塊740而電性連接至第二晶片300之第四硬線式切換器350的第一焊墊610d與第二焊墊620d，而使第三電路區塊310的第三訊號端314電性連接至第一晶片200的外部訊號路徑230b以替代第一電路區塊210。
此外，在本實施例中，第一晶片200上更包括一配置於第一訊號端214與第二訊號端222之間的隔離電路400，請參照圖2A。此隔離電路400用以選擇性地將第一訊號端214的訊號隔離於訊號路徑230。也就是說，當第 一電路區塊210失能時，隔離電路400可以起屏蔽作用，以避免第一電路區塊210的第一訊號端214干擾訊號路徑230的訊號傳遞。
所屬領域具有通常知識者可以視其需求而採用任何方式實施隔離電路400，例如使用開關去實現隔離電路400。本實施例可以使用NMOS實現此開關。此開關(未繪示)耦接於第一訊號端214與訊號路徑230之間，而其控制端可以耦接至第一電路區塊210的第一電源端212。當第一電源端212接收到系統電壓VDD時，第一電路區塊210為致能，並且此開關(未繪示)為導通(turn on)。反之，當第一電源端212接收到接地電壓VSS時，第一電路區塊210為失能，並且此開關(未繪示)為關斷(turn off)。因此，隔離電路400可以起屏蔽作用，以避免當第一電路區塊210失能時，第一訊號端214干擾訊號路徑230的訊號傳遞。
本實施例並不限制隔離電路400的實現方式。以下將分別針對隔離電路400a~400d作一簡略說明。
圖3A至圖3D為多個實施例之隔離電路的示意圖。請先參考圖3A，一種隔離電路400a，其中I/O1和I/O2是晶片的外部輸出入接腳，INT1及INT2是對應的晶片內部信號，電晶體M1~M10及電阻R1~R2構成隔離電路400a。簡言之，當電源VDD 關閉時，經由M1~M4，I/O1和I/O2兩者中較高電壓的訊號會傳到訊號點N1，由於VDD =0(電源接地)，M9關閉，訊號點N2被R2放電到 0V，此時M10打開，訊號點N3會和N1等電位，N3連接到M5~M8的閘極，INT1及INT2因此自I/O1及I/O2被隔離開來。當電源開啟時，I/O1和I/O2經由PMOS M5與M8接到INT1及INT2。
請參考圖3B，一種為墊片(Pad)設計的電路，其中電晶體P4、N5、P3、P2以及N4組成隔離電路400b。簡言之，當沒有輸出訊號的時候，訊號線S1為低電位且訊號線S2為高電位(3V)，若此時訊號線S3或S4有更高電位(5V)輸入時，電晶體P3會先被打開，訊號線S5因此被拉到更高電位，再者，經由電晶體P2，訊號線PU也被強迫提升到更高電位，如此，電晶體T1可被安全關閉。由於電晶體P4的閘極與訊號線PU等電位，電晶體N5的閘極與訊號線S6等電位，因此訊號線S6與S4可被安全隔離。
請參考圖3C，EN為隔離電路400c的控制訊號。簡言之，當控制訊號EN為低電位時，隔離電路400c可將訊號線DA與DB隔離。當電源關閉時，電晶體P5及P6無法再有效控制電晶體P7，所以訊號線PD的電壓初期將呈現浮接狀態(floating)，同時控制訊號EN為低電位時，電晶體P8將被關閉。若訊號線DB上有高電位訊號，電晶體P9將打開，此時訊號線PD將和訊號線DB等電位(結束浮接狀態)，且電晶體P10會因訊號線PD的高電位而安全關閉。另一方面，電晶體P11的閘極會因電源關閉而將訊號線DB的電位傳到訊號線PG。由於訊號線PG與訊 號線DB等電位，因此訊號線DA與訊號線DB可被安全隔離開來。
請參考圖3D，電晶體T1~T5組成隔離電路400d。簡言之，當區塊C1的電源開啟時，控制訊號DD為高電位，因此電晶體T2、T4及T5形成輸出訊號DC的反向輸出電路，輸入訊號DE和輸出DC恆為反向。當區塊C1電源關閉時，控制訊號DD為低電位，因此電晶體T3恆開，輸入訊號DE恆為高電位，因此輸出訊號DC和輸入DE被隔離開來。
簡言之，由於本實施例之晶片的修補方法是利用堆疊晶片的方式與選擇性地配置穿透矽通孔於硬線式切換器中，因此可使具有相同功能之良好電路區塊(如第三電路區塊310)的第二晶片300取代第一晶片200之不良電路區塊(如第一電路區塊210)的功能，而形成一具有完整產品功能之晶片堆疊結構100。換言之，可以使多個不良晶片合併為一良好產品，減少廢棄晶片(不良晶片)的數量。此外，依據第一驗證結果與第二驗證結果而選擇性地配置穿透矽通孔於硬線式切換器中，除了可於不改變導電凸塊及晶片表面線路的配置方式的情況下，達成變換訊號與電源傳遞路徑的目的之外，亦可隔絕訊號與電源傳遞至不良電路區塊中。
值得一提的是，雖然上述實施例中僅繪示二晶片堆疊的型態，但於其他實施例中，若每一晶片皆具有二個以上之不同功能的電路區塊時，亦可以採用多個晶片堆疊的型 態來修補晶片。此外，於其他實施例中，第一晶片200的第二電路區塊220與第二晶片300的第四電路區塊320亦可以選擇性地配置硬線式切換器，來形成第二電路區塊220與第四電路區塊320之間不同之電源傳遞模式。以下將利用三個不同之實施例來分別說明晶片堆疊結構100b~100d。
圖4為本發明之一實施例之一種晶片堆疊結構的示意圖。在此必須說明的是，為了方便說明起見，圖4中省略繪示部分第一晶片200與第二晶片300的訊號路徑。請參考圖4，在本實施例中，晶片堆疊結構100b包括第一晶片200以及第二晶片300。第一晶片200包括第一電路區塊210、第二電路區塊220、訊號路徑230(請參考圖2A)、第一硬線式切換器240以及第二硬線式切換器250。第一電路區塊210具有第一電源端212以及第一訊號端214，並具有第一功能。第二電路區塊220具有第二訊號端222與電源端223，並具有第二功能。內部訊號路徑230b(請參考圖2A)連接於第一訊號端214與第二訊號端222之間。第一硬線式切換器240連接至第一電源端212。第二硬線式切換器250連接至外部訊號路徑230b。
第二晶片300與第一晶片200相互堆疊，且第二晶片300與第一晶片200具有相同的結構，其中第二晶片300包括第三電路區塊310、第四電路區塊320、訊號路徑(如圖2A之訊號路徑230)、第三硬線式切換器340以及第四硬線式切換器350。第三電路區塊310具有第三電源端312 以及第三訊號端314，並具有第一功能。第四電路區塊320具有第四訊號端322，並具有第二功能，但並不以此為限。內部訊號路徑(如圖2A之內部訊號路徑230a)連接於第三訊號端314與第四訊號端322之間。第三硬線式切換器340連接至第三電源端312並電性連接至第一硬線式切換器240。第四硬線式切換器350連接至第三訊號端314與第四訊號端322並電性連接至第二硬線式切換器250。在此必須說明的是，第一硬線式切換器240、第二硬線式切換器250、第三硬線式切換器340以及第四硬線式切換器350的結構以及其穿透矽通孔的詳細配置方式可以參考圖2C至圖2K，在此不再贅述。
若第一晶片200的第一電路區塊210為不良，第一晶片200的第二電路區塊220與第二晶片300的第三電路區塊310皆為良好，且電壓源V1(例如是接地電壓VSS)連接第二晶片300的第三焊墊630c及電壓源V2(例如是系統電壓VDD)連接第二晶片300的第四焊墊640c時，則可選擇如圖2J所示之穿透矽通孔的配置方式於第一晶片200的第一硬線式切換器240與第二晶片300的第三硬線式切換器340中，使第一硬線式切換器240與第三硬線式切換器340的操作皆於交叉模式。在此種穿透矽通孔的配置方式下，電壓源V1會依序經由第三焊墊630c、第三硬線式切換器340的第二穿透矽通孔520、第二焊墊620c、第二導電凸塊720、第四焊墊640a、第一硬線式切換器240的第一穿透矽通孔510以及第一焊墊610a而供應接地電壓 VSS至第一電路區塊210。電壓源V2依序經由第四焊墊640c、第三硬線式切換器340的第一穿透矽通孔510與第一焊墊610c而供應系統電壓VDD至第三電路區塊310。換言之，電壓源V2不供應系統電壓VDD至第一晶片200的第一電路區塊210，意即第一晶片200的第一電路區塊210失能。
此時，可選擇如圖2F所示之穿透矽通孔的配置方式於第一晶片200的第二硬線式切換器250中，而不配置穿透矽通孔於第四硬線式切換器350，在此種穿透矽通孔的配置方式下，第三訊號端314的訊號會依序經由第一焊墊610d、第三導電凸塊730、第三焊墊630b、第二硬線式切換器250的第一穿透矽通孔510以及第二焊墊620b而被傳遞至第一晶片200之第二電路區塊220的第二訊號端222。簡言之，第二硬線式切換器250與第四硬線式切換器350使第二晶片300的第三電路區塊310電性連接至外部訊號路徑230b，因此第三電路區塊310得以替代第一晶片200的第一電路區塊210提供第一功能。
同理，此時若第一晶片200的第二電路區塊220為良好，而第二晶片300的第四電路區塊320為良好或不良時，可選擇性地配置第五硬線式切換器260於第二電路區塊220與配置第六硬線式切換器360於第四電路區塊320。當電壓源V1’連接第二晶片300的第四焊墊640f及電壓源V2’連接第二晶片300的第三焊墊630f時，可選擇如圖2J所示之穿透矽通孔的配置方式於第五硬線式切換器260 中，選擇如圖2I所示之穿透矽通孔的配置方式於第六硬線式切換器360中。在此種穿透矽通孔的配置方式下，電壓源V1’會依序經由第四焊墊640f、第六硬線式切換器360的第二穿透矽通孔520、第二焊墊620f而供應接地電壓VSS至第四電路區塊320。電壓源V2’依序經由第三焊墊630f、第六硬線式切換器360的第一穿透矽通孔510、第一焊墊610f、第一導電凸塊710、第三焊墊630e、第五硬線式切換器260的第二穿透矽通孔520以及第二焊墊620e而供應系統電壓VDD至第一晶片200的第二電路區塊220。換言之，電壓源V2’不供應系統電壓VDD至第二晶片300的第四電路區塊320，意即第二晶片300的第四電路區塊320失能。
簡言之，由於第一晶片200的第一電路區塊210為不良，而第一晶片200的第二電路區塊220與第二晶片300的第三電路區塊310為良好，因此堆疊第一晶片200與第二晶片300且選擇性地配置穿透矽通孔於硬線式切換器中，使第二晶片300之第三電路區塊310透過硬線式切換器而取代第一晶片200之第一電路區塊210的功能，而形成一具有完整功能(包含第一功能、第二功能)之晶片堆疊結構100b。故，本實施例之晶片堆疊結構100b可於不改變導電凸塊及晶片表面線路的配置方式的情況下，達成變換訊號與電源傳遞路徑的目的，並可以隔絕訊號與電源傳遞至不良電路區塊中。
圖5為本發明之另一實施例之一種晶片堆疊結構的示 意圖。請參考圖5，在本實施例中，晶片堆疊結構100c包括第一晶片200、第二晶片300以及第三晶片800，其中第一晶片200的第一電路區塊210與第五電路區塊270為不良，第二晶片300的第三電路區塊310與第四電路區塊320為不良，第三晶片800的第八電路區塊820與第九電路區塊830為不良。第一電路區塊210、第三電路區塊310以及第七電路區塊810皆分別具有第一功能，第二電路區塊220、第四電路區塊320以及第八電路區塊820皆分別具有第二功能，第五電路區塊270、第六電路區塊370以及第九電路區塊870皆分別具有一第三功能。
晶片堆疊結構100c之第一晶片200的硬線式切換器240、250、260、280、290分別依序選擇如圖2I、圖2F、圖2J、圖2H與圖2J所示之穿透矽通孔的配置方式，第二晶片300的硬線式切換器340、350、360、390分別依序選擇如圖2J、圖2E、圖2I與圖2J所示之穿透矽通孔的配置方式，第三晶片800的硬線式切換器840、860、890分別依序選擇如圖2J、圖2I與圖2I所示之穿透矽通孔的配置方式，而第二晶片200的硬線式切換器380與第三晶片800的硬線式切換器850、880無穿透矽通孔。
在上述之穿透矽通孔的配置方式下，電壓源V1依序經由第三晶片800的第三焊墊630k、硬線式切換器840、硬線式切換器340、硬線式切換器240而供應接地電壓VSS至第一電路區塊210與第三電路區塊310，而電壓源V2依序經由第三晶片800的第四焊墊640k、硬線式切換器840 而供應系統電壓VDD至第七電路區塊810。電壓源V1’依序經由第三晶片800的第三焊墊630m、硬線式切換器860、硬線式切換器360而供應接地電壓VSS至第四電路區塊320以及第八電路區塊820，而電壓源V2’依序經由第三晶片800的第四焊墊640m、硬線式切換器860、硬線式切換器360、硬線式切換器260、第二焊墊610e而供應系統電壓VDD至第二電路區塊220。電壓源V1”依序經由第三晶片800的第三焊墊6300、硬線式切換器890、硬線式切換器390、硬線式切換器290、第一焊墊610h而供應接地電壓VSS至第五電路區塊270與第九電路區塊870，而電壓源V2”依序經由第三晶片800的第四焊墊640o、硬線式切換器890、硬線式切換器390而供應系統電壓VDD至第六電路區塊370。
換言之，電壓源V2不供應系統電壓VDD至第二晶片300的第三電路區塊310與第一晶片200的第一電路區塊210，意即第一電路區塊210與第三電路區塊310失能。電壓源V2’不供應系統電壓VDD至第二晶片300的第四電路區塊320與第三晶片800的第八電路區塊820，意即第四電路區塊320與第八電路區塊820失能。電壓源V2”不供應系統電壓VDD至第一晶片200的第五電路區塊270與第三晶片800的第九電路區塊870，意即第五電路區塊270與第九電路區塊870失能。
第七電路區塊810的輸出訊號依序經由硬線式切換器850、硬線式切換器350、硬線式切換器250、第二焊墊620b 而被傳遞至第一晶片200之第二電路區塊220的第二訊號端222。換言之，硬線式切換器850、硬線式切換器350、硬線式切換器250使第三晶片300的第七電路區塊810電性連接至第二電路區塊220，因此第七電路區塊810可以替代第一晶片200的第一電路區塊210提供第一功能給第二電路區塊220。第二電路區塊220的輸出訊號依序經由第一焊墊610g、硬線式切換器280、硬線式切換器380而被傳遞至第二晶片300之第六電路區塊370的訊號端370a，因此第二電路區塊220可以替代第二晶片300的第四電路區塊320提供第二功能給第六電路區塊370。簡言之，堆疊第一晶片200、第二晶片300以及第三晶片800所形成之晶片堆疊結構100b具有完整電路區塊之功能(包含第一功能、第二功能以及第三功能)。
綜上所述，本實施例之晶片的修補方法是利用具有相同功能之良好電路區塊的第二晶片取代第一晶片之不良電路區塊的功能，而形成一具有完整產品功能之晶片堆疊結構。換言之，可以使多個不良晶片合併為一良好產品，減少廢棄晶片(不良晶片)的數量。此外，晶片堆疊結構透過硬線式切換器之各種不同配置方式的穿透矽通孔而形成各種不同的訊號與電源傳遞模式，可於不改變導電凸塊及晶片表面線路的配置方式的情況下，達成變換訊號與電源傳遞路徑的目的，並可以隔絕訊號與電源傳遞至不良電路區塊中。
雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a~100c‧‧‧晶片堆疊結構
200‧‧‧第一晶片
200a‧‧‧第一晶片之第一表面
200b‧‧‧第一晶片之第二表面
210‧‧‧第一電路區塊
212‧‧‧第一電源端
214‧‧‧第一訊號端
215、224、370a‧‧‧訊號端
220‧‧‧第二電路區塊
222‧‧‧第二訊號端
223‧‧‧第二電源端
230、231‧‧‧訊號路徑
230a、231a‧‧‧內部訊號路徑
230b、231b、330b‧‧‧外部訊號路徑
240‧‧‧第一硬線式切換器
241‧‧‧硬線式切換器
242、342‧‧‧第一組轉接墊
242a、252a、342a、352a‧‧‧第一轉接墊
242b、252b、342b、352b‧‧‧第二轉接墊
242c、252c、342c、352c‧‧‧第三轉接墊
242d、252d、342d、352d‧‧‧第四轉接墊
244、344‧‧‧第二組轉接墊
244a、254a、344a、354a‧‧‧第五轉接墊
244b、254b、344b、354b‧‧‧第六轉接墊
244c、254c、344c、354c‧‧‧第七轉接墊
244d、254d、344d、354d‧‧‧第八轉接墊
246a‧‧‧第一導線
246b‧‧‧第二導線
246c‧‧‧第三導線
246d‧‧‧第四導線
250‧‧‧第二硬線式切換器
252、352‧‧‧第三組轉換墊
254、354‧‧‧第四組轉換墊
260‧‧‧第五硬線式切換器
270‧‧‧第五電路區塊
300‧‧‧第二晶片
300a‧‧‧第二晶片之第一表面
300b‧‧‧第二晶片之第二表面
310‧‧‧第三電路區塊
312‧‧‧第三電源端
314‧‧‧第三訊號端
320‧‧‧第四電路區塊
322‧‧‧第四訊號端
340‧‧‧第三硬線式切換器
350‧‧‧第四硬線式切換器
360‧‧‧第六硬線式切換器
370‧‧‧第六電路區塊
400‧‧‧隔離電路
510‧‧‧第一穿透矽通孔
520‧‧‧第二穿透矽通孔
610a~610d‧‧‧第一焊墊
620a~620d‧‧‧第二焊墊
630a~630d‧‧‧第三焊墊
640a~640d‧‧‧第四焊墊
710‧‧‧第一導電凸塊
720‧‧‧第二導電凸塊
730‧‧‧第三導電凸塊
740‧‧‧第四導電凸塊
800‧‧‧第三晶片
810‧‧‧第七電路區塊
820‧‧‧第八電路區塊
830‧‧‧第九電路區塊
S101~S106‧‧‧步驟
I/O1、I/O2‧‧‧外部輸出入接腳
INT1、INT2‧‧‧內部信號
M1~M10、P2~P11、N4~N5、T1~T5‧‧‧電晶體
R1、R2‧‧‧電阻
V1、V2、V1’、V2’、V1”、V2”‧‧‧電壓源
VDD‧‧‧系統電壓
VSS‧‧‧接地電壓
N1~N3‧‧‧訊號點
S1~S6、PU、DA、DB、PD、PG、PD‧‧‧訊號線
S1’、S2’、DA~DE、EN‧‧‧訊號
C1、C2‧‧‧區塊
S101~S106‧‧‧步驟
圖1為本發明之一實施例之一種晶片的修補方法的流程圖。
圖2A繪示為本發明之一實施例之一種第一晶片的示意圖。
圖2B繪示為本發明之一實施例一種第一晶片與第二晶片相互堆疊的示意圖。
圖2C為圖2B之第一晶片之硬線式切換器的示意圖。
圖2D為圖2C之第一晶片之硬線式切換器的局部放大立體圖。
圖2E至圖2K為多個實施例之硬線式切換器的局部放大立體圖。
圖2L為圖2B之一種第一硬線式切換器與第三硬線式切換器的示意圖。
圖2M為圖2B之一種第二硬線式切換器與第四硬線式切換器的示意圖。
圖3A至圖3D為多個實施例之隔離電路的示意圖。
圖4為本發明之一實施例之一種晶片堆疊結構的示意圖。
圖5為本發明之另一實施例之一種晶片堆疊結構的示 意圖。
100a‧‧‧晶片堆疊結構
200‧‧‧第一晶片
200a‧‧‧第一晶片之第一表面
200b‧‧‧第一晶片之第二表面
210‧‧‧第一電路區塊
212‧‧‧第一電源端
214‧‧‧第一訊號端
220‧‧‧第二電路區塊
222‧‧‧第二訊號端
230b、330b‧‧‧外部訊號路徑
240‧‧‧第一硬線式切換器
250‧‧‧第二硬線式切換器
300‧‧‧第二晶片
300a‧‧‧第二晶片之第一表面
300b‧‧‧第二晶片之第二表面
310‧‧‧第三電路區塊
312‧‧‧第三電源端
314‧‧‧第三訊號端
320‧‧‧第四電路區塊
322‧‧‧第四訊號端
340‧‧‧第三硬線式切換器
350‧‧‧第四硬線式切換器
610a~610d‧‧‧第一焊墊
620a~620d‧‧‧第二焊墊
630a~630d‧‧‧第三焊墊
640a~640d‧‧‧第四焊墊
710‧‧‧第一導電凸塊
720‧‧‧第二導電凸塊
730‧‧‧第三導電凸塊
740‧‧‧第四導電凸塊
V1、V2‧‧‧電壓源

Claims (17)

  1. 一種晶片的修補方法，包括：提供一第一晶片，其中該第一晶片包括具有一第一功能的一第一電路區塊、具有一第二功能的一第二電路區塊以及一電性連接至該第一電路區塊與該第二電路區塊的訊號路徑，其中該第一電路區塊具有一第一電源端與一第一訊號端，該第二電路區塊具有一第二訊號端，該訊號路徑連接該第一訊號端與該第二訊號端；驗證該第一晶片之功能，以獲得一第一驗證結果；提供一第二晶片，其中該第二晶片包括一具有該第一功能的第三電路區塊，且該第三電路區塊具有一第三電源端與一第三訊號端；驗證該第二晶片之功能，以獲得一第二驗證結果；若該第一驗證結果顯示該第一晶片之該第一電路區塊為不良，則使該第一電路區塊失能；若該第一驗證結果顯示該第一晶片之該第二電路區塊為良好，且該第二驗證結果顯示該第二晶片之該第三電路區塊為良好，則使該第三電路區塊電性連接至該訊號路徑以替代該第一電路區塊提供該第一功能；堆疊該第一晶片與該第二晶片；對應地設置該第一晶片的一第一硬線式切換器與該第二晶片的一第三硬線式切換器，其中該第一硬線式切換器連接該第一電源端，該第三硬線式切換器連接至該第三電源端且電性連接至該第一硬線式切換器，而使一電源焊 墊連接至該第二晶片的該第三電源端而不連接至該第一晶片的該第一電源端；以及對應地設置該第一晶片的一第二硬線式切換器與該第二晶片的一第四硬線式切換器，其中該第二硬線式切換器連接該訊號路徑，該第四硬線式切換器連接至該第三訊號端且電性連接至該第二硬線式切換器，而使該第二晶片的該第三電路區塊電性連接至該訊號路徑以替代該第一晶片的該第一電路區塊。
  2. 如申請專利範圍第1項所述之晶片的修補方法，更包括：配置一隔離電路於該第一訊號端與該第二訊號端之間，用以選擇性地將該第一訊號端的訊號隔離於該訊號路徑。
  3. 如申請專利範圍第1項所述之晶片的修補方法，其中該第一硬線式切換器與該第二硬線式切換器均包括配置於該第一晶片之第一表面的一第一組轉接墊與配置於該第一晶片之第二表面的一第二組轉接墊，該第三硬線式切換器與該第四硬線切換器均包括配置於該第二晶片之第一表面的一第三組轉接墊與配置於該第二晶片之第二表面的一第四組轉接墊，而前述堆疊該第一晶片與該第二晶片的方式包括：將該第一硬線式切換器的該第二組轉接墊與該第三硬線式切換器的該第三組轉接墊電性連接；以及將該第二硬線式切換器的該第二組轉接墊與對應的 該第四硬線式切換器的該第三組轉接墊電性連接。
  4. 如申請專利範圍第3項所述之晶片的修補方法，其中該第一組轉接墊包括一第一轉接墊、一第二轉接墊、一第三轉接墊以及一第四轉接墊，該第二組轉接墊包括一第五轉接墊、一第六轉接墊、一第七轉接墊以及一第八轉接墊，該第二轉接墊與該第一轉接墊電性連接，該第四轉接墊與該第三轉接墊電性連接，該第五轉接墊與該第八轉接墊電性連接，該第六轉接墊與該第七轉接墊電性連接，該第一轉接墊與該第五轉接墊在該第一晶片的垂直方向部分或全部重疊，該第二轉接墊與該第六轉接墊在該第一晶片的垂直方向部分或全部重疊，該第三轉接墊與該第七轉接墊在該第一晶片的垂直方向部分或全部重疊，該第四轉接墊與該第八轉接墊在該第一晶片的垂直方向部分或全部重疊。
  5. 如申請專利範圍第4項所述之晶片的修補方法，更包括：依據該第一驗證結果，決定是否將一第一穿透矽通孔選擇性地配置於該第一轉接墊與該第五轉接墊之間，或配置於該第二轉接墊與該第六轉接墊之間，或配置於該第三轉接墊與該第七轉接墊之間，或配置於該第四轉接墊與該第八轉接墊之間。
  6. 如申請專利範圍第5項所述之晶片的修補方法，更包括：依據該第一驗證結果，決定是否將一第二穿透矽通孔 選擇性地配置於該第一轉接墊與該第五轉接墊之間，或配置於該第二轉接墊與該第六轉接墊之間，或配置於該第三轉接墊與該第七轉接墊之間，或配置於該第四轉接墊與該第八轉接墊之間。
  7. 如申請專利範圍第4項所述之晶片的修補方法，更包括：配置一第一焊墊於該第一晶片的該第一表面上，其中該第一焊墊電性連接至該第一轉接墊；配置一第二焊墊與該第一晶片的該第一表面上，其中該第二焊墊電性連接至該第三轉接墊；配置一第三焊墊於該第一晶片的該第二表面上，其中該第三焊墊電性連接至該第五轉接墊；配置一第四焊墊於該第一晶片的該第二表面上，其中該第四焊墊電性連接至該第七轉接墊；配置一第五焊墊於該第二晶片上且位於該第三焊墊的相對位置處；以及配置一第六焊墊於該第二晶片上且位於該第四焊墊之相對位置處，其中堆疊該第一晶片與該第二晶片時，該第五焊墊電性連接至該第三焊墊，且該第六焊墊電性連接至該第四焊墊。
  8. 如申請專利範圍第7項所述之晶片的修補方法，更包括：配置一第一導電凸塊於該第三焊墊與該第五焊墊之間；以及 配置一第二導電凸塊於該第四焊墊與該第六焊墊之間，其中堆疊該第一晶片與該第二晶片時，該第五焊墊經由該第一導電凸塊電性連接至該第三焊墊，該第六焊墊經由該第二導電凸塊電性連接至該第四焊墊。
  9. 一種晶片堆疊結構，包括：一第一晶片，包括：一第一電路區塊，具有一第一電源端以及一第一訊號端，並具有一第一功能；一第二電路區塊，具有一第二訊號端，並具有一第二功能；一訊號路徑，連接於該第一訊號端與該第二訊號端之間；一第一硬線式切換器，連接至該第一電源端；以及一第二硬線式切換器，連接至該訊號路徑；以及一第二晶片，其與該第一晶片相互堆疊，其中該第二晶片包括：一第三電路區塊，具有一第三電源端以及一第三訊號端，並具有該第一功能；一第三硬線式切換器，連接至該第三電源端，以及電性連接至該第一硬線式切換器；以及一第四硬線式切換器，連接至該第三訊號端，以及電性連接至該第二硬線式切換器；其中若該第一電路區塊為不良，該第二電路區塊與該 第三電路區塊為良好，則對應地設置該第一硬線式切換器與該第三硬線式切換器而使一電源焊墊連接至該第三電源端且不連接至該第一電源端，以及對應地設置該第二硬線式切換器與該第四硬線式切換器而使該第三電源端電性連接至該訊號路徑以使該第三電路區塊替代該第一電路區塊提供該第一功能。
  10. 如申請專利範圍第9項所述之晶片堆疊結構，其中該第一硬線式切換器與該第二硬線式切換器均包括配置於該第一晶片的第一表面的一第一組轉接墊與配置於該第一晶片的第二表面的一第二組轉接墊，該第三硬線式切換器與該第四硬線式切換器均包括配置於該第二晶片的第一表面的一第三組轉接墊與配置於該第二晶片的第二表面的一第四組轉接墊，該第一硬線式切換器的該第二組轉接墊與對應的該第三硬線式切換器的該第三組轉接墊電性連接，而該第二硬線式切換器的該第二組轉接墊與對應的該第四硬線式切換器的該第三組轉接墊電性連接。
  11. 如申請專利範圍第10項所述之晶片堆疊結構，其中該第一組轉接墊包括一第一轉接墊、一第二轉接墊、一第三轉接墊以及一第四轉接墊，該第二組轉接墊包括一第五轉接墊、一第六轉接墊、一第七轉接墊以及一第八轉接墊，該第二轉接墊與該第一轉接墊電性連接，該第四轉接墊與該第三轉接墊電性連接，該第五轉接墊與該第八轉接墊電性連接，該第六轉接墊與該第七轉接墊電性連接，該第一轉接墊與該第五轉接墊在該第一晶片的垂直方向部分 或全部重疊，該第二轉接墊與該第六轉接墊在該第一晶片的垂直方向部分或全部重疊，該第三轉接墊與該第七轉接墊在該第一晶片的垂直方向部分或全部重疊，該第四轉接墊與該第八轉接墊在該第一晶片的垂直方向部分或全部重疊。
  12. 如申請專利範圍第11項所述之晶片堆疊結構，其中該第一硬線式切換器、該第二硬線式切換器、該第三硬線式切換器或該第四硬線式切換器更包括一第一穿透矽通孔，選擇性地配置於該第一轉接墊與該第五轉接墊之間，或配置於該第二轉接墊與該第六轉接墊之間，或配置於該第三轉接墊與該第七轉接墊之間，或配置於該第四轉接墊與該第八轉接墊之間。
  13. 如申請專利範圍第12項所述之晶片堆疊結構，該第一硬線式切換器、該第二硬線式切換器、該第三硬線式切換器或該第四硬線式切換器更包括一第二穿透矽通孔，選擇性地配置於該第一轉接墊與該第五轉接墊之間，或配置於該第二轉接墊與該第六轉接墊之間，或配置於該第三轉接墊與該第七轉接墊之間，或配置於該第四轉接墊與該第八轉接墊之間。
  14. 如申請專利範圍第11項所述之晶片堆疊結構，更包括：一第一焊墊，配置於該第一晶片的該第一表面上且電性連接至該第一轉接墊；一第二焊墊，配置於該第一晶片的該第一表面上且電 性連接至該第三轉接墊；一第三焊墊，配置於該第一晶片的該第二表面上且電性連接至該第五轉接墊；以及一第四焊墊，配置於該第一晶片的該第二表面上且電性連接至該第七轉接墊。
  15. 如申請專利範圍第14項所述之晶片堆疊結構，更包括：一第五焊墊，配置於該第二晶片上且位於該第三焊墊的相對位置處，並且該第五焊墊電性連接至該第三焊墊；以及一第六焊墊，配置於該第二晶片上且位於該第四焊墊之相對位置處，並且該第六焊墊電性連接至該第四焊墊。
  16. 如申請專利範圍第15項所述晶片堆疊結構，更包括一第一導電凸塊與一第二導電凸塊，其中該第一導電凸塊配置於該第三焊墊與該第五焊墊之間，該第二導電凸塊配置於該第四焊墊與該第六焊墊之間，且該第五焊墊經由該第一導電凸塊電性連接至該第三焊墊，該第六焊墊經由該第二導電凸塊電性連接至該第四焊墊。
  17. 如申請專利範圍第9項所述之晶片堆疊結構，更包括一隔離電路，配置於該第一訊號端與該第二訊號端之間，用以選擇性地將該第一訊號端的訊號隔離於該訊號路徑。
TW098117346A 2009-05-25 2009-05-25 晶片的修補方法與晶片堆疊結構 TWI385401B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098117346A TWI385401B (zh) 2009-05-25 2009-05-25 晶片的修補方法與晶片堆疊結構
US12/536,499 US8193006B2 (en) 2009-05-25 2009-08-06 Method of chip repair by stacking a plurality of bad dies
US13/444,857 US8344520B2 (en) 2009-05-25 2012-04-12 Stacked structure of chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098117346A TWI385401B (zh) 2009-05-25 2009-05-25 晶片的修補方法與晶片堆疊結構

Publications (2)

Publication Number Publication Date
TW201042272A TW201042272A (en) 2010-12-01
TWI385401B true TWI385401B (zh) 2013-02-11

Family

ID=43124052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098117346A TWI385401B (zh) 2009-05-25 2009-05-25 晶片的修補方法與晶片堆疊結構

Country Status (2)

Country Link
US (2) US8193006B2 (zh)
TW (1) TWI385401B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201225246A (en) * 2010-12-06 2012-06-16 Ind Tech Res Inst Multi-chip stack structure
KR20130025985A (ko) * 2011-01-31 2013-03-13 에스케이하이닉스 주식회사 반도체 장치
US8895360B2 (en) * 2012-07-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor device and wafer level method of fabricating the same
JP5802631B2 (ja) * 2012-09-06 2015-10-28 株式会社東芝 半導体装置
TWI496256B (zh) * 2012-12-28 2015-08-11 Ind Tech Res Inst 半導體裝置的矽穿孔雙向修補電路
US8890607B2 (en) 2013-03-15 2014-11-18 IPEnval Consultant Inc. Stacked chip system
US9612988B2 (en) * 2013-07-23 2017-04-04 International Business Machines Corporation Donor cores to improve integrated circuit yield
KR20160115483A (ko) 2015-03-27 2016-10-06 에스케이하이닉스 주식회사 반도체 장치
JP6528592B2 (ja) * 2015-08-17 2019-06-12 富士通株式会社 半導体装置
KR101748952B1 (ko) 2015-09-23 2017-06-20 한양대학교 에리카산학협력단 리페어 가능한 관통 전극을 갖는 반도체 장치
US20210311638A1 (en) * 2020-04-07 2021-10-07 Micron Technology, Inc. Apparatuses and methods for die replacement in stacked memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
TW409330B (en) * 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
TW200950047A (en) * 2008-05-19 2009-12-01 United Microelectronics Corp Chip structure and method of reworking chip

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5907249A (en) * 1997-02-19 1999-05-25 S3 Incorporated Voltage tolerant input/output buffer
US5914627A (en) * 1997-10-09 1999-06-22 Exar Corporation Isolation circuit for I/O terminal
US6704826B1 (en) * 2000-09-21 2004-03-09 Hewlett-Packard Development Company, L.P. Digital signal isolation
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US6670829B1 (en) * 2002-07-19 2003-12-30 Pericom Semiconductor Corp. Isolating circuit for P/N transmission gate during hot-plug insertion
US8679861B2 (en) * 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
US20090283916A1 (en) * 2008-05-13 2009-11-19 United Microelectronics Corp. Chip structure and method of reworking chip
US7835207B2 (en) * 2008-10-07 2010-11-16 Micron Technology, Inc. Stacked device remapping and repair

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
TW409330B (en) * 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
TW200950047A (en) * 2008-05-19 2009-12-01 United Microelectronics Corp Chip structure and method of reworking chip

Also Published As

Publication number Publication date
US20120193815A1 (en) 2012-08-02
US8344520B2 (en) 2013-01-01
US20100295189A1 (en) 2010-11-25
TW201042272A (en) 2010-12-01
US8193006B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
TWI385401B (zh) 晶片的修補方法與晶片堆疊結構
US6917219B2 (en) Multi-chip programmable logic device having configurable logic circuitry and configuration data storage on different dice
US8993385B1 (en) Method to construct a 3D semiconductor device
US8866303B2 (en) Semiconductor device with configurable through-silicon vias
KR100895073B1 (ko) 메모리 평면 및 메모리 장치
US9577642B2 (en) Method to form a 3D semiconductor device
US8373439B2 (en) 3D semiconductor device
WO2005006556A2 (en) Integrated circuit with interface tile for coupling to a stacked -die second integrated circuit
US8258810B2 (en) 3D semiconductor device
JP4187022B2 (ja) 半導体装置、半導体集積回路およびバンプ抵抗測定方法
US8362800B2 (en) 3D semiconductor device including field repairable logics
US20120193621A1 (en) 3d semiconductor device
TW201301474A (zh) 半導體裝置與堆疊式半導體裝置
US7904770B2 (en) Testing circuit split between tiers of through silicon stacking chips
US8427200B2 (en) 3D semiconductor device
JP4299760B2 (ja) 半導体装置のテスト方法
Chou et al. Yield enhancement by bad-die recycling and stacking with though-silicon vias
CN101924040B (zh) 芯片的修补方法与芯片堆栈结构
JP2002270759A (ja) 半導体チップ及びマルチチップモジュール
JP2011100898A (ja) 半導体デバイス
JP3963636B2 (ja) 半導体集積回路装置
JP2005228932A (ja) 半導体装置
TWI445311B (zh) 可再規劃之積體電路
US20030141588A1 (en) Semiconductor device
US9281262B2 (en) Semiconductor device including a structure for screening connectivity of a TSV