JP2002314053A - チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 - Google Patents

チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Info

Publication number
JP2002314053A
JP2002314053A JP2001120570A JP2001120570A JP2002314053A JP 2002314053 A JP2002314053 A JP 2002314053A JP 2001120570 A JP2001120570 A JP 2001120570A JP 2001120570 A JP2001120570 A JP 2001120570A JP 2002314053 A JP2002314053 A JP 2002314053A
Authority
JP
Japan
Prior art keywords
substrate
resin
chip
transferring
holding member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001120570A
Other languages
English (en)
Inventor
Toyoji Ohata
豊治 大畑
Yoshiyuki Yanagisawa
喜行 柳澤
Toshiaki Iwabuchi
寿章 岩渕
Kunihiko Hayashi
邦彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001120570A priority Critical patent/JP2002314053A/ja
Publication of JP2002314053A publication Critical patent/JP2002314053A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 基板を密着させる必要のない新規な素子の転
写方法を提供する。 【解決手段】 第1の基板と第2の基板を離間して配置
し、第1の基板の裏面側からレーザを照射し、レーザア
ブレーションによりチップ部品を飛ばして第2の基板上
に転写する。このとき、チップ部品の第1の基板側の面
に凹部を形成し、飛ぶ時の方向や向きを制御するように
すれば、供給基板と実装基板とで部品ピッチや部品の方
向を変えることができる。また、この転写方法を応用し
て、素子を拡大転写する。さらには、画像表示装置を製
造する。第1の基板と第2の基板とが離間した状態で転
写を行えば、基板を密着させることにより発生する問題
点が解消される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ部品の転写
方法に関するものであり、さらには、この転写方法を応
用して微細加工された素子をより広い領域に転写する素
子の配列方法および画像表示装置の製造方法に関する。
【0002】
【従来の技術】発光素子をマトリクス状に配列して画像
表示装置に組み上げる場合には、従来、液晶表示装置
(LCD:Liquid Crystal Display)やプラズマディス
プレイパネル(PDP:Plasma Display Panel)のよう
に基板上に直接素子を形成するか、あるいは発光ダイオ
ードディスプレイ(LEDディスプレイ)のように単体
のLEDパッケージを配列することが行われている。例
えば、LCD、PDPの如き画像表示装置においては、
素子分離ができないために、製造プロセスの当初から各
素子はその画像表示装置の画素ピッチだけ間隔を空けて
形成することが通常行われている。
【0003】一方、LEDディスプレイの場合には、L
EDチップをダイシング後に取り出し、個別にワイヤー
ボンドもしくはフリップチップによるバンプ接続により
外部電極に接続し、パッケージ化されることが行われて
いる。この場合、パッケージ化の前もしくは後に画像表
示装置としての画素ピッチに配列されるが、この画素ピ
ッチは素子形成時の素子のピッチとは無関係とされる。
【0004】発光素子であるLED(発光ダイオード)
は高価である為、1枚のウエハから数多くのLEDチッ
プを製造することによりLEDを用いた画像表示装置を
低コストにできる。すなわち、LEDチップの大きさを
従来約300μm角のものを数十μm角のLEDチップ
にして、それを接続して画像表示装置を製造すれば画像
表示装置の価格を下げることができる。
【0005】そこで各素子を集積度高く形成し、各素子
を広い領域に転写などによって離間させながら移動さ
せ、画像表示装置などの比較的大きな表示装置を構成す
る技術が有り、例えば米国特許第5438241号に記載され
る薄膜転写法や、特開平11-142878号に記載さ
れる表示用トランジスタアレイパネルの形成方法などの
技術が知られている。米国特許第5438241号では基板上
に密に形成した素子が粗に配置し直される転写方法が開
示されており、接着剤付きの伸縮性基板に素子を転写し
た後、各素子の間隔と位置をモニターしながら伸縮性基
板がX方向とY方向に伸張される。そして伸張された基
板上の各素子が所要のディスプレイパネル上に転写され
る。また、特開平11-142878号に記載される技
術では、第1の基板上の液晶表示部を構成する薄膜トラ
ンジスタが第2の基板上に全体転写され、次にその第2
の基板から選択的に画素ピッチに対応する第3の基板に
転写する技術が開示されている。
【0006】
【発明が解決しようとする課題】上述のような転写技術
により画像表示装置を製造する場合、転写対象となる素
子のみが選択的に、且つ確実に転写される必要がある。
また、効率的な転写、精度の良い転写も要求される。従
来、例えばマイクロチップ部品を供給基板から接着剤が
塗布された実装基板に転写実装する方法としては、直接
供給基板と実装基板とを貼り付け、供給基板の裏面側か
ら選択的にレーザを照射して供給基板側の保持力を無く
し、実装基板側に転写する方法がある。
【0007】しかしながら、この方法では、チップ部品
のサイズが小さいと均一な力で実装基板に押し付けるこ
とが難しく、供給基板側の保持力を無くしたときに、一
部のチップ部品が動いてしまったり、貼り付けが不完全
になるなどの問題が生ずる。また、基本的に、供給基板
と実装基板とを精度良く貼り合せる必要があり、アライ
メントの問題も生ずる。さらには、供給基板と実装基板
を一度貼り合せるということは余分なところにまで接着
剤が付着してしまう可能性が高く、逆に、供給基板と実
装基板を貼り合せる力が強すぎると剥離がうまくいかな
い場合があるなどの不都合が生ずる。また、特に供給基
板と実装基板とで部品ピッチが相違する場合、位置をず
らしながら転写する必要が生じ、きわめて煩雑である。
【0008】本発明は、かかる従来の実情に鑑みて提案
されたものであり、供給基板と実装基板とを密着させる
必要のない全く新規なチップ部品の転写方法を提供する
ことを目的とし、さらには、チップ部品の配列方法、画
像表示装置の製造方法を提供することを目的とする。ま
た、本発明は、供給基板と実装基板とで部品ピッチが相
違する場合にも、簡単に転写を実現することが可能なチ
ップ部品の転写方法、素子の配列方法、画像表示装置の
製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明のチップ部品の転写方法は、第1の基板上
に配列されたチップ部品を第2の基板上に転写するチッ
プ部品の転写方法において、上記第1の基板と第2の基
板を離間して配置し、上記第1の基板の裏面側からレー
ザを照射し、チップ部品を飛ばして第2の基板上に転写
することを特徴とするものである。
【0010】上記のように、本発明の転写方法において
は、供給基板(第1の基板)と実装基板(第2の基板)
とが離間した状態で転写が行われる。したがって、これ
ら基板を密着させることによる問題点、例えば押し付け
力の不均一さによる問題やアライメントの問題などがい
ずれも解消される。当然、余分なところに接着剤が付着
したり、剥離がうまくいかないなどの問題が生ずること
もない。また、チップ部品の第1の基板側の面に凹部を
形成し、飛ぶ時の方向や向きを制御するようにすれば、
供給基板と実装基板とで部品ピッチや部品の方向が相違
する場合にも極めて簡便に対応可能である。
【0011】一方、本発明の素子の配列方法は、第一基
板上に配列された複数の素子を第二基板上に再配列する
素子の配列方法において、前記第一基板上に保持された
前記素子を樹脂で固めた後、前記樹脂をダイシングによ
り素子毎に分離して樹脂形成チップとする工程と、前記
第一基板上で前記素子が配列された状態よりは離間した
状態となるように前記樹脂形成チップを転写して第二基
板に該樹脂形成チップを保持させる転写工程とを有し、
上記転写工程では、上記第一基板と第二基板を離間して
配置し、上記第一基板の裏面側からレーザを照射し、樹
脂形成チップを飛ばして第二基板上に転写することを特
徴とするものである。上記方法においては、上記各転写
方法の利点をそのままに、素子の転写が効率的且つ確実
に行われるので、素子間の距離を大きくする拡大転写を
円滑に実施することができる。
【0012】さらに、本発明の画像表示装置の製造方法
は、発光素子をマトリクス状に配置した画像表示装置の
製造方法において、前記第一基板上に保持された前記発
光素子を樹脂で固めた後、前記樹脂をダイシングにより
発光素子毎に分離して樹脂形成チップとする工程と、前
記第一基板上で前記発光素子が配列された状態よりは離
間した状態となるように前記樹脂形成チップを転写して
第二基板に該樹脂形成チップを保持させる転写工程とを
有し、上記転写工程では、上記第一基板と第二基板を離
間して配置し、上記第一基板の裏面側からレーザを照射
し、樹脂形成チップを飛ばして第二基板上に転写するこ
とを特徴とするものである。
【0013】上記画像表示装置の製造方法によれば、上
記転写方法、配列方法によって発光素子がマトリクス状
に配置され、画像表示部分が構成される。したがって、
密な状態すなわち集積度を高くして微細加工を施して作
成された発光素子を、効率よく離間して再配置すること
ができ、生産性が大幅に改善される。
【0014】
【発明の実施の形態】以下、本発明を適用したチップ部
品の転写方法、配列方法、及び画像表示装置の製造方法
について、図面を参照しながら詳細に説明する。先ず、
基本となる素子の転写方法について説明する。
【0015】本発明において転写対象となるのは、マイ
クロチップ部品など、各種チップ部品である。例えば、
絶縁性物質、例えば樹脂に素子が埋め込まれた樹脂形成
チップなどにも適用可能である。図1は、基本的な転写
工程を示すものであるが、ここで、転写に際して供給基
板(第1の基板)1と実装基板(第2の基板)2とを離
間して配置し、チップ部品3を飛ばして転写することが
大きな特徴である。
【0016】供給基板1上には、接着剤層4が塗布形成
されており、その上にチップ部品3が配列されている。
チップ部品3は、各種マイクロチップ部品など、任意の
ものを用いることができ、絶縁性物質、例えば樹脂など
の中に素子を埋め込んでなる樹脂形成チップも使用可能
である。ここで、埋め込まれる素子としては、任意の素
子に適用することができ、例示するならば、発光素子、
液晶制御素子、光電変換素子、圧電素子、薄膜トランジ
スタ素子、薄膜ダイオード素子、抵抗素子、スイッチン
グ素子、微小磁気素子、微小光学素子などを挙げること
ができる。一方、実装基板2上にも接着剤層5が塗布形
成されており、この上にチップ部品3が転写されたとき
に、これを固定する役割を果たす。
【0017】転写に際しては、供給基板1と実装基板2
とを密着させるのではなく、図1(a)にも示したよう
に、所定の距離dをもって離間して対向配置する。な
お、このとき当然のことながら、上記供給基板1のチッ
プ部品3と実装基板2の接着剤層5とが向かい合うよう
にこれら基板を対向させる。次いで、この状態で供給基
板1の裏面側から転写対象となるチップ部品3にレーザ
光を照射する。すると、チップ部品3と接着剤層4の界
面で、いわゆるレーザアブレーションが起こり、供給基
板1側の粘着力が無くなって樹脂形成チップ3は接着剤
層4との界面で剥離されるとともに、レーザアブレーシ
ョンで発生するガスにより実装基板2側に向かって飛び
出す。
【0018】レーザアブレーションは、レーザ光を吸収
した物質の急激な体積増加を利用して剥離する方法であ
る。一般に、高分子物質は紫外光の吸収効率が高く、紫
外線レーザを照射することで効率的にアブレーションを
起こすことが知られている。絶縁性物質として用いられ
る樹脂もレーザアブレーションが可能である。このと
き、樹脂が分解してガス化し、チップ部品3が接着剤層
4から分離されるとともに、ガスの圧力によって実装基
板2側へと飛ばされる。実装基板2上に到達したチップ
部品3は、図1(b)に示すように接着剤層5によって
固定され、転写が完了する。
【0019】上記の転写方法によれば、供給基板と実装
基板とを貼り合せる必要がなく、樹脂形成チップ3が不
用意に動いて位置ずれが生じたり、貼り付けの際のアラ
イメントの問題などが生ずることはなく、簡単に精度良
く供給基板1から実装基板2へとチップ部品3を転写す
ることが可能である。また、上記の転写方法では、供給
基板1と実装基板2とが直接接することがないので、接
着剤が余分なところ、例えば供給基板1上の転写対象で
はないチップ部品3上などに付着したり、剥離がうまく
いかなかったりという問題が生ずることもない。さら
に、密着させる必要がないことから、実装基板2側の接
着剤層5の平坦度が多少悪くても、良好な転写を実現す
ることが可能である。
【0020】ただし、チップ部品3の表面が平坦である
と、当該チップ部品3が供給基板1から飛散したとき
に、その方向に均一性がなく、これをコントロールする
ことは難しいので、実装基板2の所望の位置にマウント
することが難しい。そこで、チップ部品3の供給基板1
側の面、すなわちレーザ光の照射側の面を予め加工して
おき、発生したガスの圧力が加わる方向を規制し、チッ
プ部品3の飛散方向を制御することが好ましい。
【0021】例えば、図2に示すように、チップ部品3
の供給基板1側表面に、斜めに傾斜する凹部3aを形成
しておけば、この凹部3a内で発生するガスによる圧力
は、凹部3aの傾斜方向(図中、矢印方向)となり、チ
ップ部品3を斜めに飛ばすことが可能である。同様に、
図3に示すように、チップ部品3の供給基板1側表面を
傾斜面3cを有するように斜めに削り、断面直角三角形
状の凹部3bとしても、この傾斜面3cに沿って発生す
るガスの圧力が加わり、やはりチップ部品3を斜めに飛
ばすことができる。
【0022】上記チップ部品3の凹部3a,3bは、チ
ップ部品3作成後に簡単に形成することができる。例え
ば、凹部3aは異方性エッチングなどの手法により、ま
た凹部3bはプレスなどの手法により形成することがで
きる。特に、樹脂により固められた樹脂形成チップを用
いた場合、上記加工は簡単である。また、樹脂形成チッ
プの場合、例えば樹脂形成チップ作成後の凹部の形成が
困難な場合には、樹脂形成チップ形成時に同時に形成す
ることも可能である。具体的には、供給基板1の表面に
上記凹部3a,3bの反転パターンとなる凸部を形成し
ておき、この上に樹脂層を形成して素子を転写すればよ
い。
【0023】図4は、上記凹部3aや凹部3bを形成し
たチップ部品3の転写の様子を示すものである。凹部3
aや凹部3bを形成することにより、供給基板1上のチ
ップ部品3を斜めに飛ばすことができ、供給基板1上で
のチップ部品3の配列間隔w よりも狭い配列間隔w
で実装基板2上に配列することができる。チップ部品3
の飛ばし方によっては、逆に、実装基板2上での配列間
隔を供給基板1上での配列間隔よりも広げることも可能
である。
【0024】なお、上記の例においては、チップ部品3
の表面に形成する凹部の形状を傾斜面を有する斜めの溝
とし、チップ部品3が供給基板1から斜めに飛ぶように
したが、図5に示すように、螺旋状の溝3dとし、チッ
プ部品3の向きが変わるようにすることも可能である。
上記螺旋状の溝3dは、対称な2つの扇形の溝からな
り、各溝は図中矢印方向で次第に深さが深くなるような
溝である。かかる溝3d内にレーザアブレーションによ
るガス圧が加わると、回転方向の力が加わり、チップ部
品3の向きが変わる。
【0025】上述のように、チップ部品3の供給基板1
側の表面に凹部を形成しておくことにより、剥離後のチ
ップ部品3の飛散方向をコントロールすることが可能で
あり、供給基板1と実装基板2を離間させて転写を行っ
ても、十分に転写位置精度を確保することが可能とな
る。また、上記凹部の形状などを変更することにより、
供給基板1から剥離後のチップ部品3の飛散方向、向き
を変更することができ、マウントの自由度を増すことが
できる。さらには、上記凹部によってガスの飛散も抑え
ることができ、ガスが周囲に再付着することを抑制する
ことができる。
【0026】上記転写方法は、二段階拡大転写法による
素子の配列方法及び画像表示装置の製造方法に応用する
ことができる。以下、この二段階拡大転写法による素子
の配列方法及び画像表示装置の製造方法について説明す
る。
【0027】本例の素子の配列方法および画像表示装置
の製造方法は、高集積度をもって第一基板上に作成され
た素子を第一基板上で素子が配列された状態よりは離間
した状態となるように一時保持用部材に転写し、次いで
一時保持用部材に保持された前記素子をさらに離間して
第二基板上に転写する二段階の拡大転写を行う。なお、
本例では転写を2段階としているが、素子を離間して配
置する拡大度に応じて転写を三段階やそれ以上の多段階
とすることもできる。
【0028】図6はそれぞれ二段階拡大転写法の基本的
な工程を示す図である。まず、図6の(a)に示す第一基
板10上に、例えば発光素子のような素子12を密に形
成する。素子を密に形成することで、各基板当たりに生
成される素子の数を多くすることができ、製品コストを
下げることができる。第一基板10は例えば半導体ウエ
ハ、ガラス基板、石英ガラス基板、サファイア基板、プ
ラスチック基板などの種々素子形成可能な基板である
が、各素子12は第一基板10上に直接形成したもので
あっても良く、他の基板上で形成されたものを配列した
ものであっても良い。
【0029】次に図6の(b)に示すように、第一基板1
0から各素子12が図中破線で示す一時保持用部材11
に転写され、この一時保持用部材11の上に各素子12
が保持される。ここで隣接する素子12は離間され、図
示のようにマトリクス状に配される。すなわち素子12
はx方向にもそれぞれ素子の間を広げるように転写され
るが、x方向に垂直なy方向にもそれぞれ素子の間を広
げるように転写される。このとき離間される距離は、特
に限定されず、一例として後続の工程での樹脂部形成や
電極パッドの形成を考慮した距離とすることができる。
一時保持用部材11上に第一基板10から転写した際に
第一基板10上の全部の素子が離間されて転写されるよ
うにすることができる。この場合には、一時保持用部材
11のサイズはマトリクス状に配された素子12の数
(x方向、y方向にそれぞれ)に離間した距離を乗じた
サイズ以上であれば良い。また、一時保持用部材11上
に第一基板10上の一部の素子が離間されて転写される
ようにすることも可能である。
【0030】このような第一転写工程の後、図6の(c)
に示すように、一時保持用部材11上に存在する素子1
2は離間されていることから、各素子12毎に素子周り
の樹脂の被覆と電極パッドの形成が行われる。素子周り
の樹脂の被覆は電極パッドを形成し易くし、次の第二転
写工程での取り扱いを容易にするなどのために形成され
る。電極パッドの形成は、後述するように、最終的な配
線が続く第二転写工程の後に行われるため、その際に配
線不良が生じないように比較的大き目のサイズに形成さ
れるものである。なお、図6の(c)には電極パッドは図
示していない。各素子12の周りを樹脂13が覆うこと
で樹脂形成チップ14が形成される。素子12は平面
上、樹脂形成チップ14の略中央に位置するが、一方の
辺や角側に偏った位置に存在するものであっても良い。
【0031】次に、図6の(d)に示すように、第二転写
工程が行われる。この第二転写工程では一時保持用部材
11上でマトリクス状に配される素子12が樹脂形成チ
ップ14ごと更に離間するように第二基板15上に転写
される。この第二転写工程に上記図1に示す転写方法を
応用するが、これについては後ほど詳述する。
【0032】第二転写工程においても、隣接する素子1
2は樹脂形成チップ14ごと離間され、図示のようにマ
トリクス状に配される。すなわち素子12はx方向にも
それぞれ素子の間を広げるように転写されるが、x方向
に垂直なy方向にもそれぞれ素子の間を広げるように転
写される。第二転写工程のよって配置された素子の位置
が画像表示装置などの最終製品の画素に対応する位置で
あるとすると、当初の素子12間のピッチの略整数倍が
第二転写工程のよって配置された素子12のピッチとな
る。ここで第一基板10から一時保持用部材11での離
間したピッチの拡大率をnとし、一時保持用部材11か
ら第二基板15での離間したピッチの拡大率をmとする
と、略整数倍の値EはE=nxmであらわされる。拡大
率n、mはそれぞれ整数であっても良く、整数でなくと
もEが整数となる組み合わせ(例えばn=2.4でm=5)
であれば良い。
【0033】第二基板15上に樹脂形成チップ14ごと
離間された各素子12には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子12
が発光ダイオードなどの発光素子の場合には、p電極、
n電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。
【0034】図6に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドや樹脂固めなどを行うことができ、そして第二転写後
に配線が施されるが、先に形成した電極パッド等を利用
して接続不良を極力抑えながらの配線がなされる。従っ
て、画像表示装置の歩留まりを向上させることができ
る。また、本例の二段階拡大転写法においては、素子間
の距離を離間する工程が2工程であり、このような素子
間の距離を離間する複数工程の拡大転写を行うことで、
実際は転写回数が減ることになる。すなわち、例えば、
ここで第一基板10、10aから一時保持用部材11、
11aでの離間したピッチの拡大率を2(n=2)と
し、一時保持用部材11、11aから第二基板15での
離間したピッチの拡大率を2(m=2)とすると、仮に
一度の転写で拡大した範囲に転写しようとしたときで
は、最終拡大率が2×2の4倍で、その二乗の16回の
転写すなわち第一基板のアライメントを16回行う必要
が生ずるが、本例の二段階拡大転写法では、アライメン
トの回数は第一転写工程での拡大率2の二乗の4回と第
二転写工程での拡大率2の二乗の4回を単純に加えただ
けの計8回で済むことになる。即ち、同じ転写倍率を意
図する場合においては、(n+m)=n+2nm+
であることから、必ず2nm回だけ転写回数を減ら
すことができることになる。従って、製造工程も回数分
だけ時間や経費の節約となり、特に拡大率の大きい場合
に有益となる。
【0035】なお、図6に示した二段階拡大転写法にお
いては、素子12を例えば発光素子としているが、これ
に限定されず、他の素子例えば液晶制御素子、光電変換
素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオー
ド素子、抵抗素子、スイッチング素子、微小磁気素子、
微小光学素子から選ばれた素子若しくはその部分、これ
らの組み合わせなどであっても良い。
【0036】上記転写工程においては、発光ダイオード
は樹脂形成チップとして取り扱われ、一時保持用部材上
から第二基板にそれぞれ転写されるが、この樹脂形成チ
ップについて図7及び図8を参照して説明する。
【0037】樹脂形成チップ20は、離間して配置され
ている素子21の周りを樹脂22で固めたものであり、
このような樹脂形成チップ20は、一時保持用部材から
第二基板に素子21を転写する場合に使用できるもので
ある。
【0038】樹脂形成チップ20は略平板上でその主た
る面が略正方形状とされる。この樹脂形成チップ20の
形状は樹脂22を固めて形成された形状であり、具体的
には未硬化の樹脂を各素子21を含むように全面に塗布
し、これを硬化した後で縁の部分をダイシング等で切断
することで得られる形状である。なお、この樹脂形成チ
ップ20の一時保持用部材側の面には、先に述べたよう
な凹部を形成し、後述の転写工程において飛散方向を制
御するようにしてもよい。
【0039】略平板状の樹脂22の表面側と裏面側には
それぞれ電極パッド23,24が形成される。これら電
極パッド23,24の形成は全面に電極パッド23,2
4の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド23,24は発光素子である素子21のp電極
とn電極にそれぞれ接続するように形成されており、必
要な場合には樹脂22にビアホールなどが形成される。
【0040】ここで電極パッド23,24は樹脂形成チ
ップ20の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
であり、例えば薄膜トランジスタの場合ではソース、ゲ
ート、ドレインの3つの電極があるため、電極パッドを
3つ或いはそれ以上形成しても良い。電極パッド23,
24の位置が平板上ずれているのは、最終的な配線形成
時に上側からコンタクトをとっても重ならないようにす
るためである。電極パッド23,24の形状も正方形に
限定されず他の形状としても良い。
【0041】このような樹脂形成チップ20を構成する
ことで、素子21の周りが樹脂22で被覆され平坦化に
よって精度良く電極パッド23,24を形成できるとと
もに素子21に比べて広い領域に電極パッド23,24
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。後述するように、
最終的な配線が続く第二転写工程の後に行われるため、
比較的大き目のサイズの電極パッド23,24を利用し
た配線を行うことで、配線不良が未然に防止される。
【0042】次に、図9に本例の二段階拡大転写法で使
用される素子の一例としての発光素子の構造を示す。図
9の(a)が素子断面図であり、図9の(b)が平面図
である。この発光素子はGaN系の発光ダイオードであ
り、たとえばサファイア基板上に結晶成長される素子で
ある。このようなGaN系の発光ダイオードでは、基板
を透過するレーザ照射によってレーザアブレーションが
生じ、GaNの窒素が気化する現象にともなってサファ
イア基板とGaN系の成長層の間の界面で膜剥がれが生
じ、素子分離を容易なものにできる特徴を有している。
【0043】まず、その構造については、GaN系半導
体層からなる下地成長層31上に選択成長された六角錐
形状のGaN層32が形成されている。なお、下地成長
層31上には図示しない絶縁膜が存在し、六角錐形状の
GaN層32はその絶縁膜を開口した部分にMOCVD
法などによって形成される。このGaN層32は、成長
時に使用されるサファイア基板の主面をC面とした場合
にS面(1−101面)で覆われたピラミッド型の成長
層であり、シリコンをドープさせた領域である。このG
aN層32の傾斜したS面の部分はダブルへテロ構造の
クラッドとして機能する。GaN層32の傾斜したS面
を覆うように活性層であるInGaN層33が形成され
ており、その外側にマグネシウムドープのGaN層34
が形成される。このマグネシウムドープのGaN層34
もクラッドとして機能する。
【0044】このような発光ダイオードには、p電極3
5とn電極36が形成されている。p電極35はマグネ
シウムドープのGaN層34上に形成されるNi/Pt
/AuまたはNi(Pd)/Pt/Auなどの金属材料
を蒸着して形成される。n電極36は前述の図示しない
絶縁膜を開口した部分でTi/Al/Pt/Auなどの
金属材料を蒸着して形成される。なお、下地成長層31
の裏面側からn電極取り出しを行う場合は、n電極36
の形成は下地成長層31の表面側には不要となる。
【0045】このような構造のGaN系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、GaN系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にC面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子などであっても良い。
【0046】次に、図10から図17までを参照しなが
ら、図6に示す発光素子の配列方法の具体的手法につい
て説明する。発光素子は図9に示したGaN系の発光ダ
イオードを用いている。
【0047】先ず、図10に示すように、第一基板41
の主面上には複数の発光ダイオード42がマトリクス状
に形成されている。発光ダイオード42の大きさは約2
0μm程度とすることができる。第一基板41の構成材
料としてはサファイア基板などのように光ダイオード4
2に照射するレーザの波長の透過率の高い材料が用いら
れる。発光ダイオード42にはp電極などまでは形成さ
れているが最終的な配線は未だなされておらず、素子間
分離の溝42gが形成されていて、個々の発光ダイオー
ド42は分離できる状態にある。この溝42gの形成は
例えば反応性イオンエッチングで行う。このような第一
基板41を一時保持用部材43に対峙させて図10に示
すように選択的な転写を行う。
【0048】一時保持用部材43の第一基板41に対峙
する面には剥離層44と接着剤層45が2層になって形
成されている。ここで一時保持用部材43の例として
は、ガラス基板、石英ガラス基板、プラスチック基板な
どを用いることができ、上記剥離層44や接着剤層45
が形成される面には、転写される各発光ダイオード42
に対応した位置に、所定の形状の凸部43aが形成され
ている。一時保持用部材43にかかる凸部43aを形成
しておくことで、接着剤層45にこれが転写され、後述
の樹脂形成チップの一時保持用基板43側の面に凹部が
形成されることになる。
【0049】一時保持用部材43上の剥離層44の例と
しては、フッ素コート、シリコーン樹脂、水溶性接着剤
(例えばポリビニルアルコール:PVA)、ポリイミド
などを用いることができる。また一時保持用部材43の
接着剤層45としては紫外線(UV)硬化型接着剤、熱
硬化性接着剤、熱可塑性接着剤のいずれかからなる層を
用いることができる。一例としては、一時保持用部材4
3として石英ガラス基板を用い、剥離層44としてポリ
イミド膜4μmを形成後、接着剤層45としてのUV硬
化型接着剤を約20μm厚で塗布する。
【0050】一時保持用部材43の接着剤層45は、硬
化した領域45sと未硬化領域45yが混在するように
調整され、未硬化領域45yに選択転写にかかる発光ダ
イオード42が位置するように位置合わせされる。硬化
した領域45sと未硬化領域45yが混在するような調
整は、例えばUV硬化型接着剤を露光機にて選択的に2
00μmピッチでUV露光し、発光ダイオード42を転
写するところは未硬化でそれ以外は硬化させてある状態
にすればよい。このようなアライメントの後、転写対象
位置の発光ダイオード42に対しレーザを第一基板41
の裏面から照射し、当該発光ダイオード42を第一基板
41からレーザアブレーションを利用して剥離する。G
aN系の発光ダイオード42はサファイアとの界面で金
属のGaと窒素に分解することから、比較的簡単に剥離
できる。照射するレーザとしてはエキシマレーザ、高調
波YAGレーザなどが用いられる。
【0051】このレーザアブレーションを利用した剥離
によって、選択照射にかかる発光ダイオード42はGa
N層と第一基板41の界面で分離し、反対側の接着剤層
45にp電極部分を突き刺すようにして転写される。他
のレーザが照射されない領域の発光ダイオード42につ
いては、対応する接着剤層45の部分が硬化した領域s
であり、レーザも照射されていないために、一時保持用
部材43側に転写されることはない。なお、図11では
1つの発光ダイオード42だけが選択的にレーザ照射さ
れているが、nピッチ分だけ離間した領域においても同
様に発光ダイオード42はレーザ照射されているものと
する。このような選択的な転写によっては発光ダイオー
ド42第一基板41上に配列されている時よりも離間し
て一時保持用部材43上に配列される。
【0052】発光ダイオード42は一時保持用部材43
の接着剤層45に保持された状態で、発光ダイオード4
2の裏面がn電極側(カソード電極側)になっていて、
発光ダイオード42の裏面には樹脂(接着剤)がないよ
うに除去、洗浄されているため、図11に示すように電
極パッド46を形成すれば、電極パッド46は発光ダイ
オード42の裏面と電気的に接続される。
【0053】接着剤層45の洗浄の例としては酸素プラ
ズマで接着剤用樹脂をエッチング、UVオゾン照射にて
洗浄する。かつ、レーザにてGaN系発光ダイオードを
サファイア基板からなる第一基板41から剥離したとき
には、その剥離面にGaが析出しているため、そのGa
をエッチングすることが必要であり、NaOH水溶液も
しくは希硝酸で行うことになる。その後、電極パッド4
6をパターニングする。このときのカソード側の電極パ
ッドは約60μm角とすることができる。電極パッド4
6としては透明電極(ITO、ZnO系など)もしくは
Ti/Al/Pt/Auなどの材料を用いる。透明電極
の場合は発光ダイオードの裏面を大きく覆っても発光を
さえぎることがないので、パターニング精度が粗く、大
きな電極形成ができ、パターニングプロセスが容易にな
る。
【0054】上記電極パッド46の形成の後、ダイシン
グプロセスにより発光ダイオード42毎に硬化した接着
剤層45を分断し、各発光ダイオード42に対応した樹
脂形成チップとする。ダイシングプロセスは通常のブレ
ードを用いたダイシング、20μm以下の幅の狭い切り
込みが必要なときにはレーザを用いたレーザによる加工
を行う。その切り込み幅は画像表示装置の画素内の接着
剤層45で覆われた発光ダイオード42の大きさに依存
する。一例として、エキシマレーザにて幅約40μmの
溝加工を行い、チップの形状を形成する。
【0055】次に、この樹脂形成チップを第二の一時保
持用部材47上に転写するが、ここで図1に示すような
転写方法を応用する。すなわち、図12に示すように、
樹脂形成チップが配列された一時保持用部材43と第二
の一時保持用部材47とを離間した状態で対向配置し、
上記一時保持用部材43の裏面側からレーザ光を照射す
る。これにより、樹脂形成チップ(剥離層44)の界面
でレーザアブレーションが発生し、樹脂形成チップ(発
光ダイオード42及び接着剤層45)は剥離層44との
界面で剥離し、第二の一時保持用部材47上へと飛散す
る。このとき、上記樹脂形成チップの一時保持用部材4
3側の面に凹部が形成されているので、その方向が規制
され、確実に第二の一時保持用部材47上の所定の位置
に転写される。第二の一時保持用部材47上には、剥離
層48a及び接着剤層48bが形成されており、上記樹
脂形成チップはこの接着剤層48bによって第二の一時
保持用部材47上に固着される。
【0056】このとき、上記樹脂形成チップに形成され
る凹部の形状(一時保持用部材43に形成される凸部4
3aの形状)などを変更することにより、一時保持用部
材43から剥離後の樹脂形成チップの飛散方向、向きを
変更することができ、マウントの自由度を増すことがで
きる。
【0057】図13は一時保持用部材43から発光ダイ
オード42を第二の一時保持用部材47に転写して、ア
ノード電極(p電極)側のビアホール50を形成した
後、アノード側電極パッド49を形成した状態を示して
いる。
【0058】また、第二の一時保持用部材47上には剥
離層48が形成される。この剥離層48は例えばフッ素
コート、シリコーン樹脂、水溶性接着剤(例えばPV
A)、ポリイミドなどを用いて作成することができる。
第二の一時保持用部材47は、一例としてプラスチック
基板にUV粘着材が塗布してある、いわゆるダイシング
シートであり、UVが照射されると粘着力が低下するも
のを利用できる。
【0059】このプロセスの例として、第二の一時保持
用部材47の表面を酸素プラズマで発光ダイオード42
の表面が露出してくるまでエッチングする。まずビアホ
ール50の形成はエキシマレーザ、高調波YAGレー
ザ、炭酸ガスレーザを用いることができる。このとき、
ビアホールは約3〜7μmの径を開けることになる。ア
ノード側電極パッドはNi/Pt/Auなどで形成す
る。
【0060】次に、機械的手段を用いて発光ダイオード
42が第二の一時保持用部材47から剥離される。図1
4は、第二の一時保持用部材47上に配列している発光
ダイオード42を吸着装置53でピックアップするとこ
ろを示した図である。このときの吸着孔55は画像表示
装置の画素ピッチにマトリクス状に開口していて、発光
ダイオード42を多数個、一括で吸着できるようになっ
ている。このときの開口径は、例えば約φ100μmで
600μmピッチのマトリクス状に開口されて、一括で
約300個を吸着できる。このときの吸着孔55の部材
は例えば、Ni電鋳により作製したもの、もしくはステ
ンレス(SUS)などの金属板52をエッチングで穴加
工したものが使用され、金属板52の吸着孔55の奥に
は、吸着チャンバ54が形成されており、この吸着チャ
ンバ54を負圧に制御することで発光ダイオード42の
吸着が可能になる。発光ダイオード42はこの段階で樹
脂43で覆われており、その上面は略平坦化されてお
り、このために吸着装置53による選択的な吸着を容易
に進めることができる。
【0061】図15は発光ダイオード42を第二基板6
0に転写するところを示した図である。第二基板60に
装着する際に第二基板60にあらかじめ接着剤層56が
塗布されており、その発光ダイオード42下面の接着剤
層56を硬化させ、発光ダイオード42を第二基板60
に固着して配列させることができる。この装着時には、
吸着装置53の吸着チャンバ54が圧力の高い状態とな
り、吸着装置53と発光ダイオード42との吸着による
結合状態は解放される。接着剤層56はUV硬化型接着
剤、熱硬化性接着剤、熱可塑性接着剤などによって構成
することができる。発光ダイオード42が配置される位
置は、一時保持用部材43、47上での配列よりも離間
したものとなる。そのとき接着剤層56の樹脂を硬化さ
せるエネルギーは第二基板60の裏面から供給される。
UV硬化型接着剤の場合はUV照射装置にて、熱硬化性
接着剤の場合はレーザにて発光ダイオード42の下面の
み硬化させ、熱可塑性接着剤場合は、同様にレーザ照射
にて接着剤を溶融させ接着を行う。
【0062】また、第二基板60上にシャドウマスクと
しても機能する電極層57を配設し、特に電極層57の
画面側の表面すなわち当該画像表示装置を見る人がいる
側の面に黒クロム層58を形成する。このようにするこ
とで画像のコントラストを向上させることができると共
に、黒クロム層58でのエネルギー吸収率を高くして、
選択的に照射されるビーム73によって接着剤層56が
早く硬化するようにすることができる。この転写時のU
V照射としては、UV硬化型接着剤の場合は約1000mJ/c
m2を照射する。
【0063】図16はRGBの3色の発光ダイオード4
2、61、62を第二基板60に配列させ絶縁層59を
塗布した状態を示す図である。図14および図15で用
いた吸着装置53をそのまま使用して、第二基板60に
マウントする位置をその色の位置にずらすだけでマウン
トすると、画素としてのピッチは一定のまま3色からな
る画素を形成できる。絶縁層59としては透明エポキシ
接着剤、UV硬化型接着剤、ポリイミドなどを用いるこ
とができる。3色の発光ダイオード42、61、62は
必ずしも同じ形状でなくとも良い。図16では赤色の発
光ダイオード61が六角錐のGaN層を有しない構造と
され、他の発光ダイオード42、62とその形状が異な
っているが、この段階では各発光ダイオード42、6
1、62は既に樹脂形成チップとして樹脂43で覆われ
ており、素子構造の違いにもかかわらず同一の取り扱い
が実現される。
【0064】図17は配線形成工程を示す図である。絶
縁層59に開口部65、66、67、68、69、70
を形成し、発光ダイオード42、61、62のアノー
ド、カソードの電極パッドと第二基板60の配線用の電
極層57を接続する配線63、64、71を形成した図
である。このときに形成する開口部すなわちビアホール
は発光ダイオード42、61、62の電極パッド46、
49の面積を大きくしているのでビアホール形状は大き
く、ビアホールの位置精度も各発光ダイオードに直接形
成するビアホールに比べて粗い精度で形成できる。この
ときのビアホールは約60μm角の電極パッド46、4
9に対し、約φ20μmのものを形成できる。また、ビ
アホールの深さは配線基板と接続するもの、アノード電
極と接続するもの、カソード電極と接続するものの3種
類の深さがあるのでレーザのパルス数で制御し、最適な
深さを開口する。その後、保護層を配線上に形成し、画
像表示装置のパネルは完成する。このときの保護層は図
16の絶縁層59と同様。透明エポキシ接着剤などの材
料が使用できる。この保護層は加熱硬化し配線を完全に
覆う。この後、パネル端部の配線からドライバーICを
接続して駆動パネルを製作することになる。
【0065】上述のような発光素子の配列方法において
は、一時保持用部材43に発光ダイオード42を保持さ
せた時点で既に、素子間の距離が大きくされ、その広が
った間隔を利用して比較的サイズの電極パッド46、4
9などを設けることが可能となる。それら比較的サイズ
の大きな電極パッド46、49を利用した配線が行われ
るために、素子サイズに比較して最終的な装置のサイズ
が著しく大きな場合であっても容易に配線を形成でき
る。また、本例の発光素子の配列方法では、発光ダイオ
ード42の周囲が硬化した接着剤層45で被覆され平坦
化によって精度良く電極パッド46,49を形成できる
とともに素子に比べて広い領域に電極パッド46,49
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。
【0066】
【発明の効果】以上の説明からも明らかなように、本願
発明のチップ部品の転写方法によれば、基板を密着させ
る必要がないので、転写基板側の接着面の平坦度が多少
悪くとも転写が可能であり、例えば押し付け力の不均一
さによる問題やアライメントの問題なども全て解消する
ことができる。また、余分なところに接着剤が付着した
り、剥離がうまくいかないなどの問題が生ずることもな
い。さらに、チップ部品の第1の基板側の面に凹部を形
成し、飛ぶ時の方向や向きを制御するようにすれば、供
給基板と実装基板とで部品ピッチや部品の方向が相違す
る場合にも極めて簡便に対応可能である。加えて、ガス
の飛散も抑えることが可能である。
【0067】また、本発明の素子の配列方法によれば、
上記転写方法の利点をそのままに、素子の転写を効率
的、確実に行うことができ、素子間の距離を大きくする
拡大転写を円滑に実施することが可能である。同様に、
本発明の画像表示装置の製造方法によれば、密な状態す
なわち集積度を高くして微細加工を施して作成された発
光素子を、効率よく離間して再配置することができ、し
たがって精度の高い画像表示装置を生産性良く製造する
ことが可能である。
【図面の簡単な説明】
【図1】本発明の転写方法による転写プロセスの一例を
示す概略断面図である。
【図2】チップ部品に設けられる凹部の一例を示すもの
であり、(a)は概略平面図、(b)は概略断面図であ
る。
【図3】チップ部品に設けられる凹部の他の例を示すも
のであり、(a)は概略平面図、(b)は概略断面図で
ある。
【図4】本発明の転写方法による転写プロセスの他の例
を示す概略断面図である。
【図5】チップ部品に設けられる凹部のさらに他の例を
示すものであり、(a)は概略平面図、(b)は概略断
面図である。
【図6】素子の配列方法を示す模式図である。
【図7】樹脂形成チップの概略斜視図である。
【図8】樹脂形成チップの概略平面図である。
【図9】発光素子の一例を示す図であって、(a)は断
面図、(b)は平面図である。
【図10】発光ダイオード形成及び樹脂被覆工程を示す
概略断面図である。
【図11】第一転写工程を示す概略断面図である。
【図12】電極パッド形成工程を示す概略断面図であ
る。
【図13】第二の一時保持用部材への転写後の電極パッ
ド形成工程を示す概略断面図である。
【図14】吸着工程を示す概略断面図である。
【図15】第二転写工程を示す概略断面図である。
【図16】絶縁層の形成工程を示す概略断面図である。
【図17】配線形成工程を示す概略断面図である。
【符号の説明】
1 供給基板(第1の基板) 2 実装基板(第2の基板) 3 チップ部品 3a,3b,3d 凹部 41 第一基板 42 発光ダイオード 44 一時保持用部材 45 接着剤層 47 第二の一時保持用部材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 33/00 N 33/00 29/78 627D (72)発明者 岩渕 寿章 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 林 邦彦 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C094 AA43 BA23 CA19 GB10 5F041 AA31 CA04 CA40 CA65 CA77 DA82 FF06 5F110 AA30 DD01 DD02 DD03 DD04 DD05 DD12 5G435 AA17 BB04 BB12 CC09 EE33 KK05

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 第1の基板上に配列されたチップ部品を
    第2の基板上に転写するチップ部品の転写方法におい
    て、上記第1の基板と第2の基板を離間して配置し、上
    記第1の基板の裏面側からレーザを照射し、上記チップ
    部品を飛ばして第2の基板上に転写することを特徴とす
    るチップ部品の転写方法。
  2. 【請求項2】 上記チップ部品は、素子を絶縁性物質に
    埋め込んだ樹脂形成チップであることを特徴とする請求
    項1記載のチップ部品の転写方法。
  3. 【請求項3】 上記チップ部品の第1の基板側の面に凹
    部を形成し、その移動方向を制御することを特徴とする
    請求項1記載のチップ部品の転写方法。
  4. 【請求項4】 上記凹部に傾斜面を設け、配列間隔を変
    更して第2の基板上に転写することを特徴とする請求項
    3記載のチップ部品の転写方法。
  5. 【請求項5】 上記凹部を螺旋形状とし、向きを変更し
    て第2の基板上に転写することを特徴とする請求項3記
    載のチップ部品の転写方法。
  6. 【請求項6】 第一基板上に配列された複数の素子を第
    二基板上に再配列する素子の配列方法において、前記第
    一基板上に保持された前記素子を樹脂で固めた後、前記
    樹脂をダイシングにより素子毎に分離して樹脂形成チッ
    プとする工程と、前記第一基板上で前記素子が配列され
    た状態よりは離間した状態となるように前記樹脂形成チ
    ップを転写して第二基板に該樹脂形成チップを保持させ
    る転写工程とを有し、上記転写工程では、上記第一基板
    と第二基板を離間して配置し、上記第一基板の裏面側か
    らレーザを照射し、樹脂形成チップを飛ばして第二基板
    上に転写することを特徴とする素子の配列方法。
  7. 【請求項7】 前記転写工程は、前記第一基板上で前記
    素子が配列された状態よりは離間した状態となるように
    前期樹脂形成チップを転写して一時保持用部材に該樹脂
    形成チップを保持させる第一転写工程と、前記一時保持
    用部材に保持された前記樹脂形成チップをさらに離間し
    て前記第二基板上に転写する第二転写工程を有し、上記
    第一転写工程では、上記第一基板と一時保持用部材を離
    間して配置し、上記第一基板の裏面側からレーザを照射
    し、樹脂形成チップを飛ばして一時保持用部材上に転写
    することを特徴とする請求項6記載の素子の配列方法。
  8. 【請求項8】 前記第一転写工程で離間させる距離が前
    記第一基板上に配列された素子のピッチの略整数倍にな
    っており且つ前記第二転写工程で離間させる距離が前記
    第一転写工程で前記一時保持用部材に配列させた素子の
    ピッチの略整数倍になっていることを特徴とする請求項
    7記載の素子の配列方法。
  9. 【請求項9】 前記素子は窒化物半導体を用いた半導体
    素子であることを特徴とする請求項6記載の素子の配列
    方法。
  10. 【請求項10】 前記素子は発光素子、液晶制御素子、
    光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜
    ダイオード素子、抵抗素子、スイッチング素子、微小磁
    気素子、微小光学素子から選ばれた素子若しくはその部
    分であることを特徴とする請求項6記載の素子の配列方
    法。
  11. 【請求項11】 発光素子をマトリクス状に配置した画
    像表示装置の製造方法において、前記第一基板上に保持
    された前記発光素子を樹脂で固めた後、前記樹脂をダイ
    シングにより発光素子毎に分離して樹脂形成チップとす
    る工程と、前記第一基板上で前記発光素子が配列された
    状態よりは離間した状態となるように前記樹脂形成チッ
    プを転写して第二基板に該樹脂形成チップを保持させる
    転写工程とを有し、上記転写工程では、上記第一基板と
    第二基板を離間して配置し、上記第一基板の裏面側から
    レーザを照射し、樹脂形成チップを飛ばして第二基板上
    に転写することを特徴とする画像表示装置の製造方法。
  12. 【請求項12】 前記転写工程は、前記第一基板上で前
    記発光素子が配列された状態よりは離間した状態となる
    ように前期樹脂形成チップを転写して一時保持用部材に
    該樹脂形成チップを保持させる第一転写工程と、前記一
    時保持用部材に保持された前記樹脂形成チップをさらに
    離間して前記第二基板上に転写する第二転写工程を有
    し、上記第一転写工程では、上記第一基板と一時保持用
    部材を離間して配置し、上記第一基板の裏面側からレー
    ザを照射し、樹脂形成チップを飛ばして一時保持用部材
    上に転写することを特徴とする請求項11記載の画像表
    示装置の製造方法。
JP2001120570A 2001-04-19 2001-04-19 チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 Pending JP2002314053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001120570A JP2002314053A (ja) 2001-04-19 2001-04-19 チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120570A JP2002314053A (ja) 2001-04-19 2001-04-19 チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002314053A true JP2002314053A (ja) 2002-10-25

Family

ID=18970582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120570A Pending JP2002314053A (ja) 2001-04-19 2001-04-19 チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002314053A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339464A (ja) * 2005-06-03 2006-12-14 Sony Corp 素子転写装置、素子の転写方法および表示装置の製造方法
CN101859728A (zh) * 2009-04-10 2010-10-13 索尼公司 转移器件的方法
JP2012191019A (ja) * 2011-03-10 2012-10-04 Shin Etsu Chem Co Ltd 光半導体装置用接着剤シートの製造方法及び光半導体装置用接着剤シート
WO2016158264A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法
KR20180018865A (ko) * 2012-11-12 2018-02-21 에피스타 코포레이션 반도체 발광소자
DE102017220759A1 (de) 2016-11-28 2018-05-30 Disco Corporation Aufbauverfahren für leds
KR20180088366A (ko) * 2015-11-26 2018-08-03 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 발광 패널 및 이러한 발광 패널을 제조하기 위한 방법
JP2018194718A (ja) * 2017-05-19 2018-12-06 株式会社ディスコ Ledディスプレーパネルの製造方法
CN109121318A (zh) * 2017-06-23 2019-01-01 三星电子株式会社 芯片安装设备和使用该设备的方法
WO2019207920A1 (ja) * 2018-04-26 2019-10-31 Jsr株式会社 半導体素子の実装方法および実装装置
CN111048463A (zh) * 2015-07-23 2020-04-21 首尔半导体株式会社 显示装置制造方法
JP2020526030A (ja) * 2017-06-26 2020-08-27 テソロ・サイエンティフィック・インコーポレーテッド 発光ダイオード(led)のマストランスファー装置および製造方法
US10854775B2 (en) 2016-11-03 2020-12-01 Mühlbauer Gmbh & Co. Kg Method and device for transferring electronic components between substrates
WO2022201767A1 (ja) * 2021-03-26 2022-09-29 リンテック株式会社 ワークハンドリングシートおよびデバイス製造方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339464A (ja) * 2005-06-03 2006-12-14 Sony Corp 素子転写装置、素子の転写方法および表示装置の製造方法
CN101859728A (zh) * 2009-04-10 2010-10-13 索尼公司 转移器件的方法
JP2010251359A (ja) * 2009-04-10 2010-11-04 Sony Corp 素子の移載方法
US8361268B2 (en) 2009-04-10 2013-01-29 Sony Corporation Method of transferring device
JP2012191019A (ja) * 2011-03-10 2012-10-04 Shin Etsu Chem Co Ltd 光半導体装置用接着剤シートの製造方法及び光半導体装置用接着剤シート
US10283669B2 (en) 2012-11-12 2019-05-07 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
US11791436B2 (en) 2012-11-12 2023-10-17 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
KR20180018865A (ko) * 2012-11-12 2018-02-21 에피스타 코포레이션 반도체 발광소자
KR101831321B1 (ko) * 2012-11-12 2018-02-22 에피스타 코포레이션 반도체 발광소자의 제조 방법
US11251328B2 (en) 2012-11-12 2022-02-15 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
US10651335B2 (en) 2012-11-12 2020-05-12 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
KR102040748B1 (ko) * 2012-11-12 2019-11-05 에피스타 코포레이션 반도체 발광소자
JPWO2016158264A1 (ja) * 2015-03-30 2018-02-22 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法
WO2016158264A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法
US10424501B2 (en) 2015-03-30 2019-09-24 Sony Semiconductor Solutions Corporation Electronic device and method of manufacturing electronic device
CN111048463A (zh) * 2015-07-23 2020-04-21 首尔半导体株式会社 显示装置制造方法
KR102560977B1 (ko) * 2015-11-26 2023-07-27 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 발광 패널 및 이러한 발광 패널을 제조하기 위한 방법
JP2018538554A (ja) * 2015-11-26 2018-12-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
JP7003032B2 (ja) 2015-11-26 2022-01-20 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
KR20180088366A (ko) * 2015-11-26 2018-08-03 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 발광 패널 및 이러한 발광 패널을 제조하기 위한 방법
US10854775B2 (en) 2016-11-03 2020-12-01 Mühlbauer Gmbh & Co. Kg Method and device for transferring electronic components between substrates
KR20180061023A (ko) 2016-11-28 2018-06-07 가부시기가이샤 디스코 Led 조립 방법
DE102017220759A1 (de) 2016-11-28 2018-05-30 Disco Corporation Aufbauverfahren für leds
CN108123021A (zh) * 2016-11-28 2018-06-05 株式会社迪思科 Led组装方法
US20180151773A1 (en) * 2016-11-28 2018-05-31 Disco Corporation Led assembling method
US10109765B2 (en) 2016-11-28 2018-10-23 Disco Corporation LED assembling method
DE102017220759B4 (de) 2016-11-28 2023-09-28 Disco Corporation LED-Zusammenbauverfahren zum Zusammenbau von Modulchips
CN108123021B (zh) * 2016-11-28 2022-06-03 株式会社迪思科 Led组装方法
JP2018194718A (ja) * 2017-05-19 2018-12-06 株式会社ディスコ Ledディスプレーパネルの製造方法
CN109121318A (zh) * 2017-06-23 2019-01-01 三星电子株式会社 芯片安装设备和使用该设备的方法
US10607877B2 (en) 2017-06-23 2020-03-31 Samsung Electronics Co., Ltd. Chip mounting apparatus and method using the same
CN109121318B (zh) * 2017-06-23 2023-09-12 三星电子株式会社 芯片安装设备和使用该设备的方法
JP2020526030A (ja) * 2017-06-26 2020-08-27 テソロ・サイエンティフィック・インコーポレーテッド 発光ダイオード(led)のマストランスファー装置および製造方法
WO2019207920A1 (ja) * 2018-04-26 2019-10-31 Jsr株式会社 半導体素子の実装方法および実装装置
WO2022201767A1 (ja) * 2021-03-26 2022-09-29 リンテック株式会社 ワークハンドリングシートおよびデバイス製造方法

Similar Documents

Publication Publication Date Title
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002344011A (ja) 表示素子及びこれを用いた表示装置
JP2003045901A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002366054A (ja) 素子実装基板及び不良素子の修復方法
JP2003098977A (ja) 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP3682584B2 (ja) 発光素子の実装方法及び画像表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4734770B2 (ja) 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2003209295A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP4701537B2 (ja) 素子の転写方法及び画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4982932B2 (ja) 画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2003216072A (ja) 画像表示装置及びその製造方法
JP2003218402A (ja) 素子の配列方法及び画像表示装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527