JP2003209295A - 電子部品及びその製造方法、これを用いた画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 基板への実装前に発光素子や制御素子の検査
を可能とし、リペアチップを別途用意することなく容易
に不良素子（発光素子及び制御素子）の修復を可能とす
る。 【解決手段】 発光素子とこれを制御する制御素子とが
一体化され、チップ部品化されてなる電子部品（画素チ
ップ）である。その形状は、例えば平板状、あるいは球
形である。一体化により、発光素子や制御素子を一括し
て取り扱うことが可能となり、例えば基板への実装も容
易なものとなる。また、発光素子と制御素子とが一体化
されているので、チップ部品の段階で動作確認を行うこ
とができ、基板への実装前に不良素子が排除される。さ
らに、仮に不良素子を含む画素チップが実装された場合
には、画素チップを交換することにより、発光素子、制
御素子のいずれのリペアも可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発光素子と制御素
子とが一体化された新規な電子部品及びその製造方法に
関するものであり、さらには、これを応用した画像表示
装置に関するものである。

【０００２】

【従来の技術】発光素子をマトリクス状に配列して画像
表示装置に組み上げる場合には、従来、液晶表示装置
（ＬＣＤ：Liquid Crystal Display）やプラズマディス
プレイパネル（ＰＤＰ：Plasma Display Panel）のよう
に基板上に直接素子を形成するか、あるいは発光ダイオ
ードディスプレイ（ＬＥＤディスプレイ）のように単体
のＬＥＤパッケージを配列することが行われている。例
えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、
素子分離ができないために、製造プロセスの当初から各
素子はその画像表示装置の画素ピッチだけ間隔を空けて
形成することが通常行われている。

【０００３】一方、ＬＥＤディスプレイの場合には、Ｌ
ＥＤチップをダイシング後に取り出し、個別にワイヤー
ボンドもしくはフリップチップによるバンプ接続により
外部電極に接続し、パッケージ化されることが行われて
いる。この場合、パッケージ化の前もしくは後に画像表
示装置としての画素ピッチに配列されるが、この画素ピ
ッチは素子形成時の素子のピッチとは無関係である。

【０００４】発光素子であるＬＥＤ（発光ダイオード）
は高価である為、１枚のウエハから数多くのＬＥＤチッ
プを製造することによりＬＥＤを用いた画像表示装置を
低コストにできるものと考えられる。すなわち、ＬＥＤ
チップの大きさを従来約３００μｍ角のものを数十μｍ
角のＬＥＤチップにして、それを接続して画像表示装置
を製造すれば、画像表示装置の価格を大幅に下げること
ができるものと期待される。

【０００５】そこで各素子を集積度高く形成し、各素子
を広い領域に転写等によって離間させながら移動させ、
画像表示装置等の比較的大きな表示装置を構成する技術
が提案されており、例えば米国特許第５４３８２４１号
に記載される薄膜転写法や、特開平１１-１４２８７８
号に記載される表示用トランジスタアレイパネルの形成
方法等の技術が知られている。

【０００６】

【発明が解決しようとする課題】ところで、ＬＣＤやＰ
ＤＰ等の薄型ディスプレイ装置においては、その製造プ
ロセスの特性上、点灯しない不良画素の発生が不可避で
あるが、それを補修することは不可能である。一方、発
光源としてＬＥＤを用いたディスプレイの場合、全ての
画素が独立して実装される構成であることから、全製造
プロセスを経た後、点灯しない画素が存在する場合、こ
れを補修することが原理的に可能である。ただし、通常
の手法により上記修復を実施しようとすると、強固に固
定された不良素子の取り外しや、絶縁層の補修等、微細
で困難な作業を伴う。

【０００７】このような状況から、本願出願人は、リペ
アチップを用いた修復方法を既に提案している。この方
法は、不良画素を補う形でリペアチップを実装し、不要
な配線を切断するというものであり、不良素子の取り外
しが不要である。

【０００８】しかしながら、上記方法を採用した場合、
通常の画素チップとは異なる形状、構成のリペアチップ
を別途用意する必要があり、その作製が煩雑であるとい
う課題が残る。また、この修復方法では、発光素子（Ｌ
ＥＤ）のリペアのみを想定しており、発光素子を制御す
る制御素子については何ら考慮されていない。

【０００９】これまで、発光素子と制御素子とは別々に
取り扱い、それぞれを基板上に実装するというのが一般
的であるが、この場合、上記修復の問題だけでなく、実
装が煩雑であること、実装前に発光素子の検査ができず
事前に不良素子を排除することが難しいこと等、様々な
不都合が生じている。

【００１０】本発明は、かかる従来の実情に鑑みて提案
されたものである。すなわち、本発明は、発光素子と制
御素子とを一括して取り扱うことができ、実装も容易な
電子部品及びその製造方法を提供することを目的とす
る。また、本発明は、基板への実装前に発光素子や制御
素子の検査を行うことも可能な電子部品及びその製造方
法を提供することを目的とする。さらに、本発明は、リ
ペアチップを別途用意する必要がなく、容易に不良素子
（発光素子及び制御素子）を修復することが可能な画像
表示装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る電子部品は、発光素子とこれを制御
する制御素子とが一体化され、チップ部品化されている
ことを特徴とするものである。

【００１２】これまで、発光素子とこれを制御する制御
素子とを一体化するという考えはなく、本願発明によっ
て初めて提唱されたものである。前記一体化により、発
光素子や制御素子を一括して取り扱うことが可能とな
り、例えば基板への実装も容易なものとなる。また、発
光素子と制御素子とが一体化されているので、チップ部
品の段階で動作確認を行うことができ、基板への実装前
に不良素子を排除することができる。さらに、仮に不良
素子を含む画素チップが実装された場合には、画素チッ
プを交換することにより、発光素子、制御素子のいずれ
のリペアも可能である。

【００１３】また、本発明の電子部品の製造方法は、転
写技術によって発光素子及びこれを制御する制御素子を
樹脂中に埋め込み、配線形成及び電極形成を行うことを
特徴とするものである。あるいは、発光素子が搭載され
たシートと、発光素子を制御する制御素子が搭載された
シートとを重ね合わせ、一体化することを特徴とするも
のである。さらに、第１の基板に形成された略半球形状
の凹部に樹脂を充填し、この上に発光素子及び発光素子
を制御する制御素子を配置した後、略半球状の凹部に樹
脂を充填した第２の基板を重ね合わせて略球形状とする
ことを特徴とするものである。これらの製造方法によ
り、発光素子と制御素子とが一体化された画素チップが
効率的に作製される。

【００１４】さらにまた、本発明の画像表示装置は、発
光素子とこれを制御する制御素子とが一体化されチップ
部品化されてなる電子部品を画素チップとし、当該画素
チップが基板上にマトリクス状に配列されていることを
特徴とするものである。先にも述べた通り、発光素子と
制御素子とを画素チップとして一体化することにより、
実装が容易なものとなり、したがって、本発明の画像表
示装置は、製造が極めて容易である。また、発光素子や
制御素子に不良が発生した場合には、画素チップの交換
により簡単に修復可能である。このとき、リペア用の画
素チップの形状は、通常の画素チップと同一でよく、リ
ペア用の画素チップを別途用意する必要がない。

【００１５】

【発明の実施の形態】以下、本発明を適用した電子部
品、その製造方法、さらにはこれを応用した画像表示装
置について、図面を参照しながら詳細に説明する。

【００１６】図１及び図２は、本発明を適用した電子部
品（画素チップ）の一例を示すものである。この画素チ
ップ１は、発光素子２ａ，２ｂ，２ｃ及びこれらを制御
するための制御素子３を内蔵するものであり、これらが
モールド樹脂４によってチップ部品化されている。本例
では、発光素子として、赤色発光素子２ａ、緑色発光素
子２ｂ、青色発光素子２ｃを内蔵しており、１つの画素
チップがカラー表示における１画素に対応している。

【００１７】上記画素チップ１において、モールド樹脂
４には透明樹脂材料が用いられており、各発光素子２
ａ，２ｂ，２ｃから発せられた光は、このモールド樹脂
４を透過し、外部から視認される。本例では、図２にお
いて、図中下方に光を取り出す構造とされており、それ
に対応して、各発光素子２ａ，２ｂ，２ｃ位置に透明材
料からなる導光部５が微小突起として形成されている。
したがって、各発光素子２ａ，２ｂ，２ｃからの光は、
この導光部５を介して外部に取り出されることになる。

【００１８】また、上記画素チップ１は、外部回路、例
えばディスプレイ基板に実装する際に基板上に形成され
る配線パターンと接続するための電極パッド６を複数有
している。各電極パッド６には、いわゆるバンプが形成
されており、配線形成された基板に対してフェースダウ
ンによる接続が可能である。上記バンプは、金（Ａｕ）
やハンダ、無鉛ハンダ、その他の金属材料等を用いて形
成することができる。その形成方法も、ワイヤボンディ
ングを利用する方法、メッキを利用する方法等、任意で
ある。

【００１９】上記電極パッド６は、図３に示すように、
画素チップ１に内蔵される発光素子２ａ，２ｂ，２ｃや
制御素子３の電極と内部配線７によって接続され、所定
の回路が形成されており、これら電極パッド６を介して
各発光素子２ａ，２ｂ，２ｃや制御素子３に駆動電力や
駆動信号等が供給されるように構成されている。したが
って、画素チップ１の状態で、画素チップ１に内蔵され
る発光素子２ａ，２ｂ，２ｃや制御素子３の動作チェッ
ク（検査）を行うことができる。検査に際しては、電極
パッド（バンプ）６にプロービングを行い、動作チェッ
クを行う。

【００２０】図４は、上記画素チップ１が実装される基
板上に形成される配線パターンの一例を示すものであ
る。画素チップ１が実装される基板には、画素チップ１
に内蔵される発光素子２ａ，２ｂ，２ｃや制御素子３に
駆動電力を供給したり駆動信号を供給するための各種配
線ライン（Ｖｃｃ、ＧＮＤ、ＳＥＬ等）８が形成されて
おり、画素チップ１の電極パッド６に対応して電極８ａ
が設けられている。画素チップ１は、かかる配線ライン
８や電極８ａが設けられた基板に対して、図５に示すよ
うにフェースダウンによりマウントされ、電気的な接続
が実現される。

【００２１】図６は、図中下方に向かって光を取り出す
ようにした画素チップ１をディスプレイ基板９上に実装
した状態を示すものである。ここで、画素チップ１の実
装は、例えば、仮接続→検査→不良画素チップのリペア
→本接続→封止（本接続と同時の場合もあり）という工
程を経て行う。すなわち、上記検査の後、良品のみをデ
ィスプレイ基板９に接続する。そのときの接続方法はバ
ンプ材料によって異なるが、バンプがハンダにより形成
されている場合には、フラックスまたはフラックス成分
入りの接着剤で仮接続し、リフローを行い接続をする。
その後、実装状態での検査を行い、この段階で不良品は
リペアチップに交換する。交換後、封止材１０を硬化し
て本接続工程及び封止工程を行う。

【００２２】このとき、画素チップ１は、フェースダウ
ンでマウントするので、画素チップ１とディスプレイ基
板９との間に入れる封止材１０を黒色の接着剤とし、ブ
ラックマトリックスとして機能するようにすれば、接続
信頼性が向上するとともに、ディスプレイとして高画質
なものとすることができる。

【００２３】なお、上記実装例において、画素チップ１
の発光素子（ＬＥＤ）が位置する部分に透明接着剤をポ
ッティングすることにより、封止材１０を注入したとき
に発光素子の直下はブラック化されることはなく、発光
素子の光はその透明接着剤を通して見えることになる。
したがって、この場合には、画像表示装置のディスプレ
イ面は、ディスプレイ基板１０側になる。上記のように
透明接着剤を形成しない場合には、画素チップ１をコー
トするコート材（モールド樹脂４）を透明なものとし、
図７に示すように、発光素子からの光を図中上方に取り
出す構造とする。この場合には、画像表示装置のディス
プレイ面は画素チップ１側になる。

【００２４】上記実装構造を有する画像表示装置におい
ては、画素チップを交換することで画素制御用の制御素
子３のリペアが可能である。また、リペアチップを別途
用意する必要がなく、全て同一形状の画素チップ１を作
製するだけでよい。さらには、画素チップ１の封止とブ
ラックマトリックス化を同時に行うことができ、一括リ
フローが可能で生産性が大幅に向上する等、種々の利点
を有する。

【００２５】ところで、上述の画素チップ１は、例え
ば、転写技術によって発光素子及びこれを制御する制御
素子を樹脂中に埋め込み、配線形成及び電極形成を行う
ことにより作製することができる。そこで次に、上記画
素チップ１の作製方法の一例について説明する。

【００２６】上記画素チップ１を作製するには、先ず、
図８に示すように、シリコーン層１２を形成した第１の
転写基板１１上に素子分離した素子形成基板１３を重ね
合わせ、図９に示すように、任意の素子１４をシリコー
ン層１２上に転写する。転写に際しては、レーザを転写
する素子１４の背面側から選択照射し、素子１４表面の
膜をレーザアブレーションして当該素子１４のみを剥離
させ、これをシリコーン層１２上に転写させる。このと
き、転写された素子１４は、シリコーン層１２が有する
タック性によって転写基板１１上に保持されている。

【００２７】次に、図１０に示すように、転写材料１６
を塗布した第２の転写基板１５を上記素子１４上に接着
剤１７を用いて貼り合わせ、接着剤１７を硬化する。接
着剤１７の硬化後、第１の転写基板１１を剥離する。シ
リコーン層１２の表面は、接着剤１７と接着することは
なく、離型性を有しているので、シリコーン層１２と接
着剤１７の界面で速やかに剥離することができる。第１
の転写基板１１を剥離した状態を図１１に示す。

【００２８】上記第１の転写基板１１を剥離した後、図
１２に示すように、素子１４の裏面電極１８を形成す
る。この裏面電極１８は、例えば、金属等の導電材料を
スパッタリングにより全面に成膜し、これをフォトリソ
技術によってパターニングすることにより形成すること
ができる。続いて、図１３に示すように、転写材料２０
を塗布した第３の転写基板１９を上記裏面電極１８形成
面上に接着剤２１を用いて貼り合わせ、接着剤２１を硬
化する。

【００２９】次に、図１４に示すように、今度は第２の
転写基板１５側からレーザを照射し、レーザアブレーシ
ョンを利用して素子１４表面側の基板（すなわち第２の
転写基板１５）を剥離する。第２の転写基板１５の剥離
後、図１５に示すように、剥離した面の接着剤１７をエ
ッチバックして素子１４の表面を露呈させる。エッチバ
ックは、反応性イオンエッチング（ＲＩＥ）やアッシン
グ等の技術を用いることにより容易に実施することがで
きる。

【００３０】上記素子１４の表面を露呈させた後、図１
６に示すように、素子１４の電極１４ａ及び裏面電極１
８に対応してビア２２を形成する。これらビア２２の形
成は、レーザ照射やドライエッチング（ＲＩＥ）等によ
り行う。さらに、図１７に示すように、ビア２２を形成
した部分に配線２３を形成する。配線２３は、導電材料
をスパッタリング、蒸着等に手法によって成膜した後、
フォトリソ技術を用いてパターニングすることにより形
成する。このとき、必要あれば、ビア２２の内部は全て
導電材料（メッキ、導電ペースト等）で埋めるようにす
る。

【００３１】次に、図１８に示すように、素子間の配線
を行う。例えば、３色の発光素子及び画素制御用の制御
素子間をパターニングされた配線により接続する。この
素子間の配線は、上記配線２３上に層間絶縁膜となる絶
縁層２４を形成し、ビア形成や導電材料の成膜、そのパ
ターニング等の工程を経て形成する。これにより、上記
配線２３と接続される素子間接続配線２５が形成され
る。なお、この素子間接続配線２５の形成は、場合によ
っては先の図１７に示す工程で同時に行うことも可能で
ある。

【００３２】次いで、図１９に示すように、再度、転写
基板を貼り合わせる。ここで貼り合わせる転写基板は、
第４の転写基板２６であり、転写材料２７が塗布された
転写基板２６を接着剤により上記素子間接続配線２５上
に貼り合わせる。その後、図２０に示すように第３の転
写基板１９を剥離し、図２１に示すように裏面電極１８
に対応してバンプ形成用配線２８を形成する。上記第３
の転写基板１９の剥離は、他の剥離工程と同様、レーザ
アブレーション等を利用して行えばよい。また、バンプ
形成用配線２８の形成に際しては、剥離面の接着剤２１
をエッチバックするか、若しくはレーザビア形成し、任
意の裏面電極１８と導通が取れるようにバンプ形成用配
線２８を形成する。

【００３３】上記バンプ形成用配線２８を形成した後、
図２２に示すように、この上にバンプ２９を形成する。
このバンプ２９の形成方法は任意であり、例えばメッキ
バンプ、ハンダバンプ等を挙げることができる。バンプ
２９の形成の後、図２３に示すように、第４の転写基板
２６をレーザアブレーション等により剥離し、画素チッ
プ３０を完成する。このとき、素子が埋め込まれている
面積が大きく、例えばハンドリング等に支障をきたす場
合には、予め接着剤をダイシングして任意の面積に分割
しておけばよい。作製した画素チップ３０は、図２４に
示すように、配線３３が形成されたディスプレイ基板３
２に実装される。このとき、バンプ２９により、ディス
プレイ基板３２上の配線３３に対してフェイスダウンで
接続される。

【００３４】このようにして作製される画素チップで
は、発光素子の光はバンプ形成側、すなわちディスプレ
イ基板３２側に取り出され、ディスプレイ基板３２を透
過して視認される。これに対して、バンプが形成される
側とは反対側に発光素子の光を取り出す構造とすること
も可能である。

【００３５】図２５〜図２７は、バンプが形成される側
とは反対側に発光素子の光を取り出す画素チップの作製
工程を示すものである。先の製造プロセスを若干変更す
るだけで、上記の例とは逆にバンプが形成される側とは
反対側に発光素子の光を取り出す構造の画素チップを作
製することが可能である。

【００３６】バンプが形成される側とは反対側に発光素
子の光を取り出す構造の画素チップを作製する場合に
も、図１８に示す素子間接続配線２５を形成する工程ま
では同じである。素子間接続配線２５を形成した後、図
２５に示すように、この上に絶縁層３４を介してバンプ
形成用配線２８を形成し、さらに、図２６に示すよう
に、バンプ２９を形成する。

【００３７】バンプ２９形成後、図２７に示すように、
第３の転写基板１９をレーザアブレーション等により剥
離し、作製した画素チップ３０を図２８に示すように、
配線３３が形成されたディスプレイ基板３２に実装す
る。このように作製された画素チップ３０では、発光素
子の光はバンプ２９が形成される側とは反対側、すなわ
ち、図２８において、図中上方に向かって取り出され
る。

【００３８】上記の各作製例においては、画素チップに
埋め込まれる素子を１つだけしか図示していないが、実
際には、発光素子、制御素子等、複数の素子が搭載され
る。図２９は、これら複数の素子が同一平面上に存在す
る構造例を示すものである。この例では、例えば発光素
子１４ａと制御素子１４ｂとが同一平面上に存在する状
態で画素チップ中に埋め込まれている。このように素子
が同一平面上にあるような画素チップを作製するには、
第１の転写基板１１に形成したシリコーン層１２上に全
ての素子を載置しておき、他は同様の工程で画素チップ
を作製すればよい。このような構造では、各素子、すな
わち発光素子１４ａ、制御素子１４ｂに対応して形成す
るビアの深さが同じであるため、同条件で形成すること
ができ、製造上、有利である。

【００３９】勿論、これに限らず、例えば各素子を載せ
たシートを重ね、各素子が異なる面上にあるような構造
とすることも可能である。図３０は、赤色発光素子４
１，緑色発光素子４２，青色発光素子４３及びこれらを
制御する制御素子４４をそれぞれ異なる絶縁層４５，４
６，４７，４８の面上に搭載した状態で積層した例を示
すものである。この場合には、図３１に示すように、赤
色発光素子４１をシート５１に、緑色発光素子４２をシ
ート５２に、青色発光素子４３をシート５３に、そして
制御素子４４をシート５４にそれぞれ載置しておき、こ
れらを順次転写して画素チップを作製すればよい。

【００４０】上記のような作製方法の場合、各素子毎に
シートを形成するようにしているので、各シートの形成
が容易であり、画素チップの作製も容易である。具体的
には、全ての素子を載置する場合に比べて各素子間の間
隔を広く設定することができ、素子間の影響、例えば素
子の高さのばらつきによる影響等を少なくすることがで
きる。また、シートの製造方法として、延伸技術等を利
用することもでき、例えば高分子シートの２軸延伸によ
って各シートを作製することも可能である。この場合、
短時間で素子間の間隔を拡大することができる。その反
面、各素子（シート）毎にビアの深さが異なるために、
ビアを形成する条件を素子毎に変える必要があり、特
に、ビアの深さが深い場合には、導通を取ることが困難
になる虞れがある。

【００４１】次に、本発明を適用した電子部品（画素チ
ップ）の他の例について説明する。本例の画素チップ
も、発光素子及び制御素子を一体化してなるものである
が、その形状が球形であることが大きな特徴である。図
３２は、この球形の画素チップの一例を示すものであ
る。この画素チップ６０においても、先の各例と同様、
発光素子６１と制御素子６２とがモールド樹脂６３によ
って一体化され、さらに外部取り出し用電極６４が形成
されてチップ部品化されている。ただし、モールド樹脂
６３は、ほぼ球形に成形されており、この点が先の各例
とは異なる。また、本例では、モールド樹脂６３中に微
小ボール６５が入れられている。

【００４２】上記のような球形の画素チップ６０を基板
に実装して画像表示装置するには、例えば図３３に示す
ように、基板６６に上記画素チップ６０を収容し得る半
球状の凹部６６ａを形成し、その上に画素チップ６０を
散布する。これにより、各画素チップ６０は、基板６６
の凹部６６ａに嵌合して収容される。このとき、画素チ
ップ６０は、どれも同じ形状であるので、上記基板６６
の凹部６６ａに入り易い。ただし、この状態では画素チ
ップ６０の向き、例えば外部取り出し用電極６４の向き
等は揃っていない。

【００４３】そこで、基板６６に超音波振動等を印加
し、画素チップ６０を基板６６の凹部６６ａ内で振動さ
せる。すると、画素チップ６０のモールド樹脂６３内に
入れた微小ボール６５が重りとなって、図３４に示すよ
うに、これが下になるように自然と画素チップ６０の向
きが揃う。

【００４４】上記微小ボール６５がＮｉや磁石等からな
る場合には、図３５に示すように基板６６の凹部６６ａ
の下部に永久磁石や電磁石等の磁石６７を入れておくこ
とで、磁力によって画素チップ６０の向きを揃えること
ができる。あるいは、磁石の代わりに電極を入れてお
き、電位を印加することで静電気を利用して画素チップ
６０の向きを変えることも可能である。

【００４５】また、上記画素チップ６０の経線方向のず
れについては、吸着回転ヘッド等を用いることにより調
整することが可能である。具体的には、画素チップ６０
は基板６６に設けられた凹部６６ａに入っているため、
下方に押し付けながら吸着回転ヘッドの先端を回転する
ことで、基板６６上の全ての画素チップ６０を経線方
向、子午線方向共に同一方向に揃えることができる。

【００４６】以上により各画素チップ６０の向きを揃え
た後、図３６に示すように、基板６６に画素チップ６０
が搭載された状態で絶縁層６８を塗布し、画素チップ６
０を固定する。次いで、図３７に示すように、画素チッ
プ６０の外部取り出し用電極６４と接続するように配線
６９を形成する。このように画素チップ６０を実装した
画像表示装置において、光の取り出し方向を、上記絶縁
層６８が形成された方向に設定した場合、画素チップ６
０を球形としているために、光がこの形状に起因して拡
散し、実際の発光部の面積よりも大きく見え、画素が大
きく見える。

【００４７】画素チップ６０の実装方法としては、これ
に限らず、例えばバンプを利用して実装することも可能
である。バンプを利用して実装するには、図３４に示す
ように画素チップ６０の向きを揃えた後、配線を施さ
ず、図３８に示すように、各画素チップ６０の外部取り
出し用電極６４上にバンプ７０を形成する。バンプ７０
の材質は、Ａｕ、Ｃｕ、はんだ等、任意である。また、
バンプ７０の形成方法としても、金属ボールを超音波接
合させてもよいし、ワイヤーボンドで接合させてもよ
い。

【００４８】バンプ７０を形成した後、図３９に示すよ
うに、ディスプレイ基板７１上に電極６４を配線７２に
対してアライメントして接続し、画素チップ６０を実装
する。ここでは、ディスプレイ基板７１として、平板状
の基板を用いており、画素チップ６０の形状に合わせた
凹部は形成していない。画素チップ６０の実装の後、図
４０に示すように絶縁層７３で被覆し、接続部を保護す
る。このような実装方法を採用した場合にも、光の取り
出し方向（ディスプレイ面）は、ディスプレイ基板７０
側であってもよいし、これとは反対側（画素チップ６０
側）であってもよい。

【００４９】上記球形の画素チップは、例えば以下の工
程によって形成することができる。すなわち、先ず、図
４１に示すように、金型８１に半球形状の凹部８１ａを
形成する。そして、金型８１の表面（凹部８１ａ内を含
む。）に離型剤を塗布し、図４２に示すように、各凹部
８１ａ内に微小ボール８２を１個ずつ入れる。微小ボー
ル８２としては、Ｃｕボール等を用いる。

【００５０】次いで、図４３に示すように、スキージ８
４を用いて金型８１の各凹部８１ａ内に接着剤８３を充
填し、これを硬化する。図４４は、接着剤８３を硬化し
た状態を示すものである。

【００５１】接着剤８３の硬化の後、図４５に示すよう
に、接着剤８３の表面に素子を大ボンディングするため
の接着剤層８５を形成する。この接着剤層８５は、接着
剤を塗布することにより形成してもよいし、フィルム状
の接着剤をラミネートしてもよい。あるいは、感光性接
着剤を用いて、任意の場所に選択的に接着剤層８５を形
成するようにしてもよい。次に、図４６に示すように、
発光素子（Ｒ，Ｇ，ＢのＬＥＤ）８６と画素制御用の制
御素子（Ｓｉチップ）８７をダイボンディングする。

【００５２】一方、これとは別に、図４１の金型８１と
同様の形状を有する金型８８を用意し、図４７に示すよ
うに、その凹部８８ａ内に接着剤８９のみを充填する。
そして、図４８に示すように、これを先の金型８１に重
ね合わせて貼り合わせ、上記金型８８の凹部８８ａ内の
接着剤８９を硬化する。

【００５３】接着剤８９の硬化後、図４９に示すよう
に、金型８８を外し、図５０に示すように、レーザを用
いて各素子８６，８７の電極に対応してビアを形成し、
ビア内部を導電材料で埋めて電極９０を形成する。導電
材料としては、メッキや導電ペースト等があり、メッキ
の場合、直接Ｃｕメッキを形成するか、あるいは素子８
６，８７のＡｌ電極にＮｉ無電解メッキを施し、その後
Ｃｕメッキを形成する。導電ペーストとしては、Ａｇペ
ースト等を用いることができる。電極９０の形成の後、
図５１に示すように、完成した各画素チップ９１を金型
８１から容器９２内に取り出し、画像表示装置の組み立
て工程に供する。

【００５４】上述の各画素チップを作製する場合、発光
素子（ＬＥＤ）は、いわゆる樹脂形成チップの形にして
おき、予めある程度の面積を有する電極を形成しておけ
ば、画素チップの作製が容易である。そこで、以下にお
いては、発光素子を樹脂形成チップとするプロセスにつ
いて説明する。

【００５５】発光素子を樹脂形成チップとするために
は、例えば二段階拡大転写法により素子を再拝列する必
要がある。そこでこの二段階拡大転写法について説明す
る。二段階拡大転写法による素子の配列方法は、高集積
度をもって第一基板上に作成された素子を第一基板上で
素子が配列された状態よりは離間した状態となるように
一時保持用部材に転写し、次いで一時保持用部材に保持
された前記素子をさらに離間して第二基板上に転写する
二段階の拡大転写を行う。なお、本例では転写を２段階
としているが、素子を離間して配置する拡大度に応じて
転写を三段階やそれ以上の多段階とすることもできる。

【００５６】図５２はそれぞれ二段階拡大転写法の基本
的な工程を示す図である。まず、図５２の（ａ）に示す
第一基板１００上に、例えば発光素子のような素子１０
２を密に形成する。素子を密に形成することで、各基板
当たりに生成される素子の数を多くすることができ、製
品コストを下げることができる。第一基板１００は例え
ば半導体ウエハ、ガラス基板、石英ガラス基板、サファ
イア基板、プラスチック基板等の種々素子形成可能な基
板であるが、各素子１０２は第一基板１００上に直接形
成したものであっても良く、他の基板上で形成されたも
のを配列したものであっても良い。

【００５７】次に、図５２の（ｂ）に示すように、第一
基板１００から各素子１０２が一時保持用部材に転写さ
れ、この一時保持用部材の上に各素子１０２が保持され
る。このとき、同時に素子１０２毎に素子周りの樹脂の
被覆を行う。素子周りの樹脂の被覆は電極パッドを形成
し易くし、転写工程での取り扱いを容易にする等のため
に形成される。なお、隣接する素子１０２は例えば複数
の一時保持用部材間での転写等により選択分離を行うこ
とにより、最終的には一時保持用部材上で離間され、図
示のようにマトリクス状に配される。すなわち素子１０
２はｘ方向にもそれぞれ素子の間を広げるように転写さ
れるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を
広げるように転写される。このとき離間される距離は、
特に限定されず、一例として後続の工程での樹脂部形成
や電極パッドの形成を考慮した距離とすることができ
る。

【００５８】このような第一転写工程の後、図５２の
（ｃ）に示すように、一時保持用部材１０１上に存在す
る素子１０２は離間されていることから、各素子１０２
毎に電極パッドの形成が行われる。電極パッドの形成
は、後述するように、最終的な配線が続く第二転写工程
の後に行われるため、その際に配線不良が生じないよう
に比較的大き目のサイズに形成されるものである。な
お、図５２の（ｃ）には電極パッドは図示していない。
樹脂１０３で固められた各素子１０２に電極パッドを形
成することで樹脂形成チップ１０４が形成される。素子
１０２は平面上、樹脂形成チップ１０４の略中央に位置
するが、一方の辺や角側に偏った位置に存在するもので
あっても良い。

【００５９】次に、図５２の（ｄ）に示すように、第二
転写工程が行われる。この第二転写工程では一時保持用
部材１０１上でマトリクス状に配される素子１０２が樹
脂形成チップ１０４ごと更に離間するように第二基板１
０５上に転写される。第二転写工程においても、隣接す
る素子１０２は樹脂形成チップ１０４ごと離間され、図
示のようにマトリクス状に配される。すなわち素子１０
２はｘ方向にもそれぞれ素子の間を広げるように転写さ
れるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を
広げるように転写される。第二転写工程によって配置さ
れた素子のピッチは、当初の素子１０２間のピッチの略
整数倍となる。ここで第一基板１００から一時保持用部
材１０１での離間したピッチの拡大率をｎとし、一時保
持用部材１０１から第二基板１０５での離間したピッチ
の拡大率をｍとすると、略整数倍の値ＥはＥ＝ｎ×ｍで
表される。

【００６０】図５２に示した二段階拡大転写法において
は、素子間の距離を離間する工程が２工程であり、この
ような素子間の距離を離間する複数工程の拡大転写を行
うことで、実際は転写回数が減ることになる。すなわ
ち、例えば、ここで第一基板１００、１００ａから一時
保持用部材１０１、１０１ａでの離間したピッチの拡大
率を２（ｎ＝２）とし、一時保持用部材１０１、１０１
ａから第二基板１０５での離間したピッチの拡大率を２
（ｍ＝２）とすると、仮に一度の転写で拡大した範囲に
転写しようとしたときでは、最終拡大率が２×２の４倍
で、その二乗の１６回の転写すなわち第一基板のアライ
メントを１６回行う必要が生ずるが、本例の二段階拡大
転写法では、アライメントの回数は第一転写工程での拡
大率２の二乗の４回と第二転写工程での拡大率２の二乗
の４回を単純に加えただけの計８回で済むことになる。
即ち、同じ転写倍率を意図する場合においては、（ｎ＋
ｍ） ^２＝ｎ^２＋２ｎｍ＋ｍ^２であることから、必ず２ｎ
ｍ回だけ転写回数を減らすことができることになる。従
って、製造工程も回数分だけ時間や経費の節約となり、
特に拡大率の大きい場合に有益となる。なお、図５２に
示した二段階拡大転写法においては、素子１０２を例え
ば発光素子としているが、これに限定されず、他の素子
例えば制御素子であっても良い。

【００６１】上記第二転写工程においては、発光素子は
樹脂形成チップとして取り扱われ、一時保持用部材上か
ら第二基板にそれぞれ転写されるが、この樹脂形成チッ
プについて図５３及び図５４を参照して説明する。樹脂
形成チップ１１０は、離間して配置されている素子１１
１の周りを樹脂１１２で固めたものであり、このような
樹脂形成チップ１１０は、一時保持用部材から第二基板
に素子１１１を転写する場合に使用できるものである。
樹脂形成チップ１１０は略平板上でその主たる面が略正
方形状とされる。この樹脂形成チップ１１０の形状は樹
脂１１２を固めて形成された形状であり、具体的には未
硬化の樹脂を各素子１１１を含むように全面に塗布し、
これを硬化した後で縁の部分をダイシング等で切断する
ことで得られる形状である。

【００６２】略平板状の樹脂１１２の表面側と裏面側に
はそれぞれ電極パッド１１３，１１４が形成される。こ
れら電極パッド１１３，１１４の形成は全面に電極パッ
ド１１３，１１４の材料となる金属層や多結晶シリコン
層等の導電層を形成し、フォトリソグラフィー技術によ
り所要の電極形状にパターンニングすることで形成され
る。これら電極パッド１１３，１１４は発光素子である
素子１１１のｐ電極とｎ電極にそれぞれ接続するように
形成されており、必要な場合には樹脂１１２にビアホー
ル等が形成される。

【００６３】ここで電極パッド１１３，１１４は樹脂形
成チップ１１０の表面側と裏面側にそれぞれ形成されて
いるが、一方の面に両方の電極パッドを形成することも
可能であり、例えば薄膜トランジスタの場合ではソー
ス、ゲート、ドレインの３つの電極があるため、電極パ
ッドを３つ或いはそれ以上形成しても良い。電極パッド
１１３，１１４の位置が平板上ずれているのは、最終的
な配線形成時に上側からコンタクトをとっても重ならな
いようにするためである。電極パッド１１３，１１４の
形状も正方形に限定されず他の形状としても良い。

【００６４】このような樹脂形成チップ１１０を構成す
ることで、素子１１１の周りが樹脂１１２で被覆され平
坦化によって精度良く電極パッド１１３，１１４を形成
できるとともに素子１１１に比べて広い領域に電極パッ
ド１１３，１１４を延在でき、次の第二転写工程での転
写を吸着治具で進める場合には取り扱いが容易になる。
後述するように、最終的な配線が続く第二転写工程の後
に行われるため、比較的大き目のサイズの電極パッド１
１３，１１４を利用した配線を行うことで、配線不良が
未然に防止される。

【００６５】次に、図５５に本例の二段階拡大転写法で
使用される素子の一例としての発光素子の構造を示す。
図５５の（ａ）が素子断面図であり、図５５の（ｂ）が
平面図である。この発光素子はＧａＮ系の発光ダイオー
ドであり、たとえばサファイア基板上に結晶成長される
素子である。このようなＧａＮ系の発光ダイオードで
は、基板を透過するレーザ照射によってレーザアブレー
ションが生じ、ＧａＮの窒素が気化する現象にともなっ
てサファイア基板とＧａＮ系の成長層の間の界面で膜剥
がれが生じ、素子分離を容易なものにできる特徴を有し
ている。

【００６６】まず、その構造については、ＧａＮ系半導
体層からなる下地成長層１２１上に選択成長された六角
錐形状のＧａＮ層１２２が形成されている。なお、下地
成長層１２１上には図示しない絶縁膜が存在し、六角錐
形状のＧａＮ層１２２はその絶縁膜を開口した部分にＭ
ＯＣＶＤ法等によって形成される。このＧａＮ層１２２
は、成長時に使用されるサファイア基板の主面をＣ面と
した場合にＳ面（１−１０１面）で覆われたピラミッド
型の成長層であり、シリコンをドープさせた領域であ
る。このＧａＮ層１２２の傾斜したＳ面の部分はダブル
へテロ構造のクラッドとして機能する。ＧａＮ層１２２
の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層
１２３が形成されており、その外側にマグネシウムドー
プのＧａＮ層１２４が形成される。このマグネシウムド
ープのＧａＮ層１２４もクラッドとして機能する。

【００６７】このような発光ダイオードには、ｐ電極１
２５とｎ電極１２６が形成されている。ｐ電極１２５は
マグネシウムドープのＧａＮ層１２４上に形成されるＮ
ｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕ等の金
属材料を蒸着して形成される。ｎ電極１２６は前述の図
示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａ
ｕ等の金属材料を蒸着して形成される。なお、下地成長
層１２１の裏面側からｎ電極取り出しを行う場合は、ｎ
電極１２６の形成は下地成長層１２１の表面側には不要
となる。

【００６８】このような構造のＧａＮ系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、ＧａＮ系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にＣ面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子等であっても良い。

【００６９】次に、図５２に示す発光素子の配列方法を
応用した樹脂形成チップの製造の具体的手法について説
明する。発光素子は図５５に示したＧａＮ系の発光ダイ
オードを用いている。先ず、図５６に示すように、第一
基板１３１の主面上には複数の発光ダイオード１３２が
密な状態で形成されている。発光ダイオード１３２の大
きさは微小なものとすることができ、例えば一辺約２０
μｍ程度とすることができる。第一基板１３１の構成材
料としてはサファイア基板等のように発光ダイオード１
３２に照射するレーザの波長に対して透過率の高い材料
が用いられる。発光ダイオード１３２にはｐ電極等まで
は形成されているが最終的な配線は未だなされておら
ず、素子間分離の溝１３２ｇが形成されていて、個々の
発光ダイオード１３２は分離できる状態にある。この溝
１３２ｇの形成は例えば反応性イオンエッチングで行
う。

【００７０】次いで、第一基板１３１上の発光ダイオー
ド１３２を第１の一時保持用部材１３３上に転写する。
ここで第１の一時保持用部材１３３の例としては、ガラ
ス基板、石英ガラス基板、プラスチック基板等を用いる
ことができ、本例では石英ガラス基板を用いた。また、
第１の一時保持用部材１３３の表面には、離型層として
機能する剥離層１３４が形成されている。剥離層１３４
には、フッ素コート、シリコーン樹脂、水溶性接着剤
（例えばポリビニルアルコール：ＰＶＡ）、ポリイミド
等を用いることができるが、ここではポリイミドを用い
た。

【００７１】転写に際しては、図５６に示すように、第
一基板１３１上に発光ダイオード１３２を覆うに足る接
着剤（例えば紫外線硬化型の接着剤）１３５を塗布し、
発光ダイオード１３２で支持されるように第１の一時保
持用部材１３３を重ね合わせる。この状態で、図５７に
示すように第１の一時保持用部材１３３の裏面側から接
着剤１３５に紫外線（ＵＶ）を照射し、これを硬化す
る。第１の一時保持用部材１３３は石英ガラス基板であ
り、上記紫外線はこれを透過して接着剤１３５を速やか
に硬化する。

【００７２】このとき、第１の一時保持用部材１３３
は、発光ダイオード１３２によって支持されていること
から、第一基板１３１と第１の一時保持用部材１３３と
の間隔は、発光ダイオード１３２の高さによって決まる
ことになる。図５７に示すように発光ダイオード１３２
で支持されるように第１の一時保持用部材１３３を重ね
合わせた状態で接着剤１３５を硬化すれば、当該接着剤
１３５の厚さｔは、第一基板１３１と第１の一時保持用
部材１３３との間隔によって規制されることになり、発
光ダイオード１３２の高さによって規制される。すなわ
ち、第一基板１３１上の発光ダイオード１３２がスペー
サとしての役割を果たし、一定の厚さの接着剤層が第一
基板１３１と第１の一時保持用部材１３３の間に形成さ
れることになる。このように、上記の方法では、発光ダ
イオード１３２の高さにより接着剤層の厚みが決まるた
め、厳密に圧力を制御しなくとも一定の厚みの接着剤層
を形成することが可能である。

【００７３】接着剤４５を硬化した後、図５８に示すよ
うに、発光ダイオード１３２に対しレーザを第一基板１
３１の裏面から照射し、当該発光ダイオード１３２を第
一基板１３１からレーザアブレーションを利用して剥離
する。ＧａＮ系の発光ダイオード１３２はサファイアと
の界面で金属のＧａと窒素に分解することから、比較的
簡単に剥離できる。照射するレーザとしてはエキシマレ
ーザ、高調波ＹＡＧレーザ等が用いられる。このレーザ
アブレーションを利用した剥離によって、発光ダイオー
ド１３２は第一基板１３１の界面で分離し、一時保持用
部材１３３上に接着剤１３５に埋め込まれた状態で転写
される。

【００７４】図５９は、上記剥離により第一基板１３１
を取り除いた状態を示すものである。このとき、レーザ
にてＧａＮ系発光ダイオードをサファイア基板からなる
第一基板１３１から剥離しており、その剥離面にＧａ１
３６が析出しているため、これをエッチングすることが
必要である。そこで、ＮａＯＨ水溶液もしくは希硝酸等
によりウエットエッチングを行い、図６０に示すよう
に、Ｇａ１３６を除去する。さらに、酸素プラズマ（Ｏ
_２プラズマ）により表面を清浄化し、図６１に示すよう
に、ダイシングにより接着剤１３５をダイシング溝１３
７によって切断し、発光ダイオード１３２毎にダイシン
グした後、発光ダイオード１３２の選択分離を行なう。
ダイシングプロセスは通常のブレードを用いたダイシン
グ、２０μｍ以下の幅の狭い切り込みが必要なときには
上記レーザを用いたレーザによる加工を行う。

【００７５】発光ダイオード１３２を選択分離するに
は、先ず、図６２に示すように、清浄化した発光ダイオ
ード１３２上にＵＶ接着剤１３８を塗布し、この上に第
２の一時保持用部材１３９を重ねる。この第２の一時保
持用部材１３９も、先の第１の一時保持用部材１３３と
同様、ガラス基板、石英ガラス基板、プラスチック基板
等を用いることができ、本例では石英ガラス基板を用い
た。また、この第２の一時保持用部材１３９の表面にも
ポリイミド等からなる剥離層１４０を形成しておく。

【００７６】次いで、図６３に示すように、転写対象と
なる発光ダイオード１３２ａに対応した位置にのみ第１
の一時保持用部材１３３の裏面側からレーザを照射し、
レーザアブレーショによりこの発光ダイオード１３２ａ
を第１の一時保持用部材１３３から剥離する。それと同
時に、やはり転写対象となる発光ダイオード１３２ａに
対応した位置に、第２の一時保持用部材１３９の裏面側
から紫外線（ＵＶ）を照射してＵＶ露光を行い、この部
分のＵＶ接着剤１３８を硬化する。その後、第２の一時
保持用部材１３９を第１の一時保持用部材１３３から引
き剥がすと、図６４に示すように、上記転写対象となる
発光ダイオード１３２ａのみが選択的に分離され、第２
の一時保持用部材１３９上に転写される。

【００７７】上記選択分離後、図６５に示すように、転
写された発光ダイオード１３２を覆って樹脂を塗布し、
樹脂層１４１を形成する。さらに、図６６に示すよう
に、酸素プラズマ等により樹脂層１４１の厚さを削減
し、図６７に示すように、発光ダイオード１３２に対応
した位置にレーザの照射によりビアホール１４２を形成
する。ビアホール１４２の形成には、エキシマレーザ、
高調波ＹＡＧレーザ、炭酸ガスレーザ等を用いることが
できる。このとき、ビアホール１４２は例えば約３〜７
μｍの径を開けることになる。

【００７８】次に、上記ビアホール１４２を介して発光
ダイオード１３２のｐ電極と接続されるアノード側電極
パッド１４３を形成する。このアノード側電極パッド１
４３は、例えばＮｉ／Ｐｔ／Ａｕ等で形成する。図６８
は、発光ダイオード１３２を第２の一時保持用部材１３
９に転写して、アノード電極（ｐ電極）側のビアホール
１４２を形成した後、アノード側電極パッド１４３を形
成した状態を示している。

【００７９】上記アノード側電極パッド１４３を形成し
た後、反対側の面にカソード側電極を形成するため、第
３の一時保持用部材１４４への転写を行う。第３の一時
保持用部材１４４も、例えば石英ガラス等からなる。転
写に際しては、図６９に示すように、アノード側電極パ
ッド１４３を形成した発光ダイオード１３２、さらには
樹脂層１４１上に接着剤１４５を塗布し、この上に第３
の一時保持用部材１４４を貼り合せる。この状態で第２
の一時保持用部材１３９の裏面側からレーザを照射する
と、石英ガラスからなる第２の一時保持用部材１３９
と、当該第２の一時保持用部材１３９上に形成されたポ
リイミドからなる剥離層１４０の界面でレーザアブレー
ションによる剥離が起き、剥離層１４０上に形成されて
いる発光ダイオード１３２や樹脂層１４１は、第３の一
時保持用部材１４４上に転写される。図７０は、第２の
一時保持用部材１３９を分離した状態を示すものであ
る。

【００８０】カソード側電極の形成に際しては、上記の
転写工程を経た後、図７１に示すＯ _２プラズマ処理によ
り上記剥離層１４０や余分な樹脂層１４１を除去し、発
光ダイオード１３２のコンタクト半導体層（ｎ電極）を
露出させる。発光ダイオード１３２は一時保持用部材１
４４の接着剤５５によって保持された状態で、発光ダイ
オード１３２の裏面がｎ電極側（カソード電極側）にな
っていて、図７２に示すように電極パッド１４６を形成
すれば、電極パッド１４６は発光ダイオード１３２の裏
面と電気的に接続される。その後、電極パッド１４６を
パターニングする。このときのカソード側の電極パッド
は、例えば約６０μｍ角とすることができる。電極パッ
ド１４６としては透明電極（ＩＴＯ、ＺｎＯ系等）もし
くはＴｉ／Ａｌ／Ｐｔ／Ａｕ等の材料を用いる。透明電
極の場合は発光ダイオード１３２の裏面を大きく覆って
も発光をさえぎることがないので、パターニング精度が
粗く、大きな電極形成ができ、パターニングプロセスが
容易になる。

【００８１】次に、上記樹脂層１４１や接着剤１４５に
よって固められた発光ダイオード１３２を個別に切り出
し、上記樹脂形成チップの状態にする。切り出しは、例
えばレーザダイシングにより行えばよい。図７３は、レ
ーザダイシングによる切り出し工程を示すものである。
レーザダイシングは、レーザのラインビームを照射する
ことにより行われ、上記樹脂層１４１及び接着剤１４５
を第３の一時保持用部材１４４が露出するまで切断す
る。このレーザダイシングにより各発光ダイオード１３
２は所定の大きさの樹脂形成チップとして切り出され、
前述の画素チップ作製工程へと移行される。

【００８２】

【発明の効果】以上の説明からも明らかなように、本発
明によれば、発光素子と制御素子とを電子部品（画素チ
ップ）として一括して取り扱うことができ、その実装を
容易なものとすることができる。また、本発明によれ
ば、基板への実装前に発光素子の検査を行うことも可能
であり、さらに、全ての画素チップを同一形状として、
リペアチップを別途用意することなく、容易に不良素子
（発光素子及び制御素子）を修復することが可能であ
る。

【００８３】また、本発明の画像表示装置は、画素チッ
プがフェースダウンで形成されるディスプレイであるた
め、画素チップを画素ピッチぎりぎりまで大きくするこ
とができ、各素子をマウントする面積や再配線する領域
を大きく取ることができ、且つ、配線幅やバンプ径も大
きくすることができるので、接続信頼性を大幅に向上す
ることが可能である。さらに、本発明の画像表示装置
は、画素チップ単位で実装し、ディスプレイ化するの
で、画素チップ毎の検査を各プロセスに入れることで、
無欠陥ディスプレイを作製することが可能である。

【図面の簡単な説明】

【図１】本発明を適用した画素チップの一例を示す概略
平面図である。

【図２】図１に示す画素チップの側面図である。

【図３】図１に示す画素チップにおける配線構造を示す
概略平面図である。

【図４】画素チップが実装される基板上に形成される配
線パターンの一例を示す概略平面図である。

【図５】画素チップのマウント状態を示す概略平面図で
ある。

【図６】画素チップのディスプレイ基板への実装構造の
一例を示す概略側面図である。

【図７】画素チップのディスプレイ基板への実装構造の
他の例を示す概略側面図である。

【図８】画素チップの作製プロセスの一例を工程順に示
すものであり、第１の転写基板の素子形成基板への重ね
合わせ工程を示す概略断面図である。

【図９】素子の選択転写工程を示す概略断面図である。

【図１０】第２の転写基板の貼り合わせ工程を示す概略
断面図である。

【図１１】第１の転写基板を剥離した状態を示す概略断
面図である。

【図１２】裏面電極形成工程を示す概略断面図である。

【図１３】第３の転写基板の貼り合わせ工程を示す概略
断面図である。

【図１４】第２の転写基板の剥離工程を示す概略断面図
である。

【図１５】接着剤のエッチバック工程を示す概略断面図
である。

【図１６】ビア形成工程を示す概略断面図である。

【図１７】配線形成工程を示す概略断面図である。

【図１８】素子間の配線形成工程を示す概略断面図であ
る。

【図１９】第４の転写基板の貼り合わせ工程を示す概略
断面図である。

【図２０】第３の転写基板の剥離工程を示す概略断面図
である。

【図２１】バンプ形成用配線の形成工程を示す概略断面
図である。

【図２２】バンプ形成工程を示す概略断面図である。

【図２３】第４の転写基板の剥離工程を示す概略断面図
である。

【図２４】ディスプレイ基板への実装工程を示す概略断
面図である。

【図２５】光取り出し方向を逆にした画素チップの作製
工程を示すものであり、バンプ形成用配線の形成工程を
示す概略断面図である。

【図２６】バンプ形成工程を示す概略断面図である。

【図２７】第４の転写基板の剥離工程を示す概略断面図
である。

【図２８】ディスプレイ基板への実装工程を示す概略断
面図である。

【図２９】複数の素子が同一平面に存在する画素チップ
の一例を示す概略断面図である。

【図３０】複数の素子を異なる面上に配した画素チップ
の一例を示す概略断面図である。

【図３１】各素子のシートへの載置状態を示す概略斜視
図である。

【図３２】球形の画素チップの一例を示す概略断面図で
ある。

【図３３】球形の画素チップの基板上への散布状態を示
す概略断面図である。

【図３４】画素チップの整列状態を示す概略断面図であ
る。

【図３５】磁石を入れた基板による画素チップの整列状
態を示す概略断面図である。

【図３６】球形の画素チップの固定状態を示す概略断面
図である。

【図３７】配線形成工程を示す要部概略断面図である。

【図３８】球形の画素チップへのバンプ形成工程を示す
概略断面図である。

【図３９】ディスプレイ基板への実装工程を示す概略断
面図である。

【図４０】絶縁層による被覆工程を示す概略断面図であ
る。

【図４１】球形の画素チップの作製工程を工程順に示す
ものであり、使用する金型の構造を示す概略断面図であ
る。

【図４２】微小ボールの挿入工程を示す概略断面図であ
る。

【図４３】接着剤の充填工程を示す概略断面図である。

【図４４】接着剤の硬化工程を示す概略断面図である。

【図４５】接着剤層形成工程を示す概略断面図である。

【図４６】素子のダイボンディング工程を示す概略断面
図である。

【図４７】第２の金型への接着剤充填工程を示す概略断
面図である。

【図４８】金型接合工程を示す概略断面図である。

【図４９】金型取り外し工程を示す概略断面図である。

【図５０】電極形成工程を示す概略断面図である。

【図５１】画素チップ取り出し工程を示す概略断面図で
ある。

【図５２】素子の配列方法を示す模式図である。

【図５３】樹脂形成チップの概略斜視図である。

【図５４】樹脂形成チップの概略平面図である。

【図５５】発光素子の一例を示す図であって、（ａ）は
断面図、（ｂ）は平面図である。

【図５６】第１の一時保持用部材の接合工程を示す概略
断面図である。

【図５７】ＵＶ接着剤硬化工程を示す概略断面図であ
る。

【図５８】レーザアブレーション工程を示す概略断面図
である。

【図５９】第一基板の分離工程を示す概略断面図であ
る。

【図６０】Ｇａ除去工程を示す概略断面図である。

【図６１】素子分離溝形成工程を示す概略断面図であ
る。

【図６２】第２の一時保持用部材の接合工程を示す概略
断面図である。

【図６３】選択的なレーザアブレーション及びＵＶ露光
工程を示す概略断面図である。

【図６４】発光ダイオードの選択分離工程を示す概略断
面図である。

【図６５】樹脂による埋め込み工程を示す概略断面図で
ある。

【図６６】樹脂層厚削減工程を示す概略断面図である。

【図６７】ビア形成工程を示す概略断面図である。

【図６８】アノード側電極パッド形成工程を示す概略断
面図である。

【図６９】レーザアブレーション工程を示す概略断面図
である。

【図７０】第２の一時保持用部材の分離工程を示す概略
断面図である。

【図７１】コンタクト半導体層露出工程を示す概略断面
図である。

【図７２】カソード側電極パッド形成工程を示す概略断
面図である。

【図７３】レーザダイシング工程を示す概略断面図であ
る。

【符号の説明】

１，３０，６０，９１ 画素チップ、２ａ，２ｂ，２
ｃ，６１ 発光素子、３，６２ 制御素子、４，６３
モールド樹脂、６ 電極パッド

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C094 AA41 AA43 AA52 BA12 BA23 CA19 CA24 DA01 DB01 DB03 DB05 FA02 GB10 5F041 AA36 AA41 AA42 CA40 CA49 CA57 CA65 CA74 CA77 CA85 CB36 DA03 DA12 DA13 DA19 DA43 DA82 DB08 FF06 5G435 AA17 AA19 BB04 CC09 CC12 EE34 EE37 EE42 FF13 KK05

Claims (30)

【特許請求の範囲】
1. 【請求項１】 発光素子とこれを制御する制御素子とが
   一体化され、チップ部品化されていることを特徴とする
   電子部品。
2. 【請求項２】 上記発光素子及び制御素子は、樹脂に埋
   め込まれてチップ部品化されていることを特徴とする請
   求項１記載の電子部品。
3. 【請求項３】 上記樹脂が透明樹脂であることを特徴と
   する請求項２記載の電子部品。
4. 【請求項４】 上記発光素子に対応して透明樹脂からな
   る光照射部が設けられていることを特徴とする請求項１
   記載の電子部品。
5. 【請求項５】 上記発光素子として、赤色発光素子、緑
   色発光素子、青色発光素子を備えることを特徴とする請
   求項１記載の電子部品。
6. 【請求項６】 上記発光素子と制御素子間の配線が形成
   されていることを特徴とする請求項１記載の電子部品。
7. 【請求項７】 外部回路との接続用の電極パッドが形成
   されていることを特徴とする請求項１記載の電子部品。
8. 【請求項８】 上記電極パッドは、半田バンプにより形
   成されていることを特徴とする請求項７記載の電子部
   品。
9. 【請求項９】 平板状のチップ部品とされていることを
   特徴とする請求項１記載の電子部品。
10. 【請求項１０】 略球形のチップ部品とされていること
    を特徴とする請求項１記載の電子部品。
11. 【請求項１１】 実装方向を制御するための微小ボール
    を内蔵することを特徴とする請求項１０記載の電子部
    品。
12. 【請求項１２】 転写技術によって発光素子及びこれを
    制御する制御素子を樹脂中に埋め込み、配線形成及び電
    極形成を行うことを特徴とする電子部品の製造方法。
13. 【請求項１３】 レーザアブレーションにより基板から
    転写対象となる発光素子を選択的に剥離することを特徴
    とする請求項１２記載の電子部品の製造方法。
14. 【請求項１４】 上記発光素子及び制御素子の電極に対
    応してビアを形成し、当該ビアに対応して配線を形成す
    ることを特徴とする請求項１２記載の電子部品の製造方
    法。
15. 【請求項１５】 発光素子が搭載されたシートと、発光
    素子を制御する制御素子が搭載されたシートとを重ね合
    わせ、一体化することを特徴とする電子部品の製造方
    法。
16. 【請求項１６】 発光素子が搭載されたシートとして、
    赤色発光素子が搭載されたシート、緑色発光素子が搭載
    されたシート、及び青色発光素子が搭載されたシートを
    用意し、これらを上記制御素子が搭載されたシートと重
    ね合わせ、一体化することを特徴とする請求項１５記載
    の電子部品の製造方法。
17. 【請求項１７】 第１の基板に形成された略半球形状の
    凹部に樹脂を充填し、この上に発光素子及び発光素子を
    制御する制御素子を配置した後、略半球状の凹部に樹脂
    を充填した第２の基板を重ね合わせて略球形状とするこ
    とを特徴とする電子部品の製造方法。
18. 【請求項１８】 上記第１の基板に形成された略半球状
    の凹部に重りとなる金属ボールを入れておくことを特徴
    とする請求項１７記載の電子部品の製造方法。
19. 【請求項１９】 発光素子とこれを制御する制御素子と
    が一体化されチップ部品化されてなる電子部品を画素チ
    ップとし、当該画素チップが基板上にマトリクス状に配
    列されていることを特徴とする画像表示装置。
20. 【請求項２０】 各画素チップは、発光素子として、赤
    色発光素子、緑色発光素子、青色発光素子を備えること
    を特徴とする請求項１９記載の画像表示装置。
21. 【請求項２１】 上記各画素チップは、平板状のチップ
    部品とされていることを特徴とする請求項１９記載の画
    像表示装置。
22. 【請求項２２】 上記画素チップは、フェースダウンに
    より基板上に実装されていることを特徴とする請求項２
    １記載の画像表示装置。
23. 【請求項２３】 上記画素チップは、上記基板上におい
    て封止材により封止されていることを特徴とする請求項
    ２１の画像表示装置。
24. 【請求項２４】 上記封止材は、ブラックマトリックス
    として機能することを特徴とする請求項２３記載の画像
    表示装置。
25. 【請求項２５】 上記封止材として、黒色の接着剤を用
    いたことを特徴とする請求項２４記載の画像表示装置。
26. 【請求項２６】 上記各画素チップは、略球形のチップ
    部品とされていることを特徴とする請求項１９記載の画
    像表示装置。
27. 【請求項２７】 上記各画素チップは、微小ボールを内
    蔵していることを特徴とする請求項２６記載の画像表示
    装置。
28. 【請求項２８】 上記微小ボールを重りとして実装の際
    の向きが規制されていることを特徴とする請求項２７記
    載の画像表示装置。
29. 【請求項２９】 上記微小ボールが磁性体よりなり、磁
    力により各画素チップの実装の際の向きが規制されてい
    ることを特徴とする請求項２７記載の画像表示装置。
30. 【請求項３０】 各画素チップに対応して上記基板に略
    半球状の凹部が形成されていることを特徴とする請求項
    ２６記載の画像表示装置。