JPH08139367A - 光半導体装置 - Google Patents

光半導体装置

Info

Publication number
JPH08139367A
JPH08139367A JP27951894A JP27951894A JPH08139367A JP H08139367 A JPH08139367 A JP H08139367A JP 27951894 A JP27951894 A JP 27951894A JP 27951894 A JP27951894 A JP 27951894A JP H08139367 A JPH08139367 A JP H08139367A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor device
substrate
chip
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27951894A
Other languages
English (en)
Other versions
JP3193838B2 (ja
Inventor
Yasuo Yoshioka
靖雄 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27951894A priority Critical patent/JP3193838B2/ja
Publication of JPH08139367A publication Critical patent/JPH08139367A/ja
Application granted granted Critical
Publication of JP3193838B2 publication Critical patent/JP3193838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 高密度の配線および実装を行うことができ、
かつ装置の小型化を図ることができる光半導体装置を提
供する。 【構成】 光半導体装置21における基板11は、一方
表面1a側から他方表面1b側に向けて開口面積が増大
するようにスリット6が形成される。LEDチップ3
は、発光部をスリット6に向け、かつバンプ10a,1
0bが配線パターン15,16に導電性ペースト11を
介して電気的に接続され、各ICチップ4,7によって
駆動される。LEDチップ3の発光部から出射される光
は、スリット6を通過して出射方向18へと出射され
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、家電製品やゲーム機器
などの民生機器、コンピュータ、ワードプロセッサおよ
びファクシミリ装置などの情報通信機器、自動車用など
に使用される光半導体装置に関し、特に高精細な表示を
行い、かつ小型・軽量であるLEDアレイなどの光半導
体装置に関する。
【0002】
【従来の技術】従来のLED(Light Emitting Diode)
表示装置におけるLEDチップの基板へのLEDの搭載
方法としては、第1の方法としてワイヤーボンドアッセ
ンブルによる搭載法があり、第2の方法としてフェイス
ダウンボンディングによる搭載法がある。
【0003】図12は第1の搭載法であるワイヤーボン
ドアッセンブルによってLEDチップが搭載された光半
導体装置111の平面図であり、図13は図12におけ
る切断面線XIII−XIIIから見た断面図であり、
図14は図12における切断面線XIV−XIVから見
た断面図である。
【0004】光半導体装置111は、ガラスエポキシな
どによって形成される硬質基板100とカバー104と
を含んで構成される。硬質基板100には、半導体装置
111を他の部材に固定するための取付穴105が硬質
基板100の4隅に設けられ、また一方表面100aに
は所定の配線パターン109が形成される。硬質基板1
00の一方表面100aにはLEDチップ101が、硬
質基板100の一方表面100aの中央部または任意の
位置で、かつ配線パターン109上に導電性ペースト1
10によって実装される。さらに、LEDチップ101
の両側に、それぞれIC(集積回路)チップ102が導
電性ペースト110によって基板パターン109上に実
装される。各ICチップ102には、導線112を介し
て外部からLEDチップ101を駆動するための電流が
供給される。LEDチップ101と各ICチップ102
とをそれぞれ導線103によって電気的に接続すること
でLEDチップ101の発光状態を制御することができ
る。
【0005】硬質基板100上に実装された各構成要素
を覆うように、透光性の材料によって形成されるカバー
104を設置する。カバー104によって各構成要素は
外界から保護される。また、カバー104によって各構
成要素は外界から保護されるので各構成要素が腐食しな
い。LEDチップ101は、駆動用の電流が供給される
ことによって矢符113で示される出射方向へと、カバ
ー104を介して光を出射する。
【0006】図15は第2の搭載法であるフェイスダウ
ンボンディング方式によってLEDチップが搭載された
光半導体装置121の平面図であり、図16は図15に
おける切断面線XVI−XVIから見た断面図であり、
図17は図15における切断面線XVII−XVIIか
ら見た断面図である。
【0007】光半導体装置121はガラス基板106
と、ガラス基板106を取付ける取付枠107と、カバ
ー125とを含んで構成される。ガラス基板106の一
方表面106aには所定の配線パターン126が形成さ
れる。
【0008】LEDチップ122および各ICチップ1
23は、前述した第1の搭載法における構成要素である
LEDチップ101および各ICチップ102とそれぞ
れ機能的には同一であるが、接続用の電極に直径20〜
30μm程度の大きさである凸状のバンプ124が形成
される。
【0009】LEDチップ122は、ガラス基板106
の一方表面106aにおける中央部または任意の位置に
形成された配線パターン126にバンプ124が導電性
ペースト127を介して電気的に接続される。また、各
ICチップ123は、LEDチップ122の両側に導電
性ペースト110を介して、バンプ124をガラス基板
106の一方表面106aに向けて、配線パターン12
6上に搭載される。
【0010】上述のようにガラス基板106上に搭載さ
れた各構成要素を保護するために、各構成要素を覆うよ
うにカバー125を設置する。取付枠107はガラス基
板106を囲む大きさに形成され、取付枠107の中央
部にガラス基板106が嵌まり込む。取付枠107に
は、中央部に前記ガラス基板106に搭載されたLED
チップ122に沿って、一方表面107aからガラス基
板106まで到達するように透孔107bが形成され
る。さらに、取付枠107の両端部にはそれぞれ2つず
つ取付穴108が形成される。
【0011】
【発明が解決しようとする課題】高品位な表示を実現す
るためには表示ドット数の増加および表示密度の向上が
必要となるが、第1の搭載法であるワイヤーボンディン
グ方式によって各チップが接続された光半導体装置11
1では、表示ドット数が増加するとICチップ102と
LEDチップ101とを接続する導線103の本数が増
加し、また表示密度が高くなると導線103の接続が難
しくなるので、接続不良の発生する割合が高くなり歩留
りの低下を招く。
【0012】第2の搭載法であるフェイスダウンボンデ
ィング方式によって各チップが搭載された光半導体装置
121では、各チップを配設する基板材料がガラスであ
るために、光半導体装置121を他の部材に取付ける場
合に必要となる取付穴の形成などの2次加工が難しい。
したがって、光半導体装置121を他の部材に取付ける
にはガラス基板106とは別に取付穴108を形成した
取付枠107が必要となり、構成部品の数が増え作業工
程数も増加する。また、ガラス基板106は基板パター
ンを両面に形成することが困難であるので基板の片面に
しか配線を行うことができず、設計上の制約が生じてお
り、光半導体装置121の小型化が図りにくい。また、
ガラス基板106は重量が重くなるので光半導体装置1
21の軽量化が図りにくい。
【0013】本発明の目的は、高密度の配線および実装
を容易に行うことができ、かつ装置の小型化および軽量
化を図ることができる光半導体装置を提供することであ
る。
【0014】
【課題を解決するための手段】本発明は、表面に光半導
体素子および接続用バンプを備える光半導体チップと、
光半導体素子に対応する開口形状の透孔および接続用バ
ンプに対応する電極パッドが一方表面側に設けられ、前
記透孔は他方表面側に向かって開口面積が増大するよう
に形成される合成樹脂成型基板とを含み、前記光半導体
チップは、前記合成樹脂成型基板上に接続用バンプと電
極パッドとの間のフェイスダウンボンディングによって
搭載されることを特徴とする光半導体装置である。また
本発明は、前記光半導体チップには、光半導体素子とし
てLEDアレイが形成され、前記合成樹脂成型基板に
は、LEDアレイを構成する複数のLED素子に個別的
に対応して、複数のスリット状の透孔が形成されること
を特徴とする。また本発明は、前記合成樹脂成型基板の
透孔には、光透過性の合成樹脂が充填されることを特徴
とする。
【0015】
【作用】本発明に従えば、光半導体装置は一方表面側か
ら他方表面側に向かって開口面積が増大するように形成
される透孔と、所定の間隔をあけて形成される電極パッ
ドとを備える合成樹脂成型基板上に、表面に光半導体素
子および接続用バンプを備える光半導体チップを、前記
電極パッドと接続用バンプとの間のフェイスダウンボン
ディングによって搭載する。したがって、光半導体チッ
プの光半導体素子から出射される光は、合成樹脂成型基
板に設けられた透孔を通って外部に出射される。
【0016】また好ましくは、前記光半導体チップには
光半導体素子としてLEDアレイが形成され、光半導体
チップが搭載される前記合成樹脂成型基板には、LED
アレイを構成する複数のLED素子に個別的に対応する
ように複数のスリット状の透孔が形成される。したがっ
て、LEDアレイを構成するそれぞれのLED素子から
出射される光がそれぞれ対応する透孔から外部へと出射
される。
【0017】さらに好ましくは、前記合成樹脂成型基板
の透孔には光透過性の合成樹脂が充填される。したがっ
て前記透孔からゴミおよび異物が侵入することを防止
し、光半導体チップを外界から保護することができる。
【0018】
【実施例】図1は本発明の第1実施例である光半導体装
置21の平面図であり、図2は図1における切断面線I
I−IIから見た断面図であり、図3は図1における切
断面線III−IIIから見た断面図である。
【0019】光半導体装置21は、基板1と、カバー2
と、LEDチップ3と、ICチップ4,7とを含んで構
成される。光半導体装置21においては、高密度の実装
を行うためにフェイスダウン方式によって各素子を実装
した。基板1は後述するようにして成型され、中央部に
は基板1の短辺方向に向けて形成されたテーパ状のスリ
ット6が設けられる。また、基板1の4隅の近傍にはそ
れぞれ挿通孔5が設けられる。光半導体装置21を他部
材に取付けるときには、挿通孔5にボルトなどが挿通さ
れることによって固定される。基板1には所定のパター
ンである配線パターン9,14,15,16が形成され
る。
【0020】LEDチップ3には、接続用の電極に直径
20〜30μm程度である導電性の凸状のバンプ10
a,10bが形成される。同様に、ICチップ4;7に
はそれぞれバンプ12a,12b;13a,13bが形
成される。LEDチップ3は、スリット6の両側でバン
プ10a,10bをそれぞれ配線パターン15,16に
対向させ、導電性ペースト11を介して配線パターン1
5,16と電気的に接続される。ICチップ4は、バン
プ12bを配線パターン15に向け、バンプ12aを配
線パターン14に向け、導電性ペースト11を介してそ
れぞれ電気的に接続される。ICチップ7は、バンプ1
3aを配線パターン16に向け、バンプ13bを配線パ
ターン9に向け、導電性ペースト11を介してそれぞれ
電気的に接続される。
【0021】図4は、光半導体装置21におけるLED
チップ3周辺の平面図である。ICチップ4とLEDチ
ップ3とは複数本の配線パターン15a,15b,15
c,15d,…によって接続され、ICチップ7とLE
Dチップ3とは複数本の配線パターン16a,16b,
16c,16d,…によって接続される。LEDチップ
3にはLEDチップ3の長辺方向に向かって複数個の発
光部8が形成されており、それぞれの発光部8a,8
b,8c,…から出射された光はスリット6を通過して
矢符18で示す出射方向へと出射される。
【0022】上述のように各構成要素が設けられた基板
1上に各構成要素を保護するためのカバー2を設ける。
LEDチップ3から出射される光は、基板1に設けられ
たスリット6から出射方向18に向かって外部へと放出
されるために、カバー2は光の透過には関係がなくな
り、透光性の材料を用いなくてもよい。
【0023】光半導体装置21においては、高密度の配
線、実装を実現するために基板1とそれぞれのチップと
の接続をフェイスダウンボンディング方式によって行
う。フェイスダウンボンディング方式によってそれぞれ
のチップを基板1に実装するためには、基板1は光を透
過することができ、かつ回路形成が容易であることが必
要となる。また、2次加工性を確保し、さらに軽量化を
図るために基板1の材料としてガラス以外の材料を用い
る。基板1の材料として透明材であるポリカーボネイト
材もしくはアクリル材を用いた場合、両者とも熱可塑性
の樹脂であるので成型は可能であるが、樹脂表面のめっ
き密着強度が低く配線パターンを形成することができな
い。そのため、樹脂表面の密着強度が高い液晶ポリマ材
などを基板1の材料とし、発光部に該当する部分に光を
通過させるためのスリット6を基板1の成型時に設け
る。基板1を成型する際には、成型樹脂は高流動性の樹
脂を用い、成型圧を高めに設定して充填不足が起きない
ようにする。
【0024】スリット6を設けた基板1を成型する際に
用いる金型の歯は、スリット6の幅が狭いために強度が
低下する。また、スリット6となる部分に応力が集中し
ているため、金型を抜くときそれぞれのチップを実装す
る表面側が盛り上がってしまう。そのために、スリット
6の形状を一方表面1a側から他方表面1b側に向けて
開口面積が増大するように形成する。たとえば、基板1
の厚さが1.0mmとした場合、発光部側である一方表
面1a側のスリット幅を150〜200μm、外部開口
部である他方表面1b側のスリット幅を300〜400
μmとすると、一方表面1aにおけるスリット6周辺の
面精度が損なわれることはない。また、同時に金型の歯
の根元の部分に向かって幅広の形状となるので、金型の
耐久性が向上する。
【0025】上述のように成型された基板1に、MID
(Molded Interconnection Device)と呼ばれる手法に
よって配線パターン9,14,15,16を形成する。
光半導体装置21において求められるようなファインパ
ターンの形成は、MIDの1つであるフォトプロセスを
使用するPSP(Photo Selective Plating)法によって
行う。PSP法においては、まず射出成型された基板に
接着促進剤および感光剤を塗布し、めっきの核となる部
分を選択形成する。次に、紫外線によって露光してポジ
ティブパターンを形成する。さらにポジティブパターン
以外の部分を定着させ、無電解めっきによって配線パタ
ーンを形成する。
【0026】前述したように基板1は成型されるので、
従来では成型後に設けていた取付け部品などを成型時に
作り込むことが可能となる。
【0027】図5は本発明の第1実施例における他の構
成例である光半導体装置22の平面図であり、図6は図
5における切断面線VI−VIから見た断面図であり、
図7は図5における切断面面VII−VIIから見た断
面図である。
【0028】光半導体装置22において、前述した光半
導体装置21と同一の構成要素には同一の参照符を付し
て説明を省略する。光半導体装置22においては、挿通
孔5に連通する挿通孔を有する円環状の台座23が基板
1と一体的に形成される。台座23を設けることによっ
て、光半導体装置22を他の部材に取付ける際に、カバ
ー2との高さの差が小さくなるので、基板1と他の部材
との間にさらに他の部材を挟み込まなくても取付けが容
易に行えるようになる。このように基板1は、必要に応
じて形状を任意に加工することができるので、取付け部
品の削減および簡素化を図ることができる。
【0029】以上のように本実施例によれば、光半導体
装置21,22において、LEDチップ3は、基板1に
設けられたテーパ状のスリット6に発光部8を向けて当
該スリット6をまたいで配線パターン15,16にフェ
イスダウンボンディングによって接続され、各ICチッ
プ4,7から電流を供給されることで光を出射方向18
へと出射するので、各構成要素同士を導線を用いずに接
続することができるので高密度の配線および実装を行う
ことができる。
【0030】図8は、本発明の第2実施例である光半導
体装置24の断面図である。光半導体装置24において
前述した第1実施例における光半導体装置21と同一の
構成要素には同一の参照符を付して説明を省略する。本
実施例における光半導体装置24の特徴は、基板1に設
けられたスリット6およびLEDチップ3とICチップ
4,7との隙間などを透光性樹脂25で充填することで
ある。光半導体装置24においてLEDチップ3から出
た光は、スリット6に充填された透光性樹脂25を介し
て出射方向18へと出射される。
【0031】上述のように光半導体装置24を構成する
ことによって、LEDチップ3およびICチップ4,7
と基板1との隙間が透光性樹脂25で充填されているの
で外部から加えられる力によってLEDチップ3および
ICチップ4,7が配線パターンから外れるのを防止す
ることができる。また、スリット6から光半導体装置2
4内にゴミおよび異物が侵入することを防ぐことができ
る。
【0032】図9は、本発明の第3実施例である光半導
体装置28の断面図である。光半導体装置28において
前述した第1実施例における光半導体装置21と同一の
構成要素には同一の参照符を付して説明は省略する。
【0033】本実施例における光半導体装置28の特徴
は、基板1上に設けられた各構成要素をカバー2を用い
ずに透光性樹脂25によって覆って保護している点であ
る。また、スリット6は透光性樹脂25によって充填さ
れる。透光性樹脂25の材料としては、カバー2の代わ
りとなり、強度および腐食防止に優れた材料を選ぶこと
が望ましい。光半導体装置28においてLEDチップ3
から出た光は、スリット6に充填された透光性樹脂25
を介して出射方向18へと出射される。
【0034】上述のように光半導体装置28を構成する
ことによって、カバー2を取付けなくてもすむようにな
り、また光半導体装置28のそれぞれの構成要素が透光
性樹脂25によって互いに固着されるので、外部から加
えられる力によってLEDチップ3およびICチップ
4,7が配線パターンから外れるのを防止することがで
きる。
【0035】図10は、本発明の第4実施例である光半
導体装置31の断面図である。光半導体装置31におい
て前述した第1実施例における光半導体装置21と同一
の構成要素には同一の参照符を付して説明を省略する。
【0036】本実施例における光半導体装置31の特徴
は、スリット6に充填される透光性樹脂25を基板1の
他方表面1b側へと凸状に盛り上げで形成することであ
る。
【0037】上述のように光半導体装置31を構成する
ことによって、LEDチップ3から出た光は透光性樹脂
25のレンズ作用によって一定の大きさにまとめられ出
射方向18へと出射される。また、LEDチップ3およ
びICチップ4,7の隙間が透光性樹脂25で充填され
ているので外部から加えられる力によってLEDチップ
3およびICチップ4,7が配線パターンから外れるの
を防止することができる。
【0038】図11は、本発明の第5実施例である光半
導体装置34の断面図である。光半導体装置34におい
て、前述した第1実施例における光半導体装置21と同
一の構成要素には同一の参照符を付して説明を省略す
る。
【0039】本実施例における光半導体装置34の特徴
は、スリット6およびそれぞれのチップと基板1との間
を透光性樹脂25によって充填し、さらに基板1上に搭
載された各構成要素を透光性樹脂25とは異なる樹脂3
5によって覆っていることである。樹脂35の材料とし
ては、カバー2の代わりとなり、強度および腐食防止に
優れた材料を選ぶことが望ましい。
【0040】上述のように光半導体装置34を構成する
ことによって、カバー2を取付けなくてもすむようにな
り、またそれぞれの構成要素が樹脂35によって互いに
固着されるので外部から加えられる力によってLEDチ
ップ3およびICチップ4,7が配線パターンから外れ
るのを防止することができる。
【0041】なお、上述の各実施例においてスリット6
に充填される透光性樹脂25は透明でも着色されてもよ
く、散乱剤を混ぜ、LEDチップ3から出射される光を
散乱させるようにしてもよい。また、上述の各実施例に
おいてLEDチップ3の代わりにCCD(Charge Coupl
ed Device)などの受光素子を用いてもよい。
【0042】
【発明の効果】以上のように本発明によれば、光半導体
装置における合成樹脂成型基板には一方表面側から他方
表面側に向けて開口面積が増大するように透孔を形成
し、光半導体素子を当該透孔に向けて基板上にフェイス
ダウンボンディングによって配置し、光半導体素子から
出射される光は透孔を経て外部へと放出されるので、高
密度の配線および実装を行うことができる。また、基板
の材料として合成樹脂が用いられているので、装置の小
型化および軽量化を図ることができる。
【0043】また本発明によれば、光半導体チップには
光半導体素子としてLEDアレイが形成され、前記合成
樹脂成型基板には、LEDアレイを構成する複数のLE
D素子に個別的に対応した複数のスリット状の透孔が形
成されるので、それぞれのLED素子から出射される光
がそれぞれの透孔から出射され、LED素子による表示
の視認性を向上させることができる。
【0044】さらに本発明によれば、前記合成樹脂成型
基板の透孔には光透過性の合成樹脂が充填されるので、
前記透孔からのゴミおよび異物の侵入を防止することが
できる。
【図面の簡単な説明】
【図1】本発明の第1実施例である光半導体装置21の
平面図である。
【図2】図1における切断面線II−IIから見た断面
図である。
【図3】図1における切断面線III−IIIから見た
断面図である。
【図4】光半導体装置21におけるLEDチップ3周辺
の平面図である。
【図5】本発明の第1実施例における他の構成例である
光半導体装置22の平面図である。
【図6】図5における切断面線VI−VIから見た断面
図である。
【図7】図5における切断面線VII−VIIから見た
断面図である。
【図8】本発明の第2実施例である光半導体装置24の
断面図である。
【図9】本発明の第3実施例である光半導体装置28の
断面図である。
【図10】本発明の第4実施例である光半導体装置31
の断面図である。
【図11】本発明の第5実施例である光半導体装置34
の断面図である。
【図12】ワイヤーボンドアッセンブルによってLED
チップ101が接続された光半導体装置111の平面図
である。
【図13】図12における切断面線XIII−XIII
から見た断面図である。
【図14】図12における切断面線XIV−XIVから
見た断面図である。
【図15】フェイスダウンボンディング方式によってL
EDチップ122が接続された光半導体装置121の平
面図である。
【図16】図15における切断面線XVI−XVIから
見た断面図である。
【図17】図15における切断面線XVII−XVII
から見た断面図である。
【符号の説明】
1 基板 2 カバー 3 LEDチップ 4,7 ICチップ 6 スリット 9 配線パターン 10,12,13 バンプ 11 導電性ペースト 18 出射方向 21,22,24,28,31,34 光半導体装置 25 透光性樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 表面に光半導体素子および接続用バンプ
    を備える光半導体チップと、 光半導体素子に対応する開口形状の透孔および接続用バ
    ンプに対応する電極パッドが一方表面側に設けられ、前
    記透孔は他方表面側に向かって開口面積が増大するよう
    に形成される合成樹脂成型基板とを含み、 前記光半導体チップは、前記合成樹脂成型基板上に接続
    用バンプと電極パッドとの間のフェイスダウンボンディ
    ングによって搭載されることを特徴とする光半導体装
    置。
  2. 【請求項2】 前記光半導体チップには、光半導体素子
    としてLEDアレイが形成され、 前記合成樹脂成型基板には、LEDアレイを構成する複
    数のLED素子に個別的に対応して、複数のスリット状
    の透孔が形成されることを特徴とする請求項1記載の光
    半導体装置。
  3. 【請求項3】 前記合成樹脂成型基板の透孔には、光透
    過性の合成樹脂が充填されることを特徴とする請求項1
    または2記載の光半導体装置。
JP27951894A 1994-11-14 1994-11-14 光半導体装置 Expired - Fee Related JP3193838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27951894A JP3193838B2 (ja) 1994-11-14 1994-11-14 光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27951894A JP3193838B2 (ja) 1994-11-14 1994-11-14 光半導体装置

Publications (2)

Publication Number Publication Date
JPH08139367A true JPH08139367A (ja) 1996-05-31
JP3193838B2 JP3193838B2 (ja) 2001-07-30

Family

ID=17612152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27951894A Expired - Fee Related JP3193838B2 (ja) 1994-11-14 1994-11-14 光半導体装置

Country Status (1)

Country Link
JP (1) JP3193838B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0917189A4 (en) * 1996-07-23 2001-07-04 Seiko Epson Corp METHOD FOR MOUNTING AN ENCAPSULATED BODY ON AN OPTICAL BOARD AND CONVERTER
JP2003209295A (ja) * 2002-01-16 2003-07-25 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
US7465960B2 (en) 2003-11-14 2008-12-16 Sharp Kabushiki Kaisha Submount for light emitting/receiving device
CN104633493A (zh) * 2013-11-14 2015-05-20 晶元光电股份有限公司 发光装置
WO2021085098A1 (ja) * 2019-10-30 2021-05-06 ソニー株式会社 光学式センサおよび光学式センサモジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0917189A4 (en) * 1996-07-23 2001-07-04 Seiko Epson Corp METHOD FOR MOUNTING AN ENCAPSULATED BODY ON AN OPTICAL BOARD AND CONVERTER
JP2003209295A (ja) * 2002-01-16 2003-07-25 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
US7465960B2 (en) 2003-11-14 2008-12-16 Sharp Kabushiki Kaisha Submount for light emitting/receiving device
CN104633493A (zh) * 2013-11-14 2015-05-20 晶元光电股份有限公司 发光装置
WO2021085098A1 (ja) * 2019-10-30 2021-05-06 ソニー株式会社 光学式センサおよび光学式センサモジュール

Also Published As

Publication number Publication date
JP3193838B2 (ja) 2001-07-30

Similar Documents

Publication Publication Date Title
TWI452715B (zh) 表面裝設之多溝槽的光耦合器
US6583444B2 (en) Semiconductor packages having light-sensitive chips
US5101465A (en) Leadframe-based optical assembly
US6919586B2 (en) Side-emission type semiconductor light-emitting device and manufacturing method thereof
JPH07151932A (ja) 光電子インターフェース・モジュールとその作成方法
US6301401B1 (en) Electro-optical package for reducing parasitic effects
KR950002000A (ko) 플라스틱 반도체 패키지 및 그 제조방법
DE112004000955T5 (de) Optischer Sender
KR20110016022A (ko) 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법
JP4823729B2 (ja) 光通信モジュール
JP3193838B2 (ja) 光半導体装置
US5384873A (en) Optical interface unit and method of making
JPH1195072A (ja) 光信号交換手段を備えた半導体装置
JP2004055848A (ja) チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器
JP2001308388A (ja) チップ型発光素子
KR100633934B1 (ko) 내장형 카메라 모듈 및 그에 사용되는 회로 기판
JPH08330635A (ja) 発光装置
KR101001634B1 (ko) 반도체 패키지 및 이의 제조 방법
JPH06177322A (ja) メモリ素子
CN110858583B (zh) 发光二极管封装结构、及芯片承载座与其制造方法
EP0118554A1 (en) OPTICAL DEVICE.
JP2000124478A (ja) 光半導体装置
JP3408395B2 (ja) 半導体装置の製造方法
JP2626560B2 (ja) 光受信モジュール
JPH11150292A (ja) 受発光素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080525

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees