JP7450158B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP7450158B2
JP7450158B2 JP2021209764A JP2021209764A JP7450158B2 JP 7450158 B2 JP7450158 B2 JP 7450158B2 JP 2021209764 A JP2021209764 A JP 2021209764A JP 2021209764 A JP2021209764 A JP 2021209764A JP 7450158 B2 JP7450158 B2 JP 7450158B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
adhesive layer
emitting element
ultraviolet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021209764A
Other languages
English (en)
Other versions
JP2023094342A (ja
Inventor
弘明 ▲蔭▼山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2021209764A priority Critical patent/JP7450158B2/ja
Priority to US18/068,245 priority patent/US20230207724A1/en
Publication of JP2023094342A publication Critical patent/JP2023094342A/ja
Application granted granted Critical
Publication of JP7450158B2 publication Critical patent/JP7450158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、発光装置の製造方法に関する。
１枚の配線基板に多数の発光素子を搭載した発光装置が開発されている。このような発光装置においては、配線基板に搭載された発光素子の中に不良品があった場合に、この不良品を除去し、良品と交換する工程が必要となる。
特許文献１には、複数の電気素子の上下に２枚の接着フィルムを配置し、一方の接着フィルムを選択的に露光することにより、複数の電気素子を選択的に移載する方法が開示されている。
しかしながら、発光素子がより小型化し、発光素子間の距離がより短くなると、特許文献１に記載された方法では、発光素子を精度良く移載できなくなるおそれがある。
特表２０１９－５０６７３７号公報
本発明の実施形態は、発光素子を精度良く移載可能な発光装置の製造方法を提供することを目的とする。
本発明の実施形態に係る発光装置の製造方法は、中間体を準備する工程を備える。前記中間体は、第１面を有する第１紫外線透過層と、前記第１紫外線透過層の前記第１面に接した第２面及び前記第２面の反対側に位置する第３面を有する第１粘着層と、前記第３面に対向する光反射層を有し前記第１粘着層の前記第３面に接した複数の第１発光素子と、前記複数の第１発光素子に接した第４面及び前記第４面の反対側に位置する第５面を有する第２粘着層と、前記第２粘着層の前記第５面に接した第６面及び前記第６面の反対側に位置する第７面を有する第２紫外線透過層と、を含む。発光装置の製造方法は、前記第２紫外線透過層の前記第７面における一部の前記第１発光素子に対応する領域に紫外線遮蔽層を配置する工程と、前記紫外線遮蔽層側から前記中間体に対して紫外線を照射する第１紫外線照射工程と、前記第１紫外線透過層側から前記中間体に対して紫外線を照射する第２紫外線照射工程と、前記一部の第１発光素子を前記第２粘着層と共に前記第１粘着層から離す工程と、をさらに備える。前記第１紫外線照射工程及び前記第２紫外線照射工程の後において、前記第２粘着層における紫外線に照射された部分の粘着力は前記第１粘着層の粘着力よりも弱く、前記第２粘着層における紫外線に照射されていない部分の粘着力は前記第１粘着層の粘着力よりも強い。
本発明の実施形態によれば、発光素子を精度良く移載可能な発光装置の製造方法を実現できる。
図１は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図２は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図３は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図４は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図５は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図６は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図７は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図８は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図９は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１０は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１１は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１２は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１３は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１４は、第１の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１５は、第２の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１６は、第２の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１７は、第２の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１８は、第２の実施形態に係る発光装置の製造方法を模式的に示す断面図である。 図１９は、第３の実施形態に係る発光モジュールを模式的に示す斜め上側から見た斜視図である。 図２０は、第３の実施形態に係る発光モジュールを模式的に示す斜め下側から見た斜視図である。 図２１は、図１９の領域XXIを示す一部拡大上面図である。 図２２は、図１９に示すXXII－XXII線による断面図である。 図２３Ａは、図２２の領域XXIIIAを示す一部拡大断面図である。 図２３Ｂは、図２３Ａの領域XXIIIBを示す一部拡大断面図である。 図２４は、第３の実施形態における発光素子を模式的に示す上面図である。 図２５は、図２４に示すXXV－XXV線による断面図である。 図２６Ａは、第４の実施形態に係る発光モジュールを模式的に示す上面図である。 図２６Ｂは、１つの透光性部材を模式的に示す一部拡大上面図である。
以下、実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、適宜簡略化及び強調されている。例えば、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、断面図として切断面のみを示す端面図を用いる場合もある。本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１～図１４は、本実施形態に係る発光装置の製造方法を示す断面図である。
（第１発光素子１０を準備する工程）
図１に示すように、成長基板１００を用意する。成長基板１００は、例えば、サファイア等のウェーハである。次に、成長基板１００の上面に複数の第１発光素子１０を形成する。例えば、成長基板１００の上面に半導体層を成長させ、半導体層上に電極層を形成し、電極層及び半導体層を個々の第１発光素子１０ごとに個片化する。これにより、成長基板上に行列状に配列された複数の第１発光素子１０が得られる。また、予め成長基板１００が除去され個片化された第1発光素子１０が半導体層支持基板に配置されたものを準備してもよい。
第１発光素子１０は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）である。第１発光素子１０は、半導体部分１１と、半導体部分１１上に配置された光反射層１２と、を有する。半導体部分１１は上述の半導体層が分割されたものであり、ｐ型層、発光層及びｎ型層が積層されている。光反射層１２は半導体部分１１上のほぼ全面に配置された金属層であり、一対の電極層を含んでいる。第１発光素子１０は、半導体部分１１及び光反射層１２の他に、絶縁層等の他の部材を含んでいてもよい。なお、本実施形態及び後述する第２の実施形態においては、第１発光素子１０の構成を簡略化して説明する。後述する第３の実施形態において、第１発光素子１０の具体例を詳細に説明する。
第１発光素子１０は上面１０ａ、上面１０aと反対側の下面１０ｂ及び側面１０ｃを有している。上面１０ａは光反射層１２が配置された側の面である。下面１０ｂは成長基板１００に接している。側面１０ｃは上面１０ａと下面１０ｂの間に配置されている。例えば、上面１０ａ及び下面１０ｂの平面形状は略矩形であり、側面１０ｃの数は４である。側面１０ｃ側から見て、第１発光素子１０の形状は略台形であり、下面１０ｂは上面１０ａよりも大きい。
（第１発光素子１０が不良品であるか良品であるかを判断する工程）
次に、図２に示すように、複数の第１発光素子１０の外観検査及び／又は電気的特性評価により、複数の第１発光素子１０がそれぞれ不良品であるか良品であるかを判断する。一例では、電気的特性の評価においては、第１発光素子１０の電極層に一対のプローブ９５を接触させて通電し、第１発光素子１０の電気特性を測定して評価する。そして、例えば、得られた特性が所望の基準値を満たさない第1発光素子１０を不良品、基準値を満たす第1発光素子１０を良品と判断する。図２においては、説明の便宜上、不良品と判断された第１発光素子１０に符号「１０ｎ」を付し、良品と判断された第１発光素子１０に符号「１０ｇ」を付している。以後の図においても同様である。また、第１発光素子１０ｎ及び１０ｇを総称して「第１発光素子１０」という場合もある。
（積層体９９を準備する工程）
次に、図３に示すように、複数の第１発光素子１０の上面１０ａに支持基板９８を接着する。次に、成長基板１００を除去する。これにより、第１発光素子１０の下面１０ｂを成長基板１００から露出させる。次に、複数の第１発光素子１０の下面１０ｂに、第１粘着層２０を介して、第１紫外線透過層３０を接着する。
第１粘着層２０は、紫外線反応層である。紫外線反応層とは、紫外線が照射されることにより粘着力が変化する層である。例えば、紫外線反応層は紫外線硬化樹脂により形成されており、紫外線が照射されると硬化して、粘着力が弱くなる。第１紫外線透過層３０は、紫外線を実質的に透過させる層であり、第１粘着層２０の支持体である。
次に、支持基板９８を除去する。このようにして、複数の第１発光素子１０を成長基板１００から第１紫外線透過層３０に転写して、積層体９９を準備する。積層体９９においては、第１紫外線透過層３０、第１粘着層２０、及び、複数の第１発光素子１０がこの順に積層されている。
次に、図４に示すように、積層体９９に対して、第１紫外線透過層３０側から紫外線ＵＶ１を照射する。紫外線ＵＶ１は第１紫外線透過層３０を透過して第１粘着層２０に到達し、第１粘着層２０の全体を照射する。これにより、積層体９９における第１粘着層２０の粘着力が弱くなる。
（中間体９０を準備する工程）
次に、図５に示すように、積層体９９における第１粘着層２０上及び第１発光素子１０上に、第２粘着層４０を介して第２紫外線透過層５０を配置する。第２粘着層４０と第１発光素子１０との接着は、例えば真空マウンターを用いる。これにより、第２粘着層４０と第１粘着層２０及び第１発光素子１０との間に気泡が入らないように、第２粘着層４０と、第１粘着層２０及び第１発光素子１０とを密に接着させることができる。つまり、真空マウンターを用いることにより、第２粘着層４０を第１発光素子１０の側面１０ｃ間に配置させることができる。第２紫外線透過層５０は、紫外線を実質的に透過させる層であり、第２粘着層４０の支持体である。第２紫外線透過層５０は第２粘着層４０によって第１粘着層２０及び複数の第１発光素子１０に接着される。また、この時点で、第２粘着層４０の粘着力は第１粘着層２０の粘着力よりも強い。第２粘着層４０は、例えば、第１粘着層２０とは異なる種類の紫外線反応層である。
このようにして、中間体９０が準備される。中間体９０は、第１面３０ａを有する第１紫外線透過層３０と、第１紫外線透過層３０の第１面３０ａに接した第２面２０ａ及び第２面２０ａの反対側に位置する第３面２０ｂを有する第１粘着層２０と、第３面２０ｂに対向する光反射層１２を有し第１粘着層２０の第３面２０ｂに接した複数の第１発光素子１０と、複数の第１発光素子１０に接した第４面４０ａ及び第４面４０ａの反対側に位置する第５面４０ｂを有する第２粘着層４０と、第２粘着層４０の第５面４０ｂに接した第６面５０ａ及び第６面５０ａの反対側に位置する第７面５０ｂを有する第２紫外線透過層５０と、を含む。
換言すれば、中間体９０においては、第１紫外線透過層３０、第１粘着層２０、複数の第１発光素子１０、第２粘着層４０及び第２紫外線透過層５０がこの順に積層されている。第１面３０ａは第１紫外線透過層３０の上面であり、第２面２０ａは第１粘着層２０の下面であり、第３面２０ｂは第１粘着層２０の上面であり、第４面４０ａは第２粘着層４０の下面であり、第５面４０ｂは第２粘着層４０の上面であり、第６面５０ａは第２紫外線透過層５０の下面であり、第７面５０ｂは第２紫外線透過層５０の上面である。なお、ここでいう「上面」及び「下面」との表現は便宜的なものであり、重力の方向とは無関係である。
第１発光素子１０の下面１０ｂは第１粘着層２０の第３面２０ｂに接し、第１発光素子１０の側面１０ｃ及び上面１０ａは第２粘着層４０の第４面４０ａに接する。そして、第１発光素子１０における第１粘着層２０側に位置する下面１０ｂは、第１発光素子１０における第２粘着層４０側に位置する上面１０ａよりも大きい。
（紫外線遮蔽層６０を配置する工程）
次に、図６に示すように、第２紫外線透過層５０の第７面５０ｂにおける一部の第１発光素子１０に対応する領域に、紫外線遮蔽層６０を配置する。「一部の第１発光素子１０」は、例えば、図２に示す工程において不良品と判断された第１発光素子１０ｎである。
紫外線遮蔽層６０は、紫外線を反射及び／又は吸収等により遮蔽することができる材料で形成される。紫外線遮光層６０としては、例えば、酸化チタン、酸化亜鉛等の紫外線を遮蔽する金属酸化物や、カーボン等の紫外線を吸収する顔料等を含む樹脂、紫外線を遮蔽するように構成された誘電体多層膜や金属膜等が挙げられる。紫外線遮蔽層６０は、例えば、塗布や印刷等により配置することができる。また紫外線遮蔽層６０を配置する工程は、第２紫外線透過層５０の第７面５０ｂに、紫外線遮蔽層６０を含むマスクを配置することとしてもよい。
紫外線遮蔽層６０は、例えば、各第１発光素子１０ｎの直上域に配置し、第１発光素子１０ｇの直上域には配置しない。なお、中間体９０において、複数の第１発光素子１０が密に配置されている場合などは、紫外線遮蔽層６０の位置を第１発光素子１０ｎの位置のみに精密に対応させることは困難である。このため、紫外線遮蔽層６０を配置する工程における第１発光素子１０ｎに対する紫外線遮蔽層６０の位置には、不可避的に誤差が生じる。
紫外線遮蔽層６０は、照射された紫外線の少なくとも一部を遮断する。紫外線遮蔽層６０における紫外線の透過率は、上述の第１紫外線透過層３０及び第２紫外線透過層５０における紫外線の透過率よりも低い。例えば、波長が３６５ｎｍの紫外線に関して、第１紫外線透過層３０の透過率は５０％以上であり、紫外線遮蔽層６０の透過率は２０％以下である。
（第１紫外線照射工程）
次に、図７に示すように、紫外線遮蔽層６０側から中間体９０に対して紫外線ＵＶ２を照射する。紫外線遮蔽層６０に到達した紫外線ＵＶ２は紫外線遮蔽層６０によって遮断される。紫外線遮蔽層６０の側方を通過して第２紫外線透過層５０に到達した紫外線ＵＶ２は、第２紫外線透過層５０を透過し、第２粘着層４０に入射する。これにより、第２粘着層４０のうち、紫外線ＵＶ２が照射された部分４０ｃの粘着力が低下する。
上述の如く、紫外線遮蔽層６０は各第１発光素子１０ｎに対応する領域に配置されているため、第２粘着層４０における粘着力が低下する部分４０ｃは、概ね、良品の第１発光素子１０ｇに対応する部分である。但し、第１発光素子１０ｎに対する紫外線遮蔽層６０の位置には誤差がある可能性が高いため、部分４０ｃと第１発光素子１０ｇとの位置関係にも誤差がある可能性が高い。この結果、第１発光素子１０ｇが部分４０ｃによって完全に囲まれるとは限らず、第１発光素子１０ｇが第２粘着層４０における粘着力が低下していない部分に接する場合もある。
（第２紫外線照射工程）
次に、図８に示すように、第１紫外線透過層３０側から中間体９０に対して紫外線ＵＶ３を照射する。紫外線ＵＶ３は、第１紫外線透過層３０及び第１粘着層２０を透過して、第２粘着層４０及び第１発光素子１０に入射するが、紫外線ＵＶ３の一部は第１発光素子１０の光反射層１２によって遮断される。これにより、第２粘着層４０のうち、紫外線ＵＶ３が照射された部分４０ｄの粘着力が低下する。部分４０ｄは、第２粘着層４０のうち、第１発光素子１０間に位置する部分である。
この結果、第２粘着層４０のうち、第１紫外線照射工程において紫外線ＵＶ２が照射された部分４０ｃと、第２紫外線照射工程において紫外線ＵＶ３が照射された部分４０ｄは粘着力が低下し、部分４０ｃでもなく部分４０ｄでもない部分４０ｅの粘着力は維持される。この段階において、第２粘着層４０における紫外線ＵＶ２及びＵＶ３に照射された部分４０ｃ及び４０ｄの粘着力は第１粘着層２０の粘着力よりも弱く、第２粘着層４０における紫外線ＵＶ２及びＵＶ３に照射されていない部分４０ｅの粘着力は第１粘着層２０の粘着力よりも強い。
部分４０ｅは、例えば、紫外線遮蔽層６０の直下域であって、且つ、第１発光素子１０の光反射層１２の直上域に位置する部分である。このため、不良品と判定された第１発光素子１０ｎは部分４０ｅに接する。一方、良品と判定された第１発光素子１０ｇは部分４０ｃ及び部分４０ｄによって囲まれ、部分４０ｅには接しない。
（一部の第１発光素子１０ｎを第１粘着層２０から離す工程）
次に、図９に示すように、第２紫外線透過層５０を第１紫外線透過層３０から剥がす。これにより、第２粘着層４０が第１粘着層２０から分離する。このとき、それぞれの第１発光素子１０が第２粘着層４０と共に第１粘着層２０から離されるか、第１粘着層２０側に残留するかは、第１粘着層２０と第２粘着層４０との粘着力の強弱関係によって決定される。
第２粘着層４０の部分４０ｅの粘着力は第１粘着層２０の粘着力よりも強いため、部分４０ｅに接した第１発光素子１０ｎは、第２粘着層４０と共に第１粘着層２０から離れる。一方、第２粘着層４０の部分４０ｃ及び４０ｄの粘着力は第１粘着層２０の粘着力よりも弱いため、部分４０ｅに接していない第１発光素子１０ｇは、第１粘着層２０側に残留する。
また、第１発光素子１０の下面１０ｂ以外の表面は第２粘着層４０によって覆われているものの、下面１０ｂは上面１０ａよりも大きいため、第１発光素子１０ｇを第２粘着層４０から容易に離すことができる。このようにして、不良品と判断された第１発光素子１０ｎのみを第１粘着層２０から除去すると共に、良品と判断された第１発光素子１０ｇを第１粘着層２０側に残留させることができる。
（第１シート９１に転写する工程）
次に、図１０に示すように、第１粘着層２０上に残留する第１発光素子１０ｇを、第１粘着層２０から第１シート９１に転写する。第１シート９１は、例えば、耐熱シートである。本実施形態においては、第１発光素子１０ｇの下面１０ｂを第１シート９１に接着する。
例えば、図９に示す状態において、第１発光素子１０ｇの上面１０ａに第２シート９２を接着させ、その後、第１紫外線透過層３０及び第１粘着層２０を除去する。そして、第１発光素子１０ｇを第１粘着層２０から第２シート９２に転写する。次に、第１発光素子１０ｇの下面１０ｂに第１シート９１を接着させ、その後、第２シート９２を除去する。このようにして、第１発光素子１０ｇの下面１０ｂが第１シート９１に接する状態で、第１発光素子１０ｇを第１シート９１に転写することができる。
（第２発光素子７０を配置する工程）
次に、図１１に示すように、例えば、マウンター９３を用いて、第１シート９１における空き領域（つまり、第１発光素子１０ｇが配置されていない領域であり、中間体９０における第１発光素子１０ｎが配置されていた領域）に、第２発光素子７０を配置する。第２発光素子７０は、例えば、第１発光素子１０と同じ種類の良品の素子である。第２発光素子７０においても半導体部分１１及び光反射層１２が設けられており、半導体部分１１を第１シート９１に当接させる。これにより、図３に示す工程において行列状に配置した複数の第１発光素子１０のうち、第１発光素子１０ｎが配置されていた領域に、第２発光素子７０が配置される。このようにして、不良品の第１発光素子１０ｎが良品の第２発光素子７０に置換される。
（実装基板に転写する工程）
次に、図１２に示すように、製造する発光装置の大きさに合わせて、第１シート９１を個片化する。個片化された各第１シート９１は、１つの発光装置に搭載される第１発光素子１０ｇ及び第２発光素子７０を備える。
次に、図１３に示すように、第１発光素子１０ｇ及び第２発光素子７０を第１シート９１から実装基板８０に転写する。このとき、第１発光素子１０ｇの上面１０ａ及び第２発光素子７０の上面を実装基板８０に当接させる。次に、第１シート９１を第１発光素子１０ｇ及び第２発光素子７０から除去する。
（被覆部材を設ける工程）
次に、図１４に示すように、第１発光素子１０ｇ及び／又は第２発光素子７０の相互間に、被覆部材８１を配置する。被覆部材８１は、実装基板８０と第１発光素子１０ｇとの間、及び、実装基板８０と第２発光素子７０との間に配置されてもよい。被覆部材８１は、絶縁性部材であり、好ましくは白色樹脂である。
（透光性部材を設ける工程）
次に、第１発光素子１０ｇ上及び第２発光素子７０上に、透光性部材８２を配置する。例えば、１枚の実装基板８０に対して１つの透光性部材８２を配置する。透光性部材８２は、第１発光素子１０ｇの下面１０ｂ及び第２発光素子７０の下面に、例えば接着剤層を介して接着させる。これにより、透光性部材８２は第１発光素子１０ｇ及び第２発光素子７０を覆う。透光性部材８２は例えば蛍光体を含む。透光性部材８２においては、例えば、母材となる透光性樹脂中に多数の蛍光体粒子が配置されている。このようにして、本実施形態に係る発光装置１が製造される。
（発光装置１）
発光装置１の構成について説明する。
図１４に示すように、本実施形態に係る発光装置１は、実装基板８０、第１発光素子１０ｇ及び／又は第２発光素子７０、被覆部材８１、透光性部材８２を含む。第１発光素子１０ｇ及び／又は第２発光素子７０は、実装基板８０の上面に例えば行列状に配列されている。被覆部材８１は、実装基板８０上であって第１発光素子１０ｇ及び／又は第２発光素子７０の相互間に配置されている。透光性部材８２は、第１発光素子１０ｇ及び／又は第２発光素子７０と被覆部材８１上に配置されている。第１発光素子１０ｇ及び／又は第２発光素子７０の光反射層１２は一対の電極層を含む。一対の電極層は実装基板８０の配線に接続されている。
次に、本実施形態の効果について説明する。
本実施形態においては、図５に示す工程において、複数の第１発光素子１０を第１粘着層２０と第２粘着層４０によって挟み、第１発光素子１０の下面１０ｂを第１粘着層２０に接着させ、上面１０ａを第２粘着層４０に接着させる。この時点では、第２粘着層４０の粘着力を第１粘着層２０の粘着力よりも強くしておく。そして、図６に示す工程において、不良品の第１発光素子１０ｎに対応する領域に紫外線遮蔽層６０を配置し、図７に示す工程において、紫外線ＵＶ２を照射する。これにより、第２粘着層４０に紫外線ＵＶ２が選択的に照射され、部分４０ｃの粘着力が低下する。部分４０ｃは、概ね、良品である第１発光素子１０ｇの周囲に配置される。
次に、図８に示す工程において、紫外線ＵＶ３を照射する。紫外線ＵＶ３は第１発光素子１０の光反射層１２によって遮断されるため、第２粘着層４０における各第１発光素子１０の周囲に位置する部分４０ｄの粘着力が低下する。これにより、紫外線遮蔽層６０の位置に誤差があり、紫外線ＵＶ２の照射後に第２粘着層４０における粘着力が高い部分が第１発光素子１０ｇに接していたとしても、紫外線ＵＶ３の照射によって、第２粘着層４０のうち第１発光素子１０の周囲に配置された部分の粘着力が低下する。この結果、図９に示す工程において、第１発光素子１０ｇを確実に第１粘着層２０側に残留させることができる。このように、本実施形態によれば、第１発光素子１０が小型化し、第１発光素子１０間の距離が短くなり、第２粘着層４０を高精度に露光することが困難になっても、不良品の第１発光素子１０ｎのみを精度良く分離することができる。
なお、本実施形態においては、図２に示す工程において第１発光素子１０の電気的特性を評価して、良品と不良品とに識別したが、第１発光素子１０の電気的特性を評価するタイミングはこれには限定されない。但し、第１発光素子１０の電気的特性を評価は、第１発光素子１０の電極層が露出しているときに行うことが好ましく、図５に示す第２粘着層４０及び第２紫外線透過層５０を設ける工程の前に行うことが好ましい。
また、本実施形態においては、第１発光素子１０を良品と不良品に区別して不良品を第１粘着層２０から除去する例を示したが、これには限定されない。例えば、異なる規格に分類される第１発光素子１０が混在する第１発光素子群から、任意の第１発光素子１０を選択して移載することができる。
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図１５～図１８は、本実施形態に係る発光装置の製造方法を示す断面図である。
本実施形態においては、主として第１の実施形態との相違点を説明し、第１の実施形態と同様な部分は説明を省略する。
先ず、図１～図９に示す上述した工程を実施する。これにより、複数の第１発光素子１０が配置された第１粘着層２０上から不良品の第１発光素子１０ｎが離され、第１粘着層２０上に残留する複数の良品の第１発光素子１０ｇが得られる。
（第１シートに転写する工程）
次に、図１５に示すように、第１粘着層２０上に残留する第１発光素子１０ｇを、第１粘着層２０から第１シート９１に転写する。本実施形態においては、第１の実施形態とは異なり、第１発光素子１０ｇの上面１０ａを第１シート９１に接着する。
（第２発光素子７０を配置する工程）
次に、図１６に示すように、例えば、マウンター９３を用いて、第１シート９１における空き領域に、第２発光素子７０を配置する。これにより、図３に示す工程において行列状に配置した複数の第１発光素子１０のうち、第１発光素子１０ｎが配置されていた領域に、第２発光素子７０が配置される。この場合も、第１の実施形態とは異なり、第２発光素子７０の上面、すなわち、光反射層１２側の面を第１シート９１に接着する。
（透光性部材を設ける工程）
次に、図１７に示すように、第１発光素子１０ｇ上及び／又は第２発光素子７０上に、透光性部材８２を配置する。透光性部材８２は、第１発光素子１０ｇの下面１０ｂ及び／又は第２発光素子７０の下面に、例えば接着剤層を介して接着される。これにより、透光性部材８２は第１発光素子１０ｇ及び/又は第２発光素子７０を覆う。
（実装基板に実装する工程）
次に、図１８に示すように、第１シート９１を除去する。次に、製造する発光装置の大きさに合わせて、透光性部材８２を個片化する。次に、第１発光素子１０ｇ及び／又は第２発光素子７０と透光性部材８２とを含む構造体を、実装基板８０上に配置する。このようにして本実施形態に係る発光装置２が製造される。
なお、透光性部材８２を設けた後、第１発光素子１０ｇ及び／又は第２発光素子７０の相互間に被覆部材８１を配置し、透光性部材８２を個片化する際に、被覆部材８１も切断してもよい。また、第１発光素子１０ｇ及び／又は第２発光素子７０、透光性部材８２を含む構造体を実装基板８０上に配置した後で、透光性部材８２及び実装基板８０を共に切断してもよい。
＜第３の実施形態＞
第３の実施形態は、前述の第１の実施形態に係る発光装置の製造方法を用いて、発光モジュールを製造する例である。
先ず、本実施形態に係る発光モジュールの構成について説明する。
図１９は、本実施形態に係る発光モジュールを模式的に示す斜め上側から見た斜視図である。
図２０は、本実施形態に係る発光モジュールを模式的に示す斜め下側から見た斜視図である。
図２１は、図１９の領域XXIを示す一部拡大上面図である。
図２２は、図１９に示すXXII－XXII線による断面図である。
図２３Ａは、図２２の領域XXIIIAを示す一部拡大断面図である。
図２３Ｂは、図２３Ａの領域XXIIIBを示す一部拡大断面図である。
図１９乃至図２１に示すように、本実施形態に係る発光モジュール１０１は、パッケージ基板１１０、配線基板１２０、複数の発光素子１３０、第１樹脂１４０、第２樹脂１５０、複数のワイヤ１６０、及び、第３樹脂１７０を備える。なお、図１９においては、図示の便宜上、第３樹脂１７０の一部及び第２樹脂１５０の一部を省略しており、ワイヤ１６０の一部及び発光素子１３０の一部を可視化している。
パッケージ基板１１０の平面視の形状は、例えば、矩形である。パッケージ基板１１０は、例えば、セラミックス又は樹脂等の絶縁基体１１１を含む。絶縁基体１１１の内部には、例えば、銅（Ｃｕ）等の導電性材料によって複数の配線が形成されている。配線の一部は、パッケージ基板１１０の上面１１０ａに露出して複数の第１パッド１１２となり、配線の他の一部はパッケージ基板１１０の下面１１０ｂに露出して複数の第２パッド１１３となっている。
本実施形態においては、説明の便宜上、ＸＹＺ直交座標を採用する。パッケージ基板１１０の長手方向を「Ｘ方向」とし、短手方向を「Ｙ方向」とし、厚さ方向を「Ｚ方向」とする。Ｚ方向のうち、パッケージ基板１１０の下面１１０ｂから上面１１０ａに向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
また、パッケージ基板１１０の上面１１０ａ及び下面１１０ｂには、熱伝導性材料、例えば、銅からなる放熱部１１４が露出している。放熱部１１４は、例えば、アルミニウムや銅等、熱伝導性に優れる材料を用いることができる。平面視で、放熱部１１４はパッケージ基板１１０の中央部に配置されている。第１パッド１１２及び第２パッド１１３は、Ｙ方向において、放熱部１１４の両側に配置されている。第１パッド１１２及び第２パッド１１３は、例えば、パッケージ基板１１０の長辺に沿って配列されている。
配線基板１２０は、パッケージ基板１１０の放熱部１１４上に配置されている。配線基板１２０は、例えば、集積回路が内蔵されたシリコン基板であり、例えば、特定用途向け集積回路基板（Application Specific Integrated Circuit基板：ＡＳＩＣ基板）である。配線基板１２０の下面は、放熱部１１４の上面に、例えば接合部材を介して接合されている。接合部材には、例えば、シリコーン銀ペーストを用いる。配線基板１２０の上面１２１の中央部には、発光素子１３０に接続されるパッドが配置されている。発光素子１３０に接続されるパッドの周辺には、外部接続用パッドが配置されている。
ワイヤ１６０は、パッケージ基板１１０の第１パッド１１２と、配線基板１２０の外部接続用パッドとに接続されている。ワイヤ１６０は、例えば、金（Ａｕ）である。例えば、ワイヤ１６０の数は第１パッド１１２の数と同じである。
第３樹脂１７０の平面視の形状は、配線基板１２０の外縁に沿った矩形の枠状である。第３樹脂１７０は、パッケージ基板１１０の上面及び配線基板１２０の上面に配置され、パッケージ基板１１０の第１パッド１１２、ワイヤ１６０、及び、配線基板１２０の外部接続用パッドを覆っている。平面視において、第３樹脂１７０は中央部が開口する枠状であり、第３樹脂１７０は、複数の発光素子１３０、第１樹脂１４０及び第２樹脂１５０を覆っていない。
図２２に示すように、第３樹脂１７０は、第３樹脂１７０の外枠を構成する第１樹脂枠１７１と、第３樹脂１７０の内枠を構成する第２樹脂枠１７２と、第１樹脂枠１７１と第２樹脂枠１７２との間に配置された保護樹脂１７３と、を含む。第１樹脂枠１７１は、パッケージ基板１１０に配置されている。第２樹脂枠１７２は、配線基板１２０上に配置されている。保護樹脂１７３は、パッケージ基板１１０の上面、配線基板１２０の上面、及びワイヤ１６０の表面を連続して覆っている。第１樹脂枠１７１及び第２樹脂枠１７２は、例えば、透光性樹脂である。保護樹脂１７３においては、例えば、母材となる透光性樹脂中に光反射性物質が含有されている。透光性樹脂には、例えば、ジメチルシリコーン樹脂を用いることができる。光反射性物質は、例えば、酸化チタン、酸化アルミニウムである。
図１９、図２１、図２２に示すように、複数の発光素子１３０は、配線基板１２０の上面１２１の中央部上に載置されている。複数の発光素子１３０は、例えば行列状に配列されている。一例では、発光素子１３０が６４行６４列に配列されたセグメントが４つ配置されており、発光素子１３０は合計で１６，３８４個配置されている。一例では、各発光素子１３０のサイズは、４０μｍ以上５０μｍ以下である。一例では、隣り合う発光素子１３０間の距離は４μｍ以上８μｍ以下である。発光素子１３０は、配線基板１２０の上面１２１に露出したパッドに接続されている。発光素子１３０は、例えば、発光ダイオードであり、例えば、青色の光を出射する。
図２３Ａに示すように、発光素子１３０は、上面１３１と、上面１３１と反対側の下面１３２と、上面１３１と下面１３２との間に配置された側面１３３と、を有する。側面１３３は、下面１３２から上面１３１に向かって広がるように傾斜している。側面１３３は、４面配置されている。発光素子１３０の下面１３２は配線基板１２０の上面１２１に対向している。発光素子１３０は、一対の接合部１３９を介して、配線基板１２０のパッドに接続されている。このため、発光素子１３０の下面１３２は配線基板１２０の上面１２１から離れている。接合部１３９例えば、金、銅である。
第１樹脂１４０は、配線基板１２０の上面１２１と発光素子１３０の下面１３２との間、及び、隣接する発光素子１３０の側面１３３間に配置されている。第１樹脂１４０においては、母材１４１中に、光反射性物質１４２が含まれている。第１樹脂１４０における光反射性物質１４２の濃度は、５０質量％以上７０質量％以下であることが好ましく、例えば、６０質量％である。母材１４１は、例えば、ジメチルシリコーン樹脂である。光反射性物質１４２は、例えば、酸化チタンである。
第２樹脂１５０は、発光素子１３０の上面１３１及び第１樹脂１４０の上面１４３を被覆している。第２樹脂１５０は、発光素子１３０の上面１３１、側面１３３の上部、及び、第１樹脂１４０の上面１４３に接している。第２樹脂１５０においては、母材１５１中に、蛍光体１５２が含まれている。母材１５１は、例えば、ジメチルシリコーン樹脂である。蛍光体１５２は、例えば、ＹＡＧ（Yttrium Aluminum Garnet：イットリウム・アルミニウム・ガーネット）を含み、発光素子１３０からの青色の光を吸収して、黄色の光を放射する。
図２３Ｂに示すように、隣り合う発光素子１３０間において、第１樹脂１４０の上面１４３は、Ｚ方向、すなわち、配線基板１２０から第２樹脂１５０に向かう方向において、発光素子１３０の上面１３１と下面１３２との間に位置する。これにより、発光素子１３０の側面１３３のうち、下部は第１樹脂１４０によって被覆され、上部は第２樹脂１５０によって被覆される。
本実施形態の配線基板１２０は、第１の実施形態の実装基板８０に相当する。本実施形態の発光素子１３０は、第１の実施形態の第１発光素子１０ｇ及び第２発光素子７０に相当する。本実施形態の発光素子１３０の上面１３１、下面１３２及び側面１３３は、それぞれ、第１の実施形態の第１発光素子１０の下面１０ｂ、上面１０ａ及び側面１０ｃに相当する。本実施形態の第１樹脂１４０は、第１の実施形態の被覆部材８１に相当する。本実施形態の第２樹脂１５０は、第１の実施形態の透光性部材８２に相当する。
次に、発光素子１３０の構成について説明する。
図２４は、本実施形態における発光素子を示す上面図である。
図２５は、図２４に示すXXV－XXV線による断面図である。
図２４及び図２５に示すように、発光素子１３０においては、半導体部分１８０が配置されている。半導体部分１８０は、例えば、窒化ガリウム（ＧａＮ）を含んでいる。半導体部分１８０においては、下から上に向かって、ｐ型層１８１、発光層１８２、ｎ型層１８３がこの順に積層されている。ｐ型層１８１は、ｐ型不純物を含む半導体層を含む。ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）を用いる。ｎ型層１８３は、ｎ型不純物を含む半導体層を含む。ｎ型不純物としては、例えば、シリコン（Ｓｉ）を用いる。
半導体部分１８０のｎ型層１８３の上面には、複数の凸部１８４が形成されている。
半導体部分１８０のｐ型層１８１の下面には、穴１８５が形成されている。穴１８５は、ｐ型層１８１の下面側からｐ型層１８１及び発光層１８２を貫通し、ｎ型層１８３の途中まで到達している。平面視で、穴１８５の形状は、例えば円形である。穴１８５の底面には、ｎ電極１８６が配置されている。ｎ電極１８６は、ｎ型層１８３に電気的に接続されている。
ｎ電極１８６は、例えば、複数の金属層が積層された積層構造である。ｎ電極１８６は、例えば、ｎ型層１８３側から順に、Ｔｉ（チタン）層、ＡｌＣｕ（アルミニウム－銅）層、Ｔｉ層、Ｒｕ（ルテニウム）層が積層された積層構造であってもよい。また、上記積層構造において、例えば、１層目のＴｉ層の厚さは１．２ｎｍ、２層目のＡｌＣｕ層の厚さは２００ｎｍ、３層目のＴｉ層の厚さは１５０ｎｍ、４層目のＲｕ層の厚さは１００ｎｍとすることができる。ｐ型層１８１の下面における穴１８５を除く領域には、ｐ電極１８７が配置されている。ｐ電極１８７は、ｐ型層１８１と電気的に接続されている。ｐ電極１８７は、透光性を有し、例えば、酸化インジウム錫（Indium-Tin-Oxide：ＩＴＯ）である。ｐ電極１８７の厚さは、例えば、１５０ｎｍ以上３００ｎｍ以下である。
半導体部分１８０の下面には、ｐ電極１８７の一部を覆うように、光反射層１８８が配置されている。平面視で、光反射層１８８の形状は略矩形であり、対向する２辺のそれぞれから内側に向かって延在する２つの凹部１８８ａ及び１８８ｂが配置されている。平面視において、凹部１８８ａは穴１８５に到達し、穴１８５の底面を露出している。光反射層１８８は穴１８５の側面も覆っている。光反射層１８８は、例えば、複数の誘電体が積層された誘電体多層膜を含んでいてもよい。
半導体部分１８０の表面には、絶縁層１８９が配置されている。半導体部分１８０の下面において、絶縁層１８９には、開口部１９１及び１９２が形成されている。開口部１９１は、光反射層１８８の凹部１８８ａ内であって穴１８５の底面の中央部に位置している。開口部１９２は、光反射層１８８の凹部１８８ｂ内に位置している。絶縁層１８９は、ｐ電極１８７の一部、及び、光反射層１８８の一部を覆っている。絶縁層１８９は、例えば、ＳｉＯ２である。絶縁層１８９の厚さは、例えば、複数の凸部１８４を覆う領域で４００ｎｍであり、それ以外の領域で５５０ｎｍである。
半導体部分１８０の下面には、２つの導電層１９３及び１９４が配置されている。平面視で、導電層１９３及び１９４の形状は略矩形である。導電層１９３は絶縁層１８９の開口部１９１を介してｎ電極１８６に電気的に接続されている。したがって、導電層１９３はｎ電極１８６を介してｎ型層１８３に接続されている。導電層１９４は絶縁層１８９の開口部１９２を介してｐ型層１８１に接続されている。導電層１９３及び１９４は、例えば、複数の金属層が積層された積層構造である。導電層１９３及び１９４は、例えば、半導体部分１８０側から順に、Ｔｉ層、Ｒｈ（ロジウム）層、Ａｕ層が積層された積層構造であってもよい。また、上記積層構造において、例えば、Ｔｉ層の厚さは３．５ｎｍであり、Ｒｈ層の厚さは４００ｎｍであり、Ａｕ層の厚さは１００ｎｍである。
上述の如く、本実施形態の発光素子１３０は、第１の実施形態の第１発光素子１０及び第２発光素子７０に相当する。本実施形態の半導体部分１８０は、第１の実施形態の半導体部分１１に相当する。本実施形態のｎ電極１８６、ｐ電極１８７、導電層１９３及び導電層１９４は、第１の実施形態の光反射層１２に相当する。
次に、本実施形態に係る発光モジュールの製造方法について説明する。
図１９及び図２２に示すように、複数の発光素子１３０を準備する。このとき、第１の実施形態において説明したように、発光素子１３０の外観検査及び／又は電気的特性評価を行い、良品の基準を満たさずに不良と判断された発光素子１３０（第１発光素子１０ｎに相当）は除去する。そして、不良と判断された発光素子１３０が除去された後の領域に、新たな発光素子１３０（第２発光素子７０に相当）を配置する。そして、全ての発光素子１３０を配線基板１２０に実装する。
次に、配線基板１２０及び発光素子１３０を覆うように、第１樹脂１４０を形成する。次に、発光素子１３０上から第１樹脂１４０を除去する。次に、例えばシリコーン銀ペーストを介して、パッケージ基板１１０上に配線基板１２０を載置する。次に、パッケージ基板１１０の第１パッド１１２と配線基板１２０の外部接続用パッドとを、ワイヤ１６０によって接続する。次に、パッケージ基板１１０上に第１樹脂枠１７１を形成すると共に、配線基板１２０上に第２樹脂枠１７２を形成する。次に、第１樹脂枠１７１と第２樹脂枠１７２との間に、保護樹脂１７３を形成する。これにより、ワイヤ１６０を保護する第３樹脂１７０が形成される。
次に、シート状に加工された半硬化状態の第２樹脂１５０を複数の発光素子１３０上及び第１樹脂１４０上に配置する。上述の如く、第２樹脂１５０においては、母材１５１中に蛍光体１５２が含有されている。第２樹脂１５０は、平面視において、第３樹脂１７０の内側に配置されている。第２樹脂１５０は、複数の発光素子１３０が配置された領域を覆うように配置されている。
次に、熱処理を施すことにより、第２樹脂１５０を硬化させる。このとき、第２樹脂１５０を第１の温度、例えば、１００℃に加熱すると、第２樹脂１５０が一旦液状化して、発光素子１３０間の隙間であって第１樹脂１４０上の空間内に進入する。これにより、第２樹脂１５０が発光素子１３０の側面１３３の上部に接触する。次に、第２樹脂１５０を第１の温度よりも高い第２の温度、例えば、１５０℃に加熱すると、第２樹脂１５０が最終的に硬化する。このようにして、本実施形態に係る発光モジュール１０１が製造される。
＜第４の実施形態＞
第４の実施形態は、前述の第２の実施形態に係る発光装置の製造方法を用いて、発光モジュールを製造する例である。
先ず、本実施形態に係る発光モジュールの構成について説明する。
図２６Ａは、本実施形態に係る発光モジュールを示す上面図である。
図２６Ｂは、１つの透光性部材を示す一部拡大上面図である。
本実施形態においても、第３の実施形態と同様に、ＸＹＺ直交座標系を採用する。
図２６Ａ及び図２６Ｂに示すように、本実施形態に係る発光モジュール２０１においては、配線基板２１１を備えている。配線基板２１１の平面視の形状は、例えば、長方形である。配線基板２１１の上面には、複数の発光素子２１２が実装されている。各発光素子２１２には２つの接合部２１３が配置されており、接合部２１３を介して配線基板２１１に搭載されている。接合部２１３は、例えば金又は銅を含む。
配線基板２１１の上面において、発光素子２１２は、例えば、２列に配列されている。各列は配線基板２１１の長手方向、すなわち、Ｘ方向に延びている。第１列２２１においては、例えば２０個の発光素子２１２が配列されており、第２列２２２においては、例えば２２個の発光素子２１２が配列されている。したがって、発光モジュール２０１には、合計で４２個の発光素子２１２が配置されている。一例では、各発光素子２１２の平面視の形状は正方形であり、一辺の長さは５００μｍ以上１０００μｍ以下である。
各発光素子２１２上には、それぞれ透光性部材２１４が配置されている。透光性部材２１４は、例えば、蛍光体としてＹＡＧを含む板状の部材である。一例では、各透光性部材２１４の平面視の形状は正方形であり、一辺の長さは５５０μｍ以上１１００μｍ以下である。各列において隣り合う透光性部材２１４間の距離は、一例では、３０μｍ以上７０μｍ以下である。透光性部材２１４の数は発光素子２１２の数と同じである。
配線基板２１１上には、樹脂部材２１５が配置されている。樹脂部材２１５は、配線基板２１１の上面の中央部を覆っている。樹脂部材２１５は、発光素子２１２の側面及び透光性部材２１４の側面を覆い、透光性部材２１４の上面を覆っていない。したがって、透光性部材２１４の上面は樹脂部材２１５から露出している。樹脂部材２１５においては、例えば、母材となる透光性樹脂中に光反射性物質が含有されている。樹脂は、例えば、ジメチルシリコーン樹脂である。光反射性物質は、例えば、酸化チタンである。
配線基板２１１の上面における樹脂部材２１５に覆われた領域のＹ方向両側には、パッド２１６が配置されている。パッド２１６は、配線基板２１１のＸ方向に延びる端縁に沿って、２列に配列されている。パッド２１６の第３列２２３は、発光素子２１２の第１列２２１側に配置されている。パッド２１６の第４列２２４は、発光素子２１２の第２列２２２側に配置されている。
各列に属するパッド２１６の数は、対応する列に属する発光素子２１２の数よりも１つ多い。すなわち、第３列２２３には２１個のパッド２１６が配列されており、第４列２２４には２３個のパッド２１６が配列されている。第３列に属する２１個のパッド２１６と第１列に属する２０個の発光素子２１２は、交互に直列に接続されている。同様に、第４列に属する２３個パッド２１６と第２列に属する２２個の発光素子２１２は、交互に直列に接続されている。
本実施形態の配線基板２１１は、第２の実施形態の実装基板８０に相当する。本実施形態の発光素子２１２は、第２の実施形態の第１発光素子１０ｇ及び／又は第２発光素子７０に相当する。本実施形態の樹脂部材２１５は、第２の実施形態の被覆部材８１に相当する。本実施形態の透光性部材２１４は、第２の実施形態の透光性部材８２に相当する。
次に、本実施形態に係る発光モジュールの製造方法について説明する。
図２６Ａ及び図２６Ｂに示すように、複数の発光素子２１２を準備する。このとき、第２の実施形態において説明したように、発光素子２１２の外観検査及び／又は電気的特性評価を行い、良品の基準を満たさずに不良と判断された発光素子２１２（第１発光素子１０ｎに相当）は除去する。そして、不良と判断された発光素子２１２が除去された後の領域に、新たな発光素子２１２（第２発光素子７０に相当）を配置する。そして、全ての発光素子２１２を配線基板２１１に実装する。
次に、それぞれの発光素子２１２上に透光性部材２１４を配置する。次に、配線基板２１１の上面、発光素子２１２の側面、及び、透光性部材２１４の側面を覆うように、樹脂部材２１５を形成する。このようにして、本実施形態に係る発光モジュール２０１が製造される。
前述の各実施形態は、本発明を具現化した例であり、本発明はこれらの実施形態には限定されない。例えば、前述の各実施形態において、いくつかの構成要素又は工程を追加、削除又は変更したものも本発明に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
本発明は、例えば、車両用の前照灯及び表示装置の光源等に利用することができる。
１、２：発光装置
１０、１０ｇ、１０ｎ：第１発光素子
１０ａ：上面
１０ｂ：下面
１０ｃ：側面
１１：半導体部分
１２：光反射層
２０：第１粘着層
２０ａ：第２面
２０ｂ：第３面
３０：第１紫外線透過層
３０ａ：第１面
４０：第２粘着層
４０ａ：第４面
４０ｂ：第５面
４０ｃ、４０ｄ、４０ｅ：部分
５０：第２紫外線透過層
５０ａ：第６面
５０ｂ：第７面
６０：紫外線遮蔽層
７０：第２発光素子
８０：実装基板
８１：被覆部材
８２：透光性部材
９０：中間体
９１：第１シート
９２：第２シート
９３：マウンター
９５：プローブ
９８：支持基板
９９：積層体
１００：成長基板
１０１：発光モジュール
１１０：パッケージ基板
１１０ａ：上面
１１０ｂ：下面
１１１：絶縁基体
１１２：第１パッド
１１３：第２パッド
１１４：放熱部
１２０：配線基板
１２１：上面
１３０：発光素子
１３１：上面
１３２：下面
１３３：側面
１３９：接合部
１４０：第１樹脂
１４１：母材
１４２：光反射性物質
１４３：上面
１５０：第２樹脂
１５１：母材
１５２：蛍光体
１６０：ワイヤ
１７０：第３樹脂
１７１：第１樹脂枠
１７２：第２樹脂枠
１７３：保護樹脂
１８０：半導体部分
１８１：ｐ型層
１８２：発光層
１８３：ｎ型層
１８４：凸部
１８５：穴
１８６：ｎ電極
１８７：ｐ電極
１８８：光反射層
１８８ａ、１８８ｂ：凹部
１８９：絶縁層
１９１、１９２：開口部
１９３、１９４：導電層
２０１：発光モジュール
２１１：配線基板
２１２：発光素子
２１３：接合部
２１４：透光性部材
２１５：樹脂部材
２１６：パッド
２２１：第１列
２２２：第２列
２２３：第３列
２２４：第４列
ＵＶ１、ＵＶ２、ＵＶ３：紫外線

Claims (10)

  1. 第１面を有する第１紫外線透過層と、前記第１紫外線透過層の前記第１面に接した第２面及び前記第２面の反対側に位置する第３面を有する第１粘着層と、前記第３面に対向する光反射層を有し前記第１粘着層の前記第３面に接した複数の第１発光素子と、前記複数の第１発光素子に接した第４面及び前記第４面の反対側に位置する第５面を有する第２粘着層と、前記第２粘着層の前記第５面に接した第６面及び前記第６面の反対側に位置する第７面を有する第２紫外線透過層と、を含む中間体を準備する工程と、
    前記第２紫外線透過層の前記第７面における一部の前記第１発光素子に対応する領域に紫外線遮蔽層を配置する工程と、
    前記紫外線遮蔽層側から前記中間体に対して紫外線を照射することにより、前記第２粘着層における前記紫外線遮蔽層に対応していない部分の粘着力を低下させる第１紫外線照射工程と、
    前記第１紫外線透過層側から前記中間体に対して紫外線を照射することにより、前記第２粘着層における前記光反射層に対応していない部分の粘着力を低下させる第２紫外線照射工程と、
    前記一部の第１発光素子を前記第２粘着層と共に前記第１粘着層から離す工程と、
    を備え、
    前記第１紫外線照射工程及び前記第２紫外線照射工程の後において、前記第２粘着層における紫外線に照射された部分の粘着力は前記第１粘着層の粘着力よりも弱く、前記第２粘着層における紫外線に照射されていない部分の粘着力は前記第１粘着層の粘着力よりも強い発光装置の製造方法。
  2. 前記複数の第１発光素子は、前記第２粘着層に接する上面と、前記第１粘着層に接する下面と、前記上面と前記下面との間の側面とを有し、
    前記中間体において、前記第２粘着層は前記第１発光素子の側面に接する請求項１に記載の発光装置の製造方法。
  3. 前記第１粘着層及び前記第２粘着層は紫外線反応層である請求項１または２に記載の発光装置の製造方法。
  4. 前記中間体を準備する工程は、
    前記第１紫外線透過層、第１粘着層、及び、前記複数の第１発光素子が積層された積層体を準備する工程と、
    前記第１紫外線透過層側から紫外線を照射する工程と、
    を有する請求項１に記載の発光装置の製造方法。
  5. 前記第１発光素子における前記第１粘着層側に位置する面は、前記第１発光素子における前記第２粘着層側に位置する面よりも大きい請求項１～４のいずれか１つに記載の発光装置の製造方法。
  6. 前記一部の第１発光素子は不良品であり、
    前記一部の第１発光素子を前記第１粘着層から離す工程において、良品の前記第１発光素子が前記第１粘着層側に残留する請求項１～５のいずれか１つに記載の発光装置の製造方法。
  7. 前記紫外線遮蔽層を配置する工程の前に、
    前記複数の第１発光素子の電気的特性を評価することにより、前記複数の第１発光素子がそれぞれ前記不良品であるか前記良品であるかを判断する工程をさらに備えた請求項６に記載の発光装置の製造方法。
  8. 前記一部の発光素子を前記第１粘着層から離す工程の後に、
    前記一部の第１発光素子が配置されていた領域に、第２発光素子を配置する工程と、
    をさらに備えた請求項６または７に記載の発光装置の製造方法。
  9. 前記一部の発光素子を前記第１粘着層から離す工程の後、前記第２発光素子を配置する工程の前に、前記第１粘着層上に残留する前記第１発光素子を前記第１粘着層から第１シートに転写する工程と、をさらに備え、
    前記第２発光素子を配置する工程は、前記第１シートに前記第２発光素子を配置する工程である請求項８に記載の発光装置の製造方法。
  10. 前記第２発光素子を配置する工程の後に、
    前記第１発光素子及び前記第２発光素子を覆う透光性部材を設ける工程をさらに備えた請求項８または９に記載の発光装置の製造方法。
JP2021209764A 2021-12-23 2021-12-23 発光装置の製造方法 Active JP7450158B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021209764A JP7450158B2 (ja) 2021-12-23 2021-12-23 発光装置の製造方法
US18/068,245 US20230207724A1 (en) 2021-12-23 2022-12-19 Method for manufacturing light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021209764A JP7450158B2 (ja) 2021-12-23 2021-12-23 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023094342A JP2023094342A (ja) 2023-07-05
JP7450158B2 true JP7450158B2 (ja) 2024-03-15

Family

ID=86897322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021209764A Active JP7450158B2 (ja) 2021-12-23 2021-12-23 発光装置の製造方法

Country Status (2)

Country Link
US (1) US20230207724A1 (ja)
JP (1) JP7450158B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003209295A (ja) 2002-01-16 2003-07-25 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
JP2016502265A (ja) 2012-11-12 2016-01-21 晶元光▲電▼股▲ふん▼有限公司 半導体発光素子及びその製造方法
WO2017094461A1 (ja) 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
US20190027642A1 (en) 2016-01-20 2019-01-24 Goertek. Inc Micro-LED Transfer Method and Manufacturing Method
JP2021027289A (ja) 2019-08-08 2021-02-22 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2021534594A (ja) 2018-08-10 2021-12-09 ホン−チェン、リンLIN, Hong−Cheng ダイオード装置、ディスプレイパネル及び可撓性ディスプレイ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003209295A (ja) 2002-01-16 2003-07-25 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
JP2016502265A (ja) 2012-11-12 2016-01-21 晶元光▲電▼股▲ふん▼有限公司 半導体発光素子及びその製造方法
WO2017094461A1 (ja) 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
US20190027642A1 (en) 2016-01-20 2019-01-24 Goertek. Inc Micro-LED Transfer Method and Manufacturing Method
JP2021534594A (ja) 2018-08-10 2021-12-09 ホン−チェン、リンLIN, Hong−Cheng ダイオード装置、ディスプレイパネル及び可撓性ディスプレイ
JP2021027289A (ja) 2019-08-08 2021-02-22 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Also Published As

Publication number Publication date
JP2023094342A (ja) 2023-07-05
US20230207724A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
JP5508244B2 (ja) 半導体発光装置の製造方法
JP5634647B1 (ja) Ｌｅｄモジュール
TWI495164B (zh) 發光裝置
JP2007103423A (ja) 半導体装置及びその製造方法
JP6086738B2 (ja) Ｌｅｄ装置
KR20110123297A (ko) 웨이퍼레벨 반도체 패키지 및 그 제조방법
WO2018216318A1 (ja) 半導体モジュールおよびその製造方法
US9537019B2 (en) Semiconductor device
JP5656748B2 (ja) 半導体発光素子の製造方法
US8030753B2 (en) Semiconductor device and method for making the same
US20120018201A1 (en) Circuit board and manufacturing method thereof, circuit device and manufacturing method thereof, and conductive foil provided with insulating layer
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
JP3502305B2 (ja) 光半導体装置
JP7450158B2 (ja) 発光装置の製造方法
JP2005039122A (ja) 発光装置
JP2007335734A (ja) 半導体装置
KR101490799B1 (ko) 웨이퍼레벨 패키지 구조체, 이를 이용한 ｌｅｄ 및 이의 제조방법
WO2011049234A1 (ja) 基板およびそれを用いた回路装置の製造方法
JP7407360B2 (ja) 発光装置の製造方法
US20230099246A1 (en) Method for manufacturing light-emitting device
JP6593405B2 (ja) 半導体装置の製造方法
KR20100100229A (ko) 발광 다이오드 패키지 및 그의 제조 방법
TWI746237B (zh) 透光顯示模組的製造方法
US20230420284A1 (en) Method for manufacturing light-emitting device
US20240322102A1 (en) Optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240215

R151 Written notification of patent or utility model registration

Ref document number: 7450158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151