JP2021534594A - ダイオード装置、ディスプレイパネル及び可撓性ディスプレイ - Google Patents

ダイオード装置、ディスプレイパネル及び可撓性ディスプレイ Download PDF

Info

Publication number
JP2021534594A
JP2021534594A JP2021531158A JP2021531158A JP2021534594A JP 2021534594 A JP2021534594 A JP 2021534594A JP 2021531158 A JP2021531158 A JP 2021531158A JP 2021531158 A JP2021531158 A JP 2021531158A JP 2021534594 A JP2021534594 A JP 2021534594A
Authority
JP
Japan
Prior art keywords
light emitting
region
current limiting
semiconductor layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021531158A
Other languages
English (en)
Other versions
JP7398818B2 (ja
JPWO2020029657A5 (ja
Inventor
ホン−チェン、リン
フン−カン、スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lin hong Cheng
Original Assignee
Lin hong Cheng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lin hong Cheng filed Critical Lin hong Cheng
Publication of JP2021534594A publication Critical patent/JP2021534594A/ja
Publication of JPWO2020029657A5 publication Critical patent/JPWO2020029657A5/ja
Priority to JP2023200399A priority Critical patent/JP2024026189A/ja
Application granted granted Critical
Publication of JP7398818B2 publication Critical patent/JP7398818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は、マイクロ発光ダイオード装置に関する。【解決手段】本発明のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、第1型半導体層101及び第2型半導体層102の間に位置する発光層103と、第2型半導体層102の周辺及び側壁領域に位置する第1電流制限領域201と、第1電流制限領域201に囲まれる第2電流制限領域202と、を含み、第1電流制限領域201及び前記第2電流制限領域202の最短距離は50μm以下であり、第1電流制限領域201の周囲長は400μm以下である。【選択図】図2R

Description

本開示は、マイクロ発光ダイオード(マイクロLED)装置に関し、特に発光効率を高め、生産歩留りを向上させたマイクロLED装置、そのマイクロLED装置を含むディスプレイパネル及び可撓性ディスプレイ、又はそれらの製造方法に関する。
マイクロLEDディスプレイは、従来のディスプレイ技術である液晶ディスプレイ(LCD)や有機LED(OLED)と比較して、コントラスト比が高く、応答速度が速く、色域が広く、消費電力が少なく、寿命が長いなどの利点がある。しかし、量産商業化を実現するには、(1)エピタキシャルチップと製造プロセス、(2)マストランスファー、(3)検査とメンテナンスなど、いくつかの技術的課題がまだ残されている。
(1)エピタキシャルチップと製造プロセス:LEDのチップサイズを小さくすると伴に、外部量子効率(EQE)が低下する。その原因は、LEDの側壁または表面の欠陥及びエネルギー状態による非放射再結合(non−radiative recombination)を起こし、マイクロLEDの効率が低下する。従って、いかに非放射再結合を低減させ、発光効率を上げることは重要なポイントである。
(2)マストランスファー:大量のマイクロLEDを高精度の設備を介してディスプレイ基板または回路に移載することはマストランスファー(Mass Transfer)技術といい、例としては、静電移載技術、マイクロ転写印刷技術、流体アセンブリ技術、光学移載技術などがある。前記の技術が現在直面している主要な課題は、時間及びコストが合理的な範囲内でマストランスファーを実現することである。
(3)検査とメンテナンス:迅速かつ正確に検査とメンテナンスを行うことも現段階でマイクロLED技術が直面しているボトルネックである。
上記の技術問題を解決するため、本発明は、ダイオード装置、ディスプレイパネル及び可撓性ディスプレイを提供する。
上記の目的を実現するため、本発明の一実施形態は、ダイオード装置を提供する。
本発明のダイオード装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺側壁領域と接触する側壁電流制限領域201と、を含み、前記側壁電流制限領域201の周囲長は400μm以下である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1上面201―upをさらに含み、前記第2型半導体層102は第2上面102―upをさらに含み、前記第2上面102―up及び前記第1上面201―upは、同一平面にある。
任意で、前記ダイオード装置は、透明電極301をさらに含み、前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記側壁電流制限領域201を部分的に覆う。
任意で、前記ダイオード装置は、電極302をさらに含み、前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と接触する。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1上面201―upをさらに含み、前記第2型半導体層102は第2上面102―upをさらに含み、前記第1上面201―upには上面低導電率領域iL−upを有し、前記第2上面102―upには上面高導電率領域iH−upを有し、導電率分布は、前記上面低導電率領域iL−upから前記上面高導電率領域iH−upに向かって徐々に増加する。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1外面201―outをさらに含み、前記第2型半導体層102は第2外面102―outをさらに含み、前記第1外面201―outには側壁低導電率領域iL−outを有し、前記第2外面102―outには側壁高導電率領域iH−outを有し、導電率分布は、前記側壁低導電率領域iL−outから前記側壁高導電率領域iH−outに向かって徐々に増加する。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1上面201―upをさらに含み、前記第1上面201―upは第1表面粗さRS−201−upを有し、前記第1表面粗さRS−201−upは10nm以下である。
任意で、前記ダイオード装置に関して、前記第2型半導体層102は第2上面102―upをさらに含み、前記第2上面102―upは第2表面粗さRS−102−upを有し、前記第2表面粗さRS−102−upは10nm以下である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1上面201―upをさらに含み、前記第2型半導体層102は第2上面102―upをさらに含み、前記第1上面201―upは第1表面粗さRS―201―upを有し、前記第2上面102―upは第2表面粗さRS―102―upを有し、前記第1表面粗さRS―201―upは前記第2表面粗さRS―102―up以上である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1外面201―outをさらに含み、前記第1外面201―outの粗さは10nmより大きい。
任意で、前記ダイオード装置に関して、前記第2型半導体層102は第2外面102―outをさらに含み、前記第2外面102―outの粗さは10nmより大きい。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1外面201―outをさらに含み、前記第2型半導体層102は第2外面102―outをさらに含み、前記第1外面201―outは第3表面粗さRS−201−outを有し、前記第2外面102―outは第4表面粗さRS−102−outを有し、前記第3表面粗さRS−201−outは前記第4表面粗さRS−102−out以上である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1上面201―up、第1外面201―out、及び第1内面201―inをさらに含み、前記第1上面201―upと前記第1外面201―outとは、第1夾角Θ1を成しており、前記第1上面201―upと前記第1内面201―inとは、第2夾角Θ2を成しており、前記第1夾角Θ1及び前記第2夾角Θ2は直角(90°)に近い。
任意で、前記ダイオード装置は、磁性層をさらに含み、前記磁性層は前記第1型半導体層101の下に位置する。
任意で、前記ダイオード装置は、第2電流制限領域202をさらに含み、前記側壁電流制限領域201及び前記第2電流制限領域202の最短距離は50μm以下である。
任意で、前記ダイオード装置は、第3電流制限領域203をさらに含み、前記第3電流制限領域203は、前記側壁電流制限領域201及び前記第2電流制限領域202の間に位置し、且つ、前記第2電流制限領域202と接触し、前記第3電流制限領域203の上面及び前記側壁電流制限領域201の上面は、同一平面にある。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第1深さD1は、前記第2深さD2に等しく、且つ、前記第3深さD3に等しい。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域201、前記第2電流制限領域202、及び前記第3電流制限領域203は、イオン注入技術によって形成される。
本発明の他の実施形態は、本発明のダイオード装置からなる配列(array)を採用したディスプレイパネルを提供する。
前記ディスプレイパネルは、ディスプレイ基板を含み、前記ディスプレイ基板は、マイクロLED装置の配列を含む。前記マイクロLED装置の一部は、側壁電流ブロック領域501を有し、前記マイクロLED装置の一部は、側壁電流制限領域201を有する。各マイクロLED装置の最大幅は、1μmから100μmまでである。各マイクロLED装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、を含む。前記ディスプレイパネルは、マイクロLED装置の配列を切り替え及び駆動するために使用される回路をさらに含み、また、マイクロコントローラーチップ配列をさらに含む。各マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する。
本発明の他の実施形態は、本発明のダイオード装置からなる配列を採用した可撓性ディスプレイを提供する。
前記可撓性ディスプレイは、可撓性基板1010を含み、前記可撓性基板1010は、マイクロLED装置の配列を含む。前記マイクロLED装置の一部は、側壁電流ブロック領域501を有し、前記マイクロLED装置の一部は、側壁電流制限領域201を有する。前記側壁電流ブロック領域501は、誘電材料から構成されてもよい。前記側壁電流制限領域201は、イオン注入技術によって形成されてもよい。各マイクロLED装置の幅は、1μmから100μmまでである。各マイクロLED装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、を含む。前記可撓性ディスプレイは、複数のスキャン線1014と、複数のデータ線1015と、をさらに含む。各マイクロLED装置1011は、対応した前記スキャン線1014及び対応した前記データ線1015と接続する。前記可撓性ディスプレイは、マイクロLED装置の配列を駆動するための駆動回路をさらに含み、前記駆動回路は、ゲートドライバー1012とソースドライバー1013とを含む。
本発明の有益効果は、前記側壁電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができ、前記第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができ、前記第3電流制限領域203は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができ、前記側壁電流制限領域201の周囲長は400μm以下のため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。図面は、本発明をよりよく理解するために使用されているが、本発明の範囲を限定するものではない。
従来の発光ダイオードの上面図である。 従来の発光ダイオードのA−A’線に沿った断面図である。 従来の発光ダイオードのB−B’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 導電性原子間力顕微鏡(Conductive Atomic Force Microscope)による導電率測定の結果を示す図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 導電性原子間力顕微鏡による導電率測定の結果を示す図である。 導電性原子間力顕微鏡による導電率測定の結果を示す図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 導電性原子間力顕微鏡による導電率測定の結果を示す図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態のB−B’線に沿った断面図である。 半導体構造を示す図である。 フォトマスクの形成及びイオン注入による電流制限領域の定義を示す図である。 フォトマスクの除去を示す図である。 透明電極、金属電極、及び金属電極延伸部の形成を示す図である。 溝部の形成を示す図である。 発光ダイオードは犠牲層を介してテスト基板と接合することを示す図である。 成長基板の除去を示す図である。 金属電極は第1型半導体層の上に形成されることを示す図である。 テスト基板及び光電センサーによって発光ダイオードのエレクトロルミネセンス(EL)検査を行うことを示す図である。 欠損部品は選択除去され、収集基板上に移載されることを示す図である。 発光部品の配列は永久基板上にマストランスファーされることを示す図である。 空孔を埋めるために、発光部品が永久基板上に移載されることを示す図である。 発光部品を永久基板上に移載することは完成されることを示す図である。 永久基板上に壁構造及び光透過性ゲル体が形成されることを示す図である。 永久基板上に壁構造及び蛍光ゲル体が形成されることを示す図である。 永久基板上に壁構造、光透過性ゲル体、及び蛍光ゲル体が形成されることを示す図である。 半導体構造を示す図である。 溝部の形成を示す図である。 フォトマスクの除去を示す図である。 電流ブロック領域は誘電材料から構成されることを示す図である。 透明電極、金属電極、及び金属電極延伸部の形成を示す図である。 発光ダイオードは犠牲層を介してテスト基板と接合することを示す図である。 成長基板の除去を示す図である。 金属電極は第1型半導体層の上に形成されることを示す図である。 テスト基板及び光電センサーによって発光ダイオードのエレクトロルミネセンス(EL)検査を行うことを示す図である。 欠損部品は選択除去され、収集基板上に移載されることを示す図である。 発光部品の配列は永久基板上にマストランスファーされることを示す図である。 空孔を埋めるために、発光部品が永久基板上に移載されることを示す図である。 発光部品を永久基板上に移載することは完成されることを示す図である。 永久基板上に壁構造及び光透過性ゲル体が形成されることを示す図である。 永久基板上に壁構造及び蛍光ゲル体が形成されることを示す図である。 永久基板上に壁構造、光透過性ゲル体、及び蛍光ゲル体が形成されることを示す図である。 長方型の本発明のマイクロ発光ダイオードの上面図である。 円型の本発明のマイクロ発光ダイオードの上面図である。 三角型の本発明のマイクロ発光ダイオードの上面図である。 検査後の発光部品を選択的に第1容器内にマストランスファーし、第1溶液によって流体トランスファーを行い、マイクロ発光ダイオードを受取基板に移載することを示す図である。 受取基板の上面図である。 本発明の第1フローチャートである。 本発明の第2フローチャートである。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のA−A’線に沿った断面図である。 成長基板上での半導体構造のエピタキシャル成長を示す図である。 フォトマスクの形成及びイオン注入による電流制限領域の定義を示す図である。 フォトマスクの除去を示す図である。 溝部及びエッチング領域の形成を示す図である。 透明電極、電極の形成を示す図である。 発光ダイオードは犠牲層を介してテスト基板と接合することを示す図である。 成長基板はレーザーによって除去されることを示す図である。 成長基板が除去された後の様子を示す図である。 テスト基板及び光電センサーによって発光ダイオードのエレクトロルミネセンス(EL)検査を行うことを示す図である。 移載基板に移載されることを示す図である。 欠損部品は選択除去され、収集基板上に移載されることを示す図である。 発光部品の配列は永久基板上にマストランスファーされることを示す図である。 空孔を埋めるために、発光部品が永久基板上に移載されることを示す図である。 発光部品を永久基板上に移載することは完成されることを示す図である。 永久基板上に壁構造及び光透過性ゲル体が形成されることを示す図である。 永久基板上に壁構造及び蛍光ゲル体が形成されることを示す図である。 永久基板上に壁構造、光透過性ゲル体、及び蛍光ゲル体が形成されることを示す図である。 可撓性ディスプレイの回路ブロック図である。 従来のフリップチップマイクロ発光ダイオードの構造を示す図である。 辺長が10μm以下に縮小されたマイクロ発光ダイオードの構造を示す図である。 イオン注入技術によって、辺長が10μm以下に縮小されたフリップチップマイクロ発光ダイオードの構造を示す図である。 少なくとも1セットの予備マイクロ発光ダイオードをイオン注入技術によって構造内に配置することを示す図である。 第1エピタキシャル層構造(Epi layer−1)は第1エピタキシャル基板S1の上に形成されることを示す図である。 ピッチP1を有する第1マイクロ発光ダイオード(M1)は、フォトリソグラフィ及びエッチング工程によって形成されることを示し、図33―3のA−A’線に沿った断面図である。 図33―2の上面図である。 イオン注入技術によって、第1マイクロ発光ダイオード(M1)の上に第1イオン注入領域(Ion−1)及び第1サブピクセル領域(R1)を定義することを示し、図34―2のA−A’線に沿った断面図である。 図34―1の上面図である。 導電層(ML)は、第1サブピクセル領域(R1)の上に形成されることを示し、図35―3のA−A’線に沿った断面図である。 導電層(ML)は、第1サブピクセル領域(R1)の上に形成されることを示し、図35―3のA’’−A’’’線に沿った断面図である。 図35―2の上面図である。 導電層構造(ML)を有する第1サブピクセル(R1)は、ボンディングパッド(BL)を介して第1透明基板(T1)と電気的に接続することを示す図である。 第1エピタキシャル基板(S1)は除去され、且つ、第1光透過性中間層(B1)は第1透明基板(T1)と第1サブピクセル(R1)との間に充填されることを示す図である。 図36−2の上面図である。 第2エピタキシャル層構造(Epi layer−2)は第2エピタキシャル基板S2の上に形成されることを示す図である。 ピッチP3を有する第2マイクロ発光ダイオード(M2)は、フォトリソグラフィ及びエッチング工程によって形成されることを示し、図37―3のC−C’線に沿った断面図である。 図37−2の上面図である。 イオン注入技術によって、第2マイクロ発光ダイオード(M2)の上に第2イオン注入領域の第1区(Ion−2a)と第2区(Ion−2b)、及び第2サブピクセル領域(G1)を定義することを示し、図38―2のC−C’線に沿った断面図である。 図38−1の上面図である。 導電層(ML)は、第2サブピクセル領域(G1)の上に形成されることを示し、図39―3のC−C’線に沿った断面図である。 導電層(ML)は、第2サブピクセル領域(G1)の上に形成されることを示し、図39―3のC’’−C’’’線に沿った断面図である。 図39−1の上面図である。 導電層構造(ML)を有する第2サブピクセル(G1)をボンディングパッド(BL)を介して第2透明基板(T2)と電気的に接続することを示す図である。 第2エピタキシャル基板(S2)は除去され、且つ、第2光透過性中間層(B2)は第2透明基板(T2)と第2サブピクセル(G1)との間に充填されることを示す図である。 図40−1の上面図である。 第3エピタキシャル層構造(Epi layer−3)は第3エピタキシャル基板S3の上に形成されることを示す図である。 イオン注入技術によって、第3イオン注入領域(Ion−3)、及び第3サブピクセル領域(B1)定義することを示し、図41―3のE−E’線に沿った断面図である。 図41−2の上面図である。 イオン注入技術によって、第3マイクロ発光ダイオード(M3)の上に第3イオン注入領域(Ion−3)、及び第3サブピクセル領域(B1)を定義することを示し、図42―2のE−E’線に沿った断面図である。 図42−1の上面図である。 導電層(ML)は、第3ブピクセル領域(B1)の上に形成され、図43―3のE−E’線に沿った断面図である。 図43―3のE’’−E’’’線に沿った断面図である。 図43−1の上面図である。 導電層構造(ML)を有する第3サブピクセル(B1)は、ボンディングパッド(BL)を介して第3透明基板(T3)と電気的に接続することを示す図である。 第3エピタキシャル基板(S3)は除去され、且つ、第3光透過性中間層(B3)は第3透明基板(T3)と第3サブピクセル(B1)との間に充填されることを示す図である。 図44−1の上面図である。 第1サブピクセル構造、第2サブピクセル構造、及び第3サブピクセル構造は、光透過性接着層のA−1とA−2とを介してRGBピクセル配列の3DスタッキングによってマイクロLEDを実現することを示す図である。 第1ピクセル(Pixel1)を拡大し、図45―3のG―G’線に沿った断面図である。 図45−2の上面図である。 本発明の他の実施形態によれば、R1−1は第1サブピクセルであり、R1−2は第1予備のサブピクセルであり、G1−1は第2サブピクセルであり、G1−2は第2予備のサブピクセルであり、B1−1は第3サブピクセルであり、B1−2は第3予備のサブピクセルであることを示し、図46―2のH―H’線に沿った断面図である。 図46−1の上面図である。 本発明の他の実施形態によれば、R1−1は第1サブピクセルであり、R1−2、R1−3、R1−4、R1−5、及びR1−6は全て第1予備のサブピクセルであり、G1−1は第2サブピクセルであり、G1−2、G1−3、及びG1−4は全て第2予備のサブピクセルであり、B1−1は第3サブピクセルであり、B1−2は第3予備のサブピクセルであることを示し、図47―2のI―I’線に沿った断面図である。 図47−1の上面図である。 本発明の他の実施形態によれば、R1−1は第1サブピクセルであり、R1−2、R1−3、R1−4、R1−5、及びR1−6は全て第1予備のサブピクセルであり、G1−1は第2サブピクセルであり、G1−2、G1−3、G1−4、G1−5、及びG1−6は全て第2予備のサブピクセルであり、B1−1は第3サブピクセルであり、B1−2、B1−3、B1−4、B1−5、及びB1−6は全て第3予備のサブピクセルであることを示し、図48―2のJ―J’線に沿った断面図である。 図48−1の上面図である。 本発明の他の実施形態によれば、R1−1A、R1−2A、R1−3A、R1−4A、R1−5A、及びR1−6Aは全て第1サブピクセルであり、G1−1A、G1−2A、G1−3A、G1−4A、G1−5A、及びG1−6Aは全て第2サブピクセルであり、B1−1A、B1−2A、B1−3A、B1−4A、B1−5A、及びB1−6Aは全て第3サブピクセルであることを示し、図49―2のK―K’線に沿った断面図である。 図49−1の上面図である。 本発明の他の実施形態によれば、エピタキシャル基板(S1)、(S2)、及び(S3)は、全て透明基板であり、RGBのマイクロLEDは、透明基板に移載することなく、直接に3Dスタッキングを行うことができるため、製造工程を簡素化することを示す図である。 本発明の他の実施形態によれば、ピクセルのコントラストを高めるために、ブラックマトリクス層をさらに含むことを示す図である。 本発明の他の実施形態によれば、3Dスタッキングの精度を改善するために、各マイクロ発光ダイオードは、磁性層をさらに含むことを示す図である。 本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流ブロック領域をさらに含むことを示す図である。 本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流制限領域をさらに含むことを示す図である。 本発明の他の実施形態が拡張現実(AR)に適用されることを示す図である。 本発明の他の実施形態が拡張現実(AR)に適用されることを示す図である。 本発明の他の実施形態が拡張現実(AR)に適用されることを示す図である。 本発明の他の実施形態が拡張現実(AR)に適用されることを示す図である。 統合制御システムを示す図である。 スマート眼鏡の構造を示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 マイクロ発光ロダイオードは磁性層構造を有することを示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 他の垂直型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードは、第1電流ブロック層をさらに含むことを示す図である。 垂直型磁性マイクロ発光ダイオードは、第1電流ブロック層をさらに含むことを示す図である。 他の垂直型磁性マイクロ発光ダイオードは、第1電流ブロック層をさらに含むことを示す図である。 水平型磁性マイクロ発光ダイオードは、電流制限層をさらに含むことを示す図である。 垂直型磁性マイクロ発光ダイオードは、電流制限層をさらに含むことを示す図である。 他の垂直型磁性マイクロ発光ダイオードは、電流制限層をさらに含むことを示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 磁気引力を有する制御可能な移載ヘッドを制御することにより、磁性マイクロ発光ダイオードを対象基板までにマストランスファーできることを示す図である。 流体トランスファーシステムを示す図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムを示す図である。 流体トランスファーシステムを示す図である。 流体トランスファーシステムを示す図である。 従来のディスプレイを示す図である。 従来のディスプレイを示す図である。 従来のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 人間の目の視力の識別要件を示す図である。
本発明の例示的な実施形態は、図面と併せて以下に説明し、実施形態に含まれる様々な詳細は、理解を深めるための単なる例示である。従って、当業者は、本発明の範囲及び精神から逸脱することなく、本明細書に記載の実施形態に様々な修正及び変更を加えることができることを理解すべきである。また、明瞭性と簡潔性のために、周知の機能又は構造の説明は、以下では省略されている。
本発明の一実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流制限領域201と、前記第1電流制限領域201に囲まれる第2電流制限領域202と、を含み、前記第1電流制限領域201及び前記第2電流制限領域202の最短距離は50μm以下であり、前記第1電流制限領域201の周囲長は400μm以下である。
前記第2型半導体層102の上面U6、前記第1電流制限領域201の上面U1、及び前記第2電流制限領域202の上面U2は、同一平面にあるため、表面の平坦度を高め、製品の安定性を向上させ、及び非放射再結合(non−radiative recombination)を低減する有益効果を有し、マイクロ発光ダイオードの効率を高める。
前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第1深さD1は、前記第2深さD2に等しく、より大きく、又はより小さくてもよい。
前記マイクロLED装置は、第3電流制限領域203をさらに含んでもよい。前記第3電流制限領域203は、前記第1電流制限領域201及び前記第2電流制限領域202の間に位置し、且つ、前記第2電流制限領域202と接触する。また、前記第3電流制限領域203の上面U3、及び前記第1電流制限領域201の上面U1は、同一平面にあるため、表面の平坦度の高め、製品の安定性の向上、及び非放射再結合の低減に役立ち、これによって、マイクロ発光ダイオードの効率を高める。
前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第1深さD1は、前記第2深さD2に等しく、且つ、前記第3深さD3に等しい。深さは同じであるため、同じイオン注入プロセスで完成でき、プロセスを簡素化する。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第1深さD1は、前記第2深さD2より大きく、且つ、前記第3深さD3より大きい。異なるエピタキシャル構造に従って前記第1深さD1を増加させることにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流制限領域201及び前記第3電流制限領域203を覆う。前記第3電流制限領域203は、イオン注入技術によって形成される。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。前記第1電流制限領域201は第1幅T1を有し、前記第2電流制限領域202は第2幅T202を有し、前記第3電流制限領域203は第3幅T203を有する。前記第2幅T202は、前記第1幅T1以上であり、且つ、前記第1幅T1は、前記第3幅T203以上である。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流制限領域201を覆う。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。
前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触する。電極及び半導体が直接接触することによって、電極剥離を防ぎ、製品の安定性を向上することができる。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。これによって、電流分布の均一性の向上に役立ち、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、バック電極304をさらに含んでもよい。前記バック電極304は、前記第1型半導体層101の下に位置し、且つ、前記第1型半導体層101と電気的に接続する。前記バック電極304は、オーム接触層、拡散遮断層、接続層、及び反射鏡層を含む多層構造であってもよい。
前記第1電流制限領域201及び前記第2電流制限領域202は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上することができる。
前記第1電流制限領域201は、1μm以上の第1幅T1を有してもよい。
前記第2電流制限領域202は、前記第2型半導体層102の中間に位置してもよい。
前記第1電流制限領域201の深さに関して、以下はいくつかの任意の実施形態である。
前記第1電流制限領域201は第1深さD1を有し、前記第1深さD1は、前記第2型半導体層の深さ以下であってもよい。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第1深さD1は、前記発光層103及び前記第1型半導体層101の周辺をさらに含み、前記第1深さD1は、前記第2型半導体層102の深さ及び前記発光層103の深さの合計より大きくてもよい。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第1深さD1は、前記発光層103及び前記第1型半導体層101の側壁領域をさらに含み、前記第1深さD1は、前記第2型半導体層102の深さ及び前記発光層103の深さの合計より大きくてもよい。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第1深さD1は、前記発光層103及び前記第1型半導体層101の側壁領域をさらに含み、前記第1深さD1は、前記第2型半導体層102の深さ、前記発光層103の深さ、及び前記第1型半導体層101の深さの合計に等しい。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第1深さD1は、前記発光層103及び前記第1型半導体層101の側壁領域をさらに含む。前記第1型半導体層101の側壁領域に位置する前記第1電流制限領域201は、第1横幅T1Aを有し、前記発光層103の側壁領域に位置する前記第1電流制限領域201は、第2横幅T1Bを有し、前記第2型半導体層102の側壁領域に位置する前記第1電流制限領域201は、第3横幅T1Cを有する。前記第1横幅T1Aは、前記第2横幅T1Bより大きく、且つ、前記第3横幅T1Cより大きい。或は、前記第3横幅T1Cは、前記第2横幅T1Bより大きく、且つ、前記第1横幅T1Aより大きい。
さらに、前記第1電流制限領域201の表面には、第1低導電率領域iL−1を有してもよい。以下はいくつかの任意の実施形態である。
前記第1電流制限領域201の表面には、第1低導電率領域iL−1を有し、前記第2型半導体層102の表面には高導電率領域iを有し、導電率分布は、前記第1低導電率領域iL−1から前記高導電率領域iに向かって徐々に増加する。
或いは、前記第1電流制限領域201の表面には、第1低導電率領域iL−1を有し、前記第2電流制限領域202の表面には、第2低導電率領域iL―2を有し、前記第2型半導体層102の表面には高導電率領域iを有し、導電率分布は、前記第1低導電率領域iL―1及び前記第2低導電率領域iL―2の両方から前記高導電率領域iに向かって徐々に増加する。
上記の実施形態を採用することにより、表面リーク電流及び側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高める。
前記第1電流制限領域201の幅に関して、以下はいくつかの任意の実施形態である。
前記第1電流制限領域201は、第1幅T1を有し、前記第2電流制限領域202は、第2幅T202を有し、前記第2幅T202は、前記第1幅T1以上である。
或いは、前記第1電流制限領域201は、第1幅T1を有し、前記第2電流制限領域202は、第2幅T202を有し、前記第1電流制限領域201及び前記第2電流制限領域202の間は幅O3を有し、前記第2幅T202は、前記第1幅T1以上であり、且つ、前記幅O3は、前記第2幅T202より大きい。
上記実施形態を採用することにより、第1電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができ、第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができ、第3電流制限領域203は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。前記第1電流制限領域201の周囲長は400μm以下であるため、マイクロ発光ダイオードの様々な利点を備える。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流制限領域201と、前記第1電流制限領域201に囲まれる第2電流制限領域202と、前記第1電流制限領域201に囲まれ且つ前記第2電流制限領域202と接触する第3電流制限領域203と、を含み、前記第1電流制限領域201及び前記第2電流制限領域202の最短距離は50μm以下であり、前記第1電流制限領域201の周囲長は400μm以下である。
上記の構造によると:
(1)前記第1電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流制限領域203は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)周囲長を小さくすることによって、マイクロ発光ダイオードの様々な利点を備える。
前記第2型半導体層102の上面U6、前記第1電流制限領域201の上面U1、前記第2電流制限領域202の上面U2、及び前記第3電流制限領域203の上面U3は、同一平面にあるため、表面の平坦度の高め、製品の安定性の向上、及び非放射再結合の低減に役立ち、これによって、マイクロ発光ダイオードの効率を高める。
前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第1深さD1は、前記第2深さD2に等しく、且つ、前記第3深さD3に等しい。この実施形態において、深さは同じであるため、同じ製造プロセスで完成でき、プロセスを簡素化する。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第1深さD1は、前記第2深さD2より大きく、且つ、前記第3深さD3より大きい。異なるエピタキシャル構造に従って前記第1深さD1を増加させることにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高める。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流制限領域201及び前記第3電流制限領域203を覆う。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上することができる。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記第1電流制限領域201、前記第2電流制限領域202、及び前記第3電流制限領域203は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上することができる。
前記第1電流制限領域201の幅は、1μm以上であってもよい。
さらに、前記第2電流制限領域202は、前記第2型半導体層102の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流制限領域201と、前記第1電流制限領域201に囲まれる第2電流制限領域202と、前記第1電流制限領域201に囲まれ且つ前記第2電流制限領域202と接触する第3電流ブロック領域503と、を含み、前記第1電流制限領域201及び前記第2電流制限領域202の最短距離は50μm以下であり、前記第1電流制限領域201の周囲長は400μm以下である。
上記の構造によると:
(1)前記第1電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流ブロック領域503は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)周囲長は400μmより小さいため、マイクロ発光ダイオードの様々な利点を備える。
前記第2型半導体層102の上面U6、前記第1電流制限領域201の上面U1、及び前記第2電流制限領域202の上面U2は、同一平面にあるため、表面の平坦度を高め、製品の安定性を向上させ、及び非放射再結合を低減することによって、マイクロ発光ダイオードの効率を高める。
前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第1深さD1は、前記第2深さD2に等しい。深さは同じであるため、同じ製造プロセスで完成でき、プロセスを簡素化する。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第1深さD1は、前記第2深さD2より大きい。
或いは、前記第1電流制限領域201は第1深さD1を有し、前記第2電流制限領域202は第2深さD2を有し、前記第1深さD1は、前記第2深さD2より小さい。
異なるエピタキシャル構造に従って前記第1深さD1を増加又は減少させることにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高める。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流制限領域201及び前記第3電流ブロック領域503を覆う。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記第1電流制限領域201、及び前記第2電流制限領域202は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上させることができる。
前記第3電流ブロック領域503は、誘電材料から構成されてもよい。
前記第1電流制限領域201の幅は、1μm以上であってもよい。
前記第2電流制限領域202は、前記第2型半導体層102の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流制限領域201と、前記第1電流制限領域201に囲まれる第2電流ブロック領域502と、前記第1電流制限領域201に囲まれ且つ前記第2電流ブロック領域502と接触する第3電流ブロック領域503と、を含み、前記第1電流制限領域201及び前記第2電流ブロック領域502の最短距離は50μm以下であり、前記第1電流制限領域201の周囲長は400μm以下である。
このようなマイクロLED装置の構造は、以下の有益効果を備える。
(1)前記第1電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流ブロック領域502は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流ブロック領域503は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第2型半導体層102の上面U6、及び前記第1電流制限領域201の上面U1は、同一平面にあるため、表面の平坦度の高め、製品の安定性の向上、及び非放射再結合の低減に役立ち、これによって、マイクロ発光ダイオードの効率を高める。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流制限領域201、前記第2電流ブロック領域502、及び前記第3電流ブロック領域503を覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記第1電流制限領域201は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
前記第2電流ブロック領域502、及び前記第3電流ブロック領域503は、誘電材料から構成されてもよい。
前記電極延伸部303の幅は、前記第3電流ブロック領域503の幅より小さくてもよい。
前記第1電流制限領域201の幅は、1μm以上であってもよい。
前記第2電流ブロック領域502は中空リング形状であってもよく、且つ、1μm以上の中空幅O2を有してもよい。
前記第2電流ブロック領域502は、前記第2型半導体層102の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流ブロック領域501と、前記第1電流ブロック領域501に囲まれる第2電流制限領域202と、前記第1電流ブロック領域501に囲まれ且つ前記第2電流制限領域202と接触する第3電流ブロック領域503と、を含み、前記第1電流ブロック領域501及び前記第2電流制限領域202の最短距離は50μm以下であり、前記第1電流ブロック領域501の周囲長は400μm以下である。
前記マイクロLED装置の構造によると、以下は有益効果である。
(1)前記第1電流ブロック領域501は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流ブロック領域503は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第1電流ブロック領域501は、少なくとも前記第1型半導体層101の側壁、前記第2型半導体層102の側壁、及び前記発光層103の側壁を覆ってもよい。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、前記第2電流制限領域202、及び前記第3電流ブロック領域503を覆う。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上することができる。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記第2電流制限領域202は、イオン注入技術によって形成される。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記第1電流ブロック領域501、及び前記第3電流ブロック領域503は、誘電材料から構成されてもよい。
前記電極延伸部303の幅は、前記第3電流ブロック領域503の幅より小さくてもよい。
前記第1電流ブロック領域501の幅は、1μm以上であってもよい。
前記第2電流制限領域202は、前記第2型半導体層102の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流ブロック領域501と、前記第1電流ブロック領域501に囲まれる第2電流制限領域202と、前記第1電流ブロック領域501に囲まれ且つ前記第2電流制限領域202と接触する第3電流制限領域203と、を含み、前記第1電流ブロック領域501及び前記第2電流制限領域202の最短距離は50μm以下であり、前記第1電流ブロック領域501の周囲長は400μm以下である。
前記マイクロLED装置の構造によると、以下は有益効果である。
(1)前記第1電流ブロック領域501は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流制限領域203は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第1電流ブロック領域501は、少なくとも前記第1型半導体層101の側壁、前記第2型半導体層102の側壁、及び前記発光層103の側壁を覆う。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、及び前記第3電流制限領域203を覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記第2電流制限領域202、及び前記第3電流制限領域203は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上させることができる。
前記第1電流ブロック領域501は、誘電材料から構成されてもよい。
前記第1電流ブロック領域501の幅は、1μm以上であってもよい。
前記第2電流制限領域202は、前記第2型半導体層102の中間に位置してもよい。
前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第2深さD2は、前記第3深さD3に等しくてもよい。
前記第2電流制限領域202は、前記第2型半導体層102の中間に位置してもよい。
側壁領域を覆う前記第1電流ブロック領域501は厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は厚さH2を有し、前記厚さH1は、前記厚さH2より大きく、より小さく、又は等しくてもよい。前記第1電流ブロック領域501は、透明電極301を露出させてもよく、前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続する。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流ブロック領域501と、前記第1電流ブロック領域501に囲まれる第2電流ブロック領域502と、前記第1電流ブロック領域501に囲まれ且つ前記第2電流ブロック領域502と接触する第3電流ブロック領域503と、を含み、前記第1電流ブロック領域501及び前記第2電流ブロック領域502の最短距離は50μm以下であり、前記第1電流ブロック領域501の周囲長は400μm以下である。
上記の構造によると、前記マイクロLED装置は以下の有益効果を有する。
(1)前記第1電流ブロック領域501は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流ブロック領域502は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流ブロック領域503は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第1電流ブロック領域501は、少なくとも前記第1型半導体層101の側壁、前記第2型半導体層102の側壁、及び前記発光層103の側壁を覆ってもよい。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、前記第2電流ブロック領域502、及び前記第3電流ブロック領域503を覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。前記電極延伸部303の幅は、前記第3電流ブロック領域503の幅より小さい。
前記第1電流ブロック領域501、前記第2電流ブロック領域502、及び前記第3電流ブロック領域503は、誘電材料から構成されてもよい。
前記第1電流ブロック領域501の幅は、1μm以上であってもよい。
前記第2電流ブロック領域502は中空リング形状であってもよく、且つ、1μm以上の中空幅O2を有してもよい。
前記第2電流ブロック領域502は、前記第2型半導体層102の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流ブロック領域501と、前記第1電流ブロック領域501に囲まれる第2電流ブロック領域502と、前記第1電流ブロック領域501に囲まれ且つ前記第2電流ブロック領域502と接触する第3電流制限領域203と、を含み、前記第1電流ブロック領域501及び前記第2電流ブロック領域502の最短距離は50μm以下であり、前記第1電流ブロック領域501の周囲長は400μm以下である。
このようなマイクロLED装置の構造は、以下の有益効果を有する。
(1)前記第1電流ブロック領域501は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流ブロック領域502は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流制限領域203は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)周囲長は400μmより小さいため、マイクロ発光ダイオードの様々な利点を備える。
前記第1電流ブロック領域501は、少なくとも前記第1型半導体層101の側壁、前記第2型半導体層102の側壁、及び前記発光層103の側壁を覆う。
前記マイクロLED装置は、透明電極301をさらに含む。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、前記第2電流ブロック領域502、及び前記第3電流制限領域203を覆う。また、前記マイクロLED装置は、電極302をさらに含む。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極延伸部303をさらに含む。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。前記第1電流ブロック領域501、前記第2電流ブロック領域502、及び前記第3電流ブロック領域503は、誘電材料から構成され、例えば、酸化ケイ素(SiO)、窒化ケイ素(Si)、酸化アルミニウム(Al)、酸化イットリウム(Y)、酸化チタン(TiO)、酸化イットリウム(Y)、酸化ハフニウム(HfO)、酸化ジルコニウム(ZrO)、ジルコニア酸バリウム(BaZrO)、チタン酸バリウム(BaTiO)、五酸化タンタル(Ta)、ケイ素(Si)である。
前記第1電流ブロック領域501、及び前記第3電流ブロック領域503は、誘電材料から構成される。
前記第3電流制限領域203は、イオン注入技術によって形成される。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記第1電流ブロック領域501の幅は、1μm以上である。
前記第2電流ブロック領域502は中空リング形状であり、且つ、1μm以上の中空幅O2を有する。
前記第2電流ブロック領域502は、前記第2型半導体層102の中間に位置する。
マイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流ブロック領域501と、前記第1電流ブロック領域501に囲まれる第2電流ブロック領域502と、を含み、前記第1電流ブロック領域501及び前記第2電流ブロック領域502の最短距離は50μm以下であり、前記第1電流ブロック領域501の周囲長は400μm以下である。
有益効果は以下の通りである。
(1)前記第1電流ブロック領域501は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流ブロック領域502は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第1電流ブロック領域501は、少なくとも前記第1型半導体層101の側壁、前記第2型半導体層102の側壁、及び前記発光層103の側壁を覆う。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、及び前記第2電流ブロック領域502を覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。側壁領域を覆う前記第1電流ブロック領域501は第1厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は第2厚さH2を有し、前記第2電流ブロック領域502は第3厚さH3を有し、前記第3電流ブロック領域503は第4厚さH4を有する。前記第1厚さH1は、前記第2厚さH2以上であり、且つ、前記第3厚さH3以上であり、且つ、前記第4厚さH4以上である。或いは、側壁領域を覆う前記第1電流ブロック領域501は第1厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は第2厚さH2を有し、前記第2電流ブロック領域502は第3厚さH3を有し、前記第3電流ブロック領域503は第4厚さH4を有する。前記第1厚さH1は、前記第2厚さH2以下であり、且つ、前記第3厚さH3以下であり、且つ、前記第4厚さH4以下である。
前記マイクロLED装置は、第3電流ブロック領域503をさらに含んでもよい。前記第3電流ブロック領域503は、前記第1電流ブロック領域501に囲まれ、且つ、前記第2電流ブロック領域502と接触する。前記第3電流ブロック領域503は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。また、前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、前記第2電流ブロック領域502、及び前記第3電流ブロック領域503を覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触する。なお、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。前記電極延伸部303の幅は、前記第3電流ブロック領域503の幅より小さい。
前記第1電流ブロック領域501、前記第2電流ブロック領域502、及び前記第3電流ブロック領域503は、誘電材料から構成されてもよい。
前記第1電流ブロック領域501の幅は、1μm以上であってもよい。
前記第2電流ブロック領域502は中空リング形状であってもよく、且つ、1μm以上の中空幅O2を有してもよい。
前記第2電流ブロック領域502は、前記第2型半導体層102の中間に位置してもよい。
側壁領域を覆う前記第1電流ブロック領域501は第1厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は第2厚さH2を有する。前記第1厚さH1は、前記第2厚さH2以上である。或いは、側壁領域を覆う前記第1電流ブロック領域501は第1厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は第2厚さH2を有する。前記第1厚さH1は、前記第2厚さH2より小さい。
側壁領域を覆う前記第1電流ブロック領域501は第1厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は第2厚さH2を有し、前記第2電流ブロック領域502は第3厚さH3を有する。前記第1厚さH1は、前記第2厚さH2以上であり、且つ、前記第3厚さH3以上である。或いは、側壁領域を覆う前記第1電流ブロック領域501は第1厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は第2厚さH2を有し、前記第2電流ブロック領域502は第3厚さH3を有する。前記第1厚さH1は、前記第2厚さH2より小さく、且つ、前記第3厚さH3より小さい。
前記第1電流ブロック領域501は、透明電極301を露出させ、前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続する。前記第2電流ブロック領域502は、電極302を露出させ、前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触する。或いは、前記第2電流ブロック領域502は、電極302を露出させ、前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続する。
上記マイクロ発光ダイオードの発光効率は、250ルーメン/ワット(lm/W)を超えている。
上記マイクロ発光ダイオードの演色評価数(Color Rendering Index,CRI)の赤色を示す能力R9は90より大きい。
上記マイクロ発光ダイオードの演色評価数は90より大きい。
上記マイクロ発光ダイオードの平均演色評価数Raは90より大きい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102、前記発光層103、及び前記第1型半導体層101の周辺側壁領域と直接接触する側壁電流制限領域201と、を含み、前記側壁電流制限領域201は、上面201−up、底面201−down、外面201−out、及び内面201−inをさらに含み、前記側壁電流制限領域201の前記上面201−up及び前記第2型半導体層の上面102−upは、同一平面にあり、前記側壁電流制限領域201の最外側の周囲長の垂直投影は、400μm以下である。
前記マイクロLED装置の有益効果は以下の通りである。
(1)前記側壁電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記側壁電流制限領域201の前記底面201−down及び前記第1型半導体層101の底面101−downは、同一平面にある。
前記側壁電流制限領域201の前記上面201−upの垂直投影は上面幅T−upであり、前記側壁電流制限領域201の前記底面201−downの垂直投影は底面幅T−downであり、前記上面幅T−upは前記底面幅T−downより大きい。或いは、前記側壁電流制限領域201の前記上面201−upの垂直投影は上面幅T−upであり、前記側壁電流制限領域201の前記底面201−downの垂直投影は底面幅T−downであり、前記上面幅T−upは前記底面幅T−downより小さい。
前記側壁電流制限領域201の前記上面201−upの垂直投影は、前記側壁電流制限領域201の前記底面201−downの垂直投影と部分的に重なってもよい。
前記側壁電流制限領域201の前記外面201−outは側壁長さDSを有し、前記側壁電流制限領域201の前記内面201−inは第1深さD1を有し、前記側壁長さDSは前記第1深さD1に等しい。或いは、前記側壁電流制限領域201の前記外面201−outは側壁長さDSを有し、前記側壁電流制限領域201の前記内面201−inは第1深さD1を有し、前記側壁長さDSは前記第1深さD1より大きい。
前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1及び前記第2夾角Θ2は、ぞれぞれ、直角(90°)又は直角に近く、鈍角(90°より大きい)、又は鋭角(90°より小さい)である。
前記第1型半導体層101の側壁領域に位置する前記側壁電流制限領域201は、第1横幅T1Aを有し、前記発光層103の側壁領域に位置する前記側壁電流制限領域201は、第2横幅T1Bを有し、前記第2型半導体層102の側壁領域に位置する前記側壁電流制限領域201は、第3横幅T1Cを有する。また、前記第1横幅T1A、前記第2横幅T1B、及び前記第3横幅T1Cの垂直投影は、部分的に重なっている。前記第1横幅T1Aの垂直投影の幅は、前記第3横幅T1Cの垂直投影の幅より大きい。或いは、前記第1横幅T1Aの垂直投影の幅は、前記第3横幅T1Cの垂直投影の幅より小さい。或いは、前記第1横幅T1Aの垂直投影の幅は、前記第3横幅T1Cの垂直投影の幅に等しい。
上記の装置において、前記側壁電流制限領域201の深さを制御することにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロLED装置は、第2電流制限領域202をさらに含んでもよい。前記第2電流制限領域202は、前記側壁電流制限領域201に囲まれ、前記側壁電流制限領域201及び前記第2電流制限領域202の最短距離は50μm以下である。前記第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。前記第2型半導体層102の前記上面102−up、前記側壁電流制限領域201の前記上面201−up、及び前記第2電流制限領域202の上面202−upは、同一平面にある。また、前記マイクロLED装置は、第3電流制限領域203をさらに含んでもよい。前記第3電流制限領域203は、前記側壁電流制限領域201及び前記第2電流制限領域202の間に位置し、且つ、前記第2電流制限領域202と接触する。前記第3電流制限領域203の上面203−up及び前記側壁電流制限領域201の前記上面201―upは、同一平面にある。前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第2深さD2は前記第3深さD3に等しい。前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記側壁電流制限領域201の前記上面201−up及び前記第3電流制限領域203の前記上面203−upを覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接続する。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。前記第2電流制限領域202は、前記第2型半導体層102の中間に位置してもよい。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記側壁電流制限領域201の前記上面201−upを覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接続し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記側壁電流制限領域201、前記第2電流制限領域202、及び前記第3電流制限領域203は、イオン注入技術によって形成されてもよい。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記側壁電流制限領域201、前記第2電流制限領域202、及び前記第3電流制限領域203は、拡散技術又は薄膜蒸着によって形成されてもよい。
前記側壁電流制限領域201の前記上面201−upは、1μm以上の第1幅T−upを有する。
前記発光層103は、単層量子井戸(quantum well)構造又は多層量子井戸構造を含む。
或いは、前記発光層103は、単層量子細線(quantum wire)構造又は多層量子細線構造を含む。
或いは、前記発光層103は、単層量子ドット(quantum dot)構造又は多層量子ドット構造を含む。
前記マイクロLED装置は、バック電極304をさらに含んでもよい。前記バック電極304は、前記第1型半導体層101の下に位置し、且つ、前記第1型半導体層101と電気的に接続する。
前記側壁電流制限領域201、前記第2電流制限領域202、又は前記第3電流制限領域203は、有機金属化学気相蒸着(Metal Organic Chemical Vapor Phase Deposition,MOCVD)エピタキシャル再成長技術によって形成されてもよい。
或いは、前記側壁電流制限領域201、前記第2電流制限領域202、又は前記第3電流制限領域203は、分子線エピタキシー(Molecular Beam Epitaxy,MBE)エピタキシャル再成長技術によって形成されてもよい。
或いは、前記側壁電流制限領域201、前記第2電流制限領域202、又は前記第3電流制限領域203は、原子層化学気相蒸着システム(Atomic Layer Chemical Vapor Deposition System,ALD)技術によって形成されてもよい。
或いは、前記側壁電流制限領域201、前記第2電流制限領域202、又は前記第3電流制限領域203は、レーザー表面改質技術によって形成されてもよい。
前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1は、90°より小さい鋭角であり、前記第2夾角Θ2は、90°より大きい鈍角である。
或いは、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1は、90°より大きい鈍角であり、前記第2夾角Θ2は、90°より小さい鋭角である。
前記側壁電流制限領域201、前記第2電流制限領域202、又は前記第3電流制限領域203は、選択酸化(Selective oxidation)技術によって形成されてもよい。
或いは、前記側壁電流制限領域201、前記第2電流制限領域202、又は前記第3電流制限領域203は、熱酸化(Thermal oxidation)技術によって形成されてもよい。
或いは、前記側壁電流制限領域201、前記第2電流制限領域202、又は前記第3電流制限領域203は、湿式熱酸化(Wet thermal oxidation)技術によって形成されてもよい。
本発明の一実施形態のマイクロ発光ダイオード(マイクロLED)装置の製造方法は、成長基板100の上に上記のマイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第2型半導体層と電気的に接続する電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、第1型半導体層と電気的に接続する別の電極を形成し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス(EL)検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記異常なマイクロ発光ダイオードを1回目の選択除去プロセスによって除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記検査に合格したマイクロ発光ダイオードを1回目の移載プロセスによって永久基板上に移載し、且つ、前記除去された異常なマイクロ発光ダイオードの空孔を前記永久基板上に残し、前記永久基板上の空孔を2回目の移載プロセスによって埋めることを含む。
マストランスファーの前にマステスト(大量検査)を行うことによって、予め異常なマイクロ発光ダイオードを除去するため、マストランスファーの歩留まりを向上させ、マストランスファー後の追加の修理コストを節約できる。
前記マイクロLED装置の製造方法は、犠牲層700をさらに含んでもよい。図9−6、図10−6、又は図28−6に示すように、マイクロ発光ダイオードは前記犠牲層700を介してテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。レーザーを採用して前記犠牲層700の接着性を変えることにより、マストランスファーの速度を上げ、生産コストを削減し、生産歩留まりを向上できる。
前記1回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記2回目の移載プロセスで移載されたマイクロ発光ダイオードは、同じ成長基板に由来してもよく、異なる成長基板に由来してもよい。
上記製造方法の利点は以下の通りである。
(1)同じエピタキシャルチップの波長は近似しているため、マストランスファーの速度を上げることができる。
(2)チップ材料の無駄を減らすことができ、ソースチップのダイの使用率を高め、製造コストを削減できる。
上記マイクロLED装置の製造方法は、磁性接合層を採用してもよい。前記磁性接合層を介してマイクロ発光ダイオードはテスト基板と一時的に接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記磁性接合層の磁力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記磁性接合層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロLED装置の製造方法は、真空吸着層を採用してもよい。前記真空吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記真空吸着層の吸引力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記真空吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロLED装置の製造方法は、静電吸着層を採用してもよい。前記静電吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記静電吸着層の静電力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記静電吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロLED装置の製造方法は、接着層を採用してもよい。前記接着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記接着層の接着力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記接着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
上記マイクロLED装置の製造方法に関して、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第1移載速度は前記第2移載速度より大きく、且つ、前記第1除去速度は前記第2移載速度以上である。
なお、上記マイクロLED装置の製造方法は、以下の方法を採用してもよい。前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第1移載速度は前記第2移載速度より大きい。移載速度及び除去速度を制御することによって、マストランスファーの歩留まりを向上させ、且つ、生産コストを削減することができる。
前記マイクロLED装置の製造方法によれば、前記成長基板100上のマイクロ発光ダイオードの間には第1ピッチP1を有し、前記永久基板820上のマイクロ発光ダイオードの間には第2ピッチP2を有し、前記第2ピッチP2は前記第1ピッチP1以上である。
移載ピッチを制御することによって、その後の生産コストを削減することができる。
上記マイクロLED装置の製造方法において、前記マイクロ発光ダイオードは、少なくとも赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードからなる配列(array)構造を含む。また、前記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Fを形成することをさらに含む。前記壁構造850は、マイクロ発光ダイオードディスプレイのコントラストを向上させることができる。
前記マイクロ発光ダイオードは、少なくとも紫外線発光ダイオードからなる配列構造を含む。
上記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う第1蛍光ゲル体F1を形成し、前記第1蛍光ゲル体F1は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第2蛍光ゲル体F2を形成し、前記第2蛍光ゲル体F2は前記マイクロ発光ダイオードによって励起され、青色光を放出し、前記マイクロ発光ダイオードを覆う第3蛍光ゲル体F3を形成し、前記第3蛍光ゲル体F3は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードは、少なくとも青色発光ダイオードからなる配列構造を含む。
或いは、上記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Fを形成し、前記マイクロ発光ダイオードは前記光透過性ゲル体Fを透過した青色光を放出し、前記マイクロ発光ダイオードを覆う第1蛍光ゲル体F1を形成し、前記第1蛍光ゲル体F1は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第3蛍光ゲル体F3を形成し、前記第3蛍光ゲル体F3は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードの発光効率は、250ルーメン/ワット(lm/W)を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力R9は90より大きい。
前記マイクロ発光ダイオードの演色評価数は90より大きい。
前記マイクロ発光ダイオードの平均演色評価数Raは90より大きい。
前記永久基板820は、可撓性基板であり、前記可撓性基板の材料は、超薄ガラス(Ultra−thin Glass)、金属箔(Metal Foil)、繊維強化複合材料(fiber−reinforced composite material)、プラスチックフィルム、セラミック基板、又はそれら材料の任意の2つ以上の組み合わせを含んでもよい。前記可撓性基板は、可撓性ディスプレイに適用できる。好ましくは、前記金属箔の熱膨張係数(Coefficieient of thermal expansion)は、薄いガラスの熱膨張係数に近似する。波長550nmにおいて、前記プラスチックフィルムの光透過率は90%を超えている。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート(polyethylene terephthalate,PET)、ポリエチレンナフタレート(polyethylene naphthalate,PEN)、ポリエーテルスルホン(polyethersulfone,PES)を含んでもよい。前記繊維強化複合材料は、例えば、炭素繊維(carbon fibers)、炭化ケイ素繊維(silicon carbide fibers)、又はホウ素フィラメント(boron filament)を含んでもよい。
前記可撓性基板の好ましい厚さは200μmより小さく、より好ましい厚さは50μmより小さく、最も好ましい厚さは25μmから50μmまでである。
前記金属箔は、例えば、ステンレス鋼(stainless steel)、アルミニウム(aluminum)、ニッケル(nickel)、チタン(titanium)、ジルコニウム(zirconium)、銅(copper)、鉄(iron)、コバルト(cobalt)、パラジウム(palladium)、又はそれら材料の任意の2つ以上の組み合わせを含んでもよい。
前記金属箔の表面粗さRaは10nmより小さい。
前記永久基板820は透明基板であってもよく、前記透明基板の材料は、例えば、通常のガラス、硬質ガラス、石英、セラミック、又はプラスチックで形成されてもよい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置の製造方法は、成長基板の上に上記マイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第2型半導体層と電気的に接続する電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、第1型半導体層と電気的に接続する別の電極を形成し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス(EL)検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記異常なマイクロ発光ダイオードを1回目の選択除去プロセスによって除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記検査に合格したマイクロ発光ダイオードを1回目の移載プロセスによって第1容器内に移載し、前記第1容器内には前記マイクロ発光ダイオードを覆う第1溶液を含み、前記マイクロ発光ダイオードを2回目の移載プロセスによって受取基板に移載することを含む。
前記マイクロLED装置の製造方法の有益効果は、以下の通りである。
(1)移載する前に各マイクロ発光ダイオードにエレクトロルミネッセンス(EL)検査を行うことにより、移載後の修理コストを節約できる。
(2)流体トランスファーは、低コスト、高移載速度の利点を有する。
前記2回目の移載プロセスは、前記第1溶液の流速を変えることによって、前記マイクロ発光ダイオードを前記受取基板に移載してもよい。
前記2回目の移載プロセスは、前記第1溶液の粘度を変えることによって、前記マイクロ発光ダイオードを前記受取基板に移載してもよい。
前記2回目の移載プロセスは、前記受取基板の捕捉率を変えることによって、前記マイクロ発光ダイオードを前記受取基板に移載してもよい。溶液の流速、溶液の粘度、及び前記受取基板の捕捉率を制御することによってマストランスファーを実現できる。
前記マイクロLED装置の製造方法は、犠牲層700をさらに含んでもよい。図9−6、図10−6、又は図28−6に示すように、マイクロ発光ダイオードは前記犠牲層700を介してテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第1容器内に移載してもよい。前記犠牲層700及びレーザーにより、検査及び移載の速度及び歩留まりを向上させ、生産コストを削減できる。
前記1回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記2回目の移載プロセスで移載されたマイクロ発光ダイオードは、同じ成長基板に由来する。或いは、前記1回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記2回目の移載プロセスで移載されたマイクロ発光ダイオードは、異なる成長基板に由来する。
上記製造方法の利点は以下の通りである。
(1)同じエピタキシャルチップの波長は近似しているため、マストランスファーの速度を上げることができる。
(2)チップ材料の無駄を減らすことができ、ソースチップのダイの使用率を高め、製造コストを削減できる。
前記マイクロLED装置の製造方法は、磁性接合層を採用してもよい。前記磁性接合層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記磁性接合層の磁力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスは、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第1容器内に移載してもよい。前記磁性接合層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロLED装置の製造方法は、真空吸着層を採用してもよい。前記真空吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記真空吸着層の吸引力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第1容器内に移載してもよい。前記真空吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロLED装置の製造方法は、静電吸着層を採用してもよい。前記静電吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記静電吸着層の静電力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第1容器内に移載してもよい。前記静電吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロLED装置の製造方法は、接着層を採用してもよい。前記接着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記接着層の接着力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第1容器内に移載してもよい。前記接着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
前記マイクロLED装置の製造方法によれば、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記検査に合格したマイクロ発光ダイオードを前記第1容器内に移載する前記1回目の移載プロセスは第1移載速度を有し、前記マイクロ発光ダイオードを前記受取基板に移載する前記2回目の移載プロセスは第2移載速度を有し、前記第1移載速度は前記第2移載速度より大きく、且つ、前記第1除去速度は前記第2移載速度以上である。
移載速度及び除去速度を制御することによって、マストランスファーの歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロLED装置の製造方法によれば、前記検査に合格したマイクロ発光ダイオードを前記第1容器内に移載する前記1回目の移載プロセスは第1移載速度を有し、前記マイクロ発光ダイオードを前記受取基板に移載する前記2回目の移載プロセスは第2移載速度を有し、前記第1移載速度は前記第2移載速度より大きい。
前記マイクロLED装置の製造方法によれば、前記成長基板100上のマイクロ発光ダイオードの間には第1ピッチP1を有し、前記受取基板830上のマイクロ発光ダイオードの間には第2ピッチP2を有し、前記第2ピッチP2は前記第1ピッチP1以上である。
或いは、前記マイクロLED装置の製造方法によれば、前記成長基板100上のマイクロ発光ダイオードの間には第1ピッチP1を有し、前記受取基板830上のマイクロ発光ダイオードの間には第2ピッチP2を有し、前記第2ピッチP2は前記第1ピッチP1より大きい。移載ピッチを制御することによって、その後の生産コストを削減することができる。
上記マイクロLED装置の製造方法によれば、前記マイクロ発光ダイオードは、少なくとも赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードからなる配列構造を含む。また、前記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Fを形成することをさらに含む。前記壁構造850は、マイクロ発光ダイオードディスプレイのコントラストを向上することができる。
前記マイクロ発光ダイオードは、少なくとも紫外線発光ダイオードからなる配列構造を含む。また、上記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う第1蛍光ゲル体F1を形成し、前記第1蛍光ゲル体F1は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第2蛍光ゲル体F2を形成し、前記第2蛍光ゲル体F2は前記マイクロ発光ダイオードによって励起され、青色光を放出し、前記マイクロ発光ダイオードを覆う第3蛍光ゲル体F3を形成し、前記第3蛍光ゲル体F3は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードは、少なくとも青色発光ダイオードからなる配列構造を含む。また、上記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Fを形成し、前記マイクロ発光ダイオードは前記光透過性ゲル体Fを透過した青色光を放出し、前記マイクロ発光ダイオードを覆う第1蛍光ゲル体F1を形成し、前記第1蛍光ゲル体F1は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第3蛍光ゲル体F3を形成し、前記第3蛍光ゲル体F3は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードの発光効率は、250ルーメン/ワット(lm/W)を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力R9は90より大きい。
前記マイクロ発光ダイオードの演色評価数は90より大きい。
前記マイクロ発光ダイオードの平均演色評価数Raは90より大きい。
本発明の実施形態の他のマイクロ発光ダイオード(マイクロLED)装置の製造方法は、成長基板の上に上記マイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第2型半導体層と電気的に接続する電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、第1型半導体層と電気的に接続する別の電極を形成し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス(EL)検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記異常なマイクロ発光ダイオードを選択的に除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記マイクロ発光ダイオードは、第1色のマイクロ発光ダイオード、第2色のマイクロ発光ダイオード、及び第3色のマイクロ発光ダイオードを含み、検査に合格した前記第1色のマイクロ発光ダイオードを第1容器内に移載し、且つ、前記第1容器を第1サブチャンバー内に配置し、前記第1サブチャンバー内には前記第1色のマイクロ発光ダイオードを覆う溶液を含み、検査に合格した前記第2色のマイクロ発光ダイオードを第2容器内に移載し、且つ、前記第2容器を第2サブチャンバー内に配置し、前記第2サブチャンバー内には前記第2色のマイクロ発光ダイオードを覆う溶液を含み、検査に合格した前記第3色のマイクロ発光ダイオードを第3容器内に移載し、且つ、前記第3容器を第3サブチャンバー内に配置し、前記第3サブチャンバー内には前記第3色のマイクロ発光ダイオードを覆う溶液を含み、流体トランスファーシステムを介して、前記第1色のマイクロ発光ダイオード、前記第2色のマイクロ発光ダイオード、及び前記第3色のマイクロ発光ダイオードを、それぞれ、受取基板に移載することを含む。
前記マイクロLED装置の製造方法の有益効果は、以下の通りである。
(1)移載する前に各マイクロ発光ダイオードにエレクトロルミネッセンス(EL)検査を行うことにより、移載後の修理コストを節約できる。
(2)流体トランスファーは、低コスト、高移載速度の利点を有する。
(3)前記第1サブチャンバー、前記第2サブチャンバー、及び前記第3サブチャンバーの設計により、異なる色のマイクロ発光ダイオードをそれぞれバッチ移載することができ、生産速度を向上することができる。
前記受取基板上は複数の凹部を有し、且つ、前記受取基板内にはプログラムで制御可能な複数の引力層が配置されている。前記引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体中のマイクロ発光ダイオードを捕捉できる。また、前記流体トランスファーシステムは、第1サブチャンバー、第2サブチャンバー、及び第3サブチャンバーを備える。前記第1サブチャンバー内には、複数の第1色のマイクロ発光ダイオード、溶液、第1バルブ、及び第1入力ポートを含む。前記第1バルブが開かれると、複数の前記第1色のマイクロ発光ダイオードは、前記第1入力ポートから注入された前記溶液によって下方へ流され、前記第1バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記受取基板上の対応する凹部に流れ込む。前記第1色のマイクロ発光ダイオードは、前記受取基板上の前記引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第1色のマイクロ発光ダイオードと同じ形を有する。こうして前記第1色のマイクロ発光ダイオードを前記受取基板上に移載することは完成される。
前記第2サブチャンバー内には、複数の第2色のマイクロ発光ダイオード、溶液、第2バルブ、及び第2入力ポートを含む。前記第2バルブが開かれると、複数の前記第2色のマイクロ発光ダイオードは、前記第2入力ポートから注入された前記溶液によって下方へ流され、前記第2バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記受取基板上の対応する凹部に流れ込む。前記第2色のマイクロ発光ダイオードは、前記受取基板上の前記引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第2色のマイクロ発光ダイオードと同じ形を有する。こうして前記第2色のマイクロ発光ダイオードを前記受取基板上に移載することは完成される。
前記マイクロLED装置の製造方法の有益効果は、以下の通りである。
(1)移載する前に各マイクロ発光ダイオードにエレクトロルミネッセンス(EL)検査を行うことにより、移載後の修理コストを節約できる。
(2)流体トランスファーは、低コスト、高移載速度の利点を有する。
(3)前記第1サブチャンバー、前記第2サブチャンバー、及び前記第3サブチャンバーの設計により、異なる色のマイクロ発光ダイオードをそれぞれバッチ移載するという利点を有し、生産速度を向上することができる。
(4)凹部に自己整列する設計により、生産コストを削減できる。
前記第3サブチャンバー内には、複数の第3色のマイクロ発光ダイオード、溶液、第3バルブ、及び第3入力ポートを含む。前記第3バルブが開かれると、複数の前記第3色のマイクロ発光ダイオードは、前記第3入力ポートから注入された前記溶液によって下方へ流され、前記第3バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記受取基板上の対応する凹部に流れ込む。前記第3色のマイクロ発光ダイオードは、前記受取基板上の前記引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第3色のマイクロ発光ダイオードと同じ形を有する。こうして前記第3色のマイクロ発光ダイオードを前記受取基板上に移載することは完成される。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流制限領域201と、を含む。前記第1電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記第2型半導体層102の上面U6、及び前記第1電流制限領域201の上面U1は、同一平面にある。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流制限領域201を覆う。また、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。また、前記マイクロLED装置は、別の電極304をさらに含んでもよい。前記別の電極304は、前記第1型半導体層101及び前記第2型半導体層102の上に位置し、且つ、前記第1型半導体層101と電気的に接続する。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。なお、前記マイクロLED装置は、第5電流ブロック領域505をさらに含んでもよい。前記第5電流ブロック領域505は、前記透明電極301を覆い、且つ、前記電極302と前記別の電極304とを絶縁させる。前記別の電極304は第4幅T4を有し、前記電極302は第5幅T5を有し、前記第4幅T4は前記第5幅T5以上である。前記別の電極304と前記第1型半導体層101との接触面は第3幅T3を有し、前記第3幅T3は前記第4幅T4より小さい。
前記第1電流制限領域201は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
前記第1電流制限領域201は、1μm以上の第1幅T1を有する。
前記マイクロLED装置は、エッチング溝部105を含んでもよい。前記溝部105は、前記第2型半導体層102及び前記発光層103の一部を除去することによって形成され、且つ、前記溝部105は、前記第1型半導体層101を露出させる。前記溝部105は第7深さD7を有し、前記第1電流制限領域201は第1深さD1を有し、前記第1深さD1は前記第7深さD7以下である。前記マイクロLED装置は、フリップチップ構造の特徴を有する。また、前記マイクロLED装置は、第5電流ブロック領域505をさらに含み、前記第5電流ブロック領域505は前記エッチング溝部105の側壁に位置する。
前記第1型半導体層101、前記第2型半導体層102、及び前記発光層103は、エピタキシャル厚さE1を有し、前記エピタキシャル厚さE1は10μmより小さい
前記マイクロLED装置は、第6電流ブロック領域506を含んでもよい。前記第6電流ブロック領域506は、前記第2型半導体層102の側壁、前記発光層103の側壁、及び前記第1型半導体層101の側壁を覆い、且つ、前記第6電流ブロック領域506は前記第1電流制限領域201を囲む。
前記マイクロLED装置は、第4電流制限領域204を含んでもよい。前記第4電流制限領域204は、前記第1電流制限領域201に囲まれ、前記第1電流制限領域201は第1深さD1を有し、前記第4電流制限領域204は第4深さD4を有し、前記第1深さD1は前記第4深さD4に等しい。また、前記第4電流制限領域204は、イオン注入技術によって形成される。前記第4電流制限領域204の上面U4、及び前記第2型半導体層102の上面U6は、同一平面にある。前記第5電流制限領域205は、イオン注入技術によって形成される。前記第5電流制限領域205の上面U5、及び前記第2型半導体層102の上面U6は、同一平面にある。
前記マイクロLED装置は、第5電流制限領域205を含んでもよい。前記第5電流制限領域205は、前記第1電流制限領域201に囲まれ、前記第1電流制限領域201は第1深さD1を有し、前記第5電流制限領域205は第5深さD5を有し、前記第1深さD1は前記第5深さD5に等しく、且つ、前記第5電流制限領域205は前記エッチング溝部105を囲む。
前記マイクロLED装置は、第4電流ブロック領域504を含んでもよい。前記第4電流ブロック領域504は、前記第1電流制限領域201に囲まれ、且つ、前記第2型半導体層102と直接接触する。
前記第1電流制限領域201の周辺は、第1長さS1、第2長さS2、第3長さS3、及び第4長さS4を有する。前記第1長さS1、前記第2長さS2、前記第3長さS3、及び前記第4長さS4は、それぞれ、100μm以下である。
前記第1電流制限領域201の周辺は、第1長さS1、第2長さS2、第3長さS3、及び第4長さS4を有する。前記第1長さS1、前記第2長さS2、前記第3長さS3、及び前記第4長さS4の合計は、400μm以下である。
前記マイクロ発光ダイオードの発光効率は、250ルーメン/ワット(lm/W)を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力R9は90より大きい。
前記マイクロ発光ダイオードの演色評価数は90より大きい。
前記マイクロ発光ダイオードの平均演色評価数Raは90より大きい。
前記第1電流制限領域201の周囲長は400μm以下である。或いは、前記第1電流制限領域201の周囲長は200μm以下である。或いは、前記第1電流制限領域201の周囲長は100μm以下である。或いは、前記第1電流制限領域201の周囲長は50μm以下である。或いは、前記第1電流制限領域201の周囲長は20μm以下である。
上記のイオン注入技術で使用される材料は、例えば、H+、He+、N+、F+、Mg+、Ar+、Zn+、O+、Si+、P+、Be+、C+、B+、P+、As+、Sb+、Te+、Fe+、Co+、Sn+、Zr+、Ag+、Au+、Ti+、Al+、又はそれらの組み合わせを含んでもよいが、それらに限定されない。前記イオン注入技術は、最初にイオンを質量分析器に通過して磁場によって不要なイオンを除去し、次に選択されたドーピングイオンが加速器に入り、電場によって加速して高エネルギーを持たせ、続いて、高エネルギーのイオンビームが縦方向及び横方向のスキャナーを通過し、半導体に打ち込み、ドーピングイオンのプリデポジジョンを実行する。ドーピングイオンのプリデポジジョンを実行する際に、プリデポジジョンのドーピング濃度は、イオンビームの電流強度及び注入時間によって制御でき、また、半導体内のドーパントの分布は、イオンが加速によって得られたエネルギーを介して調整できるため、半導体中のドーピングイオンの濃度及び分布を精確に制御できる。イオン注入した後、高速熱処理(RTA)又は高温炉管(Furnace)による活性化アニールを行い、衝突による格子の欠陥及び乱れを修復し、注入されたイオン及び半導体の原子を再結晶化させ、注入されたイオンが新しい格子の主原子の位置に配置できる。
上記マイクロ発光ダイオードの前記第1型半導体層101、前記第2型半導体層102、及び前記発光層103は、任意の材料を含んでもよく、例えば、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)、窒化アルミニウムガリウムインジウム(AlGaInN)、リン化ガリウム(GaP)、リン化アルミニウム(AlP)、リン化アルミニウムガリウム(AlGaP)、ヒ化アルミニウム(AlAs)、ヒ化アルミニウムガリウム(AlGaAs)、リン化アルミニウムインジウムガリウム(AlInGaP)、ヒ化アルミニウムインジウムガリウム(AlInGaAs)、セレン化亜鉛(ZnSe)、酸化亜鉛(ZnO)、又はそれらの合金を挙げられるが、それらに限定されない。
上記マイクロ発光ダイオードの各マイクロ発光ダイオードは、独立して制御できる。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置の製造方法は、成長基板の上に上記マイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第2型半導体層と電気的に接続する電極を形成し、第1型半導体層と電気的に接続する別の電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス(EL)検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記マイクロ発光ダイオードを移載基板に移載し、前記異常なマイクロ発光ダイオードを1回目の選択除去プロセスによって除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記検査に合格したマイクロ発光ダイオードを1回目の移載プロセスによって永久基板上に移載し、且つ、前記除去された異常なマイクロ発光ダイオードの空孔を前記永久基板上に残し、前記永久基板上の空孔を2回目の移載プロセスによって埋めることを含む。
前記マイクロLED装置の製造方法は、犠牲層700をさらに含んでもよい。図9−6、図10−6、又は図28−6に示すように、マイクロ発光ダイオードは前記犠牲層700を介してテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、レーザーを導入して前記犠牲層700の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記1回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記2回目の移載プロセスで移載されたマイクロ発光ダイオードは、異なる成長基板に由来する。前記マイクロLED装置の製造方法は、磁性接合層をさらに含んでもよい。前記磁性接合層を介してマイクロ発光ダイオードはテスト基板と一時的に接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記磁性接合層の磁力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
前記1回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記2回目の移載プロセスで移載されたマイクロ発光ダイオードは、同じ成長基板に由来してもよい。
前記マイクロLED装置の製造方法は、真空吸着層をさらに含んでもよい。前記真空吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記真空吸着層の吸引力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
或いは、前記マイクロLED装置の製造方法は、静電吸着層をさらに含んでもよい。前記静電吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記静電吸着層の静電力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
或いは、前記マイクロLED装置の製造方法は、接着層をさらに含んでもよい。前記接着層を介してマイクロ発光ダイオードはテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスには、前記接着層の接着力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記1回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記2回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
前記マイクロLED装置の製造方法において、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第1移載速度は前記第2移載速度より大きく、且つ、前記第1除去速度は前記第2移載速度以上である。
前記マイクロLED装置の製造方法において、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第1移載速度は前記第2移載速度より大きい。
前記マイクロLED装置の製造方法において、前記成長基板100上のマイクロ発光ダイオードの間には第1ピッチP1を有し、前記移載基板801上のマイクロ発光ダイオードの間には第2ピッチP2を有し、前記永久基板820上のマイクロ発光ダイオードの間には第3ピッチP3を有し、前記第2ピッチP2は前記第1ピッチP1以上であり、前記第3ピッチP3は前記第2ピッチP2以上である。
或いは、前記マイクロLED装置の製造方法において、前記成長基板100上のマイクロ発光ダイオードの間には第1ピッチP1を有し、前記移載基板801上のマイクロ発光ダイオードの間には第2ピッチP2を有し、前記永久基板820上のマイクロ発光ダイオードの間には第3ピッチP3を有し、前記第2ピッチP2は前記第1ピッチP1より大きく、前記第3ピッチP3は前記第2ピッチP2より大きい。
前記マイクロ発光ダイオードは、少なくとも赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードからなる配列構造を含む。前記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Fを形成することをさらに含む。
任意で、前記マイクロ発光ダイオードは、少なくとも紫外線発光ダイオードからなる配列構造を含む。上記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う第1蛍光ゲル体F1を形成し、前記第1蛍光ゲル体F1は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第2蛍光ゲル体F2を形成し、前記第2蛍光ゲル体F2は前記マイクロ発光ダイオードによって励起され、青色光を放出し、前記マイクロ発光ダイオードを覆う第3蛍光ゲル体F3を形成し、前記第3蛍光ゲル体F3は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
任意で、前記マイクロ発光ダイオードは、少なくとも青色発光ダイオードからなる配列構造を含む。上記マイクロLED装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造850を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Fを形成し、前記マイクロ発光ダイオードは前記光透過性ゲル体Fを透過した青色光を放出し、前記マイクロ発光ダイオードを覆う第1蛍光ゲル体F1を形成し、前記第1蛍光ゲル体F1は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第3蛍光ゲル体F3を形成し、前記第3蛍光ゲル体F3は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードの発光効率は、250ルーメン/ワット(lm/W)を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力R9は90より大きい。
前記マイクロ発光ダイオードの演色評価数は90より大きい。
前記マイクロ発光ダイオードの平均演色評価数Raは90より大きい。
前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記第1移載速度は100万個マイクロ発光ダイオード/時間(Million Micro−LEDs/hour)より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記第1移載速度は1000万個マイクロ発光ダイオード/時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記第1移載速度は2000万個マイクロ発光ダイオード/時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記第1移載速度は1億個マイクロ発光ダイオード/時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記第1移載速度は2億個マイクロ発光ダイオード/時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記1回目の移載プロセスは第1移載速度を有し、前記第1移載速度は5億個マイクロ発光ダイオード/時間より大きい。
前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記第1除去速度は100万個マイクロ発光ダイオード/時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記第1除去速度は1000万個マイクロ発光ダイオード/時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記第1除去速度は2000万個マイクロ発光ダイオード/時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記第1除去速度は1億個マイクロ発光ダイオード/時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記第1除去速度は2億個マイクロ発光ダイオード/時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記1回目の選択除去プロセスは第1除去速度を有し、前記第1除去速度は5億個マイクロ発光ダイオード/時間より大きい。
前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第2移載速度は100万個マイクロ発光ダイオード/時間より大きい。
或いは、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第2移載速度は1000万個マイクロ発光ダイオード/時間より大きい。
或いは、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第2移載速度は2000万個マイクロ発光ダイオード/時間より大きい。
或いは、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第2移載速度は1億個マイクロ発光ダイオード/時間より大きい。
或いは、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第2移載速度は2億個マイクロ発光ダイオード/時間より大きい。
或いは、前記永久基板上の空孔を埋める前記2回目の移載プロセスは第2移載速度を有し、前記第2移載速度は5億個マイクロ発光ダイオード/時間より大きい。
上記マイクロLED装置の製造方法において、前記成長基板100の材料は、例えば、ケイ素、酸化アルミニウム(Al)、窒化ガリウム(GaN)、炭化ケイ素(SiC)、及びヒ化ガリウム(GaAs)を含んでもよいが、それらに限定されない。
上記マイクロLED装置の製造方法において、各マイクロ発光ダイオードは、独立して制御してもよい。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第1型半導体層101の下に位置する磁性層と、前記第2型半導体層102、及び前記発光層103の周辺側壁領域に位置する側壁電流制限領域と、を含み、前記側壁電流制限領域の上面、及び前記第2型半導体層102の上面は、同一平面にあり、前記側壁電流制限領域の周囲長は、400μm以下である。
上記構造によれば、前記マイクロLED装置の有益効果は、マイクロ発光ダイオードが磁気的特徴を有し、側壁電流制限領域が側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロLED装置は、第2電流制限領域202をさらに含んでもよい。前記第2電流制限領域202は、前記側壁電流制限領域に囲まれ、前記側壁電流制限領域及び前記第2電流制限領域202の最短距離は50μm以下である。前記第2電流制限領域202は、前記第2型半導体層102の中間に位置する。前記磁性層は、半導体層、導体層、及び酸化層を含んでもよく、エピタキシャルドーピング、イオン注入、拡散、又は薄膜蒸着によって形成されてもよい。エピタキシャルドーピング、イオン注入、拡散、又は薄膜蒸着の磁性材料は、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、テルビウム(Tb)、アルミニウム(Al)、プラチナ(Pt)、サマリウム(Sm)、銅(Cu)、クロム(Cr)、又はそれらの組み合わせを含んでもよい。前記発光層103は、単層量子井戸(quantum well)構造又は多層量子井戸構造を含む。或いは、前記発光層103は、単層量子細線(quantum wire)構造又は多層量子細線構造を含む。或いは、前記発光層103は、単層量子ドット(quantum dot)構造又は多層量子ドット構造を含む。また、前記第2型半導体層102の上面、前記側壁電流制限領域の上面、及び前記第2電流制限領域202の上面は、同一平面にある。前記第2電流制限領域202は、イオン注入技術によって形成される。前記マイクロLED装置は、第3電流制限領域203をさらに含んでもよい。前記第3電流制限領域203は、前記側壁電流制限領域及び前記第2電流制限領域202の間に位置し、且つ、前記第2電流制限領域202と接触する。前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記側壁電流制限領域及び前記第3電流制限領域203を覆う。なお、前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触する。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。前記第3電流制限領域203の上面、及び前記側壁電流制限領域の上面は、同一平面にある。前記第3電流制限領域203は、イオン注入技術によって形成される。前記第2電流制限領域202は第2深さD2を有し、前記第3電流制限領域203は第3深さD3を有し、前記第2深さD2は前記第3深さD3に等しい。前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記側壁電流制限領域を覆う。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記側壁電流制限領域は、イオン注入技術によって形成される。
(1)前記側壁電流制限領域は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)前記第2電流制限領域202は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(3)前記第3電流制限領域203は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
(4)イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
(5)イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記側壁電流制限領域は、1μm以上の第1幅T1を有する。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第1型半導体層101の下に位置する磁性層と、前記第2型半導体層102、及び前記発光層103の周辺側壁領域に位置する第1電流ブロック領域501と、を含み、前記第1電流ブロック領域501の周囲長は、400μm以下である。
上記構造を採用することによって、前記マイクロLED装置の有益効果は、マイクロ発光ダイオードが磁気的特徴を有し、前記第1電流ブロック領域501が側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、様々な利点を有する。
前記マイクロLED装置は、第2電流ブロック領域502をさらに含んでもよい。前記第2電流ブロック領域502は、前記第1電流ブロック領域501に囲まれ、前記第1電流ブロック領域501及び前記第2電流ブロック領域502の最短距離は50μm以下である。また、前記マイクロLED装置は、第3電流ブロック領域503をさらに含んでもよい。前記第3電流ブロック領域503は、前記第1電流ブロック領域501に囲まれ、且つ、前記第2電流ブロック領域502と接触する。前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、前記第2電流ブロック領域502、及び前記第3電流ブロック領域503を覆う。前記第2電流ブロック領域502は中空リング形状であり、且つ、1μm以上の中空幅O2を有する。前記第2電流ブロック領域502は、前記第2型半導体層102の中間に位置する。前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触する。また、前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。前記電極延伸部303の幅は、前記第3電流ブロック領域503の幅より小さい。さらに、前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501、及び前記第2電流ブロック領域502を覆う。前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。前記マイクロLED装置は、電極延伸部303をさらに含んでもよい。前記電極延伸部303は、前記透明電極301の上に位置し、且つ、前記電極302と電気的に接続する。
前記第1電流ブロック領域501の幅T2は、1μm以上である。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺側壁領域と直接接触する側壁電流制限領域201と、を含み、前記側壁電流制限領域201は、上面201−up、底面201−down、外面201−out、及び内面201−inをさらに含み、前記第2型半導体層102は、上面102−up、及び外面102−outをさらに含み、前記側壁電流制限領域201の周囲長は、400μm以下である。
上記構造を採用することによって、以下の有益効果が得られる。
(1)前記側壁電流制限領域201は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、様々な利点を有する。
前記第2型半導体層102の上面102−up、及び前記側壁電流制限領域201の上面201−upは、同一平面にある。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記側壁電流制限領域201を覆う。前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2型半導体層102と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。
前記側壁電流制限領域201は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
前記側壁電流制限領域201は、1μm以上の第1幅T1を有する。
前記マイクロLED装置は、バック電極304をさらに含んでもよい。前記バック電極304は、前記第1型半導体層101の下に位置し、且つ、前記第1型半導体層101と電気的に接続する。
前記側壁電流制限領域201の上面201−upには上面低導電率領域iL−upを有し、前記第2型半導体層102の上面102−upには上面高導電率領域iH−upを有し、導電率分布は、前記上面低導電率領域iL−upから前記上面高導電率領域iH−upに向かって徐々に増加し、これによって、表面リーク電流及び側壁リーク電流の低減に役立ち、マイクロ発光ダイオードの発光効率を向上させることができる。
前記側壁電流制限領域201の外面201−outには側壁低導電率領域iL−outを有し、前記第2型半導体層102の外面102−outには側壁高導電率領域iH−outを有し、導電率分布は、前記側壁低導電率領域iL−outから前記側壁高導電率領域iH−outに向かって徐々に増加する。
前記側壁電流制限領域201の上面201−upは第1表面粗さRS−201−upを有し、前記第1表面粗さRS−201−upは10nm以下である。
前記第2型半導体層102の上面102−upは第2表面粗さRS−102−upを有し、前記第2表面粗さRS−102−upは10nm以下である。
或いは、前記側壁電流制限領域201の上面201−upは第1表面粗さRS−201−upを有し、前記第2型半導体層102の上面102−upは第2表面粗さRS−102−upを有し、前記第1表面粗さRS−201−upは前記第2表面粗さRS−102−up以上である。
前記側壁電流制限領域201の外面201−outは第3表面粗さRS−201−outを有し、前記第3表面粗さRS−201−outは10nmより大きい。
前記第2型半導体層102の外面102−outは第4表面粗さRS−102−outを有し、前記第4表面粗さRS−102−outは10nmより大きい。
或いは、前記側壁電流制限領域201の外面201−outは第3表面粗さRS−201−outを有し、前記第2型半導体層102の外面102−outは第4表面粗さRS−102−outを有し、前記第3表面粗さRS−201−outは前記第4表面粗さRS−102−out以上である。
任意で、前記側壁電流制限領域201の上面201−upは第1表面粗さRS−201−upを有し、前記側壁電流制限領域201の外面201−outは第3表面粗さRS−201−outを有し、前記第1表面粗さRS−201−upは前記第3表面粗さRS−201−out以上である。
任意で、前記第2型半導体層102の上面102−upは第2表面粗さRS−102−upを有し、前記第2型半導体層102の外面102−outは第4表面粗さRS−102−outを有し、前記第2表面粗さRS−102−upは前記第4表面粗さRS−102−out以上である。
上記の任意の実施形態の利点は、表面粗さ及び側壁粗さを制御することによってリーク電流を低減させることができ、マイクロ発光ダイオードの発光効率を向上させることができる。
前記側壁電流制限領域201は第1深さD1を有し、前記第1深さD1は1μmより小さい。或いは、前記側壁電流制限領域201は第1深さD1を有し、前記第1深さD1は1μm以上である。
前記側壁電流制限領域201は、前記発光層103の側壁領域103−outをさらに含む。
前記側壁電流制限領域201は、前記発光層103の他の側壁領域をさらに含む。
前記側壁電流制限領域201は、前記発光層103の側壁領域103−out、及び前記第1型半導体層101の側壁領域101−outをさらに含む。
上記の任意の実施形態の利点は、側壁電流制限領域の深さを制御することによって、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を向上することができる。
任意で、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1は90°より小さい鋭角であり、前記第2夾角Θ2は90°より大きい鈍角である。
任意で、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1は90°より大きい鈍角であり、前記第2夾角Θ2は90°より小さい鋭角である。
任意で、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1、及び前記第2夾角Θ2は直角(90°)に近い。
任意で、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1、及び前記第2夾角Θ2は直角(90°)である。
任意で、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1、及び前記第2夾角Θ2は90°より大きい鈍角である。
任意で、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記外面201−outとは、第1夾角Θ1を成しており、前記側壁電流制限領域201の前記上面201−upと前記側壁電流制限領域201の前記内面201−inとは、第2夾角Θ2を成しており、前記第1夾角Θ1、及び前記第2夾角Θ2は90°より小さい鋭角である。
本発明の他の実施形態のマイクロ発光ダイオード(マイクロLED)装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、前記第2型半導体層102の周辺及び側壁領域に位置する第1電流ブロック領域501と、を含み、前記第1電流ブロック領域501の周囲長は、400μm以下である。
上記構造を採用することによって、以下の有益効果が得られる。
(1)前記第1電流ブロック領域501は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
(2)周囲長は400μmより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、様々な利点を有する。
前記第1電流ブロック領域501は、少なくとも前記第1型半導体層101の側壁、前記第2型半導体層102の側壁、及び前記発光層103の側壁を覆う。任意で、その他の実施態様は以下の通りである。
前記第1電流ブロック領域501は、前記第2型半導体層102の側壁、及び前記発光層103の側壁のみを覆う。
前記第1電流ブロック領域501は、前記第2型半導体層102の側壁のみを完全に覆う。
前記第1電流ブロック領域501は、前記第2型半導体層102の側壁を部分的に覆う。
前記第1電流ブロック領域501は、前記発光層103の側壁を完全に覆う。
前記第1電流ブロック領域501は、前記発光層103の側壁を部分的に覆う。
前記第1電流ブロック領域501は、前記第1型半導体層101の側壁を完全に覆う。
前記第1電流ブロック領域501は、前記第1型半導体層101の側壁を部分的に覆う。
上記マイクロLED装置において、前記第1電流ブロック領域501の深さ及び範囲を制御することによって、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロLED装置は、透明電極301をさらに含んでもよい。前記透明電極301は、前記第2型半導体層102の上に位置し、且つ、前記第2型半導体層102と電気的に接続し、且つ、前記透明電極301は、前記第1電流ブロック領域501を覆う。また、前記透明電極301の上面301−upには上面高導電率領域iH−upを有し、前記第1電流ブロック領域501の上面501−upには上面低導電率領域iL−upを有し、導電率分布は、前記上面低導電率領域iL−upから前記上面高導電率領域iH−upに向かって徐々に増加する。
前記マイクロLED装置は、電極302をさらに含んでもよい。前記電極302は、前記第2型半導体層102の上に位置し、且つ、前記透明電極301と電気的に接続し、且つ、前記電極302は、前記第2電流制限領域202と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極301は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。
前記第1電流ブロック領域501は、誘電材料から構成される。
前記第1電流ブロック領域501の幅は、1μm以上である。
側壁領域を覆う前記第1電流ブロック領域501は厚さH1を有し、上面領域を覆う前記第1電流ブロック領域501は厚さH2を有し、前記厚さH1は、前記厚さH2より大きく、より小さく、又は等しい。側壁領域を覆う前記第1電流ブロック領域501はアーク状(Arc)を有する。前記第1電流ブロック領域501の幾何形状を制御することによって、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記第1電流ブロック領域501の上面501−up及び外面501−outに関して、任意の実施態様は以下の通りである。
前記第1電流ブロック領域501の上面501−upは第1表面粗さRS−501−upを有し、前記第1表面粗さRS−501−upは10nm以下である。
前記第1電流ブロック領域501の外面501−outは第2表面粗さRS−501−outを有し、前記第2表面粗さRS−501−outは10nm以下である。
前記第1電流ブロック領域501の上面501−upは第1表面粗さRS−501−upを有し、前記第1電流ブロック領域501の外面501−outは第2表面粗さRS−501−outを有し、前記第1表面粗さRS−501−upは前記第2表面粗さRS−501−outより大きい。
前記第1電流ブロック領域501の上面501−upは第1表面粗さRS−501−upを有し、前記第1電流ブロック領域501の外面501−outは第2表面粗さRS−501−outを有し、前記第1表面粗さRS−501−upは前記第2表面粗さRS−501−outに等しい。
前記第1電流ブロック領域501の上面501−upは第1表面粗さRS−501−upを有し、前記第1電流ブロック領域501の外面501−outは第2表面粗さRS−501−outを有し、前記第1表面粗さRS−501−upは前記第2表面粗さRS−501−outより小さい。
上記マイクロLED装置において、前記第1電流ブロック領域501の表面粗さ及び側壁粗さを制御することによって、リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
任意で、前記第1電流ブロック領域501の上面501−upには上面低導電率領域iL−upを有し、前記第2型半導体層102の上面102−upには上面高導電率領域iH−upを有し、導電率分布は、前記上面低導電率領域iL−upから前記上面高導電率領域iH−upに向かって徐々に増加する。
任意で、前記第1電流ブロック領域501の外面501−outには外面低導電率領域iL−outを有し、前記第1電流ブロック領域501の上面501−upには上面低導電率領域iL−upを有し、前記外面低導電率領域iL−outの導電率は前記上面低導電率領域iL−upの導電率に等しい。
任意で、前記第1電流ブロック領域501の外面501−outには外面低導電率領域iL−outを有し、前記第1電流ブロック領域501の上面501−upには上面低導電率領域iL−upを有し、前記外面低導電率領域iL−outの導電率は前記上面低導電率領域iL−upの導電率より大きい。
任意で、前記第1電流ブロック領域501の外面501−outには外面低導電率領域iL−outを有し、前記第1電流ブロック領域501の上面501−upには上面低導電率領域iL−upを有し、前記外面低導電率領域iL−outの導電率は前記上面低導電率領域iL−upの導電率より小さい。
上記マイクロLED装置において、表面及び側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
本発明の実施形態は、ディスプレイパネルをさらに含む。前記ディスプレイパネルは、ディスプレイ基板を含み、前記ディスプレイ基板は、マイクロLED装置の配列(array)を含む。前記マイクロLED(マイクロ発光ダイオード)装置の一部は、側壁電流ブロック領域501を有し、前記マイクロLED装置の一部は、側壁電流制限領域201を有する。
前記側壁電流ブロック領域501の形成に関して、以下はいくつかの任意の実施形態である。
前記側壁電流ブロック領域501は、原子層化学蒸着システム(Atomic Layer Chemical Vapor Deposition System,ALD)技術によって形成されてもよい。
前記側壁電流ブロック領域501は、金属有機化学気相蒸着(Metal Organic Chemical Vapor Phase Deposition,MOCVD)エピタキシャル再成長技術によって形成されてもよい。
前記側壁電流ブロック領域501は、分子線エピタキシー(Molecular Beam Epitaxy,MBE)エピタキシャル再成長技術によって形成されてもよい。
前記側壁電流ブロック領域501は、プラズマ強化化学蒸着(Plasma Enhanced Chemical Vapor Deposition,PECVD)技術によって形成されてもよい。
前記側壁電流制限領域201は、選択的酸化(Selective oxidation)技術によって形成されてもよい。
前記側壁電流制限領域201は、熱酸化(Thermal oxidation)技術によって形成されてもよい。
前記側壁電流制限領域201は、湿式熱酸化(Wet thermal oxidation)技術によって形成されてもよい。
前記側壁電流制限領域201は、イオン注入(ion implantation)技術によって形成されてもよい。
各マイクロLED装置の最大幅は、1μmから100μmまでである。
各マイクロLED装置は、半導体材料を含む。
各マイクロLED装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、を含む。
前記ディスプレイパネルは、マイクロLED装置の配列を切り替え及び駆動するために使用される回路をさらに含み、また、マイクロコントローラーチップ配列をさらに含む。各マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する。
本発明の実施形態は、可撓性ディスプレイ(flexible display)をさらに提供する。前記可撓性ディスプレイは、可撓性基板(flexible substrate)を含み、前記可撓性基板は、マイクロLED装置の配列を含む。前記マイクロLED装置の一部は、側壁電流ブロック領域501を有し、前記マイクロLED装置の一部は、側壁電流制限領域201を有する。
前記側壁電流ブロック領域501は、誘電材料から構成されてもよい。
また、前記側壁電流制限領域201は、イオン注入技術によって形成されてもよい。
各マイクロLED装置の最大幅は、1μmから100μmまでである。
各マイクロLED装置は、半導体材料を含む。
各マイクロLED装置は、第1型半導体層101と、第2型半導体層102と、前記第1型半導体層101及び前記第2型半導体層102の間に位置する発光層103と、を含む。
前記可撓性ディスプレイは、マイクロLED装置の配列を切り替え及び駆動するために使用される回路をさらに含んでもよく、また、マイクロコントローラーチップの配列をさらに含んでもよい。各マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する。
前記可撓性基板の材料は、超薄ガラス(Ultra−thin Glass)、金属箔(Metal Foil)、繊維強化複合材料(fiber−reinforced composite material)、プラスチックフィルム、セラミック基板、または上記材料の任意の2つ以上の組み合わせを含んでもよい。前記可撓性基板の厚さは、好ましくは200μmより小さく、より好ましくは50μmより小さく、最も好ましくは25μmから50μmまでである。前記金属箔は、例えば、ステンレス鋼(stainless steel)、アルミニウム(aluminum)、ニッケル(nickel)、チタン(titanium)、ジルコニウム(zirconium)、銅(copper)、鉄(iron)、コバルト(cobalt)、パラジウム(palladium)、または上記の材料の任意の2つ以上の組み合わせを含んでもよい。前記金属箔の熱膨張係数(Coefficient of thermal expansion)は、前記超薄ガラスの熱膨張係数に近似する。前記金属箔の表面粗さ(Ra)は10nmより小さい。前記プラスチックフィルムは、550nmの波長で90%より大きい光透過率(light transmittance)を有する。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート(polyethylene terephthalate,PET)、ポリエチレンナフタレート(polyethylene naphthalate,PEN)、またはポリエーテルスルホン(polyethersulfone,PES)を含んでもよい。前記繊維強化複合材料は、例えば、炭素繊維(carbon fibers)、炭化ケイ素繊維(silicon carbide fibers)、またはホウ素フィラメント(boron filament)を含んでもよい。
本発明の実施形態は、可撓性ディスプレイ(flexible display)の製造方法をさらに提供する。前記製造方法は、可撓性基板(flexible substrate)を提供し、前記可撓性基板の上に、複数のスキャン線を第1方向に平行に配置し、前記可撓性基板の上に、複数のデータ線を第2方向に平行に配置し、前記第1方向と前記第2方向とは直交であり、複数のマイクロ発光ダイオードの配列を配置し、各前記マイクロ発光ダイオードは、対応した前記データ線と電気的に接続し、各前記マイクロ発光ダイオードは、それぞれ前記スキャン線と電気的に接続することを含む。
マイクロLED装置の一部は、側壁電流ブロック領域501を有し、マイクロLED装置の一部は、側壁電流制限領域201を有する。
本発明の他の実施形態では、RGBピクセル配列の3DスタッキングによってマイクロLED装置を実現し、且つイオン注入(Ion implantation)平坦化技術と組み合わせることによってマストランスファーの歩留りを向上させる。RGBピクセル配列の3Dスタッキングによって、予備の発光ダイオードをサブピクセルに配置できるため、デッドピクセルを交換するための製造コストを回避できる。また、サブピクセルの距離を縮めることにより、サブピクセル間の距離は人間の目の最小解像度よりも小さく、デッドピクセルがあったとしても視認し難いため、結局、デッドピクセルの交換技術を要しない。それに、光透過性のエピタキシャル基板とRGBピクセルアレイの3Dスタッキングと組み合わせることによってマイクロLEDが実現され、且つ、マストランスファー技術を要せずに、エピタキシャルチップから直接にマイクロLEDディスプレイを形成することが実現される。
先行技術:従来のフリップチップ(Flip chip)マイクロLEDの構造は図29に示されており、マイクロLEDの辺長が100μmより小さく、従来の製造工程では、辺長10μmから100μmのものが作られる。
図30に示すように、サイズが10μm以下に縮小される場合、より小さなピッチを有するマイクロLED部品は、エッチング(乾式エッチングまたは湿式エッチングなど)または切断によって定義することができるが、部品の表面及び側壁にはダングリングボンド(dangling bond)(即ち、結合されていない電子)を形成しやすくなる。ダングリングボンドは非常に高い活性を持ち、トラップセンター(trap centers)を形成しやすく、電子正孔対の再結合を引き起こすことにより、キャリアの寿命を縮め、転換効率を低下する。そのため、マイクロ発光ダイオードの総電流に対するリーク電流の比率を増加し、マイクロ発光ダイオードの発光効率を低下する場合がある。本発明は、イオン注入技術を利用することにより、部品の表面及び側壁の粗さを低減させ、マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減することを実現し、ひいてはマイクロ発光ダイオードの効率を向上させる。
図30に示すように、サイズが10μm以下に縮小されると、エッチング工程の際に、特にフリップチップ工程またはマストランスファー中に、リッジ領域(Ridge area)は破損しやすくなる。また、金属バンプ(Metal bump)の高さが不均一のため、マストランスファー中に破損を引き起こし、生産歩留りを低下させる場合がある。
図31に示すように、フリップチップマイクロLEDのサイズは、イオン注入技術によって縮小し、表面平坦度を高めることによってエッチングされたリッジ領域の破損または金属バンプの高さが不均一の問題を解決し、生産歩留りを向上させる。
図32に示すように、デッドピクセルを交換するための余分なコストを回避するため、少なくとも1セットの予備の発光ダイオードは、イオン注入技術によって構造内に配置する。
図33−1に示すように、第1エピタキシャル層構造(Epi layer−1)は、第1エピタキシャル基板S1の上に形成され、そして、ピッチP1を有する第1マイクロ発光ダイオード(M1)は、フォトリソグラフィ及びエッチング工程によって形成される。図33−2は、上面図33−3のA−A’線に沿った断面図を示す。
図34−1及び図34−2に示すように、イオン注入技術によって、第1マイクロ発光ダイオード(M1)の上に第1イオン注入領域(Ion−1)及び第1サブピクセル領域(R1)を定義する。
図35−1、図35−2及び図35−3に示すように、導電層(ML)は、第1サブピクセル領域(R1)の上に形成され、図35−1及び図35−2は、それぞれ図35−3のA−A’線及びA’’−A’’’線に沿った断面図を示す。
図36−1に示すように、導電層構造(ML)を有する第1サブピクセル(R1)は、ボンディングパッド(BL)を介して第1透明基板(T1)と電気的に接続し、第1エピタキシャル基板(S1)は、例えば、エッチングまたはレーザーによって除去される。次に、図36−2に示すように、機械的構造を強化するために、第1光透過性中間層(B1)は、第1透明基板(T1)と第1サブピクセル(R1)との間に充填される。第1透明基板(T1)の上に位置する第1マイクロ発光ダイオード(M1)は、ピッチP2を有し、且つピッチP1はピッチP2に等しい。図36−2は、第1サブピクセルの配列構造を示す。
図37−1に示すように、第2エピタキシャル層構造(Epi layer−2)は、第2エピタキシャル基板S2の上に形成され、そして、ピッチP3を有する第2マイクロ発光ダイオード(M2)は、フォトリソグラフィ及びエッチング工程によって形成される。図37−2は、上面図37−3のC−C’線に沿った断面図を示す。
図38−1及び図38−2に示すように、イオン注入技術によって、第2マイクロ発光ダイオード(M2)の上に第2イオン注入領域の第1区(Ion−2a)と第2区(Ion−2b)、及び第2サブピクセル領域(G1)を定義する。
図39−1、図39−2及び図39−3に示すように、導電層(ML)は、第2サブピクセル領域(G1)の上に形成され、図39−1と図39−2とは、それぞれ図39−3のC−C’線及びC’’−C’’’線に沿った断面図を示す。
図40−1に示すように、導電層構造(ML)を有する第2サブピクセル(G1)は、ボンディングパッド(BL)を介して第2透明基板(T2)と電気的に接続し、第2エピタキシャル基板(S2)は、例えば、エッチングまたはレーザーによって除去される。次に、図40−2に示すように、機械的構造を強化するために、第2光透過性中間層(B2)は、第2透明基板(T2)と第2サブピクセル(G1)との間に充填される。第2透明基板(T2)の上に位置する第2マイクロ発光ダイオード(M2)は、ピッチP4を有し、且つピッチP3はピッチP4に等しい。図40−2は、第2サブピクセルの配列構造を示す。
図41−1に示すように、第3エピタキシャル層構造(Epi layer−3)は、第3エピタキシャル基板S3の上に形成され、そして、ピッチP5を有する第3マイクロ発光ダイオード(M3)は、フォトリソグラフィ及びエッチング工程によって形成される。図41−2は、上面図41−3のE−E’線に沿った断面図を示す。
図42−1及び図42−2に示すように、イオン注入技術によって、第3マイクロ発光ダイオード(M3)の上に第3イオン注入領域(Ion−3)及び第3サブピクセル領域(B1)を定義する。
図43−1、図43−2及び図43−3に示すように、導電層(ML)は、第3サブピクセル領域(B1)の上に形成され、図43−1と図43−2とは、それぞれ図43−3のE−E’線及びE’’−E’’’線に沿った断面図を示す。
図44−1に示すように、導電層構造(ML)を有する第3サブピクセル(B1)は、ボンディングパッド(BL)を介して第3透明基板(T3)と電気的に接続し、第3エピタキシャル基板(S3)は、例えば、エッチングまたはレーザーによって除去される。次に、図44−2に示すように、機械的構造を強化するために、第3光透過性中間層(B3)は、第3透明基板(T3)と第3サブピクセル(B1)との間に充填される。第3透明基板(T3)の上に位置する第3マイクロ発光ダイオード(M3)は、ピッチP6を有し、且つピッチP5はピッチP6に等しい。図44−2は、第3サブピクセルの配列構造を示し、そのうち、P2=P4=P6。
図45−1と図45−2とに示すように、第1サブピクセル構造、第2サブピクセル構造、及び第3サブピクセル構造は、光透過性接着層のA−1とA−2とを介してRGBピクセル配列の3DスタッキングによってマイクロLEDを実現する。図45−2は、第1ピクセル(Pixel1)の拡大図であり、図45−3のG−G’線に沿った断面図である。第1サブピクセル領域(R1)は、第2イオン注入領域の第1区(Ion−2a)に等しく、第3サブピクセル領域(B1)は、第2イオン注入領域の第2区(Ion−2b)に等しく、第2サブピクセル領域(G1)と第3サブピクセル領域(B1)との合計は、第1イオン注入領域(Ion−1)に等しい。本発明のRGBピクセル配列の3Dスタッキングによって実現されたマイクロLEDは、厚さD−1を有する。一実施形態では、厚さD−1は500μmより小さく、他の好ましい実施形態では、厚さD−1は200μmより小さく、より好ましい実施形態では、厚さD−1は100μmより小さく、さらに好ましい実施形態では、厚さD−1は50μmより小さい。一実施形態では、最も長い波長を有するサブピクセルは最下部に配置され、最も短い波長を有するサブピクセルが最上部に配置されることにより、短い波長のサブピクセルが長い波長のサブピクセルを励起することを回避できる。サブピクセルの発光波長と位置とはこれに限定されない。一実施形態では、本発明のRGBピクセル配列の3Dスタッキングによって実現されたマイクロLEDの光透過率は、60%より大きく、好ましい実施形態では、70%より大きく、より好ましい実施形態では、80%より大きく、さらに好ましい実施形態では、90%より大きい。
本発明の透明基板(T1、T2、T3)は、可撓性基板(flexible substrate)であってもよく、前記可撓性基板の材料は超薄ガラス(Ultra−thin Glass)、金属箔(Metal Foil)、繊維強化複合材料(fiber−reinforced composite material)、プラスチックフィルム、セラミック基板、または前記の材料の任意の2つ以上の組み合わせを含んでもよい。前記可撓性基板の厚さは、好ましくは200μmより小さく、より好ましくは50μmより小さく、最も好ましくは25μmから50μmまでである。
前記金属箔の熱膨張係数(Coefficient of thermal expansion)は、薄いガラスの熱膨張係数に近似する。前記透明金属箔の表面粗さRaは10nmより小さい。前記プラスチックフィルムは、550nmの波長で90%より大きい光透過率(light transmittance)を有する。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート(polyethylene terephthalate,PET)、ポリエチレンナフタレート(polyethylene naphthalate,PEN)、またはポリエーテルスルホン(polyethersulfone,PES)を含んでもよい。前記繊維強化複合材料は、例えば、炭素繊維(carbon fibers)、炭化ケイ素繊維(silicon carbide fibers)、またはホウ素フィラメント(boron filament)を含んでもよい。
図46−1及び図46−2に示す本発明の他の実施形態によれば、R1−1は第1サブピクセルであり、R1−2は第1予備のサブピクセルであり、G1−1は第2サブピクセルであり、G1−2は第2予備のサブピクセルであり、B1−1は第3サブピクセルであり、B1−2は第3予備のサブピクセルである。回路を介して、サブピクセルR1−1とR1−2との中の1つだけを発光させように制御し、サブピクセルG1−1とG1−2との中の1つだけを発光させるように制御し、サブピクセルB1−1とB1−2との中の1つだけを発光させるように制御する。なお、第1サブピクセル(R1−1)領域と第1予備のサブピクセル(R1−2)領域との合計は、第2イオン注入領域の第1区(Ion−2a)に等しい。第3サブピクセル(B1−1)領域と第3予備のサブピクセル(B1−2)領域との合計は、第2イオン注入領域の第2区(Ion−2b)に等しい。第2サブピクセル(G1−1)領域、第2予備のサブピクセル(G1−2)領域、第3サブピクセル(B1−1)領域、及び第3予備のサブピクセル(B1−2)領域の合計は、第1イオン注入領域(Ion−1)に等しい。
(R1−1)+(R1−2)=Ion−2a
(B1−1)+(B1−2)=Ion−2b
(G1−1)+(G1−2)+(B1−1)+(B1−2)=Ion−1
図47−1及び図47−2に示す本発明の他の実施形態によれば、R1−1は第1サブピクセルであり、R1−2、R1−3、R1−4、R1−5、及びR1−6は全て第1予備のサブピクセルであり、G1−1は第2サブピクセルであり、G1−2、G1−3、及びG1−4は全て第2予備のサブピクセルであり、B1−1は第3サブピクセルであり、B1−2は第3予備のサブピクセルである。回路を介して、サブピクセルR1−1、R1−2、R1−3、R1−4、R1−5、及びR1−6の中の1つだけを発光させるように制御し、サブピクセルG1−1、G1−2、G1−3、及びG1−4の中の1つだけを発光させるように制御し、サブピクセルB1−1とB1−2との中の1つだけを発光させるように制御する。この設計の利点は、予備のピクセルがより柔軟に利用できることである。
第1サブピクセル(R1−1)領域と第1予備のサブピクセル(R1−2)領域との合計は、第2イオン注入領域(Ion−2)に等しい。
(R1−1)+(R1−2)=Ion−2
(R1−3)+(R1−4)=(G1−1)+(G1−2)
(R1−5)+(R1−6)=(G1−3)+(G1−4)=(B1−1)+(B1−2)
(R1−1)+(R1−2)+(R1−3)+(R1−4)=Ion−3
図48−1及び図48−2に示す本発明の他の実施形態によれば、R1−1は第1サブピクセルであり、R1−2、R1−3、R1−4、R1−5、及びR1−6は全て第1予備のサブピクセルであり、G1−1は第2サブピクセルであり、G1−2、G1−3、G1−4、G1−5及びG1−6は全て第2予備のサブピクセルであり、B1−1は第3サブピクセルであり、B1−2、B1−3、B1−4、B1−5、及びB1−6は全て第3予備のサブピクセルである。回路を介して、サブピクセルR1−1、R1−2、R1−3、R1−4、R1−5、及びR1−6の中の1つだけを発光させるように制御し、サブピクセルG1−1、G1−2、G1−3、G1−4、G1−5、及びG1−6の中の1つだけを発光させるように制御し、サブピクセルB1−1、B1−2、B1−3、B1−4、B1−5、及びB1−6の中の1つだけを発光させるように制御する。この設計の利点は、予備のピクセルがより柔軟に利用できることである。
(R1−1)=(G1−5)=(B1−3)
(R1−2)=(G1−6)=(B1−4)
(R1−3)=(G1−1)=(B1−5)
(R1−4)=(G1−2)=(B1−6)
(R1−5)=(G1−3)=(B1−1)
(R1−6)=(G1−4)=(B1−2)
図49−1及び図49−2に示す本発明の他の実施形態によれば、R1−1A、R1−2A、R1−3A、R1−4A、R1−5A、及びR1−6Aは全て第1サブピクセルであり、G1−1A、G1−2A、G1−3A、G1−4A、G1−5A、及びG1−6Aは全て第2サブピクセルであり、B1−1A、B1−2A、B1−3A、B1−4A、B1−5A、及びB1−6Aは全て第3サブピクセルである。
第1ピクセルはピクセル1Aからピクセル1Fによって構成され、ピクセル1Aからピクセル1Fのいずれかの幅は人間の目の解像度の限界より小さいため、予備のピクセルを要しない。ピクセル1Aからピクセル1Fのいずれかが壊れていたとしても、人間の目がデッドピクセルを認識できないため、デッドピクセルを交換する必要がない。本発明の一実施形態によれば、例えば、モニターの解像度は1440×960(ピクセル)の場合、1インチあたりのピクセル数は494.48ppiであり、サブピクセルのドットピッチ(dot pitch)は、0.0514mmより小さい。これは、人間の目が通常の視距離で単一のデッドピクセルを認識できないため、予備のピクセルを要しない。本発明の好ましい実施形態では、例えば、モニターの解像度は1920×1280(ピクセル)の場合、1インチあたりのピクセル数は659.3ppiであり、サブピクセルのドットピッチは0.0385mmより小さい。これは、隣接するマイクロ発光ダイオードの任意の1つが故障していたとしても、人間の目が通常の視距離で単一のデッドピクセルを認識できないため、予備のピクセルを要しない。本発明のより好ましい実施形態では、例えば、モニターの解像度は3840×2560(ピクセル)の場合、1インチあたりのピクセル数は1318.6ppiであり、サブピクセルのドットピッチは、0.0193mmより小さい。これは、隣接するマイクロ発光ダイオードの任意の2つが故障していたとしても、人間の目が通常の視距離で単一のデッドピクセルを認識できないため、予備のピクセルを要しない。
図50に示す本発明の他の実施形態によれば、エピタキシャル基板(S1)、(S2)、及び(S3)は、全て透明基板である。RGBのマイクロLEDは、透明基板に移載することなく、直接に3Dスタッキングを行うことができるため、製造工程を簡素化できる。
図51に示す本発明の他の実施形態によれば、ピクセルのコントラストを高めるために、ブラックマトリクス(black mattress)層BMをさらに含む。
図52に示す本発明の他の実施形態によれば、3Dスタッキングの精度を改善するために、各マイクロ発光ダイオードは、磁性層(Magnetic Layer,ML)をさらに含んでもよい。前記磁性層は、ドーピング(doping)、イオン注入(ion implantation)、拡散(diffusion)、または薄膜蒸着(Thin Film Deposition)等の技術によって形成されてもよい。磁性材料は、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、テルビウム(Tb)、アルミニウム(Al)、プラチナ(Pt)、サマリウム(Sm)、銅(Cu)、クロム(Cr)、またはそれらの組み合わせを含んでもよい。
図53に示す本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流ブロック領域(Current blocking area)をさらに含む。前記電流ブロック領域は、マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記電流ブロック領域は、例えば、窒化ケイ素(silicon nitride)、二酸化ケイ素(silicon dioxide)、または酸化アルミニウム(Al)などの誘電材料から構成される。本発明の側壁領域を覆う第1電流ブロック領域はアーク状(Arc)を有する。
図54に示す本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流制限領域(Current limiting area)をさらに含む。前記電流制限領域は、マイクロ発光ダイオードの非放射再結合を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記電流制限領域は、イオン注入技術によって形成される。
図55−1に示す本発明の他の実施形態によれば、マイクロ発光ダイオードディスプレイ(Micro−led display)は、統合制御システム(Integrated control system)と電気的に接続することによって発光を制御する。また、マイクロ発光ダイオードディスプレイによって表示される画像は、レンズシステム(Lens system)を介して光学部品(Optical component)に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びマイクロ発光ダイオードディスプレイの画像によって生成された拡張現実(Augmented Reality,AR)を同時に見ることができる。前記光学部品は、光透過型風防ガラス、透明樹脂ガラス、光透過型眼鏡レンズ、または折り畳み式ディスプレイ(foldable display)であってもよい。前記光学部品は、光の透過及び反射機能を有する。マイクロ発光ダイオードディスプレイは、RGBピクセル配列の3DスタッキングによってマイクロLEDが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロLEDの辺長は、好ましくは4μmよりも小さい。
図55−2に示す本発明の他の実施形態によれば、図55−1との違いは、RGBマイクロ発光ダイオードディスプレイは、それぞれ個別に統合制御システムと電気的に接続することにより、RGBマイクロ発光ダイオードディスプレイを独立して制御し、投影後表示させることができるため、マストランスファーを必要とせず、単一のエピタキシャルチップでRGBマイクロ発光ダイオードディスプレイを実現できる。また、マイクロ発光ダイオードディスプレイは、RGBピクセル配列の3DスタッキングによってマイクロLEDが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロLEDの辺長は、好ましくは4μmよりも小さい。
図55−3に示す本発明の他の実施形態によれば、マイクロ発光ダイオードディスプレイとレンズシステムとは、光学部品の内部に統合され、マイクロ発光ダイオードディスプレイは、統合制御システムと電気的に接続することによって、マイクロ発光ダイオードディスプレイの画像がレンズシステムに投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びマイクロ発光ダイオードディスプレイの画像によって生成された拡張現実(Augmented Reality,AR)を同時に見ることができる。光学部品は、光透過型風防ガラス、透明樹脂ガラス、光透過型眼鏡レンズ、または折り畳み式ディスプレイ(foldable display)であってもよい。統合制御システムは、光学部品の内部または外部に配置されてもよい。マイクロ発光ダイオードディスプレイは、RGBピクセル配列の3DスタッキングによってマイクロLEDが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロLEDの辺長は、好ましくは4μmよりも小さい。
図55−4に示す本発明の他の実施形態によれば、図55−3との違いは、RGBマイクロ発光ダイオードディスプレイは、それぞれ個別に統合制御システムと電気的に接続することにより、RGBマイクロ発光ダイオードディスプレイを独立して制御し、投影後表示させることができるため、マストランスファーを必要とせず、単一のエピタキシャルチップでRGBマイクロ発光ダイオードディスプレイを実現できる。統合制御システムは、光学部品の内部または外部に配置されてもよい。また、マイクロ発光ダイオードディスプレイは、RGBピクセル配列の3DスタッキングによってマイクロLEDが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロLEDの辺長は、好ましくは4μmよりも小さい。
図55−5に示すように、ユーザーにマイクロLEDディスプレイの制御及び適切な拡張現実機能を提供するために、前記の統合制御システム(Integrated control system)は、多機能センサー(multi−function sensor)、マイクロチッププロセッサ(Microchip processors)、ネットワークインターフェース(Network interface)をさらに備えてもよい。多機能センサーは、例えば、超音波センサー、温度センサー、湿度センサー、ガスセンサー、圧力センサー、加速度センサー、紫外線センサー、磁気センサー、磁気抵抗センサー、画像センサー、電気センサー、変位センサー、タッチセンサー、赤外線近接/距離センサー、GPS衛星測位システムモジュール、ジャイロスコープと加速度計、指紋センサー、虹彩センサー、ボタン、ノブ、スイッチ、マイク、カメラ、またはRFIDリーダモジュールであってもよい。ユーザーは、多機能センサーを介して拡張現実の位置、大きさを調整またはズームイン/アウトすることができ、適切な拡張現実の情報を提供することが可能である。一実施形態では、マイクロチッププロセッサと連携した多機能センサーを介して瞳孔の位置及び状態を感知することによって、拡張現実の投影の位置は調整される。それは、光学部品を通して見た実際のシーンと拡張現実とを一致させ、拡張現実の歪みを回避し、正確に表示するためである。さらに、適切な拡張現実の情報を提供するためには、ネットワークインターフェースを利用して情報を別のネットワークへ転送してもよい。
図56−1はスマート眼鏡の構造を示す。統合制御システム(Integrated control system)とディスプレイ(display)とは、眼鏡のフレーム(Frame)の上に配置され、画像はディスプレイによって光学部品(Optical component)に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実(Augmented Reality,AR)を同時に見ることができる。スマート眼鏡の構造はディスプレイの光源のサイズに制限されるため、軽量小型化には達成し難い。ディスプレイの技術は、デジタル光処理(DLP)、微小電気機械システム(MEMS)レーザー、液晶オンシリコン(LCOS)などがある。そのうち、DLP技術は、デジタルマイクロミラー装置(Digital Micromirror Device,DMD)と呼ばれる微小電気機械システム部品に基づく。DMDは、複雑な周辺回路を有するためボリュームが大きく、さらに、MEMS部品の高周波スイッチにも過剰な電力消費問題を引き起こす。また、LCOS技術には、発光効率が低く、ボリュームが大きいとの欠点がある。本発明は、通常のディスプレイをマイクロ発光ダイオードディスプレイ(Micro−led display)に置き換えることによって、解像度を向上するだけでなく、ウェアラブル装置の需要に合わせてサイズを縮小できるため、低消費電力や小型化のメリットを持ち、市場競争力を高めることができる。さらに、通常のスマート眼鏡は、ディスプレイの光源のサイズと反射鏡の設計とに制限されているため、拡張現実の提供範囲が限られている。本発明では、ディスプレイのサイズが縮小され、投影の光路の設計がより柔軟となり、拡張現実の提供範囲を広げ、ユーザーにより快適な使用環境を提供することができる。また、マイクロ発光ダイオードディスプレイは、RGBピクセル配列の3DスタッキングによってマイクロLEDが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロLEDの辺長は、好ましくは4μmよりも小さい。
図56−2に示す本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイと組み合わせた統合制御システムは、眼鏡のフレームの上に配置され、画像が光学部品に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図56−3に示す本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイと組み合わせた統合制御システムは、眼鏡のリム(Rims)の上部に配置され、画像が光学部品に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図56−4に示す本発明の一実施形態によれば、統合制御システムは、マイクロ発光ダイオードディスプレイと組み合わせ、眼鏡のリム(Rims)の周囲の任意の位置、または眼鏡のブリッジ部位に配置されてもよく、眼鏡のフレームの形状に限定されない。画像が光学部品に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図56−5に示す本発明の一実施形態によれば、統合制御システムは、眼鏡のリム(Rims)の上部に配置され、マイクロ発光ダイオードディスプレイとレンズシステムとは、光学部品の内部に統合され、マイクロ発光ダイオードディスプレイは、統合制御システムと電気的に接続することによって、マイクロ発光ダイオードディスプレイの画像がレンズシステムに投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びマイクロ発光ダイオードディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図57−1に示す本発明の他の実施形態によれば、マイクロ発光ダイオードは磁性層構造を有する。まずは、エピタキシャル基板を提供し、次には、エピタキシャル基板の上に磁性層(Magnetic Layer,ML)を形成する。前記磁性層の材料は、半導体層、導電層、酸化物層を含んでもよく、さらにドーピング(doping)、イオン注入(ion implantation)、拡散(diffusion)、または薄膜蒸着(Thin Film Deposition)等の技術によって前記磁性層を形成する。前記磁性材料は、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、テルビウム(Tb)、アルミニウム(Al)、プラチナ(Pt)、サマリウム(Sm)、銅(Cu)、クロム(Cr)、またはそれらの組み合わせを含んでもよい。最後には、磁性層の上に第1型半導体層、発光層、第2型半導体層が順次形成される。
図57−2は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第2型半導体層及び発光層の一部をエッチング工程によって除去し、第1型半導体層の一部を露出させ、前記第1型半導体層とオーム接触する金属層を形成し、前記第2型半導体層とオーム接触するもう1つの金属層を形成し、エピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。
図57−3は垂直型磁性マイクロ発光ダイオードの構造を示す。垂直磁性マイクロ水平型磁性マイクロ発光ダイオードは、第2型半導体層とオーム接触する金属層を形成し、エピタキシャル基板を除去して磁性層を露出させ、磁性層と接触するもう1つの金属層を形成することによって形成される。
図57−4は他の垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、第2型半導体層とオーム接触する金属層を形成し、エピタキシャル基板及び一部の磁性層を除去して第1型半導体層を露出させ、前記第1型半導体層とオーム接触するもう1つの金属層を形成することによって形成される。
図57−5、図57−6、及び図57−7に示すように、磁性マイクロ発光ダイオードの表面及び側壁領域には、第1電流ブロック層(Current blocking layer)をさらに含む。前記第1電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第1電流ブロック層は、例えば、窒化ケイ素(silicon nitride)、二酸化ケイ素(silicon dioxide)、または酸化アルミニウム(Al)などの誘電材料から構成される。
図57−8、図57−9、及び図57−10に示すように、磁性マイクロ発光ダイオードの表面及び側壁領域には、第1電流制限層(Current limiting layer)をさらに含む。前記電流制限層は、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第1電流制限層は、イオン注入技術によって形成される。
図57−11は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第2型半導体層及び発光層の一部をエッチング工程によって除去し、第1型半導体層の一部を露出させ、前記第1型半導体層とオーム接触する金属層を形成し、前記第2型半導体層の上に第2電流ブロック層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流ブロック層を覆い、前記透明導電層及び前記第2電流ブロック層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域と前記透明導電層とを覆う第1電流ブロック層を形成し、及びエピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。
前記第1電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減させ、ひいてはマイクロ発光ダイオードの効率を向上できる。前記第1電流ブロック層は誘電材料から構成される。前記第2電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第2電流ブロック層は誘電材料から構成される。前記もう一つの金属層が前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−12は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第2型半導体層及び発光層の一部をエッチング工程によって除去し、第1型半導体層の一部を露出させ、前記第1型半導体層とオーム接触する金属層を形成し、前記第2型半導体層の内部上層領域に第2電流制限層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流制限層を覆い、前記透明導電層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域に第1電流制限層を形成し、エピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。前記第1電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第1電流制限層はイオン注入技術によって形成される。前記第2電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第2電流制限層はイオン注入技術によって形成される。前記もう一つの金属層が前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−13は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第2型半導体層及び発光層の一部をエッチング工程によって除去し、第1型半導体層の一部を露出させ、前記第1型半導体層とオーム接触する金属層を形成し、前記第2型半導体層の内部上層領域に第2電流制限層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流制限層を覆い、前記透明導電層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域及び前記透明導電層を覆う第1電流ブロック層を形成し、エピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。前記第1電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第1電流ブロック層は誘電材料から構成される。前記第2電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第2電流制限層はイオン注入技術によって形成される。前記もう一つの金属層が前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−14は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第2型半導体層及び発光層の一部をエッチング工程によって除去し、第1型半導体層の一部を露出させ、前記第1型半導体層とオーム接触する金属層を形成し、前記第2型半導体層の上に第2電流ブロック層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流ブロック層を覆い、前記透明導電層及び前記第2電流ブロック層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域に第1電流制限層を形成し、及びエピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。前記第1電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第1電流制限層はイオン注入技術によって形成される。前記第2電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第2電流ブロック層は誘電材料から構成される。前記もう一つの金属層が前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−15は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、第2型半導体層の上に第2電流ブロック層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流ブロック層を覆い、前記透明導電層及び前記第2電流ブロック層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、エピタキシャル基板と一部の磁性層を除去することによって第1型半導体層を露出させ、前記第1型半導体層とオーム接触するもう1つの金属層を形成し、側壁領域と前記透明導電層とを覆う第1電流ブロック層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。前記第1電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合(non−radiative recombination)を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第1電流ブロック層は誘電材料から構成される。前記第2電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第2電流ブロック層は誘電材料から構成される。前記金属層は、前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−16は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、側壁領域に第1電流制限層を形成し、第2型半導体層の内部上層領域に第2電流制限層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流制限層を覆い、前記透明導電層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、側壁領域に第1電流制限層を形成し、エピタキシャル基板及び一部の磁性層を除去し、第1型半導体層を露出させ、前記第1型半導体層とオーム接触するもう1つの金属層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。前記第1電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第1電流制限層はイオン注入技術によって形成される。前記第2電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第2電流制限層はイオン注入技術によって形成される。前記金属層が前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−17は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、第2型半導体層の内部上層領域に第2電流制限層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流制限層を覆い、前記透明導電層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、側壁領域及び前記透明導電層を覆う第1電流ブロック層を形成し、エピタキシャル基板及び一部の磁性層を除去し、第1型半導体層を露出させ、前記第1型半導体層とオーム接触するもう1つの金属層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。
前記第1電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第1電流ブロック層は誘電材料から構成される。前記第2電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第2電流制限層はイオン注入技術によって形成される。前記金属層が前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−18は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、側壁領域に第1電流制限層を形成し、第2型半導体層の上に第2電流ブロック層を形成し、前記第2型半導体層の上に前記第2型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第2電流ブロック層を覆い、前記透明導電層及び前記第2電流ブロック層の一部を除去し、前記第2型半導体層の一部を露出させ、前記第2型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、エピタキシャル基板及び一部の磁性層を除去し、第1型半導体層を露出させ、前記第1型半導体層とオーム接触するもう1つの金属層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。前記第1電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第2電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第1電流制限層はイオン注入技術によって形成される。前記第2電流ブロック層は誘電材料から構成される。前記金属層は、前記第2型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図57−19に示すように、磁性マイクロ発光ダイオードは磁性層を有するため、磁気引力を有する制御可能な移載ヘッドを制御することにより、前記磁性マイクロ発光ダイオードを、対象基板までにマストランスファーできる。前記磁性層自体の磁力は移載ヘッドとの間で良好な磁気引力が発生されるため、マイクロ発光ダイオードのマストランスファーの歩留まりを向上させることができる。
図57−20に示すように、本発明の磁性マイクロ発光ダイオードの構造は、流体マストランスファーにより適している。磁性層の構造を有する磁性マイクロ発光ダイオードが流体トランスファーシステム内に配置される際に、その磁性層を通して、磁性マイクロ発光ダイオードは自己整列することができ、流体トランスファー中に発生しがちな不整列、例えば、極性反対または位置錯誤等、を減らすことによってマストランスファーの歩留りを向上させ、コストの削減効果に奏する。
図57−20は流体トランスファーシステムを示す。流体トランスファーシステムは、メインチャンバーを有し、メインチャンバーの中には溶液が含まれている。メインチャンバーの中には基板が配置され、前記基板は複数の凹部を有し、前記複数の凹部の中央部には、対応した複数の磁性層を有し、前記磁性層は前記基板に配置され、且つ一部の前記磁性層が露出される。前記メインチャンバーはさらに、入力端、入力バルブ、出力端、及び出力バルブを備える。前記溶液は流速Fの流体になるように、前記入力バルブの開口率及び前記出力バルブの開口率を制御する。前記流体トランスファーシステムは、第1サブチャンバー、第2サブチャンバー、及び第3サブチャンバーを備える。前記第1サブチャンバー内には、複数の第1色の磁性マイクロ発光ダイオード、溶液、第1バルブ、及び第1入力ポートを含む。前記第1バルブが開かれると、複数の前記第1色の磁性マイクロ発光ダイオードは、前記第1入力ポートから注入された前記溶液によって下方へ流され、前記第1バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第1色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第1色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第1色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第2サブチャンバー内には、複数の第2色の磁性マイクロ発光ダイオード、溶液、第2バルブ、及び第2入力ポートを含む。前記第2バルブが開かれると、複数の前記第2色の磁性マイクロ発光ダイオードは、前記第2入力ポートから注入された前記溶液によって下方へ流され、前記第2バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第2色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第2色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第2色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第3サブチャンバー内には、複数の第3色の磁性マイクロ発光ダイオード、溶液、第3バルブ、及び第3入力ポートを含む。前記第3バルブが開かれると、複数の前記第3色の磁性マイクロ発光ダイオードは、前記第3入力ポートから注入された前記溶液によって下方へ流され、前記第3バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第3色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第3色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第3色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。
図57−21−1は流体トランスファーシステムの基板の上面図を示す。前記流体トランスファーシステムの基板は、第1形状を有する第1凹部、第2形状を有する第2凹部、及び第3形状を有する第3凹部を備え、各凹部は磁性層を有し、且つ前記第1凹部の形状は、第1色の磁性マイクロ発光ダイオードの形状と同じであり、前記第2凹部の形状は、第2色の磁性マイクロ発光ダイオードの形状と同じであり、前記第3凹部の形状は、第3色の磁性マイクロ発光ダイオードの形状と同じである。
前記第1バルブが開かれると、複数の前記第1色の磁性マイクロ発光ダイオードは、前記第1入力ポートから注入された前記溶液によって下方へ流され、前記第1バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第1色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第1色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第1色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第1色の磁性マイクロ発光ダイオードを前記基板の上の前記第1凹部に配置することによって、第1サブピクセル領域(Sub−pixel area)は形成される。
前記第2バルブが開かれると、複数の前記第2色の磁性マイクロ発光ダイオードは、前記第2入力ポートから注入された前記溶液によって下方へ流され、前記第2バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第2色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第2色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第2色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第2色の磁性マイクロ発光ダイオードを前記基板の上の前記第2凹部に配置することによって、第2サブピクセル領域(Sub−pixel area)は形成される。
前記第3バルブが開かれると、複数の前記第2色の磁性マイクロ発光ダイオードは、前記第3入力ポートから注入された前記溶液によって下方へ流され、前記第3バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第3色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第3色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第3色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第3色の磁性マイクロ発光ダイオードを前記基板の上の前記第3凹部に配置することによって、第3サブピクセル領域(Sub−pixel area)は形成される。
前記第1サブピクセル領域、前記第2サブピクセル領域、及び前記第3サブピクセル領域はピクセル領域(pixel area)を形成する。
図57−21−2は流体トランスファーシステムの基板の上面図を示す。流体トランスファーシステムの基板は、第1凹部、第2凹部、及び第3凹部を備える。各凹部は磁性層を有し、前記磁性層はプログラムで制御可能な機能を備え、例えば、電磁力によって磁気引力の有無を制御できる。
前記第1バルブが開かれる前に、第1凹部の磁性層は、磁気引力を持たせるように制御され、第2凹部と第3凹部とは、磁気引力を持たせないように制御される。前記第1バルブが開かれると、複数の第1色の磁性マイクロ発光ダイオードは、前記第1入力ポートから注入された溶液によって下方へ流され、第1バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第1色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記第1色の磁性マイクロ発光ダイオードが第2凹部または第3凹部に流れ込む場合、それらの凹部の磁性層は磁気引力を持たないように制御され、そして溶液の流体推進力が凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第1色の磁性マイクロ発光ダイオードは、第2凹部または第3凹部から離れて第1凹部に流れ込むように移動される。こうして前記第1色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第1色の磁性マイクロ発光ダイオードは、前記基板上の前記第1凹部の中に配置され、第1サブピクセル領域(Sub−pixel area)を形成する。
前記第2バルブが開かれる前に、第1凹部及び第2凹部の磁性層は、磁気引力を持たせるように制御され、第3凹部は、磁気引力を持たせないように制御される。前記第2バルブが開かれると、複数の第2色の磁性マイクロ発光ダイオードは、前記第2入力ポートから注入された溶液によって下方へ流され、第2バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第2色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記第2色の磁性マイクロ発光ダイオードが第3凹部に流れ込む場合、第3凹部の磁性層は磁気引力を持たないように制御され、そして溶液の流体推進力が第3凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第2色の磁性マイクロ発光ダイオードは、第3凹部から離れて第2凹部に流れ込むように移動される。こうして前記第2色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第2色の磁性マイクロ発光ダイオードは、前記基板上の前記第2凹部の中に配置され、第2サブピクセル領域(Sub−pixel area)を形成する。
第3バルブが開かれる前に、第1凹部、第2凹部及び第3凹部の磁性層は、磁気引力を持たせるように制御される。前記第3バルブが開かれると、複数の第3色の磁性マイクロ発光ダイオードは、前記第3入力ポートから注入された溶液によって下方へ流され、第3バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第3色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。こうして前記第3色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第3色の磁性マイクロ発光ダイオードは、前記基板上の前記第3凹部の中に配置され、第3サブピクセル領域(Sub−pixel area)を形成する。
前記第1サブピクセル領域、前記第2サブピクセル領域、及び前記第3サブピクセル領域はピクセル領域(pixel area)を形成する。
図57−22−1と図57−22−2とは流体トランスファーシステムの基板の上面図を示す。流体トランスファーシステムの基板は、第1凹部、第2凹部、第3凹部、さらに第1予備凹部、第2予備凹部及び第3予備凹部を備える。各凹部は磁性層を有し、各予備凹部は予備磁性層を有する。前記磁性層及び前記予備磁性層は全てプログラムで制御可能な機能を備え、例えば、電磁力によって磁気引力の有無を制御できる。磁性マイクロ発光ダイオードを移載した後に検査を行い、プログラムによって異常なデッドピクセルの位置を記録し、予備凹部を通じてマスリペア(大量修復)を実行する。磁性マイクロ発光ダイオードは、対応する予備凹部に移載し、異常なデッドピクセルと交換してリペアを完成する。大量のデッドピクセルを同時に修復できるため、修復にかかる時間とコストとを大幅に削減できる。各予備凹部の形状は、第1凹部、第2凹部、又は第3凹部の形状と同様または異なっていてもよい。第1凹部と第1予備凹部とは第1サブピクセル領域を形成し、第2凹部と第2予備凹部とは第2サブピクセル領域を形成し、第3凹部と第3予備凹部とは第3サブピクセル領域を形成し、前記第1サブピクセル領域、前記第2サブピクセル領域、及び前記第3サブピクセル領域は、ピクセル領域(pixel area)を形成する。
図57−23は、流体トランスファーシステムを示す。流体トランスファーシステムの前記基板は、基板の第1バルブ、基板の第2バルブ、及び基板の第3バルブをさらに含む。前記基板のバルブはプログラムによって制御され、基板のバルブが開かれると、前記基板の凹部が露出され、前記基板は前記マイクロ発光ダイオードを捕捉できる。前記マイクロ発光ダイオードは磁性マイクロ発光ダイオードに限らない。前記基板の凹部は、引力層をさらに含む。前記引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体の中のマイクロ発光ダイオードを捕捉できる。
前記第1バルブが開かれる前に、基板の第1バルブが開かれるように制御し、且つ基板の第2バルブ及び基板の第3バルブが閉じられるように制御する。前記第1バルブが開かれると、複数の第1色のマイクロ発光ダイオードは、第1入力ポートから注入された溶液によって下方へ流され、第1バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第1色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。こうして前記第1色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第2バルブが開かれる前に、基板の第2バルブが開かれるように制御し、且つ基板の第3バルブが閉じられるように制御する。前記第2バルブが開かれると、複数の第2色のマイクロ発光ダイオードは、第2入力ポートから注入された溶液によって下方へ流され、第2バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第2色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。こうして前記第2色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
図57−24は、流体トランスファーシステムを示す。前記基板は、プログラムで制御可能な引力層をさらに含む。前記引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体の中のマイクロ発光ダイオードを捕捉できる。
前記第1バルブが開かれる前に、基板の第1引力層は、引力を持たせるように制御され、基板の第2引力層及び第3引力層は、引力を持たせないように制御される。前記第1バルブが開かれると、複数の第1色のマイクロ発光ダイオードは、前記第1入力ポートから注入された溶液によって下方へ流され、第1バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第1色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記第1色のマイクロ発光ダイオードが第2凹部または第3凹部に流れ込む場合、それらの凹部の引力層は引力を持たないように制御され、そして溶液の流体推進力が凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第1色のマイクロ発光ダイオードは、第2凹部または第3凹部から離れて第1凹部に流れ込むように移動される。こうして前記第1色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第2バルブが開かれる前に、基板の第1引力層及び第2引力層は、引力を持たせるように制御され、基板の第3引力層は、引力を持たせないように制御される。前記第2バルブが開かれると、複数の第2色のマイクロ発光ダイオードは、前記第2入力ポートから注入された溶液によって下方へ流され、第2バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第2色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記第2色のマイクロ発光ダイオードが第3凹部に流れ込む場合、その凹部の引力層は引力を持たないように制御され、そして溶液の流体推進力が凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第2色のマイクロ発光ダイオードは、第3凹部から離れて第2凹部に流れ込むように移動される。こうして前記第2色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第3バルブが開かれる前に、基板の第1引力層、第2引力層及び第3引力層は、引力を持たせるように制御される。前記第3バルブが開かれると、複数の第3色のマイクロ発光ダイオードは、前記第3入力ポートから注入された溶液によって下方へ流され、第3バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第3色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。こうして前記第3色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
図57−25は、流体トランスファーシステムを示す。流体トランスファーシステムの前記基板は、充填層をさらに含む。前記充填層は、フォトレジスト又は熱分解された誘電体層であってもよく、又はチャンバー内の溶液によって溶解された固体であってもよい。レーザー光源またはUV光源によって照射されると、充填層は溶解し、流体によって除去される。すなわち、充填層は、基板の第1バルブ、基板の第2バルブ、又は基板の第3バルブの開閉を制御することによって、照射または溶液の流れによって除去され、その結果、凹部の下のプログラムで制御可能な引力層を露出させる。前記プログラムで制御可能な引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体の中のマイクロ発光ダイオードを捕捉できる。
本発明の基板は、可撓性基板であってもよい。前記可撓性基板の材料は、超薄ガラス(Ultra−thin Glass)、金属箔(Metal Foil)、繊維強化複合材料(fiber−reinforced composite material)、プラスチックフィルム、セラミック基板、または上記の材料の任意の2つ以上の組み合わせを含んでもよい。前記可撓性基板の厚さは、好ましくは200μmより小さく、より好ましくは50μmより小さく、最も好ましくは25μmから50μmまでである。前記の金属箔は、例えば、ステンレス鋼(stainless steel)、アルミニウム(aluminum)、ニッケル(nickel)、チタン(titanium)、ジルコニウム(zirconium)、銅(copper)、鉄(iron)、コバルト(cobalt)、パラジウム(palladium)、または上記の材料の任意の2つ以上の組み合わせを含んでもよい。前記金属箔の熱膨張係数(Coefficient of thermal expansion)は、薄いガラスの熱膨張係数に近似する。前記金属箔の表面粗さ(Ra)は10nmより小さい。前記プラスチックフィルムは、550nmの波長で90%より大きい光透過率(light transmittance)を有する。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート(polyethylene terephthalate,PET)、ポリエチレンナフタレート(polyethylene naphthalate,PEN)、またはポリエーテルスルホン(polyethersulfone,PES)を含んでもよい。
前記繊維強化複合材料は、例えば、炭素繊維(carbon fibers)、炭化ケイ素繊維(silicon carbide fibers)、またはホウ素フィラメント(boron filament)を含んでもよい。
本発明は、マイクロLED装置を提供し、特に、予備の設計を要しないマイクロLED装置を提供する。図58−1A、図58−2A、及び図58−3Aは、従来のディスプレイを示す。従来のディスプレイの水平解像度(Horizontal resolution)は960ピクセルであり、垂直解像度(Vertical resolution)は640ピクセルであり、対角(Diagonal)距離は3.5インチ(8.89センチメートル(cm))である。ディスプレイのサイズは、329.65PPIの場合、2.91”×1.94”=5.65平方インチ(in)であり、すなわち、7.4cm×4.93cm=36.48cmに相当する。ディスプレイのドットピッチ(dot pitch)は0.0771mmであり、画面の解像度は960×640(1インチあたりのピクセル数は329.65PPI)である。発光ユニットがRGBの三種類のマイクロ発光ダイオードで構成されるディスプレイ、例えば、レティナディスプレイ(Retina display)などは、人間の目が通常の視距離で単一のピクセルを認識できない。しかし、従来の装置は、マイクロ発光ダイオードの中の1つが故障していれば、正常に表示できなくなり、人間の目で気付かれてしまう。この問題を解決する従来の方法では、予備の回路設計や予備のマイクロ発光ダイオードなどを使用していたが、コストが増える欠点がある。
本発明は、予備の設計を要しないマイクロLED装置を提供する。図58−1B、図58−2B及び図58−3Bに示すように、本発明の一実施形態におけるディスプレイは、水平解像度は1920ピクセルであり、垂直解像度は1280ピクセルであり、対角距離は3.5インチ(8.89cm)である。ディスプレイのサイズは、659.3PPIの場合、2.91”×1.94”=5.65平方インチであり、すなわち、7.4cm×4.93cm=36.48cmに相当する。ディスプレイのドットピッチは0.0385mmであり、画面の解像度は1920×1280(1インチあたりのピクセル数は659.3PPI)である。任意の2つ同じ色のマイクロ発光ダイオードの間で、1つ異常なマイクロ発光ダイオードがあったとしても人間の目で認識されないため、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の2つのピクセルの間で、1つ異常なピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の2つ同じ色のサブピクセルの間で、1つ異常なサブピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。
本発明は、予備の設計を要しないマイクロLED装置を提供する。図58−1C、図58−2C及び図58−3Cに示すように、本発明の他の実施形態におけるディスプレイは、水平解像度は3840ピクセルであり、垂直解像度は2560ピクセルであり、対角距離は3.5インチ(8.89cm)である。ディスプレイのサイズは、1318.6PPIの場合、2.91”×1.94”=5.65平方インチであり、すなわち、7.4cm×4.93cm=36.48cmに相当する。ディスプレイのドットピッチは0.0193mmであり、画面の解像度は3840×2560(1インチあたりのピクセル数は1318.6PPI)である。任意の2つ同じ色のマイクロ発光ダイオードの間で、2つ異常なマイクロ発光ダイオードがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の2つのピクセルの間で、2つ異常なピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の2つ同じ色のサブピクセルの間で、2つ異常なサブピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。
本発明は、予備の設計を要しないマイクロLED装置を提供する。本発明の一実施形態におけるディスプレイは、水平解像度は1440ピクセルであり、垂直解像度は960ピクセルであり、対角距離は3.5インチ(8.89cm)である。ディスプレイのサイズは、494.48PPIの場合、2.91”×1.94”=5.65平方インチであり、すなわち、7.4cm×4.93cm=36.48cmに相当する。ディスプレイのドットピッチは0.0514mmであり、画面の解像度は1440×960(1インチあたりのピクセル数は494.48PPI)である。任意の2つ同じ色のマイクロ発光ダイオードの間で、1つ異常なマイクロ発光ダイオードがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の2つのピクセルの間で、1つ異常なピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の2つ同じ色のサブピクセルの間で、1つ異常なサブピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。
図58−1B、図58−1C、図58−2B、図58−2C、図58−3B及び図58−3Cに示すように、点線で囲まれた領域のマイクロ発光ダイオードは異常作動している。
図58−1B、図58−1C、図58−2B、図58−2C、図58−3B及び図58−3Cに示すように、点線で囲まれた領域のサブピクセルは異常作動している。
本発明のピクセルは、R、G、B(赤、緑、青)3つの異なる色のマイクロ発光ダイオードから構成される。
本発明のピクセルは、R、G、B(赤、緑、青)3つの異なる色のサブピクセルから構成される。
例えば、サブピクセル間の距離を表すドットピッチ(dot pitch)は、ラインピッチ(line pitch)、ストライプピッチ(stripe pitch)、蛍光体ピッチ(phosphor pitch)またはピクセルピッチ(pixel pitch)とも呼ばれる。
Figure 2021534594
レティナディスプレイを設計するための通常の式は、以下の通りである。
a=2arctan(h/2d)
図59に示すように、「a」は人間の目の視角、「h」はドットピッチ、「d」は人間の目とディスプレイとの間の距離である。以下の要件を満たすディスプレイは、人間の目が単一のピクセルを認識できないため、レティナディスプレイに属する。
h/2 = d×tan(a/2)
a = 1/53.53度
d = 視距離 = 10インチ
h = 認識限界
h = 2×d×tan(1/53.53/2)×π/180
d = 10インチの場合
h = 2×10×tan(1/53.53/2)×π/180
= 0.003258911インチ
1/h = 306.85PPI
d = 15インチの場合
h = 2×15×tan(1/53.53/2)×π/180
= 0.004888366831インチ
1/h = 204.57PPI
d = 20インチの場合
h = 2×20×tan(1/53.53/2)×π/180
= 0.00651788224416インチ
1/h = 153.42PPI
Figure 2021534594
本発明では、解像度を向上させ、サブピクセルの距離を短くすることにより、異常作動するサブピクセルは人間の目で視認し難くなり、マイクロLED装置の予備の設計は不要である。本発明の一の実施形態では、上記の表に示めした通り、異なるレティナディスプレイのサイズ及び人間の目とディスプレイとの間の適切な視距離を介して、単一のピクセルを人間の目で見えなくなるように適合したPPIとドットピッチとを算出できる。算出されたドットピッチをさらに1/1.5、1/2、1/4に縮小すると、人間の目が異常作動するサブピクセルを認識できないため、予備設計のマイクロLED装置は要しない。
本発明の一実施形態によれば、解像度を向上させ、サブピクセルの距離を短くすることにより、異常作動するサブピクセルは人間の目で視認し難くなり、マイクロLED装置の予備の設計は不要であり、なお、マイクロLED装置の予備設計と組み合わせることによって、より高解像度のアプリケーションに適用することも可能である。
前述の実施形態は、本発明の請求範囲に対する制限を設けるものではない。当業者は、設計要件及び他の要因に応じて、様々な変更、組み合わせ、サブコンビネーション、または置換が起こり得ることを理解し、本発明の精神または要旨を逸脱しない範囲で行われた如何なる変更、均等な置換、改良なども本発明の保護範囲に含まれる。
100 成長基板
101 第1型半導体層
102 第2型半導体層
103 発光層
104 溝部
105 エッチング領域
101―down 第1型半導体層の底面;第2底面
102―up 第2型半導体層の上面;第2上面
201 第1電流制限領域、側壁電流制限領域
202 第2電流制限領域
203 第3電流制限領域
204 第4電流制限領域
205 第5電流制限領域
201―up 側壁電流制限領域の上面;第1上面
201―down 側壁電流制限領域の底面;第1底面
201―out 側壁電流制限領域の外面;第1外面
201―in 側壁電流制限領域の内面;第1内面
202―up 第2電流制限領域の上面
203―up 第3電流制限領域の上面
301 透明電極
302 電極
303 電極延伸部
304 電極、バック電極
305 金属層
306 金属層、磁性接合層、真空吸着層、静電吸着層、接着層
307 金属層、磁性接合層、真空吸着層、静電吸着層、接着層
308 金属層、磁性接合層、真空吸着層、静電吸着層、接着層
309 金属層
Arc アーク状
D1 第1深さ
D2 第2深さ
D3 第3深さ
D4 第4深さ
D5 第5深さ
D6 第6深さ
D7 第7深さ
DS 側壁長さ
E1 エピタキシャル厚さ
F 光透過性ゲル体
F1 第1蛍光ゲル体
F2 第2蛍光ゲル体
F3 第3蛍光ゲル体
H1 第1厚さ
H2 第2厚さ
H3 第3厚さ
H4 第4厚さ
iL−1 第1低導電率領域
iL−2 第2低導電率領域
i 高導電率領域
iL−up 上面低導電率領域
iH−up 上面高導電率領域
iL−out 側壁低導電率領域、外面低導電率領域
iH−out 側壁高導電率領域、外面高導電率領域
O1 第1開口部の幅
O2 第2開口部の幅
O3 第3幅
O4 第4幅
O5 第5幅
P1 第1ピッチ
P2 第2ピッチ
P3 第3ピッチ
RS−102−top、RS−201−top、RS−501−top 上面粗さ
RS−102−out、RS−201−out、RS−501−out 外面粗さ、側壁粗さ
S1 第1長さ
S2 第2長さ
S3 第3長さ
S4 第4長さ
T1 第1幅
T2 幅
T3 第3幅
T4 第4幅
T−up 上面幅
T−down 底面幅
T1A 第1横幅
T1B 第2横幅
T1C 第3横幅
U1 第1表面
U2 第2表面
U3 第3表面
U4 第4表面
U5 第5表面
U6 第6表面
400 光電センサー
501 第1電流ブロック領域
502 第2電流ブロック領域
503 第3電流ブロック領域
504 第4電流ブロック領域
505 第5電流ブロック領域
506 第6電流ブロック領域
507 開口部
601 シールド
602 シールド
603 シールド
700 犠牲層
800 テスト基板
801 移載基板
805 絶縁層
810 収集基板
820 永久基板
821 空孔
830 受取基板
840 テスト基板
841 電圧源
831 第1凹部
832 第2凹部
833 第3凹部
850 壁構造
901 イオン注入
902 レーザー
903 レーザー
1001 第1容器
2001 第1溶液
Θ1 第1夾角
Θ2 第2夾角
1010 可撓性基板
1011 マイクロ発光ダイオード
1012 ゲートドライバー
1013 ソースドライバー
1014 スキャン線
1015 データ線
1100 バンプ
1101 リッジ領域
1102 N型パット
1103 P型パット
1104 P型接触層
1105 多層量子井戸
1106 N型接触層
1107 緩衝層
1108 イオン注入領域
1109 予備のマイクロ発光ダイオード
1110 第1エピタキシャル基板(S1)
1111 第1エピタキシャル層構造(Epi layer−1)
1112 第1マイクロ発光ダイオード(M1)
111P1 ピッチ(P1)
111P2 ピッチ(P2)
1114 第1イオン注入領域(Ion−1)
1115 第1サブピクセル領域(R1)
1116 導電層(ML)
1117 第1透明基板(T1)
1118 ボンディングパッド(BL)
1119 導電層(ML)
111BR1 第1光透過性中間層(BR1)
1120 第2エピタキシャル基板(S2)
1121 第2エピタキシャル層構造(Epi layer−2)
1122 第2マイクロ発光ダイオード(M2)
112P3 ピッチ(P3)
112P4 ピッチ(P4)
1124 第2イオン注入領域(ion−2)
1124−2a 第2イオン注入領域の第1区(ion−2a)
1124−2b 第2イオン注入領域の第2区(ion−2b)
1125 第2サブピクセル領域(G1)
1126 導電層(ML)
1127 第2透明基板(T2)
1128 ボンディングパッド(BL)
1129 導電層(ML)
1130 第3エピタキシャル基板(S3)
1131 第3エピタキシャル層構造(Epi layer−3)
1132 第3マイクロ発光ダイオード(M3)
113P5 ピッチ(P5)
113P6 ピッチ(P6)
1134 第3イオン注入領域(Ion−3)
1135 第3サブピクセル領域(B1)
1136 導電層(ML)
1137 第3透明基板(T3)
1138 ボンディングパッド(BL)
1139 導電層(ML)
113BR3 第3光透過性中間層(BR3)
1141、1161、1171、1181、1191、1201、1211、1221、1231、1241、1251 第1サブピクセル構造(Pixel 1)
1142、1162、1172、1182、1192、1202、1212、1222、1232、1242、1252 第2サブピクセル構造(Pixel 2)
1143、1163、1173、1183、1193、1203、1213、1223、1233、1243、1253 第3サブピクセル構造(Pixel 3)
1151 第1光透過性接着層(T1)
1152 第2光透過性接着層(T2)
1153 厚さ(D−1)
1161 第1サブピクセル(R1−1、R1−1A、R1−2A、R1−3A、R1−4A、R1−5A、R1−6A)
1162 第2サブピクセル(G1−1、G1−1A、G1−2A、G1−3A、G1−4A、G1−5A、G1−6A)
1163 第3サブピクセル(B1−1、B1−1A、B1−2A、B1−3A、B1−4A、B1−5A、B1−6A)
1171 第1予備のサブピクセル(R1−2、R1−3、R1−4、R1−5、R1−6)
1172 第2予備のサブピクセル(G1−2、G1−3、G1−4、G1−5、G1−6)
1173 第3予備のサブピクセル(B1−2、B1−3、B1−4、B1−5、B1−6)
1300 ブラックマトリクス層
1301 磁性層(ML)
1302 電流ブロック領域
1303 電流制限領域
1400 統合制御システム
1401 マイクロ発光ダイオードディスプレイ
1402 レンズシステム
1403 光学部品
1404 人間の目
1405 拡張現実(AR)
1500 統合制御システム
1501 RGBマイクロ発光ダイオードディスプレイ
1502 レンズシステム
1503 光学部品
1504 人間の目
1505 拡張現実(AR)
1600 統合制御システム
1601 マイクロ発光ダイオードディスプレイ
1602 レンズシステム
1603 光学部品
1604 人間の目
1605 拡張現実(AR)
1700 統合制御システム
1701 RGBマイクロ発光ダイオードディスプレイ
1702 レンズシステム
1703 光学部品
1704 人間の目
1705 拡張現実(AR)
1800 統合制御システム
1801 多機能センサー
1802 マイクロチッププロセッサ
1803 ネットワークインターフェース
1900 統合制御システム
1901 ディスプレイ
1902 フレーム
1903 光学部品
1904 人間の目
1905 拡張現実(AR)
1906 リム
1907 ブリッジ
2000、2010、2020、2030 統合制御システム
2001、2011、2021、2031 マイクロ発光ダイオードディスプレイ
2002、2012、2022、2032 フレーム
2003、2013、2023、2033 光学部品
2004、2014、2024、2034 人間の目
2005、2015、2025、2035 拡張現実(AR)
2006、2016、2026、2036 リム
2007、2017、2027、2037 ブリッジ
3000 エピタキシャル基板
3001 磁性層(ML)
3002 第1型半導体層
3003 発光層
3004 第2型半導体層
3005、3006、3007、3008、3009、3010 金属層
3011、3012 透明導電層
3100、3101、3102 第1電流ブロック層
3200、3201、3202 第1電流制限層
3300 第2電流ブロック層
3400 第2電流制限層
3500 制御可能な移載ヘッド
3501 電磁層
3502 磁性マイクロ発光ダイオード
3503 基板
3600 流体トランスファーシステム
3601 メインチャンバー
3602 溶液
3603 基板
3604 凹部
3605 磁性層
3606 入力端
3607 入力バルブ
3608 出力端
3609 出力バルブ
3610 流速(F)
3611 第1サブチャンバー
3612 第2サブチャンバー
3613 第3サブチャンバー
3614 第1色の磁性マイクロ発光ダイオード
3615 第1バルブ
3616 第1入力ポート
3617 第2色の磁性マイクロ発光ダイオード
3618 第2バルブ
3619 第2入力ポート
3620 第3色の磁性マイクロ発光ダイオード
3621 第3バルブ
3622 第3入力ポート
3623 流体
3624 第1形状の第1凹部
3625 第2形状の第2凹部
3626 第3形状の第3凹部
3627 第1サブピクセル領域
3628 第2サブピクセル領域
3629 第3サブピクセル領域
3630 ピクセル領域
3634 第1凹部
3635 第2凹部
3636 第3凹部
3637 第1サブピクセル領域
3638 第2サブピクセル領域
3639 第3サブピクセル領域
3640 ピクセル領域
3650 予備磁性層
3651、3661、3671 第1予備凹部
3652、3662、3672 第2予備凹部
3653、3663、3673 第3予備凹部
3654、3664、3674 第1凹部
3655、3665、3675 第2凹部
3656、3666、3676 第3凹部
3657、3667、3677 第1サブピクセル領域
3658、3668、3678 第2サブピクセル領域
3659、3669、3679 第3サブピクセル領域
3660、3670、3680 ピクセル領域
3700 流体トランスファーシステム
3701 メインチャンバー
3702 溶液
3703 基板
3704−1 第1凹部
3704−2 第2凹部
3704−3 第3凹部
3705 引力層
3706 入力端
3707 入力バルブ
3708 出力端
3709 出力バルブ
3710 流速(F)
3711 第1サブチャンバー
3712 第2サブチャンバー
3713 第3サブチャンバー
3714 第1色のマイクロ発光ダイオード
3715 第1バルブ
3716 第1入力ポート
3717 第2色のマイクロ発光ダイオード
3718 第2バルブ
3719 第2入力ポート
3720 第3色のマイクロ発光ダイオード
3721 第3バルブ
3722 第3入力ポート
3723 流体
3724 基板の第1バルブ
3725 基板の第2バルブ
3726 基板の第3バルブ
3800 流体トランスファーシステム
3801 メインチャンバー
3802 溶液
3803 基板
3804−1 第1凹部
3804−2 第2凹部
3804−3 第3凹部
3805−1 第1引力層
3805−2 第2引力層
3805−3 第3引力層
3806 入力端
3807 入力バルブ
3808 出力端
3809 出力バルブ
3810 流速(F)
3811 第1サブチャンバー
3812 第2サブチャンバー
3813 第3サブチャンバー
3814 第1色のマイクロ発光ダイオード
3815 第1バルブ
3816 第1入力ポート
3817 第2色のマイクロ発光ダイオード
3818 第2バルブ
3819 第2入力ポート
3820 第3色のマイクロ発光ダイオード
3821 第3バルブ
3822 第3入力ポート
3823 流体
3900 流体トランスファーシステム
3901 メインチャンバー
3902 溶液
3903 基板
3904−1 第1充填層
3904−2 第2充填層
3904−3 第3充填層
3905−1 第1引力層
3905−2 第2引力層
3905−3 第3引力層
3906 入力端
3907 入力バルブ
3908 出力端
3909 出力バルブ
3910 流速(F)
3911 第1サブチャンバー
3912 第2サブチャンバー
3913 第3サブチャンバー
3914 第1色のマイクロ発光ダイオード
3915 第1バルブ
3916 第1入力ポート
3917 第2色のマイクロ発光ダイオード
3918 第2バルブ
3919 第2入力ポート
3920 第3色のマイクロ発光ダイオード
3921 第3バルブ
3922 第3入力ポート
3923 流体
3924 基板の第1バルブ
3925 基板の第2バルブ
3926 基板の第3バルブ
3927 光源

Claims (20)

  1. 第1型半導体層(101)と、
    第2型半導体層(102)と、
    前記第1型半導体層(101)及び前記第2型半導体層(102)の間に位置する発光層(103)と、
    前記第2型半導体層(102)の周辺側壁領域と接触する側壁電流制限領域(201)と、を含み、
    前記側壁電流制限領域(201)の周囲長は400μm以下である、ダイオード装置。
  2. 前記側壁電流制限領域(201)は第1上面(201―up)をさらに含み、
    前記第2型半導体層(102)は第2上面(102―up)をさらに含み、
    前記第2上面(102―up)及び前記第1上面(201―up)は、同一平面にある、請求項1に記載のダイオード装置。
  3. 透明電極(301)をさらに含み、
    前記透明電極(301)は、前記第2型半導体層(102)の上に位置し、且つ、前記第2型半導体層(102)と電気的に接続し、
    前記透明電極(301)は、前記側壁電流制限領域(201)を部分的に覆う、請求項1に記載のダイオード装置。
  4. 電極(302)をさらに含み、
    前記電極(302)は、前記第2型半導体層(102)の上に位置し、且つ、前記透明電極(301)と電気的に接続し、
    前記電極(302)は、前記第2型半導体層(102)と接触する、請求項3に記載のダイオード装置。
  5. 前記側壁電流制限領域(201)は第1上面(201―up)をさらに含み、
    前記第2型半導体層(102)は第2上面(102―up)をさらに含み、
    前記第1上面(201―up)には上面低導電率領域(iL−up)を有し、
    前記第2上面(102―up)には上面高導電率領域(iH−up)を有し、
    導電率分布は、前記上面低導電率領域(iL−up)から前記上面高導電率領域(iH−up)に向かって徐々に増加する、請求項1に記載のダイオード装置。
  6. 前記側壁電流制限領域(201)は第1外面(201―out)をさらに含み、
    前記第2型半導体層(102)は第2外面(102―out)をさらに含み、
    前記第1外面(201―out)には側壁低導電率領域(iL−out)を有し、
    前記第2外面(102―out)には側壁高導電率領域(iH−out)を有し、
    導電率分布は、前記側壁低導電率領域(iL−out)から前記側壁高導電率領域(iH−out)に向かって徐々に増加する、請求項1に記載のダイオード装置。
  7. 前記側壁電流制限領域(201)は第1上面(201―up)をさらに含み、
    前記第1上面(201―up)は第1表面粗さ(RS−201−up)を有し、
    前記第1表面粗さ(RS−201−up)は10nm以下である、請求項1に記載のダイオード装置。
  8. 前記第2型半導体層(102)は第2上面(102―up)をさらに含み、
    前記第2上面(102―up)は第2表面粗さ(RS−102−up)を有し、
    前記第2表面粗さ(RS−102−up)は10nm以下である、請求項1に記載のダイオード装置。
  9. 前記側壁電流制限領域(201)は第1上面(201―up)をさらに含み、
    前記第2型半導体層(102)は第2上面(102―up)をさらに含み、
    前記第1上面(201―up)は第1表面粗さ(RS―201―up)を有し、
    前記第2上面(102―up)は第2表面粗さ(RS―102―up)を有し、
    前記第1表面粗さ(RS―201―up)は前記第2表面粗さ(RS―102―up)以上である、請求項1に記載のダイオード装置。
  10. 前記側壁電流制限領域(201)は第1外面(201―out)をさらに含み、
    前記第1外面(201―out)の粗さは10nmより大きい、請求項1に記載のダイオード装置。
  11. 前記第2型半導体層(102)は第2外面(102―out)をさらに含み、
    前記第2外面(102―out)の粗さは10nmより大きい、請求項1に記載のダイオード装置。
  12. 前記側壁電流制限領域(201)は第1外面(201―out)をさらに含み、
    前記第2型半導体層(102)は第2外面(102―out)をさらに含み、
    前記第1外面(201―out)は第3表面粗さ(RS―201―out)を有し、
    前記第2外面(102―out)は第4表面粗さ(RS―102―out)を有し、
    前記第3表面粗さ(RS―201―out)は前記第4表面粗さ(RS―102―out)以上である、請求項1に記載のダイオード装置。
  13. 前記側壁電流制限領域(201)は第1上面(201―up)、第1外面(201―out)、及び第1内面(201―in)をさらに含み、
    前記第1上面(201―up)と前記第1外面(201―out)とは、第1夾角(Θ1)を成しており、
    前記第1上面(201―up)と前記第1内面(201―in)とは、第2夾角(Θ2)を成しており、
    前記第1夾角(Θ1)及び前記第2夾角(Θ2)は直角(90°)に近い、請求項1に記載のダイオード装置。
  14. 磁性層をさらに含み、前記磁性層は前記第1型半導体層(101)の下に位置する、請求項1に記載のダイオード装置。
  15. 第2電流制限領域(202)をさらに含み、
    前記側壁電流制限領域(201)及び前記第2電流制限領域(202)の最短距離は50μm以下である、請求項1に記載のダイオード装置。
  16. 第3電流制限領域(203)をさらに含み、
    前記第3電流制限領域(203)は、前記側壁電流制限領域(201)及び前記第2電流制限領域(202)の間に位置し、且つ、前記第2電流制限領域(202)と接触し、前記第3電流制限領域(203)の上面及び前記側壁電流制限領域(201)の上面は、同一平面にある、請求項15に記載のダイオード装置。
  17. 前記側壁電流制限領域(201)は第1深さ(D1)を有し、
    前記第2電流制限領域(202)は第2深さ(D2)を有し、
    前記第3電流制限領域(203)は第3深さ(D3)を有し、
    前記第1深さ(D1)は、前記第2深さ(D2)に等しく、且つ、前記第3深さ(D3)に等しい、請求項16に記載のダイオード装置。
  18. 前記側壁電流制限領域(201)、前記第2電流制限領域(202)、及び前記第3電流制限領域(203)は、イオン注入技術によって形成される、請求項17に記載のダイオード装置。
  19. ディスプレイ基板を含むディスプレイパネルであって、
    前記ディスプレイ基板は、マイクロLED装置の配列を含み、
    前記マイクロLED装置の一部は、側壁電流ブロック領域(501)を有し、前記マイクロLED装置の一部は、側壁電流制限領域(201)を有し、
    各前記マイクロLED装置の最大幅は、1μmから100μmまでであり、
    各前記マイクロLED装置は、第1型半導体層(101)と、第2型半導体層(102)と、前記第1型半導体層(101)及び前記第2型半導体層(102)の間に位置する発光層(103)と、を含み、
    前記ディスプレイパネルは、前記マイクロLED装置の配列を切り替え及び駆動するために使用される回路をさらに含み、
    前記ディスプレイパネルは、マイクロコントローラーチップ配列をさらに含み、
    各前記マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する、ディスプレイパネル。
  20. 可撓性基板(1010)を含む可撓性ディスプレイであって、
    前記可撓性基板(1010)は、マイクロLED装置の配列を含み、
    前記マイクロLED装置の一部は、側壁電流ブロック領域(501)を有し、
    前記マイクロLED装置の一部は、側壁電流制限領域(201)を有し、
    前記側壁電流ブロック領域(501)は、誘電材料から構成され、前記側壁電流制限領域(201)は、イオン注入技術によって形成され、
    各前記マイクロLED装置の幅は、1μmから100μmまでであり、
    各前記マイクロLED装置は、第1型半導体層(101)と、第2型半導体層(102)と、前記第1型半導体層(101)及び前記第2型半導体層(102)の間に位置する発光層(103)と、を含み
    前記可撓性ディスプレイは、複数のスキャン線(1014)と、複数のデータ線(1015)と、をさらに含み、
    各前記マイクロLED装置は、対応した前記スキャン線(1014)及び対応した前記データ線(1015)と接続し、
    前記可撓性ディスプレイは、前記マイクロLED装置の配列を駆動するための駆動回路をさらに含み、
    前記駆動回路は、ゲートドライバー(1012)とソースドライバー(1013)とを含む、可撓性ディスプレイ。

JP2021531158A 2018-08-10 2019-05-27 流体トランスファーシステムおよびマイクロled装置の製造方法 Active JP7398818B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023200399A JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862716995P 2018-08-10 2018-08-10
US62/716,995 2018-08-10
US201862773202P 2018-11-30 2018-11-30
US62/773,202 2018-11-30
US201962824313P 2019-03-27 2019-03-27
US62/824,313 2019-03-27
PCT/CN2019/088648 WO2020029657A1 (zh) 2018-08-10 2019-05-27 一种二极管装置、显示面板及柔性显示器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023200399A Division JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Publications (3)

Publication Number Publication Date
JP2021534594A true JP2021534594A (ja) 2021-12-09
JPWO2020029657A5 JPWO2020029657A5 (ja) 2022-06-14
JP7398818B2 JP7398818B2 (ja) 2023-12-15

Family

ID=69413671

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021531158A Active JP7398818B2 (ja) 2018-08-10 2019-05-27 流体トランスファーシステムおよびマイクロled装置の製造方法
JP2023200399A Pending JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023200399A Pending JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Country Status (6)

Country Link
US (3) US11296254B2 (ja)
EP (1) EP3836234A4 (ja)
JP (2) JP7398818B2 (ja)
CN (2) CN115775852A (ja)
TW (1) TW202044610A (ja)
WO (1) WO2020029657A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023094342A (ja) * 2021-12-23 2023-07-05 日亜化学工業株式会社 発光装置の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775852A (zh) * 2018-08-10 2023-03-10 林宏诚 流体移转系统、发光二极管装置及制作方法、发光及显示设备
US11322646B2 (en) * 2019-01-18 2022-05-03 Innolux Corporation Light-emitting diode package and electronic device
CN110350063B (zh) * 2019-07-22 2020-08-11 京东方科技集团股份有限公司 发光二极管、显示基板和转移方法
US10989735B2 (en) 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection
CN211125682U (zh) * 2019-12-23 2020-07-28 厦门三安光电有限公司 一种正装发光二极管芯片
CN113380932A (zh) * 2020-03-10 2021-09-10 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法
KR20220032917A (ko) * 2020-09-08 2022-03-15 삼성전자주식회사 마이크로 발광 소자 및 이를 포함한 디스플레이 장치
TW202213311A (zh) * 2020-09-18 2022-04-01 許華珍 一種顯示裝置
EP4012755A1 (en) * 2020-12-11 2022-06-15 Samsung Electronics Co., Ltd. Micro-semiconductor chip wetting align apparatus
KR20220085931A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 발광 다이오드 및 이를 포함한 표시 장치
US20220208739A1 (en) * 2020-12-28 2022-06-30 Jade Bird Display (shanghai) Limited Micro-led structure and micro-led chip including same
TWI762172B (zh) * 2021-01-29 2022-04-21 台灣愛司帝科技股份有限公司 發光模組及其製作方法
GB2614126A (en) * 2021-03-11 2023-06-28 Boe Technology Group Co Ltd Display substrate and display apparatus
CN113471341A (zh) * 2021-05-26 2021-10-01 厦门大学 一种基于红光AlInGaAs量子点的Micro-LED结构及其制备方法
TWI779672B (zh) * 2021-06-17 2022-10-01 錼創顯示科技股份有限公司 微型發光元件
CN113725340A (zh) * 2021-08-31 2021-11-30 錼创显示科技股份有限公司 微型发光二极管显示设备
TWI790827B (zh) * 2021-11-22 2023-01-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置
CN114388670A (zh) * 2021-12-27 2022-04-22 泉州三安半导体科技有限公司 一种不可见光发光二极管
WO2023142152A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (Shanghai) Company Micro led structure and micro display panel
CN114597229B (zh) * 2022-03-22 2023-06-27 业成科技(成都)有限公司 触控式微型发光二极体显示器及其制造方法
JP7465612B2 (ja) 2022-03-24 2024-04-11 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
TWI826022B (zh) * 2022-09-29 2023-12-11 錼創顯示科技股份有限公司 微型發光元件及微型發光元件顯示裝置
TWI833576B (zh) * 2023-02-09 2024-02-21 友達光電股份有限公司 發光元件、包含其之發光裝置及發光裝置之製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506742A (ja) * 1993-12-17 1997-06-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア セルフアセンブル型微細構造の組み付け方法
JP2001257218A (ja) * 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
US20090009439A1 (en) * 2007-07-02 2009-01-08 Tpo Displays Corp. Pixels and display panels
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
CN202196806U (zh) * 2011-08-10 2012-04-18 安徽三安光电有限公司 一种具有电流阻挡层的led芯片
JP2015515149A (ja) * 2012-04-20 2015-05-21 レンセレイアー ポリテクニック インスティテュート 発光ダイオード及びそのパッケージング方法
US20160155906A1 (en) * 2014-12-02 2016-06-02 PlayNitride Inc. Method for transferring light-emitting elements onto a package substrate
EP3093834A1 (en) * 2015-04-24 2016-11-16 LG Electronics Inc. Display device using semiconductor light emitting device and manufacturing method thereof
JP2016213441A (ja) * 2015-04-30 2016-12-15 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
US20180097145A1 (en) * 2015-01-06 2018-04-05 Apple Inc. Led structures for reduced non-radiative sidewall recombination

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124184A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体発光装置
JPS59124184U (ja) 1983-02-12 1984-08-21 池本 允 ボ−ルペン先端部ボ−ル及び周辺部の汚れおとし器
US6410942B1 (en) 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2005026688A (ja) * 2003-06-30 2005-01-27 Osram Opto Semiconductors Gmbh 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法
EP3848970A1 (en) * 2007-01-22 2021-07-14 Cree, Inc. Multiple light emitting diode emitter
JP2010109331A (ja) * 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体レーザ装置および表示装置
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8587017B2 (en) 2009-07-05 2013-11-19 Industrial Technology Research Institute Light emitting device and method of fabricating a light emitting device
KR101134731B1 (ko) * 2009-10-22 2012-04-13 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
US20140367693A1 (en) * 2013-06-14 2014-12-18 Epistar Corporation Light-emitting device and the manufacturing method thereof
CN103972350B (zh) * 2014-05-30 2017-01-18 马鞍山太时芯光科技有限公司 一种新型结构的led芯片及其制作方法
US9219197B1 (en) * 2014-05-30 2015-12-22 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US9590137B2 (en) 2014-05-30 2017-03-07 Mikro Mesa Technology Co., Ltd. Light-emitting diode
US9231153B2 (en) 2014-05-30 2016-01-05 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US9773711B2 (en) 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
US9607907B2 (en) 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
US10297719B2 (en) 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
US10199542B2 (en) * 2015-12-22 2019-02-05 Epistar Corporation Light-emitting device
CN108369974B (zh) * 2015-12-22 2021-05-18 苹果公司 用于减轻非辐射复合的led侧壁处理
US9705035B1 (en) * 2015-12-30 2017-07-11 Epistar Corporation Light emitting device
US10223962B2 (en) 2016-03-21 2019-03-05 X-Celeprint Limited Display with fused LEDs
US10917953B2 (en) 2016-03-21 2021-02-09 X Display Company Technology Limited Electrically parallel fused LEDs
DE102017205639A1 (de) * 2016-04-18 2017-10-19 Seoul Viosys Co., Ltd Lumineszenzdiode mit hoher Effizienz
WO2018037788A1 (ja) 2016-08-23 2018-03-01 ソニー株式会社 単一粒子捕捉用装置、単一粒子捕捉システム及び単一粒子の捕捉方法
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
CN108110099B (zh) * 2017-04-01 2019-03-12 厦门乾照光电股份有限公司 一种led芯片及其制作方法
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
US10693042B2 (en) 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same
US20190237940A1 (en) * 2018-01-26 2019-08-01 Lumentum Operations Llc Modified emitter array
US11011677B2 (en) * 2018-03-09 2021-05-18 Innolux Corporation Display device
US10622519B2 (en) * 2018-03-30 2020-04-14 Facebook Technologies, Llc Reduction of surface recombination losses in micro-LEDs
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
US11393955B2 (en) * 2018-08-03 2022-07-19 Genesis Photonics Inc. Light emitting diode and manufacturing method thereof
CN115775852A (zh) * 2018-08-10 2023-03-10 林宏诚 流体移转系统、发光二极管装置及制作方法、发光及显示设备
KR102613051B1 (ko) 2018-09-05 2023-12-12 삼성전자주식회사 고해상도 디스플레이 장치
KR20200062863A (ko) 2018-11-27 2020-06-04 삼성전자주식회사 디스플레이 장치 및 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506742A (ja) * 1993-12-17 1997-06-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア セルフアセンブル型微細構造の組み付け方法
JP2001257218A (ja) * 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
US20090009439A1 (en) * 2007-07-02 2009-01-08 Tpo Displays Corp. Pixels and display panels
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
CN202196806U (zh) * 2011-08-10 2012-04-18 安徽三安光电有限公司 一种具有电流阻挡层的led芯片
JP2015515149A (ja) * 2012-04-20 2015-05-21 レンセレイアー ポリテクニック インスティテュート 発光ダイオード及びそのパッケージング方法
US20160155906A1 (en) * 2014-12-02 2016-06-02 PlayNitride Inc. Method for transferring light-emitting elements onto a package substrate
US20180097145A1 (en) * 2015-01-06 2018-04-05 Apple Inc. Led structures for reduced non-radiative sidewall recombination
EP3093834A1 (en) * 2015-04-24 2016-11-16 LG Electronics Inc. Display device using semiconductor light emitting device and manufacturing method thereof
JP2016213441A (ja) * 2015-04-30 2016-12-15 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023094342A (ja) * 2021-12-23 2023-07-05 日亜化学工業株式会社 発光装置の製造方法
JP7450158B2 (ja) 2021-12-23 2024-03-15 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
CN115775852A (zh) 2023-03-10
TW202044610A (zh) 2020-12-01
US11296254B2 (en) 2022-04-05
CN112005387A (zh) 2020-11-27
JP7398818B2 (ja) 2023-12-15
JP2024026189A (ja) 2024-02-28
US20210057607A1 (en) 2021-02-25
WO2020029657A1 (zh) 2020-02-13
US20240047609A1 (en) 2024-02-08
EP3836234A1 (en) 2021-06-16
EP3836234A4 (en) 2022-05-04
US11881540B2 (en) 2024-01-23
US20220223755A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
JP7398818B2 (ja) 流体トランスファーシステムおよびマイクロled装置の製造方法
US11563052B2 (en) Light emitting diode (LED) stack for a display
US20220392879A1 (en) Light emitting diode for display and display apparatus having the same
US20210126044A1 (en) Light emitting stacked structure and display device having the same
US11557577B2 (en) Light emitting device with LED stack for display and display apparatus having the same
KR102473326B1 (ko) 실리콘 상의 컬러 iled 디스플레이
KR20200096529A (ko) 발광 적층 구조체를 갖는 디스플레이 장치
US11355686B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
US20220320379A1 (en) Micro led display manufacturing device and method of manufacturing micro led display
TW202213311A (zh) 一種顯示裝置
WO2019001564A1 (zh) Led制造方法及led、显示屏和电子设备
US20210050325A1 (en) Light emitting element, light emitting device, and manufacturing method thereof
US20230023304A1 (en) Light emitting diode display device
CN115274740A (zh) 显示装置和用于制造该显示装置的方法
JP2022086232A (ja) 発光装置の製造方法、発光装置およびプロジェクター
US20240038928A1 (en) Light-emitting device, projector, display, and head-mounted display
US20240065017A1 (en) Light emitting element, method of manufacturing the same, and display device comprising the light emitting element
JP2022086228A (ja) 発光装置およびプロジェクター
CN115274730A (zh) 显示设备和制造显示设备的方法
JP2022154018A (ja) 発光装置の製造方法、発光装置及びプロジェクター
JP2022102589A (ja) フォトニック結晶構造体の製造方法、フォトニック結晶構造体、発光装置、およびプロジェクター
CN117999598A (zh) 显示装置、显示模块及电子设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7398818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150