JP2021534594A - ダイオード装置、ディスプレイパネル及び可撓性ディスプレイ - Google Patents

ダイオード装置、ディスプレイパネル及び可撓性ディスプレイ Download PDF

Info

Publication number
JP2021534594A
JP2021534594A JP2021531158A JP2021531158A JP2021534594A JP 2021534594 A JP2021534594 A JP 2021534594A JP 2021531158 A JP2021531158 A JP 2021531158A JP 2021531158 A JP2021531158 A JP 2021531158A JP 2021534594 A JP2021534594 A JP 2021534594A
Authority
JP
Japan
Prior art keywords
light emitting
region
current limiting
semiconductor layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021531158A
Other languages
English (en)
Other versions
JP7398818B2 (ja
JPWO2020029657A5 (ja
Inventor
ホン−チェン、リン
フン−カン、スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lin hong Cheng
Original Assignee
Lin hong Cheng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lin hong Cheng filed Critical Lin hong Cheng
Publication of JP2021534594A publication Critical patent/JP2021534594A/ja
Publication of JPWO2020029657A5 publication Critical patent/JPWO2020029657A5/ja
Priority to JP2023200399A priority Critical patent/JP2024026189A/ja
Application granted granted Critical
Publication of JP7398818B2 publication Critical patent/JP7398818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は、マイクロ発光ダイオード装置に関する。【解決手段】本発明のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、第１型半導体層１０１及び第２型半導体層１０２の間に位置する発光層１０３と、第２型半導体層１０２の周辺及び側壁領域に位置する第１電流制限領域２０１と、第１電流制限領域２０１に囲まれる第２電流制限領域２０２と、を含み、第１電流制限領域２０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下であり、第１電流制限領域２０１の周囲長は４００μｍ以下である。【選択図】図２Ｒ

Description

本開示は、マイクロ発光ダイオード（マイクロＬＥＤ）装置に関し、特に発光効率を高め、生産歩留りを向上させたマイクロＬＥＤ装置、そのマイクロＬＥＤ装置を含むディスプレイパネル及び可撓性ディスプレイ、又はそれらの製造方法に関する。
マイクロＬＥＤディスプレイは、従来のディスプレイ技術である液晶ディスプレイ（ＬＣＤ）や有機ＬＥＤ（ＯＬＥＤ）と比較して、コントラスト比が高く、応答速度が速く、色域が広く、消費電力が少なく、寿命が長いなどの利点がある。しかし、量産商業化を実現するには、（１）エピタキシャルチップと製造プロセス、（２）マストランスファー、（３）検査とメンテナンスなど、いくつかの技術的課題がまだ残されている。
（１）エピタキシャルチップと製造プロセス：ＬＥＤのチップサイズを小さくすると伴に、外部量子効率（ＥＱＥ）が低下する。その原因は、ＬＥＤの側壁または表面の欠陥及びエネルギー状態による非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を起こし、マイクロＬＥＤの効率が低下する。従って、いかに非放射再結合を低減させ、発光効率を上げることは重要なポイントである。
（２）マストランスファー：大量のマイクロＬＥＤを高精度の設備を介してディスプレイ基板または回路に移載することはマストランスファー（Ｍａｓｓ Ｔｒａｎｓｆｅｒ）技術といい、例としては、静電移載技術、マイクロ転写印刷技術、流体アセンブリ技術、光学移載技術などがある。前記の技術が現在直面している主要な課題は、時間及びコストが合理的な範囲内でマストランスファーを実現することである。
（３）検査とメンテナンス：迅速かつ正確に検査とメンテナンスを行うことも現段階でマイクロＬＥＤ技術が直面しているボトルネックである。
上記の技術問題を解決するため、本発明は、ダイオード装置、ディスプレイパネル及び可撓性ディスプレイを提供する。
上記の目的を実現するため、本発明の一実施形態は、ダイオード装置を提供する。
本発明のダイオード装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺側壁領域と接触する側壁電流制限領域２０１と、を含み、前記側壁電流制限領域２０１の周囲長は４００μｍ以下である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１上面２０１―ｕｐをさらに含み、前記第２型半導体層１０２は第２上面１０２―ｕｐをさらに含み、前記第２上面１０２―ｕｐ及び前記第１上面２０１―ｕｐは、同一平面にある。
任意で、前記ダイオード装置は、透明電極３０１をさらに含み、前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記側壁電流制限領域２０１を部分的に覆う。
任意で、前記ダイオード装置は、電極３０２をさらに含み、前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と接触する。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１上面２０１―ｕｐをさらに含み、前記第２型半導体層１０２は第２上面１０２―ｕｐをさらに含み、前記第１上面２０１―ｕｐには上面低導電率領域iＬ−ｕｐを有し、前記第２上面１０２―ｕｐには上面高導電率領域iＨ−ｕｐを有し、導電率分布は、前記上面低導電率領域iＬ−ｕｐから前記上面高導電率領域iＨ−ｕｐに向かって徐々に増加する。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１外面２０１―ｏｕｔをさらに含み、前記第２型半導体層１０２は第２外面１０２―ｏｕｔをさらに含み、前記第１外面２０１―ｏｕｔには側壁低導電率領域iＬ−ｏｕｔを有し、前記第２外面１０２―ｏｕｔには側壁高導電率領域iＨ−ｏｕｔを有し、導電率分布は、前記側壁低導電率領域iＬ−ｏｕｔから前記側壁高導電率領域iＨ−ｏｕｔに向かって徐々に増加する。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１上面２０１―ｕｐをさらに含み、前記第１上面２０１―ｕｐは第１表面粗さＲＳ−２０１−ｕｐを有し、前記第１表面粗さＲＳ−２０１−ｕｐは１０ｎｍ以下である。
任意で、前記ダイオード装置に関して、前記第２型半導体層１０２は第２上面１０２―ｕｐをさらに含み、前記第２上面１０２―ｕｐは第２表面粗さＲＳ−１０２−ｕｐを有し、前記第２表面粗さＲＳ−１０２−ｕｐは１０ｎｍ以下である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１上面２０１―ｕｐをさらに含み、前記第２型半導体層１０２は第２上面１０２―ｕｐをさらに含み、前記第１上面２０１―ｕｐは第１表面粗さＲＳ―２０１―ｕｐを有し、前記第２上面１０２―ｕｐは第２表面粗さＲＳ―１０２―ｕｐを有し、前記第１表面粗さＲＳ―２０１―ｕｐは前記第２表面粗さＲＳ―１０２―ｕｐ以上である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１外面２０１―ｏｕｔをさらに含み、前記第１外面２０１―ｏｕｔの粗さは１０ｎｍより大きい。
任意で、前記ダイオード装置に関して、前記第２型半導体層１０２は第２外面１０２―ｏｕｔをさらに含み、前記第２外面１０２―ｏｕｔの粗さは１０ｎｍより大きい。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１外面２０１―ｏｕｔをさらに含み、前記第２型半導体層１０２は第２外面１０２―ｏｕｔをさらに含み、前記第１外面２０１―ｏｕｔは第３表面粗さＲＳ−２０１−ｏｕｔを有し、前記第２外面１０２―ｏｕｔは第４表面粗さＲＳ−１０２−ｏｕｔを有し、前記第３表面粗さＲＳ−２０１−ｏｕｔは前記第４表面粗さＲＳ−１０２−ｏｕｔ以上である。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１上面２０１―ｕｐ、第１外面２０１―ｏｕｔ、及び第１内面２０１―ｉｎをさらに含み、前記第１上面２０１―ｕｐと前記第１外面２０１―ｏｕｔとは、第１夾角Θ１を成しており、前記第１上面２０１―ｕｐと前記第１内面２０１―ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１及び前記第２夾角Θ２は直角（９０°）に近い。
任意で、前記ダイオード装置は、磁性層をさらに含み、前記磁性層は前記第１型半導体層１０１の下に位置する。
任意で、前記ダイオード装置は、第２電流制限領域２０２をさらに含み、前記側壁電流制限領域２０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下である。
任意で、前記ダイオード装置は、第３電流制限領域２０３をさらに含み、前記第３電流制限領域２０３は、前記側壁電流制限領域２０１及び前記第２電流制限領域２０２の間に位置し、且つ、前記第２電流制限領域２０２と接触し、前記第３電流制限領域２０３の上面及び前記側壁電流制限領域２０１の上面は、同一平面にある。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第１深さＤ１は、前記第２深さＤ２に等しく、且つ、前記第３深さＤ３に等しい。
任意で、前記ダイオード装置に関して、前記側壁電流制限領域２０１、前記第２電流制限領域２０２、及び前記第３電流制限領域２０３は、イオン注入技術によって形成される。
本発明の他の実施形態は、本発明のダイオード装置からなる配列（ａｒｒａｙ）を採用したディスプレイパネルを提供する。
前記ディスプレイパネルは、ディスプレイ基板を含み、前記ディスプレイ基板は、マイクロＬＥＤ装置の配列を含む。前記マイクロＬＥＤ装置の一部は、側壁電流ブロック領域５０１を有し、前記マイクロＬＥＤ装置の一部は、側壁電流制限領域２０１を有する。各マイクロＬＥＤ装置の最大幅は、１μｍから１００μｍまでである。各マイクロＬＥＤ装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、を含む。前記ディスプレイパネルは、マイクロＬＥＤ装置の配列を切り替え及び駆動するために使用される回路をさらに含み、また、マイクロコントローラーチップ配列をさらに含む。各マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する。
本発明の他の実施形態は、本発明のダイオード装置からなる配列を採用した可撓性ディスプレイを提供する。
前記可撓性ディスプレイは、可撓性基板１０１０を含み、前記可撓性基板１０１０は、マイクロＬＥＤ装置の配列を含む。前記マイクロＬＥＤ装置の一部は、側壁電流ブロック領域５０１を有し、前記マイクロＬＥＤ装置の一部は、側壁電流制限領域２０１を有する。前記側壁電流ブロック領域５０１は、誘電材料から構成されてもよい。前記側壁電流制限領域２０１は、イオン注入技術によって形成されてもよい。各マイクロＬＥＤ装置の幅は、１μｍから１００μｍまでである。各マイクロＬＥＤ装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、を含む。前記可撓性ディスプレイは、複数のスキャン線１０１４と、複数のデータ線１０１５と、をさらに含む。各マイクロＬＥＤ装置１０１１は、対応した前記スキャン線１０１４及び対応した前記データ線１０１５と接続する。前記可撓性ディスプレイは、マイクロＬＥＤ装置の配列を駆動するための駆動回路をさらに含み、前記駆動回路は、ゲートドライバー１０１２とソースドライバー１０１３とを含む。
本発明の有益効果は、前記側壁電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができ、前記第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができ、前記第３電流制限領域２０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができ、前記側壁電流制限領域２０１の周囲長は４００μｍ以下のため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。図面は、本発明をよりよく理解するために使用されているが、本発明の範囲を限定するものではない。
従来の発光ダイオードの上面図である。 従来の発光ダイオードのＡ−Ａ’線に沿った断面図である。 従来の発光ダイオードのＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 導電性原子間力顕微鏡（Ｃｏｎｄｕｃｔｉｖｅ Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）による導電率測定の結果を示す図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 導電性原子間力顕微鏡による導電率測定の結果を示す図である。 導電性原子間力顕微鏡による導電率測定の結果を示す図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 導電性原子間力顕微鏡による導電率測定の結果を示す図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態のＢ−Ｂ’線に沿った断面図である。 半導体構造を示す図である。 フォトマスクの形成及びイオン注入による電流制限領域の定義を示す図である。 フォトマスクの除去を示す図である。 透明電極、金属電極、及び金属電極延伸部の形成を示す図である。 溝部の形成を示す図である。 発光ダイオードは犠牲層を介してテスト基板と接合することを示す図である。 成長基板の除去を示す図である。 金属電極は第１型半導体層の上に形成されることを示す図である。 テスト基板及び光電センサーによって発光ダイオードのエレクトロルミネセンス（ＥＬ）検査を行うことを示す図である。 欠損部品は選択除去され、収集基板上に移載されることを示す図である。 発光部品の配列は永久基板上にマストランスファーされることを示す図である。 空孔を埋めるために、発光部品が永久基板上に移載されることを示す図である。 発光部品を永久基板上に移載することは完成されることを示す図である。 永久基板上に壁構造及び光透過性ゲル体が形成されることを示す図である。 永久基板上に壁構造及び蛍光ゲル体が形成されることを示す図である。 永久基板上に壁構造、光透過性ゲル体、及び蛍光ゲル体が形成されることを示す図である。 半導体構造を示す図である。 溝部の形成を示す図である。 フォトマスクの除去を示す図である。 電流ブロック領域は誘電材料から構成されることを示す図である。 透明電極、金属電極、及び金属電極延伸部の形成を示す図である。 発光ダイオードは犠牲層を介してテスト基板と接合することを示す図である。 成長基板の除去を示す図である。 金属電極は第１型半導体層の上に形成されることを示す図である。 テスト基板及び光電センサーによって発光ダイオードのエレクトロルミネセンス（ＥＬ）検査を行うことを示す図である。 欠損部品は選択除去され、収集基板上に移載されることを示す図である。 発光部品の配列は永久基板上にマストランスファーされることを示す図である。 空孔を埋めるために、発光部品が永久基板上に移載されることを示す図である。 発光部品を永久基板上に移載することは完成されることを示す図である。 永久基板上に壁構造及び光透過性ゲル体が形成されることを示す図である。 永久基板上に壁構造及び蛍光ゲル体が形成されることを示す図である。 永久基板上に壁構造、光透過性ゲル体、及び蛍光ゲル体が形成されることを示す図である。 長方型の本発明のマイクロ発光ダイオードの上面図である。 円型の本発明のマイクロ発光ダイオードの上面図である。 三角型の本発明のマイクロ発光ダイオードの上面図である。 検査後の発光部品を選択的に第１容器内にマストランスファーし、第１溶液によって流体トランスファーを行い、マイクロ発光ダイオードを受取基板に移載することを示す図である。 受取基板の上面図である。 本発明の第１フローチャートである。 本発明の第２フローチャートである。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態の上面図である。 本発明の一実施形態のＡ−Ａ’線に沿った断面図である。 成長基板上での半導体構造のエピタキシャル成長を示す図である。 フォトマスクの形成及びイオン注入による電流制限領域の定義を示す図である。 フォトマスクの除去を示す図である。 溝部及びエッチング領域の形成を示す図である。 透明電極、電極の形成を示す図である。 発光ダイオードは犠牲層を介してテスト基板と接合することを示す図である。 成長基板はレーザーによって除去されることを示す図である。 成長基板が除去された後の様子を示す図である。 テスト基板及び光電センサーによって発光ダイオードのエレクトロルミネセンス（ＥＬ）検査を行うことを示す図である。 移載基板に移載されることを示す図である。 欠損部品は選択除去され、収集基板上に移載されることを示す図である。 発光部品の配列は永久基板上にマストランスファーされることを示す図である。 空孔を埋めるために、発光部品が永久基板上に移載されることを示す図である。 発光部品を永久基板上に移載することは完成されることを示す図である。 永久基板上に壁構造及び光透過性ゲル体が形成されることを示す図である。 永久基板上に壁構造及び蛍光ゲル体が形成されることを示す図である。 永久基板上に壁構造、光透過性ゲル体、及び蛍光ゲル体が形成されることを示す図である。 可撓性ディスプレイの回路ブロック図である。 従来のフリップチップマイクロ発光ダイオードの構造を示す図である。 辺長が１０μｍ以下に縮小されたマイクロ発光ダイオードの構造を示す図である。 イオン注入技術によって、辺長が１０μｍ以下に縮小されたフリップチップマイクロ発光ダイオードの構造を示す図である。 少なくとも１セットの予備マイクロ発光ダイオードをイオン注入技術によって構造内に配置することを示す図である。 第１エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−１）は第１エピタキシャル基板Ｓ１の上に形成されることを示す図である。 ピッチＰ１を有する第１マイクロ発光ダイオード（Ｍ１）は、フォトリソグラフィ及びエッチング工程によって形成されることを示し、図３３―３のＡ−Ａ’線に沿った断面図である。 図３３―２の上面図である。 イオン注入技術によって、第１マイクロ発光ダイオード（Ｍ１）の上に第１イオン注入領域（Ｉｏｎ−１）及び第１サブピクセル領域（Ｒ１）を定義することを示し、図３４―２のＡ−Ａ’線に沿った断面図である。 図３４―１の上面図である。 導電層（ＭＬ）は、第１サブピクセル領域（Ｒ１）の上に形成されることを示し、図３５―３のＡ−Ａ’線に沿った断面図である。 導電層（ＭＬ）は、第１サブピクセル領域（Ｒ１）の上に形成されることを示し、図３５―３のＡ’’−Ａ’’’線に沿った断面図である。 図３５―２の上面図である。 導電層構造（ＭＬ）を有する第１サブピクセル（Ｒ１）は、ボンディングパッド（ＢＬ）を介して第１透明基板（Ｔ１）と電気的に接続することを示す図である。 第１エピタキシャル基板（Ｓ１）は除去され、且つ、第１光透過性中間層（Ｂ１）は第１透明基板（Ｔ１）と第１サブピクセル（Ｒ１）との間に充填されることを示す図である。 図３６−２の上面図である。 第２エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−２）は第２エピタキシャル基板Ｓ２の上に形成されることを示す図である。 ピッチＰ３を有する第２マイクロ発光ダイオード（Ｍ２）は、フォトリソグラフィ及びエッチング工程によって形成されることを示し、図３７―３のＣ−Ｃ’線に沿った断面図である。 図３７−２の上面図である。 イオン注入技術によって、第２マイクロ発光ダイオード（Ｍ２）の上に第２イオン注入領域の第１区（Ｉｏｎ−２ａ）と第２区（Ｉｏｎ−２ｂ）、及び第２サブピクセル領域（Ｇ１）を定義することを示し、図３８―２のＣ−Ｃ’線に沿った断面図である。 図３８−１の上面図である。 導電層（ＭＬ）は、第２サブピクセル領域（Ｇ１）の上に形成されることを示し、図３９―３のＣ−Ｃ’線に沿った断面図である。 導電層（ＭＬ）は、第２サブピクセル領域（Ｇ１）の上に形成されることを示し、図３９―３のＣ’’−Ｃ’’’線に沿った断面図である。 図３９−１の上面図である。 導電層構造（ＭＬ）を有する第２サブピクセル（Ｇ１）をボンディングパッド（ＢＬ）を介して第２透明基板（Ｔ２）と電気的に接続することを示す図である。 第２エピタキシャル基板（Ｓ２）は除去され、且つ、第２光透過性中間層（Ｂ２）は第２透明基板（Ｔ２）と第２サブピクセル（Ｇ１）との間に充填されることを示す図である。 図４０−１の上面図である。 第３エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−３）は第３エピタキシャル基板Ｓ３の上に形成されることを示す図である。 イオン注入技術によって、第３イオン注入領域（Ｉｏｎ−３）、及び第３サブピクセル領域（Ｂ１）定義することを示し、図４１―３のＥ−Ｅ’線に沿った断面図である。 図４１−２の上面図である。 イオン注入技術によって、第３マイクロ発光ダイオード（Ｍ３）の上に第３イオン注入領域（Ｉｏｎ−３）、及び第３サブピクセル領域（Ｂ１）を定義することを示し、図４２―２のＥ−Ｅ’線に沿った断面図である。 図４２−１の上面図である。 導電層（ＭＬ）は、第３ブピクセル領域（Ｂ１）の上に形成され、図４３―３のＥ−Ｅ’線に沿った断面図である。 図４３―３のＥ’’−Ｅ’’’線に沿った断面図である。 図４３−１の上面図である。 導電層構造（ＭＬ）を有する第３サブピクセル（Ｂ１）は、ボンディングパッド（ＢＬ）を介して第３透明基板（Ｔ３）と電気的に接続することを示す図である。 第３エピタキシャル基板（Ｓ３）は除去され、且つ、第３光透過性中間層（Ｂ３）は第３透明基板（Ｔ３）と第３サブピクセル（Ｂ１）との間に充填されることを示す図である。 図４４−１の上面図である。 第１サブピクセル構造、第２サブピクセル構造、及び第３サブピクセル構造は、光透過性接着層のＡ−１とＡ−２とを介してＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤを実現することを示す図である。 第１ピクセル（Ｐｉｘｅｌ１）を拡大し、図４５―３のＧ―Ｇ’線に沿った断面図である。 図４５−２の上面図である。 本発明の他の実施形態によれば、Ｒ１−１は第１サブピクセルであり、Ｒ１−２は第１予備のサブピクセルであり、Ｇ１−１は第２サブピクセルであり、Ｇ１−２は第２予備のサブピクセルであり、Ｂ１−１は第３サブピクセルであり、Ｂ１−２は第３予備のサブピクセルであることを示し、図４６―２のＨ―Ｈ’線に沿った断面図である。 図４６−１の上面図である。 本発明の他の実施形態によれば、Ｒ１−１は第１サブピクセルであり、Ｒ１−２、Ｒ１−３、Ｒ１−４、Ｒ１−５、及びＲ１−６は全て第１予備のサブピクセルであり、Ｇ１−１は第２サブピクセルであり、Ｇ１−２、Ｇ１−３、及びＧ１−４は全て第２予備のサブピクセルであり、Ｂ１−１は第３サブピクセルであり、Ｂ１−２は第３予備のサブピクセルであることを示し、図４７―２のＩ―Ｉ’線に沿った断面図である。 図４７−１の上面図である。 本発明の他の実施形態によれば、Ｒ１−１は第１サブピクセルであり、Ｒ１−２、Ｒ１−３、Ｒ１−４、Ｒ１−５、及びＲ１−６は全て第１予備のサブピクセルであり、Ｇ１−１は第２サブピクセルであり、Ｇ１−２、Ｇ１−３、Ｇ１−４、Ｇ１−５、及びＧ１−６は全て第２予備のサブピクセルであり、Ｂ１−１は第３サブピクセルであり、Ｂ１−２、Ｂ１−３、Ｂ１−４、Ｂ１−５、及びＢ１−６は全て第３予備のサブピクセルであることを示し、図４８―２のＪ―Ｊ’線に沿った断面図である。 図４８−１の上面図である。 本発明の他の実施形態によれば、Ｒ１−１Ａ、Ｒ１−２Ａ、Ｒ１−３Ａ、Ｒ１−４Ａ、Ｒ１−５Ａ、及びＲ１−６Ａは全て第１サブピクセルであり、Ｇ１−１Ａ、Ｇ１−２Ａ、Ｇ１−３Ａ、Ｇ１−４Ａ、Ｇ１−５Ａ、及びＧ１−６Ａは全て第２サブピクセルであり、Ｂ１−１Ａ、Ｂ１−２Ａ、Ｂ１−３Ａ、Ｂ１−４Ａ、Ｂ１−５Ａ、及びＢ１−６Ａは全て第３サブピクセルであることを示し、図４９―２のＫ―Ｋ’線に沿った断面図である。 図４９−１の上面図である。 本発明の他の実施形態によれば、エピタキシャル基板（Ｓ１）、（Ｓ２）、及び（Ｓ３）は、全て透明基板であり、ＲＧＢのマイクロＬＥＤは、透明基板に移載することなく、直接に３Ｄスタッキングを行うことができるため、製造工程を簡素化することを示す図である。 本発明の他の実施形態によれば、ピクセルのコントラストを高めるために、ブラックマトリクス層をさらに含むことを示す図である。 本発明の他の実施形態によれば、３Ｄスタッキングの精度を改善するために、各マイクロ発光ダイオードは、磁性層をさらに含むことを示す図である。 本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流ブロック領域をさらに含むことを示す図である。 本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流制限領域をさらに含むことを示す図である。 本発明の他の実施形態が拡張現実（ＡＲ）に適用されることを示す図である。 本発明の他の実施形態が拡張現実（ＡＲ）に適用されることを示す図である。 本発明の他の実施形態が拡張現実（ＡＲ）に適用されることを示す図である。 本発明の他の実施形態が拡張現実（ＡＲ）に適用されることを示す図である。 統合制御システムを示す図である。 スマート眼鏡の構造を示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 本発明の一実施形態がスマート眼鏡の構造に適用されることを示す図である。 マイクロ発光ロダイオードは磁性層構造を有することを示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 他の垂直型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードは、第１電流ブロック層をさらに含むことを示す図である。 垂直型磁性マイクロ発光ダイオードは、第１電流ブロック層をさらに含むことを示す図である。 他の垂直型磁性マイクロ発光ダイオードは、第１電流ブロック層をさらに含むことを示す図である。 水平型磁性マイクロ発光ダイオードは、電流制限層をさらに含むことを示す図である。 垂直型磁性マイクロ発光ダイオードは、電流制限層をさらに含むことを示す図である。 他の垂直型磁性マイクロ発光ダイオードは、電流制限層をさらに含むことを示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 水平型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 垂直型磁性マイクロ発光ダイオードの構造を示す図である。 磁気引力を有する制御可能な移載ヘッドを制御することにより、磁性マイクロ発光ダイオードを対象基板までにマストランスファーできることを示す図である。 流体トランスファーシステムを示す図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムの基板の上面図である。 流体トランスファーシステムを示す図である。 流体トランスファーシステムを示す図である。 流体トランスファーシステムを示す図である。 従来のディスプレイを示す図である。 従来のディスプレイを示す図である。 従来のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 高解像度のディスプレイを示す図である。 人間の目の視力の識別要件を示す図である。
本発明の例示的な実施形態は、図面と併せて以下に説明し、実施形態に含まれる様々な詳細は、理解を深めるための単なる例示である。従って、当業者は、本発明の範囲及び精神から逸脱することなく、本明細書に記載の実施形態に様々な修正及び変更を加えることができることを理解すべきである。また、明瞭性と簡潔性のために、周知の機能又は構造の説明は、以下では省略されている。
本発明の一実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流制限領域２０１と、前記第１電流制限領域２０１に囲まれる第２電流制限領域２０２と、を含み、前記第１電流制限領域２０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下であり、前記第１電流制限領域２０１の周囲長は４００μｍ以下である。
前記第２型半導体層１０２の上面Ｕ６、前記第１電流制限領域２０１の上面Ｕ１、及び前記第２電流制限領域２０２の上面Ｕ２は、同一平面にあるため、表面の平坦度を高め、製品の安定性を向上させ、及び非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減する有益効果を有し、マイクロ発光ダイオードの効率を高める。
前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第１深さＤ１は、前記第２深さＤ２に等しく、より大きく、又はより小さくてもよい。
前記マイクロＬＥＤ装置は、第３電流制限領域２０３をさらに含んでもよい。前記第３電流制限領域２０３は、前記第１電流制限領域２０１及び前記第２電流制限領域２０２の間に位置し、且つ、前記第２電流制限領域２０２と接触する。また、前記第３電流制限領域２０３の上面Ｕ３、及び前記第１電流制限領域２０１の上面Ｕ１は、同一平面にあるため、表面の平坦度の高め、製品の安定性の向上、及び非放射再結合の低減に役立ち、これによって、マイクロ発光ダイオードの効率を高める。
前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第１深さＤ１は、前記第２深さＤ２に等しく、且つ、前記第３深さＤ３に等しい。深さは同じであるため、同じイオン注入プロセスで完成でき、プロセスを簡素化する。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第１深さＤ１は、前記第２深さＤ２より大きく、且つ、前記第３深さＤ３より大きい。異なるエピタキシャル構造に従って前記第１深さＤ１を増加させることにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流制限領域２０１及び前記第３電流制限領域２０３を覆う。前記第３電流制限領域２０３は、イオン注入技術によって形成される。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。前記第１電流制限領域２０１は第１幅Ｔ１を有し、前記第２電流制限領域２０２は第２幅Ｔ２０２を有し、前記第３電流制限領域２０３は第３幅Ｔ２０３を有する。前記第２幅Ｔ２０２は、前記第１幅Ｔ１以上であり、且つ、前記第１幅Ｔ１は、前記第３幅Ｔ２０３以上である。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流制限領域２０１を覆う。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。
前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触する。電極及び半導体が直接接触することによって、電極剥離を防ぎ、製品の安定性を向上することができる。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。これによって、電流分布の均一性の向上に役立ち、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、バック電極３０４をさらに含んでもよい。前記バック電極３０４は、前記第１型半導体層１０１の下に位置し、且つ、前記第１型半導体層１０１と電気的に接続する。前記バック電極３０４は、オーム接触層、拡散遮断層、接続層、及び反射鏡層を含む多層構造であってもよい。
前記第１電流制限領域２０１及び前記第２電流制限領域２０２は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上することができる。
前記第１電流制限領域２０１は、１μｍ以上の第１幅Ｔ１を有してもよい。
前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置してもよい。
前記第１電流制限領域２０１の深さに関して、以下はいくつかの任意の実施形態である。
前記第１電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は、前記第２型半導体層の深さ以下であってもよい。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は、前記発光層１０３及び前記第１型半導体層１０１の周辺をさらに含み、前記第１深さＤ１は、前記第２型半導体層１０２の深さ及び前記発光層１０３の深さの合計より大きくてもよい。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は、前記発光層１０３及び前記第１型半導体層１０１の側壁領域をさらに含み、前記第１深さＤ１は、前記第２型半導体層１０２の深さ及び前記発光層１０３の深さの合計より大きくてもよい。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は、前記発光層１０３及び前記第１型半導体層１０１の側壁領域をさらに含み、前記第１深さＤ１は、前記第２型半導体層１０２の深さ、前記発光層１０３の深さ、及び前記第１型半導体層１０１の深さの合計に等しい。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は、前記発光層１０３及び前記第１型半導体層１０１の側壁領域をさらに含む。前記第１型半導体層１０１の側壁領域に位置する前記第１電流制限領域２０１は、第１横幅Ｔ１Ａを有し、前記発光層１０３の側壁領域に位置する前記第１電流制限領域２０１は、第２横幅Ｔ１Ｂを有し、前記第２型半導体層１０２の側壁領域に位置する前記第１電流制限領域２０１は、第３横幅Ｔ１Ｃを有する。前記第１横幅Ｔ１Ａは、前記第２横幅Ｔ１Ｂより大きく、且つ、前記第３横幅Ｔ１Ｃより大きい。或は、前記第３横幅Ｔ１Ｃは、前記第２横幅Ｔ１Ｂより大きく、且つ、前記第１横幅Ｔ１Ａより大きい。
さらに、前記第１電流制限領域２０１の表面には、第１低導電率領域iＬ−１を有してもよい。以下はいくつかの任意の実施形態である。
前記第１電流制限領域２０１の表面には、第１低導電率領域iＬ−１を有し、前記第２型半導体層１０２の表面には高導電率領域iＨを有し、導電率分布は、前記第１低導電率領域iＬ−１から前記高導電率領域iＨに向かって徐々に増加する。
或いは、前記第１電流制限領域２０１の表面には、第１低導電率領域iＬ−１を有し、前記第２電流制限領域２０２の表面には、第２低導電率領域iＬ―２を有し、前記第２型半導体層１０２の表面には高導電率領域iＨを有し、導電率分布は、前記第１低導電率領域iＬ―１及び前記第２低導電率領域iＬ―２の両方から前記高導電率領域iＨに向かって徐々に増加する。
上記の実施形態を採用することにより、表面リーク電流及び側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高める。
前記第１電流制限領域２０１の幅に関して、以下はいくつかの任意の実施形態である。
前記第１電流制限領域２０１は、第１幅Ｔ１を有し、前記第２電流制限領域２０２は、第２幅Ｔ２０２を有し、前記第２幅Ｔ２０２は、前記第１幅Ｔ１以上である。
或いは、前記第１電流制限領域２０１は、第１幅Ｔ１を有し、前記第２電流制限領域２０２は、第２幅Ｔ２０２を有し、前記第１電流制限領域２０１及び前記第２電流制限領域２０２の間は幅Ｏ３を有し、前記第２幅Ｔ２０２は、前記第１幅Ｔ１以上であり、且つ、前記幅Ｏ３は、前記第２幅Ｔ２０２より大きい。
上記実施形態を採用することにより、第１電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができ、第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができ、第３電流制限領域２０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。前記第１電流制限領域２０１の周囲長は４００μｍ以下であるため、マイクロ発光ダイオードの様々な利点を備える。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流制限領域２０１と、前記第１電流制限領域２０１に囲まれる第２電流制限領域２０２と、前記第１電流制限領域２０１に囲まれ且つ前記第２電流制限領域２０２と接触する第３電流制限領域２０３と、を含み、前記第１電流制限領域２０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下であり、前記第１電流制限領域２０１の周囲長は４００μｍ以下である。
上記の構造によると：
（１）前記第１電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流制限領域２０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）周囲長を小さくすることによって、マイクロ発光ダイオードの様々な利点を備える。
前記第２型半導体層１０２の上面Ｕ６、前記第１電流制限領域２０１の上面Ｕ１、前記第２電流制限領域２０２の上面Ｕ２、及び前記第３電流制限領域２０３の上面Ｕ３は、同一平面にあるため、表面の平坦度の高め、製品の安定性の向上、及び非放射再結合の低減に役立ち、これによって、マイクロ発光ダイオードの効率を高める。
前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第１深さＤ１は、前記第２深さＤ２に等しく、且つ、前記第３深さＤ３に等しい。この実施形態において、深さは同じであるため、同じ製造プロセスで完成でき、プロセスを簡素化する。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第１深さＤ１は、前記第２深さＤ２より大きく、且つ、前記第３深さＤ３より大きい。異なるエピタキシャル構造に従って前記第１深さＤ１を増加させることにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高める。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流制限領域２０１及び前記第３電流制限領域２０３を覆う。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上することができる。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記第１電流制限領域２０１、前記第２電流制限領域２０２、及び前記第３電流制限領域２０３は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上することができる。
前記第１電流制限領域２０１の幅は、１μｍ以上であってもよい。
さらに、前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流制限領域２０１と、前記第１電流制限領域２０１に囲まれる第２電流制限領域２０２と、前記第１電流制限領域２０１に囲まれ且つ前記第２電流制限領域２０２と接触する第３電流ブロック領域５０３と、を含み、前記第１電流制限領域２０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下であり、前記第１電流制限領域２０１の周囲長は４００μｍ以下である。
上記の構造によると：
（１）前記第１電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流ブロック領域５０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）周囲長は４００μｍより小さいため、マイクロ発光ダイオードの様々な利点を備える。
前記第２型半導体層１０２の上面Ｕ６、前記第１電流制限領域２０１の上面Ｕ１、及び前記第２電流制限領域２０２の上面Ｕ２は、同一平面にあるため、表面の平坦度を高め、製品の安定性を向上させ、及び非放射再結合を低減することによって、マイクロ発光ダイオードの効率を高める。
前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第１深さＤ１は、前記第２深さＤ２に等しい。深さは同じであるため、同じ製造プロセスで完成でき、プロセスを簡素化する。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第１深さＤ１は、前記第２深さＤ２より大きい。
或いは、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第２電流制限領域２０２は第２深さＤ２を有し、前記第１深さＤ１は、前記第２深さＤ２より小さい。
異なるエピタキシャル構造に従って前記第１深さＤ１を増加又は減少させることにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高める。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流制限領域２０１及び前記第３電流ブロック領域５０３を覆う。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記第１電流制限領域２０１、及び前記第２電流制限領域２０２は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上させることができる。
前記第３電流ブロック領域５０３は、誘電材料から構成されてもよい。
前記第１電流制限領域２０１の幅は、１μｍ以上であってもよい。
前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流制限領域２０１と、前記第１電流制限領域２０１に囲まれる第２電流ブロック領域５０２と、前記第１電流制限領域２０１に囲まれ且つ前記第２電流ブロック領域５０２と接触する第３電流ブロック領域５０３と、を含み、前記第１電流制限領域２０１及び前記第２電流ブロック領域５０２の最短距離は５０μｍ以下であり、前記第１電流制限領域２０１の周囲長は４００μｍ以下である。
このようなマイクロＬＥＤ装置の構造は、以下の有益効果を備える。
（１）前記第１電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流ブロック領域５０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流ブロック領域５０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第２型半導体層１０２の上面Ｕ６、及び前記第１電流制限領域２０１の上面Ｕ１は、同一平面にあるため、表面の平坦度の高め、製品の安定性の向上、及び非放射再結合の低減に役立ち、これによって、マイクロ発光ダイオードの効率を高める。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流制限領域２０１、前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３を覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記第１電流制限領域２０１は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３は、誘電材料から構成されてもよい。
前記電極延伸部３０３の幅は、前記第３電流ブロック領域５０３の幅より小さくてもよい。
前記第１電流制限領域２０１の幅は、１μｍ以上であってもよい。
前記第２電流ブロック領域５０２は中空リング形状であってもよく、且つ、１μｍ以上の中空幅Ｏ２を有してもよい。
前記第２電流ブロック領域５０２は、前記第２型半導体層１０２の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流ブロック領域５０１と、前記第１電流ブロック領域５０１に囲まれる第２電流制限領域２０２と、前記第１電流ブロック領域５０１に囲まれ且つ前記第２電流制限領域２０２と接触する第３電流ブロック領域５０３と、を含み、前記第１電流ブロック領域５０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下であり、前記第１電流ブロック領域５０１の周囲長は４００μｍ以下である。
前記マイクロＬＥＤ装置の構造によると、以下は有益効果である。
（１）前記第１電流ブロック領域５０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流ブロック領域５０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第１電流ブロック領域５０１は、少なくとも前記第１型半導体層１０１の側壁、前記第２型半導体層１０２の側壁、及び前記発光層１０３の側壁を覆ってもよい。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、前記第２電流制限領域２０２、及び前記第３電流ブロック領域５０３を覆う。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上することができる。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記第２電流制限領域２０２は、イオン注入技術によって形成される。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記第１電流ブロック領域５０１、及び前記第３電流ブロック領域５０３は、誘電材料から構成されてもよい。
前記電極延伸部３０３の幅は、前記第３電流ブロック領域５０３の幅より小さくてもよい。
前記第１電流ブロック領域５０１の幅は、１μｍ以上であってもよい。
前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流ブロック領域５０１と、前記第１電流ブロック領域５０１に囲まれる第２電流制限領域２０２と、前記第１電流ブロック領域５０１に囲まれ且つ前記第２電流制限領域２０２と接触する第３電流制限領域２０３と、を含み、前記第１電流ブロック領域５０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下であり、前記第１電流ブロック領域５０１の周囲長は４００μｍ以下である。
前記マイクロＬＥＤ装置の構造によると、以下は有益効果である。
（１）前記第１電流ブロック領域５０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流制限領域２０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第１電流ブロック領域５０１は、少なくとも前記第１型半導体層１０１の側壁、前記第２型半導体層１０２の側壁、及び前記発光層１０３の側壁を覆う。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、及び前記第３電流制限領域２０３を覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記第２電流制限領域２０２、及び前記第３電流制限領域２０３は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。また、イオン注入は表面の平坦度を高めることができ、製品の安定性も向上させることができる。
前記第１電流ブロック領域５０１は、誘電材料から構成されてもよい。
前記第１電流ブロック領域５０１の幅は、１μｍ以上であってもよい。
前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置してもよい。
前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第２深さＤ２は、前記第３深さＤ３に等しくてもよい。
前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置してもよい。
側壁領域を覆う前記第１電流ブロック領域５０１は厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は厚さＨ２を有し、前記厚さＨ１は、前記厚さＨ２より大きく、より小さく、又は等しくてもよい。前記第１電流ブロック領域５０１は、透明電極３０１を露出させてもよく、前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続する。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流ブロック領域５０１と、前記第１電流ブロック領域５０１に囲まれる第２電流ブロック領域５０２と、前記第１電流ブロック領域５０１に囲まれ且つ前記第２電流ブロック領域５０２と接触する第３電流ブロック領域５０３と、を含み、前記第１電流ブロック領域５０１及び前記第２電流ブロック領域５０２の最短距離は５０μｍ以下であり、前記第１電流ブロック領域５０１の周囲長は４００μｍ以下である。
上記の構造によると、前記マイクロＬＥＤ装置は以下の有益効果を有する。
（１）前記第１電流ブロック領域５０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流ブロック領域５０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流ブロック領域５０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第１電流ブロック領域５０１は、少なくとも前記第１型半導体層１０１の側壁、前記第２型半導体層１０２の側壁、及び前記発光層１０３の側壁を覆ってもよい。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３を覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。前記電極延伸部３０３の幅は、前記第３電流ブロック領域５０３の幅より小さい。
前記第１電流ブロック領域５０１、前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３は、誘電材料から構成されてもよい。
前記第１電流ブロック領域５０１の幅は、１μｍ以上であってもよい。
前記第２電流ブロック領域５０２は中空リング形状であってもよく、且つ、１μｍ以上の中空幅Ｏ２を有してもよい。
前記第２電流ブロック領域５０２は、前記第２型半導体層１０２の中間に位置してもよい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流ブロック領域５０１と、前記第１電流ブロック領域５０１に囲まれる第２電流ブロック領域５０２と、前記第１電流ブロック領域５０１に囲まれ且つ前記第２電流ブロック領域５０２と接触する第３電流制限領域２０３と、を含み、前記第１電流ブロック領域５０１及び前記第２電流ブロック領域５０２の最短距離は５０μｍ以下であり、前記第１電流ブロック領域５０１の周囲長は４００μｍ以下である。
このようなマイクロＬＥＤ装置の構造は、以下の有益効果を有する。
（１）前記第１電流ブロック領域５０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流ブロック領域５０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流制限領域２０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）周囲長は４００μｍより小さいため、マイクロ発光ダイオードの様々な利点を備える。
前記第１電流ブロック領域５０１は、少なくとも前記第１型半導体層１０１の側壁、前記第２型半導体層１０２の側壁、及び前記発光層１０３の側壁を覆う。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含む。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、前記第２電流ブロック領域５０２、及び前記第３電流制限領域２０３を覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含む。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含む。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。前記第１電流ブロック領域５０１、前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３は、誘電材料から構成され、例えば、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、ジルコニア酸バリウム（ＢａＺｒＯ３）、チタン酸バリウム（ＢａＴｉＯ３）、五酸化タンタル（Ｔａ２Ｏ５）、ケイ素（Ｓｉ）である。
前記第１電流ブロック領域５０１、及び前記第３電流ブロック領域５０３は、誘電材料から構成される。
前記第３電流制限領域２０３は、イオン注入技術によって形成される。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記第１電流ブロック領域５０１の幅は、１μｍ以上である。
前記第２電流ブロック領域５０２は中空リング形状であり、且つ、１μｍ以上の中空幅Ｏ２を有する。
前記第２電流ブロック領域５０２は、前記第２型半導体層１０２の中間に位置する。
マイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流ブロック領域５０１と、前記第１電流ブロック領域５０１に囲まれる第２電流ブロック領域５０２と、を含み、前記第１電流ブロック領域５０１及び前記第２電流ブロック領域５０２の最短距離は５０μｍ以下であり、前記第１電流ブロック領域５０１の周囲長は４００μｍ以下である。
有益効果は以下の通りである。
（１）前記第１電流ブロック領域５０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流ブロック領域５０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記第１電流ブロック領域５０１は、少なくとも前記第１型半導体層１０１の側壁、前記第２型半導体層１０２の側壁、及び前記発光層１０３の側壁を覆う。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、及び前記第２電流ブロック領域５０２を覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。側壁領域を覆う前記第１電流ブロック領域５０１は第１厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は第２厚さＨ２を有し、前記第２電流ブロック領域５０２は第３厚さＨ３を有し、前記第３電流ブロック領域５０３は第４厚さＨ４を有する。前記第１厚さＨ１は、前記第２厚さＨ２以上であり、且つ、前記第３厚さＨ３以上であり、且つ、前記第４厚さＨ４以上である。或いは、側壁領域を覆う前記第１電流ブロック領域５０１は第１厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は第２厚さＨ２を有し、前記第２電流ブロック領域５０２は第３厚さＨ３を有し、前記第３電流ブロック領域５０３は第４厚さＨ４を有する。前記第１厚さＨ１は、前記第２厚さＨ２以下であり、且つ、前記第３厚さＨ３以下であり、且つ、前記第４厚さＨ４以下である。
前記マイクロＬＥＤ装置は、第３電流ブロック領域５０３をさらに含んでもよい。前記第３電流ブロック領域５０３は、前記第１電流ブロック領域５０１に囲まれ、且つ、前記第２電流ブロック領域５０２と接触する。前記第３電流ブロック領域５０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。また、前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３を覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触する。なお、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。前記電極延伸部３０３の幅は、前記第３電流ブロック領域５０３の幅より小さい。
前記第１電流ブロック領域５０１、前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３は、誘電材料から構成されてもよい。
前記第１電流ブロック領域５０１の幅は、１μｍ以上であってもよい。
前記第２電流ブロック領域５０２は中空リング形状であってもよく、且つ、１μｍ以上の中空幅Ｏ２を有してもよい。
前記第２電流ブロック領域５０２は、前記第２型半導体層１０２の中間に位置してもよい。
側壁領域を覆う前記第１電流ブロック領域５０１は第１厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は第２厚さＨ２を有する。前記第１厚さＨ１は、前記第２厚さＨ２以上である。或いは、側壁領域を覆う前記第１電流ブロック領域５０１は第１厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は第２厚さＨ２を有する。前記第１厚さＨ１は、前記第２厚さＨ２より小さい。
側壁領域を覆う前記第１電流ブロック領域５０１は第１厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は第２厚さＨ２を有し、前記第２電流ブロック領域５０２は第３厚さＨ３を有する。前記第１厚さＨ１は、前記第２厚さＨ２以上であり、且つ、前記第３厚さＨ３以上である。或いは、側壁領域を覆う前記第１電流ブロック領域５０１は第１厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は第２厚さＨ２を有し、前記第２電流ブロック領域５０２は第３厚さＨ３を有する。前記第１厚さＨ１は、前記第２厚さＨ２より小さく、且つ、前記第３厚さＨ３より小さい。
前記第１電流ブロック領域５０１は、透明電極３０１を露出させ、前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続する。前記第２電流ブロック領域５０２は、電極３０２を露出させ、前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触する。或いは、前記第２電流ブロック領域５０２は、電極３０２を露出させ、前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続する。
上記マイクロ発光ダイオードの発光効率は、２５０ルーメン／ワット（ｌｍ／Ｗ）を超えている。
上記マイクロ発光ダイオードの演色評価数（Ｃｏｌｏｒ Ｒｅｎｄｅｒｉｎｇ Ｉｎｄｅｘ，ＣＲＩ）の赤色を示す能力Ｒ９は９０より大きい。
上記マイクロ発光ダイオードの演色評価数は９０より大きい。
上記マイクロ発光ダイオードの平均演色評価数Ｒａは９０より大きい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２、前記発光層１０３、及び前記第１型半導体層１０１の周辺側壁領域と直接接触する側壁電流制限領域２０１と、を含み、前記側壁電流制限領域２０１は、上面２０１−ｕｐ、底面２０１−ｄｏｗｎ、外面２０１−ｏｕｔ、及び内面２０１−ｉｎをさらに含み、前記側壁電流制限領域２０１の前記上面２０１−ｕｐ及び前記第２型半導体層の上面１０２−ｕｐは、同一平面にあり、前記側壁電流制限領域２０１の最外側の周囲長の垂直投影は、４００μｍ以下である。
前記マイクロＬＥＤ装置の有益効果は以下の通りである。
（１）前記側壁電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、マイクロ発光ダイオードの様々な利点を備える。
前記側壁電流制限領域２０１の前記底面２０１−ｄｏｗｎ及び前記第１型半導体層１０１の底面１０１−ｄｏｗｎは、同一平面にある。
前記側壁電流制限領域２０１の前記上面２０１−ｕｐの垂直投影は上面幅Ｔ−ｕｐであり、前記側壁電流制限領域２０１の前記底面２０１−ｄｏｗｎの垂直投影は底面幅Ｔ−ｄｏｗｎであり、前記上面幅Ｔ−ｕｐは前記底面幅Ｔ−ｄｏｗｎより大きい。或いは、前記側壁電流制限領域２０１の前記上面２０１−ｕｐの垂直投影は上面幅Ｔ−ｕｐであり、前記側壁電流制限領域２０１の前記底面２０１−ｄｏｗｎの垂直投影は底面幅Ｔ−ｄｏｗｎであり、前記上面幅Ｔ−ｕｐは前記底面幅Ｔ−ｄｏｗｎより小さい。
前記側壁電流制限領域２０１の前記上面２０１−ｕｐの垂直投影は、前記側壁電流制限領域２０１の前記底面２０１−ｄｏｗｎの垂直投影と部分的に重なってもよい。
前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔは側壁長さＤＳを有し、前記側壁電流制限領域２０１の前記内面２０１−ｉｎは第１深さＤ１を有し、前記側壁長さＤＳは前記第１深さＤ１に等しい。或いは、前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔは側壁長さＤＳを有し、前記側壁電流制限領域２０１の前記内面２０１−ｉｎは第１深さＤ１を有し、前記側壁長さＤＳは前記第１深さＤ１より大きい。
前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１及び前記第２夾角Θ２は、ぞれぞれ、直角（９０°）又は直角に近く、鈍角（９０°より大きい）、又は鋭角（９０°より小さい）である。
前記第１型半導体層１０１の側壁領域に位置する前記側壁電流制限領域２０１は、第１横幅Ｔ１Ａを有し、前記発光層１０３の側壁領域に位置する前記側壁電流制限領域２０１は、第２横幅Ｔ１Ｂを有し、前記第２型半導体層１０２の側壁領域に位置する前記側壁電流制限領域２０１は、第３横幅Ｔ１Ｃを有する。また、前記第１横幅Ｔ１Ａ、前記第２横幅Ｔ１Ｂ、及び前記第３横幅Ｔ１Ｃの垂直投影は、部分的に重なっている。前記第１横幅Ｔ１Ａの垂直投影の幅は、前記第３横幅Ｔ１Ｃの垂直投影の幅より大きい。或いは、前記第１横幅Ｔ１Ａの垂直投影の幅は、前記第３横幅Ｔ１Ｃの垂直投影の幅より小さい。或いは、前記第１横幅Ｔ１Ａの垂直投影の幅は、前記第３横幅Ｔ１Ｃの垂直投影の幅に等しい。
上記の装置において、前記側壁電流制限領域２０１の深さを制御することにより、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロＬＥＤ装置は、第２電流制限領域２０２をさらに含んでもよい。前記第２電流制限領域２０２は、前記側壁電流制限領域２０１に囲まれ、前記側壁電流制限領域２０１及び前記第２電流制限領域２０２の最短距離は５０μｍ以下である。前記第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。前記第２型半導体層１０２の前記上面１０２−ｕｐ、前記側壁電流制限領域２０１の前記上面２０１−ｕｐ、及び前記第２電流制限領域２０２の上面２０２−ｕｐは、同一平面にある。また、前記マイクロＬＥＤ装置は、第３電流制限領域２０３をさらに含んでもよい。前記第３電流制限領域２０３は、前記側壁電流制限領域２０１及び前記第２電流制限領域２０２の間に位置し、且つ、前記第２電流制限領域２０２と接触する。前記第３電流制限領域２０３の上面２０３−ｕｐ及び前記側壁電流制限領域２０１の前記上面２０１―ｕｐは、同一平面にある。前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第２深さＤ２は前記第３深さＤ３に等しい。前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記側壁電流制限領域２０１の前記上面２０１−ｕｐ及び前記第３電流制限領域２０３の前記上面２０３−ｕｐを覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接続する。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置してもよい。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記側壁電流制限領域２０１の前記上面２０１−ｕｐを覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接続し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記側壁電流制限領域２０１、前記第２電流制限領域２０２、及び前記第３電流制限領域２０３は、イオン注入技術によって形成されてもよい。イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記側壁電流制限領域２０１、前記第２電流制限領域２０２、及び前記第３電流制限領域２０３は、拡散技術又は薄膜蒸着によって形成されてもよい。
前記側壁電流制限領域２０１の前記上面２０１−ｕｐは、１μｍ以上の第１幅Ｔ−ｕｐを有する。
前記発光層１０３は、単層量子井戸（ｑｕａｎｔｕｍ ｗｅｌｌ）構造又は多層量子井戸構造を含む。
或いは、前記発光層１０３は、単層量子細線（ｑｕａｎｔｕｍ ｗｉｒｅ）構造又は多層量子細線構造を含む。
或いは、前記発光層１０３は、単層量子ドット（ｑｕａｎｔｕｍ ｄｏｔ）構造又は多層量子ドット構造を含む。
前記マイクロＬＥＤ装置は、バック電極３０４をさらに含んでもよい。前記バック電極３０４は、前記第１型半導体層１０１の下に位置し、且つ、前記第１型半導体層１０１と電気的に接続する。
前記側壁電流制限領域２０１、前記第２電流制限領域２０２、又は前記第３電流制限領域２０３は、有機金属化学気相蒸着（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｐｈａｓｅ Ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）エピタキシャル再成長技術によって形成されてもよい。
或いは、前記側壁電流制限領域２０１、前記第２電流制限領域２０２、又は前記第３電流制限領域２０３は、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ，ＭＢＥ）エピタキシャル再成長技術によって形成されてもよい。
或いは、前記側壁電流制限領域２０１、前記第２電流制限領域２０２、又は前記第３電流制限領域２０３は、原子層化学気相蒸着システム（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｓｙｓｔｅｍ，ＡＬＤ）技術によって形成されてもよい。
或いは、前記側壁電流制限領域２０１、前記第２電流制限領域２０２、又は前記第３電流制限領域２０３は、レーザー表面改質技術によって形成されてもよい。
前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１は、９０°より小さい鋭角であり、前記第２夾角Θ２は、９０°より大きい鈍角である。
或いは、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１は、９０°より大きい鈍角であり、前記第２夾角Θ２は、９０°より小さい鋭角である。
前記側壁電流制限領域２０１、前記第２電流制限領域２０２、又は前記第３電流制限領域２０３は、選択酸化（Ｓｅｌｅｃｔｉｖｅ ｏｘｉｄａｔｉｏｎ）技術によって形成されてもよい。
或いは、前記側壁電流制限領域２０１、前記第２電流制限領域２０２、又は前記第３電流制限領域２０３は、熱酸化（Ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ）技術によって形成されてもよい。
或いは、前記側壁電流制限領域２０１、前記第２電流制限領域２０２、又は前記第３電流制限領域２０３は、湿式熱酸化（Ｗｅｔ ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ）技術によって形成されてもよい。
本発明の一実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置の製造方法は、成長基板１００の上に上記のマイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第２型半導体層と電気的に接続する電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、第１型半導体層と電気的に接続する別の電極を形成し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス（ＥＬ）検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記異常なマイクロ発光ダイオードを１回目の選択除去プロセスによって除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記検査に合格したマイクロ発光ダイオードを１回目の移載プロセスによって永久基板上に移載し、且つ、前記除去された異常なマイクロ発光ダイオードの空孔を前記永久基板上に残し、前記永久基板上の空孔を２回目の移載プロセスによって埋めることを含む。
マストランスファーの前にマステスト（大量検査）を行うことによって、予め異常なマイクロ発光ダイオードを除去するため、マストランスファーの歩留まりを向上させ、マストランスファー後の追加の修理コストを節約できる。
前記マイクロＬＥＤ装置の製造方法は、犠牲層７００をさらに含んでもよい。図９−６、図１０−６、又は図２８−６に示すように、マイクロ発光ダイオードは前記犠牲層７００を介してテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。レーザーを採用して前記犠牲層７００の接着性を変えることにより、マストランスファーの速度を上げ、生産コストを削減し、生産歩留まりを向上できる。
前記１回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記２回目の移載プロセスで移載されたマイクロ発光ダイオードは、同じ成長基板に由来してもよく、異なる成長基板に由来してもよい。
上記製造方法の利点は以下の通りである。
（１）同じエピタキシャルチップの波長は近似しているため、マストランスファーの速度を上げることができる。
（２）チップ材料の無駄を減らすことができ、ソースチップのダイの使用率を高め、製造コストを削減できる。
上記マイクロＬＥＤ装置の製造方法は、磁性接合層を採用してもよい。前記磁性接合層を介してマイクロ発光ダイオードはテスト基板と一時的に接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記磁性接合層の磁力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記磁性接合層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロＬＥＤ装置の製造方法は、真空吸着層を採用してもよい。前記真空吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記真空吸着層の吸引力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記真空吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロＬＥＤ装置の製造方法は、静電吸着層を採用してもよい。前記静電吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記静電吸着層の静電力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記静電吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロＬＥＤ装置の製造方法は、接着層を採用してもよい。前記接着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記接着層の接着力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記接着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
上記マイクロＬＥＤ装置の製造方法に関して、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第１移載速度は前記第２移載速度より大きく、且つ、前記第１除去速度は前記第２移載速度以上である。
なお、上記マイクロＬＥＤ装置の製造方法は、以下の方法を採用してもよい。前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第１移載速度は前記第２移載速度より大きい。移載速度及び除去速度を制御することによって、マストランスファーの歩留まりを向上させ、且つ、生産コストを削減することができる。
前記マイクロＬＥＤ装置の製造方法によれば、前記成長基板１００上のマイクロ発光ダイオードの間には第１ピッチＰ１を有し、前記永久基板８２０上のマイクロ発光ダイオードの間には第２ピッチＰ２を有し、前記第２ピッチＰ２は前記第１ピッチＰ１以上である。
移載ピッチを制御することによって、その後の生産コストを削減することができる。
上記マイクロＬＥＤ装置の製造方法において、前記マイクロ発光ダイオードは、少なくとも赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードからなる配列（ａｒｒａｙ）構造を含む。また、前記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Ｆを形成することをさらに含む。前記壁構造８５０は、マイクロ発光ダイオードディスプレイのコントラストを向上させることができる。
前記マイクロ発光ダイオードは、少なくとも紫外線発光ダイオードからなる配列構造を含む。
上記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う第１蛍光ゲル体Ｆ１を形成し、前記第１蛍光ゲル体Ｆ１は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第２蛍光ゲル体Ｆ２を形成し、前記第２蛍光ゲル体Ｆ２は前記マイクロ発光ダイオードによって励起され、青色光を放出し、前記マイクロ発光ダイオードを覆う第３蛍光ゲル体Ｆ３を形成し、前記第３蛍光ゲル体Ｆ３は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードは、少なくとも青色発光ダイオードからなる配列構造を含む。
或いは、上記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Ｆを形成し、前記マイクロ発光ダイオードは前記光透過性ゲル体Ｆを透過した青色光を放出し、前記マイクロ発光ダイオードを覆う第１蛍光ゲル体Ｆ１を形成し、前記第１蛍光ゲル体Ｆ１は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第３蛍光ゲル体Ｆ３を形成し、前記第３蛍光ゲル体Ｆ３は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードの発光効率は、２５０ルーメン／ワット（ｌｍ／Ｗ）を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力Ｒ９は９０より大きい。
前記マイクロ発光ダイオードの演色評価数は９０より大きい。
前記マイクロ発光ダイオードの平均演色評価数Ｒａは９０より大きい。
前記永久基板８２０は、可撓性基板であり、前記可撓性基板の材料は、超薄ガラス（Ｕｌｔｒａ−ｔｈｉｎ Ｇｌａｓｓ）、金属箔（Ｍｅｔａｌ Ｆｏｉｌ）、繊維強化複合材料（ｆｉｂｅｒ−ｒｅｉｎｆｏｒｃｅｄ ｃｏｍｐｏｓｉｔｅ ｍａｔｅｒｉａｌ）、プラスチックフィルム、セラミック基板、又はそれら材料の任意の２つ以上の組み合わせを含んでもよい。前記可撓性基板は、可撓性ディスプレイに適用できる。好ましくは、前記金属箔の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）は、薄いガラスの熱膨張係数に近似する。波長５５０ｎｍにおいて、前記プラスチックフィルムの光透過率は９０％を超えている。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ，ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ，ＰＥＮ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ，ＰＥＳ）を含んでもよい。前記繊維強化複合材料は、例えば、炭素繊維（ｃａｒｂｏｎ ｆｉｂｅｒｓ）、炭化ケイ素繊維（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｆｉｂｅｒｓ）、又はホウ素フィラメント（ｂｏｒｏｎ ｆｉｌａｍｅｎｔ）を含んでもよい。
前記可撓性基板の好ましい厚さは２００μｍより小さく、より好ましい厚さは５０μｍより小さく、最も好ましい厚さは２５μｍから５０μｍまでである。
前記金属箔は、例えば、ステンレス鋼（ｓｔａｉｎｌｅｓｓ ｓｔｅｅｌ）、アルミニウム（ａｌｕｍｉｎｕｍ）、ニッケル（ｎｉｃｋｅｌ）、チタン（ｔｉｔａｎｉｕｍ）、ジルコニウム（ｚｉｒｃｏｎｉｕｍ）、銅（ｃｏｐｐｅｒ）、鉄（ｉｒｏｎ）、コバルト（ｃｏｂａｌｔ）、パラジウム（ｐａｌｌａｄｉｕｍ）、又はそれら材料の任意の２つ以上の組み合わせを含んでもよい。
前記金属箔の表面粗さＲａは１０ｎｍより小さい。
前記永久基板８２０は透明基板であってもよく、前記透明基板の材料は、例えば、通常のガラス、硬質ガラス、石英、セラミック、又はプラスチックで形成されてもよい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置の製造方法は、成長基板の上に上記マイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第２型半導体層と電気的に接続する電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、第１型半導体層と電気的に接続する別の電極を形成し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス（ＥＬ）検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記異常なマイクロ発光ダイオードを１回目の選択除去プロセスによって除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記検査に合格したマイクロ発光ダイオードを１回目の移載プロセスによって第１容器内に移載し、前記第１容器内には前記マイクロ発光ダイオードを覆う第１溶液を含み、前記マイクロ発光ダイオードを２回目の移載プロセスによって受取基板に移載することを含む。
前記マイクロＬＥＤ装置の製造方法の有益効果は、以下の通りである。
（１）移載する前に各マイクロ発光ダイオードにエレクトロルミネッセンス（ＥＬ）検査を行うことにより、移載後の修理コストを節約できる。
（２）流体トランスファーは、低コスト、高移載速度の利点を有する。
前記２回目の移載プロセスは、前記第１溶液の流速を変えることによって、前記マイクロ発光ダイオードを前記受取基板に移載してもよい。
前記２回目の移載プロセスは、前記第１溶液の粘度を変えることによって、前記マイクロ発光ダイオードを前記受取基板に移載してもよい。
前記２回目の移載プロセスは、前記受取基板の捕捉率を変えることによって、前記マイクロ発光ダイオードを前記受取基板に移載してもよい。溶液の流速、溶液の粘度、及び前記受取基板の捕捉率を制御することによってマストランスファーを実現できる。
前記マイクロＬＥＤ装置の製造方法は、犠牲層７００をさらに含んでもよい。図９−６、図１０−６、又は図２８−６に示すように、マイクロ発光ダイオードは前記犠牲層７００を介してテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第１容器内に移載してもよい。前記犠牲層７００及びレーザーにより、検査及び移載の速度及び歩留まりを向上させ、生産コストを削減できる。
前記１回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記２回目の移載プロセスで移載されたマイクロ発光ダイオードは、同じ成長基板に由来する。或いは、前記１回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記２回目の移載プロセスで移載されたマイクロ発光ダイオードは、異なる成長基板に由来する。
上記製造方法の利点は以下の通りである。
（１）同じエピタキシャルチップの波長は近似しているため、マストランスファーの速度を上げることができる。
（２）チップ材料の無駄を減らすことができ、ソースチップのダイの使用率を高め、製造コストを削減できる。
前記マイクロＬＥＤ装置の製造方法は、磁性接合層を採用してもよい。前記磁性接合層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記磁性接合層の磁力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスは、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第１容器内に移載してもよい。前記磁性接合層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロＬＥＤ装置の製造方法は、真空吸着層を採用してもよい。前記真空吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記真空吸着層の吸引力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第１容器内に移載してもよい。前記真空吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロＬＥＤ装置の製造方法は、静電吸着層を採用してもよい。前記静電吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記静電吸着層の静電力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第１容器内に移載してもよい。前記静電吸着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロＬＥＤ装置の製造方法は、接着層を採用してもよい。前記接着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記接着層の接着力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記第１容器内に移載してもよい。前記接着層によって、検査及び移載の速度及び歩留まりを向上させ、且つ、生産コストを削減することができる。
前記マイクロＬＥＤ装置の製造方法によれば、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記検査に合格したマイクロ発光ダイオードを前記第１容器内に移載する前記１回目の移載プロセスは第１移載速度を有し、前記マイクロ発光ダイオードを前記受取基板に移載する前記２回目の移載プロセスは第２移載速度を有し、前記第１移載速度は前記第２移載速度より大きく、且つ、前記第１除去速度は前記第２移載速度以上である。
移載速度及び除去速度を制御することによって、マストランスファーの歩留まりを向上させ、且つ、生産コストを削減することができる。
或いは、前記マイクロＬＥＤ装置の製造方法によれば、前記検査に合格したマイクロ発光ダイオードを前記第１容器内に移載する前記１回目の移載プロセスは第１移載速度を有し、前記マイクロ発光ダイオードを前記受取基板に移載する前記２回目の移載プロセスは第２移載速度を有し、前記第１移載速度は前記第２移載速度より大きい。
前記マイクロＬＥＤ装置の製造方法によれば、前記成長基板１００上のマイクロ発光ダイオードの間には第１ピッチＰ１を有し、前記受取基板８３０上のマイクロ発光ダイオードの間には第２ピッチＰ２を有し、前記第２ピッチＰ２は前記第１ピッチＰ１以上である。
或いは、前記マイクロＬＥＤ装置の製造方法によれば、前記成長基板１００上のマイクロ発光ダイオードの間には第１ピッチＰ１を有し、前記受取基板８３０上のマイクロ発光ダイオードの間には第２ピッチＰ２を有し、前記第２ピッチＰ２は前記第１ピッチＰ１より大きい。移載ピッチを制御することによって、その後の生産コストを削減することができる。
上記マイクロＬＥＤ装置の製造方法によれば、前記マイクロ発光ダイオードは、少なくとも赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードからなる配列構造を含む。また、前記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Ｆを形成することをさらに含む。前記壁構造８５０は、マイクロ発光ダイオードディスプレイのコントラストを向上することができる。
前記マイクロ発光ダイオードは、少なくとも紫外線発光ダイオードからなる配列構造を含む。また、上記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う第１蛍光ゲル体Ｆ１を形成し、前記第１蛍光ゲル体Ｆ１は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第２蛍光ゲル体Ｆ２を形成し、前記第２蛍光ゲル体Ｆ２は前記マイクロ発光ダイオードによって励起され、青色光を放出し、前記マイクロ発光ダイオードを覆う第３蛍光ゲル体Ｆ３を形成し、前記第３蛍光ゲル体Ｆ３は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードは、少なくとも青色発光ダイオードからなる配列構造を含む。また、上記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Ｆを形成し、前記マイクロ発光ダイオードは前記光透過性ゲル体Ｆを透過した青色光を放出し、前記マイクロ発光ダイオードを覆う第１蛍光ゲル体Ｆ１を形成し、前記第１蛍光ゲル体Ｆ１は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第３蛍光ゲル体Ｆ３を形成し、前記第３蛍光ゲル体Ｆ３は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードの発光効率は、２５０ルーメン／ワット（ｌｍ／Ｗ）を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力Ｒ９は９０より大きい。
前記マイクロ発光ダイオードの演色評価数は９０より大きい。
前記マイクロ発光ダイオードの平均演色評価数Ｒａは９０より大きい。
本発明の実施形態の他のマイクロ発光ダイオード（マイクロＬＥＤ）装置の製造方法は、成長基板の上に上記マイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第２型半導体層と電気的に接続する電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、第１型半導体層と電気的に接続する別の電極を形成し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス（ＥＬ）検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記異常なマイクロ発光ダイオードを選択的に除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記マイクロ発光ダイオードは、第１色のマイクロ発光ダイオード、第２色のマイクロ発光ダイオード、及び第３色のマイクロ発光ダイオードを含み、検査に合格した前記第１色のマイクロ発光ダイオードを第１容器内に移載し、且つ、前記第１容器を第１サブチャンバー内に配置し、前記第１サブチャンバー内には前記第１色のマイクロ発光ダイオードを覆う溶液を含み、検査に合格した前記第２色のマイクロ発光ダイオードを第２容器内に移載し、且つ、前記第２容器を第２サブチャンバー内に配置し、前記第２サブチャンバー内には前記第２色のマイクロ発光ダイオードを覆う溶液を含み、検査に合格した前記第３色のマイクロ発光ダイオードを第３容器内に移載し、且つ、前記第３容器を第３サブチャンバー内に配置し、前記第３サブチャンバー内には前記第３色のマイクロ発光ダイオードを覆う溶液を含み、流体トランスファーシステムを介して、前記第１色のマイクロ発光ダイオード、前記第２色のマイクロ発光ダイオード、及び前記第３色のマイクロ発光ダイオードを、それぞれ、受取基板に移載することを含む。
前記マイクロＬＥＤ装置の製造方法の有益効果は、以下の通りである。
（１）移載する前に各マイクロ発光ダイオードにエレクトロルミネッセンス（ＥＬ）検査を行うことにより、移載後の修理コストを節約できる。
（２）流体トランスファーは、低コスト、高移載速度の利点を有する。
（３）前記第１サブチャンバー、前記第２サブチャンバー、及び前記第３サブチャンバーの設計により、異なる色のマイクロ発光ダイオードをそれぞれバッチ移載することができ、生産速度を向上することができる。
前記受取基板上は複数の凹部を有し、且つ、前記受取基板内にはプログラムで制御可能な複数の引力層が配置されている。前記引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体中のマイクロ発光ダイオードを捕捉できる。また、前記流体トランスファーシステムは、第１サブチャンバー、第２サブチャンバー、及び第３サブチャンバーを備える。前記第１サブチャンバー内には、複数の第１色のマイクロ発光ダイオード、溶液、第１バルブ、及び第１入力ポートを含む。前記第１バルブが開かれると、複数の前記第１色のマイクロ発光ダイオードは、前記第１入力ポートから注入された前記溶液によって下方へ流され、前記第１バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記受取基板上の対応する凹部に流れ込む。前記第１色のマイクロ発光ダイオードは、前記受取基板上の前記引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第１色のマイクロ発光ダイオードと同じ形を有する。こうして前記第１色のマイクロ発光ダイオードを前記受取基板上に移載することは完成される。
前記第２サブチャンバー内には、複数の第２色のマイクロ発光ダイオード、溶液、第２バルブ、及び第２入力ポートを含む。前記第２バルブが開かれると、複数の前記第２色のマイクロ発光ダイオードは、前記第２入力ポートから注入された前記溶液によって下方へ流され、前記第２バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記受取基板上の対応する凹部に流れ込む。前記第２色のマイクロ発光ダイオードは、前記受取基板上の前記引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第２色のマイクロ発光ダイオードと同じ形を有する。こうして前記第２色のマイクロ発光ダイオードを前記受取基板上に移載することは完成される。
前記マイクロＬＥＤ装置の製造方法の有益効果は、以下の通りである。
（１）移載する前に各マイクロ発光ダイオードにエレクトロルミネッセンス（ＥＬ）検査を行うことにより、移載後の修理コストを節約できる。
（２）流体トランスファーは、低コスト、高移載速度の利点を有する。
（３）前記第１サブチャンバー、前記第２サブチャンバー、及び前記第３サブチャンバーの設計により、異なる色のマイクロ発光ダイオードをそれぞれバッチ移載するという利点を有し、生産速度を向上することができる。
（４）凹部に自己整列する設計により、生産コストを削減できる。
前記第３サブチャンバー内には、複数の第３色のマイクロ発光ダイオード、溶液、第３バルブ、及び第３入力ポートを含む。前記第３バルブが開かれると、複数の前記第３色のマイクロ発光ダイオードは、前記第３入力ポートから注入された前記溶液によって下方へ流され、前記第３バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記受取基板上の対応する凹部に流れ込む。前記第３色のマイクロ発光ダイオードは、前記受取基板上の前記引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第３色のマイクロ発光ダイオードと同じ形を有する。こうして前記第３色のマイクロ発光ダイオードを前記受取基板上に移載することは完成される。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流制限領域２０１と、を含む。前記第１電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記第２型半導体層１０２の上面Ｕ６、及び前記第１電流制限領域２０１の上面Ｕ１は、同一平面にある。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流制限領域２０１を覆う。また、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。また、前記マイクロＬＥＤ装置は、別の電極３０４をさらに含んでもよい。前記別の電極３０４は、前記第１型半導体層１０１及び前記第２型半導体層１０２の上に位置し、且つ、前記第１型半導体層１０１と電気的に接続する。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。なお、前記マイクロＬＥＤ装置は、第５電流ブロック領域５０５をさらに含んでもよい。前記第５電流ブロック領域５０５は、前記透明電極３０１を覆い、且つ、前記電極３０２と前記別の電極３０４とを絶縁させる。前記別の電極３０４は第４幅Ｔ４を有し、前記電極３０２は第５幅Ｔ５を有し、前記第４幅Ｔ４は前記第５幅Ｔ５以上である。前記別の電極３０４と前記第１型半導体層１０１との接触面は第３幅Ｔ３を有し、前記第３幅Ｔ３は前記第４幅Ｔ４より小さい。
前記第１電流制限領域２０１は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
前記第１電流制限領域２０１は、１μｍ以上の第１幅Ｔ１を有する。
前記マイクロＬＥＤ装置は、エッチング溝部１０５を含んでもよい。前記溝部１０５は、前記第２型半導体層１０２及び前記発光層１０３の一部を除去することによって形成され、且つ、前記溝部１０５は、前記第１型半導体層１０１を露出させる。前記溝部１０５は第７深さＤ７を有し、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は前記第７深さＤ７以下である。前記マイクロＬＥＤ装置は、フリップチップ構造の特徴を有する。また、前記マイクロＬＥＤ装置は、第５電流ブロック領域５０５をさらに含み、前記第５電流ブロック領域５０５は前記エッチング溝部１０５の側壁に位置する。
前記第１型半導体層１０１、前記第２型半導体層１０２、及び前記発光層１０３は、エピタキシャル厚さＥ１を有し、前記エピタキシャル厚さＥ１は１０μｍより小さい
前記マイクロＬＥＤ装置は、第６電流ブロック領域５０６を含んでもよい。前記第６電流ブロック領域５０６は、前記第２型半導体層１０２の側壁、前記発光層１０３の側壁、及び前記第１型半導体層１０１の側壁を覆い、且つ、前記第６電流ブロック領域５０６は前記第１電流制限領域２０１を囲む。
前記マイクロＬＥＤ装置は、第４電流制限領域２０４を含んでもよい。前記第４電流制限領域２０４は、前記第１電流制限領域２０１に囲まれ、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第４電流制限領域２０４は第４深さＤ４を有し、前記第１深さＤ１は前記第４深さＤ４に等しい。また、前記第４電流制限領域２０４は、イオン注入技術によって形成される。前記第４電流制限領域２０４の上面Ｕ４、及び前記第２型半導体層１０２の上面Ｕ６は、同一平面にある。前記第５電流制限領域２０５は、イオン注入技術によって形成される。前記第５電流制限領域２０５の上面Ｕ５、及び前記第２型半導体層１０２の上面Ｕ６は、同一平面にある。
前記マイクロＬＥＤ装置は、第５電流制限領域２０５を含んでもよい。前記第５電流制限領域２０５は、前記第１電流制限領域２０１に囲まれ、前記第１電流制限領域２０１は第１深さＤ１を有し、前記第５電流制限領域２０５は第５深さＤ５を有し、前記第１深さＤ１は前記第５深さＤ５に等しく、且つ、前記第５電流制限領域２０５は前記エッチング溝部１０５を囲む。
前記マイクロＬＥＤ装置は、第４電流ブロック領域５０４を含んでもよい。前記第４電流ブロック領域５０４は、前記第１電流制限領域２０１に囲まれ、且つ、前記第２型半導体層１０２と直接接触する。
前記第１電流制限領域２０１の周辺は、第１長さＳ１、第２長さＳ２、第３長さＳ３、及び第４長さＳ４を有する。前記第１長さＳ１、前記第２長さＳ２、前記第３長さＳ３、及び前記第４長さＳ４は、それぞれ、１００μｍ以下である。
前記第１電流制限領域２０１の周辺は、第１長さＳ１、第２長さＳ２、第３長さＳ３、及び第４長さＳ４を有する。前記第１長さＳ１、前記第２長さＳ２、前記第３長さＳ３、及び前記第４長さＳ４の合計は、４００μｍ以下である。
前記マイクロ発光ダイオードの発光効率は、２５０ルーメン／ワット（ｌｍ／Ｗ）を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力Ｒ９は９０より大きい。
前記マイクロ発光ダイオードの演色評価数は９０より大きい。
前記マイクロ発光ダイオードの平均演色評価数Ｒａは９０より大きい。
前記第１電流制限領域２０１の周囲長は４００μｍ以下である。或いは、前記第１電流制限領域２０１の周囲長は２００μｍ以下である。或いは、前記第１電流制限領域２０１の周囲長は１００μｍ以下である。或いは、前記第１電流制限領域２０１の周囲長は５０μｍ以下である。或いは、前記第１電流制限領域２０１の周囲長は２０μｍ以下である。
上記のイオン注入技術で使用される材料は、例えば、Ｈ＋、Ｈｅ＋、Ｎ＋、Ｆ＋、Ｍｇ＋、Ａｒ＋、Ｚｎ＋、Ｏ＋、Ｓｉ＋、Ｐ＋、Ｂｅ＋、Ｃ＋、Ｂ＋、Ｐ＋、Ａｓ＋、Ｓｂ＋、Ｔｅ＋、Ｆｅ＋、Ｃｏ＋、Ｓｎ＋、Ｚｒ＋、Ａｇ＋、Ａｕ＋、Ｔｉ＋、Ａｌ＋、又はそれらの組み合わせを含んでもよいが、それらに限定されない。前記イオン注入技術は、最初にイオンを質量分析器に通過して磁場によって不要なイオンを除去し、次に選択されたドーピングイオンが加速器に入り、電場によって加速して高エネルギーを持たせ、続いて、高エネルギーのイオンビームが縦方向及び横方向のスキャナーを通過し、半導体に打ち込み、ドーピングイオンのプリデポジジョンを実行する。ドーピングイオンのプリデポジジョンを実行する際に、プリデポジジョンのドーピング濃度は、イオンビームの電流強度及び注入時間によって制御でき、また、半導体内のドーパントの分布は、イオンが加速によって得られたエネルギーを介して調整できるため、半導体中のドーピングイオンの濃度及び分布を精確に制御できる。イオン注入した後、高速熱処理（ＲＴＡ）又は高温炉管（Ｆｕｒｎａｃｅ）による活性化アニールを行い、衝突による格子の欠陥及び乱れを修復し、注入されたイオン及び半導体の原子を再結晶化させ、注入されたイオンが新しい格子の主原子の位置に配置できる。
上記マイクロ発光ダイオードの前記第１型半導体層１０１、前記第２型半導体層１０２、及び前記発光層１０３は、任意の材料を含んでもよく、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、リン化ガリウム（ＧａＰ）、リン化アルミニウム（ＡｌＰ）、リン化アルミニウムガリウム（ＡｌＧａＰ）、ヒ化アルミニウム（ＡｌＡｓ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、リン化アルミニウムインジウムガリウム（ＡｌＩｎＧａＰ）、ヒ化アルミニウムインジウムガリウム（ＡｌＩｎＧａＡｓ）、セレン化亜鉛（ＺｎＳｅ）、酸化亜鉛（ＺｎＯ）、又はそれらの合金を挙げられるが、それらに限定されない。
上記マイクロ発光ダイオードの各マイクロ発光ダイオードは、独立して制御できる。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置の製造方法は、成長基板の上に上記マイクロ発光ダイオードを形成することを含み、マイクロ発光ダイオードを形成するステップは、第２型半導体層と電気的に接続する電極を形成し、第１型半導体層と電気的に接続する別の電極を形成し、マイクロ発光ダイオードをテスト基板と接合し、前記成長基板を除去し、電圧源を提供して各マイクロ発光ダイオードにエレクトロルミネッセンス（ＥＬ）検査を行い、且つ、異常なマイクロ発光ダイオードの位置を記録し、前記マイクロ発光ダイオードを移載基板に移載し、前記異常なマイクロ発光ダイオードを１回目の選択除去プロセスによって除去し、且つ、検査に合格したマイクロ発光ダイオードを残し、前記検査に合格したマイクロ発光ダイオードを１回目の移載プロセスによって永久基板上に移載し、且つ、前記除去された異常なマイクロ発光ダイオードの空孔を前記永久基板上に残し、前記永久基板上の空孔を２回目の移載プロセスによって埋めることを含む。
前記マイクロＬＥＤ装置の製造方法は、犠牲層７００をさらに含んでもよい。図９−６、図１０−６、又は図２８−６に示すように、マイクロ発光ダイオードは前記犠牲層７００を介してテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、レーザーを導入して前記犠牲層７００の接着性を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記１回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記２回目の移載プロセスで移載されたマイクロ発光ダイオードは、異なる成長基板に由来する。前記マイクロＬＥＤ装置の製造方法は、磁性接合層をさらに含んでもよい。前記磁性接合層を介してマイクロ発光ダイオードはテスト基板と一時的に接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記磁性接合層の磁力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記磁性接合層の磁力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
前記１回目の移載プロセスで移載されたマイクロ発光ダイオード及び前記２回目の移載プロセスで移載されたマイクロ発光ダイオードは、同じ成長基板に由来してもよい。
前記マイクロＬＥＤ装置の製造方法は、真空吸着層をさらに含んでもよい。前記真空吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記真空吸着層の吸引力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記真空吸着層の吸引力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
或いは、前記マイクロＬＥＤ装置の製造方法は、静電吸着層をさらに含んでもよい。前記静電吸着層を介してマイクロ発光ダイオードはテスト基板と接合する。また、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記静電吸着層の静電力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記静電吸着層の静電力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
或いは、前記マイクロＬＥＤ装置の製造方法は、接着層をさらに含んでもよい。前記接着層を介してマイクロ発光ダイオードはテスト基板と接合する。前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスには、前記接着層の接着力を変えることによって、前記異常なマイクロ発光ダイオードを前記テスト基板から除去してもよい。前記１回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。前記２回目の移載プロセスには、前記接着層の接着力を変えることによって、前記マイクロ発光ダイオードを前記テスト基板から前記永久基板に移載してもよい。
前記マイクロＬＥＤ装置の製造方法において、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第１移載速度は前記第２移載速度より大きく、且つ、前記第１除去速度は前記第２移載速度以上である。
前記マイクロＬＥＤ装置の製造方法において、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第１移載速度は前記第２移載速度より大きい。
前記マイクロＬＥＤ装置の製造方法において、前記成長基板１００上のマイクロ発光ダイオードの間には第１ピッチＰ１を有し、前記移載基板８０１上のマイクロ発光ダイオードの間には第２ピッチＰ２を有し、前記永久基板８２０上のマイクロ発光ダイオードの間には第３ピッチＰ３を有し、前記第２ピッチＰ２は前記第１ピッチＰ１以上であり、前記第３ピッチＰ３は前記第２ピッチＰ２以上である。
或いは、前記マイクロＬＥＤ装置の製造方法において、前記成長基板１００上のマイクロ発光ダイオードの間には第１ピッチＰ１を有し、前記移載基板８０１上のマイクロ発光ダイオードの間には第２ピッチＰ２を有し、前記永久基板８２０上のマイクロ発光ダイオードの間には第３ピッチＰ３を有し、前記第２ピッチＰ２は前記第１ピッチＰ１より大きく、前記第３ピッチＰ３は前記第２ピッチＰ２より大きい。
前記マイクロ発光ダイオードは、少なくとも赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードからなる配列構造を含む。前記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Ｆを形成することをさらに含む。
任意で、前記マイクロ発光ダイオードは、少なくとも紫外線発光ダイオードからなる配列構造を含む。上記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う第１蛍光ゲル体Ｆ１を形成し、前記第１蛍光ゲル体Ｆ１は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第２蛍光ゲル体Ｆ２を形成し、前記第２蛍光ゲル体Ｆ２は前記マイクロ発光ダイオードによって励起され、青色光を放出し、前記マイクロ発光ダイオードを覆う第３蛍光ゲル体Ｆ３を形成し、前記第３蛍光ゲル体Ｆ３は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
任意で、前記マイクロ発光ダイオードは、少なくとも青色発光ダイオードからなる配列構造を含む。上記マイクロＬＥＤ装置の製造方法は、前記マイクロ発光ダイオードの間に位置する壁構造８５０を形成し、前記マイクロ発光ダイオードを覆う光透過性ゲル体Ｆを形成し、前記マイクロ発光ダイオードは前記光透過性ゲル体Ｆを透過した青色光を放出し、前記マイクロ発光ダイオードを覆う第１蛍光ゲル体Ｆ１を形成し、前記第１蛍光ゲル体Ｆ１は前記マイクロ発光ダイオードによって励起され、赤色光を放出し、前記マイクロ発光ダイオードを覆う第３蛍光ゲル体Ｆ３を形成し、前記第３蛍光ゲル体Ｆ３は前記マイクロ発光ダイオードによって励起され、緑色光を放出することをさらに含む。
前記マイクロ発光ダイオードの発光効率は、２５０ルーメン／ワット（ｌｍ／Ｗ）を超えている。
前記マイクロ発光ダイオードの演色評価数の赤色を示す能力Ｒ９は９０より大きい。
前記マイクロ発光ダイオードの演色評価数は９０より大きい。
前記マイクロ発光ダイオードの平均演色評価数Ｒａは９０より大きい。
前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記第１移載速度は１００万個マイクロ発光ダイオード／時間（Ｍｉｌｌｉｏｎ Ｍｉｃｒｏ−ＬＥＤｓ／ｈｏｕｒ）より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記第１移載速度は１０００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記第１移載速度は２０００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記第１移載速度は１億個マイクロ発光ダイオード／時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記第１移載速度は２億個マイクロ発光ダイオード／時間より大きい。
或いは、前記検査に合格したマイクロ発光ダイオードを前記永久基板上に移載する前記１回目の移載プロセスは第１移載速度を有し、前記第１移載速度は５億個マイクロ発光ダイオード／時間より大きい。
前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記第１除去速度は１００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記第１除去速度は１０００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記第１除去速度は２０００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記第１除去速度は１億個マイクロ発光ダイオード／時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記第１除去速度は２億個マイクロ発光ダイオード／時間より大きい。
或いは、前記異常なマイクロ発光ダイオードを除去する前記１回目の選択除去プロセスは第１除去速度を有し、前記第１除去速度は５億個マイクロ発光ダイオード／時間より大きい。
前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第２移載速度は１００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第２移載速度は１０００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第２移載速度は２０００万個マイクロ発光ダイオード／時間より大きい。
或いは、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第２移載速度は１億個マイクロ発光ダイオード／時間より大きい。
或いは、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第２移載速度は２億個マイクロ発光ダイオード／時間より大きい。
或いは、前記永久基板上の空孔を埋める前記２回目の移載プロセスは第２移載速度を有し、前記第２移載速度は５億個マイクロ発光ダイオード／時間より大きい。
上記マイクロＬＥＤ装置の製造方法において、前記成長基板１００の材料は、例えば、ケイ素、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、及びヒ化ガリウム（ＧａＡｓ）を含んでもよいが、それらに限定されない。
上記マイクロＬＥＤ装置の製造方法において、各マイクロ発光ダイオードは、独立して制御してもよい。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第１型半導体層１０１の下に位置する磁性層と、前記第２型半導体層１０２、及び前記発光層１０３の周辺側壁領域に位置する側壁電流制限領域と、を含み、前記側壁電流制限領域の上面、及び前記第２型半導体層１０２の上面は、同一平面にあり、前記側壁電流制限領域の周囲長は、４００μｍ以下である。
上記構造によれば、前記マイクロＬＥＤ装置の有益効果は、マイクロ発光ダイオードが磁気的特徴を有し、側壁電流制限領域が側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロＬＥＤ装置は、第２電流制限領域２０２をさらに含んでもよい。前記第２電流制限領域２０２は、前記側壁電流制限領域に囲まれ、前記側壁電流制限領域及び前記第２電流制限領域２０２の最短距離は５０μｍ以下である。前記第２電流制限領域２０２は、前記第２型半導体層１０２の中間に位置する。前記磁性層は、半導体層、導体層、及び酸化層を含んでもよく、エピタキシャルドーピング、イオン注入、拡散、又は薄膜蒸着によって形成されてもよい。エピタキシャルドーピング、イオン注入、拡散、又は薄膜蒸着の磁性材料は、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、テルビウム（Ｔｂ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、サマリウム（Ｓｍ）、銅（Ｃｕ）、クロム（Ｃｒ）、又はそれらの組み合わせを含んでもよい。前記発光層１０３は、単層量子井戸（ｑｕａｎｔｕｍ ｗｅｌｌ）構造又は多層量子井戸構造を含む。或いは、前記発光層１０３は、単層量子細線（ｑｕａｎｔｕｍ ｗｉｒｅ）構造又は多層量子細線構造を含む。或いは、前記発光層１０３は、単層量子ドット（ｑｕａｎｔｕｍ ｄｏｔ）構造又は多層量子ドット構造を含む。また、前記第２型半導体層１０２の上面、前記側壁電流制限領域の上面、及び前記第２電流制限領域２０２の上面は、同一平面にある。前記第２電流制限領域２０２は、イオン注入技術によって形成される。前記マイクロＬＥＤ装置は、第３電流制限領域２０３をさらに含んでもよい。前記第３電流制限領域２０３は、前記側壁電流制限領域及び前記第２電流制限領域２０２の間に位置し、且つ、前記第２電流制限領域２０２と接触する。前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記側壁電流制限領域及び前記第３電流制限領域２０３を覆う。なお、前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触する。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。前記第３電流制限領域２０３の上面、及び前記側壁電流制限領域の上面は、同一平面にある。前記第３電流制限領域２０３は、イオン注入技術によって形成される。前記第２電流制限領域２０２は第２深さＤ２を有し、前記第３電流制限領域２０３は第３深さＤ３を有し、前記第２深さＤ２は前記第３深さＤ３に等しい。前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記側壁電流制限領域を覆う。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記側壁電流制限領域は、イオン注入技術によって形成される。
（１）前記側壁電流制限領域は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）前記第２電流制限領域２０２は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（３）前記第３電流制限領域２０３は、電流分布の均一性を向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
（４）イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
（５）イオン注入技術は、表面の平坦度及び製品の安定性を高めることができる。
前記側壁電流制限領域は、１μｍ以上の第１幅Ｔ１を有する。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第１型半導体層１０１の下に位置する磁性層と、前記第２型半導体層１０２、及び前記発光層１０３の周辺側壁領域に位置する第１電流ブロック領域５０１と、を含み、前記第１電流ブロック領域５０１の周囲長は、４００μｍ以下である。
上記構造を採用することによって、前記マイクロＬＥＤ装置の有益効果は、マイクロ発光ダイオードが磁気的特徴を有し、前記第１電流ブロック領域５０１が側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、様々な利点を有する。
前記マイクロＬＥＤ装置は、第２電流ブロック領域５０２をさらに含んでもよい。前記第２電流ブロック領域５０２は、前記第１電流ブロック領域５０１に囲まれ、前記第１電流ブロック領域５０１及び前記第２電流ブロック領域５０２の最短距離は５０μｍ以下である。また、前記マイクロＬＥＤ装置は、第３電流ブロック領域５０３をさらに含んでもよい。前記第３電流ブロック領域５０３は、前記第１電流ブロック領域５０１に囲まれ、且つ、前記第２電流ブロック領域５０２と接触する。前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、前記第２電流ブロック領域５０２、及び前記第３電流ブロック領域５０３を覆う。前記第２電流ブロック領域５０２は中空リング形状であり、且つ、１μｍ以上の中空幅Ｏ２を有する。前記第２電流ブロック領域５０２は、前記第２型半導体層１０２の中間に位置する。前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触する。また、前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。前記電極延伸部３０３の幅は、前記第３電流ブロック領域５０３の幅より小さい。さらに、前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１、及び前記第２電流ブロック領域５０２を覆う。前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。前記マイクロＬＥＤ装置は、電極延伸部３０３をさらに含んでもよい。前記電極延伸部３０３は、前記透明電極３０１の上に位置し、且つ、前記電極３０２と電気的に接続する。
前記第１電流ブロック領域５０１の幅Ｔ２は、１μｍ以上である。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺側壁領域と直接接触する側壁電流制限領域２０１と、を含み、前記側壁電流制限領域２０１は、上面２０１−ｕｐ、底面２０１−ｄｏｗｎ、外面２０１−ｏｕｔ、及び内面２０１−ｉｎをさらに含み、前記第２型半導体層１０２は、上面１０２−ｕｐ、及び外面１０２−ｏｕｔをさらに含み、前記側壁電流制限領域２０１の周囲長は、４００μｍ以下である。
上記構造を採用することによって、以下の有益効果が得られる。
（１）前記側壁電流制限領域２０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、様々な利点を有する。
前記第２型半導体層１０２の上面１０２−ｕｐ、及び前記側壁電流制限領域２０１の上面２０１−ｕｐは、同一平面にある。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記側壁電流制限領域２０１を覆う。前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２型半導体層１０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。
前記側壁電流制限領域２０１は、イオン注入技術によって形成される。イオン注入技術は、側壁の平坦度及び製品の安定性を高めることができる。
前記側壁電流制限領域２０１は、１μｍ以上の第１幅Ｔ１を有する。
前記マイクロＬＥＤ装置は、バック電極３０４をさらに含んでもよい。前記バック電極３０４は、前記第１型半導体層１０１の下に位置し、且つ、前記第１型半導体層１０１と電気的に接続する。
前記側壁電流制限領域２０１の上面２０１−ｕｐには上面低導電率領域iＬ−ｕｐを有し、前記第２型半導体層１０２の上面１０２−ｕｐには上面高導電率領域iＨ−ｕｐを有し、導電率分布は、前記上面低導電率領域iＬ−ｕｐから前記上面高導電率領域iＨ−ｕｐに向かって徐々に増加し、これによって、表面リーク電流及び側壁リーク電流の低減に役立ち、マイクロ発光ダイオードの発光効率を向上させることができる。
前記側壁電流制限領域２０１の外面２０１−ｏｕｔには側壁低導電率領域iＬ−ｏｕｔを有し、前記第２型半導体層１０２の外面１０２−ｏｕｔには側壁高導電率領域iＨ−ｏｕｔを有し、導電率分布は、前記側壁低導電率領域iＬ−ｏｕｔから前記側壁高導電率領域iＨ−ｏｕｔに向かって徐々に増加する。
前記側壁電流制限領域２０１の上面２０１−ｕｐは第１表面粗さＲＳ−２０１−ｕｐを有し、前記第１表面粗さＲＳ−２０１−ｕｐは１０ｎｍ以下である。
前記第２型半導体層１０２の上面１０２−ｕｐは第２表面粗さＲＳ−１０２−ｕｐを有し、前記第２表面粗さＲＳ−１０２−ｕｐは１０ｎｍ以下である。
或いは、前記側壁電流制限領域２０１の上面２０１−ｕｐは第１表面粗さＲＳ−２０１−ｕｐを有し、前記第２型半導体層１０２の上面１０２−ｕｐは第２表面粗さＲＳ−１０２−ｕｐを有し、前記第１表面粗さＲＳ−２０１−ｕｐは前記第２表面粗さＲＳ−１０２−ｕｐ以上である。
前記側壁電流制限領域２０１の外面２０１−ｏｕｔは第３表面粗さＲＳ−２０１−ｏｕｔを有し、前記第３表面粗さＲＳ−２０１−ｏｕｔは１０ｎｍより大きい。
前記第２型半導体層１０２の外面１０２−ｏｕｔは第４表面粗さＲＳ−１０２−ｏｕｔを有し、前記第４表面粗さＲＳ−１０２−ｏｕｔは１０ｎｍより大きい。
或いは、前記側壁電流制限領域２０１の外面２０１−ｏｕｔは第３表面粗さＲＳ−２０１−ｏｕｔを有し、前記第２型半導体層１０２の外面１０２−ｏｕｔは第４表面粗さＲＳ−１０２−ｏｕｔを有し、前記第３表面粗さＲＳ−２０１−ｏｕｔは前記第４表面粗さＲＳ−１０２−ｏｕｔ以上である。
任意で、前記側壁電流制限領域２０１の上面２０１−ｕｐは第１表面粗さＲＳ−２０１−ｕｐを有し、前記側壁電流制限領域２０１の外面２０１−ｏｕｔは第３表面粗さＲＳ−２０１−ｏｕｔを有し、前記第１表面粗さＲＳ−２０１−ｕｐは前記第３表面粗さＲＳ−２０１−ｏｕｔ以上である。
任意で、前記第２型半導体層１０２の上面１０２−ｕｐは第２表面粗さＲＳ−１０２−ｕｐを有し、前記第２型半導体層１０２の外面１０２−ｏｕｔは第４表面粗さＲＳ−１０２−ｏｕｔを有し、前記第２表面粗さＲＳ−１０２−ｕｐは前記第４表面粗さＲＳ−１０２−ｏｕｔ以上である。
上記の任意の実施形態の利点は、表面粗さ及び側壁粗さを制御することによってリーク電流を低減させることができ、マイクロ発光ダイオードの発光効率を向上させることができる。
前記側壁電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は１μｍより小さい。或いは、前記側壁電流制限領域２０１は第１深さＤ１を有し、前記第１深さＤ１は１μｍ以上である。
前記側壁電流制限領域２０１は、前記発光層１０３の側壁領域１０３−ｏｕｔをさらに含む。
前記側壁電流制限領域２０１は、前記発光層１０３の他の側壁領域をさらに含む。
前記側壁電流制限領域２０１は、前記発光層１０３の側壁領域１０３−ｏｕｔ、及び前記第１型半導体層１０１の側壁領域１０１−ｏｕｔをさらに含む。
上記の任意の実施形態の利点は、側壁電流制限領域の深さを制御することによって、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を向上することができる。
任意で、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１は９０°より小さい鋭角であり、前記第２夾角Θ２は９０°より大きい鈍角である。
任意で、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１は９０°より大きい鈍角であり、前記第２夾角Θ２は９０°より小さい鋭角である。
任意で、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１、及び前記第２夾角Θ２は直角（９０°）に近い。
任意で、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１、及び前記第２夾角Θ２は直角（９０°）である。
任意で、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１、及び前記第２夾角Θ２は９０°より大きい鈍角である。
任意で、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記外面２０１−ｏｕｔとは、第１夾角Θ１を成しており、前記側壁電流制限領域２０１の前記上面２０１−ｕｐと前記側壁電流制限領域２０１の前記内面２０１−ｉｎとは、第２夾角Θ２を成しており、前記第１夾角Θ１、及び前記第２夾角Θ２は９０°より小さい鋭角である。
本発明の他の実施形態のマイクロ発光ダイオード（マイクロＬＥＤ）装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、前記第２型半導体層１０２の周辺及び側壁領域に位置する第１電流ブロック領域５０１と、を含み、前記第１電流ブロック領域５０１の周囲長は、４００μｍ以下である。
上記構造を採用することによって、以下の有益効果が得られる。
（１）前記第１電流ブロック領域５０１は、側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
（２）周囲長は４００μｍより小さいため、マイクロ発光ダイオードのサイズスケールを満たし、様々な利点を有する。
前記第１電流ブロック領域５０１は、少なくとも前記第１型半導体層１０１の側壁、前記第２型半導体層１０２の側壁、及び前記発光層１０３の側壁を覆う。任意で、その他の実施態様は以下の通りである。
前記第１電流ブロック領域５０１は、前記第２型半導体層１０２の側壁、及び前記発光層１０３の側壁のみを覆う。
前記第１電流ブロック領域５０１は、前記第２型半導体層１０２の側壁のみを完全に覆う。
前記第１電流ブロック領域５０１は、前記第２型半導体層１０２の側壁を部分的に覆う。
前記第１電流ブロック領域５０１は、前記発光層１０３の側壁を完全に覆う。
前記第１電流ブロック領域５０１は、前記発光層１０３の側壁を部分的に覆う。
前記第１電流ブロック領域５０１は、前記第１型半導体層１０１の側壁を完全に覆う。
前記第１電流ブロック領域５０１は、前記第１型半導体層１０１の側壁を部分的に覆う。
上記マイクロＬＥＤ装置において、前記第１電流ブロック領域５０１の深さ及び範囲を制御することによって、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記マイクロＬＥＤ装置は、透明電極３０１をさらに含んでもよい。前記透明電極３０１は、前記第２型半導体層１０２の上に位置し、且つ、前記第２型半導体層１０２と電気的に接続し、且つ、前記透明電極３０１は、前記第１電流ブロック領域５０１を覆う。また、前記透明電極３０１の上面３０１−ｕｐには上面高導電率領域iＨ−ｕｐを有し、前記第１電流ブロック領域５０１の上面５０１−ｕｐには上面低導電率領域iＬ−ｕｐを有し、導電率分布は、前記上面低導電率領域iＬ−ｕｐから前記上面高導電率領域iＨ−ｕｐに向かって徐々に増加する。
前記マイクロＬＥＤ装置は、電極３０２をさらに含んでもよい。前記電極３０２は、前記第２型半導体層１０２の上に位置し、且つ、前記透明電極３０１と電気的に接続し、且つ、前記電極３０２は、前記第２電流制限領域２０２と直接接触し、これによって、電極剥離を防ぎ、製品の安定性を向上させることができる。前記透明電極３０１は、高い光透過率を有し、マイクロ発光ダイオードの発光効率を高める。
前記第１電流ブロック領域５０１は、誘電材料から構成される。
前記第１電流ブロック領域５０１の幅は、１μｍ以上である。
側壁領域を覆う前記第１電流ブロック領域５０１は厚さＨ１を有し、上面領域を覆う前記第１電流ブロック領域５０１は厚さＨ２を有し、前記厚さＨ１は、前記厚さＨ２より大きく、より小さく、又は等しい。側壁領域を覆う前記第１電流ブロック領域５０１はアーク状（Ａｒｃ）を有する。前記第１電流ブロック領域５０１の幾何形状を制御することによって、側壁リーク電流を低減する効果をより向上させ、マイクロ発光ダイオードの発光効率を高めることができる。
前記第１電流ブロック領域５０１の上面５０１−ｕｐ及び外面５０１−ｏｕｔに関して、任意の実施態様は以下の通りである。
前記第１電流ブロック領域５０１の上面５０１−ｕｐは第１表面粗さＲＳ−５０１−ｕｐを有し、前記第１表面粗さＲＳ−５０１−ｕｐは１０ｎｍ以下である。
前記第１電流ブロック領域５０１の外面５０１−ｏｕｔは第２表面粗さＲＳ−５０１−ｏｕｔを有し、前記第２表面粗さＲＳ−５０１−ｏｕｔは１０ｎｍ以下である。
前記第１電流ブロック領域５０１の上面５０１−ｕｐは第１表面粗さＲＳ−５０１−ｕｐを有し、前記第１電流ブロック領域５０１の外面５０１−ｏｕｔは第２表面粗さＲＳ−５０１−ｏｕｔを有し、前記第１表面粗さＲＳ−５０１−ｕｐは前記第２表面粗さＲＳ−５０１−ｏｕｔより大きい。
前記第１電流ブロック領域５０１の上面５０１−ｕｐは第１表面粗さＲＳ−５０１−ｕｐを有し、前記第１電流ブロック領域５０１の外面５０１−ｏｕｔは第２表面粗さＲＳ−５０１−ｏｕｔを有し、前記第１表面粗さＲＳ−５０１−ｕｐは前記第２表面粗さＲＳ−５０１−ｏｕｔに等しい。
前記第１電流ブロック領域５０１の上面５０１−ｕｐは第１表面粗さＲＳ−５０１−ｕｐを有し、前記第１電流ブロック領域５０１の外面５０１−ｏｕｔは第２表面粗さＲＳ−５０１−ｏｕｔを有し、前記第１表面粗さＲＳ−５０１−ｕｐは前記第２表面粗さＲＳ−５０１−ｏｕｔより小さい。
上記マイクロＬＥＤ装置において、前記第１電流ブロック領域５０１の表面粗さ及び側壁粗さを制御することによって、リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
任意で、前記第１電流ブロック領域５０１の上面５０１−ｕｐには上面低導電率領域iＬ−ｕｐを有し、前記第２型半導体層１０２の上面１０２−ｕｐには上面高導電率領域iＨ−ｕｐを有し、導電率分布は、前記上面低導電率領域iＬ−ｕｐから前記上面高導電率領域iＨ−ｕｐに向かって徐々に増加する。
任意で、前記第１電流ブロック領域５０１の外面５０１−ｏｕｔには外面低導電率領域iＬ−ｏｕｔを有し、前記第１電流ブロック領域５０１の上面５０１−ｕｐには上面低導電率領域iＬ−ｕｐを有し、前記外面低導電率領域iＬ−ｏｕｔの導電率は前記上面低導電率領域iＬ−ｕｐの導電率に等しい。
任意で、前記第１電流ブロック領域５０１の外面５０１−ｏｕｔには外面低導電率領域iＬ−ｏｕｔを有し、前記第１電流ブロック領域５０１の上面５０１−ｕｐには上面低導電率領域iＬ−ｕｐを有し、前記外面低導電率領域iＬ−ｏｕｔの導電率は前記上面低導電率領域iＬ−ｕｐの導電率より大きい。
任意で、前記第１電流ブロック領域５０１の外面５０１−ｏｕｔには外面低導電率領域iＬ−ｏｕｔを有し、前記第１電流ブロック領域５０１の上面５０１−ｕｐには上面低導電率領域iＬ−ｕｐを有し、前記外面低導電率領域iＬ−ｏｕｔの導電率は前記上面低導電率領域iＬ−ｕｐの導電率より小さい。
上記マイクロＬＥＤ装置において、表面及び側壁リーク電流を低減させ、マイクロ発光ダイオードの発光効率を高めることができる。
本発明の実施形態は、ディスプレイパネルをさらに含む。前記ディスプレイパネルは、ディスプレイ基板を含み、前記ディスプレイ基板は、マイクロＬＥＤ装置の配列（ａｒｒａｙ）を含む。前記マイクロＬＥＤ（マイクロ発光ダイオード）装置の一部は、側壁電流ブロック領域５０１を有し、前記マイクロＬＥＤ装置の一部は、側壁電流制限領域２０１を有する。
前記側壁電流ブロック領域５０１の形成に関して、以下はいくつかの任意の実施形態である。
前記側壁電流ブロック領域５０１は、原子層化学蒸着システム（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｓｙｓｔｅｍ，ＡＬＤ）技術によって形成されてもよい。
前記側壁電流ブロック領域５０１は、金属有機化学気相蒸着（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｐｈａｓｅ Ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）エピタキシャル再成長技術によって形成されてもよい。
前記側壁電流ブロック領域５０１は、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ，ＭＢＥ）エピタキシャル再成長技術によって形成されてもよい。
前記側壁電流ブロック領域５０１は、プラズマ強化化学蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＰＥＣＶＤ）技術によって形成されてもよい。
前記側壁電流制限領域２０１は、選択的酸化（Ｓｅｌｅｃｔｉｖｅ ｏｘｉｄａｔｉｏｎ）技術によって形成されてもよい。
前記側壁電流制限領域２０１は、熱酸化（Ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ）技術によって形成されてもよい。
前記側壁電流制限領域２０１は、湿式熱酸化（Ｗｅｔ ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ）技術によって形成されてもよい。
前記側壁電流制限領域２０１は、イオン注入（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）技術によって形成されてもよい。
各マイクロＬＥＤ装置の最大幅は、１μｍから１００μｍまでである。
各マイクロＬＥＤ装置は、半導体材料を含む。
各マイクロＬＥＤ装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、を含む。
前記ディスプレイパネルは、マイクロＬＥＤ装置の配列を切り替え及び駆動するために使用される回路をさらに含み、また、マイクロコントローラーチップ配列をさらに含む。各マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する。
本発明の実施形態は、可撓性ディスプレイ（ｆｌｅｘｉｂｌｅ ｄｉｓｐｌａｙ）をさらに提供する。前記可撓性ディスプレイは、可撓性基板（ｆｌｅｘｉｂｌｅ ｓｕｂｓｔｒａｔｅ）を含み、前記可撓性基板は、マイクロＬＥＤ装置の配列を含む。前記マイクロＬＥＤ装置の一部は、側壁電流ブロック領域５０１を有し、前記マイクロＬＥＤ装置の一部は、側壁電流制限領域２０１を有する。
前記側壁電流ブロック領域５０１は、誘電材料から構成されてもよい。
また、前記側壁電流制限領域２０１は、イオン注入技術によって形成されてもよい。
各マイクロＬＥＤ装置の最大幅は、１μｍから１００μｍまでである。
各マイクロＬＥＤ装置は、半導体材料を含む。
各マイクロＬＥＤ装置は、第１型半導体層１０１と、第２型半導体層１０２と、前記第１型半導体層１０１及び前記第２型半導体層１０２の間に位置する発光層１０３と、を含む。
前記可撓性ディスプレイは、マイクロＬＥＤ装置の配列を切り替え及び駆動するために使用される回路をさらに含んでもよく、また、マイクロコントローラーチップの配列をさらに含んでもよい。各マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する。
前記可撓性基板の材料は、超薄ガラス（Ｕｌｔｒａ−ｔｈｉｎ Ｇｌａｓｓ）、金属箔（Ｍｅｔａｌ Ｆｏｉｌ）、繊維強化複合材料（ｆｉｂｅｒ−ｒｅｉｎｆｏｒｃｅｄ ｃｏｍｐｏｓｉｔｅ ｍａｔｅｒｉａｌ）、プラスチックフィルム、セラミック基板、または上記材料の任意の２つ以上の組み合わせを含んでもよい。前記可撓性基板の厚さは、好ましくは２００μｍより小さく、より好ましくは５０μｍより小さく、最も好ましくは２５μｍから５０μｍまでである。前記金属箔は、例えば、ステンレス鋼（ｓｔａｉｎｌｅｓｓ ｓｔｅｅｌ）、アルミニウム（ａｌｕｍｉｎｕｍ）、ニッケル（ｎｉｃｋｅｌ）、チタン（ｔｉｔａｎｉｕｍ）、ジルコニウム（ｚｉｒｃｏｎｉｕｍ）、銅（ｃｏｐｐｅｒ）、鉄（ｉｒｏｎ）、コバルト（ｃｏｂａｌｔ）、パラジウム（ｐａｌｌａｄｉｕｍ）、または上記の材料の任意の２つ以上の組み合わせを含んでもよい。前記金属箔の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）は、前記超薄ガラスの熱膨張係数に近似する。前記金属箔の表面粗さ（Ｒａ）は１０ｎｍより小さい。前記プラスチックフィルムは、５５０ｎｍの波長で９０％より大きい光透過率（ｌｉｇｈｔ ｔｒａｎｓｍｉｔｔａｎｃｅ）を有する。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ，ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ，ＰＥＮ）、またはポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ，ＰＥＳ）を含んでもよい。前記繊維強化複合材料は、例えば、炭素繊維（ｃａｒｂｏｎ ｆｉｂｅｒｓ）、炭化ケイ素繊維（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｆｉｂｅｒｓ）、またはホウ素フィラメント（ｂｏｒｏｎ ｆｉｌａｍｅｎｔ）を含んでもよい。
本発明の実施形態は、可撓性ディスプレイ（ｆｌｅｘｉｂｌｅ ｄｉｓｐｌａｙ）の製造方法をさらに提供する。前記製造方法は、可撓性基板（ｆｌｅｘｉｂｌｅ ｓｕｂｓｔｒａｔｅ）を提供し、前記可撓性基板の上に、複数のスキャン線を第１方向に平行に配置し、前記可撓性基板の上に、複数のデータ線を第２方向に平行に配置し、前記第１方向と前記第２方向とは直交であり、複数のマイクロ発光ダイオードの配列を配置し、各前記マイクロ発光ダイオードは、対応した前記データ線と電気的に接続し、各前記マイクロ発光ダイオードは、それぞれ前記スキャン線と電気的に接続することを含む。
マイクロＬＥＤ装置の一部は、側壁電流ブロック領域５０１を有し、マイクロＬＥＤ装置の一部は、側壁電流制限領域２０１を有する。
本発明の他の実施形態では、ＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤ装置を実現し、且つイオン注入（Ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）平坦化技術と組み合わせることによってマストランスファーの歩留りを向上させる。ＲＧＢピクセル配列の３Ｄスタッキングによって、予備の発光ダイオードをサブピクセルに配置できるため、デッドピクセルを交換するための製造コストを回避できる。また、サブピクセルの距離を縮めることにより、サブピクセル間の距離は人間の目の最小解像度よりも小さく、デッドピクセルがあったとしても視認し難いため、結局、デッドピクセルの交換技術を要しない。それに、光透過性のエピタキシャル基板とＲＧＢピクセルアレイの３Ｄスタッキングと組み合わせることによってマイクロＬＥＤが実現され、且つ、マストランスファー技術を要せずに、エピタキシャルチップから直接にマイクロＬＥＤディスプレイを形成することが実現される。
先行技術：従来のフリップチップ（Ｆｌｉｐ ｃｈｉｐ）マイクロＬＥＤの構造は図２９に示されており、マイクロＬＥＤの辺長が１００μｍより小さく、従来の製造工程では、辺長１０μｍから１００μｍのものが作られる。
図３０に示すように、サイズが１０μｍ以下に縮小される場合、より小さなピッチを有するマイクロＬＥＤ部品は、エッチング（乾式エッチングまたは湿式エッチングなど）または切断によって定義することができるが、部品の表面及び側壁にはダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）（即ち、結合されていない電子）を形成しやすくなる。ダングリングボンドは非常に高い活性を持ち、トラップセンター（ｔｒａｐ ｃｅｎｔｅｒｓ）を形成しやすく、電子正孔対の再結合を引き起こすことにより、キャリアの寿命を縮め、転換効率を低下する。そのため、マイクロ発光ダイオードの総電流に対するリーク電流の比率を増加し、マイクロ発光ダイオードの発光効率を低下する場合がある。本発明は、イオン注入技術を利用することにより、部品の表面及び側壁の粗さを低減させ、マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減することを実現し、ひいてはマイクロ発光ダイオードの効率を向上させる。
図３０に示すように、サイズが１０μｍ以下に縮小されると、エッチング工程の際に、特にフリップチップ工程またはマストランスファー中に、リッジ領域（Ｒｉｄｇｅ ａｒｅａ）は破損しやすくなる。また、金属バンプ（Ｍｅｔａｌ ｂｕｍｐ）の高さが不均一のため、マストランスファー中に破損を引き起こし、生産歩留りを低下させる場合がある。
図３１に示すように、フリップチップマイクロＬＥＤのサイズは、イオン注入技術によって縮小し、表面平坦度を高めることによってエッチングされたリッジ領域の破損または金属バンプの高さが不均一の問題を解決し、生産歩留りを向上させる。
図３２に示すように、デッドピクセルを交換するための余分なコストを回避するため、少なくとも１セットの予備の発光ダイオードは、イオン注入技術によって構造内に配置する。
図３３−１に示すように、第１エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−１）は、第１エピタキシャル基板Ｓ１の上に形成され、そして、ピッチＰ１を有する第１マイクロ発光ダイオード（Ｍ１）は、フォトリソグラフィ及びエッチング工程によって形成される。図３３−２は、上面図３３−３のＡ−Ａ’線に沿った断面図を示す。
図３４−１及び図３４−２に示すように、イオン注入技術によって、第１マイクロ発光ダイオード（Ｍ１）の上に第１イオン注入領域（Ｉｏｎ−１）及び第１サブピクセル領域（Ｒ１）を定義する。
図３５−１、図３５−２及び図３５−３に示すように、導電層（ＭＬ）は、第１サブピクセル領域（Ｒ１）の上に形成され、図３５−１及び図３５−２は、それぞれ図３５−３のＡ−Ａ’線及びＡ’’−Ａ’’’線に沿った断面図を示す。
図３６−１に示すように、導電層構造（ＭＬ）を有する第１サブピクセル（Ｒ１）は、ボンディングパッド（ＢＬ）を介して第１透明基板（Ｔ１）と電気的に接続し、第１エピタキシャル基板（Ｓ１）は、例えば、エッチングまたはレーザーによって除去される。次に、図３６−２に示すように、機械的構造を強化するために、第１光透過性中間層（Ｂ１）は、第１透明基板（Ｔ１）と第１サブピクセル（Ｒ１）との間に充填される。第１透明基板（Ｔ１）の上に位置する第１マイクロ発光ダイオード（Ｍ１）は、ピッチＰ２を有し、且つピッチＰ１はピッチＰ２に等しい。図３６−２は、第１サブピクセルの配列構造を示す。
図３７−１に示すように、第２エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−２）は、第２エピタキシャル基板Ｓ２の上に形成され、そして、ピッチＰ３を有する第２マイクロ発光ダイオード（Ｍ２）は、フォトリソグラフィ及びエッチング工程によって形成される。図３７−２は、上面図３７−３のＣ−Ｃ’線に沿った断面図を示す。
図３８−１及び図３８−２に示すように、イオン注入技術によって、第２マイクロ発光ダイオード（Ｍ２）の上に第２イオン注入領域の第１区（Ｉｏｎ−２ａ）と第２区（Ｉｏｎ−２ｂ）、及び第２サブピクセル領域（Ｇ１）を定義する。
図３９−１、図３９−２及び図３９−３に示すように、導電層（ＭＬ）は、第２サブピクセル領域（Ｇ１）の上に形成され、図３９−１と図３９−２とは、それぞれ図３９−３のＣ−Ｃ’線及びＣ’’−Ｃ’’’線に沿った断面図を示す。
図４０−１に示すように、導電層構造（ＭＬ）を有する第２サブピクセル（Ｇ１）は、ボンディングパッド（ＢＬ）を介して第２透明基板（Ｔ２）と電気的に接続し、第２エピタキシャル基板（Ｓ２）は、例えば、エッチングまたはレーザーによって除去される。次に、図４０−２に示すように、機械的構造を強化するために、第２光透過性中間層（Ｂ２）は、第２透明基板（Ｔ２）と第２サブピクセル（Ｇ１）との間に充填される。第２透明基板（Ｔ２）の上に位置する第２マイクロ発光ダイオード（Ｍ２）は、ピッチＰ４を有し、且つピッチＰ３はピッチＰ４に等しい。図４０−２は、第２サブピクセルの配列構造を示す。
図４１−１に示すように、第３エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−３）は、第３エピタキシャル基板Ｓ３の上に形成され、そして、ピッチＰ５を有する第３マイクロ発光ダイオード（Ｍ３）は、フォトリソグラフィ及びエッチング工程によって形成される。図４１−２は、上面図４１−３のＥ−Ｅ’線に沿った断面図を示す。
図４２−１及び図４２−２に示すように、イオン注入技術によって、第３マイクロ発光ダイオード（Ｍ３）の上に第３イオン注入領域（Ｉｏｎ−３）及び第３サブピクセル領域（Ｂ１）を定義する。
図４３−１、図４３−２及び図４３−３に示すように、導電層（ＭＬ）は、第３サブピクセル領域（Ｂ１）の上に形成され、図４３−１と図４３−２とは、それぞれ図４３−３のＥ−Ｅ’線及びＥ’’−Ｅ’’’線に沿った断面図を示す。
図４４−１に示すように、導電層構造（ＭＬ）を有する第３サブピクセル（Ｂ１）は、ボンディングパッド（ＢＬ）を介して第３透明基板（Ｔ３）と電気的に接続し、第３エピタキシャル基板（Ｓ３）は、例えば、エッチングまたはレーザーによって除去される。次に、図４４−２に示すように、機械的構造を強化するために、第３光透過性中間層（Ｂ３）は、第３透明基板（Ｔ３）と第３サブピクセル（Ｂ１）との間に充填される。第３透明基板（Ｔ３）の上に位置する第３マイクロ発光ダイオード（Ｍ３）は、ピッチＰ６を有し、且つピッチＰ５はピッチＰ６に等しい。図４４−２は、第３サブピクセルの配列構造を示し、そのうち、Ｐ２＝Ｐ４＝Ｐ６。
図４５−１と図４５−２とに示すように、第１サブピクセル構造、第２サブピクセル構造、及び第３サブピクセル構造は、光透過性接着層のＡ−１とＡ−２とを介してＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤを実現する。図４５−２は、第１ピクセル（Ｐｉｘｅｌ１）の拡大図であり、図４５−３のＧ−Ｇ’線に沿った断面図である。第１サブピクセル領域（Ｒ１）は、第２イオン注入領域の第１区（Ｉｏｎ−２ａ）に等しく、第３サブピクセル領域（Ｂ１）は、第２イオン注入領域の第２区（Ｉｏｎ−２ｂ）に等しく、第２サブピクセル領域（Ｇ１）と第３サブピクセル領域（Ｂ１）との合計は、第１イオン注入領域（Ｉｏｎ−１）に等しい。本発明のＲＧＢピクセル配列の３Ｄスタッキングによって実現されたマイクロＬＥＤは、厚さＤ−１を有する。一実施形態では、厚さＤ−１は５００μｍより小さく、他の好ましい実施形態では、厚さＤ−１は２００μｍより小さく、より好ましい実施形態では、厚さＤ−１は１００μｍより小さく、さらに好ましい実施形態では、厚さＤ−１は５０μｍより小さい。一実施形態では、最も長い波長を有するサブピクセルは最下部に配置され、最も短い波長を有するサブピクセルが最上部に配置されることにより、短い波長のサブピクセルが長い波長のサブピクセルを励起することを回避できる。サブピクセルの発光波長と位置とはこれに限定されない。一実施形態では、本発明のＲＧＢピクセル配列の３Ｄスタッキングによって実現されたマイクロＬＥＤの光透過率は、６０％より大きく、好ましい実施形態では、７０％より大きく、より好ましい実施形態では、８０％より大きく、さらに好ましい実施形態では、９０％より大きい。
本発明の透明基板（Ｔ１、Ｔ２、Ｔ３）は、可撓性基板（ｆｌｅｘｉｂｌｅ ｓｕｂｓｔｒａｔｅ）であってもよく、前記可撓性基板の材料は超薄ガラス（Ｕｌｔｒａ−ｔｈｉｎ Ｇｌａｓｓ）、金属箔（Ｍｅｔａｌ Ｆｏｉｌ）、繊維強化複合材料（ｆｉｂｅｒ−ｒｅｉｎｆｏｒｃｅｄ ｃｏｍｐｏｓｉｔｅ ｍａｔｅｒｉａｌ）、プラスチックフィルム、セラミック基板、または前記の材料の任意の２つ以上の組み合わせを含んでもよい。前記可撓性基板の厚さは、好ましくは２００μｍより小さく、より好ましくは５０μｍより小さく、最も好ましくは２５μｍから５０μｍまでである。
前記金属箔の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）は、薄いガラスの熱膨張係数に近似する。前記透明金属箔の表面粗さＲａは１０ｎｍより小さい。前記プラスチックフィルムは、５５０ｎｍの波長で９０％より大きい光透過率（ｌｉｇｈｔ ｔｒａｎｓｍｉｔｔａｎｃｅ）を有する。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ，ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ，ＰＥＮ）、またはポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ，ＰＥＳ）を含んでもよい。前記繊維強化複合材料は、例えば、炭素繊維（ｃａｒｂｏｎ ｆｉｂｅｒｓ）、炭化ケイ素繊維（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｆｉｂｅｒｓ）、またはホウ素フィラメント（ｂｏｒｏｎ ｆｉｌａｍｅｎｔ）を含んでもよい。
図４６−１及び図４６−２に示す本発明の他の実施形態によれば、Ｒ１−１は第１サブピクセルであり、Ｒ１−２は第１予備のサブピクセルであり、Ｇ１−１は第２サブピクセルであり、Ｇ１−２は第２予備のサブピクセルであり、Ｂ１−１は第３サブピクセルであり、Ｂ１−２は第３予備のサブピクセルである。回路を介して、サブピクセルＲ１−１とＲ１−２との中の１つだけを発光させように制御し、サブピクセルＧ１−１とＧ１−２との中の１つだけを発光させるように制御し、サブピクセルＢ１−１とＢ１−２との中の１つだけを発光させるように制御する。なお、第１サブピクセル（Ｒ１−１）領域と第１予備のサブピクセル（Ｒ１−２）領域との合計は、第２イオン注入領域の第１区（Ｉｏｎ−２ａ）に等しい。第３サブピクセル（Ｂ１−１）領域と第３予備のサブピクセル（Ｂ１−２）領域との合計は、第２イオン注入領域の第２区（Ｉｏｎ−２ｂ）に等しい。第２サブピクセル（Ｇ１−１）領域、第２予備のサブピクセル（Ｇ１−２）領域、第３サブピクセル（Ｂ１−１）領域、及び第３予備のサブピクセル（Ｂ１−２）領域の合計は、第１イオン注入領域（Ｉｏｎ−１）に等しい。
（Ｒ１−１）＋（Ｒ１−２）＝Ｉｏｎ−２ａ
（Ｂ１−１）＋（Ｂ１−２）＝Ｉｏｎ−２ｂ
（Ｇ１−１）＋（Ｇ１−２）＋（Ｂ１−１）＋（Ｂ１−２）＝Ｉｏｎ−１
図４７−１及び図４７−２に示す本発明の他の実施形態によれば、Ｒ１−１は第１サブピクセルであり、Ｒ１−２、Ｒ１−３、Ｒ１−４、Ｒ１−５、及びＲ１−６は全て第１予備のサブピクセルであり、Ｇ１−１は第２サブピクセルであり、Ｇ１−２、Ｇ１−３、及びＧ１−４は全て第２予備のサブピクセルであり、Ｂ１−１は第３サブピクセルであり、Ｂ１−２は第３予備のサブピクセルである。回路を介して、サブピクセルＲ１−１、Ｒ１−２、Ｒ１−３、Ｒ１−４、Ｒ１−５、及びＲ１−６の中の１つだけを発光させるように制御し、サブピクセルＧ１−１、Ｇ１−２、Ｇ１−３、及びＧ１−４の中の１つだけを発光させるように制御し、サブピクセルＢ１−１とＢ１−２との中の１つだけを発光させるように制御する。この設計の利点は、予備のピクセルがより柔軟に利用できることである。
第１サブピクセル（Ｒ１−１）領域と第１予備のサブピクセル（Ｒ１−２）領域との合計は、第２イオン注入領域（Ｉｏｎ−２）に等しい。
（Ｒ１−１）＋（Ｒ１−２）＝Ｉｏｎ−２
（Ｒ１−３）＋（Ｒ１−４）＝（Ｇ１−１）＋（Ｇ１−２）
（Ｒ１−５）＋（Ｒ１−６）＝（Ｇ１−３）＋（Ｇ１−４）＝（Ｂ１−１）＋（Ｂ１−２）
（Ｒ１−１）＋（Ｒ１−２）＋（Ｒ１−３）＋（Ｒ１−４）＝Ｉｏｎ−３
図４８−１及び図４８−２に示す本発明の他の実施形態によれば、Ｒ１−１は第１サブピクセルであり、Ｒ１−２、Ｒ１−３、Ｒ１−４、Ｒ１−５、及びＲ１−６は全て第１予備のサブピクセルであり、Ｇ１−１は第２サブピクセルであり、Ｇ１−２、Ｇ１−３、Ｇ１−４、Ｇ１−５及びＧ１−６は全て第２予備のサブピクセルであり、Ｂ１−１は第３サブピクセルであり、Ｂ１−２、Ｂ１−３、Ｂ１−４、Ｂ１−５、及びＢ１−６は全て第３予備のサブピクセルである。回路を介して、サブピクセルＲ１−１、Ｒ１−２、Ｒ１−３、Ｒ１−４、Ｒ１−５、及びＲ１−６の中の１つだけを発光させるように制御し、サブピクセルＧ１−１、Ｇ１−２、Ｇ１−３、Ｇ１−４、Ｇ１−５、及びＧ１−６の中の１つだけを発光させるように制御し、サブピクセルＢ１−１、Ｂ１−２、Ｂ１−３、Ｂ１−４、Ｂ１−５、及びＢ１−６の中の１つだけを発光させるように制御する。この設計の利点は、予備のピクセルがより柔軟に利用できることである。
（Ｒ１−１）＝（Ｇ１−５）＝（Ｂ１−３）
（Ｒ１−２）＝（Ｇ１−６）＝（Ｂ１−４）
（Ｒ１−３）＝（Ｇ１−１）＝（Ｂ１−５）
（Ｒ１−４）＝（Ｇ１−２）＝（Ｂ１−６）
（Ｒ１−５）＝（Ｇ１−３）＝（Ｂ１−１）
（Ｒ１−６）＝（Ｇ１−４）＝（Ｂ１−２）
図４９−１及び図４９−２に示す本発明の他の実施形態によれば、Ｒ１−１Ａ、Ｒ１−２Ａ、Ｒ１−３Ａ、Ｒ１−４Ａ、Ｒ１−５Ａ、及びＲ１−６Ａは全て第１サブピクセルであり、Ｇ１−１Ａ、Ｇ１−２Ａ、Ｇ１−３Ａ、Ｇ１−４Ａ、Ｇ１−５Ａ、及びＧ１−６Ａは全て第２サブピクセルであり、Ｂ１−１Ａ、Ｂ１−２Ａ、Ｂ１−３Ａ、Ｂ１−４Ａ、Ｂ１−５Ａ、及びＢ１−６Ａは全て第３サブピクセルである。
第１ピクセルはピクセル１Ａからピクセル１Ｆによって構成され、ピクセル１Ａからピクセル１Ｆのいずれかの幅は人間の目の解像度の限界より小さいため、予備のピクセルを要しない。ピクセル１Ａからピクセル１Ｆのいずれかが壊れていたとしても、人間の目がデッドピクセルを認識できないため、デッドピクセルを交換する必要がない。本発明の一実施形態によれば、例えば、モニターの解像度は１４４０×９６０（ピクセル）の場合、１インチあたりのピクセル数は４９４．４８ｐｐｉであり、サブピクセルのドットピッチ（ｄｏｔ ｐｉｔｃｈ）は、０．０５１４ｍｍより小さい。これは、人間の目が通常の視距離で単一のデッドピクセルを認識できないため、予備のピクセルを要しない。本発明の好ましい実施形態では、例えば、モニターの解像度は１９２０×１２８０（ピクセル）の場合、１インチあたりのピクセル数は６５９．３ｐｐｉであり、サブピクセルのドットピッチは０．０３８５ｍｍより小さい。これは、隣接するマイクロ発光ダイオードの任意の１つが故障していたとしても、人間の目が通常の視距離で単一のデッドピクセルを認識できないため、予備のピクセルを要しない。本発明のより好ましい実施形態では、例えば、モニターの解像度は３８４０×２５６０（ピクセル）の場合、１インチあたりのピクセル数は１３１８．６ｐｐｉであり、サブピクセルのドットピッチは、０．０１９３ｍｍより小さい。これは、隣接するマイクロ発光ダイオードの任意の２つが故障していたとしても、人間の目が通常の視距離で単一のデッドピクセルを認識できないため、予備のピクセルを要しない。
図５０に示す本発明の他の実施形態によれば、エピタキシャル基板（Ｓ１）、（Ｓ２）、及び（Ｓ３）は、全て透明基板である。ＲＧＢのマイクロＬＥＤは、透明基板に移載することなく、直接に３Ｄスタッキングを行うことができるため、製造工程を簡素化できる。
図５１に示す本発明の他の実施形態によれば、ピクセルのコントラストを高めるために、ブラックマトリクス（ｂｌａｃｋ ｍａｔｔｒｅｓｓ）層ＢＭをさらに含む。
図５２に示す本発明の他の実施形態によれば、３Ｄスタッキングの精度を改善するために、各マイクロ発光ダイオードは、磁性層（Ｍａｇｎｅｔｉｃ Ｌａｙｅｒ，ＭＬ）をさらに含んでもよい。前記磁性層は、ドーピング（ｄｏｐｉｎｇ）、イオン注入（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）、拡散（ｄｉｆｆｕｓｉｏｎ）、または薄膜蒸着（Ｔｈｉｎ Ｆｉｌｍ Ｄｅｐｏｓｉｔｉｏｎ）等の技術によって形成されてもよい。磁性材料は、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、テルビウム（Ｔｂ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、サマリウム（Ｓｍ）、銅（Ｃｕ）、クロム（Ｃｒ）、またはそれらの組み合わせを含んでもよい。
図５３に示す本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流ブロック領域（Ｃｕｒｒｅｎｔ ｂｌｏｃｋｉｎｇ ａｒｅａ）をさらに含む。前記電流ブロック領域は、マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記電流ブロック領域は、例えば、窒化ケイ素（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）、二酸化ケイ素（ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）、または酸化アルミニウム（Ａｌ２Ｏ３）などの誘電材料から構成される。本発明の側壁領域を覆う第１電流ブロック領域はアーク状（Ａｒｃ）を有する。
図５４に示す本発明の他の実施形態によれば、各マイクロ発光ダイオードの表面及び側壁領域には、電流制限領域（Ｃｕｒｒｅｎｔ ｌｉｍｉｔｉｎｇ ａｒｅａ）をさらに含む。前記電流制限領域は、マイクロ発光ダイオードの非放射再結合を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記電流制限領域は、イオン注入技術によって形成される。
図５５−１に示す本発明の他の実施形態によれば、マイクロ発光ダイオードディスプレイ（Ｍｉｃｒｏ−ｌｅｄ ｄｉｓｐｌａｙ）は、統合制御システム（Ｉｎｔｅｇｒａｔｅｄ ｃｏｎｔｒｏｌ ｓｙｓｔｅｍ）と電気的に接続することによって発光を制御する。また、マイクロ発光ダイオードディスプレイによって表示される画像は、レンズシステム（Ｌｅｎｓ ｓｙｓｔｅｍ）を介して光学部品（Ｏｐｔｉｃａｌ ｃｏｍｐｏｎｅｎｔ）に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びマイクロ発光ダイオードディスプレイの画像によって生成された拡張現実（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ，ＡＲ）を同時に見ることができる。前記光学部品は、光透過型風防ガラス、透明樹脂ガラス、光透過型眼鏡レンズ、または折り畳み式ディスプレイ（ｆｏｌｄａｂｌｅ ｄｉｓｐｌａｙ）であってもよい。前記光学部品は、光の透過及び反射機能を有する。マイクロ発光ダイオードディスプレイは、ＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロＬＥＤの辺長は、好ましくは４μｍよりも小さい。
図５５−２に示す本発明の他の実施形態によれば、図５５−１との違いは、ＲＧＢマイクロ発光ダイオードディスプレイは、それぞれ個別に統合制御システムと電気的に接続することにより、ＲＧＢマイクロ発光ダイオードディスプレイを独立して制御し、投影後表示させることができるため、マストランスファーを必要とせず、単一のエピタキシャルチップでＲＧＢマイクロ発光ダイオードディスプレイを実現できる。また、マイクロ発光ダイオードディスプレイは、ＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロＬＥＤの辺長は、好ましくは４μｍよりも小さい。
図５５−３に示す本発明の他の実施形態によれば、マイクロ発光ダイオードディスプレイとレンズシステムとは、光学部品の内部に統合され、マイクロ発光ダイオードディスプレイは、統合制御システムと電気的に接続することによって、マイクロ発光ダイオードディスプレイの画像がレンズシステムに投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びマイクロ発光ダイオードディスプレイの画像によって生成された拡張現実（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ，ＡＲ）を同時に見ることができる。光学部品は、光透過型風防ガラス、透明樹脂ガラス、光透過型眼鏡レンズ、または折り畳み式ディスプレイ（ｆｏｌｄａｂｌｅ ｄｉｓｐｌａｙ）であってもよい。統合制御システムは、光学部品の内部または外部に配置されてもよい。マイクロ発光ダイオードディスプレイは、ＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロＬＥＤの辺長は、好ましくは４μｍよりも小さい。
図５５−４に示す本発明の他の実施形態によれば、図５５−３との違いは、ＲＧＢマイクロ発光ダイオードディスプレイは、それぞれ個別に統合制御システムと電気的に接続することにより、ＲＧＢマイクロ発光ダイオードディスプレイを独立して制御し、投影後表示させることができるため、マストランスファーを必要とせず、単一のエピタキシャルチップでＲＧＢマイクロ発光ダイオードディスプレイを実現できる。統合制御システムは、光学部品の内部または外部に配置されてもよい。また、マイクロ発光ダイオードディスプレイは、ＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロＬＥＤの辺長は、好ましくは４μｍよりも小さい。
図５５−５に示すように、ユーザーにマイクロＬＥＤディスプレイの制御及び適切な拡張現実機能を提供するために、前記の統合制御システム（Ｉｎｔｅｇｒａｔｅｄ ｃｏｎｔｒｏｌ ｓｙｓｔｅｍ）は、多機能センサー（ｍｕｌｔｉ−ｆｕｎｃｔｉｏｎ ｓｅｎｓｏｒ）、マイクロチッププロセッサ（Ｍｉｃｒｏｃｈｉｐ ｐｒｏｃｅｓｓｏｒｓ）、ネットワークインターフェース（Ｎｅｔｗｏｒｋ ｉｎｔｅｒｆａｃｅ）をさらに備えてもよい。多機能センサーは、例えば、超音波センサー、温度センサー、湿度センサー、ガスセンサー、圧力センサー、加速度センサー、紫外線センサー、磁気センサー、磁気抵抗センサー、画像センサー、電気センサー、変位センサー、タッチセンサー、赤外線近接／距離センサー、ＧＰＳ衛星測位システムモジュール、ジャイロスコープと加速度計、指紋センサー、虹彩センサー、ボタン、ノブ、スイッチ、マイク、カメラ、またはＲＦＩＤリーダモジュールであってもよい。ユーザーは、多機能センサーを介して拡張現実の位置、大きさを調整またはズームイン／アウトすることができ、適切な拡張現実の情報を提供することが可能である。一実施形態では、マイクロチッププロセッサと連携した多機能センサーを介して瞳孔の位置及び状態を感知することによって、拡張現実の投影の位置は調整される。それは、光学部品を通して見た実際のシーンと拡張現実とを一致させ、拡張現実の歪みを回避し、正確に表示するためである。さらに、適切な拡張現実の情報を提供するためには、ネットワークインターフェースを利用して情報を別のネットワークへ転送してもよい。
図５６−１はスマート眼鏡の構造を示す。統合制御システム（Ｉｎｔｅｇｒａｔｅｄ ｃｏｎｔｒｏｌ ｓｙｓｔｅｍ）とディスプレイ（ｄｉｓｐｌａｙ）とは、眼鏡のフレーム（Ｆｒａｍｅ）の上に配置され、画像はディスプレイによって光学部品（Ｏｐｔｉｃａｌ ｃｏｍｐｏｎｅｎｔ）に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ，ＡＲ）を同時に見ることができる。スマート眼鏡の構造はディスプレイの光源のサイズに制限されるため、軽量小型化には達成し難い。ディスプレイの技術は、デジタル光処理（ＤＬＰ）、微小電気機械システム（ＭＥＭＳ）レーザー、液晶オンシリコン（ＬＣＯＳ）などがある。そのうち、ＤＬＰ技術は、デジタルマイクロミラー装置（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ，ＤＭＤ）と呼ばれる微小電気機械システム部品に基づく。ＤＭＤは、複雑な周辺回路を有するためボリュームが大きく、さらに、ＭＥＭＳ部品の高周波スイッチにも過剰な電力消費問題を引き起こす。また、ＬＣＯＳ技術には、発光効率が低く、ボリュームが大きいとの欠点がある。本発明は、通常のディスプレイをマイクロ発光ダイオードディスプレイ（Ｍｉｃｒｏ−ｌｅｄ ｄｉｓｐｌａｙ）に置き換えることによって、解像度を向上するだけでなく、ウェアラブル装置の需要に合わせてサイズを縮小できるため、低消費電力や小型化のメリットを持ち、市場競争力を高めることができる。さらに、通常のスマート眼鏡は、ディスプレイの光源のサイズと反射鏡の設計とに制限されているため、拡張現実の提供範囲が限られている。本発明では、ディスプレイのサイズが縮小され、投影の光路の設計がより柔軟となり、拡張現実の提供範囲を広げ、ユーザーにより快適な使用環境を提供することができる。また、マイクロ発光ダイオードディスプレイは、ＲＧＢピクセル配列の３ＤスタッキングによってマイクロＬＥＤが実現され、且つイオン注入平坦化技術と組み合わせることによって実施される。本発明のマイクロＬＥＤの辺長は、好ましくは４μｍよりも小さい。
図５６−２に示す本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイと組み合わせた統合制御システムは、眼鏡のフレームの上に配置され、画像が光学部品に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図５６−３に示す本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイと組み合わせた統合制御システムは、眼鏡のリム（Ｒｉｍｓ）の上部に配置され、画像が光学部品に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図５６−４に示す本発明の一実施形態によれば、統合制御システムは、マイクロ発光ダイオードディスプレイと組み合わせ、眼鏡のリム（Ｒｉｍｓ）の周囲の任意の位置、または眼鏡のブリッジ部位に配置されてもよく、眼鏡のフレームの形状に限定されない。画像が光学部品に投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図５６−５に示す本発明の一実施形態によれば、統合制御システムは、眼鏡のリム（Ｒｉｍｓ）の上部に配置され、マイクロ発光ダイオードディスプレイとレンズシステムとは、光学部品の内部に統合され、マイクロ発光ダイオードディスプレイは、統合制御システムと電気的に接続することによって、マイクロ発光ダイオードディスプレイの画像がレンズシステムに投影し、人間の目に反射する。人間の目は、光学部品を通して実際のシーン及びマイクロ発光ダイオードディスプレイの画像によって生成された拡張現実を同時に見ることができる。
図５７−１に示す本発明の他の実施形態によれば、マイクロ発光ダイオードは磁性層構造を有する。まずは、エピタキシャル基板を提供し、次には、エピタキシャル基板の上に磁性層（Ｍａｇｎｅｔｉｃ Ｌａｙｅｒ，ＭＬ）を形成する。前記磁性層の材料は、半導体層、導電層、酸化物層を含んでもよく、さらにドーピング（ｄｏｐｉｎｇ）、イオン注入（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）、拡散（ｄｉｆｆｕｓｉｏｎ）、または薄膜蒸着（Ｔｈｉｎ Ｆｉｌｍ Ｄｅｐｏｓｉｔｉｏｎ）等の技術によって前記磁性層を形成する。前記磁性材料は、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、テルビウム（Ｔｂ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、サマリウム（Ｓｍ）、銅（Ｃｕ）、クロム（Ｃｒ）、またはそれらの組み合わせを含んでもよい。最後には、磁性層の上に第１型半導体層、発光層、第２型半導体層が順次形成される。
図５７−２は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第２型半導体層及び発光層の一部をエッチング工程によって除去し、第１型半導体層の一部を露出させ、前記第１型半導体層とオーム接触する金属層を形成し、前記第２型半導体層とオーム接触するもう１つの金属層を形成し、エピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。
図５７−３は垂直型磁性マイクロ発光ダイオードの構造を示す。垂直磁性マイクロ水平型磁性マイクロ発光ダイオードは、第２型半導体層とオーム接触する金属層を形成し、エピタキシャル基板を除去して磁性層を露出させ、磁性層と接触するもう１つの金属層を形成することによって形成される。
図５７−４は他の垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、第２型半導体層とオーム接触する金属層を形成し、エピタキシャル基板及び一部の磁性層を除去して第１型半導体層を露出させ、前記第１型半導体層とオーム接触するもう１つの金属層を形成することによって形成される。
図５７−５、図５７−６、及び図５７−７に示すように、磁性マイクロ発光ダイオードの表面及び側壁領域には、第１電流ブロック層（Ｃｕｒｒｅｎｔ ｂｌｏｃｋｉｎｇ ｌａｙｅｒ）をさらに含む。前記第１電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第１電流ブロック層は、例えば、窒化ケイ素（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）、二酸化ケイ素（ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）、または酸化アルミニウム（Ａｌ２Ｏ３）などの誘電材料から構成される。
図５７−８、図５７−９、及び図５７−１０に示すように、磁性マイクロ発光ダイオードの表面及び側壁領域には、第１電流制限層（Ｃｕｒｒｅｎｔ ｌｉｍｉｔｉｎｇ ｌａｙｅｒ）をさらに含む。前記電流制限層は、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第１電流制限層は、イオン注入技術によって形成される。
図５７−１１は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第２型半導体層及び発光層の一部をエッチング工程によって除去し、第１型半導体層の一部を露出させ、前記第１型半導体層とオーム接触する金属層を形成し、前記第２型半導体層の上に第２電流ブロック層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流ブロック層を覆い、前記透明導電層及び前記第２電流ブロック層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域と前記透明導電層とを覆う第１電流ブロック層を形成し、及びエピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。
前記第１電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減させ、ひいてはマイクロ発光ダイオードの効率を向上できる。前記第１電流ブロック層は誘電材料から構成される。前記第２電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第２電流ブロック層は誘電材料から構成される。前記もう一つの金属層が前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１２は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第２型半導体層及び発光層の一部をエッチング工程によって除去し、第１型半導体層の一部を露出させ、前記第１型半導体層とオーム接触する金属層を形成し、前記第２型半導体層の内部上層領域に第２電流制限層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流制限層を覆い、前記透明導電層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域に第１電流制限層を形成し、エピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。前記第１電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第１電流制限層はイオン注入技術によって形成される。前記第２電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第２電流制限層はイオン注入技術によって形成される。前記もう一つの金属層が前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１３は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第２型半導体層及び発光層の一部をエッチング工程によって除去し、第１型半導体層の一部を露出させ、前記第１型半導体層とオーム接触する金属層を形成し、前記第２型半導体層の内部上層領域に第２電流制限層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流制限層を覆い、前記透明導電層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域及び前記透明導電層を覆う第１電流ブロック層を形成し、エピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。前記第１電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第１電流ブロック層は誘電材料から構成される。前記第２電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第２電流制限層はイオン注入技術によって形成される。前記もう一つの金属層が前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１４は水平型磁性マイクロ発光ダイオードの構造を示す。前記水平型磁性マイクロ発光ダイオードは、第２型半導体層及び発光層の一部をエッチング工程によって除去し、第１型半導体層の一部を露出させ、前記第１型半導体層とオーム接触する金属層を形成し、前記第２型半導体層の上に第２電流ブロック層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流ブロック層を覆い、前記透明導電層及び前記第２電流ブロック層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触するもう一つの金属層を形成し、前記もう一つの金属層は前記透明導電層と電気的に接続し、側壁領域に第１電流制限層を形成し、及びエピタキシャル基板を除去することによって水平型磁性マイクロ発光ダイオードが形成される。前記第１電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第１電流制限層はイオン注入技術によって形成される。前記第２電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第２電流ブロック層は誘電材料から構成される。前記もう一つの金属層が前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１５は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、第２型半導体層の上に第２電流ブロック層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流ブロック層を覆い、前記透明導電層及び前記第２電流ブロック層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、エピタキシャル基板と一部の磁性層を除去することによって第１型半導体層を露出させ、前記第１型半導体層とオーム接触するもう１つの金属層を形成し、側壁領域と前記透明導電層とを覆う第１電流ブロック層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。前記第１電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第１電流ブロック層は誘電材料から構成される。前記第２電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第２電流ブロック層は誘電材料から構成される。前記金属層は、前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１６は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、側壁領域に第１電流制限層を形成し、第２型半導体層の内部上層領域に第２電流制限層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流制限層を覆い、前記透明導電層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、側壁領域に第１電流制限層を形成し、エピタキシャル基板及び一部の磁性層を除去し、第１型半導体層を露出させ、前記第１型半導体層とオーム接触するもう１つの金属層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。前記第１電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第１電流制限層はイオン注入技術によって形成される。前記第２電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第２電流制限層はイオン注入技術によって形成される。前記金属層が前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１７は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、第２型半導体層の内部上層領域に第２電流制限層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流制限層を覆い、前記透明導電層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、側壁領域及び前記透明導電層を覆う第１電流ブロック層を形成し、エピタキシャル基板及び一部の磁性層を除去し、第１型半導体層を露出させ、前記第１型半導体層とオーム接触するもう１つの金属層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。
前記第１電流ブロック層は、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいてはマイクロ発光ダイオードの効率を向上させる。前記第１電流ブロック層は誘電材料から構成される。前記第２電流制限層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第２電流制限層はイオン注入技術によって形成される。前記金属層が前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１８は垂直型磁性マイクロ発光ダイオードの構造を示す。前記垂直型磁性マイクロ発光ダイオードは、側壁領域に第１電流制限層を形成し、第２型半導体層の上に第２電流ブロック層を形成し、前記第２型半導体層の上に前記第２型半導体層とオーム接触する透明導電層を形成し、前記透明導電層が前記第２電流ブロック層を覆い、前記透明導電層及び前記第２電流ブロック層の一部を除去し、前記第２型半導体層の一部を露出させ、前記第２型半導体層と直接接触する金属層を形成し、前記金属層は前記透明導電層と電気的に接続し、エピタキシャル基板及び一部の磁性層を除去し、第１型半導体層を露出させ、前記第１型半導体層とオーム接触するもう１つの金属層を形成することによって垂直型磁性マイクロ発光ダイオードが形成される。前記第１電流制限層は、磁性マイクロ発光ダイオードの表面及び側壁領域に位置し、磁性マイクロ発光ダイオードの非放射再結合を低減させ、ひいては磁性マイクロ発光ダイオードの効率を向上させる。前記第２電流ブロック層は、電流の混雑を防ぎ、電流拡散の効果を高め、電子正孔再結合の確率を上げ、発光効率を向上させることができる。前記第１電流制限層はイオン注入技術によって形成される。前記第２電流ブロック層は誘電材料から構成される。前記金属層は、前記第２型半導体層と直接接触するため、安定した接合効果が得られ、構造の安定性を向上させることができる。
図５７−１９に示すように、磁性マイクロ発光ダイオードは磁性層を有するため、磁気引力を有する制御可能な移載ヘッドを制御することにより、前記磁性マイクロ発光ダイオードを、対象基板までにマストランスファーできる。前記磁性層自体の磁力は移載ヘッドとの間で良好な磁気引力が発生されるため、マイクロ発光ダイオードのマストランスファーの歩留まりを向上させることができる。
図５７−２０に示すように、本発明の磁性マイクロ発光ダイオードの構造は、流体マストランスファーにより適している。磁性層の構造を有する磁性マイクロ発光ダイオードが流体トランスファーシステム内に配置される際に、その磁性層を通して、磁性マイクロ発光ダイオードは自己整列することができ、流体トランスファー中に発生しがちな不整列、例えば、極性反対または位置錯誤等、を減らすことによってマストランスファーの歩留りを向上させ、コストの削減効果に奏する。
図５７−２０は流体トランスファーシステムを示す。流体トランスファーシステムは、メインチャンバーを有し、メインチャンバーの中には溶液が含まれている。メインチャンバーの中には基板が配置され、前記基板は複数の凹部を有し、前記複数の凹部の中央部には、対応した複数の磁性層を有し、前記磁性層は前記基板に配置され、且つ一部の前記磁性層が露出される。前記メインチャンバーはさらに、入力端、入力バルブ、出力端、及び出力バルブを備える。前記溶液は流速Ｆの流体になるように、前記入力バルブの開口率及び前記出力バルブの開口率を制御する。前記流体トランスファーシステムは、第１サブチャンバー、第２サブチャンバー、及び第３サブチャンバーを備える。前記第１サブチャンバー内には、複数の第１色の磁性マイクロ発光ダイオード、溶液、第１バルブ、及び第１入力ポートを含む。前記第１バルブが開かれると、複数の前記第１色の磁性マイクロ発光ダイオードは、前記第１入力ポートから注入された前記溶液によって下方へ流され、前記第１バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第１色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第１色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第１色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第２サブチャンバー内には、複数の第２色の磁性マイクロ発光ダイオード、溶液、第２バルブ、及び第２入力ポートを含む。前記第２バルブが開かれると、複数の前記第２色の磁性マイクロ発光ダイオードは、前記第２入力ポートから注入された前記溶液によって下方へ流され、前記第２バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第２色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第２色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第２色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第３サブチャンバー内には、複数の第３色の磁性マイクロ発光ダイオード、溶液、第３バルブ、及び第３入力ポートを含む。前記第３バルブが開かれると、複数の前記第３色の磁性マイクロ発光ダイオードは、前記第３入力ポートから注入された前記溶液によって下方へ流され、前記第３バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第３色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第３色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第３色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。
図５７−２１−１は流体トランスファーシステムの基板の上面図を示す。前記流体トランスファーシステムの基板は、第１形状を有する第１凹部、第２形状を有する第２凹部、及び第３形状を有する第３凹部を備え、各凹部は磁性層を有し、且つ前記第１凹部の形状は、第１色の磁性マイクロ発光ダイオードの形状と同じであり、前記第２凹部の形状は、第２色の磁性マイクロ発光ダイオードの形状と同じであり、前記第３凹部の形状は、第３色の磁性マイクロ発光ダイオードの形状と同じである。
前記第１バルブが開かれると、複数の前記第１色の磁性マイクロ発光ダイオードは、前記第１入力ポートから注入された前記溶液によって下方へ流され、前記第１バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第１色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第１色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第１色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第１色の磁性マイクロ発光ダイオードを前記基板の上の前記第１凹部に配置することによって、第１サブピクセル領域（Ｓｕｂ−ｐｉｘｅｌ ａｒｅａ）は形成される。
前記第２バルブが開かれると、複数の前記第２色の磁性マイクロ発光ダイオードは、前記第２入力ポートから注入された前記溶液によって下方へ流され、前記第２バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第２色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第２色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第２色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第２色の磁性マイクロ発光ダイオードを前記基板の上の前記第２凹部に配置することによって、第２サブピクセル領域（Ｓｕｂ−ｐｉｘｅｌ ａｒｅａ）は形成される。
前記第３バルブが開かれると、複数の前記第２色の磁性マイクロ発光ダイオードは、前記第３入力ポートから注入された前記溶液によって下方へ流され、前記第３バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第３色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記凹部は、前記第３色の磁性マイクロ発光ダイオードと同じ形を有する。こうして前記第３色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第３色の磁性マイクロ発光ダイオードを前記基板の上の前記第３凹部に配置することによって、第３サブピクセル領域（Ｓｕｂ−ｐｉｘｅｌ ａｒｅａ）は形成される。
前記第１サブピクセル領域、前記第２サブピクセル領域、及び前記第３サブピクセル領域はピクセル領域（ｐｉｘｅｌ ａｒｅａ）を形成する。
図５７−２１−２は流体トランスファーシステムの基板の上面図を示す。流体トランスファーシステムの基板は、第１凹部、第２凹部、及び第３凹部を備える。各凹部は磁性層を有し、前記磁性層はプログラムで制御可能な機能を備え、例えば、電磁力によって磁気引力の有無を制御できる。
前記第１バルブが開かれる前に、第１凹部の磁性層は、磁気引力を持たせるように制御され、第２凹部と第３凹部とは、磁気引力を持たせないように制御される。前記第１バルブが開かれると、複数の第１色の磁性マイクロ発光ダイオードは、前記第１入力ポートから注入された溶液によって下方へ流され、第１バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第１色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記第１色の磁性マイクロ発光ダイオードが第２凹部または第３凹部に流れ込む場合、それらの凹部の磁性層は磁気引力を持たないように制御され、そして溶液の流体推進力が凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第１色の磁性マイクロ発光ダイオードは、第２凹部または第３凹部から離れて第１凹部に流れ込むように移動される。こうして前記第１色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第１色の磁性マイクロ発光ダイオードは、前記基板上の前記第１凹部の中に配置され、第１サブピクセル領域（Ｓｕｂ−ｐｉｘｅｌ ａｒｅａ）を形成する。
前記第２バルブが開かれる前に、第１凹部及び第２凹部の磁性層は、磁気引力を持たせるように制御され、第３凹部は、磁気引力を持たせないように制御される。前記第２バルブが開かれると、複数の第２色の磁性マイクロ発光ダイオードは、前記第２入力ポートから注入された溶液によって下方へ流され、第２バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第２色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。前記第２色の磁性マイクロ発光ダイオードが第３凹部に流れ込む場合、第３凹部の磁性層は磁気引力を持たないように制御され、そして溶液の流体推進力が第３凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第２色の磁性マイクロ発光ダイオードは、第３凹部から離れて第２凹部に流れ込むように移動される。こうして前記第２色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第２色の磁性マイクロ発光ダイオードは、前記基板上の前記第２凹部の中に配置され、第２サブピクセル領域（Ｓｕｂ−ｐｉｘｅｌ ａｒｅａ）を形成する。
第３バルブが開かれる前に、第１凹部、第２凹部及び第３凹部の磁性層は、磁気引力を持たせるように制御される。前記第３バルブが開かれると、複数の第３色の磁性マイクロ発光ダイオードは、前記第３入力ポートから注入された溶液によって下方へ流され、第３バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第３色の磁性マイクロ発光ダイオードは、前記基板上の磁性層の磁力によって引き付けられ、前記凹部内に自己整列する。こうして前記第３色の磁性マイクロ発光ダイオードを前記基板上に移載することは完成される。前記第３色の磁性マイクロ発光ダイオードは、前記基板上の前記第３凹部の中に配置され、第３サブピクセル領域（Ｓｕｂ−ｐｉｘｅｌ ａｒｅａ）を形成する。
前記第１サブピクセル領域、前記第２サブピクセル領域、及び前記第３サブピクセル領域はピクセル領域（ｐｉｘｅｌ ａｒｅａ）を形成する。
図５７−２２−１と図５７−２２−２とは流体トランスファーシステムの基板の上面図を示す。流体トランスファーシステムの基板は、第１凹部、第２凹部、第３凹部、さらに第１予備凹部、第２予備凹部及び第３予備凹部を備える。各凹部は磁性層を有し、各予備凹部は予備磁性層を有する。前記磁性層及び前記予備磁性層は全てプログラムで制御可能な機能を備え、例えば、電磁力によって磁気引力の有無を制御できる。磁性マイクロ発光ダイオードを移載した後に検査を行い、プログラムによって異常なデッドピクセルの位置を記録し、予備凹部を通じてマスリペア（大量修復）を実行する。磁性マイクロ発光ダイオードは、対応する予備凹部に移載し、異常なデッドピクセルと交換してリペアを完成する。大量のデッドピクセルを同時に修復できるため、修復にかかる時間とコストとを大幅に削減できる。各予備凹部の形状は、第１凹部、第２凹部、又は第３凹部の形状と同様または異なっていてもよい。第１凹部と第１予備凹部とは第１サブピクセル領域を形成し、第２凹部と第２予備凹部とは第２サブピクセル領域を形成し、第３凹部と第３予備凹部とは第３サブピクセル領域を形成し、前記第１サブピクセル領域、前記第２サブピクセル領域、及び前記第３サブピクセル領域は、ピクセル領域（ｐｉｘｅｌ ａｒｅａ）を形成する。
図５７−２３は、流体トランスファーシステムを示す。流体トランスファーシステムの前記基板は、基板の第１バルブ、基板の第２バルブ、及び基板の第３バルブをさらに含む。前記基板のバルブはプログラムによって制御され、基板のバルブが開かれると、前記基板の凹部が露出され、前記基板は前記マイクロ発光ダイオードを捕捉できる。前記マイクロ発光ダイオードは磁性マイクロ発光ダイオードに限らない。前記基板の凹部は、引力層をさらに含む。前記引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体の中のマイクロ発光ダイオードを捕捉できる。
前記第１バルブが開かれる前に、基板の第１バルブが開かれるように制御し、且つ基板の第２バルブ及び基板の第３バルブが閉じられるように制御する。前記第１バルブが開かれると、複数の第１色のマイクロ発光ダイオードは、第１入力ポートから注入された溶液によって下方へ流され、第１バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第１色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。こうして前記第１色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第２バルブが開かれる前に、基板の第２バルブが開かれるように制御し、且つ基板の第３バルブが閉じられるように制御する。前記第２バルブが開かれると、複数の第２色のマイクロ発光ダイオードは、第２入力ポートから注入された溶液によって下方へ流され、第２バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第２色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。こうして前記第２色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
図５７−２４は、流体トランスファーシステムを示す。前記基板は、プログラムで制御可能な引力層をさらに含む。前記引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体の中のマイクロ発光ダイオードを捕捉できる。
前記第１バルブが開かれる前に、基板の第１引力層は、引力を持たせるように制御され、基板の第２引力層及び第３引力層は、引力を持たせないように制御される。前記第１バルブが開かれると、複数の第１色のマイクロ発光ダイオードは、前記第１入力ポートから注入された溶液によって下方へ流され、第１バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第１色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記第１色のマイクロ発光ダイオードが第２凹部または第３凹部に流れ込む場合、それらの凹部の引力層は引力を持たないように制御され、そして溶液の流体推進力が凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第１色のマイクロ発光ダイオードは、第２凹部または第３凹部から離れて第１凹部に流れ込むように移動される。こうして前記第１色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第２バルブが開かれる前に、基板の第１引力層及び第２引力層は、引力を持たせるように制御され、基板の第３引力層は、引力を持たせないように制御される。前記第２バルブが開かれると、複数の第２色のマイクロ発光ダイオードは、前記第２入力ポートから注入された溶液によって下方へ流され、第２バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第２色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。前記第２色のマイクロ発光ダイオードが第３凹部に流れ込む場合、その凹部の引力層は引力を持たないように制御され、そして溶液の流体推進力が凹部の捕捉力よりも大きくなるように流体の流速が制御されるため、前記第２色のマイクロ発光ダイオードは、第３凹部から離れて第２凹部に流れ込むように移動される。こうして前記第２色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
前記第３バルブが開かれる前に、基板の第１引力層、第２引力層及び第３引力層は、引力を持たせるように制御される。前記第３バルブが開かれると、複数の第３色のマイクロ発光ダイオードは、前記第３入力ポートから注入された溶液によって下方へ流され、第３バルブを通過して前記メインチャンバーに流入し、溶液の流体を介して前記基板上の対応する凹部に流れ込む。前記第３色のマイクロ発光ダイオードは、前記基板上の引力層の引力によって引き付けられ、前記凹部内に自己整列する。こうして前記第３色のマイクロ発光ダイオードを前記基板上に移載することは完成される。
図５７−２５は、流体トランスファーシステムを示す。流体トランスファーシステムの前記基板は、充填層をさらに含む。前記充填層は、フォトレジスト又は熱分解された誘電体層であってもよく、又はチャンバー内の溶液によって溶解された固体であってもよい。レーザー光源またはＵＶ光源によって照射されると、充填層は溶解し、流体によって除去される。すなわち、充填層は、基板の第１バルブ、基板の第２バルブ、又は基板の第３バルブの開閉を制御することによって、照射または溶液の流れによって除去され、その結果、凹部の下のプログラムで制御可能な引力層を露出させる。前記プログラムで制御可能な引力層は、電気引力、磁気引力、静電引力、流体引力、空気引力、ファンデルワールス引力、熱引力、及び付着引力を提供してもよい。前記引力層が生成した引力は、流体の中のマイクロ発光ダイオードを捕捉できる。
本発明の基板は、可撓性基板であってもよい。前記可撓性基板の材料は、超薄ガラス（Ｕｌｔｒａ−ｔｈｉｎ Ｇｌａｓｓ）、金属箔（Ｍｅｔａｌ Ｆｏｉｌ）、繊維強化複合材料（ｆｉｂｅｒ−ｒｅｉｎｆｏｒｃｅｄ ｃｏｍｐｏｓｉｔｅ ｍａｔｅｒｉａｌ）、プラスチックフィルム、セラミック基板、または上記の材料の任意の２つ以上の組み合わせを含んでもよい。前記可撓性基板の厚さは、好ましくは２００μｍより小さく、より好ましくは５０μｍより小さく、最も好ましくは２５μｍから５０μｍまでである。前記の金属箔は、例えば、ステンレス鋼（ｓｔａｉｎｌｅｓｓ ｓｔｅｅｌ）、アルミニウム（ａｌｕｍｉｎｕｍ）、ニッケル（ｎｉｃｋｅｌ）、チタン（ｔｉｔａｎｉｕｍ）、ジルコニウム（ｚｉｒｃｏｎｉｕｍ）、銅（ｃｏｐｐｅｒ）、鉄（ｉｒｏｎ）、コバルト（ｃｏｂａｌｔ）、パラジウム（ｐａｌｌａｄｉｕｍ）、または上記の材料の任意の２つ以上の組み合わせを含んでもよい。前記金属箔の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）は、薄いガラスの熱膨張係数に近似する。前記金属箔の表面粗さ（Ｒａ）は１０ｎｍより小さい。前記プラスチックフィルムは、５５０ｎｍの波長で９０％より大きい光透過率（ｌｉｇｈｔ ｔｒａｎｓｍｉｔｔａｎｃｅ）を有する。前記プラスチックフィルムの材料は、例えば、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ，ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ，ＰＥＮ）、またはポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ，ＰＥＳ）を含んでもよい。
前記繊維強化複合材料は、例えば、炭素繊維（ｃａｒｂｏｎ ｆｉｂｅｒｓ）、炭化ケイ素繊維（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｆｉｂｅｒｓ）、またはホウ素フィラメント（ｂｏｒｏｎ ｆｉｌａｍｅｎｔ）を含んでもよい。
本発明は、マイクロＬＥＤ装置を提供し、特に、予備の設計を要しないマイクロＬＥＤ装置を提供する。図５８−１Ａ、図５８−２Ａ、及び図５８−３Ａは、従来のディスプレイを示す。従来のディスプレイの水平解像度（Ｈｏｒｉｚｏｎｔａｌ ｒｅｓｏｌｕｔｉｏｎ）は９６０ピクセルであり、垂直解像度（Ｖｅｒｔｉｃａｌ ｒｅｓｏｌｕｔｉｏｎ）は６４０ピクセルであり、対角（Ｄｉａｇｏｎａｌ）距離は３．５インチ（８．８９センチメートル（ｃｍ））である。ディスプレイのサイズは、３２９．６５ＰＰＩの場合、２．９１”×１．９４”＝５．６５平方インチ（ｉｎ２）であり、すなわち、７．４ｃｍ×４．９３ｃｍ＝３６．４８ｃｍ２に相当する。ディスプレイのドットピッチ（ｄｏｔ ｐｉｔｃｈ）は０．０７７１ｍｍであり、画面の解像度は９６０×６４０（１インチあたりのピクセル数は３２９．６５ＰＰＩ）である。発光ユニットがＲＧＢの三種類のマイクロ発光ダイオードで構成されるディスプレイ、例えば、レティナディスプレイ（Ｒｅｔｉｎａ ｄｉｓｐｌａｙ）などは、人間の目が通常の視距離で単一のピクセルを認識できない。しかし、従来の装置は、マイクロ発光ダイオードの中の１つが故障していれば、正常に表示できなくなり、人間の目で気付かれてしまう。この問題を解決する従来の方法では、予備の回路設計や予備のマイクロ発光ダイオードなどを使用していたが、コストが増える欠点がある。
本発明は、予備の設計を要しないマイクロＬＥＤ装置を提供する。図５８−１Ｂ、図５８−２Ｂ及び図５８−３Ｂに示すように、本発明の一実施形態におけるディスプレイは、水平解像度は１９２０ピクセルであり、垂直解像度は１２８０ピクセルであり、対角距離は３．５インチ（８．８９ｃｍ）である。ディスプレイのサイズは、６５９．３ＰＰＩの場合、２．９１”×１．９４”＝５．６５平方インチであり、すなわち、７．４ｃｍ×４．９３ｃｍ＝３６．４８ｃｍ２に相当する。ディスプレイのドットピッチは０．０３８５ｍｍであり、画面の解像度は１９２０×１２８０（１インチあたりのピクセル数は６５９．３ＰＰＩ）である。任意の２つ同じ色のマイクロ発光ダイオードの間で、１つ異常なマイクロ発光ダイオードがあったとしても人間の目で認識されないため、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の２つのピクセルの間で、１つ異常なピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の２つ同じ色のサブピクセルの間で、１つ異常なサブピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。
本発明は、予備の設計を要しないマイクロＬＥＤ装置を提供する。図５８−１Ｃ、図５８−２Ｃ及び図５８−３Ｃに示すように、本発明の他の実施形態におけるディスプレイは、水平解像度は３８４０ピクセルであり、垂直解像度は２５６０ピクセルであり、対角距離は３．５インチ（８．８９ｃｍ）である。ディスプレイのサイズは、１３１８．６ＰＰＩの場合、２．９１”×１．９４”＝５．６５平方インチであり、すなわち、７．４ｃｍ×４．９３ｃｍ＝３６．４８ｃｍ２に相当する。ディスプレイのドットピッチは０．０１９３ｍｍであり、画面の解像度は３８４０×２５６０（１インチあたりのピクセル数は１３１８．６ＰＰＩ）である。任意の２つ同じ色のマイクロ発光ダイオードの間で、２つ異常なマイクロ発光ダイオードがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の２つのピクセルの間で、２つ異常なピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の２つ同じ色のサブピクセルの間で、２つ異常なサブピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。
本発明は、予備の設計を要しないマイクロＬＥＤ装置を提供する。本発明の一実施形態におけるディスプレイは、水平解像度は１４４０ピクセルであり、垂直解像度は９６０ピクセルであり、対角距離は３．５インチ（８．８９ｃｍ）である。ディスプレイのサイズは、４９４．４８ＰＰＩの場合、２．９１”×１．９４”＝５．６５平方インチであり、すなわち、７．４ｃｍ×４．９３ｃｍ＝３６．４８ｃｍ２に相当する。ディスプレイのドットピッチは０．０５１４ｍｍであり、画面の解像度は１４４０×９６０（１インチあたりのピクセル数は４９４．４８ＰＰＩ）である。任意の２つ同じ色のマイクロ発光ダイオードの間で、１つ異常なマイクロ発光ダイオードがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の２つのピクセルの間で、１つ異常なピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。任意の２つ同じ色のサブピクセルの間で、１つ異常なサブピクセルがあったとしても人間の目で認識されないため許容され、予備の回路設計や予備のマイクロ発光ダイオードは要しないというメリットがある。
図５８−１Ｂ、図５８−１Ｃ、図５８−２Ｂ、図５８−２Ｃ、図５８−３Ｂ及び図５８−３Ｃに示すように、点線で囲まれた領域のマイクロ発光ダイオードは異常作動している。
図５８−１Ｂ、図５８−１Ｃ、図５８−２Ｂ、図５８−２Ｃ、図５８−３Ｂ及び図５８−３Ｃに示すように、点線で囲まれた領域のサブピクセルは異常作動している。
本発明のピクセルは、Ｒ、Ｇ、Ｂ（赤、緑、青）３つの異なる色のマイクロ発光ダイオードから構成される。
本発明のピクセルは、Ｒ、Ｇ、Ｂ（赤、緑、青）３つの異なる色のサブピクセルから構成される。
例えば、サブピクセル間の距離を表すドットピッチ（ｄｏｔ ｐｉｔｃｈ）は、ラインピッチ（ｌｉｎｅ ｐｉｔｃｈ）、ストライプピッチ（ｓｔｒｉｐｅ ｐｉｔｃｈ）、蛍光体ピッチ（ｐｈｏｓｐｈｏｒ ｐｉｔｃｈ）またはピクセルピッチ（ｐｉｘｅｌ ｐｉｔｃｈ）とも呼ばれる。
Figure 2021534594
レティナディスプレイを設計するための通常の式は、以下の通りである。
ａ＝２ａｒｃｔａｎ（ｈ／２ｄ）
図５９に示すように、「ａ」は人間の目の視角、「ｈ」はドットピッチ、「ｄ」は人間の目とディスプレイとの間の距離である。以下の要件を満たすディスプレイは、人間の目が単一のピクセルを認識できないため、レティナディスプレイに属する。
ｈ／２ ＝ ｄ×ｔａｎ（ａ／２）
ａ ＝ １／５３．５３度
ｄ ＝ 視距離 ＝ １０インチ
ｈ ＝ 認識限界
ｈ ＝ ２×ｄ×ｔａｎ（１／５３．５３／２）×π／１８０
ｄ ＝ １０インチの場合
ｈ ＝ ２×１０×ｔａｎ（１／５３．５３／２）×π／１８０
＝ ０．００３２５８９１１インチ
１／ｈ ＝ ３０６．８５ＰＰＩ
ｄ ＝ １５インチの場合
ｈ ＝ ２×１５×ｔａｎ（１／５３．５３／２）×π／１８０
＝ ０．００４８８８３６６８３１インチ
１／ｈ ＝ ２０４．５７ＰＰＩ
ｄ ＝ ２０インチの場合
ｈ ＝ ２×２０×ｔａｎ（１／５３．５３／２）×π／１８０
＝ ０．００６５１７８８２２４４１６インチ
１／ｈ ＝ １５３．４２ＰＰＩ
Figure 2021534594
本発明では、解像度を向上させ、サブピクセルの距離を短くすることにより、異常作動するサブピクセルは人間の目で視認し難くなり、マイクロＬＥＤ装置の予備の設計は不要である。本発明の一の実施形態では、上記の表に示めした通り、異なるレティナディスプレイのサイズ及び人間の目とディスプレイとの間の適切な視距離を介して、単一のピクセルを人間の目で見えなくなるように適合したＰＰＩとドットピッチとを算出できる。算出されたドットピッチをさらに１／１．５、１／２、１／４に縮小すると、人間の目が異常作動するサブピクセルを認識できないため、予備設計のマイクロＬＥＤ装置は要しない。
本発明の一実施形態によれば、解像度を向上させ、サブピクセルの距離を短くすることにより、異常作動するサブピクセルは人間の目で視認し難くなり、マイクロＬＥＤ装置の予備の設計は不要であり、なお、マイクロＬＥＤ装置の予備設計と組み合わせることによって、より高解像度のアプリケーションに適用することも可能である。
前述の実施形態は、本発明の請求範囲に対する制限を設けるものではない。当業者は、設計要件及び他の要因に応じて、様々な変更、組み合わせ、サブコンビネーション、または置換が起こり得ることを理解し、本発明の精神または要旨を逸脱しない範囲で行われた如何なる変更、均等な置換、改良なども本発明の保護範囲に含まれる。
１００ 成長基板
１０１ 第１型半導体層
１０２ 第２型半導体層
１０３ 発光層
１０４ 溝部
１０５ エッチング領域
１０１―ｄｏｗｎ 第１型半導体層の底面；第２底面
１０２―ｕｐ 第２型半導体層の上面；第２上面
２０１ 第１電流制限領域、側壁電流制限領域
２０２ 第２電流制限領域
２０３ 第３電流制限領域
２０４ 第４電流制限領域
２０５ 第５電流制限領域
２０１―ｕｐ 側壁電流制限領域の上面；第１上面
２０１―ｄｏｗｎ 側壁電流制限領域の底面；第１底面
２０１―ｏｕｔ 側壁電流制限領域の外面；第１外面
２０１―ｉｎ 側壁電流制限領域の内面；第１内面
２０２―ｕｐ 第２電流制限領域の上面
２０３―ｕｐ 第３電流制限領域の上面
３０１ 透明電極
３０２ 電極
３０３ 電極延伸部
３０４ 電極、バック電極
３０５ 金属層
３０６ 金属層、磁性接合層、真空吸着層、静電吸着層、接着層
３０７ 金属層、磁性接合層、真空吸着層、静電吸着層、接着層
３０８ 金属層、磁性接合層、真空吸着層、静電吸着層、接着層
３０９ 金属層
Ａｒｃ アーク状
Ｄ１ 第１深さ
Ｄ２ 第２深さ
Ｄ３ 第３深さ
Ｄ４ 第４深さ
Ｄ５ 第５深さ
Ｄ６ 第６深さ
Ｄ７ 第７深さ
ＤＳ 側壁長さ
Ｅ１ エピタキシャル厚さ
Ｆ 光透過性ゲル体
Ｆ１ 第１蛍光ゲル体
Ｆ２ 第２蛍光ゲル体
Ｆ３ 第３蛍光ゲル体
Ｈ１ 第１厚さ
Ｈ２ 第２厚さ
Ｈ３ 第３厚さ
Ｈ４ 第４厚さ
iＬ−１ 第１低導電率領域
iＬ−２ 第２低導電率領域
iＨ 高導電率領域
iＬ−ｕｐ 上面低導電率領域
iＨ−ｕｐ 上面高導電率領域
iＬ−ｏｕｔ 側壁低導電率領域、外面低導電率領域
iＨ−ｏｕｔ 側壁高導電率領域、外面高導電率領域
Ｏ１ 第１開口部の幅
Ｏ２ 第２開口部の幅
Ｏ３ 第３幅
Ｏ４ 第４幅
Ｏ５ 第５幅
Ｐ１ 第１ピッチ
Ｐ２ 第２ピッチ
Ｐ３ 第３ピッチ
ＲＳ−１０２−ｔｏｐ、ＲＳ−２０１−ｔｏｐ、ＲＳ−５０１−ｔｏｐ 上面粗さ
ＲＳ−１０２−ｏｕｔ、ＲＳ−２０１−ｏｕｔ、ＲＳ−５０１−ｏｕｔ 外面粗さ、側壁粗さ
Ｓ１ 第１長さ
Ｓ２ 第２長さ
Ｓ３ 第３長さ
Ｓ４ 第４長さ
Ｔ１ 第１幅
Ｔ２ 幅
Ｔ３ 第３幅
Ｔ４ 第４幅
Ｔ−ｕｐ 上面幅
Ｔ−ｄｏｗｎ 底面幅
Ｔ１Ａ 第１横幅
Ｔ１Ｂ 第２横幅
Ｔ１Ｃ 第３横幅
Ｕ１ 第１表面
Ｕ２ 第２表面
Ｕ３ 第３表面
Ｕ４ 第４表面
Ｕ５ 第５表面
Ｕ６ 第６表面
４００ 光電センサー
５０１ 第１電流ブロック領域
５０２ 第２電流ブロック領域
５０３ 第３電流ブロック領域
５０４ 第４電流ブロック領域
５０５ 第５電流ブロック領域
５０６ 第６電流ブロック領域
５０７ 開口部
６０１ シールド
６０２ シールド
６０３ シールド
７００ 犠牲層
８００ テスト基板
８０１ 移載基板
８０５ 絶縁層
８１０ 収集基板
８２０ 永久基板
８２１ 空孔
８３０ 受取基板
８４０ テスト基板
８４１ 電圧源
８３１ 第１凹部
８３２ 第２凹部
８３３ 第３凹部
８５０ 壁構造
９０１ イオン注入
９０２ レーザー
９０３ レーザー
１００１ 第１容器
２００１ 第１溶液
Θ１ 第１夾角
Θ２ 第２夾角
１０１０ 可撓性基板
１０１１ マイクロ発光ダイオード
１０１２ ゲートドライバー
１０１３ ソースドライバー
１０１４ スキャン線
１０１５ データ線
１１００ バンプ
１１０１ リッジ領域
１１０２ Ｎ型パット
１１０３ Ｐ型パット
１１０４ Ｐ型接触層
１１０５ 多層量子井戸
１１０６ Ｎ型接触層
１１０７ 緩衝層
１１０８ イオン注入領域
１１０９ 予備のマイクロ発光ダイオード
１１１０ 第１エピタキシャル基板（Ｓ１）
１１１１ 第１エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−１）
１１１２ 第１マイクロ発光ダイオード（Ｍ１）
１１１Ｐ１ ピッチ（Ｐ１）
１１１Ｐ２ ピッチ（Ｐ２）
１１１４ 第１イオン注入領域（Ｉｏｎ−１）
１１１５ 第１サブピクセル領域（Ｒ１）
１１１６ 導電層（ＭＬ）
１１１７ 第１透明基板（Ｔ１）
１１１８ ボンディングパッド（ＢＬ）
１１１９ 導電層（ＭＬ）
１１１ＢＲ１ 第１光透過性中間層（ＢＲ１）
１１２０ 第２エピタキシャル基板（Ｓ２）
１１２１ 第２エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−２）
１１２２ 第２マイクロ発光ダイオード（Ｍ２）
１１２Ｐ３ ピッチ（Ｐ３）
１１２Ｐ４ ピッチ（Ｐ４）
１１２４ 第２イオン注入領域（ｉｏｎ−２）
１１２４−２ａ 第２イオン注入領域の第１区（ｉｏｎ−２ａ）
１１２４−２ｂ 第２イオン注入領域の第２区（ｉｏｎ−２ｂ）
１１２５ 第２サブピクセル領域（Ｇ１）
１１２６ 導電層（ＭＬ）
１１２７ 第２透明基板（Ｔ２）
１１２８ ボンディングパッド（ＢＬ）
１１２９ 導電層（ＭＬ）
１１３０ 第３エピタキシャル基板（Ｓ３）
１１３１ 第３エピタキシャル層構造（Ｅｐｉ ｌａｙｅｒ−３）
１１３２ 第３マイクロ発光ダイオード（Ｍ３）
１１３Ｐ５ ピッチ（Ｐ５）
１１３Ｐ６ ピッチ（Ｐ６）
１１３４ 第３イオン注入領域（Ｉｏｎ−３）
１１３５ 第３サブピクセル領域（Ｂ１）
１１３６ 導電層（ＭＬ）
１１３７ 第３透明基板（Ｔ３）
１１３８ ボンディングパッド（ＢＬ）
１１３９ 導電層（ＭＬ）
１１３ＢＲ３ 第３光透過性中間層（ＢＲ３）
１１４１、１１６１、１１７１、１１８１、１１９１、１２０１、１２１１、１２２１、１２３１、１２４１、１２５１ 第１サブピクセル構造（Ｐｉｘｅｌ １）
１１４２、１１６２、１１７２、１１８２、１１９２、１２０２、１２１２、１２２２、１２３２、１２４２、１２５２ 第２サブピクセル構造（Ｐｉｘｅｌ ２）
１１４３、１１６３、１１７３、１１８３、１１９３、１２０３、１２１３、１２２３、１２３３、１２４３、１２５３ 第３サブピクセル構造（Ｐｉｘｅｌ ３）
１１５１ 第１光透過性接着層（Ｔ１）
１１５２ 第２光透過性接着層（Ｔ２）
１１５３ 厚さ（Ｄ−１）
１１６１ 第１サブピクセル（Ｒ１−１、Ｒ１−１Ａ、Ｒ１−２Ａ、Ｒ１−３Ａ、Ｒ１−４Ａ、Ｒ１−５Ａ、Ｒ１−６Ａ）
１１６２ 第２サブピクセル（Ｇ１−１、Ｇ１−１Ａ、Ｇ１−２Ａ、Ｇ１−３Ａ、Ｇ１−４Ａ、Ｇ１−５Ａ、Ｇ１−６Ａ）
１１６３ 第３サブピクセル（Ｂ１−１、Ｂ１−１Ａ、Ｂ１−２Ａ、Ｂ１−３Ａ、Ｂ１−４Ａ、Ｂ１−５Ａ、Ｂ１−６Ａ）
１１７１ 第１予備のサブピクセル（Ｒ１−２、Ｒ１−３、Ｒ１−４、Ｒ１−５、Ｒ１−６）
１１７２ 第２予備のサブピクセル（Ｇ１−２、Ｇ１−３、Ｇ１−４、Ｇ１−５、Ｇ１−６）
１１７３ 第３予備のサブピクセル（Ｂ１−２、Ｂ１−３、Ｂ１−４、Ｂ１−５、Ｂ１−６）
１３００ ブラックマトリクス層
１３０１ 磁性層（ＭＬ）
１３０２ 電流ブロック領域
１３０３ 電流制限領域
１４００ 統合制御システム
１４０１ マイクロ発光ダイオードディスプレイ
１４０２ レンズシステム
１４０３ 光学部品
１４０４ 人間の目
１４０５ 拡張現実（ＡＲ）
１５００ 統合制御システム
１５０１ ＲＧＢマイクロ発光ダイオードディスプレイ
１５０２ レンズシステム
１５０３ 光学部品
１５０４ 人間の目
１５０５ 拡張現実（ＡＲ）
１６００ 統合制御システム
１６０１ マイクロ発光ダイオードディスプレイ
１６０２ レンズシステム
１６０３ 光学部品
１６０４ 人間の目
１６０５ 拡張現実（ＡＲ）
１７００ 統合制御システム
１７０１ ＲＧＢマイクロ発光ダイオードディスプレイ
１７０２ レンズシステム
１７０３ 光学部品
１７０４ 人間の目
１７０５ 拡張現実（ＡＲ）
１８００ 統合制御システム
１８０１ 多機能センサー
１８０２ マイクロチッププロセッサ
１８０３ ネットワークインターフェース
１９００ 統合制御システム
１９０１ ディスプレイ
１９０２ フレーム
１９０３ 光学部品
１９０４ 人間の目
１９０５ 拡張現実（ＡＲ）
１９０６ リム
１９０７ ブリッジ
２０００、２０１０、２０２０、２０３０ 統合制御システム
２００１、２０１１、２０２１、２０３１ マイクロ発光ダイオードディスプレイ
２００２、２０１２、２０２２、２０３２ フレーム
２００３、２０１３、２０２３、２０３３ 光学部品
２００４、２０１４、２０２４、２０３４ 人間の目
２００５、２０１５、２０２５、２０３５ 拡張現実（ＡＲ）
２００６、２０１６、２０２６、２０３６ リム
２００７、２０１７、２０２７、２０３７ ブリッジ
３０００ エピタキシャル基板
３００１ 磁性層（ＭＬ）
３００２ 第１型半導体層
３００３ 発光層
３００４ 第２型半導体層
３００５、３００６、３００７、３００８、３００９、３０１０ 金属層
３０１１、３０１２ 透明導電層
３１００、３１０１、３１０２ 第１電流ブロック層
３２００、３２０１、３２０２ 第１電流制限層
３３００ 第２電流ブロック層
３４００ 第２電流制限層
３５００ 制御可能な移載ヘッド
３５０１ 電磁層
３５０２ 磁性マイクロ発光ダイオード
３５０３ 基板
３６００ 流体トランスファーシステム
３６０１ メインチャンバー
３６０２ 溶液
３６０３ 基板
３６０４ 凹部
３６０５ 磁性層
３６０６ 入力端
３６０７ 入力バルブ
３６０８ 出力端
３６０９ 出力バルブ
３６１０ 流速（Ｆ）
３６１１ 第１サブチャンバー
３６１２ 第２サブチャンバー
３６１３ 第３サブチャンバー
３６１４ 第１色の磁性マイクロ発光ダイオード
３６１５ 第１バルブ
３６１６ 第１入力ポート
３６１７ 第２色の磁性マイクロ発光ダイオード
３６１８ 第２バルブ
３６１９ 第２入力ポート
３６２０ 第３色の磁性マイクロ発光ダイオード
３６２１ 第３バルブ
３６２２ 第３入力ポート
３６２３ 流体
３６２４ 第１形状の第１凹部
３６２５ 第２形状の第２凹部
３６２６ 第３形状の第３凹部
３６２７ 第１サブピクセル領域
３６２８ 第２サブピクセル領域
３６２９ 第３サブピクセル領域
３６３０ ピクセル領域
３６３４ 第１凹部
３６３５ 第２凹部
３６３６ 第３凹部
３６３７ 第１サブピクセル領域
３６３８ 第２サブピクセル領域
３６３９ 第３サブピクセル領域
３６４０ ピクセル領域
３６５０ 予備磁性層
３６５１、３６６１、３６７１ 第１予備凹部
３６５２、３６６２、３６７２ 第２予備凹部
３６５３、３６６３、３６７３ 第３予備凹部
３６５４、３６６４、３６７４ 第１凹部
３６５５、３６６５、３６７５ 第２凹部
３６５６、３６６６、３６７６ 第３凹部
３６５７、３６６７、３６７７ 第１サブピクセル領域
３６５８、３６６８、３６７８ 第２サブピクセル領域
３６５９、３６６９、３６７９ 第３サブピクセル領域
３６６０、３６７０、３６８０ ピクセル領域
３７００ 流体トランスファーシステム
３７０１ メインチャンバー
３７０２ 溶液
３７０３ 基板
３７０４−１ 第１凹部
３７０４−２ 第２凹部
３７０４−３ 第３凹部
３７０５ 引力層
３７０６ 入力端
３７０７ 入力バルブ
３７０８ 出力端
３７０９ 出力バルブ
３７１０ 流速（Ｆ）
３７１１ 第１サブチャンバー
３７１２ 第２サブチャンバー
３７１３ 第３サブチャンバー
３７１４ 第１色のマイクロ発光ダイオード
３７１５ 第１バルブ
３７１６ 第１入力ポート
３７１７ 第２色のマイクロ発光ダイオード
３７１８ 第２バルブ
３７１９ 第２入力ポート
３７２０ 第３色のマイクロ発光ダイオード
３７２１ 第３バルブ
３７２２ 第３入力ポート
３７２３ 流体
３７２４ 基板の第１バルブ
３７２５ 基板の第２バルブ
３７２６ 基板の第３バルブ
３８００ 流体トランスファーシステム
３８０１ メインチャンバー
３８０２ 溶液
３８０３ 基板
３８０４−１ 第１凹部
３８０４−２ 第２凹部
３８０４−３ 第３凹部
３８０５−１ 第１引力層
３８０５−２ 第２引力層
３８０５−３ 第３引力層
３８０６ 入力端
３８０７ 入力バルブ
３８０８ 出力端
３８０９ 出力バルブ
３８１０ 流速（Ｆ）
３８１１ 第１サブチャンバー
３８１２ 第２サブチャンバー
３８１３ 第３サブチャンバー
３８１４ 第１色のマイクロ発光ダイオード
３８１５ 第１バルブ
３８１６ 第１入力ポート
３８１７ 第２色のマイクロ発光ダイオード
３８１８ 第２バルブ
３８１９ 第２入力ポート
３８２０ 第３色のマイクロ発光ダイオード
３８２１ 第３バルブ
３８２２ 第３入力ポート
３８２３ 流体
３９００ 流体トランスファーシステム
３９０１ メインチャンバー
３９０２ 溶液
３９０３ 基板
３９０４−１ 第１充填層
３９０４−２ 第２充填層
３９０４−３ 第３充填層
３９０５−１ 第１引力層
３９０５−２ 第２引力層
３９０５−３ 第３引力層
３９０６ 入力端
３９０７ 入力バルブ
３９０８ 出力端
３９０９ 出力バルブ
３９１０ 流速（Ｆ）
３９１１ 第１サブチャンバー
３９１２ 第２サブチャンバー
３９１３ 第３サブチャンバー
３９１４ 第１色のマイクロ発光ダイオード
３９１５ 第１バルブ
３９１６ 第１入力ポート
３９１７ 第２色のマイクロ発光ダイオード
３９１８ 第２バルブ
３９１９ 第２入力ポート
３９２０ 第３色のマイクロ発光ダイオード
３９２１ 第３バルブ
３９２２ 第３入力ポート
３９２３ 流体
３９２４ 基板の第１バルブ
３９２５ 基板の第２バルブ
３９２６ 基板の第３バルブ
３９２７ 光源

Claims (20)

  1. 第１型半導体層（１０１）と、
    第２型半導体層（１０２）と、
    前記第１型半導体層（１０１）及び前記第２型半導体層（１０２）の間に位置する発光層（１０３）と、
    前記第２型半導体層（１０２）の周辺側壁領域と接触する側壁電流制限領域（２０１）と、を含み、
    前記側壁電流制限領域（２０１）の周囲長は４００μｍ以下である、ダイオード装置。
  2. 前記側壁電流制限領域（２０１）は第１上面（２０１―ｕｐ）をさらに含み、
    前記第２型半導体層（１０２）は第２上面（１０２―ｕｐ）をさらに含み、
    前記第２上面（１０２―ｕｐ）及び前記第１上面（２０１―ｕｐ）は、同一平面にある、請求項１に記載のダイオード装置。
  3. 透明電極（３０１）をさらに含み、
    前記透明電極（３０１）は、前記第２型半導体層（１０２）の上に位置し、且つ、前記第２型半導体層（１０２）と電気的に接続し、
    前記透明電極（３０１）は、前記側壁電流制限領域（２０１）を部分的に覆う、請求項１に記載のダイオード装置。
  4. 電極（３０２）をさらに含み、
    前記電極（３０２）は、前記第２型半導体層（１０２）の上に位置し、且つ、前記透明電極（３０１）と電気的に接続し、
    前記電極（３０２）は、前記第２型半導体層（１０２）と接触する、請求項３に記載のダイオード装置。
  5. 前記側壁電流制限領域（２０１）は第１上面（２０１―ｕｐ）をさらに含み、
    前記第２型半導体層（１０２）は第２上面（１０２―ｕｐ）をさらに含み、
    前記第１上面（２０１―ｕｐ）には上面低導電率領域（iＬ−ｕｐ）を有し、
    前記第２上面（１０２―ｕｐ）には上面高導電率領域（iＨ−ｕｐ）を有し、
    導電率分布は、前記上面低導電率領域（iＬ−ｕｐ）から前記上面高導電率領域（iＨ−ｕｐ）に向かって徐々に増加する、請求項１に記載のダイオード装置。
  6. 前記側壁電流制限領域（２０１）は第１外面（２０１―ｏｕｔ）をさらに含み、
    前記第２型半導体層（１０２）は第２外面（１０２―ｏｕｔ）をさらに含み、
    前記第１外面（２０１―ｏｕｔ）には側壁低導電率領域（iＬ−ｏｕｔ）を有し、
    前記第２外面（１０２―ｏｕｔ）には側壁高導電率領域（iＨ−ｏｕｔ）を有し、
    導電率分布は、前記側壁低導電率領域（iＬ−ｏｕｔ）から前記側壁高導電率領域（iＨ−ｏｕｔ）に向かって徐々に増加する、請求項１に記載のダイオード装置。
  7. 前記側壁電流制限領域（２０１）は第１上面（２０１―ｕｐ）をさらに含み、
    前記第１上面（２０１―ｕｐ）は第１表面粗さ（ＲＳ−２０１−ｕｐ）を有し、
    前記第１表面粗さ（ＲＳ−２０１−ｕｐ）は１０ｎｍ以下である、請求項１に記載のダイオード装置。
  8. 前記第２型半導体層（１０２）は第２上面（１０２―ｕｐ）をさらに含み、
    前記第２上面（１０２―ｕｐ）は第２表面粗さ（ＲＳ−１０２−ｕｐ）を有し、
    前記第２表面粗さ（ＲＳ−１０２−ｕｐ）は１０ｎｍ以下である、請求項１に記載のダイオード装置。
  9. 前記側壁電流制限領域（２０１）は第１上面（２０１―ｕｐ）をさらに含み、
    前記第２型半導体層（１０２）は第２上面（１０２―ｕｐ）をさらに含み、
    前記第１上面（２０１―ｕｐ）は第１表面粗さ（ＲＳ―２０１―ｕｐ）を有し、
    前記第２上面（１０２―ｕｐ）は第２表面粗さ（ＲＳ―１０２―ｕｐ）を有し、
    前記第１表面粗さ（ＲＳ―２０１―ｕｐ）は前記第２表面粗さ（ＲＳ―１０２―ｕｐ）以上である、請求項１に記載のダイオード装置。
  10. 前記側壁電流制限領域（２０１）は第１外面（２０１―ｏｕｔ）をさらに含み、
    前記第１外面（２０１―ｏｕｔ）の粗さは１０ｎｍより大きい、請求項１に記載のダイオード装置。
  11. 前記第２型半導体層（１０２）は第２外面（１０２―ｏｕｔ）をさらに含み、
    前記第２外面（１０２―ｏｕｔ）の粗さは１０ｎｍより大きい、請求項１に記載のダイオード装置。
  12. 前記側壁電流制限領域（２０１）は第１外面（２０１―ｏｕｔ）をさらに含み、
    前記第２型半導体層（１０２）は第２外面（１０２―ｏｕｔ）をさらに含み、
    前記第１外面（２０１―ｏｕｔ）は第３表面粗さ（ＲＳ―２０１―ｏｕｔ）を有し、
    前記第２外面（１０２―ｏｕｔ）は第４表面粗さ（ＲＳ―１０２―ｏｕｔ）を有し、
    前記第３表面粗さ（ＲＳ―２０１―ｏｕｔ）は前記第４表面粗さ（ＲＳ―１０２―ｏｕｔ）以上である、請求項１に記載のダイオード装置。
  13. 前記側壁電流制限領域（２０１）は第１上面（２０１―ｕｐ）、第１外面（２０１―ｏｕｔ）、及び第１内面（２０１―ｉｎ）をさらに含み、
    前記第１上面（２０１―ｕｐ）と前記第１外面（２０１―ｏｕｔ）とは、第１夾角（Θ１）を成しており、
    前記第１上面（２０１―ｕｐ）と前記第１内面（２０１―ｉｎ）とは、第２夾角（Θ２）を成しており、
    前記第１夾角（Θ１）及び前記第２夾角（Θ２）は直角（９０°）に近い、請求項１に記載のダイオード装置。
  14. 磁性層をさらに含み、前記磁性層は前記第１型半導体層（１０１）の下に位置する、請求項１に記載のダイオード装置。
  15. 第２電流制限領域（２０２）をさらに含み、
    前記側壁電流制限領域（２０１）及び前記第２電流制限領域（２０２）の最短距離は５０μｍ以下である、請求項１に記載のダイオード装置。
  16. 第３電流制限領域（２０３）をさらに含み、
    前記第３電流制限領域（２０３）は、前記側壁電流制限領域（２０１）及び前記第２電流制限領域（２０２）の間に位置し、且つ、前記第２電流制限領域（２０２）と接触し、前記第３電流制限領域（２０３）の上面及び前記側壁電流制限領域（２０１）の上面は、同一平面にある、請求項１５に記載のダイオード装置。
  17. 前記側壁電流制限領域（２０１）は第１深さ（Ｄ１）を有し、
    前記第２電流制限領域（２０２）は第２深さ（Ｄ２）を有し、
    前記第３電流制限領域（２０３）は第３深さ（Ｄ３）を有し、
    前記第１深さ（Ｄ１）は、前記第２深さ（Ｄ２）に等しく、且つ、前記第３深さ（Ｄ３）に等しい、請求項１６に記載のダイオード装置。
  18. 前記側壁電流制限領域（２０１）、前記第２電流制限領域（２０２）、及び前記第３電流制限領域（２０３）は、イオン注入技術によって形成される、請求項１７に記載のダイオード装置。
  19. ディスプレイ基板を含むディスプレイパネルであって、
    前記ディスプレイ基板は、マイクロＬＥＤ装置の配列を含み、
    前記マイクロＬＥＤ装置の一部は、側壁電流ブロック領域（５０１）を有し、前記マイクロＬＥＤ装置の一部は、側壁電流制限領域（２０１）を有し、
    各前記マイクロＬＥＤ装置の最大幅は、１μｍから１００μｍまでであり、
    各前記マイクロＬＥＤ装置は、第１型半導体層（１０１）と、第２型半導体層（１０２）と、前記第１型半導体層（１０１）及び前記第２型半導体層（１０２）の間に位置する発光層（１０３）と、を含み、
    前記ディスプレイパネルは、前記マイクロＬＥＤ装置の配列を切り替え及び駆動するために使用される回路をさらに含み、
    前記ディスプレイパネルは、マイクロコントローラーチップ配列をさらに含み、
    各前記マイクロコントローラーチップは、スキャン駆動回路及びデータ駆動回路と接続する、ディスプレイパネル。
  20. 可撓性基板（１０１０）を含む可撓性ディスプレイであって、
    前記可撓性基板（１０１０）は、マイクロＬＥＤ装置の配列を含み、
    前記マイクロＬＥＤ装置の一部は、側壁電流ブロック領域（５０１）を有し、
    前記マイクロＬＥＤ装置の一部は、側壁電流制限領域（２０１）を有し、
    前記側壁電流ブロック領域（５０１）は、誘電材料から構成され、前記側壁電流制限領域（２０１）は、イオン注入技術によって形成され、
    各前記マイクロＬＥＤ装置の幅は、１μｍから１００μｍまでであり、
    各前記マイクロＬＥＤ装置は、第１型半導体層（１０１）と、第２型半導体層（１０２）と、前記第１型半導体層（１０１）及び前記第２型半導体層（１０２）の間に位置する発光層（１０３）と、を含み
    前記可撓性ディスプレイは、複数のスキャン線（１０１４）と、複数のデータ線（１０１５）と、をさらに含み、
    各前記マイクロＬＥＤ装置は、対応した前記スキャン線（１０１４）及び対応した前記データ線（１０１５）と接続し、
    前記可撓性ディスプレイは、前記マイクロＬＥＤ装置の配列を駆動するための駆動回路をさらに含み、
    前記駆動回路は、ゲートドライバー（１０１２）とソースドライバー（１０１３）とを含む、可撓性ディスプレイ。

JP2021531158A 2018-08-10 2019-05-27 流体トランスファーシステムおよびマイクロｌｅｄ装置の製造方法 Active JP7398818B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023200399A JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862716995P 2018-08-10 2018-08-10
US62/716,995 2018-08-10
US201862773202P 2018-11-30 2018-11-30
US62/773,202 2018-11-30
US201962824313P 2019-03-27 2019-03-27
US62/824,313 2019-03-27
PCT/CN2019/088648 WO2020029657A1 (zh) 2018-08-10 2019-05-27 一种二极管装置、显示面板及柔性显示器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023200399A Division JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Publications (3)

Publication Number Publication Date
JP2021534594A true JP2021534594A (ja) 2021-12-09
JPWO2020029657A5 JPWO2020029657A5 (ja) 2022-06-14
JP7398818B2 JP7398818B2 (ja) 2023-12-15

Family

ID=69413671

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021531158A Active JP7398818B2 (ja) 2018-08-10 2019-05-27 流体トランスファーシステムおよびマイクロｌｅｄ装置の製造方法
JP2023200399A Pending JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023200399A Pending JP2024026189A (ja) 2018-08-10 2023-11-28 マイクロ発光ダイオード装置の製造方法

Country Status (6)

Country Link
US (3) US11296254B2 (ja)
EP (1) EP3836234A4 (ja)
JP (2) JP7398818B2 (ja)
CN (2) CN115775852A (ja)
TW (1) TW202044610A (ja)
WO (1) WO2020029657A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023094342A (ja) * 2021-12-23 2023-07-05 日亜化学工業株式会社 発光装置の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775852A (zh) * 2018-08-10 2023-03-10 林宏诚 流体移转系统、发光二极管装置及制作方法、发光及显示设备
US11322646B2 (en) * 2019-01-18 2022-05-03 Innolux Corporation Light-emitting diode package and electronic device
CN110350063B (zh) * 2019-07-22 2020-08-11 京东方科技集团股份有限公司 发光二极管、显示基板和转移方法
US10989735B2 (en) 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection
CN211125682U (zh) * 2019-12-23 2020-07-28 厦门三安光电有限公司 一种正装发光二极管芯片
CN113380932A (zh) * 2020-03-10 2021-09-10 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法
KR20220032917A (ko) * 2020-09-08 2022-03-15 삼성전자주식회사 마이크로 발광 소자 및 이를 포함한 디스플레이 장치
TW202213311A (zh) * 2020-09-18 2022-04-01 許華珍 一種顯示裝置
EP4012755A1 (en) * 2020-12-11 2022-06-15 Samsung Electronics Co., Ltd. Micro-semiconductor chip wetting align apparatus
KR20220085931A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 발광 다이오드 및 이를 포함한 표시 장치
US20220208739A1 (en) * 2020-12-28 2022-06-30 Jade Bird Display (shanghai) Limited Micro-led structure and micro-led chip including same
TWI762172B (zh) * 2021-01-29 2022-04-21 台灣愛司帝科技股份有限公司 發光模組及其製作方法
GB2614126A (en) * 2021-03-11 2023-06-28 Boe Technology Group Co Ltd Display substrate and display apparatus
CN113471341A (zh) * 2021-05-26 2021-10-01 厦门大学 一种基于红光AlInGaAs量子点的Micro-LED结构及其制备方法
TWI779672B (zh) * 2021-06-17 2022-10-01 錼創顯示科技股份有限公司 微型發光元件
CN113725340A (zh) * 2021-08-31 2021-11-30 錼创显示科技股份有限公司 微型发光二极管显示设备
TWI790827B (zh) * 2021-11-22 2023-01-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置
CN114388670A (zh) * 2021-12-27 2022-04-22 泉州三安半导体科技有限公司 一种不可见光发光二极管
WO2023142152A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (Shanghai) Company Micro led structure and micro display panel
CN114597229B (zh) * 2022-03-22 2023-06-27 业成科技（成都）有限公司 触控式微型发光二极体显示器及其制造方法
JP7465612B2 (ja) 2022-03-24 2024-04-11 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
TWI826022B (zh) * 2022-09-29 2023-12-11 錼創顯示科技股份有限公司 微型發光元件及微型發光元件顯示裝置
TWI833576B (zh) * 2023-02-09 2024-02-21 友達光電股份有限公司 發光元件、包含其之發光裝置及發光裝置之製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506742A (ja) * 1993-12-17 1997-06-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア セルフアセンブル型微細構造の組み付け方法
JP2001257218A (ja) * 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
US20090009439A1 (en) * 2007-07-02 2009-01-08 Tpo Displays Corp. Pixels and display panels
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
CN202196806U (zh) * 2011-08-10 2012-04-18 安徽三安光电有限公司 一种具有电流阻挡层的led芯片
JP2015515149A (ja) * 2012-04-20 2015-05-21 レンセレイアー ポリテクニック インスティテュート 発光ダイオード及びそのパッケージング方法
US20160155906A1 (en) * 2014-12-02 2016-06-02 PlayNitride Inc. Method for transferring light-emitting elements onto a package substrate
EP3093834A1 (en) * 2015-04-24 2016-11-16 LG Electronics Inc. Display device using semiconductor light emitting device and manufacturing method thereof
JP2016213441A (ja) * 2015-04-30 2016-12-15 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
US20180097145A1 (en) * 2015-01-06 2018-04-05 Apple Inc. Led structures for reduced non-radiative sidewall recombination

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124184A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体発光装置
JPS59124184U (ja) 1983-02-12 1984-08-21 池本　允 ボ−ルペン先端部ボ−ル及び周辺部の汚れおとし器
US6410942B1 (en) 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2005026688A (ja) * 2003-06-30 2005-01-27 Osram Opto Semiconductors Gmbh 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法
EP3848970A1 (en) * 2007-01-22 2021-07-14 Cree, Inc. Multiple light emitting diode emitter
JP2010109331A (ja) * 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体レーザ装置および表示装置
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8587017B2 (en) 2009-07-05 2013-11-19 Industrial Technology Research Institute Light emitting device and method of fabricating a light emitting device
KR101134731B1 (ko) * 2009-10-22 2012-04-13 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
US20140367693A1 (en) * 2013-06-14 2014-12-18 Epistar Corporation Light-emitting device and the manufacturing method thereof
CN103972350B (zh) * 2014-05-30 2017-01-18 马鞍山太时芯光科技有限公司 一种新型结构的led芯片及其制作方法
US9219197B1 (en) * 2014-05-30 2015-12-22 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US9590137B2 (en) 2014-05-30 2017-03-07 Mikro Mesa Technology Co., Ltd. Light-emitting diode
US9231153B2 (en) 2014-05-30 2016-01-05 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US9773711B2 (en) 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
US9607907B2 (en) 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
US10297719B2 (en) 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
US10199542B2 (en) * 2015-12-22 2019-02-05 Epistar Corporation Light-emitting device
CN108369974B (zh) * 2015-12-22 2021-05-18 苹果公司 用于减轻非辐射复合的led侧壁处理
US9705035B1 (en) * 2015-12-30 2017-07-11 Epistar Corporation Light emitting device
US10223962B2 (en) 2016-03-21 2019-03-05 X-Celeprint Limited Display with fused LEDs
US10917953B2 (en) 2016-03-21 2021-02-09 X Display Company Technology Limited Electrically parallel fused LEDs
DE102017205639A1 (de) * 2016-04-18 2017-10-19 Seoul Viosys Co., Ltd Lumineszenzdiode mit hoher Effizienz
WO2018037788A1 (ja) 2016-08-23 2018-03-01 ソニー株式会社 単一粒子捕捉用装置、単一粒子捕捉システム及び単一粒子の捕捉方法
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
CN108110099B (zh) * 2017-04-01 2019-03-12 厦门乾照光电股份有限公司 一种led芯片及其制作方法
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
US10693042B2 (en) 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same
US20190237940A1 (en) * 2018-01-26 2019-08-01 Lumentum Operations Llc Modified emitter array
US11011677B2 (en) * 2018-03-09 2021-05-18 Innolux Corporation Display device
US10622519B2 (en) * 2018-03-30 2020-04-14 Facebook Technologies, Llc Reduction of surface recombination losses in micro-LEDs
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
US11393955B2 (en) * 2018-08-03 2022-07-19 Genesis Photonics Inc. Light emitting diode and manufacturing method thereof
CN115775852A (zh) * 2018-08-10 2023-03-10 林宏诚 流体移转系统、发光二极管装置及制作方法、发光及显示设备
KR102613051B1 (ko) 2018-09-05 2023-12-12 삼성전자주식회사 고해상도 디스플레이 장치
KR20200062863A (ko) 2018-11-27 2020-06-04 삼성전자주식회사 디스플레이 장치 및 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506742A (ja) * 1993-12-17 1997-06-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア セルフアセンブル型微細構造の組み付け方法
JP2001257218A (ja) * 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
US20090009439A1 (en) * 2007-07-02 2009-01-08 Tpo Displays Corp. Pixels and display panels
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
CN202196806U (zh) * 2011-08-10 2012-04-18 安徽三安光电有限公司 一种具有电流阻挡层的led芯片
JP2015515149A (ja) * 2012-04-20 2015-05-21 レンセレイアー ポリテクニック インスティテュート 発光ダイオード及びそのパッケージング方法
US20160155906A1 (en) * 2014-12-02 2016-06-02 PlayNitride Inc. Method for transferring light-emitting elements onto a package substrate
US20180097145A1 (en) * 2015-01-06 2018-04-05 Apple Inc. Led structures for reduced non-radiative sidewall recombination
EP3093834A1 (en) * 2015-04-24 2016-11-16 LG Electronics Inc. Display device using semiconductor light emitting device and manufacturing method thereof
JP2016213441A (ja) * 2015-04-30 2016-12-15 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023094342A (ja) * 2021-12-23 2023-07-05 日亜化学工業株式会社 発光装置の製造方法
JP7450158B2 (ja) 2021-12-23 2024-03-15 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
CN115775852A (zh) 2023-03-10
TW202044610A (zh) 2020-12-01
US11296254B2 (en) 2022-04-05
CN112005387A (zh) 2020-11-27
JP7398818B2 (ja) 2023-12-15
JP2024026189A (ja) 2024-02-28
US20210057607A1 (en) 2021-02-25
WO2020029657A1 (zh) 2020-02-13
US20240047609A1 (en) 2024-02-08
EP3836234A1 (en) 2021-06-16
EP3836234A4 (en) 2022-05-04
US11881540B2 (en) 2024-01-23
US20220223755A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
JP7398818B2 (ja) 流体トランスファーシステムおよびマイクロｌｅｄ装置の製造方法
US11563052B2 (en) Light emitting diode (LED) stack for a display
US20220392879A1 (en) Light emitting diode for display and display apparatus having the same
US20210126044A1 (en) Light emitting stacked structure and display device having the same
US11557577B2 (en) Light emitting device with LED stack for display and display apparatus having the same
KR102473326B1 (ko) 실리콘 상의 컬러 ｉｌｅｄ 디스플레이
KR20200096529A (ko) 발광 적층 구조체를 갖는 디스플레이 장치
US11355686B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
US20220320379A1 (en) Micro led display manufacturing device and method of manufacturing micro led display
TW202213311A (zh) 一種顯示裝置
WO2019001564A1 (zh) Led制造方法及led、显示屏和电子设备
US20210050325A1 (en) Light emitting element, light emitting device, and manufacturing method thereof
US20230023304A1 (en) Light emitting diode display device
CN115274740A (zh) 显示装置和用于制造该显示装置的方法
JP2022086232A (ja) 発光装置の製造方法、発光装置およびプロジェクター
US20240038928A1 (en) Light-emitting device, projector, display, and head-mounted display
US20240065017A1 (en) Light emitting element, method of manufacturing the same, and display device comprising the light emitting element
JP2022086228A (ja) 発光装置およびプロジェクター
CN115274730A (zh) 显示设备和制造显示设备的方法
JP2022154018A (ja) 発光装置の製造方法、発光装置及びプロジェクター
JP2022102589A (ja) フォトニック結晶構造体の製造方法、フォトニック結晶構造体、発光装置、およびプロジェクター
CN117999598A (zh) 显示装置、显示模块及电子设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7398818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150