JP2005026688A - 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法 - Google Patents

放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法 Download PDF

Info

Publication number
JP2005026688A
JP2005026688A JP2004191785A JP2004191785A JP2005026688A JP 2005026688 A JP2005026688 A JP 2005026688A JP 2004191785 A JP2004191785 A JP 2004191785A JP 2004191785 A JP2004191785 A JP 2004191785A JP 2005026688 A JP2005026688 A JP 2005026688A
Authority
JP
Japan
Prior art keywords
region
radiation
layer
semiconductor chip
brightness adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004191785A
Other languages
English (en)
Inventor
Michael Zoelfl
ツェルフル ミヒャエル
Wilhelm Stein
ヴィルヘルム シュタイン
Ralph Wirth
ラルフ ヴィルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10329398.1A external-priority patent/DE10329398B4/de
Priority claimed from DE10329365.5A external-priority patent/DE10329365B4/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2005026688A publication Critical patent/JP2005026688A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Abstract

【課題】放射放出が作製期間中に目標領域に調整設定可能である半導体チップ構造。
【解決手段】放射放出半導体チップの明るさを、ウェハの放射放出半導体層列(3)の放射放出特性の測定後の半導体チップの作製期間に、1つまたは複数の吸収性および/または部分絶縁性の明るさ調整設定層(12,6,9)をウェハの放射出力結合面(10)に被着することによって調整設定する。
【選択図】図2A

Description

本発明は、電磁放射を生成する少なくとも1つの活性層を含んでいる半導体層列と、接続領域および該接続領域の外部に配置されておりかつ該接続領域と電気的に接続されている電流注入領域を含んでいる電気的なコンタクト層とを備えている放射放出半導体チップに関する。本発明は更に、この種の半導体チップの作製方法に関する。本発明はまた、この種の放射放出半導体チップの明るさを調整設定するための方法に関する。
本特許出願は、2003年6月30日のドイツ連邦共和国特許出願DE10329398.1および6月30日のDE10329365.5の優先権に基づくものであり、これら特許出願の開示内容はすべてこれを以て本特許出願に参照されて明示的に組み込まれるものとする。
半導体チップの半導体層、例えば放射を放出するおよび放射を受け取る半導体チップの放射生成層構造は、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy=MOVPE)、分子線エピタキシャル成長(Molecular Beam Epitaxy=MBE)、液相エピタキシャル成長(Liquid Phase epitaxy=LPE)等のような多数の種々のエピタキシャル成長法によって定められるようにすることができる。択一的にまたは補充的に、この種の層構造は少なくとも部分的に、ドープ剤の内向拡散によって定められるようにすることができる。
エピタキシャルプロセスもドーピングプロセスもある程度の製造変動にさらされている。発光する半導体チップの場合、このような製造変動のために、規定上は同形式の半導体チップの明るさもしくは輝度が作動中変動することがしばしばある。種々異なっているエピタキシープロセス経過において作製されるウェハも、1つのプロセス経過において同時に作製される種々異なっているウェハも製造変動にさらされており、その際1つのプロセス経過において作製されるウェハ内の変動は比較的僅かである。
本発明の課題は、放射放出が作製期間中に目標領域に調整設定可能である半導体チップ構造を提供することである。課題は更に、この形式の半導体チップの作製方法を実現できるようにすることである。
この課題は請求項1または請求項15の構成要件に記載の構成を有する半導体チップによってないし請求項26,28または34の構成要件に記載の構成を有する方法によって解決される。
本発明の半導体チップ構造により有利にも、同形式にエピタキシャル成長された半導体層列によって、例えば用途に依存した目的を持って種々異なっている明るさを揺する半導体チップを作製することが可能になる。その結果有利にも、種々異なっている明るさを有する半導体チップの作製のために種々異なっているエピタキシープロセスを使用することが全く必要でなくなる。その結果、エピタキシー装置は有利も、プロセスシーケンスを変えないまま作動させることができる場合がますます増え、このために全体としてエピタキシープロセスが安定してくることになる。
半導体チップおよび該半導体チップの作製方法の有利な実施形態および発展形態は従属請求項に示されている。
本発明の第1実施例の半導体チップは、電磁放射を生成する少なくとも1つの活性層を含んでいる半導体層列を含んでおり、該半導体層列の上に導電性のコンタクト層が被着されており、コンタクト層は接続領域と、それとは空間的に離れて、電流注入領域とを含んでいる。接続領域と電流注入領域との間および/または接続領域から見て電流注入領域の外側に、半導体層列の前側の放射出力結合面に、半導体層列に生成される放射の一部を意図的に吸収する吸収性の明るさ調整設定層が被着されている。
本発明の有利な形態では、吸収性の明るさ調整設定層はチタンおよび/または白金を有している。チタンによって薄い層において既に、均質でかつ申し分なく調整設定可能である明るさの低減を実現することができる。半導体チップの吸収されるべき放射がどの波長領域にあるかに応じて、吸収性の明るさ調整設定層に対して別の材料も、殊に金属または合金を使用することができる。有利には例えば殊に、金、AuGe、AuBe、AuZnおよびTiW(N)である。吸収性の明るさ調整設定層は、半導体テクノロジーにおいて確立されている、PVDまたはCVD法のようなメソッド、例えばスパッタリングまたは蒸着を用いて被着されるようにすることができる。
本発明の更に有利な形態において、吸収性の明るさ調整設定層の厚さは2nmと30nmとの間、有利には2nmと10nmとの間にある。それは、半導体チップの明るさが前以て決められている目標領域内にあるようにする程度の量の放射が明るさ調整設定層によって吸収されるように選択されている。
本発明の別の有利な形態において、接続領域と活性層との間に、少なくとも1つの電気的に絶縁性の電流阻止領域と少なくとも1つの導電性の電流通過領域とを含んでいる部分絶縁性の明るさ調整設定層が配置されている。電流通過領域は接続領域および半導体層列を相互に導電接続して、半導体チップの作動中、電流が接続領域の下方で半導体層列に注入されるようにする。チップに生成される電磁放射の一部が接続領域の下方で生成されかつ該接続領域によって吸収される。
本発明の第2の実施例の半導体チップは、電磁放射を生成する少なくとも1つの活性層を含んでいる半導体層列を含んでおり、該半導体層列の上に導電性のコンタクト層が被着されており、該コンタクト層は接続領域およびそれとは空間的に離れて、電流注入領域を含んでいる。接続領域と活性層との間に部分絶縁性の明るさ調整設定層が配置されており、該明るさ調整設定層は少なくとも1つの電気的に絶縁性の電流阻止領域と少なくとも1つの導電性の電流通過領域とを含んでいる。電流通過領域は接続領域および半導体層列を相互に電気的に接続して、半導体チップの作動中電流が接続領域の下方で半導体層列に注入されるようにする。チップに生成される電磁放射の一部が接続領域の下方で生成されかつ該接続領域によって吸収される。
本発明の別の有利な形態において、電流注入領域は接続領域の外側にまたは接続領域と隣接して間隔をおいて配置されている。
本発明の有利な形態において、接続領域と電流注入領域との間および/または接続領域から見て電流注入領域の外側において、半導体層列の前側の放射出力結合面に、半導体層列に生成される放射の一部を意図的に吸収する吸収性の明るさ調整設定層が被着されている。
ここで、例えば部分絶縁性のまたは吸収性の明るさ調整設定層が接続領域と活性層との間に配置されている という表現によっていわんとしていることはまさに、活性層から見て明るさ調整設定層および接続領域は少なくとも部分的にオーバラップしているということである。例えばこれらは、接続領域が明るさ調整設定層を完全に被覆しているようにオーバラップしている。
1つまたは複数の明るさ調整設定層、例えば吸収性のおよび/または部分絶縁性の明るさ調整設定層により、その都度それ自体だけでまたは組み合わせにおいて、例えばエピタキシーおよび/またはドーピングプロセスにおける変動に基づいてまたは種々異なっているプロセス実行間の変動に基づいて生じる可能性があるような種々異なった明るさを有するウェハからも、明るさが比較的確実に前以て決められている目標明るさ領域内にある半導体チップを作製することができることになる。この目的のために例えば、吸収性の明るさ調整設定層の厚さ、面積および放射透過性が調整設定されて、チップの大きすぎる明るさを招来する可能性がある放射が吸収性の明るさ調整設定層によって吸収される。
本発明の好適な形態において、例えば吸収性のまたは部分絶縁性の明るさ調整設定層に少なくとも部分的に、不活性層が被着されている。これは有利にも、明るさ調整設定層を例えば酸化および機械的な損傷から保護するものである。例えば、不活性層は窒化シリコン層である。有利には、不活性層は少なくとも部分的に、吸収性の明るさ調整設定層上に被着されている。
本発明の半導体チップは有利にも、エピタキシーおよび/またはドーピングプロセスにおける変動にも拘わらず、半導体チップの作動中、目標明るさ領域内にある明るさが実現されるように作製することができるのである。
更に、本発明の半導体チップ構造により有利にも、同形式にエピタキシャル成長された半導体層列によって、例えば用途に応じて意図的に種々異なっている明るさを有する半導体チップを作製することが可能になる。その結果有利にも、種々異なってる明るさを有する半導体チップの作製のために、種々異なっているエピタキシ−プロセスを使用する必要が全くなくなる。
その結果エピタキシャル装置は有利にも、プロセスシーケンスを変えないまま作動させることができる場合がますます増え、このために全体としてエピタキシャルプロセスが安定してくることになる。
本発明のチップススラクチャおよび方法を使用して、1つまたは複数のプロセス実行において明るさの統一のとれたチップ製造ロットを実現するために、完成したチップの目標明るさ領域に比べて大きい明るさを有する半導体層列を製造し、かつチップの明るさを、吸収性のおよび/または部分絶縁性の明るさ調整設定層のような明るさ調整設定層を用いて、本発明により調整設定する、すなわち暗くすると特別好適である。
接続領域および半導体層列は電流通過領域を介して相互に接続されていて、半導体チップの作動中、電流が接続領域の下方で活性層に注入されるようにする。すなわち、接続領域の下方に生成される光の影を接続領域と活性帯域との間の電気的に絶縁性のバリヤ層を用いて電流注入を妨げることにより回避するという狙いとは異なって、意図的に電流が接続領域の下方で活性層に注入される。
特別有利には、電流通過領域の大きさおよび位置は次のように調整設定される:半導体チップの放射放出が前以て決められている目標領域内にあるようにする程度の半導体チップの作動電流が接続領域の下方に注入されかつ結果的に、半導体チップに生成される、接続領域における放射が相応に吸収されるようにである。
電流通過領域を用いて、意図的に電磁放射が半導体チップに生成され、この放射は半導体チップから出力結合されず、コンタクト層に吸収される。この経路を介して例えば、固定的に前以て決められている作動電流において所望される目標領域の上方にある明るさを半導体層列が有している半導体チップにおいて、固定的に前以て決められている作動電流の一部を接続領域の下方に注入しかつそこに生成される放射の少なくとも一部が接続領域によって吸収されるようにすることによってチップの明るさを低減することができる。電流通過領域の大きさおよび位置の調整設定によって、半導体チップに生成されるがここから出力結合されない放射の量(割合)を調整設定することができる。比較的僅かな明るさを有する半導体層列の場合、例えば、複数のチップにおいて、同じ作動電流において「より明るい」半導体層列を有するチップの場合と同じ明るさを実現するために、「より明るい」半導体層列を有するチップに比べて電流通過領域はより小さく実現される。
念のために指摘しておくが、「明るさ」はここでは可視光線を放出する半導体層列にのみ係っているのではなく、赤外線および/または紫外線を放出する半導体層列にも係っている。つまり本発明は可視光線を放出する半導体チップに限定されておらず、赤外線放出半導体チップ並びに紫外線放出半導体チップにも関連している。
有利な形態において、特別有利には電流阻止層として実現されている電流阻止領域は窒化シリコンを含んでいる。電流阻止領域は種々異なっている方法によって、例えばスパッタリング、蒸着またはCVD法を用いて被着されることができる。
電流阻止領域は有利には、半導体層列に被着されている、切り欠きを有する電気的に絶縁性の層を含んでおりかつ接続領域は該切り欠き内で半導体層列に被着されている。
電流阻止領域における切り欠きは例えば、電気的なアイソレーション層を被着した後でエッチングまたはバックスパッタリングのような従来の方法によって形成することができる。切り欠きはアイソレーション層の被着の際に既に、リソグラフィーメソッドを用いて形成されるようにすることもできる。コンタクト層の例えば従来の被着によってコンタクト層は切り欠きも充填し、従ってコンタクト層は半導体層列と物理的に接触している。形成されるべき切り欠きの領域に既に、明るさ調整設定層、例えば吸収性の明るさ調整設定層がアイソレーション層の下方に存在しているのであれば、この層も場合によっては切り欠きの領域において半導体層列から除去することができる。
本発明の別の有利な形態では電流阻止領域は、活性層と接続領域との間に配置されている、半導体層列の電気的に絶縁性の領域である。この場合有利には、電流阻止領域は半導体層列のプロトン植え込み領域であってよくかつ電流通過領域は電流阻止領域より僅かなプロトン濃度を有する半導体層列の領域であってよい。
有利には、半導体層列における横方向の導電性は、半導体チップの作動中、接続領域の下方において半導体層列に注入される電流が実質的に接続領域および半導体層列の重なり領域に制限された状態に留まる程度に僅かである。
このことは、接続領域を介する電流注入による接続領域の下方でに放射生成が結果的に半導体チップの所望の明るさ低減を実現するのに非常に貢献する。
本発明のチップ構造は、InGaAlPをベースとしている半導体層列を有する半導体チップに適している。
InGaAlPをベースとしている放射放出および/または放射検出チップのグループにはここでは殊に次のチップが当てはまる:通例、種々異なっている個別層から成る層列を有しているエピタキシャル製造される半導体層列が、0≦x≦1,0≦y≦1およびx+y≦1を有するIII−V化合物半導体材料系InAlGa1−x−yPから成る材料を有している少なくとも1つの個別層を含んでいるそういったチップである。半導体層列は例えば、従来のpn接合、ダブルヘテロ構造、単一量子井戸構造(SQW構造)または多重量子井戸構造(MQW構造)を有していることができる。この種の構造は当業者には公知でありかつそれ故にここで詳しく説明しない。基本的に、本発明の半導体チップは、放射放出および/または放射検出チップに対して使用することができるいずれもの半導体材料をベースとすることができる。
本発明の有利な形態において、アイソレーション層が電流注入領域と半導体層列との間に少なくとも部分的に配置されている。この変形形態によって、接続領域の外側に注入される、作動電流の割合を低減することができる。
有利には、本発明の枠内において、唯一の層が不活性層、電流阻止領域およびアイソレーション層の機能を部分的にまたは完全に有していることができる。
本発明によれば、目標値より上または下にある放射出力を有する半導体層列において、電流通過領域および電流阻止領域の大きさおよび位置は次のように選択することができる:半導体チップの放射放出が前以て決められた目標領域内に来るように、半導体チップの作動電流がその分だけ接続領域の下方に注入されかつ結果的に接続領域において半導体チップに生成される放射が相応に吸収されるようにである。
明るさ調整設定層は、電流阻止領域および電流通過領域を有する部分絶縁性の明るさ調整設定層ではなくて択一選択的に、接続領域と活性層との間に配置されている連続的な導電層を用いて実現することができるが、ここでの導電層の電気抵抗が半導体層列の明るさに依存して調整設定される。この場合明るさ調整設定層の部分絶縁性の領域は、この形式の明るさ調整設定層のその他の領域に比べて高められている電気的抵抗を有するこの形式の明るさ調整設定層の領域として見ることもできる。
半導体チップに過剰に生成される放射の一部を引き続く明るさ調整設定のためにシェーディングにより「マスクアウト」する付加的なまたは択一的な可能性は、接続領域と電流注入領域との間の接続ウェブの幅を拡げることにある。このことはそれだけで、申し分ない明るさ制御を実現する可能性を表しているが、上で述べた技術的な手段に対して付加的に使用することもできる。
放射放出半導体チップの明るさを調整設定するための本発明の方法では、ウェハの放射放出半導体層列の放射放出特性の測定後のプロセス期間に明るさ調整設定層がウェハの放射出力結合面に被着される。
有利には、明るさ調整設定層は吸収性の明るさ調整設定層または部分絶縁性の明るさ調整設定層として実現されている。
特別有利には、明るさ調整設定層は吸収性の明るさ調整設定層として実現されておりかつ付加的に、部分絶縁性の明るさ調整設定層がウェハの放射出力結合面に被着される。
本発明の半導体チップを作製するための方法の第1の実施例では、活性層を有する半導体層列を基板に作製した後または作製する期間に、半導体層列の明るさが測定される。次いで、測定結果に基づいて、吸収性の明るさ調整設定層および必要に応じて別の、例えば部分絶縁性の明るさ調整設定層の適当なジオメトリーが割り出されかつこのまたはこれら明るさ調整設定層が半導体層列に相応に実現される。次いで、コンタクト層が接続領域および場合によっては電流注入領域と一緒に実現される。吸収性の明るさ調整設定層に対して有利には更に、適当な厚さが割り出される。
本発明の半導体チップを作製するための方法の第2の実施例では、活性層を有する半導体層列を基板に作製した後または作製する期間に、半導体層列の明るさが測定される。次いで、測定結果に基づいて、部分絶縁性の明るさ調整設定層の適当なジオメトリーが割り出されかつ部分絶縁性の明るさ調整設定層が半導体層列に相応に実現される。次いで、コンタクト層が接続領域および電流注入領域と一緒に実現される。
本発明の有利な形態では、半導体層列の測定および電流通過領域に対する切り欠きを有する電流阻止領域としての電気的に絶縁性の層の実現後に、コンタクト層が被着されかつその際に該切り欠きにコンタクト層材料が少なくとも部分的に充填される。
本発明の別の有利な形態において、半導体層列の測定後、電流通過領域および電流阻止領域は半導体層列の表面近傍の領域の異なっているドーピングによって生成される。
電流阻止領域および電流通過領域がどの個所に存在しているかに無関係に、コンタクト層の形状および大きさはいつも変わらず維持されるようにすることができる。それ故に半導体チップの平面でのストラクチャは有利には実質的に変わらず維持することができ、このことはダイ・ボンダーのような自動製作機における自動的な画像認識に対して、かつ測定装置に対して特別有利ということになる。
本発明の基本的な原理は、放射放出半導体チップの明るさを、有利にはウェハの放射放出半導体層列の放射放出特性の測定後の半導体チップの作製期間に、1つまたは複数の明るさ調整設定層、例えば吸収性および/または部分絶縁性の明るさ調整設定層をウェハの放射出力結合面に被着することによって調整設定することである。
別の利点、有利な実施例および発展形態は以下の図1,図2A,図2B、図3A〜図3D、図4A〜図4D、図5および図6と関連した説明から明らかにしたい。
次に本発明を図示の実施例に付き図面を用いて詳細に説明する。
種々の実施例において、同じまたは同じ作用をする構成部分はそれぞれ同じように示されておりかつ同じ参照番号が付されている。図示の層厚は実寸通りに受け取ることはできない。むしろこれらはよりよく理解するために誇張して厚めに示されておりかつ実際の厚さの相互比によって示されてはいない。
図1および図2Aないし図1および図2Bにおいて2つの実施形態に基づいて示されているような実施例は、InGaAlPベースド半導体層列3を有する放射放出半導体チップ1である。この半導体層列は電磁ビームを生成する活性層2を有している。この活性層2は個別半導体層から成っているかまたは複数の半導体層を有していることができる。これらの半導体層は例えば多重量子井戸構造を形成している。
半導体層列3の上に、接続領域4および電流注入領域5を有するコンタクト層7が被着されている。接続領域4は、電流注入領域5である方形のフレームの真ん中に配置されている円形のボンディングパッドである。接続領域4も電流注入領域5も必要に応じて別の幾何学形状を有することができる。
半導体層列3の上には図2Aの実施形態によれば、吸収性の明るさ調整設定層12が配置されている。この層の放射透過度を介して半導体チップ1の作製プロセスの期間にその明るさが調整設定される。吸収性の明るさ調整設定層12はこの実施例では6nmの厚さでありかつ実質的にチタンを含んでいるかまたは純然たるチタン層である。半導体チップの作動中、活性層で生成される放射の一部がチタン層において吸収される。これにより、エピタキシーおよびドーピングプロセスに基づいて目標明るさを上回ることになる、半導体チップ1の明るさが低減される。どの程度の明るさを低減しようとするか次第で、チタン層の層厚を整合することができる。
吸収性の明るさ調整設定層に対する材料として、Tiに代わって、白金、金、AuGe、AuZn、AuBe、TiW(N)または適当な金属または適当な合金を用いることができる。半導体チップの吸収されるべき放射がいずれの波長領域にあるか次第で、吸収性の明るさ調整設定層に対して別の材料も使用することができる。このことは殊に、可視光線の外側にある波長領域においても当てはまる。
吸収性の明るさ調整設定層上および、必要に応じて放射出力結合面10上にも、例えば窒化シリコンを含んでいる不活性層13が配置されていてよい。しかし不活性層13は、例えば半導体テクノロジーにおいて従来より使用されている不活性化材料のような別の材料を有していてもよい。
この形式の半導体チップの作製のための好適な方法では、ウェハに半導体層列をエピタキシャル成長させた後、この半導体層列に、例えばチタンから成る半透明な金属層の形の吸収性の明るさ調整設定層が被着される。次いで、この調整設定層に、例えば窒化シリコンカバーの形の不活性層が被着される。この不活性層は電流注入領域に対するコンタクト個所に吸収性の明るさ調整設定層を含めて半導体層列まで開放される。これに基づいて電気的なコンタクト層の堆積(例えばAuZn,ZiW(N),Al)が行われかつウェハは通例のように引き続き処理されていく。
電気的に絶縁性の不活性層13がこの実施形態では接続領域4の下方にあることで更に、電流が主として例えばフレーム形状の電流注入領域5において活性層2に注入されることが可能になる。不活性層13により、放射不透過な接続領域4の下方に作動中、接続領域4によって大部分が吸収されることになる大量の放射が生成されることが妨げられる。しかし不活性層13は接続領域の下方で別のジオメトリーにおいて配置されていてもよい。例えば、リング形状、円形状または別の有利なジオメトリーが考えられる。不活性層は、とりわけ、吸収性の明るさ調整設定層を保護するおよび/または所定の領域への電流注入を妨げるために、半導体チップ上に接続領域を越えて延在していてもよい。
有利な発展形態において、接続領域4と半導体層列3との間に部分絶縁性の明るさ調整設定層6が配置されている。この層は、接続領域の下方中央に位置決めされている電流通過領域61および電流通過領域61をリング形状に取り囲んでいる電流阻止領域62から組み合わされて成っている。
電流通過領域61および電流阻止領域62を有する部分絶縁性の明るさ調整設定層6は場合によっては、吸収性の明るさ調整設定層12および不活性層13に対して付加的に設けられているようにすることができる。これは図1のストラクチャの1実施形態として図2Aに断面で示されている。有利には個別層、例えばアイソレーション層9は、同時に電流阻止領域62および不活性層13として実現されているので、場合によっては不活性層13を省略することができる。
所望される明るさ低減のために、吸収性の明るさ調整設定層12も省略することができる。この形式のストラクチャは図1で平面で示されているストラクチャの第2実施形態の断面として図2Bに示されている。図2Bのストラクチャは不活性層13が存在していない点および吸収性の明るさ調整設定層12が存在していない点を除けば図2Aの実施形態のストラクチャに実質的に相応している。
電流阻止領域62は例えば窒化シリコン層であってよい。しかし電流阻止領域62は半導体テクノロジーにおいて従来より使用されている別の電気的に絶縁性の材料から作製されるようにすることもできる。半導体チップの作動中、電流は専ら、電流注入領域5を介してかつ電流通過領域62を通って半導体層列3および結果的に活性層2に注入される。有利には、電気的に絶縁性のアイソレーション層9は電流阻止領域として実現されておりかつ特別有利には切り欠きを有している。
明るさ調整設定層6の電流通過領域61を介する電流注入のために、前以て決められている作動電流の一部が活性層2に放射を生成し、それは大部分が半導体チップから出力結合されずに、接続領域によって吸収されるということになる。電流通過領域61の大きさを介して、出力結合されない放射量を調整設定することができる。作動電流が一定に保持されている場合、電流注入領域5を介して注入される電流、ひいてはこの電流によって活性層2に生成される、半導体チップから出力結合される放射が相応の範囲で低減される。
十分な明るさ低減が必要である場合、電流阻止領域は少なくとも部分的に、電流注入領域5と活性層2との間にも配置されていてよい。その場合作動電流は例えば、大部分がまたは全体的に、接続領域4を介して活性層2に注入されるようにすることができる。
電流阻止領域62がどの場所に存在しているかに無関係に、コンタクト層7の形状および大きさは変えずにおくことができる。それ故に半導体チップ1は平面的には実質的に同じに留まり、ずっと上に既に説明したように、このことは、ダイ・ボンダーのような種々様々な自動製造機械における自動画像認識のためおよび測定装置のために有利である。
図3Aないし図3Dに示されている半導体チップの4つの変形形態は図1および図2Aないし図1および図2Bとの関連において上に説明した実施例に比べて、種々異なっている大きさの電流通過孔61を有している。電流通過領域61の大きさは図3Aの実施形態から図3Dの実施形態にかけて順に大きくなっている。すべての4つの実施形態の半導体層列が同じ放射特性を有しかつすべて4つの実施形態を同じ作動電流で作動させるとすれば、半導体チップの明るさは図3A)の実施形態から図3D)の実施形態にかけて順に低下する。というのは、図3A)から図3D)まで、作動電流のますます大きくなっていく成分が接続領域4の下に注入されるからである。半導体層列3の横方向導電性に基づいて、電流通過領域61の下方で電流の拡幅が生じることになる。それ故に、接続領域4の下方に注入された電流は部分的に、放射の出力結合に役立つことになる。しかし電流通過領域を介する電流注入の個所が接続領域4によって被覆されていない、放射出力結合面10から離れていればいるほど、接続領域4の下方において発生される放射が放射放出に係わってくる可能性はますます少なくなる。従って、図3A)ないし図3D)に示されている電流通過領域61において図3A)ないし図3D)の順序において一方において増大する面積のためにより多くの電流が注入され、他方において放射出力結合面10にますます近付いていくために、接続領域4の下方において生成される放射のますます大きな成分が出力結合される。これら2つの相反する効果のいずれが支配的であるかは専ら、半導体層列3の電流拡幅特性に依存している。電流通過領域61を用いた効果的な明るさの低減のために、図3D)の実施形態の場合にも、接続領域4の下方に注入される電流のほんの僅かしか、チップから出力結合され、ひいては半導体チップ1の明るさに貢献することになる放射を生成することができない。確かに、例えば電流注入領域5の下方での電流密度の低減のような一層良好な電流拡幅を要求する別の理由があることもある。特別な要求に応じて、部分絶縁性の明るさ調整設定層が整合されなければならない。殊に、同一の層が不活性層13、電流阻止領域62およびアイソレーション層9の機能を全部または部分的に持っているようにすることができる。
図4A)ないし図4D)の半導体チップの4つの変形形態では、部分絶縁性の明るさ調整設定層6の電流阻止領域62は電流注入領域5の下方まで伸ばされているので、半導体層列3への電流注入は専ら、コンタクト層7の接続領域4の下方の。部分絶縁性の明るさ調整設定層6の電流通過領域61を介して行うことができる。図4B)の半導体チップ1の明るさは実質的に、半導体層列に直接、ボンディングパッドだけを有している半導体チップ1の明るさに相応している。図4A)の半導体チップ1では、電流通過領域61はリング形状に実現されておりかつ接続領域4の下方に配置されている。この種の半導体チップ1は半導体層列を同じとした場合図4B)の変形形態の半導体チップより明るい。というのは、接続領域4の縁部、従って半導体チップの放射出力結合面10の近傍により多くの電流が注入されるからである。図4Cの実施形態は接続領域4の下方に真ん中の第1の電流通過領域611とこれをリング形式の取り囲むように延在している第2の電流通過領域612とを有している。図4D)の変形形態は接続領域4の下方に比較的小さな真ん中の電流通過領域61しか有していない。図4C)および図4D)の半導体チップの明るさは、半導体層列がこれまで説明した変形形態と同じであるとすれば、図4A)および図4B)の半導体チップの明るさより僅かである。というのは、半導体層列への電流注入、ひいては半導体層列における放射生成は大部分が、放射結合面10とは比較的遠く離れて行われるからである。
図5に示されているように、第2の実施例において、上で説明した実施例および電流阻止領域62の種々の形態に対して択一選択的に、活性層と接続領域4との間に配置されている、半導体層列の電気的に絶縁性の領域が存在している。この場合有利には、電流阻止領域は半導体層列のプロトン植え込み領域でありかつ電流通過領域はこれより僅かなプロトン濃度を有する半導体層列の領域であってよい。明るさ調整設定層6の、平面における基本的に2次元のジオメトリーは上で説明した実施例およびその実施/変形形態に対応して選択されていてよい。
図6の第3の実施例において、明るさ調整設定層は電流阻止領域および電流通過領域を有する部分絶縁性ではなくて、接続領域4と活性層2との間に配置されている連続している導電性層19を用いて実現されている。この導電性層の電気的な抵抗は半導体層列3の所望の明るさに依存して調整設定される。この場合明るさ調整設定層の部分絶縁性の領域は、上に述べた明るさ調整設定層の別の領域に比べて高められた電気的な抵抗を有する、上に述べた明るさ調整設定層の領域と見なすこともできる。
更に別の実施例において、上で説明した、明るさ調整設定のための明るさ調整設定手段に対して付加的にまたは択一的に、接続領域4と電流注入領域5との間の接続ウェブが拡幅されている。
本発明の方法では、活性層2を有する半導体層列3を基板に作製した後または作製期間に、半導体層列3の明るさが測定される。次いで、測定結果に基づいて、吸収性の明るさ調整設定層12および/または部分絶縁性の明るさ調整設定層6の適当な厚さおよび/またはジオメトリーが求められかつ明るさ調整設定層が相応に半導体層列3上に形成される。次いで、コンタクト層7が接続領域4と、導電性のウェブを介して接続領域4に電気的に接続されている電流注入領域5と一緒に形成される。このために、半導体層列3の測定および電流通過領域61に対する切り欠きを有する電流阻止領域62としての電気的に絶縁性の層の形成後に、コンタクト層7が被着されかつその際に切り欠きに少なくとも部分的にコンタクト層材料が充填される。択一的に、半導体層列3の測定後電流通過領域61および電流阻止領域62を、半導体層列3の表面近傍の領域の種々異なっているドーピングにとって生成しかつ次いでコンタクト層7を被着することができる。
本発明は勿論、具体的に説明した実施例に制限されず、本発明の基本的な構成要件を有している装置および方法全体に及んでいる。殊に、種々異なっているジオメトリーおよび種々異なっている構成の放射放出半導体チップが使用可能である。更に、半導体層列3は例えばGaNベースドまたはGaAsベースド半導体材料のような種々異なっている材料系から構成されていてよい。
本発明は実施例に基づいた説明によって制限されていない。むしろ本発明は、特許請求の範囲または実施例に構成要件または組み合わせがそれ自体明確に示されていないとしても、殊に特許請求の範囲における構成要件のそれぞれの組み合わせを含んでいるものであれば、どんな新しい構成要件も構成要件のどんな組み合わせも含むものである。
第1の実施例の半導体チップの平面略図 第1の実施例の断面の第1実施形態の略図 第1の実施例の断面の第2実施形態の略図 第1の実施例の実施形態の平面略図 第1の実施例の実施形態の平面略図 第1の実施例の実施形態の平面略図 第1の実施例の実施形態の平面略図 第1の実施例の4つの別の実施形態の平面の略図 第1の実施例の4つの別の実施形態の平面の略図 第1の実施例の4つの別の実施形態の平面の略図 第1の実施例の4つの別の実施形態の平面の略図 第2の実施例の断面の略図 第3の実施例の断面の略図
符号の説明
1 半導体チップ
2 活性層
3 半導体層列
4 接続領域
5 電流注入領域
6 部分絶縁性の明るさ調整設定層
61,611,612 電流通過領域ないし電流通過孔
62 電流阻止領域
7 コンタクト層
9 アイソレーション層
10 放射出力結合面
12 吸収性の明るさ調整設定層
13 不活性層
19 導電性層

Claims (38)

  1. 電磁放射を生成する少なくとも1つの活性層(2)を含んでいる半導体層列(3)と、接続領域(4)および該接続領域(4)に隣接して間隔をおいて配置されておりかつ該接続領域と電気的に接続されている電流注入領域(5)を含んでいる電気的なコンタクト層(7)とを備えている放射放出半導体チップ(1)において、
    接続領域(4)と電流注入領域(5)との間および/または接続領域(4)から見て電流注入領域(5)の外側に、半導体層列(3)の前側の放射出力結合面(10)に半導体層列(3)に生成される放射の一部を意図的に吸収する吸収性の明るさ調整設定層(12)が被着されている
    ことを特徴とする放射放出半導体チップ。
  2. 吸収性の明るさ調整設定層(12)は金属または少なくとも2つの金属から成る合金を有している
    請求項1記載の放射放出半導体チップ。
  3. 吸収性の明るさ調整設定層(12)はチタンを有している
    請求項1記載の放射放出半導体チップ。
  4. 吸収性の明るさ調整設定層(12)は白金を有している
    請求項1記載の放射放出半導体チップ。
  5. 吸収性の明るさ調整設定層(12)は、Au、AuGe、AuZn、AuBeおよびTiW(N)から成る属の少なくとも1つの材料を有している
    請求項1記載の放射放出半導体チップ。
  6. 吸収性の明るさ調整設定層(12)の厚さは2nmと30nmとの間でありかつそれは、半導体チップの明るさが前以て決められている目標領域内にあるようにする程度の量の放射が吸収性の明るさ調整設定層(12)によって吸収されるように選択されている
    請求項1記載の放射放出半導体チップ。
  7. 吸収性の明るさ調整設定層(12)の厚さは2nmと10nmとの間でありかつそれは、半導体チップの明るさが前以て決められている目標領域内にあるようにする程度の量の放射が吸収性の明るさ調整設定層(12)によって吸収されるように選択されている
    請求項1記載の放射放出半導体チップ。
  8. 吸収性の明るさ調整設定層(12)の厚さは2nmと10nmとの間でありかつそれは、半導体チップの明るさが前以て決められている目標領域内にあるようにする程度の量の放射が吸収性の明るさ調整設定層(12)によって吸収されるように選択されている
    請求項3記載の放射放出半導体チップ。
  9. 吸収性の明るさ調整設定層(12)の厚さは2nmと10nmとの間でありかつそれは、半導体チップの明るさが前以て決められている目標領域内にあるようにする程度の量の放射が吸収性の明るさ調整設定層(12)によって吸収されるように選択されている
    請求項4記載の放射放出半導体チップ。
  10. 接続領域(4)と活性層(2)との間に、少なくとも1つの電気的に絶縁性の電流阻止領域(62)と少なくとも1つの導電性の電流通過領域(61)とを含んでいる部分絶縁性の明るさ調整設定層(6)が配置されており、該電流通過領域を介して接続領域(4)は半導体層列(3)と電気的に接続されていて、半導体チップ(1)の作動中チップに生成される電磁放射の一部が接続領域(4)の下方で生成されかつ該接続領域によって吸収されるようになっている
    請求項1記載の放射放出半導体チップ。
  11. 半導体層列(3)はInGaAlPをベースとしている
    請求項1記載の放射放出半導体チップ。
  12. 電流注入領域(5)と半導体層列(3)との間に少なくとも部分的に、電気的に絶縁性の層(9)が配置されている
    請求項1記載の放射放出半導体チップ。
  13. 吸収性の明るさ調整設定層(12)に不活性層(13)が被着されている
    請求項1記載の放射放出半導体チップ。
  14. 不活性層(13)は窒化シリコン層である
    請求項13記載の放射放出半導体チップ。
  15. 電磁放射を生成する少なくとも1つの活性層(2)を含んでいる半導体層列(3)と、接続領域(4)および該接続領域(4)に隣接して間隔をおいて配置されておりかつ該接続領域と電気的に接続されている電流注入領域(5)を含んでいる電気的なコンタクト層(7)とを備えている放射放出半導体チップ(1)において、
    接続領域(4)と活性層(2)との間に部分絶縁性の明るさ調整設定層(6)が配置されており、該明るさ調整設定層は少なくとも1つの電気的に絶縁性の電流阻止領域(62)と少なくとも1つの導電性の電流通過領域(61)とを含んでおり、該電流通過領域を介して接続領域(4)は半導体層列(3)と電気的に接続されていて、半導体チップ(1)の作動中チップに生成される電磁放射の一部が接続領域(4)の下方で生成されかつ該接続領域によって吸収されるようになっている
    ことを特徴とする放射放出半導体チップ。
  16. 接続領域(4)と電流注入領域(5)との間および/または接続領域(4)から見て電流注入領域(5)の外側に、半導体層列(3)の前側の放射出力結合面(10)に半導体層列(3)に生成される放射の一部を意図的に吸収する吸収性の明るさ調整設定層(12)が被着されている
    ことを特徴とする放射放出半導体チップ。
  17. 電流通過領域(61)の大きさおよび位置は、半導体チップの作動電流が半導体チップの放射放出が前以て決められている目標領域内にあるようにする程度、接続領域(4)の下方に注入されかつ結果的に、半導体チップ(1)に生成される、接続領域(4)における放射が相応に吸収されるように選択されている
    請求項15記載の放射放出半導体チップ。
  18. 電流阻止領域(62)は窒化シリコンを含んでいる
    請求項15記載の放射放出半導体チップ。
  19. 電流阻止領域(62)は半導体層列(3)に被着されている、切り欠きを有する電気的に絶縁性の層を含んでおりかつ
    接続領域(4)は該切り欠き内で半導体層列(3)に被着されている
    請求項15記載の放射放出半導体チップ。
  20. 電流阻止領域(62)は活性層(2)と接続領域(4)との間に配置されている、半導体層列(3)の電気的に絶縁性の領域である
    請求項15記載の放射放出半導体チップ。
  21. 電流阻止領域(62)は半導体層列(3)のプロトン植え込み領域である
    請求項20記載の放射放出半導体チップ。
  22. 電流通過領域(61)は電流阻止領域(62)より僅かなプロトン濃度を有する半導体層列(3)の領域である
    請求項21記載の放射放出半導体チップ。
  23. 半導体層列(3)における横方向の導電性は、半導体チップ(1)の作動中、接続領域(4)の下方において半導体層列(3)に注入される電流が実質的に接続領域(4)の下方の領域に制限された状態に留まる程度に僅かである
    請求項15記載の放射放出半導体チップ。
  24. 半導体層列(3)はInGaAlPをベースとしている
    請求項15記載の放射放出半導体チップ。
  25. 電流注入領域(5)と半導体層列(3)との間に少なくとも部分的に電気的に絶縁性の層(9)が配置されている
    請求項15記載の放射放出半導体チップ。
  26. 放射放出半導体チップの明るさの調整設定方法において、
    ウェハの放射放出半導体層列の放射放出特性の測定後のプロセスの期間に、明るさ調整設定層(12)を該ウェハの放射出力結合側に被着する
    ことを特徴とする放射放出半導体チップの明るさの調整設定方法。
  27. 明るさ調整設定層は吸収性または部分絶縁性の明るさ調整設定層として実現されている
    請求項26記載の放射放出半導体チップの明るさの調整設定方法。
  28. 請求項1に記載の半導体チップの作製方法において、
    活性層(2)を有する半導体層列(3)を基板に作製し、
    半導体層列(3)の放射放出特性を測定し、
    吸収性の明るさ調整設定層(12)の適当なジオメトリーおよび厚さを割り出し、
    吸収性の明るさ調整設定層(12)を実現し、
    接続領域(4)および電流注入領域(5)を有するコンタクト層(7)を被着する
    ステップを有していることを特徴とする方法。
  29. 接続領域(4)と活性層(2)との間に部分絶縁性の明るさ調整設定層(6)が配置されており、該部分絶縁性の明るさ調整設定層は少なくとも1つの電気的に絶縁性の電流阻止領域(62)と少なくとも1つの導電性の電流通過領域(61)とを有しており、該電流通過領域を介して接続領域(4)が半導体層列(3)と電気的に接続されていて、半導体チップ(1)の作動中、チップに生成される放射の一部が接続領域(4)の下方に生成されかつ該接続領域によって吸収されるようにする
    請求項28記載の方法。
  30. 電流阻止領域(62)は半導体層列(3)に被着される、切り欠きを備えている電気的に絶縁性の層を有しておりかつ
    接続領域は該切り欠き内で半導体層列(3)に被着されている
    請求項29記載の方法。
  31. 半導体層列(3)の測定および電流通過領域(61)に対する切り欠きを有する電流阻止領域(62)としての電気的に絶縁性の層の実現後に、コンタクト層(7)を被着しかつその際に該切り欠きにコンタクト層材料を少なくとも部分的に充填する
    請求項30記載の方法。
  32. 電流阻止領域(62)は、活性層(2)と接続領域(4)との間に配置されている、半導体層列(3)の電気的に絶縁性の領域である
    請求項29記載の方法。
  33. 電流通過領域(61)および電流阻止領域(62)は半導体層列(3)の表面近傍の領域の異なっているドーピングによって生成する
    請求項32記載の方法。
  34. 請求項15に記載の半導体チップの作製方法において、
    活性層(2)を有する半導体層列(3)を基板に作製し、
    半導体層列(3)の放射放出特性を測定し、
    部分絶縁性の明るさ調整設定層(6)の適当なジオメトリーを割り出し、
    部分絶縁性の明るさ調整設定層(6)を実現し、
    接続領域(4)および電流注入領域(5)を有するコンタクト層(7)を被着する
    ステップを有していることを特徴とする方法。
  35. 電流阻止領域(62)は半導体層列(3)に被着される、切り欠きを備えている電気的に絶縁性の層を有しておりかつ
    接続領域は該切り欠き内で半導体層列(3)に被着されている
    請求項34記載の方法。
  36. 半導体層列(3)の測定および電流通過領域(61)に対する切り欠きを有する電流阻止領域(62)としての電気的に絶縁性の層の実現後に、コンタクト層(7)を被着しかつその際に該切り欠きにコンタクト層材料を少なくとも部分的に充填する
    請求項35記載の方法。
  37. 電流阻止領域(62)は、活性層(2)と接続領域(4)との間に配置されている、半導体層列(3)の電気的に絶縁性の領域である
    請求項34記載の方法。
  38. 電流通過領域(61)および電流阻止領域(62)は半導体層列(3)の表面近傍の領域の異なっているドーピングによって生成する
    請求項37記載の方法。
JP2004191785A 2003-06-30 2004-06-29 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法 Pending JP2005026688A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10329398.1A DE10329398B4 (de) 2003-06-30 2003-06-30 Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE10329365.5A DE10329365B4 (de) 2003-06-30 2003-06-30 Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010270445A Division JP5455879B2 (ja) 2003-06-30 2010-12-03 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法

Publications (1)

Publication Number Publication Date
JP2005026688A true JP2005026688A (ja) 2005-01-27

Family

ID=34195721

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004191785A Pending JP2005026688A (ja) 2003-06-30 2004-06-29 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法
JP2010270445A Active JP5455879B2 (ja) 2003-06-30 2010-12-03 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010270445A Active JP5455879B2 (ja) 2003-06-30 2010-12-03 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法

Country Status (2)

Country Link
US (1) US7667240B2 (ja)
JP (2) JP2005026688A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095805A (ko) * 2015-02-04 2016-08-12 에피스타 코포레이션 반도체 발광소자
US10038117B2 (en) 2015-01-16 2018-07-31 Epistar Corporation Semiconductor light-emitting device
KR20190046730A (ko) * 2019-04-25 2019-05-07 에피스타 코포레이션 반도체 발광소자
JP2020140981A (ja) * 2019-02-26 2020-09-03 ローム株式会社 半導体発光装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021175B4 (de) * 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
DE102008006364A1 (de) * 2008-01-28 2009-07-30 Zeller, Philipp, Dr. Beleuchtungs- und Anzeigevorrichtung
JP2012204436A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 電力用半導体装置
KR20150064414A (ko) * 2013-12-03 2015-06-11 삼성전자주식회사 발광소자 및 이를 포함하는 조명 장치
WO2015089432A1 (en) * 2013-12-12 2015-06-18 Terahertz Device Corporation Electrical contacts to light-emitting diodes for improved current spreading and injection
DE102018111889A1 (de) * 2018-05-17 2019-11-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN115775852A (zh) * 2018-08-10 2023-03-10 林宏诚 流体移转系统、发光二极管装置及制作方法、发光及显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312050A (ja) * 1999-04-26 2000-11-07 Furukawa Electric Co Ltd:The 面発光半導体レーザ素子
JP2001024231A (ja) * 1999-07-12 2001-01-26 Nippon Sheet Glass Co Ltd 発光素子アレイ装置
JP2001237461A (ja) * 2000-02-22 2001-08-31 Toshiba Corp 半導体発光素子
JP2003110135A (ja) * 2001-03-21 2003-04-11 Nichia Chem Ind Ltd 点発光型発光素子及び集光点発光型発光素子

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743847A (en) * 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter
JPS62185047U (ja) * 1986-05-16 1987-11-25
JPS6366979A (ja) * 1986-09-06 1988-03-25 Rohm Co Ltd Ledアレイヘツド及びその製造方法
US4864370A (en) * 1987-11-16 1989-09-05 Motorola, Inc. Electrical contact for an LED
JP2708183B2 (ja) * 1988-07-21 1998-02-04 シャープ株式会社 化合物半導体発光素子
JPH0788063A (ja) * 1991-05-08 1995-04-04 Sharp Corp ハンドル取付構造
JP3014208B2 (ja) 1992-02-27 2000-02-28 三菱電機株式会社 半導体光素子
JPH05283735A (ja) 1992-04-03 1993-10-29 Eastman Kodak Japan Kk 発光素子
DE4231007C2 (de) 1992-09-16 1998-08-20 Siemens Ag Verfahren zum Herstellen von Lumineszenzdioden
JP2817590B2 (ja) 1993-09-24 1998-10-30 信越半導体株式会社 発光素子の製造方法
DE4338187A1 (de) 1993-11-09 1995-05-11 Telefunken Microelectron Lichtemittierendes Halbleiterbauelement
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
US5912913A (en) * 1995-12-27 1999-06-15 Hitachi, Ltd. Vertical cavity surface emitting laser, optical transmitter-receiver module using the laser, and parallel processing system using the laser
US6072818A (en) * 1996-03-28 2000-06-06 Fuji Photo Film Co., Ltd. Semiconductor light emission device
DE29724847U1 (de) * 1996-06-26 2004-09-30 Osram Opto Semiconductors Gmbh Lichtabstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5745515A (en) * 1996-07-18 1998-04-28 Honeywell Inc. Self-limiting intrinsically eye-safe laser utilizing an increasing absorption layer
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
US6020602A (en) * 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
US5838707A (en) * 1996-12-27 1998-11-17 Motorola, Inc. Ultraviolet/visible light emitting vertical cavity surface emitting laser and method of fabrication
JP3268993B2 (ja) * 1997-01-31 2002-03-25 三洋電機株式会社 表示装置
US6057562A (en) * 1997-04-18 2000-05-02 Epistar Corp. High efficiency light emitting diode with distributed Bragg reflector
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
US5962971A (en) * 1997-08-29 1999-10-05 Chen; Hsing LED structure with ultraviolet-light emission chip and multilayered resins to generate various colored lights
US6160834A (en) * 1998-11-14 2000-12-12 Cielo Communications, Inc. Vertical cavity surface emitting lasers with consistent slope efficiencies
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
DE19908426C2 (de) * 1999-02-26 2001-03-22 Siemens Ag Vertikalresonator-Laserdiode mit einer lichtabsorbierenden Schicht und Verfahren zu ihrer Herstellung
US6438150B1 (en) * 1999-03-09 2002-08-20 Telecordia Technologies, Inc. Edge-emitting semiconductor laser having asymmetric interference filters
AU2001244670A1 (en) 2000-03-31 2001-10-08 Toyoda Gosei Co. Ltd. Group-iii nitride compound semiconductor device
US6618409B1 (en) * 2000-05-03 2003-09-09 Corning Incorporated Passivation of semiconductor laser facets
DE10108079A1 (de) * 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
US6420732B1 (en) * 2000-06-26 2002-07-16 Luxnet Corporation Light emitting diode of improved current blocking and light extraction structure
TW517286B (en) * 2000-12-19 2003-01-11 Hoya Corp Gray tone mask and method for producing the same
JP3887174B2 (ja) * 2001-01-24 2007-02-28 日本オプネクスト株式会社 半導体発光装置
DE10112542B9 (de) * 2001-03-15 2013-01-03 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optisches Bauelement
JP2002289355A (ja) * 2001-03-26 2002-10-04 Pioneer Electronic Corp 有機半導体ダイオード及び有機エレクトロルミネセンス素子表示装置
JP2003078161A (ja) * 2001-08-30 2003-03-14 Kyocera Corp Ledアレイおよびその製造方法
DE60107679T2 (de) * 2001-09-18 2005-12-15 Avalon Photonics Ag Oberflächenemittierender Laser mit vertikalem Resonator auf Indiumphosphid-Basis
JP4084620B2 (ja) * 2001-09-27 2008-04-30 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2003204110A (ja) * 2001-11-01 2003-07-18 Furukawa Electric Co Ltd:The 半導体レーザ装置およびこれを用いた半導体レーザモジュール
JP2003198044A (ja) * 2001-12-27 2003-07-11 Sharp Corp 半導体レーザ素子およびその製造方法、並びに、レーザバー固定装置
US6933520B2 (en) * 2002-02-13 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6734930B2 (en) * 2002-06-10 2004-05-11 Allied Material Corp. Structure of organic light-emitting TFT LCD and method of making the same
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US6744077B2 (en) * 2002-09-27 2004-06-01 Lumileds Lighting U.S., Llc Selective filtering of wavelength-converted semiconductor light emitting devices
JP3729170B2 (ja) * 2002-10-18 2005-12-21 住友電気工業株式会社 半導体レーザ
DE10252903A1 (de) * 2002-11-12 2004-05-19 Philips Intellectual Property & Standards Gmbh Organische elektrolumineszente Lichtquelle mit Antireflexionsschicht
US6936863B2 (en) * 2002-11-18 2005-08-30 Showa Denko K.K. Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
JP4590820B2 (ja) * 2002-12-16 2010-12-01 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法
TW569479B (en) * 2002-12-20 2004-01-01 Ind Tech Res Inst White-light LED applying omnidirectional reflector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312050A (ja) * 1999-04-26 2000-11-07 Furukawa Electric Co Ltd:The 面発光半導体レーザ素子
JP2001024231A (ja) * 1999-07-12 2001-01-26 Nippon Sheet Glass Co Ltd 発光素子アレイ装置
JP2001237461A (ja) * 2000-02-22 2001-08-31 Toshiba Corp 半導体発光素子
JP2003110135A (ja) * 2001-03-21 2003-04-11 Nichia Chem Ind Ltd 点発光型発光素子及び集光点発光型発光素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038117B2 (en) 2015-01-16 2018-07-31 Epistar Corporation Semiconductor light-emitting device
US10566498B2 (en) 2015-01-16 2020-02-18 Epistar Corporation Semiconductor light-emitting device
KR20160095805A (ko) * 2015-02-04 2016-08-12 에피스타 코포레이션 반도체 발광소자
KR101974584B1 (ko) * 2015-02-04 2019-05-02 에피스타 코포레이션 반도체 발광소자
JP2020140981A (ja) * 2019-02-26 2020-09-03 ローム株式会社 半導体発光装置
JP7311276B2 (ja) 2019-02-26 2023-07-19 ローム株式会社 半導体発光装置
KR20190046730A (ko) * 2019-04-25 2019-05-07 에피스타 코포레이션 반도체 발광소자
KR102211179B1 (ko) * 2019-04-25 2021-02-02 에피스타 코포레이션 반도체 발광소자

Also Published As

Publication number Publication date
US7667240B2 (en) 2010-02-23
JP5455879B2 (ja) 2014-03-26
US20050045978A1 (en) 2005-03-03
JP2011044754A (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
JP5455879B2 (ja) 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法
KR101493321B1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
CN106058000B (zh) 发光二极管及制造该发光二极管的方法
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
US9590137B2 (en) Light-emitting diode
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP2005347728A (ja) フリップチップ用窒化物半導体発光素子
KR20140021652A (ko) 광전 반도체 칩
TWI357162B (ja)
JP2008066554A5 (ja)
JP2748818B2 (ja) 窒化ガリウム系化合物半導体発光素子
EP2251916A1 (en) Light emitting device, light emitting device package and lighting system including the same
KR101114047B1 (ko) 발광소자 및 그 제조방법
JPH08153892A (ja) 半導体発光素子、およびその製造方法
KR20110043282A (ko) 발광소자 및 그 제조방법
JP2003017748A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
US7482634B2 (en) Monolithic array for solid state ultraviolet light emitters
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
TWI594455B (zh) Photoelectric semiconductor chip and its manufacturing method
KR100714627B1 (ko) 질화물 반도체 발광소자 및 제조방법
KR101081166B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR100743468B1 (ko) 3족 질화물 반도체 발광소자
TW200417066A (en) Semiconductor light emitting device and the manufacturing method thereof
KR101172136B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP2003197965A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100831

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110602