TWI524550B - 用於製造光電半導體晶片之方法及光電半導體晶片 - Google Patents

用於製造光電半導體晶片之方法及光電半導體晶片 Download PDF

Info

Publication number
TWI524550B
TWI524550B TW100121017A TW100121017A TWI524550B TW I524550 B TWI524550 B TW I524550B TW 100121017 A TW100121017 A TW 100121017A TW 100121017 A TW100121017 A TW 100121017A TW I524550 B TWI524550 B TW I524550B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor wafer
region
opening
optoelectronic semiconductor
Prior art date
Application number
TW100121017A
Other languages
English (en)
Other versions
TW201208111A (en
Inventor
路茲 霍普
馬蘭 諾爾溫 凡
Original Assignee
歐司朗光電半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐司朗光電半導體公司 filed Critical 歐司朗光電半導體公司
Publication of TW201208111A publication Critical patent/TW201208111A/zh
Application granted granted Critical
Publication of TWI524550B publication Critical patent/TWI524550B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Description

用於製造光電半導體晶片之方法及光電半導體晶片
本發明係關於一種用於製造光電半導體晶片的方法。此外，本發明亦關於一種光電半導體晶片。
本發明之相關技術可參閱德國專利案DE 102007057672、DE 102009006177、DE 102009030243、DE 102007022947以及美國專利案7265392。
欲達成的其中一個目的包含用於以特定節省成本的方式製造光電半導體晶片的方法。此外，欲達成的其中一個目的包含可以特定簡化以及因此節省成本方式製造的光電半導體晶片。
根據用於製造光電半導體晶片方法之至少一個實施例，該方法包含下列步驟：
在第一方法步驟中，例如，係提供n導電層。n導電層係以例如n摻雜半導體材料形成。例如，n導電層可磊晶沈積於生長基板上。
在下一方法步驟中，例如，p導電層係設置在n導電層上。P導電層係藉由p摻雜半導體層形成，其係同樣地以磊晶方式沈積。
較佳地，在光電半導體晶片的操作期間提供用以接收及/或用以發射電磁輻射的至少一個主動區係形成於n導電層與p導電層之間。
換句話說，光電半導體晶片之半導體層，例如n導電層、p導電層以及主動區，在本例子中係以例如氮化物半導體為基礎。意即層或至少部分的層，特別是主動區，包含有氮化物化合物半導體材料，例如Al n Ga m In 1- n - m N或由該材料所組成，其中，0≦n≦1，0≦m≦1且n+m≦1。在此例子中，該材料不需根據上述公式具有數學精確的成分。而是，該材料可包含例如一或多種摻雜物以及額外的成分。然而，為簡化起見，上述公式僅包括晶格的必要成分，即使其可部分地藉由小量的其它物質替換及/或補充。
根據該方法之至少一實施例，在進一步方法步驟中，金屬層序列係設置於p導電層上。在此例子中，金屬層序列可直接沈積於p導電層上，但亦可能在金屬層序列以及p導電層之間設置一或複數個中間層。
根據該方法之至少一實施例，金屬層序列包含至少一鏡層以及至少一阻障層，其中，金屬層序列的鏡層面向p導電層。金屬層序列的鏡層係以銀形成，例如，換句話說，在此例子中，鏡層包含銀或由銀組成。阻障層可隨後直接在其遠離p導電層的表面接著鏡層。阻障層用以例如抑制或壓制銀的擴散。阻障層亦特定地壓制其它材料擴散至鏡層中。例如，阻障層包括氮化鈦鎢(TiWN)或氮化鈦(TiN)或者由氮化鈦鎢或氮化鈦組成。再者，阻障層亦可能含有透明導電氧化物或由透明導電氧化物組成。例如，阻障層含有氧化鋅(ZnO)或者由氧化鋅所組成。
根據該方法之至少一實施例，遮罩係設置於金屬層序列中遠離p導電層之那一面上。遮罩係由光阻圖案化，並可具有覆蓋金屬層序列的封閉區域以及金屬層序列是自由開放的開口區域。
根據該方法之至少一實施例，金屬層序列係於適當位置使用遮罩移除，例如，於金屬層序列未被遮罩所覆蓋之位置處。由於移除的結果，p導電層於金屬層序列移除的位置未被覆蓋。例如，金屬層序列係以濕化學或後方濺鍍(back-sputtering)進行圖案化。
根據該方法之至少一實施例，p導電層之未覆蓋區域於適當位置被中和或移除。在此例子中，進行中和或移除並不需進一步定義遮罩。而是，將已經使用於圖案化金屬層序列的遮罩用於對p導電層之未覆蓋區域進行中和或移除。或者，亦能使用金屬層序列之未移除區域作為圖案化p導電層之遮罩。
在此例子中重要的是金屬層序列的圖案化以及p導電層的圖案化不需要在兩個方法步驟之間定義另外的遮罩，換句話說，金屬層序列的圖案化以及p導電層的圖案化係有效地藉由相同的光技術進行。因此，有利於讓圖案化的p導電層與已圖案化的金屬層序列自我對齊。整體而言，省掉另外的光技術證實有可能降低生產光電半導體晶片之製造花費，其導致降低光電半導體晶片之製造成本。
P導電層之未覆蓋區域係藉由使用例如氬離子及/或氫離子的後方濺鍍進行中和或移除。在p導電層的中和期間，係中和p導電層中的p型摻雜物，使得p導電層的中和區域電性絕緣。p導電層的未覆蓋區域係被中和或移除至n導電層為止，使得p導電層可能經由中和或移除區域與n導電層接觸。
在移除p導電層的情形下，可直接在n導電層產生接觸。在p導電層中和的情形下，p導電層的中和區域可於適當位置以例如n導電形式摻雜，使得經由中和區域而與n導電層接觸。在p導電層之未覆蓋區域的中和或移除期間，邊緣(edge)係產生於鄰接中和或移除區域之p導電層中。例如，在p導電層的移除期間，係相對於下方n導電層建立大約為60°的邊緣角度。特別是，邊緣接著並未變成垂直於下方n導電層。
此外，本發明係提出一種光電半導體晶片。光電半導體晶片可藉由此處所述方法製造。換句話說，該方法所揭露的特徵亦揭露用於光電半導體晶片，反之亦然。
根據光電半導體晶片之至少一實施例，光電半導體晶片包含金屬層序列以及p導電層，而金屬層序列包含至少一鏡層及阻障層。在此例子中，金屬層序列之鏡層面向p導電層，而p導電層係橫向地突出超出鏡層。換句話說，鏡層係設置成相對於p導電層橫向向後。在此例子中，「橫」或「橫向」定義為例如垂直於磊晶生長層生長方向的方向。
p導電層超出鏡層之橫向外伸部分(overhang)係為例如至多5μm，較佳為至多3μm，例如至多2μm。
p導電層至少於適當位置突出超出鏡層的情況係由於移除金屬層序列以及藉由在例如使用相同遮罩的一工作步驟中有效移除未覆蓋之p導電層的那些中和或移除區域所造成。
相對於並非鏡層之金屬層序列的層，p導電層之外伸部分係有可能小於鏡層的外伸部分。例如，阻障層可橫向突出超出金屬層序列之鏡層，使得p導電層以相較於鏡層或阻障層微小的量橫向地突出超出阻障層，而p導電層至少於適當位置實際終止並與另一者完全齊平。例如，阻障層橫向突出超出鏡層，其中，阻障層的外伸部分超出鏡層至多1μm。阻障層的外伸部分超出鏡層可能由於例如用以圖案化金屬層序列之蝕刻劑對鏡層進行比阻障層更大幅度的損害所造成。
p導電層較佳地沿著p導電層的所有邊緣突出超出鏡層，其中p導電層鄰接該p導電層被移除或中和的區域。
以下特定實施例係有關於此處所述用於製造光電半導體晶片的方法以及此處所述的光電半導體晶片。換句話說，下列特徵係揭露光電半導體晶片及用於光電半導體晶片的方法。
根據至少一實施例，係形成開口，其延伸通過n導電層及p導電層。換句話說，n導電層及p導電層係於適當位置在開口區域中被移除。例如，從n導電層開始，開口延伸通過p導電層到金屬層序列為止，使得金屬層序列的層於開口之底部區域上並未被覆蓋。例如，在此例子中，開口可自導電層朝向金屬層序列的方向逐漸變窄。用以電性接觸半導體晶片的連接墊係形成於開口之底部區域，也就是朝向金屬層序列的未覆蓋層。換句話說，金屬層序列的層可作為與半導體晶片電性連接之連接墊(所謂的焊墊(bonding pad))。在此例子中，亦可能讓金屬化層直接鋪設於金屬層序列的層上，該金屬化層形成連接墊。無論如何，金屬層序列(也就是金屬層序列的至少未覆蓋層)係用於壓印(impressing)，且若適當的話，係於光電半導體晶片中散佈電流。以此方式，其係可能在製造光電半導體晶片的方法期間省略分開定義的連接墊，然後便能降低製造花費，從而有效節省光電半導體晶片的生產成本。
根據至少一實施例，開口至少部分地延伸通過金屬層序列之鏡層，其中，開口之側面積係至少在鏡層區域中完全地被鈍化層覆蓋。換句話說，金屬層序列的鏡層可於開口之區域中移除。例如，金屬層序列之阻障層或額外層接著於開口之底部區域處未被覆蓋。為保護鏡層免於有害的大氣氣體以及濕氣，在目前例子中，於開口區域中未被覆蓋之鏡層的區域係完全地將以鈍化層覆蓋。例如，鈍化層在此例子中係藉由原子層沈積(Atomic Layer Deposition，ALD)製程產生。ALD方法係特別適合於鏡層之保形重塑(conformal reshaping)，而不會於鈍化層中產生材料可自鏡層朝向外部或朝向鏡層通過的通道。換句話說，以此方式產生的鈍化層保護鏡層免於有害物質，例如氣體及/或濕氣。再者，鈍化層阻礙或預防例如銀離子之鏡層的成份遷移至半導體晶片的鄰近區域。
在此例子中，藉由ALD製程產生的鈍化層可明確地有別於藉由例如化學氣象沈積(Chemical Vapor Deposition，CVD)的其它生產製程產生的鈍化層，例如，藉由例如電子顯微鏡紀錄的顯微照片。因此，藉由ALD製程產生的鈍化層特徵亦為實質特徵，並非為純方法特徵。
根據至少一實施例，p導電層橫向突出超過開口中之鏡層。在此例子中，p導電層較佳地以至少500nm的外伸部分，例如1μm，至多例如4μm的外伸部分橫向外圍突出超出鏡層。若鈍化層係藉由ALD製程產生，則鈍化層於p導電層之外伸部分下方延伸超出鏡層至鏡層本身為止，且以完全鎖定的方式覆蓋該鏡層。
在此例子中，p導電層之外伸部分超出鏡層所形成之空腔係有可能完全以鈍化層材料填充。然而，特別是當使用產生鈍化層之ALD製程時，亦有可能於於p導電層下方形成空槽。鈍化層因而具有例如U形剖面。鈍化層完全地覆蓋外伸部分中面向金屬層序列的區域、鏡層在開口之側面積的區域以及金屬層序列中面向外伸部分區域中之p導電層的未覆蓋層。
根據至少一實施例，鏡層區域中開口的側面積(相對於半導體晶片之載體中面向鏡層的表面而言)形成與p導電層之區域中開口的側面積不同的角度。
例如，鏡層區域中開口的側面積垂直於載體表面，然而，p導電層區域中開口的側面積相對於載體表面形成不等於90°的角度。例如，開口係以圓柱方式或以六面體(parallelepipedal)方式實施於金屬層序列之區域中，以及其它截斷錐形(truncate-cone-shaped)方式或截斷金字塔型(truncate-pyramid-shaped)方式實施。藉由開口中p導電層超出鏡層的橫向突出可以此特定簡單方式實現。
根據至少一實施例，鈍化層的厚度係介於20nm及100nm之間，包括20nm及100nm，特別是介於35nm及70nm之間，包括35nm及70nm。在此例子中，特別是，朝平行鈍化層生長方向的方向，測量鈍化層的厚度。若鈍化層具有複數個一起生長的部分區域，則在各個例子中針對個別部份區域決定厚度，直到個別部分區域彼此鄰接的接縫為止。鏡層較佳地具有介於100nm及200nm之間的厚度，包括100nm及200nm，特別是介於100nm及150nm之間的厚度，包括100nm及150nm。
根據至少一實施例，鈍化層含有氧化矽、氧化鋁及/或氧化鋯或由氧化矽、氧化鋁及/或氧化鋯所組成。鈍化層可同樣含有或由下列材料之一所組成：Tio 2、HfO 2、SnO2、SiC、Zr(SiO 4)、Pb 3(Si 2 O 7)、Na(AlSiO 4)、Si 3 N 4、AlN、GaN。其它透明、濕穩定氧化物(moisture-stable oxides)、碳化物及/或氮化物亦可用於鈍化層。
根據至少一實施例，係形成至少二開口，其延伸通過n導電層及p導電層至金屬層序列的層。用以與n側上之半導體晶片接觸之連接墊係形成於其中一個開口中，而用以與p側上之半導體晶片接觸之連接墊係形成於另一開口中。換句話說，在此實施例中，係通過至少二個開口而與半導體晶片產生接觸。連接墊由於其電性連接至光電半導體晶片之不同導電區域而有所不同。
根據至少一實施例，除了開口以外的金屬層序列之側面積至少間接鄰接電性導電連接至n導電半導體材料的金屬層。在此例子中，至少間接的意思表示電性絕緣的絕緣層可設置於金屬層序列與電性導電連接至n導電半導體材料的金屬層之間。然而，該絕緣層並非於例如光電半導體晶片的邊緣未被覆蓋，而是被電性導電連接至n導電半導體材料之金屬層圍繞於外圍，也就是半導體晶片的所有邊緣。以此方式，具有鏡層的金屬層序列係藉由金屬化n型接觸件封裝外圍，這會導致特別是機械及化學穩定的光電半導體晶片。於開口的區域中僅金屬層序列的鏡層非實際封裝，而是藉由例如上述之鈍化層覆蓋。
根據至少一實施例，自n導電層延伸至金屬層序列之層為止的至少其中一個開口係被光電半導體晶片的主動區橫向地完全圍繞。較佳地，所有開口係橫向地完全被主動區圍繞。換句話說，在輻射光電半導體晶片之例子下，透過本身而與光電半導體晶片產生電性接觸的開口是被該光電半導體晶片的照明面積圍繞。用於在主動區中產生輻射之電流分佈較佳地係以大部分或完全於主動區下產生，使得光電半導體晶片具有特別大的發射面積。
根據至少一實施例，半導體晶片具有ESD部分區域，其包含部分金屬層序列、部分p導電層以及部分n導電層。在此例子中，ESD部分區域係以反並聯電性連接剩餘的半導體晶片。也就是，在半導體晶片中，藉由圖案化金屬層序列、圖案化p導電層以及圖案化n導電層，得以形成ESD部分區域，其形成與剩餘的半導體反並聯連接的二極體，且因此作為剩餘半導體晶片的ESD保護二極體。較佳地，ESD部分區域係於此例中被主動區橫向地完全圍繞，使得ESD部分區域係適用於有關輻射光電半導體晶片的照明面積內。在光電半導體晶片操作期間，無電磁輻射產生於ESD部分區域中，而是圍繞ESD部分區域。
根據至少一實施例，半導體晶片係分割成以串聯電性連接的至少二個主動部分區域。換句話說，半導體晶片包含至少二個像素，主動部分區域其原則上可彼此獨立操作。在光電半導體晶片中，部分區域係以串聯電性連接，使得半導體晶片具有例如單一n型連接位置以及單一p型連接位置。
根據至少一實施例，在主動區域之間的至少一電性連接係設置於半導體晶片之輻射離開區域之下。換句話說，串聯之半導體晶片之主動部分區域的互連於光電半導體晶片外部或輻射離開區域之上(也就是光電半導體晶片的光束路徑，而非輻射離開區域之下)並未作用。在此例子中，較佳地，半導體晶片之主動部分區域之間的所有電性連接係設置於輻射離開區域之下。
根據光電半導體晶片之至少一實施例，至少2v的電壓降在半導體晶片操作期間係橫跨於每一主動部分區域中。較佳地，至少3v的電壓降係橫跨於每一主動部分區域。若半導體晶片具有例如28個主動部分區域，則半導體晶片係以大約90v的電壓操作，其中，大約0.6mA的電流可流過半導體晶片。此種包含彼此串聯連接之複數個主動部分區域的光電半導體晶片亦可在適當選擇給定數目之主動部分區域之整流(rectification)以及濾波(smoothing)之後，以市面上常用之交流電流操作。此外，能讓半導體晶片包含彼此串聯連接之第一群組像素以及彼此串聯連接之第二群組像素，其中，第一及第二群組係以反並聯彼此連接。在此例子中，能直接以交流電流操作半導體晶片，而不須整流。
此處所述之方法以及光電半導體晶片係基於下列具體實施例以及相關圖式詳細敘述。
相同、相同類型或相同動作之元件係於圖式中定義為相同元件符號。圖式以及圖式中所示元件之尺寸關係與另一者不應被視為實際尺寸。相反地，個別的元件可以誇大尺寸說明以清楚闡釋及/或清楚理解。
此處所述用於製造光電半導體晶片之方法之具體實施例的各種方法步驟係參考第1A圖至第10圖之示意剖視圖而詳細說明。第10圖之示意剖視圖接著顯示在第一實施例中藉由方法製造的光電半導體晶片。
如第1A圖所示，首先係以例如磊晶沈積鋪設n導電層2於生長基板1上。生長基板1係由例如藍寶石(sapphire)形成。n導電層2係為例如n摻雜的氮化鎵(GaN)層。n導電層2之後接著p導電層4。p導電層4係為例如p摻雜的氮化鎵層。主動區3係形成於n導電層2以及p導電層4之間的介面上，該主動區包含例如pn接面、單一或多重量子井結構。主動層3在製造光電半導體晶片的操作期間係較佳地適用於自可見光的頻譜範圍發射電磁輻射。
在後續的方法步驟中，金屬層序列5係鋪設於p導電層4中遠離n導電層2的那一側上。在目前例子中，金屬層序列5包含鏡層(mirror layer)51，其係由例如銀所組成。此外，金屬層序列5包含阻障層52，其係由例如氮化鈦鎢(TiWN)或氮化鈦(TiN)或氧化鋅(ZnO)或者包括一或多種該些材料所組成。視需要地，金屬層序列5可包含加強層53，其包括至少一種下列材料或由該些材料的其中之一所組成：金、鈦、鉻。加強層53提供確保在所製造之光電半導體晶片中有足夠的電流擴散通過金屬層序列5。
遮罩(mask)6接著形成於金屬層序列5中遠離p導電層4之頂面上，該遮罩係以例如光阻形成。
從第1C圖中可明顯看出，後續借助於遮罩6而實行金屬層序列5以及p導電層4的圖案化。金屬層序列5係藉由濕化學或藉由後方濺鍍(back-sputtering)的方式圖案化。
p導電層4的圖案化亦能借助於與金屬層序列5的圖案化相同的光技術(phototechnique)來進行。換句話說，遮罩6係用以圖案化金屬層序列5及p導電層4。因此，p導電層4的圖案化係為不需要定義額外遮罩用於執行該製程的自我對齊製程。舉例來說，藉由中和(neutralize)沒有金屬層序列5的區域4a以形成中和的區域，從而有效進行p導電層4的圖案化。或者，p導電層4亦可在沒有金屬層序列5的區域中被移除。以例如小於2分鐘的時間期間，藉由使用氬離子或氫離子的後方濺鍍而進行中和或移除。藉由將p導電層4圖案化至n導電層2為止，p導電層4的邊緣係以例如相對於生長基板1之生長面積的平面傾斜60°的角度產生。
鄰接p導電層4之圖案化後的金屬層序列5的部分係基於第3圖的示意剖面圖詳細說明。由於金屬層序列5受到圖案化，所以金屬層序列5可具有倒金字塔階梯的形式，其中，加強層53突出超過阻障層52的外圍有一外伸部分d1。阻障層52橫向突出(也就是朝橫向)超過鏡層51的外圍有一突出量d2。例如，外伸部分d1、d2在每一例子中至少為1μm。如第3圖所示，得以將金屬層序列圖案化為倒金字塔階梯，特別是，在濕化學圖案化金屬層序列5期間。由於隨後的p導電層4之圖案化是藉由相同光技術作為金屬層序列5之圖案化，所以p導電層4橫向突出超出鏡層51的外圍有一突出量d3。在此例子中，外伸部分較佳地係為至少2μm。在此例子中，外伸部分係藉由配合第1B圖及第1C圖所述之製造方法所產生，換句話說，金屬層序列5以及p導電層4之圖案化係使用相同的遮罩6。
在隨後的方法步驟中，絕緣層7係鋪設於遠離生長基板1的表面上。絕緣層7具有至多1μm的厚度，且較佳地具有至少400nm的厚度，例如450nm，並由例如二氧化矽所組成。絕緣層7係以例如四乙氧基矽烷(TEOS)前驅物鋪設，其使用於化學氣相沈積(CVD)製程中以改善覆蓋成型(overmoulding)性質。絕緣層7以完全鎖定(positively locking)的方式覆蓋n導電層之未覆蓋區域以及p導電層、主動區3以及金屬層序列5之所有未覆蓋的外部區域。
在配合第1E圖所述的方法步驟中，絕緣層7係藉由朝向n導電層2產生開口71而外露。開口可視需要地以例如銀的金屬填充，但這亦能於後續的方法步驟中在金屬層8的鋪設期間執行。在此例子中，開口71係產生於p導電層4之圖案化區域之間，並且位在圖案化之p導電區域4的外部。絕緣層7中的開口71係以例如環形方式實施。在引入金屬之後，其中一個開口71係完全封閉主動區3，並且完全地以周圍為金屬的方式封裝該主動區。遮罩係被定義成形成開口71，換句話說，採用另外的光技術。
配合第1F圖，描述金屬層8藉由例如銀的氣相沈積而鋪設於遠離生長基板1之表面上的方法步驟，且在此例子中，完全地覆蓋遠離生長基板1之n導電層表面，且完全地封閉主動區3、p導電層以及金屬層序列5。若無金屬與已產生於開口71中的n導電層接觸時，則金屬層8提供與開口71中之n導電層的接觸。
阻障層81以及加強層82係隨後鋪設於金屬層8中遠離生長基板1的那一面上。例如，下列層序列係以此方式製造：鈦/氮化鈦鎢/氮化鈦/鈦鉑金。在此例子中，加強層82較佳地包括金。
載體9係隨後鋪設於加強層82中遠離生長基板1的那一面上。可連接載體9；此外，亦有可能藉由電解製程製造載體9。在目前例子中，載體9係以電性導電方式實施。載體9可為例如以下列材料之一形成或由下列材料之一組成：鍺、矽、銅、鎳。
在配合第1I圖所述的後續方法步驟中，生長基板1係藉由雷射剝離方法或化學機械方法自n導電層剝離。
在進一步的方法步驟中，見第1J圖，n導電層21中遠離載體9之表面面積可為粗糙表面。換句話說，粗糙表面係接著置於輻射離開區域21，該粗糙表面減少電磁輻射通過輻射離開區域時全部反射的機率。
在配合第1K圖所述的方法步驟中，係產生開口10，其朝向金屬層序列5的鏡層51延伸穿過n導電層2以及p導電層4。可視需要地執行台面蝕刻(mesa etch)，其中，區域22係被移除。台面蝕刻以及產生的開口10係藉由遮罩(未圖示)，亦即使用光技術來執行。例如，熱磷酸係用以圖案化，絕緣層7上的酸終止(acid stopping)係由二氧化矽組成，而鏡層51係由銀組成。亦有可能使用其它化學品用以圖案化。
進一步的方法步驟包括鏡層51的移除，且若適當的話，亦包括於開口10之底部區域10a之阻障層52。移除係藉由例如蝕刻而發生作用，其中，圍繞開口之半導體層(也就是n導電層2、p導電層4以及主動區3)係被使用作為遮罩。鏡層51的移除以及(若適當的話)阻障層52的移除會產生p導電層4突出超出鏡層51外圍的外伸部分。外伸部分係為d4≦4μm，例如d4=1μm。
由金組成或者包括例如金的加強層53係於開口10的底部區域10a處未受到覆蓋。
在隨後的方法步驟中，如第1M圖，鈍化層11(passivation layer)係藉由原子層沈積(ALD)製程鋪設於遠離載體9的外部區域上。鈍化層11可包括例如下列材料之一或由下列材料之一組成：氧化鋁、氧化鋅、氧化鈦、氧化矽。
在此例子中，以鈍化層11完全地填充由p導電層4超出鏡層51的外伸部分所產生之空腔係有可能的。在完成沈積鈍化層11之後，開口10之底部區域10a亦以鈍化層11材料覆蓋。
在隨後的方法步驟中(如第1N圖)，其包括使用遮罩的光技術，例如，加強層53係再次未覆蓋於開口10之底部區域10a，以便於產生連接墊54，而接觸導線(亦稱為接合導線)可隨後固定至該連接墊54。
在最後的方法步驟中，配合第10圖所述，包括分割為單獨光電半導體晶片。從第10圖可明顯看出，光電半導體晶片包含載體9，其係以電性導電方式實施。載體9接著為一層加強層82，而阻障層81係朝向金屬層8形成於加強層82上。金屬層8係經由開口71電性導電連接至光電半導體晶片之n導電區域2。換句話說，金屬層8用於與n側的光電半導體晶片接觸。在此例子中，除了開口10以外，金屬層8橫向地於外圍圍繞具有鏡層51的金屬層序列5，使得鏡層51至少間接地被金屬層8以外圍金屬的方式封裝。絕緣層7係產生於金屬層8以及金屬層序列5以及p導電層4之間，該絕緣層自p導電層4電性去耦合金屬層8。經由金屬層序列5的加強層53可產生與p導電層4的電性接觸。在開口10中，可使用用以產生與p導電層4電性接觸之加強層53，鏡層51係藉由開口10之側面積10b上之鈍化層11完全地覆蓋及封裝。
整體而言，配合第10圖所述之光電半導體晶片可僅藉由四種光技術製造(在此態樣中，請參考第1B、1E、1K及1N圖的敘述)。
配合第2A及2B圖，關於示意剖面圖，係以詳細細節說明此處所述方法之進一步具體實施例，其可免除配合第1N圖所述之用以打開金屬層序列5之加強層53上的鈍化層11的光技術。從第2A圖可明顯看出，在此例子中，係實行電漿輔助蝕刻(plasma assisted etching)於整個區域上，而不須在方法步驟1M之後先定義遮罩。因此，鈍化層11係於n導電層2中遠離載體9之頂面上被移除，也就是在輻射通道區域(radiation passage area)21上被移除。由於鈍化層11在鏡層51上、開口10中、p導電層之外伸部分的區域比半導體主體的其它區域還要厚，因此鈍化層11仍然存在該處，從而確保開口10之側面積10b處的鏡層51的封裝充分。在此例子中，第2B圖以示意剖面圖顯示分割的光電半導體晶片。
配合第4圖的示意剖面圖，係以詳細細節說明此處所述之光電半導體晶片之進一步具體實施例。相較於配合第10圖所述之光電半導體晶片，在此例子中在n側上與光電半導體晶片的接觸方式並非透過載體9。載體9亦可因此以電性絕緣材料形成。或者或此外，由例如二氧化矽組成的絕緣層83可設置於載體9與金屬層8之間。
在第4圖的具體實施例中，係經由二開口10產生與光電半導體晶片的電性接觸。藉由開口101，係於p側產生與光電半導體晶片的接觸。金屬層序列5之加強層53再次作為連接墊54。
於n側上與光電半導體晶片的接觸係經由開口102產生。為此目的，在金屬層序列5(也就是加強層53)與金屬層8之間的開口102的區域中，形成額外的開口711，其中，絕緣層7係被穿孔。此開口可產生於例如配合第1E圖所述之方法步驟的鈍化層7中，也就是在定義該方法所需的第二遮罩期間。在每一例子中可藉由連接導線經由二開口101、102產生與配合第4圖所述之光電半導體晶片產生電性導電接觸。
在此處所述之配合第5圖光電半導體晶片所述之具體實施例中，接觸係經由載體9與n側上之光電半導體晶片產生，亦如同第10圖中之具體實施例。然而，在此具體實施例中，光電半導體晶片另外包含ESD部分區域13，其係形成於n導電層2之部分區域、主動區3及p導電半導體層4以及金屬層序列5中，該部分區域的周圍係藉由開口102隔開。藉由金屬化層131，其係電性導電連接至開口102之底部區域處未被覆蓋之金屬層序列5的加強層53，並藉由絕緣層7中的開口711，ESD部分區域係與光電半導體晶片的剩餘區域反並聯(antiparallel)互相連接。以此方式，ESD部分區域13形成用於光電半導體晶片的ESD保護二極體，該二極體的外圍被輻射發射主動區3圍繞。在此例子中，n型接觸件71(如同開口102)亦組構於外圍以避免短路。根據第5圖具體實施例之光電半導體晶片需要用於圖案化金屬化131層所需的至少一種額外的光技術。
此處所述光電半導體晶片之進一步具體實施例係配合第6圖詳細說明。在此具體實施例中，光電半導體晶片被分割成複數個主動部分區域31。換句話說，鄰接而磊晶成長的層係朝橫向分隔而分割成複數個部分區域。第6圖說明二個主動部分區域31，其形成光電半導體晶片的兩個像素。在此例子中，主動部分區域31係藉由電性連接32與另一主動部分區域31串聯連接，其中，用以產生與n側上之光電半導體晶片接觸的金屬層8係各自地藉由鄰接的部分區域31之間的絕緣體783阻斷。光電半導體晶片係為如同配合第4圖所述之光電半導體晶片，其中，與n側上之晶片產生接觸的晶片並未經由載體9而是經由開口101、102中的連接墊54。在絕緣層7中產生用於電性連接32所必須的開口以及在金屬層8中產生用於形成絕緣體783中的開口，例如，連同配合第1E圖所述之絕緣層7的開口，也就是在第二光技術期間。
在光電半導體晶片操作期間，在每一例子中，至少2伏特(V)例子的電壓降係橫跨於部分區域31。以此方式，藉由串聯方式連接複數個主動部分區域31，其係可能製造可以90伏特或更大電壓操作的光電半導體晶片。
整體而言，用於製造光電半導體晶片的方法係描述於此，且光電半導體晶片可以由於小量光技術的特定節省成本方式製造。例如，以外圍金屬封裝鏡層52的方式，除了能簡化生產，所生產的光電半導體晶片的品質亦為卓越，因而具有高機械穩定性及化學穩定性。
本發明並不受限於具體實施例的所述內容。相反地，本發明包含任何新穎特徵且同時包含任何結合之特徵，其中，特別是包括申請專利範圍中任何結合的特徵，即使特徵或結合的特徵本身並未明確地指定於專利申請範圍或具體實施例中。
1．．．生長基板
2．．．n導電層
3．．．主動區
4．．．p導電層
4a．．．中和區域
5．．．金屬層序列
5a．．．側面積
6．．．遮罩
7．．．絕緣層
8．．．金屬層
9．．．載體
10．．．開口
10a．．．底部區域
10b．．．側面積
11．．．鈍化層
13．．．ESD部分區域
21．．．輻射離開區域
22．．．被移除區域
31．．．主動部分區域
32．．．電性連接
51．．．鏡層
52．．．阻障層
53．．．加強層
54．．．連接墊
71．．．開口
81．．．阻障層
82．．．加強層
83．．．絕緣層
101．．．開口
102．．．開口
131．．．金屬化
711．．．開口
783．．．絕緣體
d1、d2、d3、d4．．．外伸部分
此處所述方法之第一具體實施例係以第1A圖至第10圖之示意剖面圖詳細說明；
此處所述光電半導體晶片之第一具體實施例係以第10圖之示意剖面圖詳細說明；
此處所述方法之另一具體實施例係以第2A圖至第2B圖之示意剖面圖詳細說明；
此處所述之光電半導體晶片係以第2B圖之示意剖面圖詳細說明；
此處所述之光電半導體晶片的特徵係以第3圖之示意剖面圖詳細說明；以及
此處所述光電半導體晶片之另一具體實施例係以第4、5、6圖之示意剖面圖詳細說明。
2．．．n導電層
3．．．主動區
4．．．p導電層
5．．．金屬層序列
5a．．．側面積
7．．．絕緣層
8．．．金屬層
9．．．載體
10．．．開口
10a．．．底部區域
10b．．．側面積
11．．．鈍化層
21．．．輻射離開區域
51．．．鏡層
52．．．阻障層
53．．．加強層
54．．．連接墊
71．．．開口
81．．．阻障層
82．．．加強層

Claims (28)

  1. 一種用於製造光電半導體晶片的方法，包含下列步驟：提供n導電層(2)；設置p導電層(4)於該n導電層(2)上；設置金屬層序列(5)於該p導電層(4)上；設置遮罩(6)於該金屬層序列(5)中遠離該p導電層(4)的那一面上；於適當位置使用該遮罩(6)移除該金屬層序列(5)以及暴露該p導電層(4)；以及於適當位置使用該遮罩(6)中和或移除該p導電層(4)之未覆蓋區域(4a)至該n導電層(2)為止，其中，該金屬層序列(5)包含至少一個鏡層(51)以及阻障層(52)，該金屬層序列(5)之該鏡層(51)面向該p導電層(4)；以及在光電半導體晶片的操作期間提供用以接收及/或用以發射電磁輻射的至少一個主動區(3)係形成於n導電層(2)與p導電層(4)之間。
  2. 如申請專利範圍第1項所述之方法，其中：開口(10)係延伸通過該n導電層(2)及該p導電層(4)而形成；該金屬層序列(5)之層係未覆蓋於該開口(10)之底部區域(10a)；以及用以與該半導體晶片電性接觸之連接墊(54)係形 成於該底部區域(10a)上。
  3. 如申請專利範圍第2項所述之方法，其中：該開口(10)至少部分地延伸通過該金屬層序列(5)之該鏡層(51)；以及該開口(10)之側面積(10b)係至少在該鏡層(51)之區域中被鈍化層(11)完全地覆蓋。
  4. 如申請專利範圍第1項所述之方法，其中：該p導電層(4)橫向地突出超出該開口(10)中之該鏡層(51)。
  5. 如申請專利範圍第1項所述之方法，其中，在該鏡層(51)之區域中的該開口(10)之該側面積(10b)形成具有面向該鏡層(51)之該半導體晶片之載體(9)的表面，以及與該p導電層(4)之區域中該開口(10)的該側面積(10b)形成不同角度。
  6. 如申請專利範圍第3項所述之方法，其中，該鈍化層(11)係藉由ALD製程所製造。
  7. 如申請專利範圍第1項所述之方法，其中，形成至少二個開口(101，102)；用以與該n側上之該半導體晶片接觸之連接墊係形成於其中一個該開口(102)中；以及用以與該p側上之該半導體晶片接觸之連接墊係形成於另一個該開口(101)中。
  8. 如申請專利範圍第7項所述之方法，其中：除了該等開口(10，101，102)以外的該金屬層序列 (5)之側面積(5a)至少間接地鄰接電性導電連接至該n導電半導體材料(2)之金屬層(8)。
  9. 如申請專利範圍第7項所述之方法，其中，至少一個開口(10，101，102)係被主動區(3)完全地橫向圍繞。
  10. 如申請專利範圍第1項所述之方法，其中，該半導體晶片的ESD部分區域(13)，其包含部分的該金屬層序列(5)、部分的該p導電層(4)以及部分的該n導電層(2)，並以反並聯的方式與該半導體晶片的剩餘部分電性連接；以及該ESD部分區域(13)形成用於該半導體晶片之剩餘部分的ESD保護二極體。
  11. 如申請專利範圍第10項所述之方法，其中，該ESD部分區域(13)係被該主動區(3)完全地橫向圍繞。
  12. 如申請專利範圍第1項至第11項中任一項所述之方法，其中，該半導體晶片係分割成以串聯電性連接的至少二個主動部分區域(31)。
  13. 如申請專利範圍第12項中所述之方法，其中，於該主動部分區域(31)之間的電性連接(32)係設置於該半導體晶片的輻射離開區域(22)下。
  14. 如申請專利範圍第1項至第11項中任一項所述之方法，其中，在該半導體晶片之操作期間，至少2V的電壓降係橫跨於每一主動部分區域(31)。
  15. 一種光電半導體晶片，包含：金屬層序列(5)，其包含至少一個鏡層(51)以及一 個阻障層(52)，以及p導電層(4)，其中，該金屬層序列(5)之該鏡層(51)面向該p導電層(4)，該p導電層(4)橫向地突出超出該鏡層(51)，以及該p導電層(4)之該橫向外伸部分(d3)超出該鏡層(51)至多5μm。
  16. 如申請專利範圍第15項所述之光電半導體晶片，其中：開口(10)係延伸通過該n導電層(2)及該p導電層(4)而形成；該金屬層序列(5)之層係未覆蓋於該開口(10)之底部區域(10a)；以及用以與該半導體晶片電性接觸之連接墊(54)係形成於該底部區域(10a)上。
  17. 如申請專利範圍第16項所述之光電半導體晶片，其中：該開口(10)至少部分地延伸通過該金屬層序列(5)之該鏡層(51)；以及該開口(10)之側面積(10b)係至少在該鏡層(51)之區域中被鈍化層(11)完全地覆蓋。
  18. 如申請專利範圍第15項所述之光電半導體晶片，其中：該p導電層(4)橫向地突出超出該開口(10)中之該鏡層(51)。
  19. 如申請專利範圍第15項所述之光電半導體晶片，其 中，在該鏡層(51)之區域中的該開口(10)之該側面積(10b)形成具有面向該鏡層(51)之該半導體晶片之載體(9)的表面，以及與該p導電層(4)之區域中該開口(10)的該側面積(10b)形成不同角度。
  20. 如申請專利範圍第17項所述之光電半導體晶片，其中，該鈍化層(11)係藉由ALD製程所製造。
  21. 如申請專利範圍第15項所述之光電半導體晶片，其中，形成至少二個開口(101，102)；用以與該n側上之該半導體晶片接觸之連接墊係形成於其中一個該開口(102)中；以及用以與該p側上之該半導體晶片接觸之連接墊係形成於另一個該開口(101)中。
  22. 如申請專利範圍第21項所述之光電半導體晶片，其中：除了該等開口(10，101，102)以外的該金屬層序列(5)之側面積(5a)至少間接地鄰接電性導電連接至該n導電半導體材料(2)之金屬層(8)。
  23. 如申請專利範圍第21項所述之光電半導體晶片，其中，至少一個開口(10，101，102)係被主動區(3)完全地橫向圍繞。
  24. 如申請專利範圍第15項所述之光電半導體晶片，其中，該半導體晶片的ESD部分區域(13)，包含部分的該金屬層序列(5)、部分的該p導電層(4)以及部分的該n導電層(2)，並以反並聯的方式與該半導體晶片的剩餘部分電性連接；以及 該ESD部分區域(13)形成用於該半導體晶片之剩餘部分的ESD保護二極體。
  25. 如申請專利範圍第24項所述之光電半導體晶片，其中，該ESD部分區域(13)係被該主動區(3)完全地橫向圍繞。
  26. 如申請專利範圍第15項至第25項中任一項所述之光電半導體晶片，其中，該半導體晶片係分割成以串聯電性連接的至少二個主動部分區域(31)。
  27. 如申請專利範圍第26項中所述之光電半導體晶片，其中，於該主動部分區域(31)之間的電性連接(32)係設置於該半導體晶片的輻射離開區域(22)下。
  28. 如申請專利範圍第15項至第25項中任一項所述之光電半導體晶片，其中，在該半導體晶片之操作期間，至少2V的電壓降係橫跨於每一主動部分區域(31)。
TW100121017A 2010-06-17 2011-06-16 用於製造光電半導體晶片之方法及光電半導體晶片 TWI524550B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010024079A DE102010024079A1 (de) 2010-06-17 2010-06-17 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (2)

Publication Number Publication Date
TW201208111A TW201208111A (en) 2012-02-16
TWI524550B true TWI524550B (zh) 2016-03-01

Family

ID=44486975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121017A TWI524550B (zh) 2010-06-17 2011-06-16 用於製造光電半導體晶片之方法及光電半導體晶片

Country Status (8)

Country Link
US (2) US9257612B2 (zh)
EP (1) EP2583305B1 (zh)
JP (1) JP5946446B2 (zh)
KR (2) KR101996665B1 (zh)
CN (1) CN102947936B (zh)
DE (1) DE102010024079A1 (zh)
TW (1) TWI524550B (zh)
WO (1) WO2011157523A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706552B (zh) * 2019-08-28 2020-10-01 世界先進積體電路股份有限公司 光學感測器及其形成方法
US11217708B2 (en) 2020-06-02 2022-01-04 Vanguard International Semiconductor Corporation Optical sensor and method for forming the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010009717A1 (de) 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102010033137A1 (de) 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011112000B4 (de) 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012108627B4 (de) * 2012-09-14 2021-06-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleitervorrichtung und Trägerverbund
DE102012108879B4 (de) 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102012109905B4 (de) 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102012110909A1 (de) * 2012-11-13 2014-05-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014202424A1 (de) * 2014-02-11 2015-08-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer reflektierenden Schichtenfolge und Verfahren zum Erzeugen einer reflektierenden Schichtenfolge
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
JP6265032B2 (ja) * 2014-04-28 2018-01-24 住友電気工業株式会社 半導体受光素子
DE102015102378B4 (de) 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102374A1 (de) 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
KR20160141301A (ko) * 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
DE102015112538B4 (de) * 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102378952B1 (ko) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102015116865A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102016104965A1 (de) * 2016-03-17 2017-09-21 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
DE102016106928A1 (de) * 2016-04-14 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016111113A1 (de) 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102016112291A1 (de) * 2016-07-05 2018-01-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102430500B1 (ko) * 2017-05-30 2022-08-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 led 모듈
CN113764979A (zh) * 2021-10-11 2021-12-07 中国科学院半导体研究所 双层钝化薄膜材料及其制备方法
DE102021130159A1 (de) * 2021-11-18 2023-05-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI289944B (en) 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
DE10147791A1 (de) 2001-09-27 2003-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
DE102005007601B4 (de) 2004-02-20 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP4105656B2 (ja) * 2004-05-13 2008-06-25 株式会社東芝 半導体装置及びその製造方法
US7064353B2 (en) 2004-05-26 2006-06-20 Philips Lumileds Lighting Company, Llc LED chip with integrated fast switching diode for ESD protection
CN100386891C (zh) 2004-07-02 2008-05-07 北京工业大学 高抗静电高效发光二极管及制作方法
JP2006135229A (ja) 2004-11-09 2006-05-25 Elpida Memory Inc 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
TW200841393A (en) * 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP4625827B2 (ja) * 2007-06-04 2011-02-02 株式会社東芝 半導体発光素子及び半導体発光装置
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102007057672A1 (de) * 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
JP5429770B2 (ja) * 2008-02-07 2014-02-26 シャープ株式会社 半導体発光素子の製造方法
DE102008022942A1 (de) 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CN102217102B (zh) 2008-11-14 2015-07-15 三星电子株式会社 半导体发光器件
DE102009006177A1 (de) 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
JP5564890B2 (ja) * 2008-12-16 2014-08-06 住友電気工業株式会社 接合型電界効果トランジスタおよびその製造方法
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706552B (zh) * 2019-08-28 2020-10-01 世界先進積體電路股份有限公司 光學感測器及其形成方法
US11217708B2 (en) 2020-06-02 2022-01-04 Vanguard International Semiconductor Corporation Optical sensor and method for forming the same

Also Published As

Publication number Publication date
JP2013528953A (ja) 2013-07-11
US20130140598A1 (en) 2013-06-06
KR101857426B1 (ko) 2018-05-14
KR20180051667A (ko) 2018-05-16
EP2583305B1 (de) 2017-08-09
KR101996665B1 (ko) 2019-07-04
JP5946446B2 (ja) 2016-07-06
TW201208111A (en) 2012-02-16
EP2583305A1 (de) 2013-04-24
US9627588B2 (en) 2017-04-18
US9257612B2 (en) 2016-02-09
CN102947936A (zh) 2013-02-27
DE102010024079A1 (de) 2011-12-22
US20160225957A1 (en) 2016-08-04
CN102947936B (zh) 2016-04-06
KR20130093075A (ko) 2013-08-21
WO2011157523A1 (de) 2011-12-22

Similar Documents

Publication Publication Date Title
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
CN108963051B (zh) 发光二极管封装件
TWI478391B (zh) 發光二極體晶片及製造發光二極體晶片之方法
CN106062976B (zh) 用于制造半导体器件的方法和半导体器件
KR20150044422A (ko) 광전자 반도체 칩
US8866175B2 (en) Optoelectronic semiconductor chip
TWI472063B (zh) 發光二極體晶片
US20160005930A1 (en) Optoelectronic semiconductor chip encapsulated with an ald layer and corresponding method of production
US6946313B2 (en) Method of making an aligned electrode on a semiconductor structure
US10833224B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
TW201801348A (zh) 光電組件及用於製造光電組件之方法
TWI557944B (zh) 光電半導體晶片
US10153400B2 (en) Optoelectronic semiconductor device, method of producing an electrical contact and method of producing a semiconductor device
TW201429000A (zh) 光電半導體晶片及光電半導體晶片之製造方法
US20220293815A1 (en) Method for producing a radiation emitting semiconductor chip and radiation emitting semiconductor chip
KR102001663B1 (ko) 발광 다이오드 패키지