CN108963051B - 发光二极管封装件 - Google Patents

发光二极管封装件 Download PDF

Info

Publication number
CN108963051B
CN108963051B CN201811107202.0A CN201811107202A CN108963051B CN 108963051 B CN108963051 B CN 108963051B CN 201811107202 A CN201811107202 A CN 201811107202A CN 108963051 B CN108963051 B CN 108963051B
Authority
CN
China
Prior art keywords
layer
type semiconductor
light emitting
emitting diode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811107202.0A
Other languages
English (en)
Other versions
CN108963051A (zh
Inventor
印致贤
朴浚镕
李圭浩
徐大雄
蔡钟泫
金昶勋
李晟贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN108963051A publication Critical patent/CN108963051A/zh
Application granted granted Critical
Publication of CN108963051B publication Critical patent/CN108963051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

在此公开了一种发光二极管封装件及其制造方法。所述发光二极管封装件包括：基底；半导体结构层，设置在基底的一个表面上，并包括第一类型半导体层、活性层和第二类型半导体层；第一突起和第二突起，各自设置在第一类型半导体层和第二类型半导体层上；保护层，至少覆盖半导体结构层；第一突起焊盘和第二突起焊盘，设置在保护层上并且各自连接到第一突起和第二突起。

Description

发光二极管封装件
本申请是申请日为2012年3月22日、申请号为201210078574.1的发明专利申请“发光二极管封装件”的分案申请。
技术领域
本发明涉及一种发光二极管封装件及其制造方法。
背景技术
发光二极管从根本上说是一种作为P型半导体和N型半导体的结的PN结二极管。
在发光二极管中，当将P型半导体与N型半导体形成结，并然后向P型半导体与N型半导体施加电压以向P型半导体与N型半导体提供电流时，P型半导体的空穴运动到N型半导体，同时N型半导体的电子运动到P型半导体，因而使电子和空穴运动到PN结部分。
运动到PN结部分的电子与空穴结合，并同时从导带运动到价带。在这样的情况下，发出与导带和价带之间的高度差(即，能量差)对应的能量。以发射光的形式发出这样的能量。
通常，通过使用生长基底、在生长基底的一个表面上形成形成有发光二极管的发光芯片、封装发光二极管芯片，来制造发光二极管封装件。例如，当制造倒装芯片式发光二极管封装件时，通过在生长基底上形成形成有发光二极管的发光芯片、将发光二极管芯片安装在子安装件或类似物上、封装被安装在子安装件的倒装芯片的工艺，来制造发光的倒装芯片式发光二极管封装件。
因此，因为通过制造发光二极管芯片的工艺和封装发光二极管芯片的工艺来制造根据现有技术的发光二极管封装件，所以工艺很复杂，导致不良率和制造成本的增加。
此外，因为通过在生长基底上制造发光芯片并在子安装件或类似物上进行芯片的安装和封装来制造根据现有技术的发光二极管封装件，所以发光二极管封装件的尺寸增加，从而在将发光二极管封装件应用于移动产品等时受到限制。
另外，根据现有技术的发光二极管封装件可以从其侧部出射未经磷光体层转换的光，导致经磷光体层转换的光的光学性质劣化。
此外，在根据现有技术的发光二极管封装件中，可能难以实现大面积芯片。
此外，在根据现有技术的发光二极管封装件中，当发光二极管芯片的面积增加时，可能难以实现电流扩展和热的产生。
此外，因为通过制造发光二极管芯片的工艺和封装发光二极管芯片的工艺来制造根据现有技术的发光二极管封装件，所以工艺很复杂，因此，不良率会增加，且制造成本会增加。
发明内容
本发明致力于通过提供在制造发光二极管芯片的同时封装发光二极管芯片的工艺来提供一种晶片级的发光二极管封装件及其制造方法。
此外，本发明致力于提供一种能够防止或减少未经磷光体层转换的光从发光二极管封装件的侧部出射的发光二极管封装件及其制造方法。
另外，本发明致力于提供一种具有大发射区域的发光二极管封装件及其制造方法。
此外，本发明致力于提供一种可以有助于热的产生和电流扩展的大面积发光二极管封装件及其制造方法。
此外，本发明致力于提供一种能够简化工艺并能够降低不良率和制造成本的发光二极管封装件及其制造方法。
根据本发明的示例性实施例，提供了一种发光二极管封装件，所述发光二极管封装件包括：基底；半导体结构层，设置在基底的一个表面上，并包括第一类型半导体层、活性层和第二类型半导体层；第一突起和第二突起，各自设置在第一类型半导体层和第二类型半导体层上；保护层，至少覆盖半导体结构层；第一突起焊盘和第二突起焊盘，设置在保护层上并且各自连接到第一突起和第二突起。
基底可以包括形成在基底的角落处的侧部斜坡。
基底的另一表面可以设置有磷光体层。
基底可以包括形成在基底的另一表面上的图案。
保护层可以围绕第一突起和第二突起的侧部。
保护层可以部分地暴露第一突起和第二突起。
第一突起和第二突起均可以被设置为多个。
所述发光二极管封装件还可以包括：基板，包括形成在基板的一个表面上的第一电极和第二电极，第一电极和第二电极各自与第一突起焊盘和第二突起焊盘对应；导电粘结材料，将第一突起焊盘和第二突起焊盘分别电连接到第一电极和第二电极。
导电粘结材料可以覆盖半导体结构层的侧部的至少一部分。
导电粘结材料可以覆盖保护层的侧部的至少一部分。
导电粘结材料可以覆盖基底的侧部的至少一部分。
导电粘结材料可以包括第一导电粘结材料和第二导电粘结材料，其中，第一导电粘结材料电连接到第一突起焊盘，第二导电粘结材料电连接到第二突起焊盘，第一导电粘结材料和第二导电粘结材料彼此分隔开。
所述发光二极管封装件还可以包括：钝化层，设置在半导体结构层上，并包括部分地暴露第一类型半导体层的第一开口部分和部分地暴露第二类型半导体层的第二开口部分。
所述发光二极管封装件还可以包括设置在钝化层上的第一接触焊盘和第二接触焊盘，其中，第一接触焊盘通过第一开口部分接触第一类型半导体层，第二接触焊盘通过第二开口部分接触第二类型半导体层。
所述发光二极管封装件还可以包括设置在保护层上的第一电流扩展层和第二电流扩展层，其中，第一电流扩展层设置在第一突起和第一突起焊盘之间，第二电流扩展层设置在第二突起和第二突起焊盘之间。
附图说明
为了进一步理解本发明而被包括的、且被包括在本说明书中并构成本说明书的一部分的附图示出了本发明的实施例，并与描述一起用于说明本发明的原理。
图1是示出根据本发明的示例性实施例的发光二极管封装件的剖视图；
图2和图3是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图；
图4和图5是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图；
图6是示出根据本发明的另一示例性实施例的发光二极管封装件的剖视图；
图7和图8是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图；
图9和图10是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图；
图11是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图；
图12是示出根据本发明的另一示例性实施例的发光二极管封装件的连接布线的平面图；
图13是示出根据本发明的另一示例性实施例的发光二极管封装件的剖视图；
图14是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图；
图15是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图；
图16和图17是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图及其电路图；
图18和图19是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图及其电路图；
图20至图27是示出根据本发明的示例性实施例的制造发光二极管封装件的方法的剖视图；
图28至图38是示出根据本发明的示例性实施例的制造发光二极管封装件的方法的剖视图；
图39至图41是示出根据本发明的示例性实施例的制造发光二极管封装件的方法的剖视图。
具体实施方式
下文中，将参照附图来详细描述本发明的示例性实施例。
图1是示出根据本发明的示例性实施例的发光二极管封装件的剖视图。
参照图1，根据本发明的示例性实施例的发光二极管封装件1100可以包括基底1110、半导体结构层1120、接触焊盘1130、突起1140、保护层1150和突起焊盘1160。
另外，发光二极管封装件1100还可以包括磷光体层1170、钝化层1180和电流扩展层1190。在这样的构造中，如果需要，则可以省略磷光体层1170、钝化层1180和电流扩展层1190。
基底1110可以是生长基底。生长基底可以是蓝宝石基底、碳化硅基底、硅基底或类似物。优选地，生长基底可以是蓝宝石基底。
基底1110可以包括顺序地形成在基底1110的一个表面上的半导体结构层1120、接触焊盘1130、突起1140、保护层1150和突起焊盘1160。
基底1110的另一表面1112可以包括诸如蛾眼图案(未示出)、喷吹痕迹(blastmark)(未示出)或类似物的图案或凹凸部分，从而增加光提取效率。此外，基底1110可以包括形成在基底1110的角落处的侧部斜坡1114。侧部斜坡1114可以用于增加传播到基底1110的侧部的光的光提取效率。
根据本发明的示例性实施例的发光二极管封装件1100可以被设置为从设置在基底1110的一个表面上的半导体结构层1120发射的光沿基底1110的另一表面的方向出射的类型。
诸如蛾眼图案(未示出)或喷吹痕迹(未示出)的图案或凹凸部分用于增加沿基底1110的另一表面的方向出射的光的光提取效率。当从半导体结构层1120(严格意义上来说，活性层1124)发射的光朝着基底1110的另一表面的方向出射时，光被沿着光的传播路径从基底1110的另一表面全反射，从而不会使光出射。诸如蛾眼图案(未示出)、喷吹痕迹(未示出)或类似物的图案或凹凸部分减少了从基底1110的另一表面产生的全反射，以增加光出射到基底1110的另一表面之外的可能性，因而用于增加发光二极管封装件1100的光提取效率。
同时，磷光体层1170可以设置在基底1110的另一表面上，优选地，磷光体层1170可以设置在基底1110的出射从半导体结构层1120发射的光的表面上。磷光体层1170用于转换从半导体结构层1120发射的光的波长，从而磷光体层1170可以由转换光的波长的磷光体材料制成。
半导体结构层1120可以包括第一类型半导体层1122、活性层1124、第二类型半导体层1126和在基底1110与第一类型半导体层1122之间的缓冲层(未示出)。
可以设置缓冲层(未示出)，以减轻基底1110和第一类型半导体层1122之间的晶格失配。另外，缓冲层(未示出)可以由单个层或多个层形成。当缓冲层由多个层形成时，缓冲层可以由低温缓冲层和高温缓冲层形成。
第一类型半导体层1122可以设置在基底1110上，并可以被设置为第一类型半导体层1122的一部分被暴露的形式，如图1中所示。可以通过对活性层1124和第二类型半导体层1126的一部分执行台面蚀刻来暴露第一类型半导体层1122。当执行台面蚀刻时，可以蚀刻第一类型半导体层1122的一部分。
第一类型半导体层1122可以由掺杂有第一类型杂质(例如，N型杂质)的(Al,In,Ga)N系III族氮化物半导体制成，且第一类型半导体层1122可以由单个层或多个层制成。例如，第一类型半导体层1122可以包括超晶格层(super lattice layer)。
活性层1124可以设置在第一类型半导体层1122上，活性层1124可以由单个层或多个层形成。另外，活性层1124可以为包括单个势阱层(未示出)的单量子阱结构，或者可以被设置为交替重复地堆叠有势阱层(未示出)和势垒层(未示出)的多量子阱结构。在这样的构造中，每个势阱层(未示出)、每个势垒层(未示出)或全部的势阱层(未示出)和势垒层(未示出)可以形成为超晶格结构。
第二类型半导体层1126可以设置在活性层1124上，且第二类型半导体层1126可以由掺杂有第二类型杂质(例如，P型杂质)的(Al,In,Ga)N系III族氮化物半导体制成。第二类型半导体层1126可以由单个层或多个层形成。例如，第二类型半导体层1126可以包括超晶格层。
另外，半导体结构层1120可以包括在活性层1124和第二类型半导体层1126之间的阻挡层(未示出)。可以设置阻挡层(未示出)以增加电子和空穴的复合效率，阻挡层(未示出)可以由具有相对宽的带隙的材料制成。阻挡层(未示出)可以由(Al,In,Ga)N系III族氮化物半导体制成，例如，阻挡层(未示出)可以由AlGaN制成。
钝化层1180可以设置在包括半导体结构层1120的基底1110上。钝化层1180用于保护设置在钝化层1180下方的半导体结构层1120不受外部环境的影响，并可以由包括氧化硅层的绝缘层形成。
钝化层1180可以包括第一开口部分1182和第二开口部分1184，第一开口部分1182部分地暴露第一类型半导体层1122的通过台面蚀刻而被暴露的表面，第二开口部分1184部分地暴露第二类型半导体层1126的表面。
接触焊盘1130可以包括第一接触焊盘1132和第二接触焊盘1134。第一接触焊盘1132可以被设置为与通过第一开口部分1182暴露的第一类型半导体层1122接触。第二接触焊盘1134可以被设置为与通过第二开口部分1184暴露的第二类型半导体层1126接触。在这样的构造中，当没有设置钝化层1180时，第一接触焊盘1132和第二接触焊盘1134可以被各自设置为接触第一类型半导体层1122和第二类型半导体层1126的预定位置处的半导体层。
在这样的情况下，虽然在附图中没有示出，但是第二类型半导体层1126可以包括高浓度掺杂的第二类型半导体层(未示出)，高浓度掺杂的第二类型半导体层(未示出)的上部以高浓度掺杂有第二类型杂质，第二类型半导体层1126还可以包括用于第二类型半导体层1126和第二接触焊盘1134之间的欧姆接触的接触层(未示出)。
接触焊盘1130可以由Ni、Cr、Ti、Al、Ag、Au或类似物制成。接触层(未示出)可以由诸如ITO、ZnO、IZO或类似物的TCO或者诸如Ni/Au或类似物的接触材料制成。
突起1140可以包括第一突起1142和第二突起1144。第一突起1142可以设置在第一接触焊盘1132上，第二突起1144可以设置在第二接触焊盘1134上。突起1140可以由Au或类似物制成。同时，突起1140可以由钉式突起形成，并可以通过沉积或涂覆然后蚀刻用于形成突起1140的材料来形成。
保护层1150设置在基底1110上，并用于通过覆盖半导体结构层1120来保护半导体结构层1120。例如，如图1中所示，保护层1150用于保护设置在基底1110的预定区域上的半导体结构层1120的表面和侧部。保护层1150可以由诸如硅基氧化物、硅基氮化物或类似物的无机物质制成，或者可以由诸如树脂或类似物的有机物质制成。
电流扩展层1190设置在保护层1150上，并可以被设置为与突起1140电连接。当在包括保护层1150的基底1110上设置了突起焊盘1160时，可以因为了有助于突起焊盘1160的形成而省略电流扩展层1190。电流扩展层1190可以包括第一电流扩展层1192和第二电流扩展层1194，第一电流扩展层1192可以被设置为与第一突起1142电连接，第二电流扩展层1194可以被设置为与第二突起1144电连接。
电流扩展层1190可以由Ni、Cr、Ti、Al、Ag、Au或类似物制成。
突起焊盘1160可以设置在电流扩展层1190上。即，突起焊盘1160可以包括第一突起焊盘1162和第二突起焊盘1164，并可以被设置为与突起1140电连接。
与突起1140相似，突起焊盘1160可以由Au制成。
在这样的情况下，第一突起焊盘1162和第二突起焊盘1164可以各自被设置为尺寸小于第一电流扩展层1192和第二电流扩展层1194的尺寸，并可以被设置为尺寸小于第一接触焊盘1182和第二接触焊盘1184的尺寸，但是不限于此。即，第一突起焊盘1162和第二突起焊盘1164可以各自被设置为尺寸等于或稍大于第一电流扩展层1192和第二电流扩展层1194的尺寸，并可以被设置为尺寸等于或稍大于第一接触焊盘1182和第二接触焊盘1184的尺寸。
因此，根据本发明的示例性实施例的发光二极管封装件1100可以包括在基底1110上的半导体结构层1120、接触焊盘1130和突起1140、至少保护半导体结构层1120(优选地，保护半导体结构层1120、接触焊盘1130和突起1140)的保护层1150以及保护层1150上的电连接到突起1140的突起焊盘1160，从而对形成半导体结构层1120的基底进行封装，即，以晶片级对形成半导体结构层1120的基底进行封装，从而不需要单独的封装工艺，因而提供了具有小尺寸的发光二极管封装件。
图2和图3是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图。在这样的情况下，图3示出了沿图2的A-A′线截取的剖视图，图2示出了沿基底1110的一个表面的方向进行观看的基底1110的平面图。
参照图2和图3，根据本发明的另一示例性实施例的发光二极管封装件1200与参照图1描述的根据本发明的示例性实施例的发光二极管封装件1100之间的区别仅在于突起焊盘1160，且根据本发明的另一示例性实施例的发光二极管封装件1200的其他组件与图1中示出的相同，因此，将省略对相同组件的描述，且将仅描述突起焊盘1160。
换句话说，根据本发明的另一示例性实施例的发光二极管封装件1200可以包括基底1110、半导体结构层1120、接触焊盘1130、突起1140、保护层1150和突起焊盘1160。
另外，虽然在附图中没有示出，但是如在上面参照图1对发光二极管封装件1100进行描述的，发光二极管封装件1200还可以包括磷光体层1170、钝化层1180和电流扩展层1190。在这样的构造中，钝化层1180和电流扩展层1190被省略而没有示出。另外，发光二极管封装件1200可以包括在基底1110的另一表面1112上的用来提高光提取效率的诸如蛾眼图案(未示出)或喷吹痕迹(未示出)的图案或凹凸部分、在基底1110和第一类型半导体层1122之间的缓冲层(未示出)、在活性层1124和第二类型半导体层1126之间的阻挡层(未示出)以及在第二类型半导体层1126和第二接触焊盘1134之间的接触层(未示出)和高浓度掺杂的第二类型半导体层(未示出)。
突起焊盘1160可以设置在发光二极管封装件1200的一个表面上并在基底1110的一个表面上的保护层1150的表面上，如图2和图3中所示。
在这样的构造中，突起焊盘1160可以包括第一突起焊盘1162′和第二突起焊盘1164′，第一突起焊盘1162′和第二突起焊盘1164′可以以相同的尺寸设置在保护层1150上。具体地讲，如图2中所示，第一突起焊盘1162′和第二突起焊盘1164′可以设置在与半导体结构层1120对应的区域内，且虽然在图2中没有示出，但是第一突起焊盘1162′和第二突起焊盘1164′可以被设置为覆盖保护层1150的整个表面的形式。即，在图2和图3中示出的发光二极管封装件1200的第一突起焊盘1162′和第二突起焊盘1164′的尺寸大于在图1中示出的发光二极管封装件1100的第一突起焊盘1162和第二突起焊盘1164的尺寸，从而可以容易地将第一突起焊盘1162′和第二突起焊盘1164′安装在诸如发光二极管封装件1200的其他装置中。
图4和图5是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图；在这样的情况下，图5示出了沿图4的B-B′线截取的剖视图，图4示出了沿基底1110的一个表面的方向进行观看的基底1110的平面图。
参照图4和图5，根据本发明的另一示例性实施例的发光二极管封装件1300与参照图2和图3描述的根据本发明的另一示例性实施例的发光二极管封装件1200之间的区别仅在于接触焊盘1130，且根据本发明的另一示例性实施例的发光二极管封装件1300的其他组件与图2和图3中示出的相同，因此，将省略相同组件的描述，且将仅描述接触焊盘1130。
换句话说，根据本发明的另一示例性实施例的发光二极管封装件1300可以包括基底1110、半导体结构层1120、接触焊盘1130、突起1140、保护层1150和突起焊盘1160。
另外，虽然在附图中没有示出，但是如在上面参照图1对发光二极管封装件1100进行描述的，发光二极管封装件1300还可以包括磷光体层1170、钝化层1180和电流扩展层1190。在这样的构造中，钝化层1180和电流扩展层1190被省略而没有示出。另外，发光二极管封装件1200可以包括在基底1110的另一表面1112上的用于提高光提取效率的诸如蛾眼图案(未示出)或喷吹痕迹(未示出)的图案或凹凸部分、在基底1110和第一类型半导体层1122之间的缓冲层(未示出)、在活性层1124和第二类型半导体层1126之间的阻挡层(未示出)以及在第二类型半导体层1126和第二接触焊盘1134之间的接触层(未示出)和高浓度掺杂的第二类型半导体层(未示出)。
接触焊盘1130(具体地讲，第二接触焊盘1134′)可以被设置为很宽地覆盖第二类型半导体层1126的表面，如图4和图5中所示。
因此，如图4和图5中所示，根据本发明的另一示例性实施例的发光二极管封装件1300包括宽的第二接触焊盘1134′，从而多个第二突起1144可以设置在第二接触焊盘1134′上。另外，第一接触焊盘1132′也被形成得很宽，所以也可以包括多个第一突起1142。
图6是示出根据本发明的另一示例性实施例的发光二极管封装件的剖视图。
参照图6，根据本发明的示例性实施例的发光二极管封装件2100可以包括生长基底2110、半导体结构层2120、接触焊盘2130、突起2140、保护层2150、突起焊盘2160、基板2210、电极2220和导电粘结材料2230。
另外，发光二极管封装件2100还可以包括磷光体层2170、钝化层2180和焊盘保护层2190。在这样的构造中，如果需要，则可以省略磷光体层2170、钝化层2180和焊盘保护层2190。
生长基底2110可以是蓝宝石基底、碳化硅基底、硅基底或类似物。优选地，生长基底可以是蓝宝石基底。
生长基底2110可以包括顺序地形成在生长基底2110的一个表面上的半导体结构层2120、接触焊盘2130、突起2140、保护层2150和突起焊盘2160。
生长基底2110的另一表面2112可以包括诸如蛾眼图案(未示出)、喷吹痕迹(未示出)或类似物的图案或凹凸部分，从而增加光提取效率。此外，生长基底2110可以包括形成在生长基底2110的角落处的侧部斜坡2114。侧部斜坡2114可以用于增加朝向生长基底2110的侧部传播的光的光提取效率。
根据本发明的示例性实施例的发光二极管封装件2100可以被设置为从设置在生长基底2110的一个表面上的半导体结构层2120发射的光沿生长基底2110的另一表面的方向出射的类型。
诸如蛾眼图案(未示出)或喷吹痕迹(未示出)的图案或凹凸部分可用于增加沿生长基底2110的另一表面的方向出射的光的光提取效率。当从半导体结构层2120(准确地讲，活性层2124)发射的光出射到生长基底2110的另一表面的方向时，光被沿着光的传播路径从生长基底2110的另一表面全反射，从而不会使光出射。诸如蛾眼图案(未示出)、喷吹痕迹(未示出)或类似物的图案或凹凸部分减少了从生长基底2110的另一表面产生的全反射，以增加光出射到生长基底1110的另一表面之外的可能性，因而用于增加发光二极管封装件2100的光提取效率。
同时，磷光体层2170可以设置在生长基底2110的另一表面上，优选地，磷光体层2170可以设置在生长基底2110的出射从半导体结构层2120发射的光的表面上。磷光体层2170用于转换从半导体结构层2120发射的光的波长，从而磷光体层2170可以由转换光的波长的磷光体材料制成。
半导体结构层2120可以包括第一类型半导体层2122、活性层2124、第二类型半导体层2126和在生长基底2110与第一类型半导体层2122之间的缓冲层(未示出)。
可以设置缓冲层(未示出)，以减轻生长基底2110和第一类型半导体层2122之间的晶格失配。另外，缓冲层(未示出)可以由单个层或多个层形成。当缓冲层由多个层形成时，缓冲层可以由低温缓冲层和高温缓冲层形成。
第一类型半导体层2122可以设置在生长基底2110上，并可以被设置为第一类型半导体层2122的一部分被暴露的形式，如图6中所示。这里，可以通过对第二类型半导体层2126和活性层2124的一部分执行台面蚀刻来暴露第一类型半导体层2122。当执行台面蚀刻时，可以蚀刻第一类型半导体层2122的一部分。
第一类型半导体层2122可以由掺杂有第一类型杂质(例如，N型杂质)的(Al,In,Ga)N系III族氮化物半导体制成，且第一类型半导体层2122可以由单个层或多个层制成。例如，第一类型半导体层2122可以包括超晶格层。
活性层2124可以设置在第一类型半导体2122上，活性层2124可以由单个层或多个层形成。另外，活性层2124可以为包括单个势阱层(未示出)的单量子阱结构，或者可以被设置为交替重复地堆叠有势阱层(未示出)和势垒层(未示出)的多量子阱结构。在这样的构造中，每个势阱层(未示出)、每个势垒层(未示出)或全部的势阱层(未示出)和势垒层(未示出)可以形成为超晶格结构。
第二类型半导体层2126可以设置在活性层2124上，且第二类型半导体层2126可以由掺杂有第二类型杂质(例如，P型杂质)的(Al,In,Ga)N系III族氮化物半导体制成。第二类型半导体层2126可以由单个层或多个层形成。例如，第二类型半导体层2126可以包括超晶格层。
另外，半导体结构层2120可以包括在活性层2124和第二类型半导体层2126之间的阻挡层(未示出)。可以设置阻挡层(未示出)以增加电子和空穴的复合效率，阻挡层(未示出)可以由具有相对宽的带隙的材料制成。阻挡层(未示出)可以由(Al,In,Ga)N系III族氮化物半导体制成，例如，阻挡层(未示出)可以由AlGaN或类似物制成。
钝化层2180可以设置在包括半导体结构层2120的生长基底2110上。钝化层2180用于保护设置在钝化层2180下方的半导体结构层2120不受外部环境的影响，并可以由包括氧化硅层的绝缘层形成。
钝化层2180可以包括第一开口部分2182和第二开口部分2184，第一开口部分2182部分地暴露第一类型半导体层2122的通过台面蚀刻而被暴露的表面，第二开口部分2184部分地暴露第二类型半导体层2126的表面。
接触焊盘2130可以包括第一接触焊盘2132和第二接触焊盘2134。第一接触焊盘2132可以被设置为与通过第一开口部分2182暴露的第一类型半导体层2122接触。第二接触焊盘2134可以被设置为与通过第二开口部分2184暴露的第二类型半导体层2126接触。在这样的构造中，当没有设置钝化层2180时，第一接触焊盘2132和第二接触焊盘2134可以各自被设置为接触第一类型半导体层2122和第二类型半导体层2126的预定位置处的半导体层。
在这样的情况下，虽然在附图中没有示出，但是第二类型半导体层2126可以包括以高浓度掺杂第二类型杂质的第二类型半导体层(未示出)，第二类型半导体层1126还可以包括用于第二类型半导体层2126和第二接触焊盘2134之间的欧姆接触的接触层(未示出)。
接触焊盘2130可以由Ni、Cr、Ti、Al、Ag、Au或类似物制成。接触层(未示出)可以由诸如ITO、ZnO、IZO或类似物的TCO和诸如Ni/Au或类似物的接触材料制成。
突起2140可以包括第一突起2142和第二突起2144。第一突起2142可以设置在第一接触焊盘2132上，第二突起2144可以设置在第二接触焊盘2134上。突起2140可以由Au或类似物制成。同时，突起2140可以由钉式突起形成，并可以通过沉积或涂覆并蚀刻用于形成突起2140的材料来形成。
保护层2150设置在生长基底2110上，并用于通过覆盖至少半导体结构层2120来保护半导体结构层2120。例如，如图1中所示，保护层1150还用于保护设置在生长基底2110的预定区域上的半导体结构层2120的表面和侧部。保护层2150可以由诸如硅基氧化物、硅基氮化物或类似物的无机物质制成，或可以由诸如树脂或类似物的有机物质制成。
突起焊盘2160可以设置在保护层2150上。即，突起焊盘2160可以包括第一突起焊盘2162和第二突起焊盘2164。第一突起焊盘2162可以电连接到第一突起2142，第二突起焊盘2164可以电连接到第二突起2144。
与突起2140相似，突起焊盘2160可以由Au制成。
焊盘保护层2190设置在突起焊盘2160上，并可以电连接到突起焊盘2160，以保护突起焊盘2160。焊盘保护层2190防止突起焊盘2160在结合或存储生长基底2110时扩散或氧化。焊盘保护层2190可以包括第一焊盘保护层2192和第二焊盘保护层2194，第一焊盘保护层2192可以设置在第一突起焊盘2162上，第二焊盘保护层2194可以设置在第二突起焊盘2164上。
焊盘保护层2190可以由Ni、Au、W、Pd、有机物质或类似物制成。
在这样的情况下，第一突起焊盘2162和第二突起焊盘2164可以各自被设置为尺寸等于或小于第一电流扩展层2192和第二电流扩展层2194的尺寸，但是不限于此。此外，可以根据半导体结构层2120和突起2140的特性、性能和设计来改变第一突起焊盘2162和第二突起焊盘2164的尺寸。
基板2210可以是PCB或诸如陶瓷或类似物的绝缘基板，基板2210(严格意义上来说，导热基板)的导热性比蓝宝石基底的导热性更优良。基板2210的内部可以由具有优良的导热性的金属制成，基板2210的外部可以通过包括绝缘材料层而绝缘。基板2210可以被设置为尺寸与生长基底2110的尺寸相同，优选地，可以被设置为尺寸大于生长基底2110的尺寸。
电极2220可以设置在基板2210的一个表面上。电极2220可以被设置为与设置在生长基底2110上的焊盘保护层2190或突起2160对应。即，电极2220中的第一电极2222与第一突起焊盘2162或第一焊盘保护层2192对应，电极2220中的第二电极2224可以被设置为与第二突起焊盘2164或第二焊盘保护层2194对应。电极2220可以用作将根据本发明的另一示例性实施例的发光二极管封装件2100与外部装置或外部电源连接的接触端，并可以用作电连接到根据本发明的另一示例性实施例的发光二极管封装件2100的连接布线。
导电粘结材料2230可以用于将生长基底2110安装在基板2210上。即，导电粘结材料2230可以用于物理地结合生长基底2110和基板2210。另外，导电粘结材料2230可以用于将设置在生长基底2110上的突起2160电连接到设置在基板2210上的电极2220。在这样的情况下，导电粘结材料2230包括第一导电粘结材料2232和第二导电粘结材料2234，其中，第一导电粘结材料2232和第二导电粘结材料2234物理地并电性地彼此分开。第一导电粘结材料2232将第一突起焊盘2162或第一焊盘保护层2192电连接到第一电极2222，第二导电粘结材料2234将第二突起焊盘2164或第二焊盘保护层2194电连接到第二电极2224，其中，第一导电粘结材料2232和第二导电粘结材料2234彼此电分开，且没有彼此电分开。在这样的情况下，导电粘结材料2230可以由锡、金、银、铋、锑、铜和类似物中的至少一种制成。
导电粘结材料2230可以被设置为覆盖生长基底2110和半导体结构层2120的上侧部的至少一部分，严格意义上来说，导电粘结材料2230可以被设置为覆盖用于覆盖半导体结构层2120的保护层2150或钝化层2180的上侧部的至少一部分。
当根据本发明的另一示例性实施例的发光二极管封装件2100具有包括将从发光层2124发射的光转换为其他波长的磷光体层2170的结构时，导电粘结材料2230可以用于防止因从发光层2124发射的光被传播到发光层2124的侧部导致未经磷光体层2170转换的光出射到外部。即，导电粘结材料2230防止未经磷光体层2170转换的光出射到外部，从而使具有在磷光体层2170中进行了转换的波长的光学特性变得优良。
在这样的情况下，如图6中所示，利用导电粘结材料2230来覆盖半导体结构层2120和生长基底2110的上侧部可意味着覆盖半导体结构层2120的整个侧部和生长基底2110的整个侧部(在这样的情况下，生长基底2110的侧部指除了生长基底的设置有磷光体层2170的侧部斜坡2114的表面之外的侧部)。另外，虽然在附图中没有示出，但是利用导电粘结材料2230来覆盖半导体结构层2120和生长基底2110的下侧部可意味着这样的形式，其中，在没有覆盖生长基底2110的侧部情况下部分地覆盖半导体结构层2120的侧部、覆盖半导体结构层2120的整个侧部、或部分地覆盖半导体结构层2120的侧部和生长基底2110的侧部。即，利用导电粘结材料2230来覆盖半导体结构层2120和生长基底2110的上侧部和下侧部意味着这样的形式，其中，导电粘结材料2230设置在光的传播路径上，从而防止自半导体结构层2120的发光层2124发射的光中的未被磷光体层2170吸收的光中的一部分光或全部的光出射。
在这样的情况下，因为导电粘结材料2230包括第一导电粘结材料2232和第二导电粘结材料2234且第一导电粘结材料2232和第二导电粘结材料2234需要彼此分开以彼此电绝缘，如将在下面进行描述的图7至图9中所示，所以可以设置没有部分地覆盖半导体结构层2120的侧部和生长基底2110的侧部的区域的形式。
因此，根据本发明的另一示例性实施例的发光二极管封装件2100可以包括在生长基底2110上的半导体结构层2110、接触焊盘2130和突起2140、至少半导体结构层2120(优选地，保护半导体结构层2120、接触焊盘2130和突起2140的保护层2150)以及在保护层2150上的电连接到突起2140的突起焊盘2160，从而对形成半导体结构层2120的生长基底进行封装，即，以晶片级对形成半导体结构层2120的生长基底进行封装，从而不需要单独的封装工艺，因而提供了具有小尺寸的发光二极管封装件。
另外，根据本发明的另一示例性实施例的发光二极管封装件2100包括覆盖半导体结构层2120和生长基底2110的上侧部或下侧部的导电粘结材料2230，结果，可以提供防止自活性层2124发射的光中的未被吸收到磷光体层2170中的光从侧部出射的发光二极管封装件。
图7和图8是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图；在这样的情况下，图8示出了沿图7的C-C′线截取的剖视图，图7示出了沿生长基底2110的一个表面的方向进行观看的生长基底2110的平面图。
参照图7和图8，根据本发明的另一示例性实施例的发光二极管封装件2200与参照图6描述的根据本发明的另一示例性实施例的发光二极管封装件2100仅在突起焊盘2160方面有很大的不同，且根据本发明的另一示例性实施例的发光二极管封装件2200的其他组件与图6中示出的相同，因此，将省略对相同组件的描述，且将仅详细描述突起焊盘2160。同时，根据本发明的另一示例性实施例的生长基底2110可以被设置为其角落不倾斜的形式。
即，根据本发明的另一示例性实施例的发光二极管封装件2200可以包括生长基底2110、半导体结构层2120、接触焊盘2130、突起2140、保护层2150、突起焊盘2160、基板2210、电极2220和导电粘结材料2230。在这样的情况下，导电粘结材料2230可以被设置为这样的形式，其中，半导体结构层2120的侧部和生长基底2110的侧部的区域不是被部分地覆盖，如图7中所示。
另外，虽然在附图中没有示出，但是发光二极管封装件2200还可以包括如在上面参照图6描述的发光二极管封装件2100中的钝化层2180和焊盘保护层2190。在这样的情况下，钝化层2180和焊盘保护层2190也可以被省略。另外，发光二极管封装件2200可以包括在生长基底2110的另一表面2112上的用来提高光提取效率的诸如蛾眼图案(未示出)或喷吹痕迹(未示出)的图案或凹凸部分、在生长基底2110和第一类型半导体层2122之间的缓冲层(未示出)、在活性层2124和第二类型半导体层2126之间的阻挡层(未示出)以及在第二类型半导体层2126和第二接触焊盘2134之间的接触层(未示出)和高浓度掺杂的第二类型半导体层(未示出)。
突起焊盘2160可以设置在发光二极管封装件2200的一个表面上和在生长基底2110的一个表面上的保护层2150的表面上，如图7和图8中所示。
在这样的构造中，突起焊盘2160可以包括第一突起焊盘2162′和第二突起焊盘2164′，第一突起焊盘2162′和第二突起焊盘2164′可以以相同的尺寸设置在保护层2150上。具体地讲，如图7中所示，第一突起焊盘2162′和第二突起焊盘2164′可以设置在与半导体结构层2120对应的区域内，且虽然在图7中没有示出，但是第一突起焊盘2162′和第二突起焊盘2164′可以被设置为覆盖保护层2150的整个表面的形式。即，在图7和图8中示出的发光二极管封装件2200的第一突起焊盘2162′和第二突起焊盘2164′的尺寸大于在图6中示出的发光二极管封装件2100的第一突起焊盘2162和第二突起焊盘2164的尺寸，从而可以容易地将第一突起焊盘2162′和第二突起焊盘2164′安装在诸如发光二极管封装件2200的其他装置中。
图9和图10是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图；在这样的情况下，图10示出了沿图9的D-D′线截取的剖视图，图9示出了沿生长基底2110的一个表面的方向进行观看的生长基底2110的平面图。
参照图9和图10，根据本发明的另一示例性实施例的发光二极管封装件2300与参照图7和图8描述的根据本发明的另一示例性实施例的发光二极管封装件2200之间的区别仅在于接触焊盘2130，且根据本发明的另一示例性实施例的发光二极管封装件2300的其他组件与根据本发明的另一示例性实施例的发光二极管封装件2200的其他组件相同，因此，将省略对相同组件的描述，且将仅描述接触焊盘2130。
即，根据本发明的另一示例性实施例的发光二极管封装件2300可以包括生长基底2110、半导体结构层2120、接触焊盘2130、突起2140、保护层2150、突起焊盘2160、基板2210、电极2220和导电粘结材料2230。在这样的情况下，导电粘结材料2230可以被设置为这样的形式，其中，半导体结构层2120的侧部和生长基底2110的侧部的区域不是被部分地覆盖，如图9中所示。
另外，虽然在附图中没有示出，但是发光二极管封装件2300还可以包括如在上面参照图6描述的发光二极管封装件2100中的钝化层2180和焊盘保护层2190。在这样的情况下，钝化层2180和焊盘保护层2190也可以被省略。另外，发光二极管封装件2300可以包括在生长基底2110的另一表面2112上的用来提高光提取效率的诸如蛾眼图案(未示出)或喷吹痕迹(未示出)的图案或凹凸部分、在生长基底2110和第一类型半导体层2122之间的缓冲层(未示出)、在活性层2124和第二类型半导体层2126之间的阻挡层(未示出)以及在第二类型半导体层2126和第二接触焊盘2134之间的接触层(未示出)和高浓度掺杂的第二类型半导体层(未示出)。
接触焊盘2130(具体地讲，第二接触焊盘2134′)可以被设置为很宽地覆盖第二类型半导体层2126的表面，如图9和图10中所示。因此，根据本发明的另一示例性实施例的发光二极管封装件2300包括宽的第二接触焊盘2134′，从而多个第二突起2144可以设置在第二接触焊盘2134′上。另外，第一接触焊盘2132′也被形成得很宽，所以也可以包括多个第一突起2142。
图11至图13是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图和剖视图。在这样的情况下，图12是示出根据本发明的另一示例性实施例的发光二极管封装件的连接布线的平面图，图13是沿图11的E-E′线截取的剖视图。在这样的情况下，图12示出了暴露了将在下面进行描述的连接布线3160的结构，其中，在连接布线3160上的组件被省略。
参照图11和图13，根据本发明的另一示例性实施例的发光二极管封装件3100可以包括生长基底3110、半导体结构层3120、欧姆接触层3130、焊盘3140、绝缘层3150、连接布线3160、突起3170和接触部分3180。
在这样的情况下，半导体结构层3120可以包括第一类型半导体层3122、活性层3124和第二类型半导体层3126。焊盘3140可以包括第一焊盘3142和第二焊盘3144。绝缘层3150可以包括第一绝缘层3152、第二绝缘层3154和第三绝缘层3156。连接布线3160可以包括第一连接布线3162和第二连接布线3164。突起3170可以包括第一突起3172和第二突起3174。接触部分3180可以包括第一接触部分3182和第二接触部分3184。
生长基底3110可以使用蓝宝石基底、玻璃基底、硅基底或类似物，但是不限于此，因此，生长基底3110可以使用能够形成半导体结构层3120的任何基底。优选地，可以将蓝宝石基底用作生长基底3110。
半导体结构层3120可以设置在生长基底3110上。在这样的情况下，多个半导体结构层3120可以设置在生长基底3110上。如图11或图12中所示，半导体结构层3120可以被设置为n×n阵列的形式(在这样的情况下，n是1以上的整数，优选地，n是2以上的整数)。本发明的另一示例性实施例公开了半导体结构层3120被设置为4×4阵列的形式。
半导体结构层3120均可以被设置在生长基底3110的结构区域(SR)上。在这样的情况下，半导体结构层3120中的第一类型半导体层3122可以被设置为它们彼此连接的形式，第一类型半导体层3122均仅被设置在结构区域(SR)中，并可以以第一类型半导体层3122彼此分开的形式被设置在间隙区域GR中。
同时，半导体结构层3120可以被间隙区域GR包围，其中，通过对活性层3124和第二类型半导体层3126执行台面蚀刻而均使半导体结构层3120彼此分开。间隙区域GR可以包括通过如图3中所示的台面蚀刻来对半导体结构层3120的活性层3124和第二类型半导体层3126进行蚀刻而暴露的区域，即，暴露的第一类型半导体层3122的部分区域。
半导体结构层3120还可以包括超晶格层(未示出)或电子阻挡层(未示出)。在这样的情况下，在半导体结构层3120中，可以省略除了活性层3124之外的其他层。
在这样的情况下，第一类型半导体层3122可以由掺杂有第一类型杂质(例如，N型杂质)的III-N系化合物半导体制成，例如，由(Al,In,Ga)N系III族氮化物半导体制成，第一类型半导体层3122可以是GaN层，即，掺杂有N型杂质的N-GaN层，第一类型半导体层3122可以由单个层或多个层制成。当第一类型半导体层3122由多个层制成时，第一类型半导体层3122可以由超晶格结构制成。
活性层3124可以由III-N系化合物半导体制成，例如，由(Al,In,Ga)N半导体层制成，活性层3124可以由单个层或多个层制成。另外，活性层3124可以为包括单个势阱层(未示出)的单量子阱结构，或者可以被设置为具有重复地交替堆叠有势阱层(未示出)和势垒层(未示出)的多量子阱结构，其中，每个势阱层(未示出)、每个势垒层(未示出)或全部的势阱层(未示出)和势垒层(未示出)可以由超晶格结构形成。
第二类型半导体层3126可以由掺杂有第二类型杂质(例如，P型杂质)的III-N系化合物半导体制成，例如，由(Al,In,Ga)N系III族氮化物半导体制成，第二类型半导体层3126可以是GaN层，即，掺杂有P型杂质的P-GaN层，第二类型半导体层3126可以由单个层或多个层制成。当第二类型半导体层3126由多个层制成时，第二类型半导体层3126可以由超晶格结构制成。
超晶格层(未示出)可以设置在第一类型半导体层3122和活性层3124之间，并可以具有按多个层的形式堆叠的III-N系化合物半导体(例如，(Al,In,Ga)N半导体层)的结构，例如，重复地堆叠InN层和InGaN层的结构，超晶格层设置在形成于活性层之前的位置处，以防止位错、缺陷或类似物传递到活性层3124，超晶格层可以用于减轻活性层3124的位错、缺陷或类似物的形成，并可以用于实现结晶度优良的活性层3124。
电子阻挡层(未示出)可以设置在活性层3124和第二类型半导体层3126之间，并可以被设置为提高空穴和电子的复合效率，电子阻挡层(未示出)可以由相对宽的带隙的材料制成。电子阻挡层可以由(Al,In,Ga)N系III族氮化物半导体制成，例如，电子阻挡层可以由掺杂有Mg的P-AlGaN制成。
欧姆接触层3130可以设置在半导体结构层3120上。欧姆接触层3130可以设置在半导体结构层3120的第二类型半导体层3126上。欧姆接触层3130可以被设置为与第二类型半导体层3126欧姆接触。
欧姆接触层3130可以由ITO制成。另外，欧姆接触层3130可以包括由诸如Ni、Ag、Cu或类似物的金属材料或其合金制成的金属层，其中，金属层可以被设置为单个层或多个层。当欧姆接触层3130由金属材料制成时，欧姆接触层3130可以用于沿生长基底3110的方向反射从半导体结构层3120发射的光。
当欧姆接触层3130由ITO制成时，欧姆接触层可以被设置为具有500nm至2000nm的厚度，优选地，欧姆接触层可以被设置为具有1200nm的厚度。
焊盘3140可以包括第一焊盘3142和第二焊盘3144，其中，第一焊盘3142和第二焊盘3144均可以被设置为多个。
第一焊盘3142可以设置在第一类型半导体层3122的因对间隙区域GR执行台面蚀刻而被暴露的预定区域上，换句话说，第一焊盘3142可以设置在第一类型半导体层3122的因对第二类型半导体层3126和活性层3124执行台面蚀刻而被暴露的预定区域上。在这样的情况下，第一焊盘3142用于为第一类型半导体层3122供电，因此，第一焊盘3142优选地设置在预定位置，以将均匀的电流提供到半导体结构层3120。当半导体结构层3120是诸如矩形形状或类似物的多边形形状时，第一焊盘3142可以优选地设置在暴露的第一类型半导体层3122的与半导体结构层3120的角落对应的预定区域上。
第一焊盘3142可以由金属材料制成，并可以被设置为均包含Ni、Au和Ti中的至少一种的至少一层，优选地，第一焊盘3142可以被设置为诸如Ni/Au/Ti层的三层，其中，每个层的厚度可以被分别设置为300nm、3000nm和100nm。在这样的情况下，第一焊盘3142的厚度和材料仅是示例，因此，第一焊盘3142的厚度和材料可以被不同地改变。例如，第一焊盘3142可以由Ti/Al层形成。
第二焊盘3144可以被设置在结构区域SR中，即，第二焊盘3144可以被设置在第二类型半导体层3126的欧姆接触层3130上。第二焊盘3144用于通过欧姆接触层3130为第二类型半导体层3122供电，并与第一焊盘对应，因此，第二焊盘3144可以优选地设置在考虑到与第一焊盘3142的位置关系而确定的位置处，并可以被定位在第二类型半导体层3126的中部处。
第二焊盘3144可以由金属材料制成，并可以由均包括Cr或Al的至少一个层形成，优选地，第二焊盘3144可以由诸如Cr/Al/Cr层的三层制成，其中，每个层的厚度可以被分别设置为10nm、2500nm和300nm。在这样的情况下，第二焊盘3144的厚度和材料仅是一个示例，因此，第二焊盘3144的厚度和材料可以被不同地改变。例如，第二焊盘3144可以由Ni/Ag或Ag-Cu层形成。
绝缘层3150中的第一绝缘层3152可以设置在包括第一焊盘3142和第二焊盘3144的生长基底3110上。
第一绝缘层3152包括分别使第一焊盘3142和第二焊盘3144敞开的开口部分3152a和3152b。在这样的情况下，开口部分3152a和3152b暴露间隙区域GR的与半导体结构层3120的角落相邻的预定区域以及第一焊盘3142和第二焊盘3144的位于半导体结构层3120的中部(即，如图11或图12所示的结构区域SR的中部)处的预定区域。
第一绝缘层3152可以由氧化物层、氮化物层或有机绝缘层形成，优选地，第一绝缘层3152可以由氧化硅层形成。第一绝缘层3152可以被设置为具有2000nm至10000nm的厚度，优选地，第一绝缘层3152可以被设置为具有4800nm的厚度。
同时，第一绝缘层3152可以由在具有不同的折射率的绝缘层上的分布式布拉格反射(DBR，distributed Bragg reflection)层形成。即，第一绝缘层3152可以被设置为具有不同的折射率的两个绝缘层重复堆叠数次的形式。当第一绝缘层3152由DBR层形成时，可以通过使用DBR层的反射特性沿生长基底3110的方向增加光提取效率。
连接布线3160可以包括第一连接布线3162和第二连接布线3164。
第一连接布线3162和第二连接布线3164设置在第一绝缘层3152上，但是可以被设置为第一连接布线3162和第二连接布线3164彼此分开的形式，因此，第一连接布线3162和第二连接布线3164彼此电分开。另外，第一连接布线3162和第二连接布线3164用于将所有的半导体结构层3120彼此电连接，并将半导体结构层3120彼此并联连接。即，第一连接布线3162与通过第一绝缘层3152的开口部分3152a暴露的所有第一焊盘3142连接，第二连接布线3164与通过第一绝缘层3152的开口部分3152b暴露的所有第二焊盘3144连接，从而第一连接布线3162和第二连接布线3164将所有的半导体结构层3120彼此并联连接。
在这样的情况下，图12中示出的第一连接布线3162和第二连接布线3164的布线形式被示出为根据本发明的另一示例性实施例的一个形式，且如果需要，则可以将其改变为另一形式。即，第一连接布线3162和第二连接布线3164可以被设置为半导体结构层3120彼此并联连接的任意图案形式。另外，第一连接布线3162和第二连接布线3164可以被改变为半导体结构层3120彼此串联连接的图案形式。
连接布线3160可以由导电金属制成，并可以由包含Cr、Au和Ti的至少一层形成，优选地，连接布线3160可以由Cr/Au/Ti层形成。Cr/Au/Ti层均可以被设置为具有10nm、3000nm和100nm的厚度。
绝缘层3150的第二绝缘层3154可以设置在设置有连接布线3160的生长基底3110上。
第二绝缘层3154包括分别使第一连接布线3162和第二连接布线3164敞开的开口部分3154a和3154b。在这样的情况下，考虑到设置将在下面进行描述的突起3170的位置(如在图2中进行了描述的)，开口部分3154a和3154b可以被设置为多个。
第二绝缘层3154可以由氧化物层、氮化物层或有机绝缘层形成，优选地，第二绝缘层3154可以由氮化硅层形成。第二绝缘层3154可以被设置为具有2000nm至10000nm的厚度，优选地，第二绝缘层3154可以被设置为具有4800nm的厚度。
突起3170可以包括第一突起3172和第二突起3174。
第一突起3172与通过第二绝缘层3154的开口部分3154a暴露的第一连接布线3162连接，因此，第一突起3172可以设置在第二绝缘层3154的预定区域上。
第二突起3174与通过第二绝缘层3154的开口部分3154b暴露的第二连接布线3164连接，因此，第二突起3174可以设置在第二绝缘层3154的预定区域上，并可以被设置为第二突起3174与第一突起3172电绝缘的形式。在这样的情况下，第一突起3172和第二突起3174可以被设置为彼此分隔开，当包括第一突起3172和第二突起3174的发光二极管封装件3100安装在另一基板上时，第一突起3172和第二突起3174需要彼此充分地分隔开，从而不因导电粘结材料的伸展而被彼此电短路。在这样的情况下，导电粘结材料可以包含Cr、Ni、Ti、Au和Sn中的任意一种。
如图12和图13中所示，第一突起3172和第二突起3174设置在第二绝缘层3154上，因此，第一突起3172和第二突起3174可以具有相同的高度。
突起3170可以由导电材料制成，优选地，突起3170可以由Cr/Au/Ti层制成。其中，Cr/Au/Ti层制成可以被分别设置为具有300nm、10000nm和100nm的厚度。
绝缘层3150中的第三绝缘层3156可以设置在设置有突起3170的生长基底3110上。
第三绝缘层3156包括分别使第一突起3172和第二突起3174敞开的开口部分3156a和3156b。在这样的情况下，如图11至图13中所示，开口部分3156a和3156b可以被设置为暴露第一突起3172和第二突起3174中的每个突起的预定位置。
第三绝缘层3156可以由氧化物层、氮化物层或有机绝缘层制成。第三绝缘层3156可以被设置为具有1000nm至5000nm的厚度，优选地，第三绝缘层3156可以被设置为具有3000nm的厚度。
同时，根据本发明的另一示例性实施例的发光二极管封装件3100可以包括侧部斜坡3112，生长基底3110的侧部在侧部斜坡3112处倾斜。侧部斜坡3112可以被设置为具有从设置有半导体结构层3120的生长基底3110的一个表面开始具有预定的厚度。
在这样的情况下，第三绝缘层3156可以被设置为覆盖生长基底3100的一个表面的上部和生长基底3110的侧部斜坡3112的表面的上部。
第三绝缘层3156被设置为覆盖生长基底3110的侧部斜坡3112的表面的上部，因此，第三绝缘层3156可以用于防止导电粘结材料与半导体结构层3120的侧部接触，具体地讲，第三绝缘层3156可以用于防止在包括将在下面进行描述的接触部分3180的发光二极管封装件3100安装在另一基板上时因导电粘结材料沿生长基底的侧向蔓延而导致的导电粘结材料与第一类型半导体层3122的侧部接触。
接触部分3180可以包括第一接触部分3182和第二接触部分3184。
第一接触部分3182与通过第三绝缘层3156的开口部分3156a暴露的第一突起3172连接，因此，第一接触部分3182可以设置在第三绝缘层3156的预定区域上。
第二接触部分3184与通过第三绝缘层3156的开口部分3156b暴露的第二突起3174连接，因此，第二接触部分3184可以设置在第三绝缘层3156的预定区域上，并可以被设置为这样的形式，其中，第二接触部分3184与第一突起保护层3174电绝缘。在这样的情况下，第一接触部分3182和第二接触部分3184可以被设置为彼此分隔开，并且均可以被设置为与第一突起3172和第二突起3174的形式相同的形式。
如图12和图13中所示，第一接触部分3182和第二接触部分3184设置在第三绝缘层3156上，因此，第一接触部分3182和第二接触部分3184可以具有相同的高度。
接触部分3180可以由导电材料制成，优选地，接触部分3180可以由Ni/Au层制成，其中，Ni/Au层可以分别被设置为具有5μm和0.25μm的厚度。
图14是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图。
参照图14，根据本发明的另一示例性实施例的发光二极管封装件3200可以被设置为这样的形式，其中，参照图11至图13描述的根据本发明的另一示例性实施例的多个发光二极管封装件3100彼此串联连接。
即，发光二极管封装件3200可以被设置为三个发光二极管封装件3100如图14中所示彼此串联连接的形式，发光二极管封装件3200可以被设置为三个发光二极管封装件3100因包括被修改为第一突起3172和第二突起3174彼此连接的第一突起3172′和第二突起3174′而彼此串联连接的形式。
在这样的情况下，发光二极管封装件3200可以被设置为基底3110彼此连接的形式。
图15是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图。
参照图15，根据本发明的另一示例性实施例的发光二极管封装件3300可以被设置为这样的形式，其中，参照图14描述的根据本发明的另一示例性实施例的多个发光二极管封装件3200彼此并联连接，换句话说，包括根据本发明的另一示例性实施例的多个发光二极管封装件3100的多个串联连接阵列彼此并联连接。
即，发光二极管封装件3300可以包括三个发光二极管封装件3100如图15所示彼此串联连接的两个串联连接阵列，并且发光二极管封装件3300可以被设置为串联连接阵列彼此并联连接的形式，其中，包括被修改为第一突起3172和第二突起3174彼此连接的第一突起3172′和第二突起3174′的三个发光二极管封装件3100彼此串联连接。此外，发光二极管封装件3300可以被设置为这样的形式，其中，包括第一接触部分3182′和第二接触部分3184′的两个串联连接阵列彼此并联连接，第一接触部分3182′设置在两个串联连接阵列的第一突起3172或第一突起3172′上，并被修改为将两个串联连接阵列的第一突起3172或第一突起3172′彼此连接，第二接触部分3184′设置在两个串联连接阵列的第二突起3174或第二突起3174′上，并被修改为将两个串联连接阵列的第二突起3174或第二突起3174′彼此连接。
即，参照图14和图15描述的根据本发明的另一示例性实施例的发光二极管封装件3200和3300包括多个发光二极管封装件3100，但是其可以示出可以通过将突起3170或接触部分3180彼此串联或并联连接来形成各种形式的发光二极管封装件。
图16是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图，图17是图16中示出的发光二极管封装件的电路图。
参照图16和图17，根据本发明的另一示例性实施例的发光二极管封装件3400可以被设置为这样的形式，其中，参照图11至图13描述的根据本发明的另一示例性实施例的多个发光二极管封装件3100彼此串联连接，且是按n×n的形式排列并然后进行彼此串联连接的。
如图16中所示，发光二极管封装件3400可以被设置为十六个发光二极管封装件3100彼此串联连接的形式，即，发光二极管封装件3400可以被设置为排列了均包括四个发光二极管封装件3100的四行的形式。
即，发光二极管封装件3400可以包括第一接触部分3182和第二接触部分3184，第一接触部分3182设置在第一行的第一个发光二极管封装件3100的第一突起3172上，第二接触部分3184设置在最后一行的最后一个发光二极管封装件3100的第二突起3174上，其中，每一行内的发光二极管封装件3100可以包括被修改的第一突起3172′和第二突起3174′，从而相邻的发光二极管封装件3100的第一突起3172′和第二突起3174′彼此串联连接，任意一行的最后一个发光二极管封装件3100或任意一行的第一个发光二极管封装件3100可以包括被修改的第一突起3172′和第二突起3174′，从而下一行或上一行的发光二极管封装件3100的第一突起3172和第二突起3174彼此连接以使顶行或底行的发光二极管封装件3100串联连接。
图18是示出根据本发明的另一示例性实施例的发光二极管封装件的平面图，图19是图18中示出的发光二极管封装件的电路图。
参照图18和图19，根据本发明的另一示例性实施例的发光二极管封装件3500可以被设置为这样的形式，其中，参照图11至图13描述的根据本发明的另一示例性实施例的多个发光二极管封装件3100彼此连接，并可以因此按n×n的形式排列但彼此并联连接(优选地，局部并联连接)，从而使用AC电源。
如果按4×4的形式设置参照图11至图13描述的根据本发明的另一示例性实施例的发光二极管封装件3100，则根据本发明的另一示例性实施例的发光二极管封装件3500可以被设置为这样的形式，其中，当将AC功率施加通过第一接触部分3182和第二接触部分3184时，在所有的发光二极管封装件中的2/3的(即，九个)发光二极管封装件3100在所有的时刻都发光的形式。
即，发光二极管封装件3500包括第一接触部分3182和第二接触部分3184，第一接触部分3182将第一行的第一个发光二极管封装件3100的第二突起3174与第二行的第一个发光二极管封装件3100的第一突起3172连接，第二接触部分3184将第三行的最后一个发光二极管封装件3100的第二突起3174与第四行的最后一个发光二极管封装件3100的第一突起3172连接。
此外，发光二极管封装件3500与第一接触部分3182连接，并可以包括将第一行的第一个至第三个发光二极管封装件3100彼此串联连接的第一串联连接部分DC1。
发光二极管封装件3500与第一接触部分3182连接，并可以包括将第二行至第四行的第一个发光二极管封装件3100彼此串联连接的第二串联连接部分DC2。
发光二极管封装件3500与第二接触部分3184连接，并可以包括将第一行至第三行的最后一个发光二极管封装件3100彼此串联连接的第三串联连接部分DC3。
发光二极管封装件3500与第二接触部分3184连接，并可以包括将第四行的第二个至最后一个发光二极管封装件3100彼此串联连接的第四串联连接部分DC4。
发光二极管封装件3500可以包括将第二行的第三个发光二极管封装件3100、第三行的第三个发光二极管封装件3100、第二行的第二个发光二极管封装件3100和第三行的第二个发光二极管封装件3100彼此串联连接的第五串联连接部分DC5。
结果，在发光二极管封装件3500中，当第一串联连接部分DC1和第三串联连接部分DC3彼此反相连接时，第二串联连接部分DC2和第四串联连接部分DC4彼此反相连接，第五串联连接部分DC5连接在第一串联连接部分DC1和第三串联连接部分DC3之间并连接在第二串联连接部分DC2和第四串联连接部分DC4之间，因此，AC电源连接在第一接触部分3182和第二接触部分3184之间，第二串联连接部分DC2、第三串联连接部分DC3和第五串联连接部分DC4可以在任意一个半波期间发光，第一串联连接部分DC1、第四串联连接部分DC4和第五串联连接部分DC5可以在另一半波期间发光。
图20至图27是示出根据本发明的示例性实施例的制造发光二极管封装件的方法的剖视图。
参照图20，在根据本发明的示例性实施例的制造发光二极管封装件的方法中，首先准备基底1110。
在这样的情况下，基底1110可以是生长基底。生长基底可以是蓝宝石基底、碳化硅基底、硅基底或类似物。优选地，生长基底可以是蓝宝石基底。在这样的情况下，基底1110的另一表面可以是预先形成了诸如蛾眼图案(未示出)、喷吹痕迹(未示出)或类似物的图案或凹凸部分以增加光提取效率的表面。
然后，可以在基底1110上形成包括第一类型半导体层1122、活性层1124和第二类型半导体层1126的多个半导体层。在这样的情况下，还可以执行在基底1110和第一类型半导体层1122之间形成缓冲层(未示出)、在活性层1124和第二类型半导体层1126之间形成阻挡层(未示出)以及在第二类型半导体层1126上形成高浓度掺杂的第二类型半导体层(未示出)的工艺。
还可以通过外延生长来形成半导体层，且可以通过诸如化学气相沉积、物理气相沉积或类似方法的各种形成方法在基底1110上形成半导体层。
参照图21，通过对形成在基底1110上的半导体层进行蚀刻来形成包括第一类型半导体层1122、活性层1124和第二类型半导体层1126的半导体结构层1120，并形成包括接触焊盘1130和突起1140的至少一个发光二极管，接触焊盘1130包括半导体结构层1120的分别在第一类型半导体层1122和第二类型半导体层1126上形成的第一接触焊盘1132和第二接触焊盘1134，突起1140包括分别在第一接触焊盘1132和第二接触焊盘1134上形成的第一突起1142和第二突起1144。
即，如参照图20所描述的，在将半导体层形成在基底1110上之后，执行通过对半导体层(即，至少第二类型半导体层1126和活性层1124)的一部分进行蚀刻来暴露第一类型半导体层1122的一部分的台面蚀刻工艺以及分割并蚀刻包括第二类型半导体层1126、活性层1124和第一类型半导体层1122的半导体层的工艺，以在基底1110上形成多个半导体结构层1120。进一步，分别通过分别在半导体结构层1120上形成接触焊盘1130和突起1140来制造发光二极管。
在这样的情况下，可以以各种形式来形成突起1140。即，突起1140可以形成为钉式突起，还可以通过使用掩模或类似物的蒸发和蚀刻工艺来形成突起1140，或者可以利用镀覆方法来形成突起1140。
同时，根据本发明的示例性实施例的制造发光二极管封装件的方法示出了在形成突起1140的步骤中分别在第一接触焊盘1132和第二接触焊盘1134上形成第一突起1142和第二突起1144，并主要对其进行了描述。如参照图4和图5所描述的，可以分别在第一接触焊盘1132和第二接触焊盘1134上形成多个第一突起1142和多个第二突起1144。
在这样的情况下，参照图20至图21描述的制造发光二极管封装件的方法仅是一个示例，且除了上面描述的方法之外，还可以通过其他方法(即，已知的各种方法)来进行制造。
参照图22进行描述，在形成有发光二极管的基底1110上形成绝缘材料层1152。在这样的情况下，可以通过在基底1110上形成绝缘材料来形成绝缘材料层1152。绝缘材料层1152可以由诸如硅基氧化物、硅基氮化物或类似物的无机物质制成，或者绝缘材料层1152可以由诸如树脂或类似物的有机物质制成，可以通过诸如使用化学气相沉积、物理气相沉积或类似方法的沉积方法或者诸如旋涂或类似方法的涂覆方法来形成绝缘材料层1152。
在这样的情况下，将绝缘材料层1152形成为完全覆盖至少半导体结构层1120，优选地，将绝缘材料层1152形成为完全覆盖基底1110的一个表面，即，将绝缘材料层1152形成为完全覆盖半导体结构层1120和突起1140，如图22中所示。
参照图23，通过化学机械抛光(CMP)工艺对绝缘材料层1152进行平坦化，从而部分地暴露突起1140，以形成保护层1150。在这样的情况下，通过诸如CMP工艺、研磨或类似方法的各种方法对绝缘材料层1152进行平坦化，以形成暴露突起1140的保护层1150。
另外，当形成绝缘材料层1152时，充分地控制绝缘材料层1152的厚度，并将绝缘材料层1152形成为覆盖突起1140，然后，可以在不执行平坦化工艺的情况下执行用于暴露突起1140的使用掩模的蚀刻工艺来形成暴露突起1140的保护层1150。
参照图24，可以在暴露突起1140的保护层1150上形成突起焊盘1160。在这样的情况下，虽然在图24中没有示出，但是可以在形成突起焊盘1160之前执行形成电流扩展层1190的工艺。
可以通过化学气相沉积、物理气相沉积或类似方法进行沉积并进行图案化来形成突起焊盘1160，或者可以使用镀覆方法或类似方法来形成突起焊盘1160。在这样的情况下，虽然将根据本发明的示例性实施例的制造发光二极管封装件的方法的形成突起焊盘1160的步骤描述为形成参照图1进行了描述的突起焊盘1160，但是可以形成与参照图2和图3进行了描述的突起焊盘1160的尺寸相似的尺寸相对大的突起焊盘。
在这样的情况下，基于如参照图20至图27所描述的单个发光二极管封装件1100包括形成在基底1110上的单个发光二极管的形式描述了根据本发明的示例性实施例的制造发光二极管封装件的方法，但是可以在基底1110上形成多个发光二极管，且可以以串联或并联地排列发光二极管的形式来制造发光二极管。
即，如在图24中所示地示出并描述了通过在基底1110上的第一突起1142和第二突起1144上形成第一突起焊盘1162和第二突起焊盘1164、然后在随后的工艺中分割基底1110的根据本发明的示例性实施例的制造发光二极管封装件的方法。然而，通过在基底1110上形成多个发光二极管并通过单个突起焊盘或电流扩展层将相邻的发光二极管的第一突起1142和第二突起1144彼此连接以将两个发光二极管串联或并联连接，来制造发光二极管封装件。此后，可以通过分割基底110从而在参照图27描述的切割基底的工艺期间将多个发光二极管设置在单个基底1110上，来制造在单个基底1110上排列了多个发光二极管的发光二极管封装件。
参照图25，在将突起焊盘1160形成在基底1110的一个表面上之后，通过使用激光或喷吹，在基底1110的另一表面1112的预定区域中形成分割基底1110的V形槽1116，并可以在基底1110的另一表面1112的角落处设置侧部斜坡1114。
在这样的情况下，喷吹可以为喷砂(sand blast)。当基底1110的另一表面1112没有预先设置有诸如上述的蛾眼图案(未示出)、喷吹痕迹(未示出)或类似物的图案或凹凸部分时，为了提高光提取效率，可以在形成V形槽1116的工艺期间通过使用激光或喷吹来形成诸如上述的蛾眼图案(未示出)、喷吹痕迹(未示出)或类似物的图案或凹凸部分，以提高光提取效率。在这样的情况下，当通过根据本发明的示例性实施例的制造发光二极管封装件的方法制造的发光二极管封装件不需要包括侧部斜坡1114时，可以省略本工艺。
参照图26，在基底1110的另一表面1112上形成磷光体层1170，优选地，在基底1110的另一表面1112上并在V形槽1116和侧部斜坡1114上形成磷光体层1170。可以通过共形涂覆来形成磷光体层1170。在这样的情况下，通过根据本发明的示例性实施例的制造发光二极管封装件的方法制造的发光二极管封装件不需要包括磷光体层1170时，可以省略本工艺。
参照图27，通过执行分割基底1110的工艺来制造发光二极管封装件1100。
在这样的情况下，当基底1110的另一表面形成有V形槽1116时，基于V形槽1116对基底1110进行分割，且V形槽1116变为侧部斜坡1114。
同时，在分隔基底1110的工艺期间沿用于分割基底1110的虚拟的分割线将内部处理激光束照射到基底1110的内部，从而有助于基底1110的分割。
同时，当基底1110的另一表面未设置有V形槽1116时，可以通过使用通常的划刻工艺(scribing process)对基底1110进行分割来制造发光二极管封装件1110。
图28至图38是示出根据本发明的另一示例性实施例的制造发光二极管封装件的方法的剖视图。
参照图28，在根据本发明的另一示例性实施例的制造发光二极管封装件的方法中，首先准备生长基底3110。
在这样的情况下，以制造参照图11至图13描述的根据本发明的另一示例性实施例的发光二极管封装件3100的方法为基础，来描述根据本发明的另一示例性实施例的制造发光二极管封装件的方法，但是可以应用参照图14描述的根据本发明的另一示例性实施例的发光二极管封装件3200、参照图15描述的根据本发明的另一示例性实施例的发光二极管封装件3300、参照图16和图17描述的根据本发明的另一示例性实施例的发光二极管封装件3400以及参照图18和图19描述的根据本发明的另一示例性实施例的发光二极管封装件3500。
如图38中所示，可以通过二极管区域DR和垂直区域VR来限定生长基底3110。在这样的情况下，二极管区域DR可以是形成发光二极管封装件3100的区域，垂直区域VR可以是用于分割形成在生长基底3110上的多个发光二极管封装件3100的区域。
同时，二极管区域DR可以包括结构区域SR和间隙区域GR。
在限定了上述区域的生长基底3110的一个表面上顺序形成第一类型半导体层3122、活性层3124和第二类型半导体层3126。
在这样的情况下，可以通过外延生长来连续地形成第一类型半导体层3122、活性层3124和第二类型半导体层3126。
参照图29，通过执行对生长基底3110的活性层3124和第二类型半导体层3126进行台面蚀刻来在结构区域SR内形成包括第一类型半导体层3122、活性层3124和第二类型半导体层3126的半导体结构层3120。
同时，可以在半导体结构层3120上形成欧姆接触层3130。在这样的情况下，可以通过在执行用于形成半导体结构层3120的台面蚀刻之后的单独的工艺来形成欧姆接触层3130。
另外，还可以通过在执行台面蚀刻之前，即，在通过台面蚀刻工艺来形成半导体结构层3120之前，在第二类型半导体层3126上形成欧姆接触形成层、第一次蚀刻欧姆接触形成层，然后执行用于形成半导体层3120的工艺，来形成欧姆接触层3130。在这样的情况下，可以通过使用用于执行台面蚀刻工艺的掩模图案来形成欧姆接触层3130。
参照图30，在形成有多个半导体结构层3120的生长基底3110上各自形成多个第一焊盘3142和第二焊盘3144。
在这样的情况下，在二极管区域DR内的间隙区域GR上的预定区域上形成第一焊盘3142。第一焊盘3142被设置在间隙区域GR上，并被设置在第一类型半导体层3122的因用于形成半导体结构层3120的台面蚀刻而暴露的预定区域上。
在欧姆接触层3130上设置第二焊盘3144。
在这样的情况下，也可以通过于形成有半导体结构层3120的生长基底3110上形成焊盘形成材料层之后执行图案化工艺来形成第一焊盘3142和第二焊盘3144，或者，可以通过首先在形成有半导体结构层3120的生长基底3110上形成包括与第一焊盘3142和第二焊盘3144对应的开口部分的掩模图案，形成焊盘形成材料层，然后剥离掩模图案来形成第一焊盘3142和第二焊盘3144。
参照图31，在形成有第一焊盘3142和第二焊盘3144的生长基底3110上形成第一绝缘层3152。
在这样的情况下，第一绝缘层3152包括分别部分地敞开第一焊盘3142和第二焊盘3144的区域的开口部分3152a和3152b。
参照图32，在形成有第一绝缘层3152的生长基底3110上各自形成多个第一连接布线3162和第二连接布线3164。
在这样的情况下，由将通过第一绝缘层3152的开口部分3152a暴露的第一焊盘3142彼此电连接来形成第一连接布线3162，并可以由将通过第一绝缘层3152的开口部分3152b暴露的第二焊盘3144彼此电连接来形成第二连接布线3164。
在这样的情况下，可以分别在二极管区域DR内形成如参照图12或图13进行了描述的第一连接布线3162和第二连接布线3164。
在这样的情况下，可以通过在于形成有第一绝缘层3152的生长基底3110上形成连接布线形成材料层之后执行图案化工艺来形成第一连接布线3162和第二连接布线3164，或者可以通过首先在形成有第一绝缘层3152的生长基底3110上形成包括与第一连接布线3162和第二连接布线3164对应的开口部分的掩模图案，形成连接布线形成材料层，然后剥离掩模图案，来形成第一连接布线3162和第二连接布线3164。
参照图33，在形成有第一连接布线3162和第二连接布线3164的生长基底3110上形成第二绝缘层3154。
在这样的情况下，第二绝缘层3154包括分别部分地敞开第一连接布线3162和第二连接布线3164的区域的开口部分3154a和3154b。
参照图34，在形成有第二绝缘层3154的生长基底3110上分别形成多个第一突起3172和多个第二突起3174。
在这样的情况下，可以由电连接到通过第二绝缘层3154的开口部分3154a暴露的第一连接布线3162来形成第一突起3172，可以将第二突起3174形成为电连接到通过第二绝缘层3154的开口部分3154b暴露的第二连接布线3164。
在这样的情况下，可以通过在于形成有第二绝缘层3154的生长基底3110上形成突起形成材料层之后执行图案化工艺来形成第一突起3172和第二突起3174，或者可以通过首先在形成有第二绝缘层3154的生长基底3110上形成包括与第一突起3172和第二突起3174对应的开口部分的掩模图案，形成突起形成材料层，然后剥离掩模图案，来形成第一突起3172和第二突起3174。
在这样的情况下，可以通过形成参照图14至图19描述的第一突起3172′和第二突起3174′(即，被修改为分别在相邻的发光二极管封装件3100的第一突起3172和第二突起3174之间连接或在下一行或上一行上的发光二极管封装件3100的第一突起3172和第二突起3174之间连接的第一突起3172′和第二突起3174′)来形成参照图14至图19描述的发光二极管封装件3200、3300、3400和3500。
参照图35，同时蚀刻第一类型半导体层3122、第一绝缘层3152、第二绝缘层3154和生长基底3110，从而在生长基底3110的预定区域(优选地，生长基底3110的垂直区域VR)中分开各发光二极管封装件3100、3200、3300、3400和3500，从而在垂直区域VR中执行用于形成V形切口的V形切口蚀刻。
V形切口蚀刻步骤在发光二极管封装件3100、3200、3300、3400和3500的生长基底3110的边缘处形成侧部斜坡3112。在这样的情况下，可以通过形成自生长基底3100的一个表面开始达预定深度(即，自生长基底3100的一个表面开始达预定厚度)的V形槽来形成V形切口。
在这样的情况下，将参照图35来描述仅执行同时蚀刻垂直区域VR中的所有第一类型半导体层3122、第一绝缘层3152、第二绝缘层3154和生长基底3110的V形切口蚀刻步骤的制造发光二极管封装件3100的方法，但是，在垂直区域VR中的任意的垂直区域VR(即，由图39至图41中的划分区域PR所示出的)中执行分割蚀刻，并在其余的垂直区域VR中执行V形切口蚀刻，从而形成包括多个发光二极管封装件3100的发光二极管封装件3200、3300、3400和3500(这将参照图39至图41进行详细描述)。在这样的情况下，执行分割蚀刻的垂直区域VR可以是设置在发光二极管封装件3200、3300、3400和3500中的垂直区域VR，其中，分割蚀刻可以是蚀刻并分割至少一个第一类型半导体层3122的蚀刻步骤。
参照图36，在形成有第一突起3172和第二突起3174的生长基底3110上形成第三绝缘层3156。
第三绝缘层3156包括分别部分地敞开第一突起3172和第二突起3174的区域的开口部分3156a和3156b。
在这样的情况下，可以将第三绝缘层3156形成为覆盖因分割蚀刻而暴露的生长基底3110的一个表面或因V形切口蚀刻而暴露的生长基底的V形槽以及第一绝缘层3152和第二绝缘层3154的侧部或类似物。
参照图37，在形成有第三绝缘层3156的生长基底3110上形成第一接触部分3182和第二接触部分3184。
在这样的情况下，将第一接触部分3182形成为电连接到通过第三绝缘层3156的开口部分3156a暴露的第一突起3172，可以将第二接触部分3184形成为电连接到通过第三绝缘层3156的开口部分3156b暴露的第二突起3174。
在这样的情况下，可以通过在形成有第三绝缘层3156的生长基底3110上形成接触形成材料层之后执行图案化工艺来形成第一接触部分3182和第二接触部分3184，或者可以通过首先在形成有第三绝缘层3156的生长基底3110上形成包括与第一接触部分3182和第二接触部分3184对应的开口部分的掩模图案，形成接触材料层，然后剥离掩模图案，来形成第一接触部分3182和第二接触部分3184。
参照图38，可以由通过使用形成有第一接触部分3182和第二接触部分3184的生长基底3110的垂直区域VR(具体地讲，通过V形切口蚀刻而在生长基底3100上形成V形槽的垂直区域VR)来分割生长基底3110，来制造根据本发明的另一示例性实施例的发光二极管封装件3100。
在这样的情况下，通过V形切口蚀刻形成的V形槽的一部分在生长基底3110的边缘处形成侧部斜坡3112。
同时，参照图38对分割形成有第一接触部分3182和第二接触部分3184的生长基底3110的形成发光二极管封装件3100的方法进行了描述，可以形成因在生长基底3110上形成第一突起3172和第二突起3174、执行V形切口蚀刻、并直接执行如参照图35所描述的分割步骤而暴露第一突起3172和第二突起3174的发光二极管封装件。
图39至图41是示出根据本发明的示例性实施例的制造发光二极管封装件的方法的剖视图。在这样的情况下，图39至图41示出了参照图14描述的根据本发明的另一示例性实施例的发光二极管封装件3200的一半的剖视图，即，沿图14中示出的F-F′线截取的剖视图。
参照图39，在根据本发明的另一示例性实施例的制造发光二极管封装件的方法中，首先准备生长基底3110。
在这样的情况下，以制造参照图14描述的根据本发明的另一示例性实施例的发光二极管封装件3200的方法为基础，来描述根据本发明的另一示例性实施例的制造发光二极管封装件的方法，但是可以应用参照图15描述的根据本发明的另一示例性实施例的发光二极管封装件3300、参照图16和图17描述的根据本发明的另一示例性实施例的发光二极管封装件3400以及参照图18和图19描述的根据本发明的另一示例性实施例的发光二极管封装件3500。即，制造发光二极管封装件的方法可以应用于多个发光二极管封装件3100根据发光二极管而彼此连接的示例性实施例。
如图39中所示，可以通过二极管区域DR、划分区域PR和垂直区域VR来限定生长基底3110。在这样的情况下，二极管区域DR可以是形成发光二极管封装件3100的区域，作为用于在发光二极管封装件3200、3300、3400和3500中划分发光二极管封装件3100的区域的划分区域PR可以是执行分割蚀刻的区域，作为用于分割包括发光二极管封装件3100的多个发光二极管封装件3200、3300、3400和3500的区域的垂直区域VR可以是执行V形切口蚀刻的区域。
同时，二极管区域DR可以包括结构区域SR和间隙区域GR。
可以在限定了上述区域的生长基底3110的一个表面(即，如参照图28至图33描述的生长基底3110的一个表面)上形成型半导体结构层3120、欧姆接触层3130、第一焊盘3142、第二焊盘3144、第一绝缘层3152、第一连接布线3162和第二连接布线3164。
此后，执行用于在发光二极管封装件3200、3300、3400和3500内分割发光二极管封装件3100的分割蚀刻。即，如图39中所示，对包括如图39中所示的三个发光二极管封装件3100的发光二极管封装件3200执行用于分割第一绝缘层3152和第一类型半导体层3122的分割蚀刻，从而以划分区域PR将发光二极管封装件3200中的发光二极管封装件3100彼此分开，具体地讲，将第一类型半导体层3122彼此分开。
在这样的情况下，分割蚀刻可以进行足以暴露生长基底3110的一个表面的蚀刻，并可以将生长基底3110蚀刻成预定深度。
此外，本发明的示例性实施例描述了形成第一绝缘层3152然后执行分割蚀刻，但是在形成半导体结构层3120之后，可以在第一突起3172和第二突起3174之前执行分割蚀刻，这将在下面进行描述。
参照图40，如参照图33所描述的，在形成有第一绝缘层3152的生长基底3110上形成第二绝缘层3154。
然后，如参照图34所描述的，在第二绝缘层3154上形成第一突起3172和第二突起3174，同时，在第二绝缘层3154上形成第一突起3172′和第二突起3174′。
此后，如参照图35所描述的，可以执行对垂直区域VR的第一类型半导体层3122、第一绝缘层3152、第二绝缘层3154和生长基底3110进行蚀刻的V形切口蚀刻，从而将发光二极管封装件3200、3300、3400和3500彼此分开。
V形切口蚀刻可以形成可将发光二极管封装件3200、3300、3400和3500分开成为独立的封装件的V形切口，并可以在分割区域VR中执行V形切口蚀刻。在这样的情况下，可以通过从生长基底3100的一个表面开始达预定深度(即，从生长基底3100的一个表面开始达预定厚度)的V形槽来V形切口。
如图40中所示，当制造参照图14描述的发光二极管封装件3200时，在发光二极管封装件3200之间的分割区域VR中执行V形切口蚀刻，以在生长基底3110中形成V形切口，并在发光二极管封装件3200内的划分区域PR(即，在发光二极管封装件3200的三个发光二极管封装件3100中设置的两个划分区域PR)中蚀刻第一类型半导体层3122和第一绝缘层3152，且可以执行暴露生长基底3100的一个表面的分割蚀刻。
参照图41，如参照图36所描述的，在形成有V形切口的生长基底3110上形成第三绝缘层3156。
因此，如上面参照图19所描述的，在第三绝缘层3156上形成第一接触部分3182和第二接触部分3184。
此外，如参照图38所描述的，可以通过形成第一接触部分3182和第二接触部分3184、然后经使用因V形切口蚀刻而形成有V形槽的垂直区域VR来分割生长基底3110，来制造发光二极管封装件3200、3300、3400和3500。
如上所述，本发明的示例性实施例可以通过提供在制造发光二极管芯片的同时封装发光二极管芯片的工艺来提供一种晶片级的发光二极管封装件及其制造方法。
此外，本发明的示例性实施例可以提供一种能够防止或减少未经磷光体层转换的光从发光二极管封装件的侧部出射的发光二极管封装件及其制造方法。
另外，本发明的示例性实施例可以提供一种具有大发射区域的发光二极管封装件及其制造方法。
此外，本发明的示例性实施例可以提供一种可以有助于热的产生和电流扩展的具有大发射区域的大面积发光二极管封装件及其制造方法。
此外，本发明的示例性实施例可以提供一种能够简化工艺并能够降低不良率和制造成本的发光二极管封装件及其制造方法。
在上文中，虽然已经参照本发明的示例性实施例对本发明进行了描述，但是本发明不限于此。本领域技术人员可以理解的是，在不脱离本发明的精神和范围的情况下，可以进行修改和改变，其均落入本发明的范围内。

Claims (38)

1.一种发光二极管封装件，包括：
半导体结构层，包括第一类型半导体层、第二类型半导体层和位于所述第一类型半导体层与所述第二类型半导体层之间的活性层；
欧姆接触层，位于所述半导体结构层的第二类型半导体层之上；
第一绝缘层，覆盖所述半导体结构层和所述欧姆接触层，且具有在所述第一类型半导体层之上暴露所述第一类型半导体层的第一开口部分和位于所述欧姆接触层之上的第二开口部分；
第一接触部分，位于所述第一绝缘层上部，且电连接到所述第一类型半导体层；以及
第二接触部分，位于所述第一绝缘层上部，且电连接到所述第二类型半导体层，
其中，所述第一开口部分包括沿所述第一类型半导体层的边缘位置布置的多个开口部分，
其中，所述第一开口部分提供用于使所述第一接触部分电连接到所述第一类型半导体层的通路，
其中，所述第二开口部分提供用于使所述第二接触部分电连接到所述欧姆接触层的通路，
其中，沿所述第一类型半导体层的边缘位置布置的第一开口部分排列为与所述第一类型半导体层的边缘位置平行，
其中，沿所述第一类型半导体层的边缘位置布置的第一开口部分沿所述第一类型半导体层的4个边缘位置排列。
2.如权利要求1所述的发光二极管封装件，其中，第一绝缘层包括氧化层或氮化层。
3.如权利要求1所述的发光二极管封装件，其中，所述欧姆接触层由ITO制成。
4.如权利要求3所述的发光二极管封装件，还包括：位于欧姆接触层之上的焊盘，所述焊盘包括Ag。
5.如权利要求4所述的发光二极管封装件，其中，所述焊盘与所述欧姆接触层接触。
6.如权利要求1所述的发光二极管封装件，还包括：基底，布置有所述半导体结构层，
其中，所述第一类型半导体层布置为相比于所述第二类型半导体层而更加靠近所述基底。
7.如权利要求6所述的发光二极管封装件，其中，所述半导体结构层在所述基底上按n×n阵列形态布置，其中，n是1以上的整数。
8.如权利要求7所述的发光二极管封装件，其中，所述第一类型半导体层连续连接。
9.如权利要求7所述的发光二极管封装件，其中，所述第一类型半导体层具有比所述基底小的面积。
10.如权利要求9所述的发光二极管封装件，其中，所述第一绝缘层位于所述第一类型半导体层的上部区域内。
11.如权利要求1所述的发光二极管封装件，其中，所述第一类型半导体层具有矩形形状。
12.一种发光二极管封装件，包括：
半导体结构层，包括第一类型半导体层、第二类型半导体层和位于所述第一类型半导体层与所述第二类型半导体层之间的活性层；
欧姆接触层，位于所述半导体结构层的第二类型半导体层之上；
第一绝缘层，覆盖所述半导体结构层和所述欧姆接触层，且具有在所述第一类型半导体层之上暴露所述第一类型半导体层的第一开口部分和位于所述欧姆接触层之上的第二开口部分；
第一接触部分，位于所述第一绝缘层上部，且电连接到所述第一类型半导体层；以及
第二接触部分，位于所述第一绝缘层上部，且电连接到所述第二类型半导体层，
其中，所述第一开口部分包括沿所述第一类型半导体层的边缘位置布置的多个开口部分，
其中，所述第一开口部分提供用于使所述第一接触部分电连接到所述第一类型半导体层的通路，
其中，所述第二开口部分提供用于使所述第二接触部分电连接到所述欧姆接触层的通路，
其中，沿所述第一类型半导体层的边缘位置布置的第一开口部分排列为与所述第一类型半导体层的边缘位置平行，
其中，所述第一开口部分还包括在所述第一类型半导体层的对角线上布置在所述第一类型半导体层的角落附近的开口部分。
13.如权利要求12所述的发光二极管封装件，其中，第一绝缘层包括氧化层或氮化层。
14.如权利要求12所述的发光二极管封装件，其中，所述欧姆接触层由ITO制成。
15.如权利要求14所述的发光二极管封装件，还包括：位于欧姆接触层之上的焊盘，所述焊盘包括Ag。
16.如权利要求15所述的发光二极管封装件，其中，所述焊盘与所述欧姆接触层接触。
17.如权利要求12所述的发光二极管封装件，还包括：基底，布置有所述半导体结构层，
其中，所述第一类型半导体层布置为相比于所述第二类型半导体层而更加靠近所述基底。
18.如权利要求17所述的发光二极管封装件，其中，所述半导体结构层在所述基底上按n×n阵列形态布置，其中，n是1以上的整数。
19.如权利要求18所述的发光二极管封装件，其中，所述第一类型半导体层连续连接。
20.如权利要求18所述的发光二极管封装件，其中，所述第一类型半导体层具有比所述基底小的面积。
21.如权利要求20所述的发光二极管封装件，其中，所述第一绝缘层位于所述第一类型半导体层的上部区域内。
22.如权利要求12所述的发光二极管封装件，其中，所述第一类型半导体层具有矩形形状。
23.一种发光二极管封装件，包括：
半导体结构层，包括第一类型半导体层、第二类型半导体层和位于所述第一类型半导体层与所述第二类型半导体层之间的活性层；
欧姆接触层，位于所述半导体结构层的第二类型半导体层之上；
第一绝缘层，覆盖所述半导体结构层和所述欧姆接触层，且具有在所述第一类型半导体层之上暴露所述第一类型半导体层的第一开口部分和位于所述欧姆接触层之上的第二开口部分；
第一连接布线，位于所述第一绝缘层之上；
第二连接布线，位于所述第一绝缘层之上且通过所述第二开口部分电连接到所述欧姆接触层；
第一接触部分，位于所述第一绝缘层上部，且电连接到所述第一类型半导体层；以及
第二接触部分，位于所述第一绝缘层上部，且电连接到所述第二类型半导体层，
其中，所述第一开口部分包括沿所述第一类型半导体层的边缘位置布置的多个开口部分，
其中，所述第一开口部分提供用于使所述第一接触部分电连接到所述第一类型半导体层的通路，
其中，所述第二开口部分提供用于使所述第二接触部分电连接到所述欧姆接触层的通路，
其中，所述第一连接布线从所述欧姆接触层的上部区域延伸到所述第一开口部分，并通过所述第一开口部分电连接到所述第一类型半导体层。
24.如权利要求23所述的发光二极管封装件，其中，第一绝缘层包括氧化层或氮化层。
25.如权利要求23所述的发光二极管封装件，其中，所述欧姆接触层由ITO制成。
26.如权利要求25所述的发光二极管封装件，还包括：位于欧姆接触层之上的焊盘，所述焊盘包括Ag。
27.如权利要求26所述的发光二极管封装件，其中，所述焊盘与所述欧姆接触层接触。
28.如权利要求23所述的发光二极管封装件，其中，沿所述第一类型半导体层的边缘位置布置的第一开口部分排列为与所述第一类型半导体层的边缘位置平行。
29.如权利要求28所述的发光二极管封装件，其中，所述第一类型半导体层具有矩形形状，并且沿所述第一类型半导体层的边缘位置布置的第一开口部分沿所述第一类型半导体层的4个边缘位置排列。
30.如权利要求28所述的发光二极管封装件，其中，所述第一类型半导体层具有矩形形状，并且，所述第一开口部分包括在所述第一类型半导体层的对角线上分别布置在所述第一类型半导体层的角落附近的开口部分。
31.如权利要求28所述的发光二极管封装件，其中，所述第一类型半导体层具有矩形形状，并且，所述第一开口部分包括在所述第一类型半导体层的对角线上分别布置在所述第一类型半导体层的4个角落附近的开口部分。
32.如权利要求23所述的发光二极管封装件，还包括：基底，布置有所述半导体结构层，
其中，所述第一类型半导体层布置为相比于所述第二类型半导体层而更加靠近所述基底。
33.如权利要求32所述的发光二极管封装件，其中，所述半导体结构层在所述基底上按n×n阵列形态布置，其中，n是1以上的整数。
34.如权利要求33所述的发光二极管封装件，其中，所述第一类型半导体层连续连接。
35.如权利要求23所述的发光二极管封装件，还包括：第二绝缘层，覆盖所述第一连接布线和第二连接布线，且具有暴露所述第一连接布线和第二连接布线的开口部分，
其中，第一接触部分和第二接触部分位于所述第二绝缘层上部，且分别连接到所述第一连接布线和第二连接布线。
36.如权利要求33所述的发光二极管封装件，其中，所述第一类型半导体层具有比所述基底小的面积。
37.如权利要求36所述的发光二极管封装件，其中，所述第一绝缘层位于所述第一类型半导体层的上部区域内。
38.一种布置有多个如权利要求1、12和23中的任一权利要求所述的发光二极管封装件且所述多个发光二极管封装件相互点连接的发光二极管封装件。
CN201811107202.0A 2011-03-22 2012-03-22 发光二极管封装件 Active CN108963051B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201161466229P 2011-03-22 2011-03-22
US61/466,229 2011-03-22
US201161505107P 2011-07-06 2011-07-06
US61/505,107 2011-07-06
US201161552618P 2011-10-28 2011-10-28
US61/552,618 2011-10-28
US13/425,156 2012-03-20
US13/425,156 US10074778B2 (en) 2011-03-22 2012-03-20 Light emitting diode package and method for manufacturing the same
CN201210078574.1A CN102694107B (zh) 2011-03-22 2012-03-22 发光二极管封装件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210078574.1A Division CN102694107B (zh) 2011-03-22 2012-03-22 发光二极管封装件

Publications (2)

Publication Number Publication Date
CN108963051A CN108963051A (zh) 2018-12-07
CN108963051B true CN108963051B (zh) 2022-02-01

Family

ID=46876582

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201210078574.1A Active CN102694107B (zh) 2011-03-22 2012-03-22 发光二极管封装件
CN201811107202.0A Active CN108963051B (zh) 2011-03-22 2012-03-22 发光二极管封装件
CN201710165724.5A Active CN107316929B (zh) 2011-03-22 2012-03-22 发光二极管封装件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210078574.1A Active CN102694107B (zh) 2011-03-22 2012-03-22 发光二极管封装件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710165724.5A Active CN107316929B (zh) 2011-03-22 2012-03-22 发光二极管封装件

Country Status (3)

Country Link
US (4) US10074778B2 (zh)
KR (2) KR20120107874A (zh)
CN (3) CN102694107B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074778B2 (en) 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
EP3223320B1 (en) 2011-09-16 2021-07-21 Seoul Viosys Co., Ltd. Light emitting diode
KR20140130618A (ko) * 2013-05-01 2014-11-11 서울바이오시스 주식회사 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR101546929B1 (ko) * 2013-09-24 2015-08-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR101574135B1 (ko) * 2013-10-10 2015-12-03 (주)포인트엔지니어링 칩 실장 방법 및 칩 패키지
DE102014101492A1 (de) 2014-02-06 2015-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
EP3158594A1 (en) * 2014-06-19 2017-04-26 Koninklijke Philips N.V. Wavelength converted light emitting device with small source size
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
JP6519135B2 (ja) * 2014-09-26 2019-05-29 日亜化学工業株式会社 発光装置及び発光装置用基板
WO2016142258A1 (en) * 2015-03-11 2016-09-15 Koninklijke Philips N.V. Light emitting device cooling
DE102015214222A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
JP6927970B2 (ja) * 2015-11-20 2021-09-01 ルミレッズ ホールディング ベーフェー 異なる電気的構成を可能にするダイボンドパッド設計
DE102015120642A1 (de) * 2015-11-27 2017-06-01 Osram Opto Semiconductors Gmbh Vorrichtung mit zumindest einem optoelektronischen Halbleiterbauelement
CN113948621A (zh) * 2016-01-13 2022-01-18 首尔伟傲世有限公司 发光元件
KR102624111B1 (ko) * 2016-01-13 2024-01-12 서울바이오시스 주식회사 자외선 발광소자
JP7080010B2 (ja) * 2016-02-04 2022-06-03 晶元光電股▲ふん▼有限公司 発光素子及びその製造方法
KR20170139924A (ko) * 2016-06-10 2017-12-20 엘지전자 주식회사 투명 발광다이오드 필름
CN107919412B (zh) * 2016-10-11 2019-11-05 比亚迪股份有限公司 发光二极管及其制备方法
KR20180065342A (ko) 2016-12-07 2018-06-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
TW201822322A (zh) * 2016-12-09 2018-06-16 美麗微半導體股份有限公司 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
WO2018113922A1 (en) * 2016-12-20 2018-06-28 Osram Opto Semiconductors Gmbh Light emitting element with an optoelectronic semiconductor chip
CN114388683A (zh) * 2016-12-21 2022-04-22 首尔伟傲世有限公司 高可靠性发光二极管
CN106784195B (zh) * 2017-01-11 2019-01-25 湘能华磊光电股份有限公司 一种提高发光二极管品质的外延生长方法
KR20190061147A (ko) * 2017-11-27 2019-06-05 주식회사 루멘스 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈
TW201933625A (zh) 2018-01-19 2019-08-16 晶元光電股份有限公司 發光元件及其製造方法
KR102595821B1 (ko) * 2018-05-02 2023-10-30 서울바이오시스 주식회사 발광 소자 패키지
CN111933771B (zh) * 2018-07-28 2023-02-17 厦门三安光电有限公司 微发光二极管及其显示装置
JP6866883B2 (ja) * 2018-08-30 2021-04-28 日亜化学工業株式会社 発光素子
KR102655204B1 (ko) * 2019-08-16 2024-04-04 엘지디스플레이 주식회사 마이크로led 표시장치
TWI714319B (zh) 2019-10-28 2020-12-21 錼創顯示科技股份有限公司 微型發光二極體裝置
CN110752228B (zh) * 2019-10-28 2022-05-24 錼创显示科技股份有限公司 微型发光二极管装置
KR20220086167A (ko) * 2020-12-16 2022-06-23 주식회사 에스엘바이오닉스 반도체 발광소자
TWI773322B (zh) * 2021-05-14 2022-08-01 友達光電股份有限公司 發光二極體
TWI787890B (zh) * 2021-06-30 2022-12-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置
CN115394762B (zh) * 2022-05-17 2024-07-09 诺视科技(苏州)有限公司 一种具有透明衬底的像素级分立器件及其制作方法
CN118103988A (zh) * 2022-07-20 2024-05-28 英诺赛科（珠海）科技有限公司 氮化物基半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN101452988A (zh) * 2008-12-30 2009-06-10 北京大学 一种薄膜型led制备方法
CN101615611A (zh) * 2008-07-30 2009-12-30 鹤山丽得电子实业有限公司 一种发光二极管芯片及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287458B2 (ja) * 1998-06-24 2002-06-04 日本電気株式会社 超高速・低電圧駆動アバランシェ増倍型半導体受光素子
JP2002329937A (ja) * 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100586949B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
US20060001035A1 (en) 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
JP4951937B2 (ja) 2005-10-28 2012-06-13 日亜化学工業株式会社 発光装置
CN101485001B (zh) * 2006-05-01 2011-02-02 三菱化学株式会社 集成型半导体发光装置及其制造方法
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
WO2010151600A1 (en) * 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
KR101021416B1 (ko) * 2009-08-03 2011-03-14 한국광기술원 파장변환기둥들을 구비하는 발광다이오드 및 이의 제조방법
US8390009B2 (en) * 2010-02-16 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode (LED) package systems
JP5793292B2 (ja) 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN101615611A (zh) * 2008-07-30 2009-12-30 鹤山丽得电子实业有限公司 一种发光二极管芯片及其制备方法
CN101452988A (zh) * 2008-12-30 2009-06-10 北京大学 一种薄膜型led制备方法

Also Published As

Publication number Publication date
KR20120107874A (ko) 2012-10-04
US10074778B2 (en) 2018-09-11
US20230155072A1 (en) 2023-05-18
CN107316929A (zh) 2017-11-03
US20120241793A1 (en) 2012-09-27
US20200350469A1 (en) 2020-11-05
KR20160068715A (ko) 2016-06-15
CN108963051A (zh) 2018-12-07
CN102694107B (zh) 2018-10-23
CN102694107A (zh) 2012-09-26
US20190019923A1 (en) 2019-01-17
KR101894045B1 (ko) 2018-09-04
US11563152B2 (en) 2023-01-24
US12107195B2 (en) 2024-10-01
US10727376B2 (en) 2020-07-28
CN107316929B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN108963051B (zh) 发光二极管封装件
KR101115535B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US6958498B2 (en) Optimized contact design for flip-chip LED
US10304998B2 (en) Light emitting diode chip and light emitting device having the same
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
US20240297207A1 (en) Light emitting device
US8598611B2 (en) Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods
CN110021691B (zh) 一种半导体发光器件
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
KR20160056066A (ko) 발광소자
KR102237148B1 (ko) 발광소자 제조방법
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102001663B1 (ko) 발광 다이오드 패키지
KR20110135103A (ko) 반도체 발광 소자 및 그 제조 방법
KR101115538B1 (ko) 발광소자와 그 제조방법
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR102299735B1 (ko) 발광소자 및 조명시스템
KR20150035111A (ko) 주변 발광부를 구비하는 발광다이오드 칩
KR101643410B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20180122884A (ko) 반도체소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant