TW201933625A - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TW201933625A
TW201933625A TW107102115A TW107102115A TW201933625A TW 201933625 A TW201933625 A TW 201933625A TW 107102115 A TW107102115 A TW 107102115A TW 107102115 A TW107102115 A TW 107102115A TW 201933625 A TW201933625 A TW 201933625A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
light
stack
region
Prior art date
Application number
TW107102115A
Other languages
English (en)
Inventor
周以倫
陳之皓
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW107102115A priority Critical patent/TW201933625A/zh
Priority to US16/249,646 priority patent/US11050000B2/en
Priority to CN201910043141.4A priority patent/CN110061111B/zh
Publication of TW201933625A publication Critical patent/TW201933625A/zh
Priority to US17/328,732 priority patent/US11641005B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)

Abstract

一種發光元件，包含：一基板；以及一半導體疊層形成於基板上且包含：一第一半導體層具有一第一電性；一第二半導體層具有第二電性；以及一發光疊層形成於第一、二半導體層之間；其中，於一剖視圖中，第一半導體層之內部具有一第一區域包含一第一厚度，第一半導體之側邊緣具有一第二區域包含一第二厚度大於第一厚度。

Description

發光元件及其製造方法
本發明係有關於一種發光元件及其製法，尤指一種可發出紫外光的發光元件及其製造方法。
目前發藍光之氮化物發光二極體之形成方式包含在一磊晶成長基板上，例如為藍寶石基板，以金屬有機化學氣相沉積(Metal Organic Chemical Vapor Phase Deposition，MOCVD)方式成長單晶之氮化物半導體疊層。
然而，由於氮化物本身與磊晶成長基板間的晶格不匹配，所產生的應力將會造成磊晶成長的氮化物半導體層產生磊晶缺陷進而造成磊晶表面粗糙，且會隨著磊晶成長越厚應力增加粗糙越嚴重，因此在成長主要發光結構之前，例如n型半導體層之前，通常會先在磊晶成長基板上成長緩衝層以及應力釋放層，以提高整體半導體疊層的磊晶品質，減少產生磊晶缺陷。
近年來，紫外光發光二極體逐漸應用在光固化、曝光顯影、淨水、醫療等多元用途。紫外光係指發光波長小於400nm之光線，紫外光發光二極體的磊晶成長方式可近似於藍光發光二極體，主要差異在於紫外光發光二極體之半導體疊層含有較高成分的鋁。一般而言，波長越短即能量越強的紫外光發光二極體需要在半導體疊層內含有更高比例的鋁。波長更短，例如波長小於280nm的紫外光發光二極體，即所謂的深紫外光(Deep UV)發光二極體或UV-C發光二極體在磊晶成長時需要加入更高比例的鋁，而半導體層在含有高含量鋁的情況下應力累積的情況更嚴重。應力造成發光二極體的磊晶品質低下是目前業界待解決的課題之一。
一種發光元件，包含：一基板；以及一半導體疊層形成於基板上且包含：一第一半導體層具有一第一電性；一第二半導體層具有第二電性；以及一發光疊層形成於第一、二半導體層之間；其中，於一剖視圖中，第一半導體層之內部具有一第一區域包含一第一厚度，第一半導體之側邊緣具有一第二區域包含一第二厚度大於第一厚度。
一種發光元件製造方法，包含：提供一基板，包含一第一區域以及一第二區域；形成一遮罩層於第二區域上；形成一半導體疊層包含AlX Ga(X-1) N於第一區域上；以及沿著第二區域進行切割。
請參閱圖1A~圖1H，係顯示本申請案一發光元件的製造方法。
如圖1A及1B所示，發光元件的製造方法包含提供一基板102以及形成圖案化遮罩層104之步驟。圖1A為基板102之局部以及圖案化遮罩層104之上視圖，圖1B為圖1A中沿A-A’線段之截面圖。基板102係可供磊晶成長的基板，例如藍寶石(Sapphire)、氮化鎵(GaN)、矽(Si)或碳化矽(SiC)基板；於本實施例中係選用藍寶石基板。於一實施例中，基板102可為一晶圓片裁切自一晶棒且經過拋光、研磨等製作程序。
如圖1A及圖1B所示，基板102具有一上表面102a，於一實施例中，圖案化遮罩層104之形成方式為將基板102之上表面102a定義出一切割區102b以及位於切割區102b之間的一磊晶成長區102c，於上表面102a上藉由例如沉積或蒸鍍法形成一介電材料層，介電材料層之材料包含二氧化矽(SiO2 )或氮化矽(SiNx )。接著再以曝光顯影等方式選擇性地蝕刻移除磊晶成長區102c上的介電材料層，保留切割區102b上的介電材料層來形成圖案化遮罩層104。於一實施例中，在形成圖案化遮罩層104之前，先以一罩幕層(圖未示)將磊晶成長區102c覆蓋，暴露出切割區102b，再於罩幕層及切割區102b上形成介電材料層，接著剝離罩幕層藉以移除其上的介電材料層，留下切割區102b上的介電材料層以形成圖案化遮罩層104。於一實施例中，圖案化遮罩層104之圖案可為由複數網線交叉形成的網格，位於圖案化遮罩層104之間的各磊晶成長區102c於上視圖中形成矩形圖案，如第1A圖所示。於另一實施例中，如圖2A-2D所示，藉由不同的網格排列，磊晶成長區102c於上視圖中可形成條狀、菱形圖案、三角型圖案、六角型圖案或其他多邊形圖案。於一實施例中，每一網線可具有10~100微米之寬度與1-3微米之高度。
接著，參考圖1C至圖1F，於基板102上形成一磊晶疊層，磊晶疊層對應於磊晶成長區102c及切割區102b上分別有一半導體疊層101及一非單晶疊層101’。於一實施例中，半導體疊層101及非單晶疊101’係於同一步驟形成。以下詳述之。
如圖1C所示，發光元件的製造方法包含緩衝結構106形成步驟。於基板102的複數磊晶成長區102c上形成一緩衝結構106。緩衝結構106的成長方法包含包含沉積法。沉積包含磊晶(Epitaxy)、物理氣相沉積法(PVD)。磊晶包含分子束磊晶法(MBE)、有機金屬氣相磊晶(MOVPE)、氣相磊晶成長法(VPE)或液相磊晶成長法(LPE)；物理氣相沉積法包含蒸鍍(evaporator)或濺鍍(sputter)。緩衝結構106根據成長方法條件的不同，其晶相結構包含非晶、多晶或單晶的型態。
緩衝結構106包含氮化鋁或氮化鋁鎵系材料，可為單層或多層結構。於一實施例中，緩衝結構106包含一AlN層以及一Alx1 Ga(1-x1) N層，其中x1≧0.8。由於圖案化遮罩層104形成於基板102上，因此緩衝結構106與基板102例如為藍寶石間因晶格不匹配所產生的應力可隨著緩衝結構106之磊晶成長往橫向發展而不會向上延伸。再者，由於圖案化遮罩層104位於切割區102b上，因此成長緩衝結構106時，同一步驟下於切割區102b與圖案化遮罩層104上方會形成一第一非單晶層105，為一非單晶結構。以MOCVD磊晶成長為例，基板102被置放於MOCVD機台(圖未示)的反應腔體內後，分別含有鋁、鎵、氮之前驅物隨著載流氣體導入反應腔體內，並在基板102的上表面102a的磊晶成長區102c上依序反應沉積形成氮化鋁(AlN)及氮化鋁鎵(AlGaN)層的緩衝結構106，且亦於圖案化遮罩層104上沉積形成的第一非單晶層105，於本實施例中，第一非單晶層105與緩衝結構106在同一個磊晶成長製程中形成，其含有與緩衝結構106相同元素，例如鋁、鎵、氮之多晶或非晶結構。
如1D圖所示，緩衝結構106形成後，接著以磊晶成長方式於各磊晶成長區102c的緩衝結構106上形成一第一半導體層108，同時於第一非單晶層105上形成一第二非單晶層107。第一半導體層108包含氮化鋁鎵(Alx2 Ga(1-x2) N)。第一半導體層108可摻雜一不純物，例如矽，使第一半導體層108具有一第一電性例如為n型。於一實施例中，第一半導體層108之鋁含量x2小於緩衝結構106中的鋁含量x1，及/或x2≧0.6。以MOCVD磊晶成長為例，當緩衝結構106成長完後，可調整含鋁及鎵前驅物通入反應腔的的流量或速率(III/V比)，同時將不純物也導入反應腔中，在緩衝結構106及第一非單晶層105上反應沉積形成第一半導體層108及第二非單晶層107。於本實施例中，由於第一非單晶層105為多晶或非晶結構，因此其上方僅能持續堆積第二非單晶層107，其係含有與第一半導體層108相同元素，例如鋁、鎵、氮之多晶或非晶結構。圖4A顯示第一半導體層108成長後，切割區102b與磊晶成長區102c交界區域之電子顯微鏡掃描圖，圖4B顯示圖4A第一非單晶層105與第二非單晶層107局部放大之電子顯微鏡掃描圖。由掃描圖可知，切割區102b上的第一非單晶層105及第二非單晶層107為多晶或非晶結構。相較於第一非單晶層105及第二非單晶層107，緩衝結構106及第一半導體層108之磊晶品質優於第一非單晶層105及第二非單晶層107，於一實施例中，緩衝結構106之磊晶結構包含單晶、多晶或單晶及多晶之混合；第一半導體層108之磊晶結構包含單晶、多晶或單晶及多晶之混合。
如圖1D，由側視觀之，各第一半導體層108包含遠離切割區102b之一第一區域108a以及靠近切割區102b之一第二區域108b，其中第一區域108a包含一第一厚度T1；第二區域108b包含一第二厚度T2大於第一厚度T1。於一實施例中，當切割區102b與圖案化遮罩層104如第1A圖所示之圖案化遮罩層104對應切割區102b設置，亦即磊晶成長區102c被圖案化遮罩層104環繞時，第二區域108b也對應形成於靠近圖案化遮罩層104之區域，沿著磊晶成長區102c週圍形成於各磊晶成長區102c上，因此第一區域108a也被第二區域108b所環繞，且第二區域108b佔有磊晶成長區102c面積的0%以上，50%以下，第一區域108a具有大致均勻之第一厚度T1。
於一實施例中，第二區域108b之厚度T2由第一區域108a往外圍，即，往切割區102b的方向，由第一厚度T1漸變增加，為一漸變厚度；於另一實施例中，第二區域108b之厚度T2由第一區域108a往外增加後，實質上維持一固定厚度。於另一實施例中，第二厚度T2可較第一厚度T1增加百分之五至十。在形成第一半導體層108後，藉由一X光繞射儀檢測可發現第一半導體層108的表面呈現平滑而無粗糙結構。
如圖1E所示，接著以磊晶成長方式於各磊晶成長區102c上的第一半導體層108及圖案化遮罩層104上的第二非單晶層107上進行沉積。在此一磊晶步驟中，第一半導體層108上方依序形成一發光疊層110以及一第二半導體層112，而由於第二非單晶層107不利於高品質磊晶的形成，例如單晶，因此在此一磊晶步驟中，第二非單晶層107上沉積形成與發光疊層110以及第二半導體層112分別有相同材料的一第三非單晶層109以及一第四非單晶層111。於一實施例中，發光疊層110可包含單異質結構(single heterostructure, SH )，雙異質結構(double heterostructure, DH)，雙側雙異質結構(double-side double heterostructure, DDH)，多重量子井結構(multi-quantum well, MQW)。當發光疊層110材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光，波長介於530 nm及570 nm之間的綠光，當發光疊層110材料為InGaN系列材料時，可發出波長介於400 nm及490 nm之間的藍光，或是當活性層110材料為AlN、AlGaN、AlGaInN系列材料時，可發出波長介於400 nm及250 nm之間的藍紫光或不可見光的紫外光。Ⅲ-Ⅴ族半導體材料的選擇不在此限，亦可選擇上述以外的材料產生其他波段的非可見光，例如紅外光或遠紅外光。發光疊層110材料可為不摻雜摻雜物、摻雜p型摻雜物或摻雜n型摻雜物的半導體。第二半導體層112可包含一氮化鋁鎵層。第二半導體層112可摻雜有一不純物，例如鎂，使第二半導體層112具有一第二電性例如p型。於一實施例中，第二半導體層112可以包含多個子層，各子層材料中鋁含量可以不同，不純物摻雜濃度也可以不同，例如不純物摻雜濃度可以從發光疊層110側沿磊晶成長方向向上漸增。於一實施例中，由於第二非單晶層107為多晶或非晶結構，因此其上方堆積的第三非單晶層109以及第四非單晶層111為多晶或非晶結構，且第三非單晶層109以及第四非單晶層111分別與發光疊層110以及第二半導體層112具有相同材料。發光疊層110以及第二半導體層112包含氮化鋁鎵層，例如為一單晶結構。於一實施例中，發光疊層110之鋁含量比例可較第一半導體層108為低，而第二半導體層112之鋁含量比例可較發光疊層110為低。
如圖1F所示，在成長第二半導體層112之後，接著移除圖案化遮罩層104上之非單晶疊層，以在基板102上定義出複數個半導體疊層101。移除非單晶疊層之方法包含移除圖1E中的第一至第四非單晶層105、107、109及111以及圖案化遮罩層104；於另一實施例中，僅移除圖案化遮罩層104上之非單晶疊層105至111，保留圖案化遮罩層104。在後續製程中，各半導體疊層101將進一步形成獨立的發光元件。於一實施例中，每一半導體疊層101可包含前述形成於基板上的緩衝結構106、形成於緩衝結構106上的第一半導體層108、形成於第一半導體層108上的發光疊層110以及形成於發光疊層110上的第二半導體層112。於本實施例中，係利用乾蝕刻(例如感應式耦合型電漿蝕刻, ICP)或搭配濕蝕刻移除非單晶疊層101’以及圖案化遮罩層104。
如圖1G所示，在形成複數個半導體疊層101後，接著以例如為乾蝕刻及/或濕蝕刻之方式移除各半導體疊層101之部分第二半導體層112及發光疊層110，以形成一蝕刻平台108c外露出部分之第一半導體層108。於一實施例中，蝕刻平台108c位於半導體疊層101的邊緣。於一實施例中，在形成蝕刻平台108c時，第一半導體層108的部份第二區域108b也被蝕刻掉。於另一實施例中，蝕刻平台108c位於半導體疊層101的內部區域，第一半導體層108的第二區域108b不被蝕刻掉，第二區域108b環繞蝕刻平台108c。
接著，於蝕刻平台108c上形成一第一電極118例如為一金屬電極以及於第二半導體層112上形成一第二電極119例如為一金屬電極。於本申請案另一實施例中，可先實施如圖1G的形成蝕刻平台108c與電極製作步驟後，再實施如圖1F的移除圖案化遮罩層104與非單晶疊層101’之步驟。於本申請案另一實施例中，圖1F與圖1G的製程可同時進行。
於本申請案另一實施例中，於第一半導體層108及第一電極118 之間，及/或第二半導體層112及第二電極119之間更包含一接觸層，接觸層之材料包含金屬或金屬氧化物；金屬材料可例如銀(Ag)、鋁(Al)、金(Au)、鈦(Ti)、銅(Cu)、鉑(Pt)、鎳(Ni)或銠(Rh)等金屬或上述材料之合金或疊層；金屬氧化物材料可例如氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦(InO)、氧化錫(SnO)、氧化銦鋅(IZO)或氧化鋅鎵(GZO)，或上述材料之疊層。
如圖1H所示，接著進行基板切割步驟，基板切割方式包含以一雷射自基板上表面102a劃切，以自上表面102a向基板內熔融改質基板，或者以一隱形切割雷射(stealth dicing laser)聚焦於基板內部形成改質區域(圖未示)。上述切割方式可搭配劈裂方式，自基板改質區域沿基板晶格面劈裂完成切割。於本實施例中，以隱形切割雷射將晶圓級的基板102沿著對應原切割區102b的位置分開，以形成複數個發光元件100，而每一發光元件100可包含一基板102’以及一半導體疊層101形成於基板102’上。
於一實施例中，發光元件100發出的主波長為紫外光之光線，藉由上述實施例之製程及結構可得到一高磊晶品質的紫外光發光元件100。
分開後的發光元件100具有一周圍，其第一半導體層108在遠離發光元件周圍的內部區域(相當位於前述的第一區域108a)具有前述的第一厚度T1，靠近元件周圍的第一半導體層108之一側邊緣(相當位於前述的第二區域108b)具有前述的第二厚度T2，其大於第一厚度T1，第二厚度T2具有一漸變厚度。於一實施例中，漸變厚度由內部區域往外漸變增加；於一實施例中，漸變厚度由內部區域之第一厚度T1漸變增加；於另一實施例中，第二區域108b之厚度T2由第一區域108a往外增加後，實質上維持一固定厚度。於另一實施例中，第二厚度T2可較第一厚度T1增加百分之五至十。
如圖1H所示，第一半導體層108上方的各層，對應第一半導體層108的內部區域與側邊緣而有不同的高度及/或厚度；於另一實施例中，因第一半導體層108的內部區域與側邊緣厚度不同所造成的高度差，在磊晶成長第一半導體層108上方的各層時，會逐漸地趨於平緩，使得第二半導體層112之上表面形成一平面(圖未示)。
請參閱圖3，係本申請案之發光元件另一實施例的剖視示意圖。
本實施例之發光元件200包含：一基板102’；一半導體疊層101形成於基板102上且包含：一緩衝結構106形成於基板102’上，可為單層或多層結構；一第一半導體層108形成於緩衝結構106上且具有一第一電性，第一半導體層108可包含AlX2 Ga(1-X2) N，於一剖視圖中，第一半導體層108遠離發光元件200週圍之內部區域包含一第一厚度T1，靠近發光元件200週圍之一側邊緣包含一第二厚度T2大於第一厚度T1；一發光疊層110形成於第一半導體層108上；一第二半導體層112具有第二電性形成於發光疊層110上。第二半導體層112以及發光疊層110係部分被移除以形成一蝕刻平台108c外露出部分之第一半導體層108。一第一接觸層114形成於第一半導體層108上，於一實施例中一第二接觸層116形成第二半導體層112上且覆蓋第二半導體層112之上表面，第一接觸層114或第二接觸層116之材料包含金屬或金屬氧化物，第二接觸層116之金屬材料可例如銀(Ag)、鋁(Al)、金(Au)、鈦(Ti)、銅(Cu)、鉑(Pt)、鎳(Ni)或銠(Rh)等金屬或上述材料之合金或疊層；第二接觸層116之金屬氧化物材料可例如氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦(InO)、氧化錫(SnO)、氧化銦鋅(IZO)或氧化鋅鎵(GZO)，或上述材料之疊層。第一接觸層114及/或第二接觸層116之材料可包含石墨烯(Graphene)。第一接觸層114或第二接觸層116可為單層或多層結構，多層結構可包含金屬層、金屬氧化物層或上述之疊層結構。藉由第一接觸層114與第一半導體層108及/或第二接觸層116與第二半導體層112之間形成良好的電性接觸，以及第一接觸層114及/或第二接觸層116本身的低阻值能均勻分散外界注入之電流以及將電流傳導至發光元件。此外，選擇特定之金屬材料做為第一接觸層114或第二接觸層116之材料，使得第二接觸層116對發光疊層110所發出的光線具有高反射性。於一實施例中，第二接觸層116包含一氧化銦錫層及一銀金屬層，藉由氧化銦錫層透光性及其與半導體疊層不同的折射係數搭配高反射性的銀金屬層構成一全方位反射結構(omni-directional reflector)。第一接觸層114包含一金屬層或一金屬疊層，例如鉻(Cr)和鋁(Al)的疊層。
發光元件200包含一介電層120覆蓋於第二接觸層116與第一接觸層114上，且具有一頂面120a、一第一開孔120b以及一第二開孔120c，第一金屬電極123位於介電層120之頂面120a上，填入第一開孔120b且透過第一開孔120b電性連接第一接觸層114。第二金屬電極125位於頂面120a上，填入第二開孔120c且透過第二開孔120c電性連接第二接觸層116。
本實施例之發光元件200的製法與前述實施例係大致相同，不同之處在於本實施例於兩半導體層108及112上形成接觸層114及116後，係以介電層120覆蓋在每一半導體疊層101上方，並且形成第一開孔120b以及第二開孔120c，再於頂面120a上形成第一金屬電極123以及第二金屬電極125。
於本申請案另一實施例中，介電層120可為單層或多層之構造。當介電層120為多層膜時，可包含不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。
於本申請案另一實施例中，可提供一載體(圖未示)，其一表面側具有一第一電性連接區域電性連接於第一金屬電極123，以及一第二電性區域電性區隔於第一電性區域，且電性連接於第二金屬電極125。
於一實施例中，發光元件200與一載體(圖未示)電性連接並固定於載體的情況下，可以藉由蝕刻或雷射移除等方式移除基板102’，在發光疊層110發出的光為紫外光波段下，由於基板102’會吸收紫外光波段的光，使得發光元件200效率降低。藉由移除基板102’，可以提高發光元件200之發光效率。
除了以上實施例以外，本申請案之發光元件亦可為一串聯有多個半導體疊層之形式。如圖1G所示，可將各半導體疊層101的側邊以一絕緣層(圖未示)包覆，或在各半導體疊層101間填充介電材料(圖未示)，再以複數導線(圖未示)分別連接相鄰之半導體疊層101間的第一電極118及/或第二電極119(ok)，使多個半導體疊層101之間形成電性串聯或並聯。
相較於習知技術在含有高鋁含量的氮化鋁鎵層於藍寶石基板上之磊晶成長時，因晶格不匹配而造成氮化鋁鎵磊晶層表面粗糙而降低發光效率的缺點，本申請案上述任一實施例之發光元件之製法，在基板上先定義出磊晶成長區以及切割區，並在切割區上形成圖案化遮罩層，接著在磊晶成長區及圖案化遮罩層上進行磊晶，使得氮化鋁鎵層，例如第一半導體層108及其上半導體層，與基板間晶格不匹配所產生的應力得以橫向地緩解。此外，藉由本申請案之發光元件的製法，可節省磊晶成長的時間以及成本。
惟以上所述者，僅為本申請案之較佳實施例而已，並非用來限定本申請案實施之範圍，舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請案之申請專利範圍內。
100、200‧‧‧發光元件
101‧‧‧半導體疊層
101’‧‧‧非單晶疊層
102、102’‧‧‧基板
102a‧‧‧上表面
102b‧‧‧切割區
102c‧‧‧磊晶成長區
104‧‧‧圖案化遮罩層
105‧‧‧第一非單晶層
106‧‧‧緩衝層
107‧‧‧第二非單晶層
108‧‧‧第一半導體層
108a‧‧‧第一區域
108b‧‧‧第二區域
108c‧‧‧蝕刻平台
109‧‧‧第三非單晶層
110‧‧‧發光疊層
111‧‧‧第四非單晶層
112‧‧‧第二半導體層
114‧‧‧第一接觸層
116‧‧‧第二接觸層
118‧‧‧第一電極
119‧‧‧第二電極
120‧‧‧介電層
120a‧‧‧頂面
120b‧‧‧第一開孔
120c‧‧‧第二開孔
123‧‧‧第一金屬電極
125‧‧‧第二金屬電極
T1‧‧‧第一厚度
T2‧‧‧第二厚度
［圖1A-1H］係顯示本申請案發光元件製造方法之一實施例。 ［圖2A-2D］係顯示本申請案發光元件的製造方法另一實施例之上視示意圖。 ［圖3］顯示本申請案發光元件另一實施例之一剖面結構示意圖。 ［圖4A-4B］顯示本申請案之一實施例發光元件之局部電子顯微鏡掃描圖。

Claims (12)

  1. 一種發光元件，包含： 一基板；以及 一半導體疊層形成於該基板上且包含：一第一半導體層具有一第一電性；一第二半導體層具有第二電性；以及一發光疊層形成於該第一、二半導體層之間； 其中，於一剖視圖中，該第一半導體層之內部具有一第一區域包含一第一厚度，該第一半導體之側邊緣具有一第二區域包含一第二厚度大於該第一厚度。
  2. 如請求項1之發光元件，其中該第一區域具有大致均勻之該第一厚度，以及該第二厚度包含一漸變厚度。
  3. 如請求項1之發光元件，其中該第二厚度係較該第一厚度增加百分之五至十的厚度。
  4. 如請求項1之發光元件，其中該第一半導體層包含AlX1 Ga(1-X1) N，其中X1≧0.6。
  5. 如請求項4之發光元件，該半導體疊層更包含一緩衝結構包含AlX2 Ga(1-X2) N形成於該基板與該第一半導體層之間，其中X2＞X1。
  6. 如請求項1之發光元件，其中該基板包含一可供磊晶成長的絕緣基板，且該半導體疊層包含一蝕刻平台，該蝕刻平台外露出部分之該第一半導體層，且該發光元件更包含一第一接觸層形成於該蝕刻平台上、以及一第二接觸層形成於該第二半導體層上。
  7. 如請求項6之發光元件，更包含： 一介電層覆蓋於該第二接觸層與該第一接觸層上，包含一頂面、一第一開孔以及一第二開孔；以及 一第一電極及一第二電極分別形成於該頂面上； 其中，該第一電極透過該第一開孔連接於該第一接觸層；以及 該第二電極透過該第二開孔連接於該第二接觸層。
  8. 一種發光元件的製造方法，包含： 提供一基板，包含一第一區域以及一第二區域； 形成一遮罩層於該第二區域上； 形成一半導體疊層包含AlX Ga(X-1) N於該第一區域上；以及 沿著該第二區域進行切割。
  9. 如請求項8之發光元件的製造方法，更包含於該遮罩層上形成一非單晶疊層；其中該非單晶疊層與該半導體疊層係於同一步驟形成；其中形成該半導體疊層包含AlX Ga(X-1) N於該第一區域上之步驟包含形成一緩衝結構於該第一區域上。
  10. 如請求項8之發光元件的製造方法，其中該遮罩層具有一10-100微米之寬度與一1-3微米之高度。
  11. 如請求項9之發光元件的製造方法，更包括移除該非單晶疊層。
  12. 如請求項9之發光元件的製造方法，其中，該半導體疊層包含該緩衝結構、一第一半導體層、一第二半導體層以及一發光疊層位於該第一與該第二半導體層之間； 該製造方法更包括以下步驟： 移除該半導體疊層之部分之該第二半導體層及該發光疊層，以形成一蝕刻平台外露出部分之該第一半導體層；以及 於該蝕刻平台上形成一第一接觸層電性連接於該第一半導體層，且於該第二半導體層上形成一第二接觸層。
TW107102115A 2018-01-19 2018-01-19 發光元件及其製造方法 TW201933625A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107102115A TW201933625A (zh) 2018-01-19 2018-01-19 發光元件及其製造方法
US16/249,646 US11050000B2 (en) 2018-01-19 2019-01-16 Light-emitting element and manufacturing method thereof
CN201910043141.4A CN110061111B (zh) 2018-01-19 2019-01-17 发光元件及其制造方法
US17/328,732 US11641005B2 (en) 2018-01-19 2021-05-24 Light-emitting element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107102115A TW201933625A (zh) 2018-01-19 2018-01-19 發光元件及其製造方法

Publications (1)

Publication Number Publication Date
TW201933625A true TW201933625A (zh) 2019-08-16

Family

ID=67298273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102115A TW201933625A (zh) 2018-01-19 2018-01-19 發光元件及其製造方法

Country Status (3)

Country Link
US (2) US11050000B2 (zh)
CN (1) CN110061111B (zh)
TW (1) TW201933625A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190033979A (ko) * 2017-09-22 2019-04-01 주식회사 루멘스 색 변환 전극부를 갖는 수직형 발광소자
CN114267755B (zh) * 2021-12-17 2024-04-16 江西乾照光电有限公司 一种半导体发光器件及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW393785B (en) * 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
JP3487785B2 (ja) * 1999-05-10 2004-01-19 シャープ株式会社 半導体素子の製造方法
JP3763753B2 (ja) * 2001-06-05 2006-04-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2009071172A (ja) * 2007-09-14 2009-04-02 Sony Corp 半導体発光素子及びその製造方法、並びに、下地層の形成方法
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
US8951842B2 (en) 2012-01-12 2015-02-10 Micron Technology, Inc. Semiconductor growth substrates and associated systems and methods for die singulation
US9299883B2 (en) * 2013-01-29 2016-03-29 Hexatech, Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
KR102692637B1 (ko) * 2016-11-24 2024-08-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Also Published As

Publication number Publication date
US20210280745A1 (en) 2021-09-09
CN110061111B (zh) 2022-09-27
US11050000B2 (en) 2021-06-29
US20190229236A1 (en) 2019-07-25
CN110061111A (zh) 2019-07-26
US11641005B2 (en) 2023-05-02

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
US8026119B2 (en) Method of fabricating semiconductor substrate and method of fabricating light emitting device
TWI455304B (zh) 圖案化基板及堆疊發光二極體結構
US11810943B2 (en) Light-emitting device and manufacturing method thereof
US9873170B2 (en) Method of manufacturing light emitting element
KR20110052131A (ko) 발광소자 및 그 제조방법
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
JP2008294188A (ja) 半導体発光素子及びその製造方法
KR102443027B1 (ko) 반도체 발광소자
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
JP2008270689A (ja) ＧａＮ系発光ダイオード素子及びその製造方法
TWI405354B (zh) 半導體結構及發光二極體
US20210193872A1 (en) Semiconductor light-emitting element
US8324634B2 (en) Epitaxial wafer and manufacturing method thereof
JP2023536361A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
TWI493747B (zh) 發光二極體及其形成方法
JP2014056879A (ja) 半導体発光素子
US11641005B2 (en) Light-emitting element and manufacturing method thereof
KR102147587B1 (ko) 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
US20180019378A1 (en) Method For Fabricating High-Efficiency Light Emitting Diode Having Light Emitting Window Electrode Structure
TWI786503B (zh) 發光元件及其製造方法
JP7137066B2 (ja) 発光素子の製造方法
TWI455255B (zh) 圖案化基板結構、其製作方法及其發光元件